JP2009110999A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2009110999A
JP2009110999A JP2007278672A JP2007278672A JP2009110999A JP 2009110999 A JP2009110999 A JP 2009110999A JP 2007278672 A JP2007278672 A JP 2007278672A JP 2007278672 A JP2007278672 A JP 2007278672A JP 2009110999 A JP2009110999 A JP 2009110999A
Authority
JP
Japan
Prior art keywords
signal
conductors
storage capacitors
electrode
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007278672A
Other languages
English (en)
Other versions
JP5145866B2 (ja
Inventor
Atsushi Komai
敦 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007278672A priority Critical patent/JP5145866B2/ja
Priority to PCT/JP2008/002809 priority patent/WO2009054097A1/ja
Publication of JP2009110999A publication Critical patent/JP2009110999A/ja
Priority to US12/708,945 priority patent/US8174088B2/en
Application granted granted Critical
Publication of JP5145866B2 publication Critical patent/JP5145866B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】互いに隣接する2つの蓄積容量間に形成される結合容量を低減して、隣接する画素信号間のクロストークを低減する。
【解決手段】各蓄積容量Ctd,Ctsには、対応する垂直信号線の信号に応じた信号が蓄積され、当該蓄積された信号が所定の水平信号線へ供給される。蓄積容量Ctd,Ctsは行方向に交互に順次並設される。各蓄積容量Ctd,Ctsは、信号電極をなす電極層21と、固定電位電極をなす上側電極層23及び下側電極層28を有する。各蓄積容量Ctd,Ctsの信号電極は互いに電気的に独立する。各蓄積容量Ctd,Ctsの固定電位電極は互いに電気的に接続され、グランド等に接続される。電極層23,28間を接続するコンタクトホール26a,26bは、互いに隣接する蓄積容量Ctd,Ctsの電極層21同士の間に、それらの対向領域の52%以上に及ぶように、設けられる。
【選択図】図3

Description

本発明は、固体撮像素子に関するものである。
固体撮像素子は、CCDセンサとMOS型センサとに大別される。CCDセンサは、一般的には、ノイズが小さい点で優れているが、消費電力が大きいという欠点がある。他方、MOS型センサは、CCDセンサに対して消費電力が格段に小さいという利点を有するが、一般的には、ノイズがやや大きいという欠点を有する。
また、MOS型センサにおいてはMOSトランジスタを用いたさまざまな機能回路を内蔵することが比較的容易であり、一例として画素内に信号増幅用素子を有する増幅型固体撮像素子が挙げられる。このような増幅型固体撮像素子では、画素を構成する受光素子や増幅素子のばらつきに起因する固定パターンノイズ(FPN)と呼ばれるノイズが発生し易い。
固定パターンノイズを補正するための1つの方法として、各画素から暗状態の出力(Vdark)と明状態の出力(Vsig)の両方を読み出し、それらの差を信号出力として用いる方法が、下記特許文献1,2に述べられている。このような固体撮像素子は、2次元に配置され入射光を光電変換する複数の画素と、前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、前記各垂直信号線に対応して2つずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、を備えている。そして、前記各垂直信号線に対応して設けられた一方の蓄積容量には画素からの暗状態の出力が蓄積され、他方の蓄積容量には画素からの明状態の出力が蓄積される。
特許第3536517号公報 特開2002−151672号公報
しかしながら、前述したような従来の固体撮像素子では、前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量間に形成される結合容量について特別な配慮がなされておらず、当該結合容量が比較的大きくなっていた。このため、隣接する画素信号間で比較的大きいクロストークが発生し、これが画像信号のノイズとなり、出力画像の画質が低下していた。
本発明は、このような事情に鑑みてなされたもので、互いに隣接する2つの蓄積容量間に形成される結合容量が低減されて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上する固体撮像素子を提供することを目的とする。
前記課題を解決するため、本発明の第1の態様による固体撮像素子は、2次元に配置され入射光を光電変換する複数の画素と、前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、を備え、前記複数の蓄積容量は所定方向に順次並設され、前記各蓄積容量は両者の間に容量を形成する第1及び第2の電極部を有し、前記複数の蓄積容量の前記第1の電極部は互いに電気的に接続され、前記複数の蓄積容量の前記第2の電極部は互いに電気的に独立し、前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に、それらの対向領域の52%以上に及ぶように、前記第1の電極部と電気的に接続された1つ以上の導電体が設けられものである。
ここで、「それらの対向領域の52%以上に及ぶように」とは、「前記所定方向と直交する面への当該2つの第2の電極部(互いに隣接する2つの蓄積容量の前記第2の電極部)の正射影の重複部分の、前記所定方向と直交する方向の長さをL1とし、前記所定方向と直交する面への前記1つ以上の導電体の正射影の、前記所定方向と直交する前記方向の長さの総和(ただし、複数の導電体の正射影の重なり部分の長さについては、1回のみ加算し重複して加算しない。)をL2としたとき、L2/L1が52%以上となるように」という意味である。
互いに隣接する2つの蓄積容量間に形成される結合容量をより低減するためには、前記%は、55%以上であることが好ましく、60%以上、70%以上、80%以上及び90%以上であることが順次より一層好ましく、100%であることが最も好ましい。
本発明の第2の態様による固体撮像素子は、前記第1の態様において、前記1つ以上の導電体は複数群の導電体を含み、前記複数群の導電体は各群毎に前記所定方向と交差する方向に順次間隔をあけて一列に配置され、前記各群の導電体がなす列は前記所定方向に順次隣り合い、前記複数群のうちの少なくとも1つの群の導電体の各導電体の前記交差する方向の位置は、前記複数群のうちの他の少なくとも1つの群の導電体の各導電体の前記交差する方向の位置に対してずれたものである。
本発明の第3の態様による固体撮像素子は、前記第1又は第2の態様において、前記1つ以上の導電体は、前記所定方向と交差する方向に連続的に延びた導電体を含むものである。
本発明の第4の態様による固体撮像素子は、前記第1の態様において、前記1つ以上の導電体は、前記所定方向と交差する方向に順次間隔をあけて一列に配置された一群の導電体と、前記交差する方向に連続的に延びた導電体とを含み、前記一群の導電体の列と前記連続的に延びた導電体とが、前記所定方向に隣り合うものである。
本発明の第5の態様による固体撮像素子は、2次元に配置され入射光を光電変換する複数の画素と、前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、を備え、前記複数の蓄積容量は所定方向に順次並設され、前記各蓄積容量は両者の間に容量を形成する第1及び第2の電極部を有し、前記複数の蓄積容量の前記第1の電極部は互いに電気的に接続され、前記複数の蓄積容量の前記第2の電極部は互いに電気的に独立し、前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に前記第1の電極部と電気的に接続された1つ以上の導電体が設けられ、前記1つ以上の導電体は複数群の導電体を含み、前記複数群の導電体は各群毎に前記所定方向と交差する方向に順次間隔をあけて一列に配置され、前記各群の導電体がなす列は前記所定方向に順次隣り合い、前記複数群のうちの少なくとも1つの群の導電体の各導電体の前記交差する方向の位置は、前記複数群のうちの他の少なくとも1つの群の導電体の各導電体の前記交差する方向の位置に対してずれたものである。
本発明の第6の態様による固体撮像素子は、2次元に配置され入射光を光電変換する複数の画素と、前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、を備え、前記複数の蓄積容量は所定方向に順次並設され、前記各蓄積容量は両者の間に容量を形成する第1及び第2の電極部を有し、前記複数の蓄積容量の前記第1の電極部は互いに電気的に接続され、前記複数の蓄積容量の前記第2の電極部は互いに電気的に独立し、前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に前記第1の電極部と電気的に接続された1つ以上の導電体が設けられ、前記1つ以上の導電体は、前記所定方向と交差する方向に順次間隔をあけて一列に配置された一群の導電体と、前記交差する方向に連続的に延びた導電体とを含み、前記一群の導電体の列と前記連続的に延びた導電体とが、前記所定方向に隣り合うものである。
本発明の第7の態様による固体撮像素子は、前記第1乃至第6のいずれかの態様において、前記複数の蓄積容量は、前記画素で光電変換された光情報を含む光信号を蓄積する光信号蓄積容量と、前記光信号から差し引くべきノイズ成分を含む差分用信号蓄積容量とを含むものである。
本発明の第8の態様による固体撮像素子は、前記第1乃至第7のいずれかの態様において、前記第1の電極部は電極層を有し、前記第2の電極部は、前記第1の電極部の前記電極層に対して上側及び下側の階層にそれぞれ配置された上側電極層及び下側電極層を有し、前記1つ以上の導電体は、前記上側電極層と前記下側電極層とを接続するためのコンタクトホールに形成されたものである。
本発明によれば、互いに隣接する2つの蓄積容量間に形成される結合容量が低減されて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上する固体撮像素子を提供することができる。
以下、本発明による固体撮像素子について、図面を参照して説明する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態による固体撮像素子の概略構成を示す回路図である。図2は、図1中の画素マトリクス1を構成する単位画素10を示す回路図である。
本実施の形態による固体撮像素子は、増幅型固体撮像素子として構成され、図1に示すように、単位画素10が行及び列方向に配置されて構成される画素マトリックス1と、例えば計4本の線路を備えた水平読出しライン(水平信号線)2と、水平読出しスイッチ群3と、蓄積容量群4と、信号転送スイッチ群5と、水平走査回路6と、出力アンプ群7と、垂直走査回路8とを備えている。
各画素10は、図2に示すように、一般的なCMOS型固体撮像素子と同様に、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードPDと、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョンFDと、フローティングディフュージョンFDの電位に応じた信号を出力する増幅部としての増幅トランジスタAMPと、フォトダイオードPDからフローティングディフュージョンFDに電荷を転送する電荷転送部としての転送トランジスタTXと、フローティングディフュージョンFDの電位をリセットするリセット部としてのリセットトランジスタRESと、当該画素10を選択するための選択部としての選択トランジスタSELとを有している。なお、本実施の形態では、画素10のトランジスタAMP,TX,RES,SELは、全てnMOSトランジスタである。図2において、Vddは電源電圧である。
転送トランジスタTXのゲートは、行毎に、垂直走査回路8からの転送トランジスタTXを制御する制御信号φTXを転送トランジスタTXに供給する制御線に、接続されている。リセットトランジスタRESのゲートは、行毎に、垂直走査回路8からのリセットトランジスタRESを制御する制御信号φRSTをリセットトランジスタRESに供給する制御線に、接続されている。選択トランジスタSELのゲートは、行毎に、垂直走査回路8からの選択トランジスタSELを制御する制御信号φSELを選択トランジスタSELに供給する制御線に、接続されている。
フォトダイオードPDは、入射光の光量に応じて信号電荷を生成する。転送トランジスタTXは、転送パルス(制御信号)φTXのハイレベル期間にオンし、フォトダイオードPDに蓄積された信号電荷をフローティングディフュージョンFDに転送する。リセットトランジスタRESは、リセットパルス(制御信号)φRSTのハイレベル期間にオンし、フローティングディフュージョンFDをリセットする。
増幅トランジスタAMPは、そのドレインが電源電圧Vddに接続され、そのゲートがフローティングディフュージョンFDに接続され、そのソースが選択トランジスタSELのドレインに接続され、定電流源(図示せず)を負荷とするソースフォロア回路を構成している。増幅トランジスタAMPは、フローティングディフュージョンFDの電圧値に応じて、選択トランジスタSELを介して垂直信号線18に読み出し電流を出力する。選択トランジスタSELは、選択パルス(制御信号)φSELのハイレベル期間にオンし、増幅トランジスタAMPのソースを垂直信号線18に接続する。
垂直走査回路8は、外部からの駆動パルス(図示せず)を受けて、画素10の行毎に、選択パルスφSEL、リセットパルスφRST及び転送パルスφTXをそれぞれ出力する。また、水平走査回路6は、外部からの駆動パルス(図示せず)を受けて、制御信号φHm等を出力する。
水平読出しライン2は、図1に示すように、チャネル1の暗信号用ラインHL1d及び明信号用ラインHL1sと、チャネル2の暗信号用ラインHL2d及び明信号用ラインHL2sとを備えている。画素マトリックス1から縦方向に延び各列の画素10に接続された垂直信号線18は、それぞれ各列の暗信号用転送スイッチQtd及び明信号用転送スイッチQtsを介して配線19dにより暗信号蓄積容量Ctd、配線19sにより明信号蓄積容量Ctsの一方の電極部(以下、「信号電極」と呼ぶ。)に接続されている。このように、これらの蓄積容量Ctd,Ctsの信号電極は、互いに電気的に独立している。これらの蓄積容量Ctd,Ctsの他方の電極部(以下、「固定電位電極」と呼ぶ。)は、互いに電気的に接続されて例えばグランドに接続されている。蓄積容量Ctdの信号電極は、暗信号用水平スイッチQhdを介して配線20dにより水平読出しライン2のチャネル1の暗信号用ラインHL1d又はチャネル2の水平読出しラインHL2dに接続されている。蓄積容量Ctsの信号電極は、明信号用水平スイッチQhsを介して配線20sにより水平読出しライン2のチャネル1の明信号用ラインHL1s又はチャネル2の明信号用ラインHL2sに接続されている。
このような構造を有する本実施の形態による固体撮像素子では、まず制御信号φTdによって暗信号用転送スイッチQtdをオンにし、画素マトリックス1おける選択された行の画素10からの暗信号を、各垂直信号線18を介して転送し、暗信号蓄積容量Ctdに蓄積する。転送動作終了後、Qtdをオフにする。続いて、画素マトリックス1の選択された行の画素10を信号出力状態にすると共に、制御信号φTsによって明信号用転送スイッチQtsをオンとし、選択された行からの信号出力をそれぞれの垂直信号線18を介して転送し、明信号蓄積容量Ctsに蓄積する。転送動作終了後、Qtsをオフにする。なお、これらの動作の間は、暗信号用水平スイッチQhd及び明信号用水平スイッチQhsはオフ状態に保たれる。
次に、暗信号用転送スイッチQtd及び明信号用転送スイッチQtsをオフに保った状態で、水平走査回路6から読出し制御信号、例えばφHm、を順次供給し、2チャネル分ずつ、順次信号読出しを行う。すなわち、例えば水平読出しパルスφHmによって2チャネル分の暗信号用及び明信号用の水平スイッチQhd及びQhsをオンとし、暗信号蓄積容量Ctd及び明信号蓄積容量Ctsからの暗信号電荷及び明信号電荷をそれぞれ水平読出しライン2の暗信号用ラインHL1d及び明信号用ラインHL1s又は暗信号用ラインHL2d及び明信号用ラインHL2sに転送する。チャネル1の暗信号及び明信号はそれぞれ暗信号用ラインHL1d及び明信号用ラインHL1sからそれぞれの出力アンプ7を通して暗信号出力VO1d及び明信号出力VO1sとして出力される。また、チャネル2の暗信号及び明信号はそれぞれ暗信号用ラインHL2d及び明信号用ラインHL2sからそれぞれの出力アンプ7を介して暗信号出力VO2d及び明信号出力VO2sとして出力される。よって、各チャネル1及び2において、明信号出力から暗信号出力を減算すれば固定パターンノイズが補正された信号が得られる。すなわち、チャネル1では、VO1s−VO1dが出力信号となり、チャネル2ではVO2s−VO2dが出力信号となる。
以上の説明からわかるように、本実施の形態では、蓄積容量群(複数の蓄積容量)4のうち明信号蓄積容量Ctsは、対応する垂直信号線18の信号に応じた信号として、画素20で光電変換された光情報を含む光信号を蓄積し、暗信号蓄積容量Ctdは、対応する垂直信号線18の信号に応じた信号として、前記光信号から差し引くべきノイズ成分を含む差分用信号としてのいわゆる暗信号を蓄積する。
図3は、本実施の形態による固体撮像素子の蓄積容量群4の構造の一部を示す概略平面図である。図4は、図3中のA−A’の線に沿った概略断面図である。図5は、図3中のB−B’の線に沿った概略断面図である。図6は、図3乃至図5中のポリシリコン(多結晶シリコン)層からなる電極層21を示す概略平面図である。図7は、図3乃至図5中の1層目アルミ配線層からなる電極層23及び配線層19d,19sを示す概略平面図である。図6及び図7において、コンタクトホール24,25,26a,26bも併せて示している。なお、図3に示すように、互いに直交するX軸、Y軸及びZ軸を定義する(他の図についても同様である。)。X軸方向が行方向(水平方向)であり、Y軸方向が列方向(垂直方向)である。
本実施の形態では、蓄積容量群4の各蓄積容量Ctd,Ctsは、暗信号蓄積容量Ctdと明信号蓄積容量Ctsとが交互に並ぶように、順次X軸方向に並設されている。暗信号蓄積容量Ctd及び明信号蓄積容量Ctsは、互いに同一の構造及び形状を有している。
図4及び図5において、30はN型シリコン基板、29はP型ウエル、28はN型拡散層からなる電極層、22はシリコン酸化膜などの絶縁層である。ポリシリコン層からなる電極層21は、各蓄積容量Ctd,Ctsの信号電極を構成している。配線19d及び19sは、1層目アルミ配線層で形成され、コンタクトホール24(厳密には、コンタクトホール24に形成された導電体であるアルミニウム)によって各蓄積容量Ctd,Ctsの電極層(信号電極)21に接続されている。図3において、配線19dは、+Y方向で暗信号用転送スイッチQtdに接続され、−Y方向で暗信号用水平スイッチQhdに接続されている。配線19sは、+Y方向で明信号用転送スイッチQtsに接続され、−Y方向で明信号用水平スイッチQhsに接続されている。
1層目アルミ配線層で各蓄積容量Ctd,Cts毎に形成された上側電極層(固定電位電極の一部)23は、コンタクトホール26a,26b(厳密には、コンタクトホール26a,26bに形成された導電体であるアルミニウム)によって、各蓄積容量Ctd,Ctsに対して連続して形成されたN型拡散層からなる下側電極層(固定電位電極の他の一部)28に接続されている。上側電極層23は、各蓄積容量Ctd,Ctsの電極層(信号電極)21に対して上側の階層に形成され、下側電極層28は、各蓄積容量Ctd,Ctsの電極層(信号電極)21に対して下側の階層に形成されている。上側電極層(固定電位電極の一部)23は、コンタクトホール25(厳密には、コンタクトホール25に形成された導電体であるアルミニウム)によって、2層目アルミ配線層で各蓄積容量Ctd,Ctsに対して連続して更に上側の階層に形成された電極層(固定電位電極の更に他の一部)27に接続されている。
各蓄積容量Ctd,Ctsの固定電位電極は、電極層23,28,27とコンタクトホール25,26a,26bとにより構成されている。この固定電位電極は、一般に、グランドに接続される。各蓄積容量Ctd,Ctsは、この固定電位電極と、信号電極である電極層21との間に、絶縁層22を介して形成された容量として、構成されている。コンタクトホール25は、図3、図6及び図7に示すように、Y軸方向に一列に複数並んでいる。
コンタクトホール26a,26bは、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間に位置している。本実施の形態では、コンタクトホール26a,26bは、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間に、それらの対向領域の52%以上に及ぶように、設けられている。ここで、「それらの対向領域の52%以上に及ぶように」とは、「蓄積容量Ctd,Ctsの並び方向(X軸方向)と直交する面(YZ平面)への当該2つの第2の電極21(互いに隣接する2つの蓄積容量の第2の電極21)の正射影の重複部分の、前記並び方向(X軸方向)と直交する方向(Y軸方向)の長さをL1とし、前記並び方向(X軸方向)と直交する面(YZ平面)へのコンタクトホール26a,26bの正射影の、前記並び方向(X軸方向)と直交する前記方向(Y軸方向)の長さの総和(ただし、コンタクトホール26a,26bの正射影の重なり部分の長さについては、1回のみ加算し重複して加算しない。)をL2としたとき、L2/L1が52%以上となるように」という意味である。互いに隣接する2つの蓄積容量Ctd,Cts間に形成される結合容量をより低減するためには、前記%は、55%以上であることが好ましく、60%以上、70%以上、80%以上及び90%以上であることが順次より一層好ましく、100%であることが最も好ましい。
本実施の形態では、具体的には、コンタクトホール26aはY軸方向に一列に複数並び、コンタクトホール26bはY軸方向に一列に複数並び、コンタクトホール26aの列とコンタクトホール26bの列とがX軸方向に隣り合っており、各コンタクトホール26aのY軸方向の位置と各コンタクトホール26bのY軸方向の位置とが、互いにずれている。その具体例としては、コンタクトホール26a,26bは平面視で一辺のサイズがLの正方形とされ、コンタクトホール26a,26bのいずれもY軸方向に順次間隔Lをあけて一列に複数配置され、コンタクトホール26aのY軸方向の位置と各コンタクトホール26bのY軸方向の位置とが、互いにLだけずれている。これにより、前記%はほぼ100%とされている。もっとも、本発明では、電極層(信号電極)21間のコンタクトホールの配置は、このような例に限定されるものではなく、当該コンタクトホールの列数や各列毎のY軸方向の位置ずれ量は適宜設定してもよい。
本実施の形態では、図3中のA−A’線に沿った断面においては、図4に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26aが介在している。したがって、図3中のA−A’線に沿った断面においては、コンタクトホール26aによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。特に、本実施の形態では、図3中のA−A’線に沿った断面においては、電極層(信号電極)21は、固定電位電極をなす電極層23,27,28及びコンタクトホール26aにより、電気的に完全に遮蔽されているため、隣接する電極層(信号電極)21間の結合容量は形成されない。
また、本実施の形態では、図3中のB−B’線に沿った断面においては、図5に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26bが介在している。したがって、図3中のB−B’線に沿った断面においては、コンタクトホール26bによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。特に、本実施の形態では、図3中のB−B’線に沿った断面においては、電極層(信号電極)21は、固定電位電極をなす電極層23,27,28及びコンタクトホール26bにより、電気的に完全に遮蔽されているため、隣接する電極層(信号電極)21間の結合容量は形成されない。
したがって、本実施の形態によれば、互いに隣接する2つの蓄積容量Ctd,Cts間に形成される結合容量が低減されて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上する。
ここで、本実施の形態による固体撮像素子と比較される比較例による固体撮像素子について、図8乃至図12を参照して説明する。図8は、この比較例による固体撮像素子の蓄積容量群4の構造の一部を示す概略平面図であり、図3に対応している。図9は、図8中のC−C’の線に沿った概略断面図であり、図4に対応している。図10は、図8中のD−D’の線に沿った概略断面図であり、図5に対応している。図10において、隣接する電極層(信号電極)21間の結合容量100を模式的に示している。図11は、図8乃至図10中のポリシリコン層からなる電極層21を示す概略平面図であり、図6に対応している。図12は、図8乃至図10中の1層目アルミ配線層からなる電極層23及び配線層19d,19sを示す概略平面図であり、図7に対応している。図11及び図12において、コンタクトホール24,25,26aも併せて示している。
この比較例が本実施の形態と異なる所は、コンタクトホール26bが除去され、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間には、コンタクトホール26aのみが設けられている点のみである。この比較例においても、コンタクトホール26aは平面視で一辺のサイズがLの正方形とされ、コンタクトホール26aはY軸方向に間隔Lで一列に複数配置されている。よって、この比較例では、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間に設けられたコンタクトホールは、電極層(信号電極)21間の対向領域の50%のみに及ぶように配置されている。
この比較例によっても、本実施の形態と同様に、図8中のC−C’線に沿った断面においては、図9に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26aが介在している。したがって、図8中のC−C’線に沿った断面においては、コンタクトホール26aによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。
しかしながら、この比較例では、本実施の形態と異なり、図8中のD−D’線に沿った断面においては、図10に示すように、隣接する電極層(信号電極)21間に、コンタクトホールは介在していない。したがって、図8中のD−D’線に沿った断面においては、隣接する電極層(信号電極)21間に、比較的大きい結合容量100が形成されてしまう。
したがって、この比較例によれば、互いに隣接する2つの蓄積容量Ctd,Cts間に形成される結合容量が比較的大きくなってしまい、隣接する画素信号間のクロストークが比較的大きくなり、これにより、画像信号のノイズが大きくなって出力画像の画質が低下してしまう。
これに対し、本実施の形態では、図5を図10と比較することで容易に理解できるように、この比較例で生じていた結合容量100が生じなくなるので、この比較例に比べて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上するのである。
[第2の実施の形態]
図13は、本発明の第2の実施の形態による固体撮像素子の蓄積容量群4の構造の一部を示す概略平面図であり、図3に対応している。図14は、図13中のE−E’の線に沿った概略断面図であり、図4に対応している。図15は、図13中のF−F’の線に沿った概略断面図であり、図5に対応している。図16は、図13乃至図15中のポリシリコン層からなる電極層21を示す概略平面図であり、図6に対応している。図17は、図13乃至図15中の1層目アルミ配線層からなる電極層23及び配線層19d,19sを示す概略平面図であり、図7に対応している。図16及び図17において、コンタクトホール24,25,26cも併せて示している。
本実施の形態が前記第1の実施の形態と異なる所は、コンタクトホール26a,26bが除去され、その代わりに、上側電極層23と下側電極層28との間が1つのコンタクトホール26c(厳密には、コンタクトホール26cに形成された導電体であるアルミニウム)によって接続されている点のみである。コンタクトホール26cは、Y軸方向に連続的に延びており、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間に、それらの対向領域のほぼ100%に及ぶように、設けられている。
本実施の形態では、図13中のE−E’線に沿った断面及び図13中のF−F’線に沿った断面のいずれにおいても、図14及び図15に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26cが介在している。したがって、図13中のE−E’線に沿った断面及び図13中のF−F’線に沿った断面のいずれにおいても、コンタクトホール26cによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。特に、本実施の形態では、図13中のE−E’線に沿った断面及び図13中のF−F’線に沿った断面のいずれにおいても、電極層(信号電極)21は、固定電位電極をなす電極層23,27,28及びコンタクトホール26cにより、電気的に完全に遮蔽されているため、隣接する電極層(信号電極)21間の結合容量は形成されない。
したがって、本実施の形態によっても、互いに隣接する2つの蓄積容量Ctd,Cts間に形成される結合容量が低減されて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上する。
[第3の実施の形態]
図18は、本発明の第3の実施の形態による固体撮像素子の蓄積容量群4の構造の一部を示す概略平面図であり、図3に対応している。図19は、図18中のG−G’の線に沿った概略断面図であり、図4に対応している。図20は、図18中のH−H’の線に沿った概略断面図であり、図5に対応している。図21は、図18乃至図20中のポリシリコン層からなる電極層21を示す概略平面図であり、図6に対応している。図22は、図18乃至図20中の1層目アルミ配線層からなる電極層23及び配線層19d,19sを示す概略平面図であり、図7に対応している。図21及び図22において、コンタクトホール24,25,26a,26dも併せて示している。
本実施の形態が前記第1の実施の形態と異なる所は、コンタクトホール26bの代わりに、上側電極層23と下側電極層28との間を接続する1つのコンタクトホール26d(厳密には、コンタクトホール26dに形成された導電体であるアルミニウム)が設けられている点のみである。コンタクトホール26dは、Y軸方向に連続的に延びており、互いに隣接する蓄積容量Ctd,Ctsの電極層(信号電極)21同士の間に、それらの対向領域のほぼ100%に及ぶように、設けられている。
本実施の形態では、図18中のG−G’線に沿った断面において、図19に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26a,26dが介在している。したがって、図18中のG−G’線に沿った断面において、コンタクトホール26a,26dによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。特に、本実施の形態では、図18中のG−G’線に沿った断面において、電極層(信号電極)21は、固定電位電極をなす電極層23,27,28及びコンタクトホール26a,26dにより、電気的に完全に遮蔽されているため、隣接する電極層(信号電極)21間の結合容量は形成されない。
また、本実施の形態では、図18中のH−H’線に沿った断面において、図20に示すように、隣接する電極層(信号電極)21間に、グランド等の固定電位が印加されるコンタクトホール26dが介在している。したがって、図18中のH−H’線に沿った断面において、コンタクトホール26dによる静電シールド効果によって、隣接する電極層(信号電極)21間の結合容量は形成されない。特に、本実施の形態では、図18中のH−H’線に沿った断面において、電極層(信号電極)21は、固定電位電極をなす電極層23,27,28及びコンタクトホール26dにより、電気的に完全に遮蔽されているため、隣接する電極層(信号電極)21間の結合容量は形成されない。
したがって、本実施の形態によっても、互いに隣接する2つの蓄積容量Ctd,Cts間に形成される結合容量が低減されて、隣接する画素信号間のクロストークが低減され、これにより、画像信号のノイズが低減されて出力画像の画質が向上する。
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
例えば、前述した各実施の形態において、各垂直信号線18にアンプ(いわゆるカラムアンプ)を設け、垂直信号線18の信号を当該カラムアンプで増幅した後に蓄積容量Ctd,Ctsに蓄積してもよい。
本発明の第1の実施の形態による固体撮像素子の概略構成を示す回路図である。 図1中の画素マトリクスを構成する単位画素を示す回路図である。 本発明の第1の実施の形態による固体撮像素子の蓄積容量群の構造の一部を示す概略平面図である。 図3中のA−A’の線に沿った概略断面図である。 図3中のB−B’の線に沿った概略断面図である。 図3乃至図5中のポリシリコン層からなる電極層を示す概略平面図である。 図3乃至図5中の1層目アルミ配線層からなる電極層及び配線層を示す概略平面図である。 比較例による固体撮像素子の蓄積容量群の構造の一部を示す概略平面図である。 図8中のC−C’の線に沿った概略断面図である。 図8中のD−D’の線に沿った概略断面図である。 図8乃至図10中のポリシリコン層からなる電極層を示す概略平面図である。 図8乃至図10中の1層目アルミ配線層からなる電極層及び配線層を示す概略平面図である。 本発明の第2の実施の形態による固体撮像素子の蓄積容量群の構造の一部を示す概略平面図である。 図13中のE−E’の線に沿った概略断面図である。 図13中のF−F’の線に沿った概略断面図である。 図13乃至図15中のポリシリコン層からなる電極層を示す概略平面図である。 図13乃至図15中の1層目アルミ配線層からなる電極層及び配線層を示す概略平面図である。 本発明の第3の実施の形態による固体撮像素子の蓄積容量群の構造の一部を示す概略平面図である。 図18中のG−G’の線に沿った概略断面図である。 図18中のH−H’の線に沿った概略断面図である。 図18乃至図20中のポリシリコン層からなる電極層を示す概略平面図である。 図18乃至図20中の1層目アルミ配線層からなる電極層及び配線層を示す概略平面図である。
符号の説明
2 水平信号線(水平読出しライン)
4 蓄積容量群
18 垂直信号線
21 電極層(ポリシリコン層)
23 上側電極層(1層目アルミ配線層)
27 電極層(2層目アルミ配線層)
28 下側電極層(N型拡散層)
26a,26b,26c,26d コンタクトホール
Ctd,Cts 蓄積容量

Claims (8)

  1. 2次元に配置され入射光を光電変換する複数の画素と、
    前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、
    前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、
    を備え、
    前記複数の蓄積容量は所定方向に順次並設され、
    前記各蓄積容量は、両者の間に容量を形成する第1及び第2の電極部を有し、
    前記複数の蓄積容量の前記第1の電極部は、互いに電気的に接続され、
    前記複数の蓄積容量の前記第2の電極部は、互いに電気的に独立し、
    前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に、それらの対向領域の52%以上に及ぶように、前記第1の電極部と電気的に接続された1つ以上の導電体が設けられたことを特徴とする固体撮像素子。
  2. 前記1つ以上の導電体は、複数群の導電体を含み、
    前記複数群の導電体は、各群毎に、前記所定方向と交差する方向に順次間隔をあけて一列に配置され、
    前記各群の導電体がなす列は、前記所定方向に順次隣り合い、
    前記複数群のうちの少なくとも1つの群の導電体の各導電体の前記交差する方向の位置は、前記複数群のうちの他の少なくとも1つの群の導電体の各導電体の前記交差する方向の位置に対してずれたことを特徴とする請求項1記載の固体撮像素子。
  3. 前記1つ以上の導電体は、前記所定方向と交差する方向に連続的に延びた導電体を含むことを特徴とする請求項1又は2記載の固体撮像素子。
  4. 前記1つ以上の導電体は、前記所定方向と交差する方向に順次間隔をあけて一列に配置された一群の導電体と、前記交差する方向に連続的に延びた導電体とを含み、
    前記一群の導電体の列と前記連続的に延びた導電体とが、前記所定方向に隣り合うことを特徴とする請求項1記載の固体撮像素子。
  5. 2次元に配置され入射光を光電変換する複数の画素と、
    前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、
    前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、
    を備え、
    前記複数の蓄積容量は所定方向に順次並設され、
    前記各蓄積容量は、両者の間に容量を形成する第1及び第2の電極部を有し、
    前記複数の蓄積容量の前記第1の電極部は、互いに電気的に接続され、
    前記複数の蓄積容量の前記第2の電極部は、互いに電気的に独立し、
    前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に、前記第1の電極部と電気的に接続された1つ以上の導電体が設けられ、
    前記1つ以上の導電体は、複数群の導電体を含み、
    前記複数群の導電体は、各群毎に、前記所定方向と交差する方向に順次間隔をあけて一列に配置され、
    前記各群の導電体がなす列は、前記所定方向に順次隣り合い、
    前記複数群のうちの少なくとも1つの群の導電体の各導電体の前記交差する方向の位置は、前記複数群のうちの他の少なくとも1つの群の導電体の各導電体の前記交差する方向の位置に対してずれたことを特徴とする固体撮像素子。
  6. 2次元に配置され入射光を光電変換する複数の画素と、
    前記複数の画素の各列に対応して設けられ対応する列の前記画素の出力信号が供給される垂直信号線と、
    前記各垂直信号線に対応して所定数ずつ設けられた複数の蓄積容量であって、対応する前記垂直信号線の信号に応じた信号が蓄積されるとともに当該蓄積された信号が所定の水平信号線へ供給される複数の蓄積容量と、
    を備え、
    前記複数の蓄積容量は所定方向に順次並設され、
    前記各蓄積容量は、両者の間に容量を形成する第1及び第2の電極部を有し、
    前記複数の蓄積容量の前記第1の電極部は、互いに電気的に接続され、
    前記複数の蓄積容量の前記第2の電極部は、互いに電気的に独立し、
    前記複数の蓄積容量のうち互いに隣接する2つの蓄積容量の前記第2の電極部同士の間に、前記第1の電極部と電気的に接続された1つ以上の導電体が設けられ、
    前記1つ以上の導電体は、前記所定方向と交差する方向に順次間隔をあけて一列に配置された一群の導電体と、前記交差する方向に連続的に延びた導電体とを含み、
    前記一群の導電体の列と前記連続的に延びた導電体とが、前記所定方向に隣り合うことを特徴とする固体撮像素子。
  7. 前記複数の蓄積容量は、前記画素で光電変換された光情報を含む光信号を蓄積する光信号蓄積容量と、前記光信号から差し引くべきノイズ成分を含む差分用信号蓄積容量とを含むことを特徴とする請求項1乃至6のいずれかに記載の固体撮像素子。
  8. 前記第1の電極部は電極層を有し、
    前記第2の電極部は、前記第1の電極部の前記電極層に対して上側及び下側の階層にそれぞれ配置された上側電極層及び下側電極層を有し、
    前記1つ以上の導電体は、前記上側電極層と前記下側電極層とを接続するためのコンタクトホールに形成されたことを特徴とする請求項1乃至7のいずれかに記載の固体撮像素子。
JP2007278672A 2007-10-26 2007-10-26 固体撮像素子 Expired - Fee Related JP5145866B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007278672A JP5145866B2 (ja) 2007-10-26 2007-10-26 固体撮像素子
PCT/JP2008/002809 WO2009054097A1 (ja) 2007-10-26 2008-10-06 固体撮像素子
US12/708,945 US8174088B2 (en) 2007-10-26 2010-02-19 Solid state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007278672A JP5145866B2 (ja) 2007-10-26 2007-10-26 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2009110999A true JP2009110999A (ja) 2009-05-21
JP5145866B2 JP5145866B2 (ja) 2013-02-20

Family

ID=40579207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007278672A Expired - Fee Related JP5145866B2 (ja) 2007-10-26 2007-10-26 固体撮像素子

Country Status (3)

Country Link
US (1) US8174088B2 (ja)
JP (1) JP5145866B2 (ja)
WO (1) WO2009054097A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016139857A1 (ja) * 2015-03-04 2017-12-14 ソニー株式会社 アナログデジタル変換器、固体撮像装置および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003712A (ja) * 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05227490A (ja) * 1992-02-07 1993-09-03 Nikon Corp 固体撮像装置
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JP2002151672A (ja) * 2000-11-15 2002-05-24 Canon Inc 固体撮像装置及び固体撮像システム

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660667A (en) * 1970-06-22 1972-05-02 Rca Corp Image sensor array in which each element employs two phototransistors one of which stores charge
JPH03211769A (ja) * 1990-01-17 1991-09-17 Hitachi Ltd 画素増幅型固体撮像素子
JPH0775256B2 (ja) * 1990-05-08 1995-08-09 富士ゼロックス株式会社 イメージセンサの製造方法
JPH0750710B2 (ja) * 1990-06-06 1995-05-31 富士ゼロックス株式会社 多層配線構造
JPH05316348A (ja) * 1991-08-30 1993-11-26 Fuji Xerox Co Ltd 画像読み取り装置及び画像読み取り方法
US5382975A (en) 1991-08-30 1995-01-17 Fuji Xerox Co., Ltd. Image reading apparatus
JP2900662B2 (ja) * 1991-10-18 1999-06-02 三菱電機株式会社 薄膜トランジスタアレイ
US5949483A (en) 1994-01-28 1999-09-07 California Institute Of Technology Active pixel sensor array with multiresolution readout
US6166768A (en) 1994-01-28 2000-12-26 California Institute Of Technology Active pixel sensor array with simple floating gate pixels
US6570617B2 (en) 1994-01-28 2003-05-27 California Institute Of Technology CMOS active pixel sensor type imaging system on a chip
US6021172A (en) 1994-01-28 2000-02-01 California Institute Of Technology Active pixel sensor having intra-pixel charge transfer with analog-to-digital converter
US5471515A (en) 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
US6486503B1 (en) 1994-01-28 2002-11-26 California Institute Of Technology Active pixel sensor array with electronic shuttering
US5841126A (en) 1994-01-28 1998-11-24 California Institute Of Technology CMOS active pixel sensor type imaging system on a chip
JPH07321299A (ja) * 1994-05-25 1995-12-08 Fuji Xerox Co Ltd 集積回路及び薄膜集積回路
US5793322A (en) 1995-11-07 1998-08-11 California Institute Of Technology Successive approximation analog-to-digital converter using balanced charge integrating amplifiers
WO1997018633A1 (en) 1995-11-07 1997-05-22 California Institute Of Technology Capacitively coupled successive approximation ultra low power analog-to-digital converter
WO1997017800A1 (en) 1995-11-07 1997-05-15 California Institute Of Technology An image sensor with high dynamic range linear output
JP3536517B2 (ja) 1996-03-06 2004-06-14 株式会社ニコン 増幅型固体撮像素子
US5990506A (en) 1996-03-20 1999-11-23 California Institute Of Technology Active pixel sensors with substantially planarized color filtering elements
US5929800A (en) 1996-08-05 1999-07-27 California Institute Of Technology Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier
US5886659A (en) 1996-08-21 1999-03-23 California Institute Of Technology On-focal-plane analog-to-digital conversion for current-mode imaging devices
US5952645A (en) 1996-08-27 1999-09-14 California Institute Of Technology Light-sensing array with wedge-like reflective optical concentrators
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
US6175383B1 (en) 1996-11-07 2001-01-16 California Institute Of Technology Method and apparatus of high dynamic range image sensor with individual pixel reset
IL129862A (en) 1996-11-12 2002-11-10 California Inst Of Techn Semiconductor imaging sensor with on-chip encryption
US5887049A (en) 1996-11-12 1999-03-23 California Institute Of Technology Self-triggered X-ray sensor
US5909026A (en) 1996-11-12 1999-06-01 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
US6787749B1 (en) 1996-11-12 2004-09-07 California Institute Of Technology Integrated sensor with frame memory and programmable resolution for light adaptive imaging
US6107619A (en) 1997-07-14 2000-08-22 California Institute Of Technology Delta-doped hybrid advanced detector for low energy particle detection
US6546148B1 (en) 1997-07-14 2003-04-08 California Institute Of Technology Circuitry for determining median of image portions
US6515702B1 (en) 1997-07-14 2003-02-04 California Institute Of Technology Active pixel image sensor with a winner-take-all mode of operation
US6107618A (en) 1997-07-14 2000-08-22 California Institute Of Technology Integrated infrared and visible image sensors
US6476860B1 (en) 1997-07-14 2002-11-05 California Institute Of Technology Center of mass detection via an active pixel sensor
US6606122B1 (en) 1997-09-29 2003-08-12 California Institute Of Technology Single chip camera active pixel sensor
US6403963B1 (en) 1997-09-29 2002-06-11 California Institute Of Technology Delta-doped CCD's as low-energy particle detectors and imagers
US6801258B1 (en) 1998-03-16 2004-10-05 California Institute Of Technology CMOS integration sensor with fully differential column readout circuit for light adaptive imaging
US6191830B1 (en) * 1998-03-19 2001-02-20 Philips Electronics North America Corporation Electro-optical display having split storage capacitor structure for series capacitance
US6373050B1 (en) 1998-10-07 2002-04-16 California Institute Of Technology Focal plane infrared readout circuit with automatic background suppression
WO2000021280A1 (en) 1998-10-07 2000-04-13 California Institute Of Technology Silicon-on-insulator (soi) active pixel sensors with the photosites implemented in the substrate
US6384413B1 (en) 1998-10-13 2002-05-07 California Institute Of Technology Focal plane infrared readout circuit
US6326230B1 (en) 1999-01-06 2001-12-04 California Institute Of Technology High speed CMOS imager with motion artifact supression and anti-blooming
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6519371B1 (en) 1999-09-30 2003-02-11 California Institute Of Technology High-speed on-chip windowed centroiding using photodiode-based CMOS imager
US7268814B1 (en) 1999-10-05 2007-09-11 California Institute Of Technology Time-delayed-integration imaging with active pixel sensors
US6839452B1 (en) 1999-11-23 2005-01-04 California Institute Of Technology Dynamically re-configurable CMOS imagers for an active vision system
US6933488B2 (en) 2000-06-08 2005-08-23 California Institute Of Technology Variable electronic shutter in CMOS imager with improved anti smearing techniques
US7019345B2 (en) 2000-11-16 2006-03-28 California Institute Of Technology Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
US6720594B2 (en) * 2002-01-07 2004-04-13 Xerox Corporation Image sensor array with reduced pixel crosstalk
JP4323772B2 (ja) * 2002-10-31 2009-09-02 キヤノン株式会社 固体撮像装置、カメラ及びカメラ制御システム
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05227490A (ja) * 1992-02-07 1993-09-03 Nikon Corp 固体撮像装置
JPH10229182A (ja) * 1997-02-14 1998-08-25 Nikon Corp 半導体集積回路の容量
JP2002151672A (ja) * 2000-11-15 2002-05-24 Canon Inc 固体撮像装置及び固体撮像システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016139857A1 (ja) * 2015-03-04 2017-12-14 ソニー株式会社 アナログデジタル変換器、固体撮像装置および電子機器

Also Published As

Publication number Publication date
JP5145866B2 (ja) 2013-02-20
US20100148296A1 (en) 2010-06-17
WO2009054097A1 (ja) 2009-04-30
US8174088B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
US9124833B2 (en) Solid-state imaging apparatus
US11302737B2 (en) Image sensor and electronic apparatus including the same
US9521350B2 (en) Solid-state imaging device and electronic apparatus
JP7018593B2 (ja) 撮像装置、および、カメラシステム
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
JP2007095917A (ja) 固体撮像装置
JP2013080797A (ja) 固体撮像装置およびカメラ
JP2008205638A (ja) 固体撮像装置及びその動作方法
EP1684351A1 (en) Solid-state image pickup device
JP6025750B2 (ja) 撮像装置
JP7291894B2 (ja) 撮像装置
JP4652773B2 (ja) 増幅型固体撮像装置
JP2009026984A (ja) 固体撮像素子
JP2008282961A (ja) 固体撮像装置
JP5145866B2 (ja) 固体撮像素子
JP2010021450A (ja) 固体撮像素子
JP2014216469A (ja) 固体撮像装置
JP6813971B2 (ja) 光電変換装置及び撮像システム
JP5083380B2 (ja) 固体撮像装置及び電子機器
JP7115067B2 (ja) 固体撮像素子及び撮像システム
JP2006210468A (ja) 固体撮像装置
JP5515372B2 (ja) 固体撮像素子
JP6526115B2 (ja) 固体撮像装置
JP2019195183A (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Ref document number: 5145866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees