KR101691660B1 - 촬상 장치 - Google Patents

촬상 장치 Download PDF

Info

Publication number
KR101691660B1
KR101691660B1 KR1020100019826A KR20100019826A KR101691660B1 KR 101691660 B1 KR101691660 B1 KR 101691660B1 KR 1020100019826 A KR1020100019826 A KR 1020100019826A KR 20100019826 A KR20100019826 A KR 20100019826A KR 101691660 B1 KR101691660 B1 KR 101691660B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
transistor
conversion element
read
charge
Prior art date
Application number
KR1020100019826A
Other languages
English (en)
Other versions
KR20100100694A (ko
Inventor
젠조 스즈끼
가쯔미 도사까
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20100100694A publication Critical patent/KR20100100694A/ko
Application granted granted Critical
Publication of KR101691660B1 publication Critical patent/KR101691660B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고화질과 광다이내믹 레인지를 양립 가능한 촬상 장치를 제공한다. 촬상 장치에 포함되는 각 화소 유닛 PU는, 4개의 포토다이오드 PD와, 4개의 전송 트랜지스터 TX와, 포토다이오드 PD에서 발생한 전하를 축적하는 전하 축적부 FDU(4개의 플로팅 디퓨전 FD)와, 증폭 트랜지스터 AMI와, 선택 트랜지스터 SEL과, 리세트 트랜지스터 RST를 포함한다. 촬상 장치는, 복수의 접속 트랜지스터 SW를 더 포함한다. 각 접속 트랜지스터 SW는, 복수의 화소 유닛 PU 중 2개의 화소 유닛 PU의 전하 축적부 FDU 사이를 접속한다. 주사 회로는, 판독 모드에 따라서 접속 트랜지스터 SW를 온 상태 또는 오프 상태로 절환한다.

Description

촬상 장치{IMAGE PICKUP APPARATUS}
본 발명은, 광전 변환 기능을 유수하는 촬상 장치에 관한 것이다.
CCD(Charge Coupled Device)나 CMOS(Complementary Metal-Oxide Semiconductor) 등의 이미지 센서에서는, 고감도, 고S/N(Signal-to-Noise)비를 유지한 채로, 다이내믹 레인지를 넓히는 것이 요구되고 있다. 광다이내믹 레인지화가 가능한 촬상 장치로서, 예를 들면, 이하의 기술이 알려져 있다.
일본 특허 공개 2006-217410호 공보(특허 문헌 1)에 개시되는 기술에서는, 촬상 장치의 각 화소가, 포토다이오드와, 전송 트랜지스터와, 플로팅 디퓨전(플로팅 영역)과, 오버플로우 게이트와, 축적 용량과, 리세트 트랜지스터와, 축적 트랜지스터와, 증폭 트랜지스터와, 선택 트랜지스터를 포함한다(동 문헌의 도 1 참조).
여기서, 포토다이오드는, 광을 수광하여 광 전하를 생성 및 축적한다. 전송 트랜지스터는, 포토다이오드에 인접하여 설치되고, 포토다이오드에서 생성된 광 전하를 전송한다. 플로팅 디퓨전은, 전송 트랜지스터를 통하여 포토다이오드에 접속하여 설치된다. 오버플로우 게이트는, 축적 동작시에 포토다이오드로부터 넘치는 광 전하를 전송하기 위해서, 포토다이오드에 인접하여 설치된다. 축적 용량은, 축적 동작 시에 포토다이오드로부터 넘치는 광 전하를, 오버플로우 게이트를 통하여 축적한다. 리세트 트랜지스터는, 플로팅 디퓨전에 접속하여 형성되며, 축적 용량 및 플로팅 디퓨전 내의 신호 전하를 배출한다. 축적 트랜지스터는, 플로팅 디퓨전과 축적 용량 사이에 설치된다. 증폭 트랜지스터는, 플로팅 디퓨전의 신호 전하 또는 플로팅 디퓨전과 축적 용량의 신호 전하를 전압으로서 판독한다. 선택 트랜지스터는, 증폭 트랜지스터에 접속하여 설치되며 화소 내지는 화소 블록을 선택한다.
또한, 일본 특허 공개 2006-245522호 공보(특허 문헌 2)에 개시되는 기술에서는, 촬상 장치의 각 화소가, 포토다이오드와, 전송 트랜지스터와, 플로팅 디퓨전과, 제1 및 제2 축적 용량과, 리세트 트랜지스터와, 제1 및 제2 축적 트랜지스터와, 증폭 트랜지스터와, 선택 트랜지스터를 포함한다(동 문헌의 도 1 참조).
여기서, 포토다이오드는, 광을 수광하여 광 전하를 생성한다. 전송 트랜지스터는, 포토다이오드에 인접하여 설치되어, 포토다이오드에서 생성된 광 전하를 전송한다. 플로팅 디퓨전은, 전송 트랜지스터를 통하여 포토다이오드에 접속하여 설치된다. 제1 및 제2 축적 용량은, 노광 축적 동작 시에 포토다이오드로부터 넘치는 광 전하를, 전송 트랜지스터를 통하여 축적한다. 리세트 트랜지스터는, 제1 축적 용량에 접속하여 형성되며, 제1 축적 용량, 제2 축적 용량 및 플로팅 디퓨전 내의 신호 전하를 배출한다. 제1 축적 트랜지스터는, 플로팅 디퓨전과 제1 축적 용량 사이에 설치된다. 제2 축적 트랜지스터는, 제1 축적 용량과 제2 축적 용량 사이에 설치된다. 증폭 트랜지스터는, 플로팅 디퓨전의 신호 전하, 또는 플로팅 디퓨전과 제1 축적 용량의 신호 전하, 또는 플로팅 디퓨전과 제1 축적 용량과 제2 축적 용량의 신호 전하를 전압으로서 판독한다. 선택 트랜지스터는, 증폭 트랜지스터에 접속하여 설치되며 화소 내지는 화소 블록을 선택한다.
[특허문헌1]일본특허공개2006-217410호공보 [특허문헌2]일본특허공개2006-245522호공보
상기한 문헌에 기재된 촬상 장치는, 각 화소에 부가된 용량 소자를 플로팅 디퓨전에 접속할지의 여부를 트랜지스터 스위치에 의해 절환한다. 이와 같이 용량 소자를 접속할지의 여부에 따라서, 다이내믹 레인지의 조정이 행해진다.
그러나, 이 기술의 경우, 용량 소자를 부가했기 때문에, 화소에 차지하는 포토다이오드의 면적의 비율이 종래보다도 작아져, 고화질을 유지하는 것이 곤란하다고 생각된다. 따라서, 이 기술은, 감시 카메라나 차재 카메라 등과 같이, 화질보다도 다이내믹 레인지를 우선하는 용도에는 적합할지도 모르지만, 디지털 카메라와 같이 고화질을 유지하면서, 다이내믹 레인지를 넓힐 필요가 있는 용도에는 적합하지 않다.
따라서, 본 발명의 목적은, 고화질과 광다이내믹 레인지를 양립 가능한 촬상 장치를 제공하는 것이다.
본 발명은 요약하면, 촬상 장치로서, 복수의 화소 유닛과, 복수의 접속 트랜지스터와, 주사 회로를 구비한다. 여기서, 복수의 화소 유닛의 각각은, 복수의 광전 변환 소자와, 복수의 전송 트랜지스터와, 전하 축적부를 포함한다.
복수의 화소 유닛 각각에서, 복수의 광전 변환 소자의 각각은, 입사광에 따른 전하를 발생한다. 복수의 전송 트랜지스터는, 복수의 광전 변환 소자에 각각 대응하고, 각각이, 대응하는 광전 변환 소자에서 발생한 전하를 전송한다. 전하 축적부는, 복수의 전송 트랜지스터를 통하여 복수의 광전 변환 소자와 접속되며, 복수의 광전 변환 소자의 각각에서 발생한 전하를 축적한다.
또한, 촬상 장치에서, 복수의 접속 트랜지스터의 각각은, 복수의 화소 유닛 중의 2개의 화소 유닛의 전하 축적부 사이를 접속한다. 이 경우, 복수의 화소 유닛의 각각은, 복수의 접속 트랜지스터 중의 적어도 1개와 접속된다. 주사 회로는, 복수의 화소 유닛의 각각에 포함되는 복수의 전송 트랜지스터 및 복수의 접속 트랜지스터를 온 상태 또는 오프 상태로 절환한다.
본 발명에 따르면, 각 광전 변환 소자에서 발생한 전하를 판독할 때, 노광량에 따라서 접속 트랜지스터를 온 상태 또는 오프 상태로 절환한다. 이에 의해, 전하 축적부의 용량이 가변으로 되기 때문에, 광다이내믹 레인지화를 실현할 수 있다. 또한, 각 화소 유닛당 1개 이하의 접합 트랜지스터를 부가함으로써 전하 축적부의 용량을 가변으로 할 수 있기 때문에, 광전 변환 소자의 수광 면적을 희생하지 않고 고화질을 유지하는 것이 가능하다.
도 1은 본 발명의 실시 형태 1에 따른 촬상 장치(1)의 구성을 도시하는 블록도.
도 2는 도 1의 화소 어레이부(10)의 1열당의 등가 회로도.
도 3은 통상 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도.
도 4는 감감 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도.
도 5는 2화소 혼합 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도.
도 6은 3화소 혼합 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도.
도 7은 화소 어레이부(10)의 레이아웃을 모식적으로 도시하는 평면도.
도 8은 화소 어레이부(10A)의 레이아웃을 모식적으로 도시하는 평면도.
도 9는 본 발명의 실시 형태 1, 2의 촬상 장치(1)를 이용한 디지털 스틸 카메라(200)의 구성을 모식적으로 도시하는 블록도.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 자세하게 설명한다. 또한, 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙이고, 그 설명을 반복하지 않는다.
[실시 형태 1]
<촬상 장치(1)의 구성>
도 1은, 본 발명의 실시 형태 1에 따른 촬상 장치(1)의 구성을 도시하는 블록도이다.
도 1을 참조하여, 촬상 장치(1)는, 화소 어레이부(10)와, 수직 주사 회로(11)와, 수평 주사 회로(12)와, 복수의 제어 신호선 tx, rst, sel, sw와, 복수의 출력 신호선 vout를 포함한다.
화소 어레이부(10)는, 행렬 형상으로 배열된 복수의 포토다이오드 PD(광전 변환 소자)로 이루어지는 포토다이오드 어레이 PDA(광전 변환 소자 어레이)를 포함한다. 도 1에서는, 간단하게 하기 위하여, 10행 4열의 포토다이오드 어레이 PDA가 도시되어 있다. 즉, 도 1의 좌측으로부터 우측으로 제1열부터 제4열의 포토다이오드 PD가 도시되고, 도 1 아래로부터 위로 제1행부터 제10행의 포토다이오드 PD가 도시된다. 또한, 도 1의 좌우 방향을, X 방향, 행 방향, 또는 수평 방향이라고 칭하고, 도 1의 상하 방향을, Y 방향, 열 방향, 또는 수직 방향이라고 칭한다. 또한, 각 방향을 따른 방향(+측, -측)을 구별하는 경우에는, +Y 방향, -Y 방향과 같이 부호를 붙여서 구별한다.
또한, 촬상 장치(1)를 컬러 화상용으로서 이용하는 경우에는, 포토다이오드 PD의 수광면 상에 컬러 필터가 설치된다. 도 1에 도시한 바와 같이, 일반적인 베이어 방식의 컬러 필터의 배열에서는, 휘도 신호에 기여하는 비율이 큰 녹색(G)의 컬러 필터가 바둑판 형상으로 배치되고, 나머지 부분에 적색(R) 및 청색(B)의 컬러 필터가 바둑판 형상으로 배치된다.
포토다이오드 어레이 PDA는, 각 열의 연속하여 배열되는 4개마다 그룹을 구성한다. 각 그룹의 4개의 포토다이오드 PD는, 복수의 트랜지스터(도 2의 전송 트랜지스터 TX, 증폭 트랜지스터 AMI, 선택 트랜지스터 SEL 및 리세트 트랜지스터 RST)와 함께 화소 유닛 PU를 구성한다. 화소 어레이부(10)는, 이 화소 유닛 PU를 단위로 하여 동작한다.
화소 어레이부(10)는, 복수의 접속 트랜지스터 SW를 더 포함한다. 각 접속 트랜지스터 SW는, 열 방향으로 서로 인접하는 화소 유닛 PU 사이에 설치된다. 각 접속 트랜지스터 SW는, 각 포토다이오드 PD에 발생한 전하를 판독할 때, 촬상 장치(1)의 판독 모드에 따라서 온 상태 또는 오프 상태로 절환된다. 이하에서는, 우선 각 화소 유닛 PU의 구성 및 동작에 대해서 설명한다.
도 2는, 도 1의 화소 어레이부(10)의 1열당의 등가 회로도이다. 출력 신호선 vout1∼vout4에 접속되는 화소 유닛 PU의 전기 회로 구성은 모두 동일하므로, 도 2는, 화소 유닛 PU1, PU2가 임의의 출력 신호선 vout에 접속된 것으로서 도시되어 있다. 또한, 본 명세서에서는, 포토다이오드 PD1∼PD8과 같이 참조 부호의 말미에 번호를 붙임으로써, 동종의 구성 요소를 구별한다. 동종의 구성 요소를 총칭하는 경우, 또는 불특정한 것을 나타내는 경우에는, 참조 부호의 말미에 번호를 붙이지 않고 기재한다.
화소 유닛 PU1은, 4개의 포토다이오드 PD1∼PD4와, 4개의 전송 트랜지스터 TX1∼TX4와, 4개의 플로팅 디퓨전(부유 확산부라고도 칭함) FD1∼FD4와, 각 1개의 리세트 트랜지스터 RST1, 증폭 트랜지스터 AMI1, 및 선택 트랜지스터 SEL1을 포함한다. 또한, 화소 유닛 PU1은, 플로팅 디퓨전 FD1∼FD4를 서로 전기적으로 접속하는 금속 배선 FDL1을 포함한다. 플로팅 디퓨전 FD1∼FD4와 금속 배선 FDL1에 의해, 각 포토다이오드 PD에서 발생한 전하를 축적하는 전하 축적부 FDU1이 구성된다.
화소 유닛 PU2의 구성도 동일하다. 즉, 화소 유닛 PU2는, 4개의 포토다이오드 PD5∼PD8과, 4개의 전송 트랜지스터 TX5∼TX8과, 4개의 플로팅 디퓨전 FD5∼FD8과, 각 1개의 리세트 트랜지스터 RST2, 증폭 트랜지스터 AMI2 및 선택 트랜지스터 SEL2와, 금속 배선 FDL2를 포함한다. 플로팅 디퓨전 FD5∼FD8과 금속 배선 FDL2에 의해 전하 축적부 FDU2가 구성된다.
또한, 도 2는 임의의 열에 대한 기재이지만, 열을 구별하는 경우에는, 열 번호를 나타내는 문자를 부가하여 기재한다. 이 경우, 문자 a, b, c, …는, 제1열, 제2열, 제3열, …을 각각 나타내는 것으로 한다. 예를 들면, 제1열째의 금속 배선층 FDL을 FDL1a, FDL2a, FDL3a,…와 같이 기재하고, 제2열째의 금속 배선층 FDL을 FDL1b, FDL2b, FDL3b, …와 같이 기재한다(도 7 참조).
포토다이오드 PD1∼PD4는, 수광한 광에 따라서 전하(전자)를 발생하는 광전 변환 소자이다. 발생한 전하는 PN 접합 다이오드의 N형의 불순물 영역(확산 영역)에 축적된다. 포토다이오드 PD의 애노드인 P형의 불순물 영역은 접지된다.
플로팅 디퓨전 FD1∼FD4는, 포토다이오드 PD1∼PD4에 각각 대응하여 설치된 N형 불순물 영역이다. 플로팅 디퓨전 FD의 불순물 밀도는, 포토다이오드 PD의 N형 불순물 영역(N층이라고도 칭함)보다도 크다. 플로팅 디퓨전 FD1∼FD4는, NMOS(N-channel Metal-Oxide Semiconductor) 트랜지스터인 전송 트랜지스터 TX1∼TX4를 각각 통하여, 대응하는 포토다이오드 PD의 캐소드(N층)과 접속된다.
플로팅 디퓨전 FD1∼FD4는, 포토다이오드 PD1∼PD4에서 발생한 전하를 축적하는 전하 축적부로서 동작한다. 이 경우, 처음에 각 플로팅 디퓨전 FD는, 고전위(전원 전압)가 인가됨으로써 전하가 모두 빠져나가 공핍화된다. 그 후, 포토다이오드 PD와의 사이의 전송 트랜지스터 TX가 온 상태로 됨으로써, 포토다이오드 PD의 N층에 축적된 전하가 플로팅 디퓨전 FD에 전송된다. 이 때, 보다 큰 불순물 밀도를 갖는 플로팅 디퓨전 FD의 공핍화 전위 쪽이 포토다이오드 PD의 공핍화 전위보다도 높으므로, 포토다이오드 PD의 N층에 발생한 전하는 모두 플로팅 디퓨전 FD에 전송된다.
도 2의 경우, 플로팅 디퓨전 FD1∼FD4는, 금속 배선 FDL1에 의해 서로 접속되어 있다. 따라서, 플로팅 디퓨전 FD1∼FD4는 거의 등전위로 된다. 플로팅 디퓨전 FD1∼FD4 및 금속 배선 FDL1의 전체가, 각 포토다이오드 PD에 대하여 공용의 전하 축적부 FDU1을 구성한다.
NMOS 트랜지스터인 증폭 트랜지스터 AMI1은 소스 팔로워 회로로서 기능한다. 증폭 트랜지스터 AMI1의 게이트는, 금속 배선 FDL1을 통하여 플로팅 디퓨전 FD1∼FD4에 접속되고, 드레인은 전원 배선 VDD에 접속된다. 또한, 증폭 트랜지스터 AMI1의 소스는, NMOS 트랜지스터인 선택 트랜지스터 SEL1을 통하여 출력 신호선 vout와 접속된다.
증폭 트랜지스터 AMI1은, 선택 트랜지스터 SEL1이 온 상태일 때, 플로팅 디퓨전 FD1∼FD4의 전위에 따른 신호 전압을 출력 신호선 vout에 출력한다. 이 때, 플로팅 디퓨전 FD1∼FD4의 전위는, 각 포토다이오드 PD로부터 전송된 전하의 수에 따라서 정해지기 때문에, 증폭 트랜지스터 AMI1의 출력 전압은, 각 포토다이오드 PD의 수광량에 따라서 선형으로 변화되게 된다.
NMOS 트랜지스터인 리세트 트랜지스터 RST1은, 전원 배선 VDD와 금속 배선 FDL1 사이에 접속된다. 리세트 트랜지스터 RST1은, 플로팅 디퓨전 FD1∼FD4에 축적된 전하를 배출하기 위해서 설치된다.
이상과 같이, 각 화소 유닛 PU는, 4개의 포토다이오드 PD와, 전송 트랜지스터 TX, 증폭 트랜지스터 AMI, 선택 트랜지스터 SEL 및 리세트 트랜지스터 RST로 이루어지는 7개의 트랜지스터를 포함한다. 따라서, 1개의 포토다이오드 PD당 1.75개의 트랜지스터가 설치되게 되므로, 상기한 화소 유닛 PU의 구성은 일반적으로 1.75 트랜지스터 구성이라고 불린다. 증폭 트랜지스터 AMI, 선택 트랜지스터 SEL 및 리세트 트랜지스터 RST의 각 트랜지스터는, 4개의 포토다이오드 PD에서 공용된다.
도 1의 화소 어레이부(10)는, NMOS 트랜지스터인 복수의 접속 트랜지스터 SW를 더 포함한다. 각 접속 트랜지스터 SW는, 열 방향으로 인접하는 화소 유닛 PU 사이에 설치되며, 이들 화소 유닛 PU의 전하 축적부 FDU 간을 접속한다. 구체적으로 도 2의 경우에는, 화소 유닛 PU1의 전하 축적부 FDU1과 화소 유닛 PU2의 전하 축적부 FDU2를 접속하는 접속 트랜지스터 SW1이 도시되어 있다. 또한, 도 2에는, 화소 유닛 PU2의 전하 축적부 FDU2와, 화소 유닛 PU2에 대하여 +Y 방향으로 인접하는 화소 유닛의 전하 축적부를 접속하는 접속 트랜지스터 SW2가 도시되어 있다.
접속 트랜지스터 SW는, 각 포토다이오드 PD에 발생한 전하의 판독이 행해질 때에, 촬상 장치(1)의 판독 모드에 따라서 온 상태 또는 오프 상태로 절환된다. 후술하는 바와 같이, 판독 모드에는, 통상 판독 모드 이외에, 감도를 줄여서 판독하는 감감 판독 모드와, 동색의 화소를 혼합하여 판독하는 혼합 판독 모드가 있다.
일반적으로, 포토다이오드 PD 1개에 대응하는 각 화소의 감도는, 다음의 3개의 값의 곱에 의해 정해진다고 생각된다. 제1 값은, 포토다이오드 PD에 입사한 1개의 광자당, 몇 개의 전자로 변환되는가라고 하는 양자 효율이다. 제2 값은, 포토다이오드 PD의 전위 변화와 플로팅 디퓨전 FD의 전위 변화의 비인 변환 게인이다. 제3 값은, 증폭 트랜지스터 AMI의 게인이다. 통상적으로, 화소의 구조가 정해지면 이들 값은 일정해진다. 실시 형태 1의 촬상 장치(1)에서는, 서로 인접하는 전하 축적부 FDU를 접속하는 접속 트랜지스터 SW를 설치함으로써, 제2 값인 변환 게인을 가변으로 하고 있다.
한편, 상기한 전송 트랜지스터 TX, 선택 트랜지스터 SEL, 리세트 트랜지스터 RST 및 접속 트랜지스터 SW의 온 및 오프를 제어하기 위해서 제어 신호선 tx, sel, rst, sw가 각 트랜지스터의 게이트 전극에 접속된다. 즉, 제어 신호선 tx1∼tx8은, 전송 트랜지스터 TX1∼TX8의 게이트에 각각 접속된다. 제어 신호선 sel1, sel2는, 선택 트랜지스터 SEL1, SEL2의 게이트에 각각 접속된다. 또한, 제어 신호선 rst1, rst2는, 리세트 트랜지스터 RST1, RST2의 게이트에 각각 접속된다. 제어 신호선 sw1, sw2는, 접속 트랜지스터 SW1, SW2의 게이트에 각각 접속된다.
다시, 도 1을 참조하여, 촬상 장치(1) 전체의 구성에 대하여 보충한다. 촬상 장치(1)는, 행 방향으로 연장되는 제어 신호선 tx, rst, sel, sw와, 열 방향으로 연장되는 출력 신호선 vout를 포함한다. 제어 신호선 tx, rst, sel, sw는, 수직 주사 회로(11)와 화소 어레이부(10) 사이를 접속하고, 출력 신호선 vout는, 수평 주사 회로(12)와 화소 어레이부(10) 사이를 접속한다.
전송 트랜지스터 TX용의 제어 신호선 tx는, 포토다이오드 어레이 PDA의 각 행과 개별로 대응하여 설치된다. 각 제어 신호선 tx는, 대응하는 행을 구성하는 복수의 포토다이오드 PD에 대하여 공통으로 설치되어 있다. 도 1의 경우, 화소 어레이부(10)의 제1행∼제10행에 각각 대응하여 설치된 제어 신호선 tx1∼tx10이 도시되어 있다.
출력 신호선 vout는, 각 포토다이오드 PD에서 생성된 신호 전하에 대응한 출력 전압을 판독하기 위하여 설치된다. 출력 신호선 vout는, 포토다이오드 어레이 PDA의 각 열과 개별로 대응하여, 열의 순번으로 설치된다. 각 출력 신호선 vout는, 대응하는 열에 설치된 각 화소 유닛 PU의 선택 트랜지스터 SEL과 접속된다. 도 1의 경우, 제1열∼제4열에 대응하여 설치된 출력 신호선 vout1∼vout4가 도시되어 있다.
선택 트랜지스터 SEL용의 제어 신호선 sel은, 홀수열용의 제어 신호선 sel1o, sel2o, …와, 짝수열용의 제어 신호선 sel1e, sel2e, …를 포함한다(참조 부호의 말미에 o, e를 붙여서 홀수열, 짝수열을 구별함). 홀수열용의 제어 신호선 sel1o, sel2o, …의 각각은, 각 홀수열에 설치된 화소 유닛 PU의 선택 트랜지스터 SEL과 접속된다. 짝수열용의 제어 신호선 sel1e, sel2e, …의 각각은, 각 짝수열에 설치된 화소 유닛 PU의 선택 트랜지스터 SEL과 접속된다. 행 방향으로 배열되는 화소 유닛 PU에서는, 제어 신호선 sel이 공용된다.
리세트 트랜지스터 RST용의 제어 신호선 rst는, 홀수열용의 제어 신호선 rst1o, rst2o, …와 짝수열용의 제어 신호선 rst1e, rst2e, …를 포함한다. 홀수열용의 제어 신호선 rst1o, rst2o, …는, 각 홀수열에 설치된 화소 유닛 PU의 리세트 트랜지스터 RST와 접속된다. 짝수열용의 제어 신호선 rst1e, rst2e, …는, 짝수열에 설치된 화소 유닛 PU의 리세트 트랜지스터 RST와 접속된다. 행 방향으로 배열되는 화소 유닛 PU에서는, 제어 신호선 rst가 공용된다.
접속 트랜지스터 SW용의 제어 신호선 sw는, 홀수열용의 제어 신호선 sw1o, sw2o, …와 짝수열용의 제어 신호선 sw1e, sw2e, …를 포함한다. 홀수열용의 제어 신호선 sw1o, sw2o, …의 각각은, 각 홀수열에서, 인접한 화소 유닛 PU 사이에 설치된 접속 트랜지스터 SW와 접속된다. 짝수열용의 제어 신호선 sw1e, sw2e, …의 각각은, 각 짝수열에서, 인접한 화소 유닛 PU 사이에 설치된 접속 트랜지스터 SW와 접속된다. 행 방향으로 배열되는 접속 트랜지스터 SW에서는, 제어 신호선 sw가 공용된다.
수직 주사 회로(11)는, 제어 신호선 tx, rst, sel의 전압을 순차적으로 H레벨 또는 L레벨로 절환한다. 이 때, 수직 주사 회로(11)는, 판독 모드에 따라서, 제어 신호선 sw를 H레벨 또는 L레벨로 절환한다. 이에 의해, 포토다이오드 어레이 PDA의 행마다, 각 행의 포토다이오드 어레이 PDA에 축적된 전하량에 따른 전압이 출력 신호선 vout에 출력된다. 수평 주사 회로(12)는, 출력 신호선 vout에 출력된 전압을 순차적으로 판독함으로써, 각 포토다이오드 PD의 수광량을 검출한다.
<촬상 장치(1)의 판독 동작-통상 판독 모드>
다음으로, 촬상 장치(1)에서의 각 포토다이오드 PD의 신호 전하의 구체적인 판독 수순에 대해서 설명한다. 처음에, 각 포토다이오드 PD에서 발생한 전하를, 포토다이오드 PD마다 개별로 판독하는 통상 판독 모드에 대해서 설명한다.
도 3은, 통상 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도이다. 도 3은 위부터 순서대로, 메커니컬 셔터의 개폐 상태, 도 2의 제어 신호선 tx1∼tx8, rst1, rst2, sw1, sw2, sel1, sel2의 전압 파형 및 출력 신호선 vout의 전압 파형을 도시한다. 통상 판독 모드에서는, 제어 신호선 sw1, sw2의 전압은 어느 시간대도 L레벨이며, 접속 트랜지스터 SW1, SW2는 오프 상태 그대로이다. 이하, 도 2, 도 3을 참조하여, 화소 유닛 PU1, PU2의 각 포토다이오드 PD의 신호 전하의 판독 수순에 대해서 시간순으로 설명한다.
시각 t1에서는, 제어 신호선 tx1∼tx8, rst1, rst2의 전압이 H레벨이며, 제어 신호선 sel1, sel2의 전압이 L레벨이므로, 전송 트랜지스터 TX1∼TX8 및 리세트 트랜지스터 RST1, RST2가 온 상태로 된다. 이 결과, 포토다이오드 PD1∼PD8의 N층 및 플로팅 디퓨전 FD1∼FD8의 전하가 모두 빠져나가 공핍화된다. 그 후, 제어 신호선 tx1∼tx8의 전압이 L레벨로 되돌아감으로써, 전송 트랜지스터 TX1∼TX8이 오프 상태로 된다.
다음의 시각 t2에서는, 메커니컬 셔터가 개방된다. 셔터가 개방되어 있는 동안에, 포토다이오드 PD1∼PD8에서는 입사광에 의해 전하가 발생하여, 포토다이오드 PD1∼PD8의 N층에 축적된다.
셔터 폐쇄 후의 시각 t3에서는, 제어 신호선 rst1, rst2의 전압이 L레벨이고, 제어 신호선 sel1의 전압이 H레벨이며, 제어 신호선 sel2의 전압이 L레벨이다. 이 결과, 리세트 트랜지스터 RST1, RST2가 오프 상태로 되고, 선택 트랜지스터 SEL1이 온 상태로 되므로, 플로팅 디퓨전 FD1∼FD4의 공핍화 전위(전하 축적부 FDU1의 전위)에 따른 출력 전압이 출력 신호선 vout에 출력된다. 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을, 다크 레벨의 출력으로서 검출한다.
다음의 시각 t4에서는, 제어 신호선 tx1의 전압이 H레벨로 되므로, 전송 트랜지스터 TX1이 온 상태로 된다. 이 결과, 포토다이오드 PD1의 전하가 플로팅 디퓨전 FD1∼FD4에 전송된다. 플로팅 디퓨전 FD1∼FD4의 전위는, 포토다이오드 PD1로부터 전송된 전하수에 따른 값으로 변화되고, 이에 수반하여 출력 신호선 vout의 전압이 변화된다.
제어 신호선 tx1의 전압이 L레벨로 되돌려진 후의 시각 t5에서, 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을 검출한다. 시각 t3에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD1의 수광 신호로 된다.
다음의 시각 t6에서는, 제어 신호선 rst1의 전압이 H레벨이며, 제어 신호선 sel1의 전압이 L레벨이다. 이 결과, 플로팅 디퓨전 FD1∼FD4의 전하가 모두 빠져나가 초기화된다. 이상으로, 포토다이오드 PD1이 수광한 신호 전하의 판독이 종료되고, 다음의 포토다이오드 PD2의 신호 전하의 판독 준비가 갖추어진다.
계속되는 시각 t6∼t7은, 시각 t3∼t6과 마찬가지의 과정이 포토다이오드 PD2에 대하여 행해지고, 포토다이오드 PD2에서 발생한 신호 전하가 판독된다. 마찬가지로, 시각 t7∼t8에서 포토다이오드 PD3에서 발생한 신호 전하가 판독되고, 시각 t8∼t9에서 포토다이오드 PD4에서 수광한 신호 전하가 판독된다. 이상으로 화소 유닛 PU1의 판독이 완료된다.
시각 t9에서는, 제어 신호선 rst1의 전압이 L레벨이며, 제어 신호선 rst2의 전압이 H레벨이다. 또한, 제어 신호선 sel1, sel2의 전압이 L레벨이다. 그 결과, 리세트 트랜지스터 RST2가 온 상태로 되어, 플로팅 디퓨전 FD5∼FD8의 전하가 모두 빠져나가 초기화된다. 이에 의해, 다음의, 화소 유닛 PU2의 포토다이오드 PD5의 신호 전하의 판독 준비가 갖추어진다.
계속해서, 시각 t10에서, 제어 신호선 sel2의 전압이 H레벨로 됨으로써, 플로팅 디퓨전 FD5∼FD8(전하 축적부 FDU2)의 다크 레벨의 신호가 출력된다. 그 후, 시각 t11에서, 제어 신호선 tx5가 H레벨로 됨으로써, 전송 트랜지스터 TX5가 온 상태로 된다. 이에 의해, 포토다이오드 PD5의 전하가 플로팅 디퓨전 FD5∼FD8에 전송된다. 다음의 시각 t12에서 전송된 전하에 따른 전압이 출력 신호선 vout를 통하여 판독된다.
마찬가지의 판독 동작이, 시각 t13∼t14, 시각 t14∼t15, 시각 t15∼t16에서 행해짐으로써, 포토다이오드 PD6∼PD8에서 발생한 신호 전하가 순차적으로 판독된다. 이상으로 화소 유닛 PU2의 판독이 완료된다.
<촬상 장치(1)의 판독 동작-감감 판독 모드>
다음으로, 촬상 장치(1)의 감도를 내려서 판독를 행하는 감감 판독 모드에 대해서 설명한다.
일반적으로, 디지털 카메라용 이미지 센서에서는 넓은 ISO 감도의 레인지가 요구되고 있다. 이 때, 노광량이 많은 저ISO 감도 영역에서는 고정밀의 화질을 얻을 필요가 있다. 또한, 노광량이 적은 고ISO 감도 영역에서는 가능한 한 S/N비를 크게 하여 노이즈가 적은 화상을 얻을 필요가 있다.
여기서, 고ISO 감도 영역에서 S/N비를 개선하기 위해서는, 광전 변환 효율을 올리는 것이 유효하다. 그러나, 그렇게 하면, 저ISO 감도 영역에서는 신호 레벨이 조기에 포화되게 되어(화상에서는 하얗게 되는 것이 심해짐), 다이내믹 레인지가 좁아진다.
따라서, 촬상 장치(1)의 감감 판독 모드에서는, 노광량이 많은 저ISO 감도 영역에서는, 판독 대상인 포토다이오드 PD가 설치된 화소 유닛 PU와 인접하는 화소 유닛 PU 사이에 설치된 접속 트랜지스터 SW를 온 상태로 한다. 이에 의해, 전하 축적부 FDU의 용량이 증가하므로, 저ISO 감도 영역에서의 신호 레벨의 포화를 방지할 수 있다.
도 4는, 감감 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도이다. 도 4의 종축은 도 3의 경우와 동일하다. 이하, 도 2, 도 4를 참조하여, 화소 유닛 PU1, PU2의 각 포토다이오드 PD의 신호 전하의 판독 수순에 대하여 시간순으로 설명한다. 또한, 시각 t1, 시각 t2에 대해서는, 도 3과 동일하므로 설명을 반복하지 않는다.
셔터 폐쇄 후의 시각 t3에서는, 제어 신호선 rst1, rst2의 전압이 L레벨이고, 제어 신호선 sw1, sel1의 전압이 H레벨이며, 제어 신호선 sw2, sel2의 전압이 L레벨이다. 따라서, 리세트 트랜지스터 RST1, RST2가 오프 상태로 되고, 접속 트랜지스터 SW1 및 선택 트랜지스터 SEL1이 온 상태로 된다. 이 결과, 온 상태의 접속 트랜지스터 SW1에 의해 전하 축적부 FDU1, FDU2가 접속된다. 따라서, 출력 신호선 vout에는, 플로팅 디퓨전 FD1∼FD8의 공핍화 전위(전하 축적부 FDU1, FDU2의 전체의 전위)에 따른 출력 전압이 출력되게 된다. 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을, 다크 레벨의 출력으로서 검출한다.
다음의 시각 t4에서는, 제어 신호선 tx1의 전압이 H레벨로 되므로, 전송 트랜지스터 TX1이 온 상태로 된다. 이 결과, 포토다이오드 PD1의 전하가 플로팅 디퓨전 FD1∼FD8(전하 축적부 FDU1, FDU2의 전체)에 전송된다. 플로팅 디퓨전 FD1∼FD8의 전위는, 포토다이오드 PD1로부터 전송된 전하수에 따른 값으로 변화되고, 이에 수반하여 출력 신호선 vout의 전압이 변화된다. 이 때, 전하 축적부 FDU의 용량은 통상 판독 모드일 때의 약 2배로 되어 있으므로, 전하 축적부 FDU의 전위는 통상 판독 모드의 약 절반이다. 따라서, 출력 전압 vout의 포화를 방지할 수 있다.
제어 신호선 tx1의 전압이 L레벨로 되돌려진 후의 시각 t5에서, 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을 검출한다. 시각 t3에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD1의 수광 신호로 된다.
다음의 시각 t6에서는, 제어 신호선 rst1, rst2의 전압이 H레벨이며, 제어 신호선 sw1, sw2, sel1, sel2의 전압이 L레벨이다. 이 결과, 플로팅 디퓨전 FD1∼FD8의 전하가 모두 빠져나가 초기화된다. 이상으로, 포토다이오드 PD1이 수광한 신호 전하의 감감 판독 모드에 의한 판독이 종료되고, 다음의 포토다이오드 PD2의 신호 전하의 감감 판독 모드에 의한 판독의 준비가 갖추어진다.
계속되는 시각 t6∼t7은, 시각 t3∼t6과 마찬가지의 과정이 포토다이오드 PD2에 대하여 행해지고, 포토다이오드 PD2에서 발생한 신호 전하가 판독된다. 마찬가지로, 시각 t7∼t8에서 포토다이오드 PD3에서 발생한 신호 전하가 판독되고, 시각 t8∼t9에서 포토다이오드 PD4에서 수광한 신호 전하가 판독된다. 이상으로, 화소 유닛 PU1의 감감 판독 모드에 의한 판독이 완료된다.
화소 유닛 PU2에 대해서도 마찬가지로, 제어 신호선 sw1의 전압이 H레벨(접속 트랜지스터 SW1이 온)인 상태에서, 포토다이오드 PD5∼PD8의 신호 전하가 판독된다. 즉, 화소 유닛 PU1의 경우와 마찬가지의 판독 동작이, 시각 t9∼t10, 시각 t10∼t11, 시각 t11∼t12, 시각 t12∼t13에서 행해짐으로써, 포토다이오드 PD5∼PD8의 신호 전하가 판독된다. 이상으로, 화소 유닛 PU2의 감감 판독 모드에 의한 판독이 완료된다.
<촬상 장치(1)의 판독 동작-2화소 혼합 판독 모드>
다음으로, 동색의 2화소를 혼합하여 판독을 행하는 2화소 혼합 판독 모드에 대해서 설명한다.
최근의 디지털 스틸 카메라의 화소수의 증가는 현저하여, 1000만(10M) 화소를 초과하는 것까지 등장하고 있다. 그러나, 디지털 카메라에 의해 정지 화상뿐만 아니라 동화상 촬영도 행하는 경우에는, 1000만(10M) 화소 모두를 사용하여 동화상 촬영을 행하는 것은 화소수가 너무 커서 실용적이지 못하다. 이것은, 풀HD(Full High Definition)의 디지털 텔레비전에서도 200만(2M) 화소 정도인 것을 고려하면 명백하다.
이와 같이 동화상 촬영을 행하는 경우와 같이 고속 판독이 필요한 경우에는, 복수의 동색의 화소(포토다이오드 PD)에서 발생한 전하를 혼합하여 판독하는 화소 혼합 판독이 유효하다. 또한, 화소 혼합 판독은, 판독 노광량이 적은 고ISO 감도 영역에서, S/N비를 향상시켜 노이즈가 적은 화상을 얻고자 하는 경우에도 유효한 방법이다.
이하에서는, 2화소 혼합 판독 모드에 대해서 설명한다. 이 경우, 예를 들면, 도 1의 1열째의 화소 유닛 PU에서는, 녹색(G) 또는 적색(R)의 2화소분을 혼합하여 판독한다. 2열째의 화소 유닛 PU에서는, 녹색(G) 또는 청색(B)의 2화소분을 혼합하여 판독한다. 따라서, 1.75 트랜지스터 구성으로 2화소 혼합 판독을 행하는 경우에는, 각 접속 트랜지스터 SW를 오프 상태로 한 채로 행할 수 있다.
도 5는, 2화소 혼합 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도이다. 도 5의 종축은 도 3의 경우와 동일하다. 2화소 혼합 판독 모드에서는, 제어 신호선 sw1, sw2의 전압은 어느 시간대도 L레벨이며, 접속 트랜지스터 SW1, SW2는 오프 상태이다. 이하, 도 2, 도 5를 참조하여, 화소 유닛 PU1, PU2의 각 포토다이오드 PD의 신호 전하의 판독 수순에 대해서 시간순으로 설명한다. 또한, 시각 t1∼t3에 대해서는, 도 3의 경우와 동일하므로 설명을 반복하지 않는다.
시각 t4에서, 제어 신호선 tx1, tx3의 전압이 H레벨로 되므로, 전송 트랜지스터 TX1, TX3이 온 상태로 된다. 이 결과, 포토다이오드 PD1, PD3(도 1의 홀수열의 경우의 적색(R), 짝수열의 경우의 녹색(G)에 대응함)의 혼합 전하가 플로팅 디퓨전 FD1∼FD4에 전송된다. 플로팅 디퓨전 FD1∼FD4의 전위는, 포토다이오드 PD1, PD3으로부터 전송된 전하수에 따른 값으로 변화되고, 이에 수반하여 출력 신호선 vout의 전압이 변화된다.
제어 신호선 tx1, tx3의 전압이 L레벨로 되돌려진 후의 시각 t5에서, 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을 검출한다. 시각 t3에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD1, PD3의 혼합 전하에 의한 신호로 된다.
다음의 시각 t6에서는, 제어 신호선 rst1, rst2의 전압이 H레벨이며, 제어 신호선 sel1, sel2의 전압이 L레벨이다. 이 결과, 플로팅 디퓨전 FD1∼FD8의 전하가 모두 빠져나가 초기화된다. 이상으로, 포토다이오드 PD1, PD3이 수광한 신호 전하의 판독이 종료되고, 다음의 포토다이오드 PD2, PD4(도 1의 홀수열의 경우의 녹색(G), 짝수열의 경우의 청색(B)에 대응함)의 신호 전하의 판독 준비가 갖추어진다.
계속되는 시각 t6∼t10은, 시각 t3∼t6과 마찬가지의 과정이 포토다이오드 PD2, PD4에 대하여 행해지고, 포토다이오드 PD2, PD4에서 발생한 신호 전하가 판독된다. 즉, 시각 t7에서는, 제어 신호선 sel1의 전압이 H레벨이며, 다크 레벨의 전압 신호가 출력 신호선 vout에 출력된다. 시각 t8에서는, 제어 신호선 tx2, tx4가 H레벨로 되므로, 포토다이오드 PD2, PD4에서 발생한 전하의 혼합 전하가 플로팅 디퓨전 FD1∼FD4(전하 축적부 FDU1)에 전송된다. 그리고, 제어 신호선 tx2, tx4가 L레벨로 되돌려진 후의 시각 t9에, 포토다이오드 PD2, PD4의 혼합 전하에 따른 출력 신호선 vout의 전압이 도 1의 수평 주사 회로(12)에 의해 검출된다. 시각 t7에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD2, PD4의 혼합 전하에 의한 신호로 된다. 이상으로, 2화소 혼합 모드에 의한 화소 유닛 PU1의 신호 전하의 판독이 완료된다.
마찬가지로, 다음의 시각 t10∼t11에서는, 제어 신호선 sel2의 전압이 H레벨인 상태에서, 제어 신호선 tx5, tx7의 전압이 H레벨로 됨으로써, 포토다이오드 PD5, PD7의 혼합 전하에 따른 전압이 출력 신호선 vout에 출력된다. 계속되는 시각 t11∼t12에서는, 포토다이오드 PD6, PD8의 혼합 전하에 따른 전압이 출력 신호선 vout에 출력된다. 이상으로, 화소 유닛 PU2의 신호 전하의 2화소 혼합 모드에 의한 판독이 완료된다.
<촬상 장치(1)의 판독 동작-3화소 혼합 판독 모드>
다음으로, 동색의 3화소를 혼합하여 판독을 행하는 3화소 혼합 판독 모드에 대해서 설명한다.
3화소 혼합 판독의 경우, 예를 들면, 도 1의 1열째의 화소 유닛 PU에서는, 녹색(G) 또는 적색(R)의 3화소분을 혼합하여 판독한다. 2열째의 화소 유닛 PU에서는, 녹색(G) 또는 청색(B)의 3화소분을 각각 혼합하여 판독한다. 따라서, 1.75 트랜지스터 구성으로 3화소 혼합 판독을 행하는 경우에는, 인접하는 화소 유닛 PU 사이의 접속 트랜지스터 SW를 온 상태로 할 필요가 있다.
도 6은, 3화소 혼합 판독 모드에서의 촬상 장치(1)의 판독 동작을 설명하기 위한 타이밍도이다. 도 6의 종축은 도 3의 경우와 동일하다. 이하, 도 2, 도 6을 참조하여, 화소 유닛 PU1, PU2의 각 포토다이오드 PD의 신호 전하의 판독 수순에 대해서 시간순으로 설명한다. 또한, 시각 t1∼t3은, 도 4의 경우와 동일하므로 설명을 반복하지 않는다.
시각 t4에서, 제어 신호선 tx1, tx3, tx5의 전압이 H레벨로 되므로, 전송 트랜지스터 TX1, TX3, TX5가 온 상태로 된다. 접속 트랜지스터 SW1이 온 상태이므로, 포토다이오드 PD1, PD3, PD5(도 1의 홀수열의 경우의 적색(R), 짝수열의 경우의 녹색(G)에 대응함)의 혼합 전하가 플로팅 디퓨전 FD1∼FD8(전하 축적부 FDU1, FDU2의 전체)에 전송된다. 플로팅 디퓨전 FD1∼FD8의 전위는, 포토다이오드 PD1, PD3, PD5로부터 전송된 전하수에 따른 값으로 변화되고, 이에 수반하여 출력 신호선 vout의 전압이 변화된다.
제어 신호선 tx1, tx3, tx5의 전압이 L레벨로 되돌려진 후의 시각 t5에서, 도 1의 수평 주사 회로(12)는, 이 때의 출력 신호선 vout의 전압을 검출한다. 시각 t3에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD1, PD3, PD5의 혼합 전하에 의한 신호로 된다.
다음의 시각 t6에서는, 제어 신호선 rst1, rst2의 전압이 H레벨이며, 제어 신호선 sw1, sw2, sel1, sel2의 전압이 L레벨이다. 이 결과, 플로팅 디퓨전 FD1∼FD8의 전하가 모두 빠져나가 초기화된다. 이상으로, 포토다이오드 PD1, PD3, PD5가 수광한 신호 전하의 판독이 종료되고, 다음의 포토다이오드 PD2, PD4, PD6(도 1의 홀수열의 경우의 녹색(G), 짝수열의 경우의 청색(B)에 대응함)의 신호 전하의 판독의 준비가 갖추어진다.
계속되는 시각 t6∼t10은, 시각 t3∼t6과 마찬가지의 과정이 포토다이오드 PD2, PD4, PD6에 대하여 행해지고, 포토다이오드 PD2, PD4, PD6에서 발생한 신호 전하가 판독된다. 즉, 시각 t7에서는, 제어 신호선 sw1, sel1의 전압이 H레벨이며, 다크 레벨의 전압 신호가 출력 신호선 vout에 출력된다. 시각 t8에서는, 제어 신호선 tx2, tx4, tx6이 H레벨로 되므로, 포토다이오드 PD2, PD4, PD6에서 발생한 전하의 혼합 전하가 플로팅 디퓨전 FD1∼FD8(전하 축적부 FDU1, FDU2의 전체)에 전송된다. 그리고, 제어 신호선 tx2, tx4, tx6이 L레벨로 되돌려진 후의 시각 t9에, 포토다이오드 PD2, PD4, PD6의 혼합 전하에 따른 출력 신호선 vout가 도 2의 수평 주사 회로(12)에 의해 검출된다. 시각 t7에서 검출한 다크 레벨의 출력과의 차가 포토다이오드 PD2, PD4, PD6의 혼합 전하에 의한 신호로 된다.
다음의 시각 t10에서는, 제어 신호선 rst1, rst2의 전압이 H레벨이며, 제어 신호선 sw1, sw2, sel1, sel2의 전압이 L레벨이다. 그 결과, 플로팅 디퓨전 FD1∼FD8의 전하가 모두 빠져나가 초기화된다. 이상으로, 포토다이오드 PD2, PD4, PD6이 수광한 신호 전하의 판독이 종료되고, 다음의 포토다이오드 PD7 이후의 3화소(도 1의 홀수열의 경우의 적색(R), 짝수열의 경우의 녹색(G)에 대응함)의 신호 전하의 판독 준비가 갖추어진다.
시각 t10∼t11에서, 포토다이오드 PD7 이후의 3화소의 혼합 전하의 판독이 행해진다. 이 때, 3화소 혼합을 행하기 위해서, 제어 신호선 tx1 대신에 제어 신호선 tx2의 전압이 H레벨로 됨으로써, 접속 트랜지스터 SW2가 온 상태로 된다.
또한, 이와 같은 동색의 화소의 혼합 판독은, 2화소, 3화소에 한하지 않고, 더욱 다화소인 경우라도 행할 수 있다.
<화소 어레이부(10)의 레이아웃>
다음으로, 화소 어레이부(10)의 포토다이오드 PD, 플로팅 디퓨전 FD 및 각 트랜지스터 AMI, SEL, RST, SW의 레이아웃에 대해서 설명한다.
도 7은, 화소 어레이부(10)의 레이아웃을 모식적으로 도시하는 평면도이다. 도 7에는, 도 1의 화소 어레이부(10) 중 제1열째∼제3열째(C1∼C3) 및 제4행째∼제9행째(R4∼R9)의 포토다이오드 PD의 배치가 도시된다. 도 7에서, 포토다이오드 PD의 참조 부호의 말미에는, 행 번호를 나타내는 숫자와 열 번호를 나타내는 문자가 부가되어 있다. 문자 a, b, c, …는, 제1열, 제2열, 제3열, …을 각각 나타낸다.
또한, 도 7은, 이들 포토다이오드 PD에 관계되는 플로팅 디퓨전 FD, 전송 트랜지스터 TX, 증폭 트랜지스터 AMI, 선택 트랜지스터 SEL, 리세트 트랜지스터 RST 및 접속 트랜지스터 SW의 배치를 도시한다. 또한, 도해를 용이하게 하기 위하여, 플로팅 디퓨전 FD의 영역 및 전송 트랜지스터 TX의 게이트 전극의 영역에 해칭을 행하였다.
또한, 도 7은, 각 트랜지스터 TX, SEL, RST, SW와 제어 신호선 tx, sel, rst 및 출력 신호선 vout와 접속 관계도 아울러 도시한다. 도면 중에는, 접속 개소의 컨택트 홀 CH의 위치가 도시된다. 또한, 전원 배선과 접속되는 컨택트 홀(참조 부호 VDD로 표시)의 위치도 도시된다.
또한, 도 7에는, 화소 유닛 PU가 설치된 영역이 파선으로 구획되어 도시된다. 이미 설명한 바와 같이, 각 화소 유닛 PU는, 열 방향으로 연속하는 4개의 포토다이오드 PD를 포함한다. 도 7에서는, 3개의 화소 유닛 PU2a, PU2b, PU2c의 위치가 도시된다.
또한, 화소 유닛 PU의 말미에는, 열을 나타내는 문자(a, b, c, …의 문자는, 제1열, 제2열, 제3열, …에 각각 대응함)와, 각 열에서의 순번을 나타내는 숫자를 붙여서 각각이 구별된다. 예를 들면, 제1열째의 화소 유닛 PU는, 도면의 아래(-Y 방향측)부터 순서대로 PU1a, PU2a, PU3a, …와 같이 참조 부호를 붙여서 구별되어 있다.
이하, 도 7의 각 구성 요소의 배치에 대해서 순서대로 설명한다. 포토다이오드 PD는, 반도체 기판 상에서 열 방향 및 행 방향으로 각각 등간격으로 배치된다. 이 이유는, 광학적인 화소 중심과 포토다이오드 PD의 중심을 일치시키기 위해서이다.
플로팅 디퓨전 FD는, 포토다이오드 PD와 개별로 대응하고, 대응하는 포토다이오드 PD에 대하여 +Y 방향으로 인접한 위치에 설치된다. 전송 트랜지스터 TX는, 서로 대응하는 포토다이오드 PD와 플로팅 디퓨전 FD 사이에 설치된다.
여기서, 포토다이오드 어레이 PDA의 각 행에서 2개의 포토다이오드 PD마다, 대응하는 플로팅 디퓨전 FD가 쌍(참조 부호 FDP)을 구성한다(플로팅 디퓨전쌍, 부유 확산부쌍, 또는 FD쌍이라고 칭함). 예를 들면, 포토다이오드 PD4a, PD4b에 대응한 플로팅 디퓨전 FD가 FD쌍(FDP)을 구성한다. 마찬가지로, 도 7에서는, (PD5b, PD5c), (PD6a, PD6b), (PD7b, PD7c), (PD8a, PD8b) 및 (PD9b, PD9c)의 각 조에 대응한 플로팅 디퓨전 FD가 FD쌍(FDP)을 구성한다.
도 7에 도시한 바와 같이, FD쌍(FDP)을 구성하는 플로팅 디퓨전 FD는 서로 근접하여 배치된다. 바꾸어 말하면, 행 방향으로 인접하는 2개의 포토다이오드 PD에 각각 대응한 2개의 플로팅 디퓨전 FD 간의 간격은, FD쌍(FDP)을 구성하는 경우 쪽이 FD쌍(FDP)을 구성하지 않는 경우에 비해 좁다.
상기한 바와 같은 구성에 의해, 행 방향에서 FD쌍(FDP)을 구성하지 않는 플로팅 디퓨전 FD 간의 간격을 넓힐 수 있다. 화소 어레이부(10)에서는, 상기 FD쌍(FDP)을 구성하지 않는 플로팅 디퓨전 FD 간의 영역이, 트랜지스터 AMI, SEL, RST, SW를 배치하기 위한 트랜지스터 영역 TRA(TRA1, TRA2)로서 이용된다. 트랜지스터 영역 TRA의 행 방향의 폭은, FD쌍(FDP)을 구성하지 않는 플로팅 디퓨전 FD 간의 간격이며, 열 방향의 폭은, 포토다이오드 어레이 PDA의 인접하는 행 사이의 간격이다.
상기한 바와 같이 빈 영역을 늘려서 각 트랜지스터 AMI, SEL, RST를 배치함으로써, 충분한 수광량을 취득할 수 있을 만큼의 포토다이오드 PD의 면적을 확보할 수 있다. 이 결과, 촬상 장치의 수광 효율을 향상시킬 수 있다.
또한, 도 7의 화소 어레이부(10)는, 열 방향으로부터 보았을 때, 각 열의 전송 트랜지스터 TX가 지그재그 형상으로 배치되어 있는 점에 특징이 있다. 바꾸어 말하면, FD쌍(FDP)이 지그재그 형상으로 배치되어 있다. 즉, 포토다이오드 어레이 PDA의 인접하는 행끼리에서는, 1열 어긋난 2개의 포토다이오드 PD마다, 대응하는 플로팅 디퓨전 FD가 FD쌍(FDP)을 구성한다. 구체적으로, 도 7의 경우, 제4, 6, 8행째(R4, R6, R8)에서는, 제1, 2열째(C1, C2)의 포토다이오드 PD에 대응하는 플로팅 디퓨전 FD에 의해 FD쌍(FDP)이 구성된다. 한편, 제5, 7, 9행째(R5, R7, R9)에서는, 제2, 3열째(C2, C3)의 포토다이오드 PD에 대응하는 플로팅 디퓨전 FD에 의해 FD쌍(FDP)이 구성된다.
이 결과, 각 포토다이오드 PD와 그에 대응하는 플로팅 디퓨전 FD를 포함시킨 각 화소의 활성 영역의 형상의 대칭성을 높일 수 있다. 즉, 도 7의 화소 어레이부(10)의 경우, 경사 방향으로 인접하는 화소의 활성 영역은, 서로 병진 대칭의 관계에 있고, 행 방향으로 인접하는 화소의 활성 영역은, 서로 선대칭의 관계에 있는 것을 알 수 있다.
이미 설명한 바와 같이, 베이어 방식의 컬러 필터의 배열에서는, 녹색(G)의 컬러 필터가 바둑판 형상으로 배치되고, 나머지 부분에 적색(R) 및 청색(B)의 컬러 필터가 바둑판 형상으로 배치된다. 도 7의 경우에는, 비스듬히 인접하는 녹색(G)에 대응한 화소의 활성 영역의 형상이 병진 대칭의 관계에 있기 때문에, 비스듬히 인접하는 녹색용의 포토다이오드 PD 간의 신호 출력차를 최소로 할 수 있다. 이 결과, 화소마다의 특성의 변동을 작게 할 수 있다.
다음으로, 트랜지스터 영역 TRA(TRA1, TRA2)에 대한 트랜지스터 AMI, SEL, RST, XT의 구체적인 배치에 대해서 설명한다. 우선, 각 트랜지스터 영역 TRA에는, 트랜지스터 AMI, SEL, RST, XT가 2개씩 배치된다. 이 때, 동일한 화소 유닛 PU에 대응하는 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL은, 동일한 제1 트랜지스터 영역 TRA1에 배치된다. 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL은, 각각의 게이트 길이 방향이 행 방향과 거의 일치한 상태에서 직렬 접속되어 제1 트랜지스터 영역 TRA1 내에 설치된다. 또한, 각 화소 유닛 PU의 리세트 트랜지스터 RST는, 인접하는 화소 유닛 PU와의 사이에 설치되는 접속 트랜지스터 SW와 조합되어, 제2 트랜지스터 영역 TRA2에 배치된다(배치되는 트랜지스터의 종류에 따라서, 제1 및 제2 트랜지스터 영역 TRA1, TRA2로 구별함).
예를 들면, 화소 유닛 PU2a를 대표로 하여 설명한다. 화소 유닛 PU2a에 대응하는 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL은, 화소 유닛 PU2a를 구성하는 포토다이오드 PD의 하나인 포토다이오드 PD7a에 대하여 +Y 방향으로 인접한 트랜지스터 영역 TRA1에 설치된다. 포토다이오드 PD7a와 대응한 플로팅 디퓨전 FD에 근접한 측에 증폭 트랜지스터 AMI가 설치되고, 이격된 측에 선택 트랜지스터 SEL이 설치된다. 증폭 트랜지스터 AMI의 소스 영역과 선택 트랜지스터 SEL의 드레인 영역은 일체화된다. 이에 의해, 트랜지스터를 배치하는 데에 요하는 스페이스를 줄일 수 있다.
또한, 화소 유닛 PU2a의 경우, 리세트 트랜지스터 RST는, 포토다이오드 PD9a에 대하여 +Y 방향으로 인접한 트랜지스터 영역 TRA2에, 금속 배선 FDL2a와 인접하는 금속 배선 FDL3a를 접속하는 접속 트랜지스터 SW와 조합하여 설치된다. 리세트 트랜지스터 RST 및 접속 트랜지스터 SW도, 게이트 길이 방향이 행 방향과 대략 일치한 상태에서 직렬 접속되어 배치된다. 리세트 트랜지스터 RST의 소스 영역과 접속 트랜지스터 SW의 드레인 영역은 일체화된다. 이에 의해, 트랜지스터를 배치하는 데에 요하는 스페이스를 줄일 수 있다. 또한, 리세트 트랜지스터 RST 및 접속 트랜지스터 SW의 활성 영역의 형상과, 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL의 활성 영역의 형상은 거의 동일하다.
또한, 도 7 전체로 보면, 제6행(R6) 및 제7행(R7)의 포토다이오드 PD에 대하여 +Y 방향으로 인접한 위치에, 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL이 설치되는 제1 트랜지스터 영역 TRA1이 배치된다. 한편, 제4행(R4), 제5행(R5), 제8행(R8) 및 제9행(R9)의 포토다이오드 PD에 대하여 +Y 방향으로 인접한 위치에, 리세트 트랜지스터 RST 및 접속 트랜지스터 SW가 설치되는 제2 트랜지스터 영역 TRA2가 배치된다. 즉, 화소 어레이부(10)의 2행마다, +Y 방향으로 인접한 위치에 제1 트랜지스터 영역 TRA1이 배치되는 행과, 제2 트랜지스터 영역 TRA2가 배치되는 행이 교대로 반복하여 나타난다.
이와 같이 각 트랜지스터 AMI, SEL, RST, SW를 배치함으로써, 제어 신호선 sel, rst, sw의 배선이 용이해진다. 구체적으로, +Y 방향으로 인접하여 제2 트랜지스터 영역 TRA2가 배치되는 제4행(R4), 제5행(R5), 제8행(R8) 및 제9행(R9)에 대해서는, 제어 신호선 sw, rst가 제2 트랜지스터 영역 TRA2 부근을 통과하도록 배선된다. 또한, +Y 방향으로 인접하여 제1 트랜지스터 영역 TRA1이 배치되는 제6행(R6) 및 제7행(R7)에 대해서는, 제어 신호선 sel이, 제1 트랜지스터 영역 TRA1 부근을 통과하도록 배선된다.
또한, 제어 신호선 tx(tx4∼tx9)는, 각 행의 포토다이오드 PD에 대응하는 전송 트랜지스터 TX의 게이트 전극 부근을 통과하도록 행 방향을 따라서 배선된다. 각 제어 신호선 sel은, 선택 트랜지스터 SEL의 게이트 전극과 컨택트 홀 CH를 통하여 접속된다.
출력 신호선 vout(vout1∼vout3)는, 가장 끝의 출력 신호선 vout를 제외하고, 포토다이오드 어레이 PDA의 서로 인접하는 열과 열 사이에서 포토다이오드가 설치되어 있지 않은 영역인 열간 영역에 설치된다. 각 출력 신호선 vout는, 대응하는 열에 설치된 각 화소 유닛 PU를 구성하는 선택 트랜지스터 SEL의 소스 영역과 접속된다.
또한, 각 화소 유닛 PU에는, 플로팅 디퓨전 FD를 접속하는 금속 배선 FDL이 설치된다. 예를 들면, 도 7의 화소 유닛 PU2a의 경우, 포토다이오드 PD5a, PD6a, PD7a, PD8a의 각각에 대응하는 플로팅 디퓨전 FD를 접속하는 금속 배선 FDL2a가 설치된다. 금속 배선 FDL2a는, 대응하는 리세트 트랜지스터 RST의 소스 영역(인접한 화소 유닛 PU와의 사이를 접속하는 접속 트랜지스터 SW의 드레인 영역과 공통) 및 증폭 트랜지스터 AMI의 게이트 전극층과도 컨택트 홀 CH를 통하여 접속된다.
마찬가지로, 제1열째의 화소 유닛 PU1a에는 금속 배선 FDL1a가 설치되고, 화소 유닛 PU3a에는 금속 배선 FDL3a가 설치된다. 제2열째의 화소 유닛 PU1b, PU2b, …에는 각각 금속 배선 FDL1b, FDL2b, …가 설치되고, 제3열째의 화소 유닛 PU1c, PU2c, …에는 각각 금속 배선 FDL1c, FDL2c, …가 설치된다.
이상과 같이, 실시 형태 1의 촬상 장치(1)에 따르면, 화소 어레이부(10)에서의 트랜지스터 배치를 연구함으로써 거의 면적 페널티 없이, 열 방향으로 인접하는 화소 유닛 PU의 전하 축적부 FDU를 접속하는 접속 트랜지스터 SW를 배치할 수 있다. 그리고, 이 접속 트랜지스터 SW를 이용함으로써, 넓은 ISO 감도의 범위에서 고화질의 화상을 얻을 수 있다. 즉, 노광량이 많은 저ISO 감도의 영역에서는 인접하는 화소 유닛 PU와의 사이에 설치된 접속 트랜지스터 SW를 온 상태로 하는 감감 판독에 의해 신호 레벨의 포화를 방지할 수 있다. 또한, 노광량이 적은 고ISO 감도의 영역에서는 2화소의 혼합 판독에 의해 S/N비를 올릴 수 있다. 또한, 동화상을 기록하는 경우에는, 3화소 이상의 혼합 판독에 의해 판독 속도를 빠르게 할 수 있다.
[실시 형태 2]
도 8은, 화소 어레이부(10A)의 레이아웃을 모식적으로 도시하는 평면도이다. 도 8의 화소 어레이부(10A)의 레이아웃은, 도 7에 도시한 실시 형태 1의 화소 어레이부(10)의 레이아웃 변형예이다. 도 8에는, 포토다이오드 어레이 PDA의 제1, 제2열째(C1, C2) 및 제5행째∼제8행째(R5∼R8)의 포토다이오드 PD가 도시되어 있다. 포토다이오드 PD는, 반도체 기판 상에서 열 방향 및 행 방향으로 각각 등간격으로 배치된다. 또한, 이하의 설명에서는, 도 7과 동일 또는 상당하는 부분에는 동일한 참조 부호를 붙이고 설명을 반복하지 않는 경우가 있다.
화소 어레이부(10A)는, 포토다이오드 어레이 PDA의 각 열의 4개의 포토다이오드 PD마다 그룹을 구성하고, 각 그룹이 화소 유닛 PU에 대응한다. 구체적으로, 도 8의 경우, 화소 유닛 PU2a는 포토다이오드 PD5a, PD6a, PD7a, PD8a를 포함하고, 화소 유닛 PU2b는, 포토다이오드 PD5b, PD6b, PD7b, PD8b를 포함한다.
플로팅 디퓨전 FD는, 포토다이오드 PD와 개별로 대응하고, 대응하는 포토다이오드 PD에 대하여 +X 방향으로 인접한 위치에 설치된다. 전송 트랜지스터 TX는, 서로 대응하는 포토다이오드 PD와 플로팅 디퓨전 FD 사이에 설치된다.
각 트랜지스터 AMI, SEL, RST, SW는, 포토다이오드 어레이 PDA의 서로 인접하는 행과 행 사이에서 포토다이오드 PD가 설치되어 있지 않은 영역인 행간 영역 GPA에 설치된다. 이 때, 동일한 화소 유닛 PU에 포함되는 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL은, 동일한 행간 영역 GPA 내에서, 서로 불순물 영역을 공유하여 배치된다. 더욱 바람직하게는, 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL의 각각의 게이트 길이 방향은 행 방향과 대략 일치한다.
또한, 접속 트랜지스터 SW는, 증폭 트랜지스터 AMI 및 선택 트랜지스터 SEL이 설치되어 있지 않은 행간 영역 GPA에 4행 걸러 설치된다. 리세트 트랜지스터 RST는, 증폭 트랜지스터 AMI, 선택 트랜지스터 SEL 및 접속 트랜지스터 SW가 설치되어 있지 않은 행간 영역 GPA에 설치된다.
행 방향으로 연장되는 제어 신호선 rst, sel, sw는, 행간 영역 GPA를, 대응하는 각 트랜지스터 RST, SEL, SW 상을 대략 통과하도록 배선된다. 제어 신호선 tx는, 포토다이오드 어레이 PDA의 각 행에 대응하여 설치되고, 행간 영역 GPA마다 1개씩 설치된다.
열 방향으로 연장되는 출력 신호선 vout는, 가장 끝의 출력 신호선 vout를 제외하고, 포토다이오드 어레이 PDA의 서로 인접하는 열과 열 사이에서 포토다이오드 PD가 설치되어 있지 않은 영역인 열간 영역(GPB) 부근에 1개씩 배선된다.
또한, 각 화소 유닛 PU에는, 플로팅 디퓨전 FD를 접속하는 금속 배선 FDL이 설치된다. 금속 배선 FDL은, 대응하는 리세트 트랜지스터 RST의 소스 영역, 및 증폭 트랜지스터 AMI의 게이트 전극층과 컨택트 홀 CH를 통하여 접속된다.
실시 형태 1의 화소 어레이부(10)의 경우, 포토다이오드 어레이 PDA의 홀수열에 설치된 화소 유닛 PU와 짝수열에 설치된 화소 유닛 PU에서는, 각 트랜지스터 SEL, RST, SW가 접속되는 제어 신호선이 서로 달랐다. 이에 대하여, 실시 형태 2의 화소 어레이부(10A)의 경우에는, 행 방향으로 배열되는 화소 유닛 PU에 대해서는, 각 트랜지스터 SEL, RST, SW마다 1개의 제어 신호선만이 접속되므로, 제어 신호선 rst, sel, sw의 수를 실시 형태 1의 경우보다도 줄일 수 있다.
[실시 형태 1, 2의 촬상 장치의 카메라에의 적용예]
도 9는, 본 발명의 실시 형태 1, 2의 촬상 장치(1)를 이용한 디지털 스틸 카메라(200)의 구성을 모식적으로 도시하는 블록도이다.
도 9를 참조하여, 디지털 스틸 카메라(200)는, 상기한 촬상 장치(1)와, 이 촬상 장치(1)의 화소 어레이부(10, 10A)에 피사체를 결상시키기 위한 결상 광학계로서의 촬상 렌즈(201)와, 촬상 장치(1)의 출력 신호를 처리하는 신호 처리 회로(202)를 포함한다. 디지털 스틸 카메라(200)는, 상기한 촬상 장치(1)를 이용함으로써 고화질이면서 광다이내믹 레인지의 화상 신호를 얻을 수 있다. 또한, 디지털 스틸 카메라(200)에 한하지 않고, 디지털 비디오 카메라 등 다른 촬상 시스템에 상기한 촬상 장치(1)를 이용함으로써도 마찬가지의 효과가 얻어진다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 청구의 범위에 의해 나타내어지며, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1 : 촬상 장치
10, 10A : 화소 어레이부
11 : 수직 주사 회로
12 : 수평 주사 회로
200 : 디지털 스틸 카메라
201 : 촬상 렌즈
202 : 신호 처리 회로
AMI : 증폭 트랜지스터
FD : 플로팅 디퓨전
FDL : 금속 배선
FDP : FD쌍
FDU : 전하 축적부
GPA, GPB : 간극 영역
PD : 포토다이오드
PDA : 포토다이오드 어레이
PU : 화소 유닛
RST : 리세트 트랜지스터
SEL : 선택 트랜지스터
SW : 접속 트랜지스터
TRA : 트랜지스터 영역
TX : 전송 트랜지스터

Claims (17)

  1. 촬상 장치로서,
    복수의 화소 유닛을 구비하고,
    상기 복수의 화소 유닛의 각각은,
    각각이 입사광에 따른 전하를 발생하는 복수의 광전 변환 소자와,
    상기 복수의 광전 변환 소자에 각각 대응하고, 각각이, 대응하는 광전 변환 소자에서 발생한 전하를 전송하는 복수의 전송 트랜지스터와,
    상기 복수의 전송 트랜지스터를 통하여 상기 복수의 광전 변환 소자와 접속되며, 상기 복수의 광전 변환 소자의 각각에서 발생한 전하를 축적하는 전하 축적부를 포함하고,
    상기 촬상 장치는, 각각이, 상기 복수의 화소 유닛 중의 2개의 화소 유닛의 상기 전하 축적부 사이를 접속하는 복수의 접속 트랜지스터를 더 구비하고,
    상기 복수의 화소 유닛의 각각은, 상기 복수의 접속 트랜지스터 중의 적어도 1개와 접속되고,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각각에 포함되는 상기 복수의 전송 트랜지스터 및 상기 복수의 접속 트랜지스터를 온 상태 또는 오프 상태로 절환하는 주사 회로를 더 구비하고,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 복수의 화소 유닛에 걸쳐 포함되는 적어도 2개의 광전 변환 소자마다 혼합하여 판독하는 제1 혼합 판독 모드를 갖고,
    상기 주사 회로는, 상기 제1 혼합 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 적어도 1개의 광전 변환 소자 및 상기 제1 화소 유닛의 상기 전하 축적부와 접속 트랜지스터를 통하여 상기 전하 축적부가 접속된 제2 화소 유닛에 포함되는 적어도 1개의 광전 변환 소자의 전하를 혼합하여 판독할 때, 상기 제1 화소 유닛에 포함되는 판독 대상인 적어도 1개의 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제2 화소 유닛에 포함되는 판독 대상인 적어도 1개의 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 상기 제2 화소 유닛의 상기 전하 축적부 사이를 접속하는 접속 트랜지스터를 온 상태로 하는 촬상 장치.
  2. 촬상 장치로서,
    복수의 화소 유닛을 구비하고,
    상기 복수의 화소 유닛의 각각은,
    각각이 입사광에 따른 전하를 발생하는 복수의 광전 변환 소자와,
    상기 복수의 광전 변환 소자에 각각 대응하고, 각각이, 대응하는 광전 변환 소자에서 발생한 전하를 전송하는 복수의 전송 트랜지스터와,
    상기 복수의 전송 트랜지스터를 통하여 상기 복수의 광전 변환 소자와 접속되며, 상기 복수의 광전 변환 소자의 각각에서 발생한 전하를 축적하는 전하 축적부를 포함하고,
    상기 촬상 장치는, 각각이, 상기 복수의 화소 유닛 중의 2개의 화소 유닛의 상기 전하 축적부 사이를 접속하는 복수의 접속 트랜지스터를 더 구비하고,
    상기 복수의 화소 유닛의 각각은, 상기 복수의 접속 트랜지스터 중의 적어도 1개와 접속되고,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각각에 포함되는 상기 복수의 전송 트랜지스터 및 상기 복수의 접속 트랜지스터를 온 상태 또는 오프 상태로 절환하는 주사 회로를 더 구비하고,
    상기 복수의 화소 유닛의 각각은, 상기 전하 축적부에 축적된 전하에 따른 신호를 출력하는 증폭 트랜지스터와, 상기 전하 축적부에 축적된 전하를 배출하는 리세트 트랜지스터와, 상기 증폭 트랜지스터와 접속되며, 각 화소 유닛을 선택 상태로 하기 위한 선택 트랜지스터를 더 포함하고,
    상기 복수의 화소 유닛의 각각에서, 상기 증폭 트랜지스터 및 상기 선택 트랜지스터는, 서로 공통의 불순물 영역을 갖는 촬상 장치.
  3. 제2항에 있어서,
    서로 접속된 2개의 화소 유닛 중, 어느 한쪽의 화소 유닛의 상기 리세트 트랜지스터와, 이들 화소 유닛을 접속하는 접속 트랜지스터는, 서로 공통의 불순물 영역을 갖는 촬상 장치.
  4. 제3항에 있어서,
    상기 복수의 화소 유닛에 포함되는 광전 변환 소자는, 행렬 형상으로 배열되어 광전 변환 소자 어레이를 구성하고,
    상기 복수의 화소 유닛의 각각에서, 상기 전하 축적부는, 상기 복수의 광전 변환 소자와 각각 대응하고, 서로 전기적으로 접속된 복수의 부유 확산부를 포함하고, 상기 복수의 부유 확산부의 각각은, 대응하는 광전 변환 소자에 대하여 상기 열 방향의 제1 측에, 대응하는 전송 트랜지스터를 개재하여 설치되고,
    상기 광전 변환 소자 어레이의 각 행의 2개의 광전 변환 소자마다, 대응하는 부유 확산부가 부유 확산부쌍을 구성하고,
    각 부유 확산부쌍을 구성하는 2개의 부유 확산부 간의 간격은, 행 방향으로 인접한 광전 변환 소자에 대응하고, 또한, 부유 확산부쌍을 구성하지 않는 2개의 부유 확산부 간의 간격보다도 좁은 촬상 장치.
  5. 제4항에 있어서,
    상기 광전 변환 소자 어레이의 인접하는 행끼리에서는, 1열 어긋난 2개의 광전 변환 소자마다, 대응하는 부유 확산부가 상기 부유 확산부쌍을 구성하는 촬상 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 복수의 화소 유닛의 각각에 포함되는 상기 복수의 광전 변환 소자의 개수는 4개이고, 상기 광전 변환 소자 어레이의 각 열의 광전 변환 소자는, 4개의 연속하여 배열되는 광전 변환 소자마다, 상기 복수의 화소 유닛 중 어느 하나에 포함되고,
    상기 복수의 접속 트랜지스터의 각각은, 상기 광전 변환 소자 어레이의 열 방향으로 서로 인접하는 화소 유닛의 상기 전하 축적부 간을 접속하는 촬상 장치.
  7. 제6항에 있어서,
    상기 복수의 화소 유닛의 각각의 상기 증폭 트랜지스터 및 선택 트랜지스터는, 상기 복수의 화소 유닛의 각각에 개별로 대응하는 제1 트랜지스터 영역에 설치되고,
    상기 복수의 화소 유닛의 각각의 상기 리세트 트랜지스터는, 서로 공통화된 불순물 영역을 갖는 접속 트랜지스터와 함께, 상기 복수의 화소 유닛의 각각에 개별로 대응하는 제2 트랜지스터 영역에 설치되고,
    상기 제1 및 제2 트랜지스터 영역의 각각은, 상기 행 방향으로 인접한 광전 변환 소자에 대응하고, 또한, 상기 부유 확산부쌍을 구성하지 않는 2개의 부유 확산부 사이의 영역인 촬상 장치.
  8. 제7항에 있어서,
    상기 광전 변환 소자 어레이의 행은, 상기 열 방향의 상기 제1 측에 상기 제1 트랜지스터 영역만이 인접하여 배치된 제1 행과, 상기 열 방향의 상기 제1 측에 상기 제2 트랜지스터 영역만이 인접하여 배치된 제2 행을 포함하고,
    상기 제1 행과 제2 행은, 2행마다 교대로 반복하여 설치되는 촬상 장치.
  9. 제2항에 있어서,
    상기 복수의 화소 유닛에 포함되는 광전 변환 소자는, 행렬 형상으로 배열되어 광전 변환 소자 어레이를 구성하고,
    상기 복수의 화소 유닛의 각각에 포함되는 상기 복수의 광전 변환 소자의 개수는 4개이고,
    상기 광전 변환 소자 어레이의 각 열의 광전 변환 소자는, 4개의 연속하여 배열되는 광전 변환 소자마다, 상기 복수의 화소 유닛 중 어느 1개에 포함되고,
    상기 복수의 접속 트랜지스터의 각각은, 상기 광전 변환 소자 어레이의 열 방향으로 서로 인접하는 화소 유닛의 전하 축적부 간을 접속하고,
    상기 복수의 화소 유닛의 각각에서, 상기 전하 축적부는, 상기 복수의 광전 변환 소자에 각각 대응하고, 서로 전기적으로 접속된 복수의 부유 확산부를 포함하고,
    상기 복수의 부유 확산부의 각각은, 대응하는 광전 변환 소자에 대하여 상기 광전 변환 소자 어레이의 행 방향의 제1 측에, 대응하는 전송 트랜지스터를 개재하여 설치되고, 상기 복수의 화소 유닛의 각각의 상기 증폭 트랜지스터, 리세트 트랜지스터, 및 선택 트랜지스터, 및 상기 복수의 접속 트랜지스터는, 상기 광전 변환 소자 어레이의 서로 인접하는 행과 행 사이에서 광전 변환 소자가 설치되어 있지 않은 영역인 행간 영역에 설치되는 촬상 장치.
  10. 제1항 내지 제5항 및 제9항 중 어느 한 항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 광전 변환 소자마다 개별로 판독하는 판독 모드로서, 통상 판독 모드 및 감감(減感) 판독 모드를 갖고,
    상기 주사 회로는, 상기 통상 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하고,
    상기 주사 회로는, 상기 감감 판독 모드에서, 상기 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 적어도 1개의 접속 트랜지스터를 온 상태로 하는 촬상 장치.
  11. 제10항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 동일한 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자마다 혼합하여 판독하는 제2 혼합 판독 모드를 갖고,
    상기 주사 회로는, 상기 제2 혼합 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자의 전하를 혼합하여 판독할 때, 판독 대상인 적어도 2개의 광전 변환 소자에 각각 대응하는 복수의 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하는 촬상 장치.
  12. 제6항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 광전 변환 소자마다 개별로 판독하는 판독 모드로서, 통상 판독 모드 및 감감(減感) 판독 모드를 갖고,
    상기 주사 회로는, 상기 통상 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하고,
    상기 주사 회로는, 상기 감감 판독 모드에서, 상기 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 적어도 1개의 접속 트랜지스터를 온 상태로 하는 촬상 장치.
  13. 제7항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 광전 변환 소자마다 개별로 판독하는 판독 모드로서, 통상 판독 모드 및 감감(減感) 판독 모드를 갖고,
    상기 주사 회로는, 상기 통상 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하고,
    상기 주사 회로는, 상기 감감 판독 모드에서, 상기 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 적어도 1개의 접속 트랜지스터를 온 상태로 하는 촬상 장치.
  14. 제8항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 광전 변환 소자마다 개별로 판독하는 판독 모드로서, 통상 판독 모드 및 감감(減感) 판독 모드를 갖고,
    상기 주사 회로는, 상기 통상 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하고,
    상기 주사 회로는, 상기 감감 판독 모드에서, 상기 제1 광전 변환 소자의 전하를 판독할 때, 상기 제1 광전 변환 소자에 대응하는 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 적어도 1개의 접속 트랜지스터를 온 상태로 하는 촬상 장치.
  15. 제12항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 동일한 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자마다 혼합하여 판독하는 제2 혼합 판독 모드를 갖고,
    상기 주사 회로는, 상기 제2 혼합 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자의 전하를 혼합하여 판독할 때, 판독 대상인 적어도 2개의 광전 변환 소자에 각각 대응하는 복수의 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하는 촬상 장치.
  16. 제13항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 동일한 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자마다 혼합하여 판독하는 제2 혼합 판독 모드를 갖고,
    상기 주사 회로는, 상기 제2 혼합 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자의 전하를 혼합하여 판독할 때, 판독 대상인 적어도 2개의 광전 변환 소자에 각각 대응하는 복수의 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하는 촬상 장치.
  17. 제14항에 있어서,
    상기 촬상 장치는, 상기 복수의 화소 유닛의 각 광전 변환 소자에서 발생한 전하를, 동일한 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자마다 혼합하여 판독하는 제2 혼합 판독 모드를 갖고,
    상기 주사 회로는, 상기 제2 혼합 판독 모드에서, 판독 대상인 제1 화소 유닛에 포함되는 적어도 2개의 광전 변환 소자의 전하를 혼합하여 판독할 때, 판독 대상인 적어도 2개의 광전 변환 소자에 각각 대응하는 복수의 전송 트랜지스터를 온 상태로 하고, 또한, 상기 제1 화소 유닛의 상기 전하 축적부와 접속된 어느 접속 트랜지스터도 오프 상태로 하는 촬상 장치.
KR1020100019826A 2009-03-06 2010-03-05 촬상 장치 KR101691660B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009053724A JP5267867B2 (ja) 2009-03-06 2009-03-06 撮像装置
JPJP-P-2009-053724 2009-03-06

Publications (2)

Publication Number Publication Date
KR20100100694A KR20100100694A (ko) 2010-09-15
KR101691660B1 true KR101691660B1 (ko) 2016-12-30

Family

ID=42677924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100019826A KR101691660B1 (ko) 2009-03-06 2010-03-05 촬상 장치

Country Status (3)

Country Link
US (4) US8441565B2 (ko)
JP (1) JP5267867B2 (ko)
KR (1) KR101691660B1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478380B1 (ko) 2007-04-11 2015-01-06 레드.컴 인코포레이티드 비디오 카메라
US8237830B2 (en) 2007-04-11 2012-08-07 Red.Com, Inc. Video camera
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
DE102011079589A1 (de) * 2010-08-11 2012-02-16 Samsung Electronics Co., Ltd. Einheitspixel für ein Photodetektionsbauelement
JP5629568B2 (ja) * 2010-12-16 2014-11-19 富士フイルム株式会社 撮像装置及びその画素加算方法
JP5744543B2 (ja) * 2011-01-31 2015-07-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP5885403B2 (ja) 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
JP5686765B2 (ja) * 2011-07-21 2015-03-18 キヤノン株式会社 撮像装置およびその制御方法
US9167182B2 (en) * 2011-09-26 2015-10-20 Semiconductor Components Industries, Llc Charge sensing in image sensors with output channel having multiple-gain output paths
US9264760B1 (en) * 2011-09-30 2016-02-16 Tribune Broadcasting Company, Llc Systems and methods for electronically tagging a video component in a video package
JP5959829B2 (ja) * 2011-11-09 2016-08-02 キヤノン株式会社 固体撮像装置
JPWO2013084406A1 (ja) * 2011-12-08 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP6057511B2 (ja) * 2011-12-21 2017-01-11 キヤノン株式会社 撮像装置及び放射線撮像システム
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
JP6000589B2 (ja) * 2012-03-21 2016-09-28 キヤノン株式会社 固体撮像装置
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch
WO2013183378A1 (ja) 2012-06-07 2013-12-12 富士フイルム株式会社 撮像装置、画像処理装置、及び画像処理方法
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
KR101933994B1 (ko) 2012-10-16 2018-12-31 삼성전자주식회사 깊이 영상과 컬러 영상을 획득하는 픽셀 구조를 가진 이미지 센서
JP2016508700A (ja) 2013-02-14 2016-03-22 レッド．コム，インコーポレイテッド ビデオカメラ
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
JP6375613B2 (ja) * 2013-11-18 2018-08-22 株式会社ニコン 固体撮像素子及び撮像装置
JP6413401B2 (ja) * 2014-07-03 2018-10-31 株式会社ニコン 固体撮像素子
JP6217338B2 (ja) * 2013-11-19 2017-10-25 株式会社ニコン 固体撮像素子及び撮像装置
US10638067B2 (en) 2013-11-18 2020-04-28 Nikon Corporation Solid state image sensor and image-capturing device
JP6375614B2 (ja) * 2013-11-19 2018-08-22 株式会社ニコン 固体撮像素子及び撮像装置
JP2015103958A (ja) 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
JP6369015B2 (ja) * 2013-11-28 2018-08-08 株式会社ニコン 撮像装置
TWI539816B (zh) * 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
CN104767946B (zh) * 2014-01-02 2018-04-06 恒景科技股份有限公司 影像传感器
JP6341675B2 (ja) * 2014-01-29 2018-06-13 キヤノン株式会社 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム
WO2016006052A1 (ja) * 2014-07-09 2016-01-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2016111425A (ja) 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
TWI525307B (zh) * 2015-02-10 2016-03-11 聯詠科技股份有限公司 用於影像感測器之感光單元及其感光電路
US9853080B2 (en) * 2015-09-30 2017-12-26 Semiconductor Components Industries, Llc Pixels with multiple charge storage regions
KR20170056909A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
WO2017203839A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 固体撮像素子および撮像装置
US20190238764A1 (en) * 2016-07-15 2019-08-01 Sony Semiconductor Solutions Corporation Solid-state imaging device, solid-state imaging device operation method, imaging apparatus, and electronic apparatus
WO2019010233A1 (en) 2017-07-05 2019-01-10 Red. Com, Llc PROCESSING VIDEO IMAGE DATA IN ELECTRONIC DEVICES
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
JP2020010323A (ja) * 2018-07-09 2020-01-16 シャープ株式会社 撮像装置
JP6702364B2 (ja) * 2018-07-11 2020-06-03 株式会社ニコン 撮像素子および撮像装置
JP6973561B2 (ja) * 2018-07-11 2021-12-01 株式会社ニコン 撮像素子および撮像装置
JP6702363B2 (ja) * 2018-07-11 2020-06-03 株式会社ニコン 撮像素子および撮像装置
EP3910934B1 (en) * 2019-01-08 2023-11-29 Panasonic Intellectual Property Management Co., Ltd. Imaging device
KR20200122824A (ko) 2019-04-19 2020-10-28 삼성전자주식회사 광 센싱 회로 및 이를 포함하는 이미지 센서
JP7156330B2 (ja) 2020-04-29 2022-10-19 株式会社ニコン 撮像素子及び撮像装置
US11652131B2 (en) * 2020-05-15 2023-05-16 Omnivision Technologies, Inc. Layout design of dual row select structure
JP2022156633A (ja) * 2021-03-31 2022-10-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
JP2023039820A (ja) * 2021-09-09 2023-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244435A (ja) * 2004-02-25 2005-09-08 Sharp Corp 増幅型固体撮像装置
JP2008546313A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP4497366B2 (ja) 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
US8184190B2 (en) * 2006-11-28 2012-05-22 Youliza, Gehts B.V. Limited Liability Company Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US7924332B2 (en) * 2007-05-25 2011-04-12 The Trustees Of The University Of Pennsylvania Current/voltage mode image sensor with switchless active pixels
JP5099511B2 (ja) * 2008-06-25 2012-12-19 国立大学法人山口大学 合成経路評価システムとその方法とそのプログラム
US8913166B2 (en) * 2009-01-21 2014-12-16 Canon Kabushiki Kaisha Solid-state imaging apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244435A (ja) * 2004-02-25 2005-09-08 Sharp Corp 増幅型固体撮像装置
JP2008546313A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素

Also Published As

Publication number Publication date
US20100225795A1 (en) 2010-09-09
US8947567B2 (en) 2015-02-03
US8441565B2 (en) 2013-05-14
KR20100100694A (ko) 2010-09-15
US20170162615A1 (en) 2017-06-08
JP5267867B2 (ja) 2013-08-21
JP2010212769A (ja) 2010-09-24
US9615042B2 (en) 2017-04-04
US20130229556A1 (en) 2013-09-05
US20150124134A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
KR101691660B1 (ko) 촬상 장치
KR100331995B1 (ko) 촬상장치에서 복수의 화소에 의해 공유되는 각 회로의 화소내의배치
JP5358136B2 (ja) 固体撮像装置
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
JP5864990B2 (ja) 固体撮像装置およびカメラ
US8416329B2 (en) Image pickup device and image pickup system
KR102492853B1 (ko) 촬상 장치 및 전자 기기
JP2010212288A (ja) 撮像装置
KR20170134948A (ko) 고체 촬상 소자, 촬상 장치 및 전자 기기
KR102060843B1 (ko) 고체 촬상 소자 및 전자 기기
US8780244B2 (en) Image pickup apparatus and image pickup system
JP2016058818A (ja) 撮像装置及び撮像システム
JP2010239317A (ja) 固体撮像素子
EP1684351A1 (en) Solid-state image pickup device
JP6094086B2 (ja) 撮像素子及び撮像装置
JP2014011253A (ja) 固体撮像装置および電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP6526115B2 (ja) 固体撮像装置
JP5515372B2 (ja) 固体撮像素子
JP5619093B2 (ja) 固体撮像装置及び固体撮像システム
JP6178835B2 (ja) 固体撮像装置およびカメラ
CN117999796A (zh) 具有可调转换增益的固态成像设备、驱动方法及电子设备

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 4