JP2022156633A - 撮像素子及び撮像装置 - Google Patents
撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP2022156633A JP2022156633A JP2021060431A JP2021060431A JP2022156633A JP 2022156633 A JP2022156633 A JP 2022156633A JP 2021060431 A JP2021060431 A JP 2021060431A JP 2021060431 A JP2021060431 A JP 2021060431A JP 2022156633 A JP2022156633 A JP 2022156633A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- charge
- unit
- pixel
- charge holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims description 54
- 238000006243 chemical reaction Methods 0.000 claims abstract description 72
- 239000011159 matrix material Substances 0.000 claims abstract description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 33
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 101100365384 Mus musculus Eefsec gene Proteins 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 101100476641 Homo sapiens SAMM50 gene Proteins 0.000 description 1
- 101100243108 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDI1 gene Proteins 0.000 description 1
- 102100035853 Sorting and assembly machinery component 50 homolog Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】画素毎にダイナミックレンジを調整する。【解決手段】画素アレイ部は、光電変換部及び光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される。画像信号生成部は、画素グループ毎に配置されて保持された電荷に基づいて画像信号を生成する。複数の電荷転送部信号線は、２次元行列における行毎に配置されて画素グループの電荷転送部の制御信号をそれぞれ伝達するとともに行に配置される複数の画素グループに共通に接続される。画像信号線は、２次元行列における隣接する行に配置される画素グループにそれぞれ配置される画像信号生成部により生成される画像信号が共通に出力される。第２の電荷保持部は、２次元行列における隣接する行に配置される画素グループの電荷保持部に共通に接続される。【選択図】図４
Description
本開示は、撮像素子及び撮像装置に関する。
撮像レンズの焦点位置を検出してオートフォーカスを行う撮像素子では、被写体像の像面位相差を検出するための位相差信号を生成する画素が配置される。この画素のうち複数の光電変換部が１つの画素に配置される画素は、複数の光電変換部の光電変換によりそれぞれ生成される電荷に基づいて複数の画像信号を生成する。この光電変換部毎の画像信号が位相差信号として使用される。また、この画素においては、複数の光電変換部により生成される電荷を加算した電荷に基づく画像信号を出力することもできる。この加算した電荷に基づく画像信号は、被写体の画像を表す画像信号として使用することができる。このような画素が受光面の全面に配置された撮像素子が使用されている。
例えば、同色のカラーフィルタ及び複数の画素を備える画素セット毎に画像信号を生成する撮像素子が提案されている（例えば、特許文献１参照）。この撮像素子では、画素セットに含まれる複数の光電変換部に対して画像信号の生成に使用する光電変換部の個数を調整することによりダイナミックレンジを調整する。
しかしながら、上記の従来技術では、画素セット単位にてダイナミックレンジの調整を行うため、解像度が低下するという問題がある。
そこで、本開示では、画素毎にダイナミックレンジを調整する撮像素子及び撮像装置を提案する。
本開示の撮像素子は、画素アレイ部と、画像信号生成部と、複数の電荷転送部信号線と、画像信号線と、第２の電荷保持部とを有する。画素アレイ部は、光電変換部及び上記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と上記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される。画像信号生成部は、上記画素グループ毎に配置されて上記保持された電荷に基づいて画像信号を生成する。複数の電荷転送部信号線は、上記２次元行列における行毎に配置されて上記画素グループの上記電荷転送部の制御信号をそれぞれ伝達するとともに上記行に配置される複数の上記画素グループに共通に接続される。画像信号線は、上記２次元行列における隣接する行に配置される上記画素グループにそれぞれ配置される上記画像信号生成部により生成される上記画像信号が共通に出力される。第２の電荷保持部は、上記２次元行列における隣接する行に配置される上記画素グループの上記第１の電荷保持部に共通に接続される。
以下に、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．撮像装置の構成
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．撮像装置の構成
（１．第１の実施形態）
［撮像素子の構成］
図１は、本開示の実施形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表すブロック図である。この撮像素子１を例に挙げて本開示の実施形態に係る半導体素子を説明する。撮像素子１は、被写体の画像データを生成する半導体素子である。撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
［撮像素子の構成］
図１は、本開示の実施形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表すブロック図である。この撮像素子１を例に挙げて本開示の実施形態に係る半導体素子を説明する。撮像素子１は、被写体の画像データを生成する半導体素子である。撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
画素アレイ部１０は、複数の画素グループ２００が配置されて構成されたものである。この画素アレイ部１０は、複数の画素グループ２００が２次元行列の形状に配置される。ここで、画素グループ２００は、入射光の光電変換を行う光電変換部を有する複数の画素と光電変換により生成される電荷を保持する電荷保持部（後述する第１の電荷保持部２３０）とを備えて構成されるものである。また、画素グループ２００毎に画像信号生成部（後述する画像信号生成部２２０）が配置される。この画像信号生成部２２０は、画素グループ２００の第１の電荷保持部２３０に保持された電荷に基づいて画像信号を生成する。その光電変換部には、例えば、フォトダイオードを使用することができる。
それぞれの画素グループ２００及び画像信号生成部２２０には、信号線１１が配線される。画素グループ２００及び画像信号生成部２２０は、信号線１１により伝達される制御信号により制御される。また、画像信号生成部２２０には、信号線１２が配線される。この信号線１２には、画像信号生成部２２０から画像信号が出力される。なお、信号線１１は、２次元行列の形状の行毎に配置され、１行に配置された複数の画素グループ２００及び画像信号生成部２２０に共通に配線される。信号線１２は、２次元行列の列方向に配置される。
垂直駆動部２０は、上述の画素グループ２００の制御信号を生成するものである。同図の垂直駆動部２０は、画素アレイ部１０の２次元行列の行毎に制御信号を生成し、信号線１１を介して順次出力する。
カラム信号処理部３０は、画素グループ２００により生成された画像信号の処理を行うものである。同図のカラム信号処理部３０は、信号線１２を介して伝達される画素アレイ部１０の１行に配置された複数の画素グループ２００からの画像信号の処理を同時に行う。この処理として、例えば、画素グループ２００により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換や画像信号のオフセット誤差を除去する相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）を行うことができる。処理後の画像信号は、撮像素子１の外部の回路等に対して出力される。
制御部４０は、垂直駆動部２０及びカラム信号処理部３０を制御するものである。同図の制御部４０は、信号線４１及び４２を介して制御信号をそれぞれ出力して垂直駆動部２０及びカラム信号処理部３０を制御する。なお、同図の撮像素子１は、特許請求の範囲に記載の半導体素子の一例である。カラム信号処理部３０は、特許請求の範囲に記載の処理回路の一例である。
［画素グループの構成］
図２は、本開示の第１の実施形態に係る画素グループの構成例を示す図である。同図は、画素グループ２００の構成例を表すブロック図である。画素グループ２００は、複数の画素１００と、第１の電荷保持部２３０とを備える。同図の画素グループ２００は、画素１００ａ、１００ｂ、１００ｃ及び１００ｄの４つの画素１００を備える例を表したものである。また、画素グループ２００毎に画像信号生成部２２０が配置される。
図２は、本開示の第１の実施形態に係る画素グループの構成例を示す図である。同図は、画素グループ２００の構成例を表すブロック図である。画素グループ２００は、複数の画素１００と、第１の電荷保持部２３０とを備える。同図の画素グループ２００は、画素１００ａ、１００ｂ、１００ｃ及び１００ｄの４つの画素１００を備える例を表したものである。また、画素グループ２００毎に画像信号生成部２２０が配置される。
画素１００には、光電変換部と、電荷転送部（不図示）とが配置される。同図の画素１００ａには、光電変換部１０１及び１０２が配置される。同図の画素１００ｂには、光電変換部１０３及び１０４が配置される。同図の画素１００ｃには、光電変換部１０５及び１０６が配置される。同図の画素１００ｄには、光電変換部１０７及び１０８が配置される。前述のように光電変換部１０１等は、入射光の光電変換を行う。また、光電変換部１０１等は、光電変換により生成した電荷を保持する。
電荷転送部は、光電変換部１０１等毎に配置され、光電変換部１０１等により生成されて保持された電荷を第１の電荷保持部２３０に転送するものである。後述するように、電荷転送部は、ＭＯＳトランジスタにより構成することができる。
また、画素１００には、被写体からの入射光を集光するオンチップレンズが配置される。同図の画素１００に記載した円は、オンチップレンズを表す。なお、画素１００には、カラーフィルタを配置することもできる。このカラーフィルタは、入射光のうちの所定の波長の入射光を透過する光学的なフィルタである。このカラーフィルタとして赤色光、緑色光及び青色光を透過する３種類のカラーフィルタを使用することができる。
第１の電荷保持部２３０は、光電変換部１０１等により生成される電荷を保持するものである。この第１の電荷保持部２３０は、画素１００が形成される半導体基板に形成される比較的高い不純物濃度の半導体領域により構成することができる。このような半導体領域は、浮遊拡散領域（ＦＤ：Floating Diffusion）と称される。
［画素グループの回路構成］
図３は、本開示の第１の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、画素グループ２００の構成例を表す回路図である。同図の画素１００ａ、１００ｂ、１００ｃ及び１００ｄには、それぞれ電荷転送部１１１及び１１２、電荷転送部１１３及び１１４、電荷転送部１１５及び１１６並びに電荷転送部１１７及び１１８が配置される。これら電荷転送部１１１－１１８は、ｎチャネルＭＯＳトランジスタにより構成することができる。
図３は、本開示の第１の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、画素グループ２００の構成例を表す回路図である。同図の画素１００ａ、１００ｂ、１００ｃ及び１００ｄには、それぞれ電荷転送部１１１及び１１２、電荷転送部１１３及び１１４、電荷転送部１１５及び１１６並びに電荷転送部１１７及び１１８が配置される。これら電荷転送部１１１－１１８は、ｎチャネルＭＯＳトランジスタにより構成することができる。
また、画像信号生成部２２０は、リセットトランジスタ２２１、増幅トランジスタ２２２及び選択トランジスタ２２３を備える。これらは、ｎチャネルＭＯＳトランジスタにより構成することができる。同図の「ＲＳＴ」、「ＡＭＰ」及び「ＳＥＬ」は、それぞれリセットトランジスタ、増幅トランジスタ及び選択トランジスタを表す。
また、同図には、第２の電荷保持部２３１と電荷保持部接続部２３２を更に記載した。第２の電荷保持部２３１は、第１の電荷保持部２３０に並列に接続されて光電変換部１０１等により生成される電荷を保持するものである。第２の電荷保持部２３１は、例えば、キャパシタにより構成することができる。第２の電荷保持部２３１を接続することにより第１の電荷保持部２３０の電荷保持容量を増加させることができる。これにより、画素グループ２００の電荷保持部の電荷保持容量を変更することができ、ダイナミックレンジを調整することができる。電荷保持部接続部２３２は、第２の電荷保持部２３１を第１の電荷保持部２３０に接続するものである。電荷保持部接続部２３２は、ｎチャネルＭＯＳトランジスタにより構成することができる。同図の「ＦＤ」、「Ｃ」及び「ＦＤＧ」は、それぞれ第１の電荷保持部、第２の電荷保持部及び電荷保持部接続部を表す。
前述のように、画素グループ２００及び画像信号生成部２２０には、信号線１１及び１２が配線される。同図の信号線１１には、信号線ＴＲＧ０、信号線ＴＲＧ１、信号線ＴＲＧ２、信号線ＴＲＧ３、信号線ＴＲＧ４、信号線ＴＲＧ５、信号線ＴＲＧ６、信号線ＴＲＧ７、信号線ＲＳＴ、信号線ＳＥＬ及び信号線ＦＤＧが含まれる。また、信号線１２には、信号線ＶＳＬが含まれる。この他、画像信号生成部２２０は、電源線Ｖｄｄが配線される。この電源線Ｖｄｄは、画像信号生成部２２０に電源を供給する配線である。なお、信号線１２は、特許請求の範囲に記載の電荷転送部信号線の一例である。信号線ＶＳＬは、特許請求の範囲に記載の画像信号線の一例である。
光電変換部１０１のアノードは接地され、カソードは電荷転送部１１１のソースに接続される。光電変換部１０２のアノードは接地され、カソードは電荷転送部１１２のソースに接続される。光電変換部１０３のアノードは接地され、カソードは電荷転送部１１３のソースに接続される。光電変換部１０４のアノードは接地され、カソードは電荷転送部１１４のソースに接続される。光電変換部１０５のアノードは接地され、カソードは電荷転送部１１５のソースに接続される。光電変換部１０６のアノードは接地され、カソードは電荷転送部１１６のソースに接続される。光電変換部１０７のアノードは接地され、カソードは電荷転送部１１７のソースに接続される。光電変換部１０８のアノードは接地され、カソードは電荷転送部１１８のソースに接続される。
電荷転送部１１１、電荷転送部１１２、電荷転送部１１３、電荷転送部１１４、電荷転送部１１５、電荷転送部１１６、電荷転送部１１７及び電荷転送部１１８のそれぞれのドレインは、第１の電荷保持部２３０の一端に共通に接続される。また、この第１の電荷保持部２３０の一端には、増幅トランジスタ２２２のゲート、リセットトランジスタ２２１のソース及び電荷保持部接続部２３２のドレインが更に接続される。第１の電荷保持部２３０の他の一端は、接地される。リセットトランジスタ２２１のドレイン及び増幅トランジスタ２２２のドレインは、電源線Ｖｄｄに接続される。増幅トランジスタ２２２のソースは選択トランジスタ２２３のドレインに接続され、選択トランジスタ２２３のソースは信号線ＶＳＬに接続される。
電荷転送部１１１のゲートは、信号線ＴＲＧ０に接続される。電荷転送部１１２のゲートは、信号線ＴＲＧ１に接続される。電荷転送部１１３のゲートは、信号線ＴＲＧ２に接続される。電荷転送部１１４のゲートは、信号線ＴＲＧ３に接続される。電荷転送部１１５のゲートは、信号線ＴＲＧ４に接続される。電荷転送部１１６のゲートは、信号線ＴＲＧ５に接続される。電荷転送部１１７のゲートは、信号線ＴＲＧ６に接続される。電荷転送部１１８のゲートは、信号線ＴＲＧ７に接続される。リセットトランジスタ２２１のゲートは信号線ＲＳＴに接続される。電荷保持部接続部２３２のゲートは、信号線ＦＤＧに接続される。第２の電荷保持部２３１の一端は接地され、他の一端は電荷保持部接続部２３２のソースに接続される。なお、この第２の電荷保持部２３１の他の一端は、隣接する画素グループ２００の第２の電荷保持部２３２’のソースに更に接続される。
リセットトランジスタ２２１は、第１の電荷保持部２３０をリセットするものである。このリセットは、第１の電荷保持部２３０と電源線Ｖｄｄとの間を導通して第１の電荷保持部２３０の電荷を排出することにより行うことができる。リセットトランジスタ２２１の制御信号は、信号線ＲＳＴにより伝達される。
増幅トランジスタ２２２は、第１の電荷保持部２３０の電圧を増幅するものである。増幅トランジスタ２２２のゲートは、第１の電荷保持部２３０に接続されている。このため、増幅トランジスタ２２２のソースには、第１の電荷保持部２３０に保持された電荷に応じた電圧の画像信号が生成される。また、選択トランジスタ２２３を導通させることにより、この画像信号を信号線ＶＯに出力させることができる。選択トランジスタ２２３の制御信号は、信号線ＳＥＬにより伝達される。
前述のように、電荷転送部１１１－１１８、リセットトランジスタ２２１、選択トランジスタ２２３及び電荷保持部接続部２３２は、ｎチャネルＭＯＳトランジスタにより構成することができる。このｎチャネルＭＯＳトランジスタでは、ゲート－ソース間電圧Ｖｇｓの閾値を超える電圧をゲートに印加することにより、ドレイン－ソース間を導通させることができる。以下、このゲート－ソース間電圧Ｖｇｓの閾値を超える電圧をオン電圧と称する。このオン電圧を含む制御信号は、信号線ＴＲＧ０等により伝達される。
［画素グループの配置］
図４は、本開示の第１の実施形態に係る画素グループの配置例を示す図である。同図は、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。また、同図は、画素アレイ部１０において２次元行列に配置される複数の画素グループ２００を表したものであり、同図の横方向（ｘ方向）の画素グループ２００の並びが行を表し、縦方向（ｙ方向）の画素グループ２００の並びが列を表す。同図は、２行３列に配置される複数の画素グループ２００の例を表したものである。同図においては、図３に記載した画素グループ２００や画像信号生成部２２０を簡略化して記載した。同図の「ＲＳＴ」、「ＡＭＰ」、「ＳＥＬ」、「Ｃ」及び「ＦＤＧ」は、図３と同様にリセットトランジスタ等を表す。なお、図１において説明したように、行毎に配置される信号線１１（不図示）は、行の方向（横方向）に伸長して配線されるとともに同一の行に配置される画素グループ２００に共通に配線される。一方、信号線ＶＳＬは、列の方向（縦方向）に配線することができる。
図４は、本開示の第１の実施形態に係る画素グループの配置例を示す図である。同図は、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。また、同図は、画素アレイ部１０において２次元行列に配置される複数の画素グループ２００を表したものであり、同図の横方向（ｘ方向）の画素グループ２００の並びが行を表し、縦方向（ｙ方向）の画素グループ２００の並びが列を表す。同図は、２行３列に配置される複数の画素グループ２００の例を表したものである。同図においては、図３に記載した画素グループ２００や画像信号生成部２２０を簡略化して記載した。同図の「ＲＳＴ」、「ＡＭＰ」、「ＳＥＬ」、「Ｃ」及び「ＦＤＧ」は、図３と同様にリセットトランジスタ等を表す。なお、図１において説明したように、行毎に配置される信号線１１（不図示）は、行の方向（横方向）に伸長して配線されるとともに同一の行に配置される画素グループ２００に共通に配線される。一方、信号線ＶＳＬは、列の方向（縦方向）に配線することができる。
同図の上側の行の中央の画素グループ２００ａには、同図の下側に画像信号生成部２２０ａ、第１の電荷保持部２３０ａ及び電荷保持部接続部２３２ａが隣接して配置される。また、同図の下側の行の右側の画素グループ２００ｂには、同図の上側に画像信号生成部２２０ｂ、第１の電荷保持部２３０ｂ及び電荷保持部接続部２３２ｂが隣接して配置される。また、同図の下側の行の左の画素グループ２００ｃには、同図の上側に画像信号生成部２２０ｃ、第１の電荷保持部２３０ｃ及び電荷保持部接続部２３２ｃが隣接して配置される。
画像信号生成部２２０ａ及び画像信号生成部２２０ｂは、同一の信号線ＶＳＬに接続され、生成した画像信号を共通に出力する。これら画像信号生成部２２０ａ及び画像信号生成部２２０ｂにそれぞれ対応する画素グループ２００ａ及び画素グループ２００ｂは、隣接する行に配置される。すなわち、画素グループ２００ａ及び画素グループ２００ｂは、異なる行に配置される。これにより、画素グループ２００ａ及び画像信号生成部２２０ａと画素グループ２００ｂ及び画像信号生成部２２０ｂとは、異なるタイミングにおいて画像信号を生成することができる。
また、画像信号生成部２２０ａ及び画像信号生成部２２０ｃは、電荷保持部接続部２３２ａ及び電荷保持部接続部２３２ｃをそれぞれ介して同一の第２の電荷保持部２３１に接続され、第２の電荷保持部２３１を共有する。これら画像信号生成部２２０ａ及び画像信号生成部２２０ｃにそれぞれ対応する画素グループ２００ａ及び画素グループ２００ｃは、隣接する行に配置される。これにより、画素グループ２００ａと画素グループ２００ｃとは、異なるタイミングにおいて第２の電荷保持部２３１を自身の第１の電荷保持部２３０に接続することができる。
このように、異なる行に配置される画素グループ２００ａ及び画素グループ２００ｂにそれぞれ対応する画像信号生成部２２０ａ及び画像信号生成部２２０ｂにおいて信号線ＶＳＬを共有する。同様に、異なる行に配置される画素グループ２００ａ及び画素グループ２００ｃにおいて第２の電荷保持部２３１を共有する。これにより、上述の信号線１１を同一の行に配置される画素グループ２００に共通に配線することができ、同じ制御信号を同一の行に配置される画素グループ２００に同時に伝達することができる。
これに対し、信号線ＶＳＬを共有する画像信号生成部２２０にそれぞれ対応する２つの画素グループ２００を同一の行に配置する場合には、それぞれの画素グループ２００毎に信号線ＴＲＧ０等を配線する必要が生じる。このため、信号線１１の本数が増加することとなる。上述のように画像信号生成部２２０を介して信号線ＶＳＬを共有する画素グループ２００ａ及び画素グループ２００ｂを異なる行に配置することにより、画素アレイ部１０の構成を簡略化することができる。
また、画素グループ２００ａ及び画素グループ２００ｂは、隣接する行に配置されるとともに隣接する列に配置される。このため、これら画素グループ２００ａ及び画素グループ２００ｂにそれぞれ配置される画像信号生成部２２０ａ及び画像信号生成部２２０ｂを隣接して配置することができる。画像信号生成部２２０ａ及び画像信号生成部２２０ｂのそれぞれの選択トランジスタ２２３を近接して配置するとともに信号線ＶＳＬを挟んで向かい合う位置に配置することが可能となる。これにより、画像信号生成部２２０ａ及び画像信号生成部２２０ｂと信号線ＶＳＬとの配線を短縮することができる。
画素グループ２００ａ及び画素グループ２００ｃにおいても、隣接する行に配置されるとともに隣接する列に配置される。電荷保持部接続部２３２ａ及び電荷保持部接続部２３２ｃを近接して配置するとともに第２の電荷保持部２３１を挟んで向かい合う位置に配置することが可能となる。これにより、電荷保持部接続部２３２を介する画素グループ２００ａ及び画素グループ２００ｃと第２の電荷保持部２３１との配線を短縮することができる。これにより画素アレイ部１０の配線の構成を簡略化することができる。
［画像信号の生成］
図５は、本開示の実施形態に係る画像信号の生成の一例を示す図である。同図は、画素グループ２００及び画像信号生成部２２０における画像信号の生成の一例を表すタイミング図である。また、同図は、図４における画像信号生成部２２０ｂ及び画像信号生成部２２０ｂの画像信号の生成を表したものである。同図の「ＳＥＬ」、「ＲＳＴ」、「ＴＲＧ０」及び「ＴＲＧ７」は、それぞれ信号線ＳＥＬ、信号線ＲＳＴ、信号線ＴＲＧ０及び信号線ＴＲＧ７の信号を表す。なお、「ａ」及び「ｂ」は、画像信号生成部２２０ａ及び画像信号生成部２２０ｂの行の制御信号を示す符号である。これらは、２値化された制御信号の波形を表し、値「１」の部分がオン信号の伝達される領域を表す。値「０」の部分は、例えば、０Ｖの印加電圧を表す。また、「ＶＳＬ」は、信号線ＶＳＬに出力される画像信号を表す。
図５は、本開示の実施形態に係る画像信号の生成の一例を示す図である。同図は、画素グループ２００及び画像信号生成部２２０における画像信号の生成の一例を表すタイミング図である。また、同図は、図４における画像信号生成部２２０ｂ及び画像信号生成部２２０ｂの画像信号の生成を表したものである。同図の「ＳＥＬ」、「ＲＳＴ」、「ＴＲＧ０」及び「ＴＲＧ７」は、それぞれ信号線ＳＥＬ、信号線ＲＳＴ、信号線ＴＲＧ０及び信号線ＴＲＧ７の信号を表す。なお、「ａ」及び「ｂ」は、画像信号生成部２２０ａ及び画像信号生成部２２０ｂの行の制御信号を示す符号である。これらは、２値化された制御信号の波形を表し、値「１」の部分がオン信号の伝達される領域を表す。値「０」の部分は、例えば、０Ｖの印加電圧を表す。また、「ＶＳＬ」は、信号線ＶＳＬに出力される画像信号を表す。
なお、同図は、制御信号における制御対象のＭＯＳトランジスタをオフ状態にする電圧として０Ｖを適用する例を表したものである。このＭＯＳトランジスタをオフ状態にする電圧（オフ電圧）として、他の電圧を印加する構成を採ることもできる。例えば、信号線ＳＥＬ及び信号線ＴＲＧ（信号線ＴＲＧ０ａ等）のオフ電圧として負極性の電圧、例えば、－１．２Ｖの電圧を印加することもできる。
同図の前半（Ｔ１乃至Ｔ１８）が画像信号生成部２２０ａ及び画素グループ２００ａにおける画像信号の生成を表し、後半（Ｔ１９乃至Ｔ３６）が画像信号生成部２２０ｂ及び画素グループ２００ｂにおける画像信号の生成を表す。
初期状態において、信号線ＳＥＬａ、信号線ＲＳＴａ、信号線ＳＥＬｂ、信号線ＲＳＴｂ、信号線ＴＲＧ０ａ、信号線ＴＲＧ７ａ、信号線ＴＲＧ０ｂ及び信号線ＴＲＧ７ｂに０Ｖが印加される。
Ｔ１において、信号線ＳＥＬａにオン電圧が印加される。この信号線ＳＥＬａへのオン電圧の印加は、Ｔ９まで継続する。
Ｔ２において、信号線ＲＳＴａにオン電圧が印加される。これにより、第１の電荷保持部２３０がリセットされる。次に、Ｔ３において、信号線ＲＳＴａへのオン電圧の印加が停止される。
Ｔ４において、信号線ＴＲＧ０ａにオン電圧が印加される。これにより、画素グループ２００ａの電荷転送部１１１が導通し、光電変換部１０１の電荷が第１の電荷保持部２３０に転送されて保持される。Ｔ４において光電変換部１０１における露光期間が終了する。
Ｔ５において、信号線ＴＲＧ０ａへのオン電圧の印加が停止される。画像信号生成部２２０ａは、第１の電荷保持部２３０に保持された電荷に基づいて画像信号「０ａ」を生成し、次のＴ６までの期間に信号線ＶＳＬに出力する。
Ｔ６において、信号線ＲＳＴａ及び信号線ＴＲＧ０ａにオン信号が印加され、リセットトランジスタ２２１及び電荷転送部１１１が導通する。これにより、第１の電荷保持部２３０及び光電変換部１０１がリセットされる。なお、信号線ＲＳＴａへのオン電圧の印加は、Ｔ８まで継続する。
Ｔ７において、信号線ＴＲＧ０ａへのオン電圧の印加が停止される。次に、Ｔ８において信号線ＲＳＴａへのオン電圧の印加が停止される。これにより、光電変換部１０１における次のサイクルの露光期間が開始される。次に、Ｔ９において信号線ＳＥＬａへのオン電圧の印加が停止される。
信号線ＴＲＧ１ａ乃至ＴＲＧ６ａに対してＴ１乃至Ｔ９と同様のリセット及び画像信号の生成を行う。
Ｔ１０において、信号線ＳＥＬａにオン電圧が印加される。この信号線ＳＥＬａへのオン電圧の印加は、Ｔ１８まで継続する。
Ｔ１１において、信号線ＲＳＴａにオン電圧が印加され、第１の電荷保持部２３０がリセットされる。次に、Ｔ１２において、信号線ＲＳＴａへのオン電圧の印加が停止される。
Ｔ１３において、信号線ＴＲＧ７ａにオン電圧が印加される。これにより、画素グループ２００ａの電荷転送部１１８が導通し、光電変換部１０８の電荷が第１の電荷保持部２３０に転送されて保持される。Ｔ１３において光電変換部１０８における露光期間が終了する。
Ｔ１４において、信号線ＴＲＧ７ａへのオン電圧の印加が停止される。画像信号生成部２２０ａは、第１の電荷保持部２３０に保持された電荷に基づいて画像信号「７ａ」を生成し、次のＴ１５までの期間に信号線ＶＳＬに出力する。
Ｔ１５において、信号線ＲＳＴａ及び信号線ＴＲＧ７ａにオン信号が印加され、リセットトランジスタ２２１及び電荷転送部１１８が導通する。これにより、第１の電荷保持部２３０及び光電変換部１０８がリセットされる。なお、信号線ＲＳＴａへのオン電圧の印加は、Ｔ１７まで継続する。
Ｔ１６において、信号線ＴＲＧ７ａへのオン電圧の印加が停止される。次に、Ｔ１７において信号線ＲＳＴａへのオン電圧の印加が停止される。これにより、光電変換部１０８における次のサイクルの露光期間が開始される。次に、Ｔ１８において信号線ＳＥＬａへのオン電圧の印加が停止される。
以上説明したＴ１乃至Ｔ１８の手順により、画像信号生成部２２０ａにおける画像信号の生成を行うことができる。
Ｔ１９において、信号線ＳＥＬｂにオン電圧が印加される。この信号線ＳＥＬｂへのオン電圧の印加は、Ｔ２７まで継続する。
Ｔ２０において、信号線ＲＳＴｂにオン電圧が印加され、第１の電荷保持部２３０がリセットされる。次に、Ｔ２１において、信号線ＲＳＴｂへのオン電圧の印加が停止される。
Ｔ２２において、信号線ＴＲＧ０ｂにオン電圧が印加される。これにより、電荷転送部１１１が導通し、光電変換部１０１の電荷が第１の電荷保持部２３０に転送されて保持される。Ｔ２２においての光電変換部１０１における露光期間が終了する。
Ｔ２３において、信号線ＴＲＧ０ｂへのオン電圧の印加が停止される。画像信号生成部２２０ｂは、第１の電荷保持部２３０に保持された電荷に基づいて画像信号「０ｂ」を生成し、次のＴ２４までの期間に信号線ＶＳＬに出力する。
Ｔ２４において、信号線ＲＳＴｂ及び信号線ＴＲＧ０ｂにオン信号が印加され、リセットトランジスタ２２１及び電荷転送部１１１が導通する。これにより、第１の電荷保持部２３０及び光電変換部１０１がリセットされる。なお、信号線ＲＳＴａへのオン電圧の印加は、Ｔ２６まで継続する。
Ｔ２５において、信号線ＴＲＧ０ｂへのオン電圧の印加が停止される。次に、Ｔ２６において信号線ＲＳＴｂへのオン電圧の印加が停止される。これにより、光電変換部１０１における次のサイクルの露光期間が開始される。次に、Ｔ２７において信号線ＳＥＬｂへのオン電圧の印加が停止される。
信号線ＴＲＧ１ｂ乃至ＴＲＧ６ｂに対してＴ１９乃至Ｔ２７と同様のリセット及び画像信号の生成を行う。
Ｔ２８において、信号線ＳＥＬｂにオン電圧が印加される。この信号線ＳＥＬｂへのオン電圧の印加は、Ｔ３６まで継続する。
Ｔ２９において、信号線ＲＳＴｂにオン電圧が印加され、第１の電荷保持部２３０がリセットされる。次に、Ｔ３０において、信号線ＲＳＴｂへのオン電圧の印加が停止される。
Ｔ３１において、信号線ＴＲＧ７ｂにオン電圧が印加される。これにより、画素グループ２００ｂの電荷転送部１１８が導通し、光電変換部１０８の電荷が第１の電荷保持部２３０に転送されて保持される。Ｔ３１において光電変換部１０８における露光期間が終了する。
Ｔ３２において、信号線ＴＲＧ７ｂへのオン電圧の印加が停止される。画像信号生成部２２０ｂは、第１の電荷保持部２３０に保持された電荷に基づいて画像信号「７ｂ」を生成し、次のＴ３３までの期間に信号線ＶＳＬに出力する。
Ｔ３３において、信号線ＲＳＴｂ及び信号線ＴＲＧ７ｂにオン信号が印加され、リセットトランジスタ２２１及び電荷転送部１１８が導通する。これにより、第１の電荷保持部２３０及び光電変換部１０８がリセットされる。なお、信号線ＲＳＴｂへのオン電圧の印加は、Ｔ３５まで継続する。
Ｔ３４において、信号線ＴＲＧ７ｂへのオン電圧の印加が停止される。次に、Ｔ３５において信号線ＲＳＴｂへのオン電圧の印加が停止される。これにより、光電変換部１０８における次のサイクルの露光期間が開始される。次に、Ｔ３６において信号線ＳＥＬｂへのオン電圧の印加が停止される。
以上説明したＴ２８乃至Ｔ３２の手順により、画像信号生成部２２０ｂにおける画像信号の生成を行うことができる。
なお、画像信号生成部２２０における画像信号の生成の手順は、この例に限定されない。例えば、画像信号の生成の後の第１の電荷保持部２３０のリセットを省略することもできる。具体的には、図５におけるＴ６乃至Ｔ８のリセット処理を省略することもできる。この場合、次回の第１の電荷保持部２３０のリセット（Ｔ１１）まで、信号線ＶＳＬへの画像信号（図６の「０ａ」）の出力が継続されることとなる。
［画素グループの他の配置］
図６及び７は、本開示の第１の実施形態に係る画素グループの配置の他の例を示す図である。図６及び７は、図４と同様に、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。
図６及び７は、本開示の第１の実施形態に係る画素グループの配置の他の例を示す図である。図６及び７は、図４と同様に、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。
図６において、画像信号生成部２２０ａは、選択トランジスタ２２３及び増幅トランジスタ２２２とリセットトランジスタ２２１とをそれぞれ備える部分に分割され、それぞれ画素グループ２００ａの上側及び下側に配置される。また、画素グループ２００ｂにおいては、選択トランジスタ２２３及び増幅トランジスタ２２２とリセットトランジスタ２２１とをそれぞれ備える部分が画素グループ２００ａの下側及び上側にそれぞれ配置される。また、画素グループ２００ｃにおいても、選択トランジスタ２２３及び増幅トランジスタ２２２とリセットトランジスタ２２１とをそれぞれ備える部分が画素グループ２００ａの下側及び上側にそれぞれ配置される。また、信号線１１（不図示）は、行の方向（横方向）に伸長して配線される。信号線ＶＳＬは、列の方向（縦方向）に配線することができる。
画素グループ２００ａ及び画素グループ２００ｂは、隣接する行に配置される。画像信号生成部２２０ａ及び画像信号生成部２２０ｂが信号線ＶＳＬに共通に接続される。
また、画像信号生成部２２０ａ及び画素グループ２００ｃは、隣接する行及び列に配置され、画像信号生成部２２０ａ及び画像信号生成部２２０ｃが第２の電荷保持部２３１を共有する。
図７において、同図の画素グループ２００ａ及び画像信号生成部２２０ａは、図４の画素グループ２００ａ及び画像信号生成部２２０ａを９０度回転させた形状に構成される。同図の画素グループ２００ｂ及び画像信号生成部２２０ｂ並びに同図の画素グループ２００ｃ及び画像信号生成部２２０ｃも同様である。このため、画像信号生成部２２０ａ、画像信号生成部２２０ｂ及び画像信号生成部２２０ｃは、それぞれ画素グループ２００ａ及び画素グループ２００ｂ及び画素グループ２００ｃに対して列方向にずれて配置される。
画素グループ２００ａ、画素グループ２００ｂ及び画素グループ２００ｃは、それぞれ異なる行に配置される。また、画素グループ２００ａ、画素グループ２００ｂ及び画素グループ２００ｃは、同じ列に配置される。同図においても、信号線１１（不図示）は、行の方向（横方向）に伸長して配線される。また、信号線ＶＳＬは、列の方向（縦方向）に配線することができる。
図７においても、画素グループ２００ａ及び画素グループ２００ｂは、隣接する行に配置され、画像信号生成部２２０ａ及び画像信号生成部２２０ｂが信号線ＶＳＬに共通に接続される。また、画像信号生成部２２０ａ及び画素グループ２００ｃは、隣接する行に配置され画像信号生成部２２０ａ及び画像信号生成部２２０ｃが第２の電荷保持部２３１を共有する。
このように、本開示の第１の実施形態の撮像素子１は、画素グループ２００の画素毎に第２の電荷保持部２３１を接続してダイナミックレンジを調整する。このため、解像度の低下を防ぐことができる。また、画像信号を出力する信号線ＶＳＬを共有する２つの画素グループ２００を異なる行に配置することにより、これら２つの画素グループ２００を異なるタイミングにおいて駆動することができる。同一の行に配置される画素グループ２００に共通に制御信号線を配線することができ、画素アレイ部１０の構成を簡略化することができる。
（２．第２の実施形態）
上述の第１の実施形態の撮像素子１は、第２の電荷保持部２３１を使用していた。これに対し、本開示の第２の実施形態の撮像素子１は、第２の電荷保持部２３１を省略する点で、上述の第１の実施形態と異なる。
上述の第１の実施形態の撮像素子１は、第２の電荷保持部２３１を使用していた。これに対し、本開示の第２の実施形態の撮像素子１は、第２の電荷保持部２３１を省略する点で、上述の第１の実施形態と異なる。
［撮像装置の構成］
図８は、本開示の第２の実施形態に係る撮像装置の構成例を示す図である。同図は、図１と同様に、撮像素子１の構成例を表すブロック図である。図８の撮像素子１は、第２の電荷保持部２３１が省略される点で、図１の撮像素子１と異なる。
図８は、本開示の第２の実施形態に係る撮像装置の構成例を示す図である。同図は、図１と同様に、撮像素子１の構成例を表すブロック図である。図８の撮像素子１は、第２の電荷保持部２３１が省略される点で、図１の撮像素子１と異なる。
［画素グループの回路構成］
図８は、本開示の第２の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、図３と同様に、画素グループ２００の構成例を表す回路図である。同図の画素グループ２００は、第２の電荷保持部２３１が省略される点で、図３の画素グループ２００と異なる。
図８は、本開示の第２の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、図３と同様に、画素グループ２００の構成例を表す回路図である。同図の画素グループ２００は、第２の電荷保持部２３１が省略される点で、図３の画素グループ２００と異なる。
同図において、電荷保持部接続部２３２のドレインは、隣接する画素グループ２００の第１の電荷保持部２３０に直接接続される。同図の画素グループ２００では、隣接する画素グループ２００の第１の電荷保持部２３０を第２の電荷保持部２３１として使用する。
［画素グループの配置］
図９は、本開示の第２の実施形態に係る画素グループの配置例を示す図である。同図は、図４と同様に、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。第２の電荷保持部２３１が省略される点で、図４の画素グループ２００と異なる。同図の画像信号生成部２２０ａ及び画像信号生成部２２０ｃは、電荷保持部接続部２３２ａを共有する。
図９は、本開示の第２の実施形態に係る画素グループの配置例を示す図である。同図は、図４と同様に、画素グループ２００及び画像信号生成部２２０の配置例を表す図である。第２の電荷保持部２３１が省略される点で、図４の画素グループ２００と異なる。同図の画像信号生成部２２０ａ及び画像信号生成部２２０ｃは、電荷保持部接続部２３２ａを共有する。
これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
このように、本開示の第２の実施形態の撮像素子１は、第２の電荷保持部２３１を省略することにより、画素アレイ部１０の構成を簡略化することができる。
（３．第３の実施形態）
上述の第１の実施形態の撮像素子１は、画素１００に複数の光電変換部が配置されていた。これに対し、本開示の第３の実施形態の撮像素子１は、１つの光電変換部が画素１００に配置される点で、上述の第１の実施形態と異なる。
上述の第１の実施形態の撮像素子１は、画素１００に複数の光電変換部が配置されていた。これに対し、本開示の第３の実施形態の撮像素子１は、１つの光電変換部が画素１００に配置される点で、上述の第１の実施形態と異なる。
［画素グループの構成］
図１０は、本開示の第３の実施形態に係る画素グループの構成例を示す図である。同図は、図２と同様に、画素グループ２００の構成例を表すブロック図である。同図の画素１００ａは、光電変換部１０１を備える。同図の画素１００ｂは、光電変換部１０３を備える。同図の画素１００ｃは、光電変換部１０５を備える。同図の画素１００ｄは、光電変換部１０７を備える。このように、同図の画素１００には、１つの光電変換部１０１等が配置される。同図の画素グループ２００は、通常の画像信号を生成する。
図１０は、本開示の第３の実施形態に係る画素グループの構成例を示す図である。同図は、図２と同様に、画素グループ２００の構成例を表すブロック図である。同図の画素１００ａは、光電変換部１０１を備える。同図の画素１００ｂは、光電変換部１０３を備える。同図の画素１００ｃは、光電変換部１０５を備える。同図の画素１００ｄは、光電変換部１０７を備える。このように、同図の画素１００には、１つの光電変換部１０１等が配置される。同図の画素グループ２００は、通常の画像信号を生成する。
［画素グループの回路構成］
図１１は、本開示の第３の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、図３と同様に、画素グループ２００の構成例を表す回路図である。同図の画素グループ２００は、光電変換部１０２、１０４、１０６及び１０８並びに電荷転送部１１２、１１４、１１６及び１１８が省略される点で、図３の画素グループ２００と異なる。
図１１は、本開示の第３の実施形態に係る画素グループの回路構成の一例を示す図である。同図は、図３と同様に、画素グループ２００の構成例を表す回路図である。同図の画素グループ２００は、光電変換部１０２、１０４、１０６及び１０８並びに電荷転送部１１２、１１４、１１６及び１１８が省略される点で、図３の画素グループ２００と異なる。
同図の画素グループ２００においても、図４の画素グループ２００と同様に、画像信号を出力する信号線ＶＳＬを共有する２つの画素グループ２００を異なる行に配置することができる。
これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
このように、本開示の第３の実施形態の撮像素子１は、通常の画像信号を生成する画素グループ２００において、画像信号を出力する信号線ＶＳＬを共有する２つの画素グループ２００を異なる行に配置する。これにより、これら２つの画素グループ２００を異なるタイミングにおいて駆動することができ、同一の行に配置される画素グループ２００に共通に制御信号線を配線することができる。
（４．撮像装置の構成）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カメラ等の撮像装置に適用することができる。
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カメラ等の撮像装置に適用することができる。
図１２は、本開示に係る技術が適用され得る撮像装置の構成例を示す図である。同図の撮像装置１０００は、撮像素子１００１と、制御部１００２と、画像処理部１００３と、表示部１００４と、記録部１００５と、撮影レンズ１００６とを備える。
撮影レンズ１００６は、被写体からの光を集光するレンズである。この撮影レンズ１００６により、被写体が撮像素子１００１の受光面に結像される。
撮像素子１００１は、被写体の撮像を行う素子である。この撮像素子１００１の受光面には、被写体からの光の光電変換を行う光電変換部を有する複数の画素が配置される。これら複数の画素は、光電変換により生成された電荷に基づく画像信号をそれぞれ生成する。撮像素子１００１は、画素により生成された画像信号をデジタルの画像信号に変換して画像処理部１００３に対して出力する。なお、１画面分の画像信号はフレームと称される。撮像素子１００１は、フレーム単位で画像信号を出力することもできる。
制御部１００２は、撮像素子１００１および画像処理部１００３を制御するものである。制御部１００２は、例えば、マイコン等を使用した電子回路により構成することができる。
画像処理部１００３は、撮像素子１００１からの画像信号を処理するものである。画像処理部１００３における画像信号の処理には、例えば、カラーの画像を生成する際に不足する色の画像信号を生成するデモザイク処理や画像信号のノイズを除去するノイズリダクション処理が該当する。画像処理部１００３は、例えば、マイコン等を使用した電子回路により構成することができる。
表示部１００４は、画像処理部１００３により処理された画像信号に基づいて、画像を表示するものである。表示部１００４は、例えば、液晶モニタにより構成することができる。
記録部１００５は、画像処理部１００３により処理された画像信号に基づく画像（フレーム）を記録するものである。記録部１００５は、例えば、ハードディスクや半導体メモリにより構成することができる。
以上、本開示が適用され得る撮像装置について説明した。本技術は上述の構成要素のうちの撮像素子１００１に適用することができる。具体的には、図１において説明した撮像素子１は、撮像素子１００１に適用することができる。なお、画像処理部１００３は、特許請求の範囲に記載の処理回路の一例である。撮像装置１０００は、特許請求の範囲に記載の撮像装置の一例である。
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記電荷保持部に共通に接続される第２の電荷保持部と
を有する撮像素子。
（２）
前記画像信号線に共通に画像信号を出力する前記画像信号生成部毎の前記画素グループは、前記２次元行列における隣接する列に配置される（１）に記載の撮像素子。
（３）
前記画像信号線に共通に画像信号を出力する前記画像信号生成部同士は隣接して配置される（１）又は（２）に記載の撮像素子。
（４）
前記第２の電荷保持部に共通に接続される前記電荷保持部を有する前記画素グループは、前記２次元行列における隣接する列に配置される（１）から（３）の何れかに記載の撮像素子。
（５）
前記第２の電荷保持部を前記電荷保持部に接続する電荷保持部接続部を更に有する（１）から（４）の何れかに記載の撮像素子。
（６）
前記画素は、複数の前記光電変換部及び複数の前記電荷転送部を備える（１）から（５）の何れかに記載の撮像素子。
（７）
光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記電荷保持部に共通に接続される第２の電荷保持部と、
前記出力された画像信号を処理する処理回路と
を有する撮像装置。
（１）
光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記電荷保持部に共通に接続される第２の電荷保持部と
を有する撮像素子。
（２）
前記画像信号線に共通に画像信号を出力する前記画像信号生成部毎の前記画素グループは、前記２次元行列における隣接する列に配置される（１）に記載の撮像素子。
（３）
前記画像信号線に共通に画像信号を出力する前記画像信号生成部同士は隣接して配置される（１）又は（２）に記載の撮像素子。
（４）
前記第２の電荷保持部に共通に接続される前記電荷保持部を有する前記画素グループは、前記２次元行列における隣接する列に配置される（１）から（３）の何れかに記載の撮像素子。
（５）
前記第２の電荷保持部を前記電荷保持部に接続する電荷保持部接続部を更に有する（１）から（４）の何れかに記載の撮像素子。
（６）
前記画素は、複数の前記光電変換部及び複数の前記電荷転送部を備える（１）から（５）の何れかに記載の撮像素子。
（７）
光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記電荷保持部に共通に接続される第２の電荷保持部と、
前記出力された画像信号を処理する処理回路と
を有する撮像装置。
１、１００１ 撮像素子
１２ 信号線
１０ 画素アレイ部
３０ カラム信号処理部
１００ 画素
１００ａ、１００ｂ、１００ｃ、１００ｄ 画素
１０１～１０８ 光電変換部
１１１～１１８ 電荷転送部
２００、２００ａ、２００ｂ、２００ｃ 画素グループ
２２０、２２０ａ、２２０ｂ、２２０ｃ 画像信号生成部
２３０、２３０ａ、２３０ｂ、２３０ｃ 第１の電荷保持部
２３１ 第２の電荷保持部
２３２、２３２ａ、２３２ｂ、２３２ｃ 電荷保持部接続部
１０００ 撮像装置
１００３ 画像処理部
１２ 信号線
１０ 画素アレイ部
３０ カラム信号処理部
１００ 画素
１００ａ、１００ｂ、１００ｃ、１００ｄ 画素
１０１～１０８ 光電変換部
１１１～１１８ 電荷転送部
２００、２００ａ、２００ｂ、２００ｃ 画素グループ
２２０、２２０ａ、２２０ｂ、２２０ｃ 画像信号生成部
２３０、２３０ａ、２３０ｂ、２３０ｃ 第１の電荷保持部
２３１ 第２の電荷保持部
２３２、２３２ａ、２３２ｂ、２３２ｃ 電荷保持部接続部
１０００ 撮像装置
１００３ 画像処理部
Claims (7)
- 光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記第１の電荷保持部に共通に接続される第２の電荷保持部と
を有する撮像素子。 - 前記画像信号線に共通に画像信号を出力する前記画像信号生成部毎の前記画素グループは、前記２次元行列における隣接する列に配置される請求項１に記載の撮像素子。
- 前記画像信号線に共通に画像信号を出力する前記画像信号生成部同士は隣接して配置される請求項１に記載の撮像素子。
- 前記第２の電荷保持部に共通に接続される前記第１の電荷保持部を有する前記画素グループは、前記２次元行列における隣接する列に配置される請求項１に記載の撮像素子。
- 前記第２の電荷保持部を前記第１の電荷保持部に接続する電荷保持部接続部を更に有する請求項１に記載の撮像素子。
- 前記画素は、複数の前記光電変換部及び複数の前記電荷転送部を備える請求項１に記載の撮像素子。
- 光電変換部及び前記光電変換部により生成される電荷を転送する電荷転送部を備える複数の画素と前記電荷転送部により転送される電荷を保持する第１の電荷保持部とをそれぞれ有する複数の画素グループが２次元行列に配置される画素アレイ部と、
前記画素グループ毎に配置されて前記保持された電荷に基づいて画像信号を生成する画像信号生成部と、
前記２次元行列における行毎に配置されて前記画素グループの前記電荷転送部の制御信号をそれぞれ伝達するとともに前記行に配置される複数の前記画素グループに共通に接続される複数の電荷転送部信号線と、
前記２次元行列における隣接する行に配置される前記画素グループにそれぞれ配置される前記画像信号生成部により生成される前記画像信号が共通に出力される画像信号線と、
前記２次元行列における隣接する行に配置される前記画素グループの前記第１の電荷保持部に共通に接続される第２の電荷保持部と、
前記出力された画像信号を処理する処理回路と
を有する撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021060431A JP2022156633A (ja) | 2021-03-31 | 2021-03-31 | 撮像素子及び撮像装置 |
| PCT/JP2022/002343 WO2022209207A1 (ja) | 2021-03-31 | 2022-01-24 | 撮像素子及び撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021060431A JP2022156633A (ja) | 2021-03-31 | 2021-03-31 | 撮像素子及び撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022156633A true JP2022156633A (ja) | 2022-10-14 |
Family
ID=83458650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021060431A Pending JP2022156633A (ja) | 2021-03-31 | 2021-03-31 | 撮像素子及び撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2022156633A (ja) |
| WO (1) | WO2022209207A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5267867B2 (ja) * | 2009-03-06 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 撮像装置 |
| KR102211899B1 (ko) * | 2013-11-18 | 2021-02-03 | 가부시키가이샤 니콘 | 고체 촬상 소자 및 촬상 장치 |
| KR102501604B1 (ko) * | 2017-11-22 | 2023-02-17 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 및 전자기기 |
-
2021
- 2021-03-31 JP JP2021060431A patent/JP2022156633A/ja active Pending
-
2022
- 2022-01-24 WO PCT/JP2022/002343 patent/WO2022209207A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022209207A1 (ja) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9059056B2 (en) | Solid-state imaging device and imaging device | |
| TWI758275B (zh) | 固態成像元件，成像裝置及電子裝置 | |
| US8115159B2 (en) | Solid-state image pickup device including a common phase feedback circuit, a method of driving the same, a signal processing method for the same, and image pickup apparatus | |
| US9153616B2 (en) | Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates | |
| US8004587B2 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
| US9402038B2 (en) | Solid-state imaging device and method of driving comprising a first and second accumulation sections for transferring charges exceeding the saturation amount | |
| US9628737B2 (en) | Solid-state imaging device, and imaging device | |
| JP6406977B2 (ja) | 光電変換装置、撮像システム | |
| US9906746B2 (en) | Solid-state image pickup device and image pickup apparatus | |
| US20140240565A1 (en) | Solid-state imaging device and electronic apparatus | |
| US9363455B2 (en) | Solid-state imaging device, electronic device and driving method thereof with selective second reading | |
| JP7314061B2 (ja) | 撮像装置及び電子機器 | |
| US8766160B2 (en) | Solid-state imaging device and imaging device | |
| JP2014078901A (ja) | データ転送回路、撮像素子、および撮像装置 | |
| US20210314513A1 (en) | Image pickup element, its control method, and image pickup apparatus | |
| US9036066B2 (en) | Solid-state image pickup device, method of controlling solid-state image pickup device, and image pickup device | |
| WO2022209207A1 (ja) | 撮像素子及び撮像装置 | |
| US9185320B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic device | |
| US10531018B2 (en) | Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus | |
| WO2021199658A1 (ja) | 撮像装置およびその制御方法 | |
| JP2013168720A (ja) | 固体撮像装置および撮像装置 | |
| US20220377272A1 (en) | Imaging circuit and imaging apparatus | |
| WO2023037600A1 (ja) | 撮像素子及び撮像装置 | |
| WO2023002643A1 (ja) | 撮像素子及び撮像装置 | |
| WO2023166793A1 (ja) | 撮像素子及び電子機器 |