JP2008546313A - 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素 - Google Patents

Abstract

イメージセンサは、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）電荷−電圧変換領域及び（ｃ）増幅器への入力部を有する複数の画素と、前記電荷−電圧変換領域同士を選択的に接続するスイッチと、を含んでいる。

Description

この発明はイメージセンサの分野に関し、特に電荷−電圧変換領域同士を選択的に結合可能な画素を備えたイメージセンサに関する。

先行技術によるＣＭＯＳアクティブピクセル型センサにおける画素構成を図１、図２および図３に示す。図１を参照すると、この４トランジスタ方式画素には、各画素にフォトディテクタｎ−ＰＤおよび電荷−電圧変換領域ｎ⁺が備わっている。この構成にはいくつかの利点がある。第１の利点は、電荷−電圧変換領域ｎ⁺を蓄積領域として用いることによりグローバルシャッター動作が行えることである。第２の利点は画素の対称性（pixel symmetry）である。各画素は同一に構成されており、これによって各画素において同一の光応答が行われるようになっている。ただし、この画素構成にはデメリットもある。第１のデメリットは、画素サイズが大きい場合に、電荷−電圧変換領域の静電容量が小さ過ぎて、フォトディテクタに蓄積される電荷の全部を保持できないことである。第２のデメリットは画素内で電荷ドメインビニングが行えないことである。

図２に示した画素により上記の第１のデメリットが解決される。電荷−電圧変換領域の静電容量は、各画素に追加静電容量Ｃ_addを組み込むことによって高くなる。これにより電荷−電圧変換領域の静電容量についての問題が解決され、より線形な出力応答を得ることができる。しかし、画素中の一定領域が追加静電容量Ｃ_addに割り当てられるために画素のフィルファクタが減少するというデメリットがある。フィルファクタの減少は画素の電荷容量およびダイナミックレンジに悪影響を及ぼす。

図３に示した画素により、上記の画素の電荷ドメインビニングを行えないという問題、電荷−電圧変換領域の静電容量が低いという問題、および隣接した画素間での電荷−電圧変換領域ｎ⁺の共有によるフィルファクタの減少という問題が解決される。ただし、この画素構成には別のデメリットがある。第１のデメリットは画素の対称性に関することである。各画素は同一でなく、このことから光応答に系統的差異（systematic differences）が生じ、固定パターンノイズが発生して画質を劣化させる可能性がある。第２のデメリットはグローバルシャッターが機能しないことである。電荷−電圧変換領域が隣接し合った画素に共有されているので、この領域を個々のフォトディテクタに捕獲される信号を分離するための電荷蓄積領域として用いることができない。

したがって、上述の欠点を克服したイメージセンサが必要とされている。

この発明は上述の１つ以上の課題を解決することを目的とする。要約すると、本発明の一態様によれば、本発明に係るイメージセンサは、複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）電荷−電圧変換領域及び（ｃ）増幅器への入力部を有する複数の画素と、前記電荷−電圧変換領域同士を選択的に接続するスイッチと、を含んでいる。

これらのおよびその他の本発明の態様、目的、特徴および効果は、以下の好適な実施形態の詳細な説明および添付した特許請求の範囲を精査すること、および添付図面を参照することによってより明確に理解される。

本発明の開示によるＣＭＯＳアクティブピクセルにより次の効果が得られる。すなわち、（ａ）一体化した４つのトランジスタのグローバルシャッター動作を含む動作、（ｂ）隣接した画素の要素を用いた選択的な変換ゲイン、（ｃ）垂直方向および水平方向の双方での選択的電荷ドメインビニング、（ｄ）低解像度での読み出しにおける高データレート、および（ｅ）全ての画素が同一であることに基づく画素の対称性、等である。

本発明を詳細に述べる前に、有用な情報としてＣＭＯＳアクティブピクセル型センサについて説明する。ＣＭＯＳとは相補型金属酸化物シリコントランジスタのことであり、相補型とは、併せて動作する２つのトランジスタであって、一方はｎ型のドーパント、また一方はｐ型のドーパントである異なるドーパントを含んで構成される２つのトランジスタの存在を意味する。ｎ型ドーパントを含むトランジスタをＮＭＯＳと呼び、ｐ型ドーパントを含むトランジスタをＰＭＯＳと呼ぶ。アクティブピクセル型センサとは、各画素に伴うトランジスタなどの能動デバイスを備えた電子的イメージセンサのことである。

図４を参照する。この図は本発明の一実施形態に係るＣＭＯＳアクティブピクセル型イメージセンサ１０を示している。このイメージセンサにより電荷ドメインビニングを選択的に行うことが可能になる。図１に示したものと同様に、この図はもっとも簡単な実施形態における５トランジスタ方式画素を示したものである。各画素２０はフォトディテクタ３０を含み、好適にはこのフォトディテクタは、入射光を捕獲して電荷に変換する働きをする、ｎ型のフォトディテクタである。転送ゲート４０のパルス動作により電荷がフォトディテクタ３０からフローティングデフュージョン５０に送られ、この送られる信号は受け取った電荷量に応じてレベル変動する。リセットゲート７０を備えたリセットトランジスタ６０のパルス動作によりフローティングデフュージョン５０の電荷がリセットされ、また行選択ゲート９０を備えた行選択トランジスタ８０のパルス動作により画素アレイ中の特定の行が選択される。ソースフォロワ入力トランジスタ１００がフローティングデフュージョン５０の電圧を検出して増幅する。複数の「ビン選択（bin select）」トランジスタ１１０（それぞれがビン選択ゲート１２０を備えている）を任意の所望の組み合わせで指定する（アドレスする）ことによって、隣接するフローティングデフュージョン領域５０を電気的に接続することができる。これにより隣接するフローティングデフュージョン５０から放出される電荷を結合することが可能になる。例えば、２つのフローティングデフュージョン５０から放出される電荷を結合することができるし、または３つ全部のフローティングデフュージョン５０から放出される電荷を結合することができる。この構成を垂直ビニングと呼ぶ。

図４の構成を５トランジスタ方式非共有型画素（５ＴＮＳ）と呼ぶ。この構成の利点として以下の事項が挙げられる。（１）画素が同一であることにより配置の違いに伴う固定パターンノイズが軽減される、（２）ビン選択をオンして隣接するフローティングデフュージョンを接続することにより電荷ドメインビニングを行うことができる、（３）ビン選択指定およびロー選択指定の時間（タイミング）を調整することにより、１つの画素を読み出す場合に可変の電荷−電圧変換を行うことができる、および（４）配線を行うことなく電荷ドメインビニングを構成することができる。

図５を参照する。水平ビン選択トランジスタ（ＨＢＳＥＬ）１３０を追加することにより水平ビン選択を行うこともできる。以下、この構成を６トランジスタ方式デバイスと呼ぶ。本実施形態においては、この追加トランジスタ１３０を設けることで複数のフローティングデフュージョン５０による水平ビニングが可能になる。本実施形態では、図４に関して述べたＢＳＥＬトランジスタ１１０を垂直ビン選択トランジスタＶＢＳＥＬ１１０と呼ぶ。垂直ビン選択とは隣接した行のフローティングデフュージョン５０を選択的に接続することを意味する。この場合も、ビニングされるフローティングデフュージョン５０の数は、１つ以上の水平ビン選択トランジスタ１３０を通じて接続されるフローティングデフュージョン５０の数により決定される。なお、垂直ビン選択トランジスタ１１０は上述と同様に接続され、垂直ビニングが行われることを付記しておく。

図６を参照する。この図は、図４においてＢＳＥＬトランジスタ１１０がいずれもオンされておらずそのためフローティングデフュージョン同士が接続されていない場合のタイミング図を示している。

図７を参照する。この図は、図４において垂直方向に隣接するフローティングデフュージョン５０が接続された場合のタイミング図を示している。この場合、結果的に、指定されて（アドレスされて）読み出される行のＢＳＥＬトランジスタ１１０がオンされ、それにより読み出される行およびそれに隣接する行のフローティングデフュージョン５０が接続されて１つのフローティングデフュージョン検出ノードが形成されている。この構成により、変換ゲインが減少すると共に、フローティングデフュージョン５０の静電容量および電荷容量が増加する。大型の画素センサにおいてはフォトダイオード３０の電荷容量が大きくてフローティングデフュージョン５０の静電容量がフォトダイオードの容量を扱うには小さ過ぎる状態にあるが、上記１つのフォトダイオード３０の読み出しにおける電荷容量の増加はこの大型画素センサにとって望ましいものとなる。フローティングデフュージョン５０の容量を増加する上で各画素２０に大きい静電容量を集積する必要はない。

隣接した行の３つのフローティングデフュージョン５０を接続する場合のタイミング図を図８に示す。この場合、指定された行およびそれに隣接した行との２つのＢＳＥＬトランジスタ１１０がオンされ、それにより読み出される行およびそれに隣接した２つの行のフローティングデフュージョン５０が接続されて１つのフローティングデフュージョン検出ノードが形成される。この構成により、変換ゲインはさらに減少し、かつフローティングデフュージョンの電荷容量はさらに増加する。

これまで示した各例は、トルゥー（true）相関二重サンプリング（correlated double sampling：ＣＤＳ）を可能にする４トランジスタ方式画素に関するものである。図９および図１０は、それぞれ同様の概念を図４および図５に示したものと同様の３トランジスタ（３Ｔ）方式画素に適用した場合を示している。この場合、ＢＳＥＬトランジスタ１１０は隣接する行のフォトダイオード３０間に接続される。ここで得られる画素は４トランジスタ方式（４Ｔ）のものである。４トランジスタ方式であるが、動作は図４および図５の画素に関して述べた動作と同様である。図９および図１０における画素の場合、フォトダイオード３０も電荷−電圧変換ノード５０または検出ノード５０として機能する。

留意すべきは、どれだけの画素をＢＳＥＬ（ＶＢＳＥＬ）トランジスタ１１０および１３０に接続させるかの選択はビニング動作とは独立に行われることである。例えば、３つのフローティングデフュージョン５０を接続させて十分なフローティングデフュージョンの静電容量を実現し、それによって１つのフォトダイオード３０に蓄積された電子を保持することが所望されることがある。この場合、ビニングを、フローティングデフュージョンの接続選択に加えて選択的に用いてもよいし用いなくともよい。微小光状態においては、隣接した画素を「接続しない」を選択して検出ノードの静電容量を減少させると共に変換ゲインを高め、それにより写景中の微小光領域でのセンサの信号対ノイズ比が最大になるようにすることもできる。

本発明の別の実施形態を図１１に示す。ＢＳＥＬトランジスタ１１０は、物理的に隣接した画素ではなく同一のカラーフィルタパターンの隣接する画素２０を接続するように配置することもできる。例えば、カラー１同士を接続すると共に、カラー２同士を接続する等である。

本発明の別の実施形態を図１２に示す。この実施形態は図１１に示した実施形態に類似したものであるが、垂直ＢＳＥＬ（ＶＢＳＥＬ）トランジスタおよび水平ＢＳＥＬ（ＨＢＳＥＬ）トランジスタの選択的指定を、行方向および列方向について同一カラーフィルタパターンの隣接画素が接続されるように行うことができるという特徴が付加されている。

本発明の別の実施形態を図１３に示す。この実施形態は、フォトディテクタがフローティングデフュージョンおよび電荷−電圧変換領域としても機能するという点を除いて図１２に示した実施形態と同様のものである。

図１４は本発明のイメージセンサ１０を含むデジタルカメラ１６０を示す図であり、一般消費者に馴染みのある典型的なデジタルカメラの実施形態を示している。

先行技術によるアクティブピクセル型イメージセンサの画素の図である。 先行技術によるフローティングデフュージョンの静電容量を増加したイメージセンサの画素の図である。 先行技術による共有増幅器を備えたイメージセンサの画素の図である。 本発明の第１の実施形態の模式図であって、電荷−電圧変換領域を垂直方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した５トランジスタ方式画素を示す模式図である。 本発明の第２の実施形態の模式図であって、電荷−電圧変換領域を水平方向および垂直方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した５トランジスタ方式画素を示す模式図である。 電荷−電圧変換領域が接続されない場合の図１の画素におけるタイミング図である。 隣接する２つの電荷−電圧変換領域が接続された場合の図１の画素におけるタイミング図である。 ３つの電荷−電圧変換領域が接続された場合の図１の画素におけるタイミング図である。 本発明の第３の実施形態の模式図であって、電荷−電圧変換領域としても機能するフォトディテクタを垂直方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した４トランジスタ方式画素を示す模式図である。 本発明の第４の実施形態の模式図であって、電荷−電圧変換領域としても機能するフォトディテクタを垂直方向および水平方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した４トランジスタ方式画素を示す模式図である。 本発明の第５の実施形態の模式図であって、同一のカラーフィルタを備えた画素の電荷−電圧変換領域を垂直方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した５トランジスタ方式画素を示す模式図である。 本発明の第５の実施形態の模式図であって、同一のカラーフィルタを備えた画素の電荷−電圧変換領域を垂直方向および水平方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した６トランジスタ方式画素を示す模式図である。 本発明の第６の実施形態の模式図であって、同一のカラーフィルタを備えた画素の電荷−電圧変換領域として機能するフォトディテクタ同士を垂直方向および水平方向に選択的に接続することによりプログラム可能な変換ゲインおよびビニングを実現した５トランジスタ方式画素を示す模式図である。 本発明のイメージセンサの典型的な市販品の実施形態を示すデジタルカメラの図である。

符号の説明

１０ イメージセンサ、２０ 画素、３０ フォトディテクタ／フォトダイオード、４０ 転送ゲート、５０ フローティングデフュージョン、６０ リセットトランジスタ、７０ リセットゲート、８０ 行選択トランジスタ、９０ 行選択ゲート、１００ ソースフォロワ入力トランジスタ、１１０ ビン選択トランジスタ（ＢＳＥＬ）、１２０ ビン選択ゲートまたは垂直ビン選択トランジスタ（ＶＢＳＥＬ）、１３０ 水平ビン選択トランジスタ（ＨＢＳＥＬ）、１６０ デジタルカメラ。

Claims (34)

1. 複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）電荷−電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、
   前記電荷−電圧変換領域同士を選択的に接続するスイッチと、
   を備えることを特徴とするイメージセンサ。
2. 請求項１に記載のイメージセンサであって、
   各電荷−電圧変換領域が転送ゲートによって前記フォトディテクタに接続されていることを特徴とするイメージセンサ。
3. 請求項１に記載のイメージセンサであって、
   各電荷−電圧変換領域が前記フォトディテクタの一部として一体的に形成されていることを特徴とするイメージセンサ。
4. 請求項３に記載のイメージセンサであって、
   前記フォトディテクタはフォトダイオードであることを特徴とするイメージセンサ。
5. 請求項１に記載のイメージセンサであって、
   前記スイッチはトランジスタであることを特徴とするイメージセンサ。
6. 請求項５に記載のイメージセンサであって、
   前記トランジスタはＮＭＯＳトランジスタであることを特徴とするイメージセンサ。
7. 請求項１に記載のイメージセンサであって、
   前記複数の画素は行方向および列方向に配列され、
   前記スイッチは隣接する行の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
8. 請求項１に記載のイメージセンサであって、
   前記複数の画素は行方向および列方向に配列され、
   前記スイッチは隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
9. 請求項１に記載のイメージセンサであって、
   前記複数の画素は行方向および列方向に配列され、
   前記スイッチは隣接する行および隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
10. 請求項３に記載のイメージセンサであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
11. 請求項３に記載のイメージセンサであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
12. 請求項３に記載のイメージセンサであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行および隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
13. 請求項１に記載のイメージセンサであって、
    前記複数の画素に亘るカラーフィルタアレイをさらに備え、
    前記スイッチは、前記カラーフィルタアレイ中の同一色のカラーフィルタにカバーされた隣接画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
14. 請求項３に記載のイメージセンサであって、
    前記複数の画素に亘るカラーフィルタアレイをさらに備え、
    前記スイッチは、前記カラーフィルタアレイ中の同一色のカラーフィルタにカバーされた隣接画素の電荷−電圧変換領域を選択的に接続することを特徴とするイメージセンサ。
15. 請求項１に記載のイメージセンサであって、
    前記スイッチは、前記電荷−電圧変換領域の所望の静電容量を形成する機能、または隣接するフォトディテクタから放出される電荷を結合する手段となる機能の両方もしくはいずれかを果たすことを特徴とするイメージセンサ。
16. 請求項１に記載のイメージセンサであって、
    前記スイッチは前記電荷−電圧変換領域の所望の静電容量を形成する機能を果たすことを特徴とするイメージセンサ。
17. 請求項１に記載のイメージセンサであって、
    前記スイッチは隣接するフォトディテクタから放出される電荷を結合する手段となる機能を果たすことを特徴とするイメージセンサ。
18. イメージセンサを備えたカメラであって、
    前記イメージセンサは、
    複数の画素であって少なくとも２つの画素がそれぞれ（ａ）フォトディテクタ、（ｂ）電荷−電圧変換領域及び（ｃ）増幅器への入力部を含む複数の画素と、
    前記電荷−電圧変換領域同士を選択的に接続するスイッチと、
    を備えることを特徴とするカメラ。
19. 請求項１８に記載のカメラであって、
    各電荷−電圧変換領域が転送ゲートによって前記フォトディテクタに接続されていることを特徴とするカメラ。
20. 請求項１８に記載のカメラであって、
    各電荷−電圧変換領域が前記フォトディテクタの一部として一体的に形成されていることを特徴とするカメラ。
21. 請求項２０に記載のカメラであって、
    前記フォトディテクタはフォトダイオードであることを特徴とするカメラ。
22. 請求項１８に記載のカメラであって、
    前記スイッチはトランジスタであることを特徴とするカメラ。
23. 請求項２２に記載のカメラであって、
    前記トランジスタはＮＭＯＳトランジスタであることを特徴とするカメラ。
24. 請求項１８に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
25. 請求項１８に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
26. 請求項１８に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行および隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
27. 請求項２０に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
28. 請求項２０に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
29. 請求項２０に記載のカメラであって、
    前記複数の画素は行方向および列方向に配列され、
    前記スイッチは隣接する行および隣接する列の画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
30. 請求項１８に記載のカメラであって、
    前記複数の画素に亘るカラーフィルタアレイをさらに備え、
    前記スイッチは、前記カラーフィルタアレイ中の同一色のカラーフィルタにカバーされた隣接画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
31. 請求項２０に記載のカメラであって、
    前記複数の画素に亘るカラーフィルタアレイをさらに備え、
    前記スイッチは、前記カラーフィルタアレイ中の同一色のカラーフィルタにカバーされた隣接画素の電荷−電圧変換領域を選択的に接続することを特徴とするカメラ。
32. 請求項１８に記載のカメラであって、
    前記スイッチは、前記電荷−電圧変換領域の所望の静電容量を形成する機能、または隣接するフォトディテクタから放出される電荷を結合する手段となる機能の両方もしくはいずれかを果たすことを特徴とするカメラ。
33. 請求項１８に記載のカメラであって、
    前記スイッチは前記電荷−電圧変換領域の所望の静電容量を形成する機能を果たすことを特徴とするカメラ。
34. 請求項１８に記載のカメラであって、
    前記スイッチは隣接するフォトディテクタから放出される電荷を結合する手段となる機能を果たすことを特徴とするカメラ。

Images