KR101985701B1 - 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법 - Google Patents

비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법 Download PDF

Info

Publication number
KR101985701B1
KR101985701B1 KR1020130056405A KR20130056405A KR101985701B1 KR 101985701 B1 KR101985701 B1 KR 101985701B1 KR 1020130056405 A KR1020130056405 A KR 1020130056405A KR 20130056405 A KR20130056405 A KR 20130056405A KR 101985701 B1 KR101985701 B1 KR 101985701B1
Authority
KR
South Korea
Prior art keywords
column
unit
pixel
counting
signal
Prior art date
Application number
KR1020130056405A
Other languages
English (en)
Other versions
KR20140136198A (ko
Inventor
황원석
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130056405A priority Critical patent/KR101985701B1/ko
Priority to US14/052,401 priority patent/US9473717B2/en
Publication of KR20140136198A publication Critical patent/KR20140136198A/ko
Application granted granted Critical
Publication of KR101985701B1 publication Critical patent/KR101985701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

본 기술은 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법에 관한 것으로, 카운터의 비닝 모드 동작 시, 사용되지 않는 컬럼에 위치하는 카운터에서 전력이 소모되는 것을 방지하기 위하여, 카운터의 입력 또는 카운터의 클럭을 조절(차단)하는 카운팅 장치 및 그 방법을 제공한다. 이러한 카운팅 장치는, 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀 신호를 차단하는 제 1 연산부; 상기 제 1 연산부의 출력 신호와 카운터 클럭(counter clock)을 연산하는 제 2 연산부; 및 상기 제 2 연산부의 출력 신호를 카운팅하는 카운팅부를 포함할 수 있다.

Description

비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법{COUNTING APPARATUS FOR POWER CONSUMPTION REDUCTION IN BINNING MODE AND METHOD THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 비닝(binning) 모드를 사용하는 컬럼 패러럴(column parallel) 구조의 씨모스 이미지 센서에서 카운터(counter)의 전력 소모를 감소시키기 위한 카운팅 장치 및 그 방법에 관한 것이다.
종래의 경우 리드-아웃(read-out) 동안 인접한 픽셀(pixel)의 전하를 합하는 비닝(binning) 모드 동작 시에 차이를 두지 않고 동일하게 카운터 어레이(counter array) 동작을 수행하였다. 때문에 비닝 모드 동작 시에 사용되지 않는 컬럼(column)이 존재하게 되고, 그에 의하여 불필요하게 전력이 소모되는 문제점이 있다. 예를 들어, 싱글 슬로프 아날로그-디지털 변환기(single slope ADC)를 사용한 컬럼 패러럴(column parallel) 구조의 씨모스 이미지 센서는 비닝 모드 동작 시 사용되지 않는 컬럼을 갖게 되며, 이러한 사용되지 않는 컬럼(column)에 의하여 불필요한 전력 소모가 야기된다.
또한, 2X2 또는 3X3 비닝(binning) 모드 동작 시에는 카운터 클럭 속도(counter clock speed)가 필연적으로 증가하게 되고, 이렇게 증가하는 카운터 클럭 속도에 따른 전력(power) 소모는 I2*R 드랍(drop, I는 전류, R은 저항)을 통하여 공급 전압 드랍을 야기하며, 그에 따라 안정적인 회로 동작이 방해를 받게 된다.
본 발명의 일 실시예는 카운터(counter)의 비닝(binning) 모드 동작 시, 사용되지 않는 컬럼(column)에 위치하는 카운터에서 전력이 소모되는 것을 방지하기 위하여, 카운터의 입력을 조절(차단)하는 카운팅 장치 및 그 방법을 제공한다.
또한, 본 발명의 다른 실시예는 카운터(counter)의 비닝(binning) 모드 동작 시, 사용되지 않는 컬럼(column)에 위치하는 카운터에서 전력이 소모되는 것을 방지하기 위하여, 카운터의 클럭(clock)을 조절(차단)하는 카운팅 장치 및 그 방법을 제공한다.
본 발명의 일실시예에 따른 카운팅 장치는, 카운팅 장치에 있어서, 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀 신호를 차단하는 제 1 연산부; 상기 제 1 연산부의 출력 신호와 카운터 클럭(counter clock)을 연산하는 제 2 연산부; 및 상기 제 2 연산부의 출력 신호를 카운팅하는 카운팅부를 포함할 수 있다.
또한, 본 발명의 일실시예에 따른 카운팅 방법은, 카운팅 방법에 있어서, (a) 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀 신호를 차단하는 단계; (b) 상기 (a) 단계의 연산 결과와 카운터 클럭(counter clock)을 연산하는 단계; 및 (c) 상기 (b) 단계의 연산 결과를 카운팅하는 단계를 포함할 수 있다.
한편, 본 발명의 다른 실시예에 따른 카운팅 장치는, 카운팅 장치에 있어서, 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭을 차단하는 제 1 연산부; 상기 제어부로부터의 카운터 클럭과 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하거나, 상기 제 1 연산부의 출력 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 연산하는 제 2 연산부; 및 상기 제 2 연산부의 출력 신호를 카운팅하는 카운팅부를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 카운팅 방법, 카운팅 방법에 있어서, (a) 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭을 차단하는 단계; (b) 상기 제어부로부터의 카운터 클럭과 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하거나, 상기 (a) 단계의 연산 결과와 상기 픽셀 어레이로부터의 픽셀 신호를 연산하는 단계; 및 (c) 상기 (b) 단계의 연산 결과를 카운팅하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 카운터(counter)의 비닝(binning) 모드 동작 시, 사용되지 않는 카운터(counter)의 입력 또는 클럭(clock) 공급을 차단함으로써, 불필요한 전력 소모를 방지할 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 사용되지 않는 카운터(counter)의 입력 또는 클럭(clock)의 차단을 통하여 불필요한 전력 소모를 차단함으로써, 카운터 클럭(counter clock)의 속도(speed) 증가에 따라 공급 전압이 떨어지는 것을 효율적으로 통제하여 안정적으로 회로 동작을 유지할 수 있는 효과가 있다.
도 1은 일반적인 픽셀 비닝 과정을 설명하기 위한 도면이다.
도 2는 일반적인 싱글 슬로프 아날로그-디지털 변환기(single slope ADC)를 사용한 컬럼 패러럴(column parallel) 구조의 씨모스 이미지 센서에 대한 일예시도이다.
도 3은 본 발명의 일 실시예에 따른 카운팅 장치의 구성도이다.
도 4는 본 발명의 다른 실시예에 따른 카운팅 장치의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 카운팅 방법에 대한 흐름도이다.
도 6은 본 발명의 다른 실시예에 따른 카운팅 방법에 대한 흐름도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 일반적인 픽셀 비닝 과정을 설명하기 위한 도면이다.
도 1에 도시된 "101"의 픽셀 어레이는 영상을 추출하는 현재 픽셀이 비닝되지 않는 상태를 나타내고, "102"의 픽셀 어레이는 영상을 추출하는 현재 픽셀의 일부가 2X2 비닝된 결과를 나타낸다. 픽셀 어레이(102)에서 비닝된 픽셀들은 하나의 픽셀로 간주되어 이로부터 영상이 도출될 수 있다.
일반적으로, 픽셀 비닝부(도면에 도시되지 않음)는 현재 픽셀의 출력 레벨에 기초하여 현재 픽셀에 대해 픽셀 비닝을 수행할 수 있다.
여기서, 현재 픽셀에 대해 픽셀 비닝을 수행한다는 것은 현재 픽셀에 인접한 주변 픽셀들의 출력 레벨과 현재 픽셀의 출력 레벨을 합산하는 것을 의미한다. 결국, 픽셀 비닝을 수행한 경우 픽셀 비닝을 수행하지 않은 경우보다 출력 레벨이 높기 때문에, 픽셀 비닝으로 인해 픽셀 어레이(102)의 정밀도가 향상될 수 있다.
최초로, 현재 픽셀을 비닝할 때 시작점은 임의로 설정될 수 있다. 또한, 현재 픽셀에 인접한 주변 픽셀들은 현재 픽셀과 유사한 특성의 영상을 나타낼 확률이 높기 때문에, 픽셀 비닝부는 현재 픽셀에 인접한 주변 픽셀을 현재 픽셀과 비닝할 수 있다. 그리고 픽셀 비닝부는 2X2 또는 3X3과 같이 정사각형 형태로 픽셀이 비닝되도록 현재 픽셀과 비닝할 주변 픽셀을 결정할 수 있다. 그러나 픽셀 비닝부는 경우에 따라 직사각형 형태로 픽셀이 비닝되도록 주변 픽셀을 결정할 수도 있다.
도 2는 일반적인 싱글 슬로프 아날로그-디지털 변환기(single slope ADC)를 사용한 컬럼 패러럴(column parallel) 구조의 씨모스 이미지 센서에 대한 일예시도이다.
도 2는 싱글 슬로프 아날로그-디지털 변환기를 사용하는 컬럼 패러럴 구조의 씨모스 이미지 센서에서 2X2 비닝 시 액티브(active) 영역을 표시(해칭 부분)하여 나타내고 있다. 도 2의 "201"은 2X2 비닝 모드 액티브 픽셀(200)이 표시된 픽셀 어레이를 나타내고, "202"는 싱글 슬로프 아날로그-디지털 변환기 어레이를 나타내고 있다.
이때, 도 2에 도시된 바와 같이, 2X2 비닝 모드 동작 시, 사용되는 컬럼의 카운터 부분(203, 205)이 존재하고, 또한 사용되지 않는 컬럼의 카운터 부분(204, 206)이 존재하게 된다.
그런데, 2X2 비닝 모드 동작 시에 사용되지 않는 컬럼(column)의 카운터에 의하여 불필요하게 전력이 소모된다. 또한, 2X2 비닝 모드 동작 시에는 카운터 클럭 속도(counter clock speed)가 필연적으로 증가하게 되고, 이렇게 증가하는 카운터 클럭 속도에 따른 전력(power) 소모는 공급 전압 드랍을 야기하며, 그에 따라 안정적인 회로 동작이 방해를 받게 된다.
따라서 본 발명의 일 실시예에서는 카운터의 비닝 모드 동작 시, 사용되지 않는 컬럼(column)에 위치하는 카운터에서 전력이 소모되는 것을 방지하기 위하여, 카운터의 입력을 조절(차단)한다.
또한, 본 발명의 다른 실시예에서는 카운터의 비닝 모드 동작 시, 사용되지 않는 컬럼(column)에 위치하는 카운터에서 전력이 소모되는 것을 방지하기 위하여, 카운터의 클럭(clock)을 조절(차단)한다.
도 3은 본 발명의 일 실시예에 따른 카운팅 장치의 구성도이다.
도 3에서 r0, r1, r2, r3는 픽셀 어레이(201)로부터 입력되는 픽셀 신호를 나타낸다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 카운팅 장치는, 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(310)로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀(pixel) 신호를 차단하는 제 1 연산부(신호 차단부, 330)와, 제 1 연산부(330)의 출력 신호와 카운터 클럭(counter clock)을 연산하는 제 2 연산부(340)와, 제 2 연산부(340)의 출력 신호를 카운팅하는 카운팅부(350)를 포함한다.
이때, 제어부(310)는 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 하이(High) 또는 로우(Low) 제어 신호를 제 1 연산부(330)로 송출한다. 즉, 제어부(310)는 비닝(binning) 모드 동작 시 특정 칼럼이 사용되는 경우 해당 칼럼(사용 컬럼)에 위치하는 논리곱 게이트(331, 332)로 하이(High) 제어 신호(제 1 제어 신호)를 송출하고, 비닝(binning) 모드 동작 시 특정 칼럼이 사용되지 않는 경우 해당 칼럼(비사용 컬럼)에 위치하는 논리곱 게이트(333, 334)로 로우(Low) 제어 신호(제 2 제어 신호)를 송출한다. 여기서, 제어부(310)는 씨모스 이미지 센서(CIS) 전체를 제어하는 시스템 제어부일 수 있고, 또는 컬럼 제어부일 수도 있으며, 또는 외부의 제어부일 수도 있다.
그리고 제 1 연산부(330)는 복수의 논리곱 게이트(And gate, 331 내지 334)를 포함한다. 이때, 제 1 연산부(330)는 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(310)로부터 송출되는 제 1 또는 제 2 제어 신호(하이 또는 로우 제어 신호)와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 복수의 논리곱 게이트(331 내지 334)의 입력으로 연결하여 논리곱 연산함으로써, 사용 컬럼의 픽셀(pixel) 신호를 제 2 연산부(340)로 전달하고, 비사용 컬럼의 픽셀(pixel) 신호를 차단한다. 즉, 논리곱 게이트(331, 332)는 비닝(binning) 모드 동작 시 해당 칼럼이 사용됨에 따라 제어부(310)로부터 송출되는 제 1 제어 신호(하이 제어 신호)와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 논리곱 연산하여 연산 결과를 제 2 연산부(340)로 출력하고, 논리곱 게이트(333, 334)는 비닝(binning) 모드 동작 시 해당 칼럼이 사용되지 않음에 따라 제어부(310)로부터 송출되는 제 2 제어 신호(로우 제어 신호)와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 논리곱 연산하여 해당 비사용 컬럼의 픽셀(pixel) 신호를 차단한다. 한편, 제 1 연산부(신호 차단부, 330)는 비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(310)로부터 송출되는 제 1 또는 제 2 제어 신호(하이 또는 로우 제어 신호)에 의하여 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 전달 또는 차단하기 위한 스위칭부로 구현할 수도 있다.
그리고 제 2 연산부(340)는 복수의 논리곱 게이트(And gate)를 포함한다. 이때, 제 2 연산부(340)는 제 1 연산부(330)의 출력 신호(IN)와 카운터 클럭(CLK)을 복수의 논리곱 게이트(And gate)의 입력으로 연결하여 논리곱 연산을 수행하여 연산 결과를 카운팅부(350)로 출력한다. 이때, 비사용 컬럼에 위치하는 논리곱 게이트(후단의 두 개)는 전술한 논리곱 게이트(333, 334)에서 해당 비사용 컬럼의 픽셀(pixel) 신호를 차단하였기 때문에 연산 결과를 카운팅부(350)로 출력할 수 없다. 여기서, 일예로 카운터 클럭(CLK)은 제어부(310)로부터 클럭 구동부(320)를 통하여 입력받을 수 있다.
그리고 카운팅부(350)는 복수의 LSB(Least Significant Bit) 카운터를 포함한다. 이때, 전단의 두 개의 LSB 카운터(카운터0, 카운터1)는 제 2 연산부(340)의 출력 신호를 카운팅하나, 후단의 두 개의 LSB 카운터(카운터2, 카운터3)는 제 2 연산부(340)로부터 출력 신호가 입력되지 않기 때문에 카운팅 동작을 수행하지 않는다.
도 4는 본 발명의 다른 실시예에 따른 카운팅 장치의 구성도이다.
도 4에서 r0, r1, r2, r3는 픽셀 어레이(201)로부터 입력되는 픽셀 신호를 나타낸다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 카운팅 장치는, 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(410)로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭(counter clock)을 차단하는 제 1 연산부(클럭 차단부, 430)와, 제어부(410)로부터의 카운터 클럭과 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산하거나, 제 1 연산부(430)의 출력 신호와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산하는 제 2 연산부(440)와, 제 2 연산부(440)의 출력 신호를 카운팅하는 카운팅부(450)를 포함한다.
이때, 제어부(410)는 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 카운터 클럭과 로우(Low) 제어 신호를 제 1 연산부(430)로 송출하고, 카운터 클럭(counter clock)을 제 2 연산부(440)로 송출한다. 즉, 제어부(410)는 비닝(binning) 모드 동작 시 특정 칼럼이 사용되는 경우 해당 칼럼(사용 컬럼)에 위치하는 제 2 연산부(440)의 논리곱 게이트로 클럭 구동부(420)를 통하여 카운터 클럭(counter clock)을 공급하고, 비닝(binning) 모드 동작 시 특정 칼럼이 사용되지 않는 경우 제 1 연산부(430)로 카운터 클럭과 로우(Low) 제어 신호를 송출하여 해당 칼럼(비사용 컬럼)에 위치하는 제 2 연산부(440)의 논리곱 게이트로 신호(카운터 클럭)가 전달되지 않도록 한다. 여기서, 제어부(410)는 씨모스 이미지 센서(CIS) 전체를 제어하는 시스템 제어부일 수 있고, 또는 컬럼 제어부일 수도 있으며, 또는 외부의 제어부일 수도 있다.
그리고 제 1 연산부(430)는 논리곱 게이트(And gate)를 포함한다. 이때, 제 1 연산부(430)는 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(410)로부터 송출되는 제어 신호(로우 제어 신호)와 카운터 클럭(counter clock)을 논리곱 게이트의 입력으로 연결하여 논리곱 연산함으로써, 제 2 연산부(440)의 비사용 컬럼으로 입력되는 카운터 클럭을 차단한다. 한편, 제 1 연산부(클럭 차단부, 430)는 비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(410)로부터 송출되는 제어 신호에 의하여, 제어부(410)로부터 제 2 연산부(440)의 비사용 컬럼으로 입력되는 카운터 클럭을 차단하기 위한 스위칭부로 구현할 수도 있다.
그리고 제 2 연산부(440)는 복수의 논리곱 게이트(And gate)를 포함한다. 이때, 제 2 연산부(440)는 제어부(410)로부터의 카운터 클럭과 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 논리곱 게이트(And gate)의 입력으로 연결하여 논리곱 연산을 수행하여 연산 결과를 카운팅부(450)로 출력하거나, 제 1 연산부(430)의 출력 신호와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 논리곱 게이트(And gate)의 입력으로 연결하여 논리곱 연산을 수행한다. 이때, 비사용 컬럼에 위치하는 논리곱 게이트(후단의 두 개)는 전술한 제 1 연산부(430)에서 해당 비사용 컬럼으로 입력되는 카운터 클럭을 차단하였기 때문에 연산 결과를 카운팅부(450)로 출력할 수 없다.
그리고 카운팅부(450)는 복수의 LSB(Least Significant Bit) 카운터를 포함한다. 이때, 전단의 두 개의 LSB 카운터(카운터0, 카운터1)는 제 2 연산부(440)의 출력 신호를 카운팅하나, 후단의 두 개의 LSB 카운터(카운터2, 카운터3)는 제 2 연산부(440)로부터 출력 신호가 입력되지 않기 때문에 카운팅 동작을 수행하지 않는다.
도 5는 본 발명의 일 실시예에 따른 카운팅 방법에 대한 흐름도로서, 구체적인 실시예는 도 3에서 설명한 바와 같으므로, 여기서는 그 동작 절차를 간략하게 설명하기로 한다.
먼저, 제 1 연산부(신호 차단부, 330)가 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(310)로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀(pixel) 신호를 차단한다(510).
이후, 제 2 연산부(340)가 제 1 연산부(330)의 출력 신호(제 1 연산 결과)와 카운터 클럭(counter clock)을 연산한다(520).
이후, 카운팅부(350)가 제 2 연산부(340)의 출력 신호(제 2 연산 결과)를 카운팅한다(530).
도 6은 본 발명의 다른 실시예에 따른 카운팅 방법에 대한 흐름도로서, 구체적인 실시예는 도 4에서 설명한 바와 같으므로, 여기서는 그 동작 절차를 간략하게 설명하기로 한다.
먼저, 제 1 연산부(클럭 차단부, 430)가 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부(410)로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭(counter clock)을 차단한다(610).
이후, 제 2 연산부(440)가 제어부(410)로부터의 카운터 클럭과 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산하거나, 제 1 연산부(430)의 출력 신호(제 1 연산 결과)와 픽셀 어레이(201)로부터 입력되는 픽셀(pixel) 신호를 연산한다(620).
이후, 카운팅부(450)가 제 2 연산부(440)의 출력 신호(제 2 연산 결과)를 카운팅한다(630).
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
310, 410 : 제어부 320, 420 : 클럭 구동부
330, 430 : 제 1 연산부 340, 440 : 제 2 연산부
350, 450 : 카운팅부

Claims (13)

  1. 카운팅 장치에 있어서,
    비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀 신호를 차단하는 제 1 연산부;
    상기 제 1 연산부의 출력 신호와 카운터 클럭(counter clock)을 연산하는 제 2 연산부; 및
    상기 제 2 연산부의 출력 신호를 카운팅하는 카운팅부
    를 포함하되,
    상기 제 1 연산부는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 복수의 논리곱 게이트를 이용하여 논리곱 연산하여, 사용 컬럼의 픽셀 신호를 상기 제 2 연산부로 출력하고, 상기 비사용 컬럼의 픽셀 신호를 차단하는 카운팅 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 1 연산부는,
    비닝 모드 동작 시 제 1 칼럼이 사용됨에 따라 상기 제어부로부터 송출되는 제 1 제어 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 논리곱 연산하여 연산 결과를 상기 제 2 연산부로 출력하는 제 1 논리곱 게이트; 및
    비닝 모드 동작 시 제 2 칼럼이 사용되지 않음(비사용 컬럼)에 따라 상기 제어부로부터 송출되는 제 2 제어 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 논리곱 연산하여 상기 비사용 컬럼의 픽셀 신호를 차단하는 제 2 논리곱 게이트
    를 포함하는 카운팅 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 1 연산부는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제 1 또는 제 2 제어 신호에 의하여 상기 픽셀 어레이로부터의 픽셀 신호를 전달 또는 차단하기 위한 스위칭부
    를 포함하는 카운팅 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제 2 연산부는,
    상기 제 1 연산부의 출력 신호와 카운터 클럭(CLK)을 복수의 논리곱 게이트를 이용하여 논리곱 연산을 수행하여 연산 결과를 상기 카운팅부로 출력하는, 카운팅 장치.
  6. 카운팅 장치에 있어서,
    비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭을 차단하는 제 1 연산부;
    상기 제어부로부터의 카운터 클럭과 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하거나, 상기 제 1 연산부의 출력 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 연산하는 제 2 연산부; 및
    상기 제 2 연산부의 출력 신호를 카운팅하는 카운팅부
    를 포함하는 카운팅 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 제 1 연산부는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제어 신호와 카운터 클럭을 논리곱 게이트를 이용하여 논리곱 연산하여, 상기 제 2 연산부의 상기 비사용 컬럼으로 입력되는 카운터 클럭을 차단하는, 카운팅 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 제 1 연산부는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제어 신호에 의하여, 상기 제어부로부터 상기 제 2 연산부의 상기 비사용 컬럼으로 입력되는 카운터 클럭을 차단하기 위한 스위칭부
    를 포함하는 카운팅 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 제 2 연산부는,
    상기 제어부로부터의 카운터 클럭과 상기 픽셀 어레이로부터의 픽셀 신호를 논리곱 연산하여 연산 결과를 상기 카운팅부로 출력하는 제 1 논리곱 게이트; 및
    상기 제 1 연산부의 출력 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 논리곱 연산하는 제 2 논리곱 게이트
    를 포함하는 카운팅 장치.
  10. 카운팅 방법에 있어서,
    (a) 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하여 비사용 컬럼의 픽셀 신호를 차단하는 단계;
    (b) 상기 (a) 단계의 연산 결과와 카운터 클럭(counter clock)을 연산하는 단계; 및
    (c) 상기 (b) 단계의 연산 결과를 카운팅하는 단계
    를 포함하되,
    상기 (a) 단계는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제 1 또는 제 2 제어 신호와 상기 픽셀 어레이로부터의 픽셀 신호를 복수의 논리곱 게이트를 이용하여 논리곱 연산하여, 사용 컬럼의 픽셀 신호를 전달하고, 상기 비사용 컬럼의 픽셀 신호를 차단하는 카운팅 방법.
  11. 삭제
  12. 카운팅 방법에 있어서,
    (a) 비닝(binning) 모드 동작 시 각 칼럼의 사용 여부에 따라 제어부로부터 송출되는 제어 신호와 카운터 클럭(counter clock)을 연산하여 비사용 컬럼의 카운터 클럭을 차단하는 단계;
    (b) 상기 제어부로부터의 카운터 클럭과 픽셀 어레이로부터의 픽셀(pixel) 신호를 연산하거나, 상기 (a) 단계의 연산 결과와 상기 픽셀 어레이로부터의 픽셀 신호를 연산하는 단계; 및
    (c) 상기 (b) 단계의 연산 결과를 카운팅하는 단계
    를 포함하는 카운팅 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서,
    상기 (a) 단계는,
    비닝 모드 동작 시 각 칼럼의 사용 여부에 따라 상기 제어부로부터 송출되는 제어 신호와 카운터 클럭을 논리곱 게이트를 이용하여 논리곱 연산하여, 상기 비사용 컬럼으로 입력되는 카운터 클럭을 차단하는, 카운팅 방법.
KR1020130056405A 2013-05-20 2013-05-20 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법 KR101985701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130056405A KR101985701B1 (ko) 2013-05-20 2013-05-20 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법
US14/052,401 US9473717B2 (en) 2013-05-20 2013-10-11 Counting device for reducing power consumption in binning mode and method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056405A KR101985701B1 (ko) 2013-05-20 2013-05-20 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20140136198A KR20140136198A (ko) 2014-11-28
KR101985701B1 true KR101985701B1 (ko) 2019-06-04

Family

ID=51895489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056405A KR101985701B1 (ko) 2013-05-20 2013-05-20 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법

Country Status (2)

Country Link
US (1) US9473717B2 (ko)
KR (1) KR101985701B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9749555B2 (en) * 2014-02-04 2017-08-29 Semiconductor Components Industries, Llc Arithmetic memory with horizontal binning capabilities for imaging systems

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159271A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 固体撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10146902A1 (de) * 2000-09-25 2002-09-19 Sensovation Ag Bildsensor, Vorrichtung und Verfahren für optische Messungen
US7257278B2 (en) * 2003-02-26 2007-08-14 Hewlett-Packard Development Company, L.P. Image sensor for capturing and filtering image data
JP4717879B2 (ja) * 2004-05-05 2011-07-06 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 処理ユニットのアレイを備える電子デバイス
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
US7768562B2 (en) * 2006-10-10 2010-08-03 Micron Technology, Inc. Method, apparatus and system providing imager vertical binning and scaling using column parallel sigma-delta digital conversion
JP4853445B2 (ja) * 2007-09-28 2012-01-11 ソニー株式会社 Ａ／ｄ変換回路、固体撮像素子、およびカメラシステム
US8798386B2 (en) * 2010-04-22 2014-08-05 Broadcom Corporation Method and system for processing image data on a per tile basis in an image sensor pipeline
KR101198249B1 (ko) * 2010-07-07 2012-11-07 에스케이하이닉스 주식회사 이미지센서의 컬럼 회로 및 픽셀 비닝 회로
US8525895B2 (en) * 2010-07-29 2013-09-03 Apple Inc. Binning compensation filtering techniques for image signal processing
KR101758090B1 (ko) * 2010-12-06 2017-07-17 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
KR101811637B1 (ko) 2011-05-02 2017-12-26 삼성전자주식회사 선택적인 픽셀 비닝 장치 및 방법
US9661243B2 (en) * 2013-03-15 2017-05-23 Forza Silicon Corporation CMOS image sensor with column-wise selective charge-domain binning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159271A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 固体撮像装置

Also Published As

Publication number Publication date
KR20140136198A (ko) 2014-11-28
US9473717B2 (en) 2016-10-18
US20140340551A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
US10690755B2 (en) Solid-state imaging device having increased distance measurement accuracy and increased distance measurement range
JP5764783B2 (ja) 固体撮像装置
TWI533697B (zh) 影像感測器中之暫停行讀出
CN106068562B (zh) 固态成像器件及成像装置
EP2782258A1 (en) Lamp signal generation circuit and cmos image sensor
CN110024375B (zh) 固态摄像装置和测距摄像装置
US8384813B2 (en) Suspending column addressing in image sensors
JP2013070240A5 (ko)
US8558933B2 (en) Imaging device and imaging apparatus
EP3443740A1 (en) Image sensors with dynamic pixel binning
US20110304756A1 (en) Imaging apparatus
US11415458B2 (en) Photoelectric conversion apparatus, imaging system, and moving object
JP5764784B2 (ja) 固体撮像装置
JP6630432B2 (ja) 距離画像処理装置、距離画像取得装置、及び距離画像処理方法
KR101985701B1 (ko) 비닝 모드 시 전력 소모 감소를 위한 카운팅 장치 및 그 방법
US9832406B2 (en) Solid-state imaging device and imaging apparatus
US20110157444A1 (en) Suspending column readout in image sensors
JP2015159463A5 (ko)
US9185311B2 (en) Image sensor with a split-counter architecture
US20160370946A1 (en) Signal processing system, touch panel system, and electronic device
WO2022116675A1 (zh) 物体探测方法、装置、存储介质和电子设备
JP2021069061A5 (ko)
CN103139486A (zh) 图像传感器结构、图像传感器电路及其信号处理方法
JP2013093833A5 (ko)
KR102003909B1 (ko) 픽셀 신호 처리 장치 및 그를 이용한 씨모스 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant