JP2010212769A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2010212769A
JP2010212769A JP2009053724A JP2009053724A JP2010212769A JP 2010212769 A JP2010212769 A JP 2010212769A JP 2009053724 A JP2009053724 A JP 2009053724A JP 2009053724 A JP2009053724 A JP 2009053724A JP 2010212769 A JP2010212769 A JP 2010212769A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
transistor
pixel
pixel units
conversion elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009053724A
Other languages
English (en)
Other versions
JP5267867B2 (ja
Inventor
Zenzo Suzuki
善三 鈴木
Katsumi Dosaka
勝己 堂阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009053724A priority Critical patent/JP5267867B2/ja
Priority to US12/700,316 priority patent/US8441565B2/en
Priority to KR1020100019826A priority patent/KR101691660B1/ko
Publication of JP2010212769A publication Critical patent/JP2010212769A/ja
Priority to US13/864,703 priority patent/US8947567B2/en
Application granted granted Critical
Publication of JP5267867B2 publication Critical patent/JP5267867B2/ja
Priority to US14/591,871 priority patent/US9615042B2/en
Priority to US15/438,265 priority patent/US20170162615A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】高画質と広ダイナミックレンジとを両立可能な撮像装置を提供する。
【解決手段】撮像装置に含まれる各画素ユニットＰＵは、４個のフォトダイオードＰＤと、４個の転送トランジスタＴＸと、フォトダイオードＰＤで発生した電荷を蓄積する電荷蓄積部ＦＤＵ（４個のフローティングディフュージョンＦＤ）と、増幅トランジスタＡＭＩと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴとを含む。撮像装置は、さらに、複数の接続トランジスタＳＷを含む。各接続トランジスタＳＷは、複数の画素ユニットＰＵのうち２個の画素ユニットＰＵの電荷蓄積部ＦＤＵの間を接続する。走査回路は、読出モードに応じて接続トランジスタＳＷをオン状態またはオフ状態に切替える。
【選択図】図２

Description

この発明は、光電変換機能を有数する撮像装置に関する。
ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal-Oxide Semiconductor）などのイメージセンサでは、高感度、高Ｓ／Ｎ（Signal-to-Noise）比を維持したまま、ダイナミックレンジを広げることが望まれている。広ダイナミックレンジ化の可能な撮像装置として、たとえば、以下の技術が知られている。
特開２００６−２１７４１０号公報（特許文献１）に開示される技術では、撮像装置の各画素が、フォトダイオードと、転送トランジスタと、フローティングディフュージョン（フローティング領域）と、オーバーフローゲートと、蓄積容量と、リセットトランジスタと、蓄積トランジスタと、増幅トランジスタと、選択トランジスタとを含む（同文献の図１参照）。
ここで、フォトダイオードは、光を受光して光電荷を生成および蓄積する。転送トランジスタは、フォトダイオードに隣接して設けられ、フォトダイオードで生成された光電荷を転送する。フローティングディフュージョンは、転送トランジスタを介してフォトダイオードに接続して設けられる。オーバーフローゲートは、蓄積動作時にフォトダイオードからあふれる光電荷を転送するため、フォトダイオードに隣接して設けられる。蓄積容量は、蓄積動作時にフォトダイオードからあふれる光電荷を、オーバーフローゲートを通じて蓄積する。リセットトランジスタは、フローティングディフュージョンに接続して形成され、蓄積容量およびフローティングディフュージョン内の信号電荷を排出する。蓄積トランジスタは、フローティングディフュージョンと蓄積容量の間に設けられる。増幅トランジスタは、フローティングディフュージョンの信号電荷またはフローティングディフュージョンと蓄積容量の信号電荷を電圧として読み出す。選択トランジスタは、増幅トランジスタに接続して設けられ画素ないしは画素ブロックを選択する。
また、特開２００６−２４５５２２号公報（特許文献２）に開示される技術では、撮像装置の各画素が、フォトダイオードと、転送トランジスタと、フローティングディフュージョンと、第１および第２の蓄積容量と、リセットトランジスタと、第１および第２の蓄積トランジスタと、増幅トランジスタと、選択トランジスタとを含む（同文献の図１参照）。
ここで、フォトダイオードは、光を受光して光電荷を生成する。転送トランジスタは、フォトダイオードに隣接して設けられ、フォトダイオードで生成された光電荷を転送する。フローティングディフュージョンは、転送トランジスタを介してフォトダイオードに接続して設けられる。第１および第２の蓄積容量は、露光蓄積動作時にフォトダイオードからあふれる光電荷を、転送トランジスタを通じて蓄積する。リセットトランジスタは、第１の蓄積容量に接続して形成され、第１の蓄積容量、第２の蓄積容量、およびフローティングディフュージョン内の信号電荷を排出する。第１の蓄積トランジスタは、フローティングディフュージョンと第１の蓄積容量の間に設けられる。第２の蓄積トランジスタは、第１の蓄積容量と第２の蓄積容量の間に設けられる。増幅トランジスタは、フローティングディフュージョンの信号電荷、またはフローティングディフュージョンと第１の蓄積容量の信号電荷、またはフローティングディフュージョンと第１の蓄積容量と第２の蓄積容量の信号電荷を電圧として読み出す。選択トランジスタは、増幅トランジスタに接続して設けられ画素ないしは画素ブロックを選択する。
特開２００６−２１７４１０号公報 特開２００６−２４５５２２号公報
上記の文献に記載された撮像装置は、各画素に付加された容量素子をフローティングディフュージョンに接続するか否かをトランジスタスイッチによって切替える。このように容量素子を接続するか否かによって、ダイナミックレンジの調整が行なわれる。
しかしながら、この技術の場合、容量素子を付加したために、画素に占めるフォトダイオードの面積の割合が従来よりも小さくなり、高画質を維持することが困難であると考えられる。したがって、この技術は、監視カメラや車載カメラなどのように、画質よりもダイナミックレンジを優先するような用途には適しているかもしれないが、デジタルカメラのように高画質を維持した上で、ダイナミックレンジを広げる必要がある用途には、適していない。
したがって、この発明の目的は、高画質と広ダイナミックレンジとを両立可能な撮像装置を提供することである。
この発明は要約すれば撮像装置であって、複数の画素ユニットと、複数の接続トランジスタと、走査回路とを備える。ここで、複数の画素ユニットの各々は、複数の光電変換素子と、複数の転送トランジスタと、電荷蓄積部とを含む。
複数の画素ユニット各々において、複数の光電変換素子の各々は、入射光に応じた電荷を発生する。複数の転送トランジスタは、複数の光電変換素子にそれぞれ対応し、各々が、対応の光電変換素子で発生した電荷を転送する。電荷蓄積部は、複数の転送トランジスタを介して複数の光電変換素子と接続され、複数の光電変換素子の各々で発生した電荷を蓄積する。
また、撮像装置において、複数の接続トランジスタの各々は、複数の画素ユニットのうちの２個の画素ユニットの電荷蓄積部の間を接続する。この場合、複数の画素ユニットの各々は、複数の接続トランジスタのうちの少なくとも１個と接続される。走査回路は、複数の画素ユニットの各々に含まれる複数の転送トランジスタおよび複数の接続トランジスタをオン状態またはオフ状態に切替える。
この発明によれば、各光電変換素子で発生した電荷を読み出すときに、露光量に応じて接続トランジスタをオン状態またはオフ状態に切替える。これによって、電荷蓄積部の容量が可変になるので、広ダイナミックレンジ化が実現できる。また、各画素ユニットあたり１個以下の接合トランジスタを付加することによって電荷蓄積部の容量を可変にすることができるので、光電変換素子の受光面積を犠牲にすることはなく高画質を維持することが可能である。
この発明の実施の形態１による撮像装置１の構成を示すブロック図である。 図１の画素アレイ部１０の１列あたりの等価回路図である。 通常読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。 減感読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。 ２画素混合読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。 ３画素混合読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。 画素アレイ部１０のレイアウトを模式的に示す平面図である。 画素アレイ部１０Ａのレイアウトを模式的に示す平面図である。 この発明の実施の形態１，２の撮像装置１を用いたデジタルスチルカメラ２００の構成を模式的に示すブロック図である。
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
［実施の形態１］
（撮像装置１の構成）
図１は、この発明の実施の形態１による撮像装置１の構成を示すブロック図である。
図１を参照して、撮像装置１は、画素アレイ部１０と、垂直走査回路１１と、水平走査回路１２と、複数の制御信号線ｔｘ，ｒｓｔ，ｓｅｌ，ｓｗと、複数の出力信号線ｖｏｕｔとを含む。
画素アレイ部１０は、行列状に配列された複数のフォトダイオードＰＤ（光電変換素子）からなるフォトダイオードアレイＰＤＡ（光電変換素子アレイ）を含む。図１では、簡単のために、１０行４列のフォトダイオードアレイＰＤＡが図示されている。すなわち、図１の左から右に第１列から第４列のフォトダイオードＰＤが図示され、図１の下から上に第１行から第１０行のフォトダイオードＰＤが図示される。なお、図１の左右方向を、Ｘ方向、行方向、または水平方向と称し、図１の上下方向を、Ｙ方向、列方向、または垂直方向と称する。また、各方向に沿った向き（＋側、−側）を区別する場合には、＋Ｙ方向、−Ｙ方向のように符号をつけて区別する。
なお、撮像装置１をカラー画像用として用いる場合には、フォトダイオードＰＤの受光面上にカラーフィルタが設けられる。図１に示すように、一般的なベイヤー方式のカラーフィルタの配列では、輝度信号に寄与する割合の大きい緑色（Ｇ）のカラーフィルタが市松状に配置され、残りの部分に赤色（Ｒ）および青色（Ｂ）のカラーフィルタが市松状に配置される。
フォトダイオードアレイＰＤＡは、各列の連続して並ぶ４個ごとにグループを構成する。各グループの４個のフォトダイオードＰＤは、複数のトランジスタ（図２の転送トランジスタＴＸ、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、およびリセットトランジスタＲＳＴ）とともに画素ユニットＰＵを構成する。画素アレイ部１０は、この画素ユニットＰＵを単位として動作する。
画素アレイ部１０は、さらに、複数の接続トランジスタＳＷを含む。各接続トランジスタＳＷは、列方向に互いに隣接する画素ユニットＰＵ間に設けられる。各接続トランジスタＳＷは、各フォトダイオードＰＤに発生した電荷を読み出すときに、撮像装置１の読出モードに応じてオン状態またはオフ状態に切替えられる。以下では、まず、各画素ユニットＰＵの構成および動作について説明する。
図２は、図１の画素アレイ部１０の１列あたりの等価回路図である。出力信号線ｖｏｕｔ１〜ｖｏｕｔ４に接続される画素ユニットＰＵの電気回路構成はいずれも同じであるので、図２は、画素ユニットＰＵ１，ＰＵ２が任意の出力信号線ｖｏｕｔに接続されたものとして示されている。なお、この明細書では、フォトダイオードＰＤ１〜ＰＤ８のように参照符号の末尾に番号を付すことによって、同種の構成要素を区別する。同種の構成要素を総称する場合、または不特定のものを示す場合には、参照符号の末尾に番号を付さずに記載する。
画素ユニットＰＵ１は、４個のフォトダイオードＰＤ１〜ＰＤ４と、４個の転送トランジスタＴＸ１〜ＴＸ４と、４つのフローティングディフュージョン（浮遊拡散部とも称する）ＦＤ１〜ＦＤ４と、各１個のリセットトランジスタＲＳＴ１、増幅トランジスタＡＭＩ１、および選択トランジスタＳＥＬ１とを含む。さらに、画素ユニットＰＵ１は、フローティングディフュージョンＦＤ１〜ＦＤ４を相互に電気的に接続する金属配線ＦＤＬ１を含む。フローティングディフュージョンＦＤ１〜ＦＤ４と金属配線ＦＤＬ１とによって、各フォトダイオードＰＤで発生した電荷を蓄積する電荷蓄積部ＦＤＵ１が構成される。
画素ユニットＰＵ２の構成も同じである。すなわち、画素ユニットＰＵ２は、４個のフォトダイオードＰＤ５〜ＰＤ８と、４個の転送トランジスタＴＸ５〜ＴＸ８と、４つのフローティングディフュージョンＦＤ５〜ＦＤ８と、各１個のリセットトランジスタＲＳＴ２、増幅トランジスタＡＭＩ２、および選択トランジスタＳＥＬ２と、金属配線ＦＤＬ２とを含む。フローティングディフュージョンＦＤ５〜ＦＤ８と金属配線ＦＤＬ２とによって、電荷蓄積部ＦＤＵ２が構成される。
なお、図２は任意の列についての記載であるが、列を区別する場合には、列番号を表わす文字を付加して記載する。この場合、文字ａ，ｂ，ｃ，…は、第１列、第２列、第３列，…をそれぞれ表わすものとする。たとえば、第１列目の金属配線層ＦＤＬを、ＦＤＬ１ａ，ＦＤＬ２ａ，ＦＤＬ３ａ,…のように記載し、第２列目の金属配線層ＦＤＬを、ＦＤＬ１ｂ，ＦＤＬ２ｂ，ＦＤＬ３ｂ，…のように記載する（図７参照）。
フォトダイオードＰＤ１〜ＰＤ４は、受光した光に応じて電荷（電子）を発生する光電変換素子である。発生した電荷はＰＮ接合ダイオードのＮ型の不純物領域（拡散領域）に蓄積される。フォトダイオードＰＤのアノードであるＰ型の不純物領域は接地される。
フローティングディフュージョンＦＤ１〜ＦＤ４は、フォトダイオードＰＤ１〜ＰＤ４にそれぞれ対応して設けられたＮ型不純物領域である。フローティングディフュージョンＦＤの不純物密度は、フォトダイオードＰＤのＮ型不純物領域（Ｎ層とも称する）よりも大きい。フローティングディフュージョンＦＤ１〜ＦＤ４は、ＮＭＯＳ（N-channel Metal-Oxide Semiconductor）トランジスタである転送トランジスタＴＸ１〜ＴＸ４をそれぞれ介して、対応のフォトダイオードＰＤのカソード（Ｎ層）と接続される。
フローティングディフュージョンＦＤ１〜ＦＤ４は、フォトダイオードＰＤ１〜ＰＤ４で発生した電荷を蓄積する電荷蓄積部として動作する。この場合、始めに、各フローティングディフュージョンＦＤは、高電位（電源電圧）が印加されることによって電荷が全て抜かれて空乏化される。この後、フォトダイオードＰＤとの間の転送トランジスタＴＸがオン状態になることによって、フォトダイオードＰＤのＮ層に蓄積された電荷がフローティングディフュージョンＦＤに転送される。このとき、より大きな不純物密度を有するフローティングディフュージョンＦＤの空乏化電位のほうがフォトダイオードＰＤの空乏化電位よりも高いので、フォトダイオードＰＤのＮ層に発生した電荷は全てフローティングディフュージョンＦＤに転送される。
図２の場合、フローティングディフュージョンＦＤ１〜ＦＤ４は、金属配線ＦＤＬ１によって相互に接続されている。したがって、フローティングディフュージョンＦＤ１〜ＦＤ４はほぼ等電位になる。フローティングディフュージョンＦＤ１〜ＦＤ４および金属配線ＦＤＬ１の全体が、各フォトダイオードＰＤに対して共用の電荷蓄積部ＦＤＵ１を構成する。
ＮＭＯＳトランジスタである増幅トランジスタＡＭＩ１はソースフォロア回路として機能する。増幅トランジスタＡＭＩ１のゲートは、金属配線ＦＤＬ１を介してフローティングディフュージョンＦＤ１〜ＦＤ４に接続され、ドレインは電源配線ＶＤＤに接続される。また、増幅トランジスタＡＭＩ１のソースは、ＮＭＯＳトランジスタである選択トランジスタＳＥＬ１を介して出力信号線ｖｏｕｔと接続される。
増幅トランジスタＡＭＩ１は、選択トランジスタＳＥＬ１がオン状態のとき、フローティングディフュージョンＦＤ１〜ＦＤ４の電位に応じた信号電圧を出力信号線Ｖｏｕｔに出力する。このとき、フローティングディフュージョンＦＤ１〜ＦＤ４の電位は、各フォトダイオードＰＤから転送された電荷の数に応じて決まるので、増幅トランジスタＡＭＩ１の出力電圧は、各フォトダイオードＰＤの受光量に応じて線形に変化することになる。
ＮＭＯＳトランジスタであるリセットトランジスタＲＳＴ１は、電源配線ＶＤＤと金属配線ＦＤＬ１との間に接続される。リセットトランジスタＲＳＴ１は、フローティングディフュージョンＦＤ１〜ＦＤ４に蓄積された電荷を排出するために設けられる。
以上のように、各画素ユニットＰＵは、４個のフォトダイオードＰＤと、転送ＴＸ、増幅ＡＭＩ、選択ＳＥＬ、およびリセットＲＳＴから成る７つのトランジスタを含む。したがって、１個のフォトダイオードＰＤあたり１．７５個のトランジスタが設けられることになるので、上記の画素ユニットＰＵの構成は一般に１．７５トランジスタ構成と呼ばれる。増幅ＡＭＩ、選択ＳＥＬ、およびリセットＲＳＴの各トランジスタは、４個のフォトダイオードＰＤで共用される。
図１の画素アレイ部１０は、さらに、ＮＭＯＳトランジスタである複数の接続トランジスタＳＷを含む。各接続トランジスタＳＷは、列方向に隣接する画素ユニットＰＵ間に設けられ、これらの画素ユニットＰＵの電荷蓄積部ＦＤＵ間を接続する。具体的に図２の場合には、画素ユニットＰＵ１の電荷蓄積部ＦＤＵ１と画素ユニットＰＵ２の電荷蓄積部ＦＤＵ２とを接続する接続トランジスタＳＷ１が示されている。さらに、図２には、画素ユニットＰＵ２の電荷蓄積部ＦＤＵ２と、画素ユニットＰＵ２に対して＋Ｙ方向に隣接する画素ユニットの電荷蓄積部とを接続する接続トランジスタＳＷ２が示されている。
接続トランジスタＳＷは、各フォトダイオードＰＤに発生した電荷の読出が行なわれるときに、撮像装置１の読出モードに応じてオン状態またはオフ状態に切替えられる。後述するように、読出モードには、通常読出モードのほかに、感度を減らして読み出す減感読出モードと、同色の画素を混合して読み出す混合読出モードとがある。
一般に、フォトダイオードＰＤ１個に対応する各画素の感度は、次の３つの値の積によって決まると考えられる。第１の値は、フォトダイオードＰＤに入射した１個の光子あたり、何個の電子に変換されるかという量子効率である。第２の値は、フォトダイオードＰＤの電位変化とフローティングディフュージョンＦＤの電位変化の比である変換ゲインである。第３の値は、増幅トランジスタＡＭＩのゲインである。通常、画素の構造が決まるとこれらの値は一定になる。実施の形態１の撮像装置１では、互いに隣接する電荷蓄積部ＦＤＵを接続する接続トランジスタＳＷを設けることによって、第２の値である変換ゲインを可変にしている。
さて、上記の転送トランジスタＴＸ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、および接続トランジスタＳＷのオンおよびオフを制御するために制御信号線ｔｘ，ｓｅｌ，ｒｓｔ，ｓｗが各トランジスタのゲート電極に接続される。すなわち、制御信号線ｔｘ１〜ｔｘ８は、転送トランジスタＴＸ１〜ＴＸ８のゲートにそれぞれ接続される。制御信号線ｓｅｌ１，ｓｅｌ２は、選択トランジスタＳＥＬ１，ＳＥＬ２のゲートにそれぞれ接続される。また、制御信号線ｒｓｔ１，ｒｓｔ２は、リセットトランジスタＲＳＴ１，ＲＳＴ２のゲートにそれぞれ接続される。制御信号線ｓｗ１，ｓｗ２は、接続トランジスタＳＷ１，２のゲートにそれぞれ接続される。
再び、図１を参照して、撮像装置１全体の構成について補足する。撮像装置１は、行方向に延在する制御信号線ｔｘ，ｒｓｔ，ｓｅｌ，ｓｗと、列方向に延在する出力信号線ｖｏｕｔとを含む。制御信号線ｔｘ，ｒｓｔ，ｓｅｌ，ｓｗは、垂直走査回路１１と画素アレイ部１０との間を接続し、出力信号線ｖｏｕｔは、水平走査回路１２と画素アレイ部１０との間を接続する。
転送トランジスタＴＸ用の制御信号線ｔｘは、フォトダイオードアレイＰＤＡの各行と個別に対応して設けられる。各制御信号線ｔｘは、対応する行を構成する複数のフォトダイオードＰＤに対して共通に設けられている。図１の場合、画素アレイ部１０の第１行〜第１０行にそれぞれ対応して設けられた制御信号線ｔｘ１〜ｔｘ１０が図示されている。
出力信号線ｖｏｕｔは、各フォトダイオードＰＤで生成された信号電荷に対応した出力電圧を読み出すために設けられる。出力信号線ｖｏｕｔは、フォトダイオードアレイＰＤＡの各列と個別に対応して、列の順番に設けられる。各出力信号線ｖｏｕｔは、対応する列に設けられた各画素ユニットＰＵの選択トランジスタＳＥＬと接続される。図１の場合、第１列〜第４列に対応して設けられた出力信号線ｖｏｕｔ１〜ｖｏｕｔ４が図示されている。
選択トランジスタＳＥＬ用の制御信号線ｓｅｌは、奇数列用の制御信号線ｓｅｌ１ｏ，ｓｅｌ２ｏ，…と、偶数列用の制御信号線ｓｅｌ１ｅ，ｓｅｌ２ｅ，…とを含む（参照符号の末尾にｏ，ｅを付して奇数列、偶数列を区別する。）。奇数列用の制御信号線ｓｅｌ１ｏ，ｓｅｌ２ｏ，…の各々は、各奇数列に設けられた画素ユニットＰＵの選択トランジスタＳＥＬと接続される。偶数列用の制御信号線ｓｅｌ１ｏ，ｓｅｌ２ｏ，…の各々は、各偶数列に設けられた画素ユニットＰＵの選択トランジスタＳＥＬと接続される。行方向に並ぶ画素ユニットＰＵでは、制御信号線ｓｅｌが共用される。
リセットトランジスタＲＳＴ用の制御信号線ｒｓｔは、奇数列用の制御信号線ｒｓｔ１ｏ，ｒｓｔ２ｏ，…と、偶数列用の奇数列用の制御信号線ｒｓｔ１ｅ，ｒｓｔ２ｅ，…とを含む。奇数列用の制御信号線ｒｓｔ１ｏ，ｒｓｔ２ｏ，…は、各奇数列に設けられた画素ユニットＰＵのリセットトランジスタＲＳＴと接続される。偶数列用の制御信号線ｒｓｔ１ｅ，ｒｓｔ２ｅ，…は、偶数列に設けられた画素ユニットＰＵのリセットトランジスタＲＳＴと接続される。行方向に並ぶ画素ユニットＰＵでは、制御信号線ｒｓｔが共用される。
接続トランジスタＳＷ用の制御信号線ｓｗは、奇数列用の制御信号線ｓｗ１ｏ，ｓｗ２ｏ，…と、偶数列用の制御信号線ｓｗ１ｅ，ｓｗ２ｅ，…とを含む。奇数列用の制御信号線ｓｗ１ｏ，ｓｗ２ｏ，…の各々は、各奇数列において、隣り合った画素ユニットＰＵ間に設けられた接続トランジスタＳＷと接続される。偶数列用の制御信号線ｓｗ１ｅ，ｓｗ２ｅ，…の各々は、各偶数列において、隣り合った画素ユニットＰＵ間に設けられた接続トランジスタＳＷと接続される。行方向に並ぶ接続トランジスタＳＷでは、制御信号線ｓｗが共用される。
垂直走査回路１１は、制御信号線ｔｘ，ｒｓｔ，ｓｅｌの電圧を順次ＨレベルまたはＬレベルに切替える。このとき、垂直走査回路１１は、読出モードに応じて、制御信号線ｓｗをＨレベルまたはＬレベルに切替える。これによって、フォトダイオードアレイＰＤＡの行ごとに、各行のフォトダイオードアレイＰＤＡに蓄積された電荷量に応じた電圧が出力信号線ｖｏｕｔに出力される。水平走査回路１２は、出力信号線ｖｏｕｔに出力された電圧を順次読み出すことによって、各フォトダイオードＰＤの受光量を検出する。
（撮像装置１の読出動作−通常読出モード）
次に、撮像装置１における各フォトダイオードＰＤの信号電荷の具体的な読出手順について説明する。最初に、各フォトダイオードＰＤで発生した電荷を、フォトダイオードＰＤごとに個別に読み出す通常読出モードについて説明する。
図３は、通常読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。図３は上から順に、メカニカルシャッターの開閉状態、図２の制御信号線ｔｘ１〜ｔｘ８，ｒｓｔ１，ｒｓｔ２，ｓｗ１，ｓｗ２，ｓｅｌ１，ｓｅｌ２の電圧波形、および出力信号線ｖｏｕｔの電圧波形を示す。通常読出モードでは、制御信号線ｓｗ１，ｓｗ２の電圧はいずれの時間帯もＬレベルであり、接続トランジスタＳＷ１，ＳＷ２はオフ状態のままである。以下、図２、図３を参照して、画素ユニットＰＵ１，ＰＵ２の各フォトダイオードＰＤの信号電荷の読出手順について時間順に説明する。
時刻ｔ１では、制御信号線ｔｘ１〜ｔｘ８，ｒｓｔ１，ｒｓｔ２の電圧がＨレベルであり、制御信号線ｓｅｌ１，ｓｅｌ２の電圧がＬレベルであるので、転送トランジスタＴＸ１〜ＴＸ８およびリセットトランジスタＲＳＴ１，ＲＳＴ２がオン状態になる。この結果、フォトダイオードＰＤ１〜ＰＤ８のＮ層およびフローティングディフュージョンＦＤ１〜Ｆ８の電荷が全て抜かれて空乏化される。その後、制御信号線ｔｘ１〜ｔｘ８の電圧がＬレベルに戻ることによって、転送トランジスタＴＸ１〜ＴＸ８がオフ状態になる。
次の時刻ｔ２では、メカニカルシャッターが開放する。シャッターが開放している間、フォトダイオードＰＤ１〜ＰＤ８では入射光によって電荷が発生し、フォトダイオードＰＤ１〜ＰＤ８のＮ層に蓄積される。
シャッター閉鎖後の時刻ｔ３では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＬレベルであり、制御信号線ｓｅｌ１の電圧がＨレベルであり、制御信号線ｓｅｌ２の電圧がＬレベルである。この結果、リセットトランジスタＲＳＴ１，ＲＳＴ２がオフ状態になり、選択トランジスタＳＥＬ１がオン状態になるので、フローティングディフュージョンＦＤ１〜ＦＤ４の空乏化電位（電荷蓄積部ＦＤＵ１の電位）に応じた出力電圧が出力信号線ｖｏｕｔに出力される。図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を、ダークレベルの出力として検出する。
次の時刻ｔ４では、制御信号線ｔｘ１の電圧がＨレベルになるので、転送トランジスタＴＸ１がオン状態になる。この結果、フォトダイオードＰＤ１の電荷がフローティングディフュージョンＦＤ１〜ＦＤ４に転送される。フローティングディフュージョンＦＤ１〜ＦＤ４の電位は、フォトダイオードＰＤ１から転送された電荷数に応じた値に変化し、これに伴って、出力信号線ｖｏｕｔの電圧が変化する。
制御信号線ｔｘ１の電圧がＬレベルに戻った後の時刻ｔ５で、図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を検出する。時刻ｔ３で検出したダークレベルの出力との差がフォトダイオードＰＤ１の受光信号になる。
次の時刻ｔ６では、制御信号線ｒｓｔ１の電圧がＨレベルであり、制御信号線ｓｅｌ１の電圧がＬレベルである。この結果、フローティングディフュージョンＦＤ１〜Ｆ４の電荷が全て抜かれて初期化される。以上で、フォトダイオードＰＤ１の受光した信号電荷の読出が終了し、次のフォトダイオードＰＤ２の信号電荷の読出の準備が整う。
続く時刻ｔ６〜ｔ７は、時刻ｔ３〜ｔ６と同様の過程がフォトダイオードＰＤ２に対して行なわれ、フォトダイオードＰＤ２で発生した信号電荷が読み出される。同様に、時刻ｔ７〜ｔ８でフォトダイオードＰＤ３で発生した信号電荷が読み出され、時刻ｔ８〜ｔ９でフォトダイオードＰＤ４で受光した信号電荷が読み出される。以上で画素ユニットＰＵ１の読出が完了する。
時刻ｔ９では、制御信号線ｒｓｔ１の電圧がＬレベルであり、制御信号線ｒｓｔ２の電圧がＨレベルである。また、制御信号線ｓｅｌ１，ｓｅｌ２の電圧がＬレベルである。この結果、リセットトランジスタＲＳＴ２がオン状態になって、フローティングディフュージョンＦＤ５〜ＦＤ８の電荷がすべて抜かれて初期化される。これによって、次の、画素ユニットＰＵ２のフォトダイオードＰＤ５の信号電荷の読出の準備が整う。
続いて、時刻ｔ１０で、制御信号線ｓｅｌ２の電圧がＨレベルになることによって、フローティングディフュージョンＦＤ５〜ＦＤ８（電荷蓄積部ＦＤＵ２）のダークレベルの信号が出力される。この後、時刻ｔ１１で、制御信号線ｔｘ５がＨレベルになることによって、転送トランジスタＴＸ５がオン状態になる。これによって、フォトダイオードＰＤ５の電荷がフローティングディフュージョンＦＤ５〜ＦＤ８に転送される。次の時刻ｔ１２で転送された電荷に応じた電圧が出力信号線ｖｏｕｔを介して読み出される。
同様の読出動作が、時刻ｔ１３〜ｔ１４、時刻ｔ１４〜ｔ１５、時刻ｔ１５〜ｔ１６で行なわれることによって、フォトダイオードＰＤ６〜ＰＤ８で発生した信号電荷が順次読み出される。以上で画素ユニットＰＵ２の読出が完了する。
（撮像装置１の読出動作−減感読出モード）
次に、撮像装置１の感度を下げて読出を行なう減感読出モードについて説明する。
一般に、デジタルカメラ向けイメージセンサでは広いＩＳＯ感度のレンジが求められている。このとき、露光量の多い低ＩＳＯ感度領域では高精細な画質を得る必要がある。また、露光量の少ない高ＩＳＯ感度領域ではできるだけＳ／Ｎ比を大きくしてノイズの少ない画像を得る必要がある。
ここで、高ＩＳＯ感度領域においてＳ／Ｎ比を改善するためには、光電変換効率を上げることが有効である。しかし、そうすると、低ＩＳＯ感度領域では信号レベルが早期に飽和してしまって（画像では白とびがひどくなる）、ダイナミックレンジが狭くなる。
そこで、撮像装置１の減感読出モードでは、露光量の多い低ＩＳＯ感度領域では、読出対象のフォトダイオードＰＤが設けられた画素ユニットＰＵと隣接する画素ユニットＰＵとの間に設けられた接続トランジスタＳＷをオン状態にする。これによって、電荷蓄積部ＦＤＵの容量が増加するので、低ＩＳＯ感度領域における信号レベルの飽和を防ぐことができる。
図４は、減感読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。図４の縦軸は図３の場合と同じである。以下、図２、図４を参照して、画素ユニットＰＵ１，ＰＵ２の各フォトダイオードＰＤの信号電荷の読出手順について時間順に説明する。なお、時刻ｔ１、時刻ｔ２については、図３と同じであるので説明を繰返さない。
シャッター閉鎖後の時刻ｔ３では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＬレベルであり、制御信号線ｓｗ１，ｓｅｌ１の電圧がＨレベルであり、制御信号線ｓｗ２，ｓｅｌ２の電圧がＬレベルである。したがって、リセットトランジスタＲＳＴ１，ＲＳＴ２がオフ状態になり、接続トランジスタＳＷ１および選択トランジスタＳＥＬ１がオン状態になる。この結果、オン状態の接続トランジスタＳＷ１によって電荷蓄積部ＦＤＵ１およびＦＤＵ２が接続される。したがって、出力信号線ｖｏｕｔには、フローティングディフュージョンＦＤ１〜ＦＤ８の空乏化電位（電荷蓄積部ＦＤＵ１およびＦＤＵ２の全体の電位）に応じた出力電圧が出力されることになる。図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を、ダークレベルの出力として検出する。
次の時刻ｔ４では、制御信号線ｔｘ１の電圧がＨレベルになるので、転送トランジスタＴＸ１がオン状態になる。この結果、フォトダイオードＰＤ１の電荷がフローティングディフュージョンＦＤ１〜ＦＤ８（電荷蓄積部ＦＤＵ１およびＦＤＵ２の全体）に転送される。フローティングディフュージョンＦＤ１〜ＦＤ８の電位は、フォトダイオードＰＤ１から転送された電荷数に応じた値に変化し、これに伴って、出力信号線ｖｏｕｔの電圧が変化する。このとき、電荷蓄積部ＦＤＵの容量は通常読出モードのときの約２倍になっているので、電荷蓄積部ＦＤＵの電位は通常読出モードのおよそ半分である。したがって、出力電圧ｖｏｕｔの飽和を防止することができる。
制御信号線ｔｘ１の電圧がＬレベルに戻った後の時刻ｔ５で、図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を検出する。時刻ｔ３で検出したダークレベルの出力との差がフォトダイオードＰＤ１の受光信号になる。
次の時刻ｔ６では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＨレベルであり、制御信号線ｓｗ１，ｓｗ２，ｓｅｌ１，ｓｅｌ２の電圧がＬレベルである。この結果、フローティングディフュージョンＦＤ１〜ＦＤ８の電荷が全て抜かれて初期化される。以上で、フォトダイオードＰＤ１の受光した信号電荷の減感読出モードによる読出が終了し、次のフォトダイオードＰＤ２の信号電荷の減感読出モードによる読出の準備が整う。
続く時刻ｔ６〜ｔ７は、時刻ｔ３〜ｔ６と同様の過程がフォトダイオードＰＤ２に対して行なわれ、フォトダイオードＰＤ２で発生した信号電荷が読み出される。同様に、時刻ｔ７〜ｔ８でフォトダイオードＰＤ３で発生した信号電荷が読み出され、時刻ｔ８〜ｔ９でフォトダイオードＰＤ４で受光した信号電荷が読み出される。以上で、画素ユニットＰＵ１の減感読出モードによる読出が完了する。
画素ユニットＰＵ２についても同様に、制御信号線ｓｗ１の電圧がＨレベル（接続トランジスタＳＷ１がオン）の状態で、フォトダイオードＰＤ５〜ＰＤ８の信号電荷が読み出される。すなわち、画素ユニットＰＵ１の場合と同様の読出動作が、時刻ｔ９〜ｔ１０、時刻ｔ１０〜ｔ１１、時刻ｔ１１〜ｔ１２、時刻ｔ１２〜ｔ１３で行なわれることによって、フォトダイオードＰＤ５〜ＰＤ８の信号電荷が読み出される。以上で、画素ユニットＰＵ２の減感読出モードによる読出が完了する。
（撮像装置１の読出動作−２画素混合読出モード）
次に、同色の２画素を混合して読出を行なう２画素混合読出モードについて説明する。
最近のデジタルスチルカメラの画素数の増加は著しく、１０００万（１０Ｍ）画素を超えるものまで現れてきている。しかし、デジタルカメラによって静止画だけでなく動画撮影も行なう場合には、１０００万（１０Ｍ）画素全てを使って動画撮影を行なうのは画素数が大きすぎて実用的でない。このことは、フルＨＤ（Full High Definition）のデジタルテレビジョンでも２００万(２Ｍ)画素程度であることを考慮しても明らかである。
このように動画撮影を行なう場合のように高速読出が必要な場合には、複数の同色の画素（フォトダイオードＰＤ）で発生した電荷を混合して読み出す画素混合読出が有効である。また、画素混合読出は、読出露光量の少ない高ＩＳＯ感度領域で、Ｓ/Ｎ比を向上させてノイズの少ない画像を得たい場合にも有効な手法である。
以下では、２画素混合読出モードについて説明する。この場合、たとえば、図１の１列目の画素ユニットＰＵでは、緑色（Ｇ）または赤色（Ｒ）の２画素分を混合して読み出す。２列目の画素ユニットＰＵでは、緑色（Ｇ）または青色（Ｂ）の２画素分を混合して読み出す。したがって、１．７５トランジスタ構成で２画素混合読出を行なう場合は、各接続トランジスタＳＷをオフ状態にしたままで行なうことができる。
図５は、２画素混合読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。図５の縦軸は図３の場合と同じである。２画素混合読出モードでは、制御信号線ｓｗ１，ｓｗ２の電圧はいずれの時間帯もＬレベルであり、接続トランジスタＳＷ１，ＳＷ２はオフ状態である。以下、図２、図５を参照して、画素ユニットＰＵ１，ＰＵ２の各フォトダイオードＰＤの信号電荷の読出手順について時間順に説明する。なお、時刻ｔ１〜ｔ３については、図３の場合と同じであるので説明を繰返さない。
時刻ｔ４で、制御信号線ｔｘ１，ｔｘ３の電圧がＨレベルになるので、転送トランジスタＴＸ１，ＴＸ３がオン状態になる。この結果、フォトダイオードＰＤ１，ＰＤ３（図１の奇数列の場合の赤色（Ｒ）、偶数列の場合の緑色（Ｇ）に対応する。）の混合電荷がフローティングディフュージョンＦＤ１〜ＦＤ４に転送される。フローティングディフュージョンＦＤ１〜ＦＤ４の電位は、フォトダイオードＰＤ１，ＰＤ３から転送された電荷数に応じた値に変化し、これに伴って、出力信号線ｖｏｕｔの電圧が変化する。
制御信号線ｔｘ１，ｔｘ３の電圧がＬレベルに戻った後の時刻ｔ５で、図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を検出する。時刻ｔ３で検出したダークレベルの出力との差がフォトダイオードＰＤ１，ＰＤ３の混合電荷による信号になる。
次の時刻ｔ６では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＨレベルであり、制御信号線ｓｅｌ１，ｓｅｌ２の電圧がＬレベルである。この結果、フローティングディフュージョンＦＤ１〜Ｆ８の電荷が全て抜かれて初期化される。以上で、フォトダイオードＰＤ１，ＰＤ３の受光した信号電荷の読出が終了し、次のフォトダイオードＰＤ２，ＰＤ４（図１の奇数列の場合の緑色（Ｇ）、偶数列の場合の青色（Ｂ）に対応する。）の信号電荷の読出の準備が整う。
続く時刻ｔ６〜ｔ１０は、時刻ｔ３〜ｔ６と同様の過程がフォトダイオードＰＤ２，ＰＤ４に対して行なわれ、フォトダイオードＰＤ２，ＰＤ４で発生した信号電荷が読み出される。すなわち、時刻ｔ７では、制御信号線ｓｅｌ１の電圧がＨレベルであり、ダークレベルの電圧信号が出力信号線ｖｏｕｔに出力される。時刻ｔ８では、制御信号線ｔｘ２，ｔｘ４がＨレベルになるので、フォトダイオードＰＤ２，ＰＤ４で発生した電荷の混合電荷がフローティングディフュージョンＦＤ１〜ＦＤ４（電荷蓄積部ＦＤＵ１）に転送される。そして、制御信号線ｔｘ２，ｔｘ４がＬレベルに戻った後の時刻ｔ９に、フォトダイオードＰＤ２，ＰＤ４の混合電荷に応じた出力信号線ｖｏｕｔの電圧が図１の水平走査回路１２によって検出される。時刻ｔ７で検出したダークレベルの出力との差がフォトダイオードＰＤ２，ＰＤ４の混合電荷による信号になる。以上で、２画素混合モードによる画素ユニットＰＵ１の信号電荷の読出が完了する。
同様に、次の時刻ｔ１０〜ｔ１１では、制御信号線ｓｅｌ２の電圧がＨレベルの状態で、制御信号線ｔｘ５、ｔｘ７の電圧がＨレベルになることによって、フォトダイオードＰＤ５，ＰＤ７の混合電荷に応じた電圧が出力信号線ｖｏｕｔに出力される。続く時刻ｔ１１〜ｔ１２では、フォトダイオードＰＤ６，ＰＤ８の混合電荷に応じた電圧が出力信号線ｖｏｕｔに出力される。以上で、画素ユニットＰＵ２の信号電荷の２画素混合モードによる読出が完了する。
（撮像装置１の読出動作−３画素混合読出モード）
次に、同色の３画素を混合して読出を行なう３画素混合読出モードについて説明する。
３画素混合読出の場合、たとえば、図１の１列目の画素ユニットＰＵでは、緑色（Ｇ）または赤色（Ｒ）の３画素分を混合して読み出す。２列目の画素ユニットＰＵでは、緑色（Ｇ）または青色（Ｂ）の３画素分をそれぞれ混合して読み出す。したがって、１．７５トランジスタ構成で３画素混合読出を行なう場合は、隣接する画素ユニットＰＵ間の接続トランジスタＳＷをオン状態にする必要がある。
図６は、３画素混合読出モードにおける撮像装置１の読出動作を説明するためのタイミング図である。図６の縦軸は図３の場合と同じである。以下、図２、図６を参照して、画素ユニットＰＵ１，ＰＵ２の各フォトダイオードＰＤの信号電荷の読出手順について時間順に説明する。なお、時刻ｔ１〜ｔ３は、図４の場合と同じであるので説明を繰返さない。
時刻ｔ４で、制御信号線ｔｘ１，ｔｘ３，ｔｘ５の電圧がＨレベルになるので、転送トランジスタＴＸ１，ＴＸ３，ＴＸ５がオン状態になる。接続トランジスタＳＷ１がオン状態であるので、フォトダイオードＰＤ１，ＰＤ３，ＰＤ５（図１の奇数列の場合の赤色（Ｒ）、偶数列の場合の緑色（Ｇ）に対応する。）の混合電荷がフローティングディフュージョンＦＤ１〜ＦＤ８（電荷蓄積部ＦＤＵ１およびＦＤＵ２の全体）に転送される。フローティングディフュージョンＦＤ１〜ＦＤ８の電位は、フォトダイオードＰＤ１，ＰＤ３，ＰＤ５から転送された電荷数に応じた値に変化し、これに伴って、出力信号線ｖｏｕｔの電圧が変化する。
制御信号線ｔｘ１，ｔｘ３，ｔｘ５の電圧がＬレベルに戻った後の時刻ｔ５で、図１の水平走査回路１２は、このときの出力信号線ｖｏｕｔの電圧を検出する。時刻ｔ３で検出したダークレベルの出力との差がフォトダイオードＰＤ１，ＰＤ３，ＰＤ５の混合電荷による信号になる。
次の時刻ｔ６では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＨレベルであり、制御信号線ｓｗ１，ｓｗ２，ｓｅｌ１，ｓｅｌ２の電圧がＬレベルである。この結果、フローティングディフュージョンＦＤ１〜ＦＤ８の電荷が全て抜かれて初期化される。以上で、フォトダイオードＰＤ１，ＰＤ３，ＰＤ５の受光した信号電荷の読出が終了し、次のフォトダイオードＰＤ２，ＰＤ４，ＰＤ６（図１の奇数列の場合の緑色（Ｇ）、偶数列の場合の青色（Ｂ）に対応する。）の信号電荷の読出の準備が整う。
続く時刻ｔ６〜ｔ１０は、時刻ｔ３〜ｔ６と同様の過程がフォトダイオードＰＤ２，ＰＤ４，ＰＤ６に対して行なわれ、フォトダイオードＰＤ２，ＰＤ４，ＰＤ６で発生した信号電荷が読み出される。すなわち、時刻ｔ７では、制御信号線ｓｗ１，ｓｅｌ１の電圧がＨレベルであり、ダークレベルの電圧信号が出力信号線ｖｏｕｔに出力される。時刻ｔ８では、制御信号線ｔｘ２，ｔｘ４、ｔｘ６がＨレベルになるので、フォトダイオードＰＤ２，ＰＤ４，ＰＤ６で発生した電荷の混合電荷がフローティングディフュージョンＦＤ１〜ＦＤ８（電荷蓄積部ＦＤＵ１およびＦＤＵ２の全体）に転送される。そして、制御信号線ｔｘ２，ｔｘ４，ｔｘ６がＬレベルに戻った後の時刻ｔ９に、フォトダイオードＰＤ２，ＰＤ４，ＰＤ６の混合電荷に応じた出力信号線ｖｏｕｔが図２の水平走査回路１２によって検出される。時刻ｔ７で検出したダークレベルの出力との差がフォトダイオードＰＤ２，ＰＤ４，ＰＤ６の混合電荷による信号になる。
次の時刻ｔ１０では、制御信号線ｒｓｔ１，ｒｓｔ２の電圧がＨレベルであり、制御信号線ｓｗ１，ｓｗ２，ｓｅｌ１，ｓｅｌ２の電圧がＬレベルである。この結果、フローティングディフュージョンＦＤ１〜Ｆ８の電荷が全て抜かれて初期化される。以上で、フォトダイオードＰＤ２，ＰＤ４，ＰＤ６の受光した信号電荷の読出が終了し、次のフォトダイオードＰＤ７以降の３画素（図１の奇数列の場合の赤色（Ｒ）、偶数列の場合の緑色（Ｇ）に対応する。）の信号電荷の読出の準備が整う。
時刻ｔ１０〜ｔ１１で、フォトダイオードＰＤ７以降の３画素の混合電荷の読出が行なわれる。このとき、３画素混合を行なうために、制御信号線ｔｘ１の代わりに制御信号線ｔｘ２の電圧がＨレベルになることによって、接続トランジスタＳＷ２がオン状態になる。
なお、このような同色の画素の混合読出は、２画素、３画素に限らず、さらに多画素の場合でも行なうことができる。
（画素アレイ部１０のレイアウト）
次に、画素アレイ部１０のフォトダイオードＰＤ、フローティングディフュージョンＦＤ、および各トランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＳＷのレイアウトについて説明する。
図７は、画素アレイ部１０のレイアウトを模式的に示す平面図である。図７には、図１の画素アレイ部１０のうち第１列目〜第３列目（Ｃ１〜Ｃ３）および第４行目〜第９行目（Ｒ４〜Ｒ９）のフォトダイオードＰＤの配置が示される。図７において、フォトダイオードＰＤの参照符号の末尾には、行番号を表わす数字と列番号を表わす文字とが付加されている。文字ａ，ｂ，ｃ・・・は、第１列、第２列、第３列・・・をそれぞれ表わす。
さらに、図７は、これらのフォトダイオードＰＤに関係するフローティングディフュージョンＦＤ、転送トランジスタＴＸ、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、および接続トランジスタＳＷの配置を示す。なお、図解を容易にするために、フローティングディフュージョンＦＤの領域および転送トランジスタＴＸのゲート電極の領域にハッチングを付している。
さらに、図７は、各トランジスタＴＸ，ＳＥＬ，ＲＳＴ，ＳＷと制御信号線ｔｘ，ｓｅｌ，ｒｓｔおよび出力信号線ｖｏｕｔと接続関係も併せて示す。図中には、接続箇所のコンタクトホールＣＨの位置が示される。また、電源配線と接続されるコンタクトホール（参照符号ＶＤＤで表示）の位置も示される。
さらに、図７には、画素ユニットＰＵの設けられた領域が、破線で区画されて示される。既に説明したように、各画素ユニットＰＵは、列方向に連続する４個のフォトダイオードＰＤを含む。図７では、３個の画素ユニットＰＵ２ａ，ＰＵ２ｂ，ＰＵ２ｃの位置が示される。
なお、画素ユニットＰＵの末尾には、列を表わす文字（ａ，ｂ，ｃ，…の文字は、第１列、第２列、第３列、…にそれぞれ対応する。）と、各列での順番を表わす数字とを付して各々が区別される。たとえば、第１列目の画素ユニットＰＵは、図面の下（−Ｙ方向側）から順に、ＰＵ１ａ，ＰＵ２ａ，ＰＵ３ａ，…のように参照符号を付して区別されている。
以下、図７の各構成要素の配置について順に説明する。
フォトダイオードＰＤは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置される。この理由は、光学的な画素中心とフォトダイオードＰＤの中心を一致させるためである。
フローティングディフュージョンＦＤは、フォトダイオードＰＤと個別に対応し、対応するフォトダイオードＰＤに対して＋Ｙ方向に隣接した位置に設けられる。転送トランジスタＴＸは、互いに対応するフォトダイオードＰＤとフローティングディフュージョンＦＤとの間に設けられる。
ここで、フォトダイオードアレイＰＤＡの各行において２個のフォトダイオードＰＤごとに、対応のフローティングディフュージョンＦＤが対（参照符号ＦＤＰ）を構成する（フローティングディフュージョン対、浮遊拡散部対、またはＦＤ対と称する）。たとえば、フォトダイオードＰＤ４ａ，ＰＤ４ｂに対応したフローティングディフュージョンＦＤがＦＤ対（ＦＤＰ）を構成する。同様に、図７では、（ＰＤ５ｂ，ＰＤ５ｃ）、（ＰＤ６ａ，ＰＤ６ｂ）、（ＰＤ７ｂ，ＰＤ７ｃ）、（ＰＤ８ａ，ＰＤ８ｂ）、および（ＰＤ９ｂ，ＰＤ９ｃ）の各組に対応したフローティングディフュージョンＦＤがＦＤ対（ＦＤＰ）を構成する。
図７に示すように、ＦＤ対（ＦＤＰ）を構成するフローティングディフュージョンＦＤは互いに近接して配置される。言替えると、行方向に隣り合う２個のフォトダイオードＰＤにそれぞれ対応した２個のフローティングディフュージョンＦＤ間の間隔は、ＦＤ対（ＦＤＰ）を構成する場合のほうがＦＤ対（ＦＤＰ）を構成しない場合に比べて狭い。
上記のような構成によって、行方向でＦＤ対（ＦＤＰ）を構成しないフローティングディフュージョンＦＤ間の間隔を広げることができる。画素アレイ部１０では、このＦＤ対（ＦＤＰ）を構成しないフローティングディフュージョンＦＤ間の領域が、トランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＳＷを配置するためのトランジスタ領域ＴＲＡ（ＴＲＡ１，ＴＲＡ２）として用いられる。トランジスタ領域ＴＲＡの行方向の幅は、ＦＤ対（ＦＤＰ）を構成しないフローティングディフュージョンＦＤ間の間隔であり、列方向の幅は、フォトダイオードアレイＰＤＡの隣り合う行の間の間隔である。
上記のように空き領域を増やして各トランジスタＡＭＩ，ＳＥＬ，ＲＳＴを配置することによって、十分な受光量を取込めるだけのフォトダイオードＰＤの面積を確保することができる。この結果、撮像装置の受光効率を向上させることができる。
さらに、図７の画素アレイ部１０は、列方向から見たとき、各列の転送トランジスタＴＸが千鳥状に配置されている点に特徴がある。換言すれば、ＦＤ対（ＦＤＰ）が千鳥状に配置されている。すなわち、フォトダイオードアレイＰＤＡの隣接する行同士では、１列ずれた２個のフォトダイオードＰＤごとに、対応のフローティングディフュージョンＦＤがＦＤ対（ＦＤＰ）を構成する。具体的に、図７の場合、第４，６，８行目（Ｒ４，Ｒ６，Ｒ８）では、第１，２列目（Ｃ１，Ｃ２）のフォトダイオードＰＤに対応するフローティングディフュージョンＦＤによってＦＤ対（ＦＤＰ）が構成される。一方、第５，７，９行目（Ｒ５，Ｒ７、Ｒ９）では、第２，３列目（Ｃ２，Ｃ３）のフォトダイオードＰＤに対応するフローティングディフュージョンＦＤによってＦＤ対（ＦＤＰ）が構成される。
この結果、各フォトダイオードＰＤとそれに対応するフローティングディフュージョンＦＤとを含めた各画素の活性領域の形状の対称性を高めることができる。すなわち、図７の画素アレイ部１０の場合、斜め方向に隣接する画素の活性領域は、互いに並進対称の関係にあり、行方向に隣接する画素の活性領域は、互いに線対称の関係にあることがわかる。
既に説明したように、ベイヤー方式のカラーフィルタの配列では、緑色（Ｇ）のカラーフィルタが市松状に配置され、残りの部分に赤色（Ｒ）および青色（Ｂ）のカラーフィルタが市松状に配置される。図７の場合には、斜めに隣り合う緑色（Ｇ）に対応した画素の活性領域の形状が並進対称の関係にあるので、斜めに隣り合う緑色用のフォトダイオードＰＤ間の信号出力差を最小にすることができる。この結果、画素ごとの特性のばらつきを小さくすることができる。
次に、トランジスタ領域ＴＲＡ（ＴＲＡ１，ＴＲＡ２）へのトランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＸＴの具体的な配置について説明する。まず、各トランジスタ領域ＴＲＡには、トランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＸＴが２個ずつ配置される。このとき、同一の画素ユニットＰＵに対応する増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、同一の第１のトランジスタ領域ＴＲＡ１に配置される。増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、各々のゲート長方向が行方向と略一致した状態で直列接続されて第１のトランジスタ領域ＴＲＡ１内に設けられる。また、各画素ユニットＰＵのリセットトランジスタＲＳＴは、隣接する画素ユニットＰＵとの間に設けられる接続トランジスタＳＷと組み合わされて、第２のトランジスタ領域ＴＲＡ２に配置される（配置されるトランジスタの種類によって、第１および第２のトランジスタ領域ＴＲＡ１，ＴＲＡ２に区別する）。
たとえば、画素ユニットＰＵ２ａを代表として説明する。画素ユニットＰＵ２ａに対応する増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、画素ユニットＰＵ２ａを構成するフォトダイオードＰＤの１つであるフォトダイオードＰＤ７ａに対して＋Ｙ方向に隣接したトランジスタ領域ＴＲＡ１に設けられる。フォトダイオードＰＤ７ａと対応したフローティングディフュージョンＦＤに近接した側に増幅トランジスタＡＭＩが設けられ、離反した側に選択トランジスタＳＥＬが設けられる。増幅トランジスタＡＭＩのソース領域と選択トランジスタＳＥＬのドレイン領域は一体化される。これによって、トランジスタを配置するのに要するスペースを減らすことができる。
また、画素ユニットＰＵ２ａの場合、リセットトランジスタＲＳＴは、フォトダイオードＰＤ９ａに対して＋Ｙ方向に隣接したトランジスタ領域ＴＲＡ２に、金属配線ＦＤＬ２ａと隣接の金属配線ＦＤＬ３ａとを接続する接続トランジスタＳＷと組合わせて設けられる。リセットトランジスタＲＳＴおよび接続トランジスタＳＷも、ゲート長方向が行方向と略一致した状態で直列接続されて配置される。リセットトランジスタＲＳＴのソース領域と接続トランジスタＳＷのドレイン領域は一体化される。これによって、トランジスタを配置するのに要するスペースを減らすことができる。なお、リセットトランジスタＲＳＴおよび接続トランジスタＳＷの活性領域の形状と、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬの活性領域の形状はほぼ同じである。
また、図７全体で見ると、第６行（Ｒ６）および第７行（Ｒ７）のフォトダイオードＰＤに対して＋Ｙ方向に隣接した位置に、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが設けられる第１のトランジスタ領域ＴＲＡ１が配置される。一方、第４行（Ｒ４）、第５行（Ｒ５）、第８行（Ｒ８）、および第９行（Ｒ９）のフォトダイオードＰＤに対して＋Ｙ方向に隣接した位置に、リセットトランジスタＲＳＴおよび接続トランジスタＳＷが設けられる第２のトランジスタ領域ＴＲＡ２が配置される。すなわち、画素アレイ部１０の２行ごとに、＋Ｙ方向に隣接した位置に第１のトランジスタ領域ＴＲＡ１が配置される行と、第２のトランジスタ領域ＴＲＡ２が配置される行とが交互に繰返し現れる。
このように各トランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＳＷを配置することによって、制御信号線ｓｅｌ，ｒｓｔ，ｓｗの配線が容易になる。具体的に、＋Ｙ方向に隣接して第２のトランジスタ領域ＴＲＡ２が配置される第４行（Ｒ４）、第５行（Ｒ５）、第８行（Ｒ８）、および第９行（Ｒ９）については、制御信号線ｓｗ，ｒｓｔが、第２のトランジスタ領域ＴＲＡ２付近を通過するように配線される。また、＋Ｙ方向に隣接して第１のトランジスタ領域ＴＲＡ１が配置される第６行（Ｒ６）および第７行（Ｒ７）については、制御信号線ｓｅｌが、第１のトランジスタ領域ＴＲＡ１付近を通過するように配線される。
また、制御信号線ｔｘ（ｔｘ４〜ｔｘ９）は、各行のフォトダイオードＰＤに対応する転送トランジスタＴＸのゲート電極付近を通過するように行方向に沿って配線される。各制御信号線ｓｅｌは、選択トランジスタＳＥＬのゲート電極とコンタクトホールＣＨを介して接続される。
出力信号線ｖｏｕｔ（ｖｏｕｔ１〜ｖｏｕｔ３）は、最も端の出力信号線ｖｏｕｔを除いて、フォトダイオードアレイＰＤＡの互いに隣接する列と列との間でフォトダイオードが設けられていない領域である列間領域に設けられる。各出力信号線ｖｏｕｔは、対応する列に設けられた各画素ユニットＰＵを構成する選択トランジスタＳＥＬのソース領域と接続される。
さらに、各画素ユニットＰＵには、フローティングディフュージョンＦＤを接続する金属配線ＦＤＬが設けられる。たとえば、図７の画素ユニットＰＵ２ａの場合、フォトダイオードＰＤ５ａ，ＰＤ６ａ，ＰＤ７ａ，ＰＤ８ａの各々に対応するフローティングディフュージョンＦＤを接続する金属配線ＦＤＬ２ａが設けられる。金属配線ＦＤＬ２ａは、対応のリセットトランジスタＲＳＴのソース領域（隣接した画素ユニットＰＵとの間を接続する接続トランジスタＳＷのドレイン領域と共通）、および増幅トランジスタＡＭＩのゲート電極層ともコンタクトホールＣＨを介して接続される。
同様に、第１列目の画素ユニットＰＵ１ａには金属配線ＦＤＬ１ａが設けられ、画素ユニットＰＵ３ａには金属配線ＦＤＬ３ａが設けられる。第２列目の画素ユニットＰＵ１ｂ，ＰＵ２ｂ，…にはそれぞれ金属配線ＦＤＬ１ｂ，ＦＤＬ２ｂ，…が設けられ、第３列目の画素ユニットＰＵ１ｃ，ＰＵ２ｃ，…にはそれぞれ金属配線ＦＤＬ１ｃ，ＦＤＬ２ｃ，…が設けられる。
以上のとおり、実施の形態１の撮像装置１によれば、画素アレイ部１０におけるトランジスタ配置を工夫することによってほとんど面積ペナルティ無しに、列方向に隣り合う画素ユニットＰＵの電荷蓄積部ＦＤＵを接続する接続トランジスタＳＷを配置することができる。そして、この接続トランジスタＳＷを用いることによって、広いＩＳＯ感度の範囲で高画質の画像を得ることができる。すなわち、露光量が多い低ＩＳＯ感度の領域では隣接する画素ユニットＰＵとの間に設けられた接続トランジスタＳＷをオン状態にする減感読出によって信号レベルの飽和を防ぐことができる。また、露光量が少ない高ＩＳＯ感度の領域では２画素の混合読出によってＳ／Ｎ比を上げることができる。さらに、動画像を記録する場合には、３画素以上の混合読出によって読出速度を速めることができる。
［実施の形態２］
図８は、画素アレイ部１０Ａのレイアウトを模式的に示す平面図である。図８の画素アレイ部１０Ａのレイアウトは、図７に示した実施の形態１の画素アレイ部１０のレイアウト変形例である。図８には、フォトダイオードアレイＰＤＡの第１、第２列目（Ｃ１，Ｃ２）および第５行目〜第８行目（Ｒ５〜Ｒ８）のフォトダイオードＰＤが図示されている。フォトダイオードＰＤは、半導体基板上で列方向および行方向にそれぞれ等間隔で配置される。なお、以下の説明では、図７と同一または相当する部分には同一の参照符号を付して説明を繰返さない場合がある。
画素アレイ部１０Ａは、フォトダイオードアレイＰＤＡの各列の４個のフォトダイオードＰＤごとにグループを構成し、各グループが画素ユニットＰＵに対応する。具体的に、図８の場合、画素ユニットＰＵ２ａはフォトダイオードＰＤ５ａ，ＰＤ６ａ，ＰＤ７ａ，ＰＤ８ａを含み、画素ユニットＰＵ２ｂは、フォトダイオードＰＤ５ｂ，ＰＤ６ｂ，ＰＤ７ｂ，ＰＤ８ｂを含む。
フローティングディフュージョンＦＤは、フォトダイオードＰＤと個別に対応し、対応するフォトダイオードＰＤに対して＋Ｘ方向に隣接した位置に設けられる。転送トランジスタＴＸは、互いに対応するフォトダイオードＰＤとフローティングディフュージョンＦＤとの間に設けられる。
各トランジスタＡＭＩ，ＳＥＬ，ＲＳＴ，ＳＷは、フォトダイオードアレイＰＤＡの互いに隣接する行と行との間でフォトダイオードＰＤが設けられていない領域である行間領域ＧＰＡに設けられる。このとき、同一の画素ユニットＰＵに含まれる増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬは、同じ行間領域ＧＰＡ内で、互いに不純物領域を共有して配置される。さらに好ましくは、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬの各々のゲート長方向は行方向と略一致する。
また、接続トランジスタＳＷは、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが設けられていない行間領域ＧＰＡに４行おきに設けられる。リセットトランジスタＲＳＴは、増幅トランジスタＡＭＩ、選択トランジスタＳＥＬ、および、接続トランジスタＳＷが設けられていない行間領域ＧＰＡに設けられる。
行方向に延在する制御信号線ｒｓｔ，ｓｅｌ，ｓｗは、行間領域ＧＰＡを、対応の各トランジスタＲＳＴ，ＳＥＬ，ＳＷ上を概ね通過するように配線される。制御信号線ｔｘは、フォトダイオードアレイＰＤＡの各行に対応して設けられ、行間領域ＧＰＡごとに１本ずつ設けられる。
列方向に延在する出力信号線ｖｏｕｔは、最も端の出力信号線ｖｏｕｔを除いて、フォトダイオードアレイＰＤＡの互いに隣接する列と列との間でフォトダイオードＰＤが設けられていない領域である列間領域ＧＰＢ付近に１本ずつ配線される。
さらに、各画素ユニットＰＵには、フローティングディフュージョンＦＤを接続する金属配線ＦＤＬが設けられる。金属配線ＦＤＬは、対応のリセットトランジスタＲＳＴのソース領域、および増幅トランジスタＡＭＩのゲート電極層とコンタクトホールＣＨを介して接続される。
実施の形態１の画素アレイ部１０の場合、フォトダイオードアレイＰＤＡの奇数列に設けられた画素ユニットＰＵと偶数列に設けられた画素ユニットＰＵとでは、各トランジスタＳＥＬ，ＲＳＴ，ＳＷが接続される制御信号線が異なっていた。これに対して、実施の形態２の画素アレイ部１０Ａの場合には、行方向に並ぶ画素ユニットＰＵについては、各トランジスタＳＥＬ，ＲＳＴ，ＳＷごとに１本の制御信号線のみが接続されるので、制御信号線ｒｓｔ，ｓｅｌ，ｓｗの数を実施の形態１の場合よりも減らすことができる。
［実施の形態１，２の撮像装置のカメラへの適用例］
図９は、この発明の実施の形態１，２の撮像装置１を用いたデジタルスチルカメラ２００の構成を模式的に示すブロック図である。
図９を参照して、デジタルスチルカメラ２００は、上記の撮像装置１と、この撮像装置１の画素アレイ部１０，１０Ａに被写体を結像させるための結像光学系としての撮像レンズ２０１と、撮像装置１の出力信号を処理する信号処理回路２０２を含む。デジタルスチルカメラ２００は、上記の撮像装置１を用いることによって高画質かつ広ダイナミックレンジの画像信号を得ることができる。なお、デジタルスチルカメラ２００に限らず、デジタルビデオカメラなど他の撮像システムに上記の撮像装置１を用いることによっても同様の効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 撮像装置、１０，１０Ａ 画素アレイ部、１１ 垂直走査回路、１２ 水平走査回路、２００ デジタルスチルカメラ、２０１ 撮像レンズ、２０２ 信号処理回路、ＡＭＩ 増幅トランジスタ、ＦＤ フローティングディフュージョン、ＦＤＬ 金属配線、ＦＤＰ ＦＤ対、ＦＤＵ 電荷蓄積部、ＧＰＡ，ＧＰＢ 隙間領域、ＰＤ フォトダイオード、ＰＤＡ フォトダイオードアレイ、ＰＵ 画素ユニット、ＲＳＴ リセットトランジスタ、ＳＥＬ 選択トランジスタ、ＳＷ 接続トランジスタ、ＴＲＡ トランジスタ領域、ＴＸ 転送トランジスタ。

Claims (13)

  1. 複数の画素ユニットを備え、
    前記複数の画素ユニットの各々は、
    各々が入射光に応じた電荷を発生する複数の光電変換素子と、
    前記複数の光電変換素子にそれぞれ対応し、各々が、対応の光電変換素子で発生した電荷を転送する複数の転送トランジスタと、
    前記複数の転送トランジスタを介して前記複数の光電変換素子と接続され、前記複数の光電変換素子の各々で発生した電荷を蓄積する電荷蓄積部とを含み、
    さらに、各々が、前記複数の画素ユニットのうちの２個の画素ユニットの前記電荷蓄積部の間を接続する複数の接続トランジスタを備え、
    前記複数の画素ユニットの各々は、前記複数の接続トランジスタのうちの少なくとも１個と接続され、
    さらに、前記複数の画素ユニットの各々に含まれる前記複数の転送トランジスタおよび前記複数の接続トランジスタをオン状態またはオフ状態に切替える走査回路を備える、撮像装置。
  2. 前記撮像装置は、前記複数の画素ユニットの各光電変換素子で発生した電荷を、光電変換素子ごとに個別に読み出す読出モードとして、通常読出モードおよび減感読出モードを有し、
    前記走査回路は、前記通常読出モードにおいて、読出対象である第１の画素ユニットに含まれる第１の光電変換素子の電荷を読み出すときに、前記第１の光電変換素子に対応する転送トランジスタをオン状態にし、かつ、前記第１の画素ユニットの前記電荷蓄積部と接続されたいずれの接続トランジスタもオフ状態にし、
    前記走査回路は、前記減感読出モードにおいて、前記第１の光電変換素子の電荷を読み出すときに、前記第１の光電変換素子に対応する転送トランジスタをオン状態にし、かつ、前記第１の画素ユニットの前記電荷蓄積部と接続された少なくとも１つの接続トランジスタをオン状態にする、請求項１に記載の撮像装置。
  3. 前記撮像装置は、前記複数の画素ユニットの各光電変換素子で発生した電荷を、同一の画素ユニットに含まれる少なくとも２個の光電変換素子ごとに混合して読み出す第１の混合読出モードを有し、
    前記走査回路は、前記第１の混合読出モードにおいて、読出対象である第１の画素ユニットに含まれる少なくとも２個の光電変換素子の電荷を混合して読み出すときに、読出対象の少なくとも２個の光電変換素子にそれぞれ対応する複数の転送トランジスタをオン状態にし、かつ、前記第１の画素ユニットの前記電荷蓄積部と接続されたいずれの接続トランジスタもオフ状態にする、請求項２に記載の撮像装置。
  4. 前記撮像装置は、前記複数の画素ユニットの各光電変換素子で発生した電荷を、複数の画素ユニットにわたって含まれる少なくとも２個の光電変換素子ごとに混合して読み出す第２の混合読出モードを有し、
    前記走査回路は、前記第２の混合読出モードにおいて、読出対象である第１の画素ユニットに含まれる少なくとも１個の光電変換素子および前記第１の画素ユニットの前記電荷蓄積部と接続トランジスタを介して前記電荷蓄積部が接続された第２の画素ユニットに含まれる少なくとも１個の光電変換素子の電荷を混合して読み出すときに、前記第１の画素ユニットに含まれる読出対象の少なくも１個の光電変換素子に対応する転送トランジスタをオン状態にし、かつ、前記第２の画素ユニットに含まれる読出対象の少なくとも１個の光電変換素子に対応する転送トランジスタをオン状態にし、かつ、前記第１の画素ユニットの前記電荷蓄積部と前記第２の画素ユニットの前記電荷蓄積部との間を接続する接続トランジスタをオン状態にする、請求項１〜３のいずれか１項に記載の撮像装置。
  5. 前記複数の画素ユニットの各々は、さらに、
    前記電荷蓄積部に蓄積された電荷に応じた信号を出力する増幅トランジスタと、
    前記電荷蓄積部に蓄積された電荷を排出するリセットトランジスタと、
    前記増幅トランジスタと接続され、各画素ユニットを選択状態するための選択トランジスタとを含む、請求項１〜４のいずれか１項に記載の撮像装置。
  6. 前記複数の画素ユニットの各々において、前記増幅トランジスタおよび前記選択トランジスタは、互いに共通の不純物領域を有する、請求項５に記載の撮像装置。
  7. 互いに接続された２個の画素ユニットのうち、いずれか一方の画素ユニットの前記リセットトランジスタと、これらの画素ユニットを接続する接続トランジスタとは、互いに共通の不純物領域を有する、請求項６に記載の撮像装置。
  8. 前記複数の画素ユニットに含まれる光電変換素子は、行列状に配列されて光電変換素子アレイを構成し、
    前記複数の画素ユニットの各々において、前記電荷蓄積部は、前記複数の光電変換素子とそれぞれ対応し、互いに電気的に接続された複数の浮遊拡散部を含み、
    前記複数の浮遊拡散部の各々は、対応の光電変換素子に対して前記列方向の第１の側に、対応の転送トランジスタを介在して設けられ、
    前記光電変換素子アレイの各行の２個の光電変換素子ごとに、対応の浮遊拡散部が浮遊拡散部対を構成し、
    各浮遊拡散部対を構成する２個の浮遊拡散部間の間隔は、行方向に隣り合った光電変換素子に対応し、かつ、浮遊拡散部対を構成しない２個の浮遊拡散部間の間隔よりも狭い、
    請求項７に記載の撮像装置。
  9. 前記光電変換素子アレイの隣接する行同士では、１列ずれた２個の光電変換素子ごとに、対応の浮遊拡散部が前記浮遊拡散部対を構成する、請求項８に記載の撮像装置。
  10. 前記複数の画素ユニットの各々に含まれる前記複数の光電変換素子の個数は４個であり、
    前記光電変換素子アレイの各列の光電変換素子は、４個の連続して並ぶ光電変換素子ごとに、前記複数の画素ユニットのいずれか１つに含まれ、
    前記複数の接続トランジスタの各々は、前記光電変換素子アレイの列方向に互いに隣接する画素ユニットの前記電荷蓄積部間を接続する、請求項８または９に記載の撮像装置。
  11. 前記複数の画素ユニットの各々の前記増幅トランジスタおよび選択トランジスタは、前記複数の画素ユニットの各々に個別に対応する第１のトランジスタ領域に設けられ、
    前記複数の画素ユニットの各々の前記リセットトランジスタは、互いに共通化された不純物領域を有する接続トランジスタとともに、前記複数の画素ユニットの各々に個別に対応する第２のトランジスタ領域に設けられ、
    前記第１および第２のトランジスタ領域の各々は、前記行方向に隣り合った光電変換素子に対応し、かつ、前記拡散浮遊部対を構成しない２個の拡散浮遊部の間の領域である、請求項１０に記載の撮像装置。
  12. 前記光電変換素子アレイの行は、
    前記列方向の前記第１の側に前記第１のトランジスタ領域のみが隣接して配置された第１の行と、
    前記列方向の前記第１の側に前記第２のトランジスタ領域のみが隣接して配置された第２の行とを含み、
    前記第１の行と第２の行とは、２行ごとに交互に繰返して設けられる、請求項１１に記載の撮像装置。
  13. 前記複数の画素ユニットに含まれる光電変換素子は、行列状に配列されて光電変換素子アレイを構成し、
    前記複数の画素ユニットの各々に含まれる前記複数の光電変換素子の個数は４個であり、
    前記光電変換素子アレイの各列の光電変換素子は、４個の連続して並ぶ光電変換素子ごとに、前記複数の画素ユニットのいずれか１つに含まれ、
    前記複数の接続トランジスタの各々は、前記光電変換素子アレイの列方向に互いに隣接する画素ユニットの電荷蓄積部間を接続し、
    前記複数の画素ユニットの各々において、前記電荷蓄積部は、前記複数の光電変換素子にそれぞれ対応し、互いに電気的に接続された複数の浮遊拡散部を含み、
    前記複数の浮遊拡散部の各々は、対応の光電変換素子に対して前記光電変換素子アレイの行方向の第１の側に、対応の転送トランジスタを介在して設けられ、
    前記複数の画素ユニットの各々の前記増幅トランジスタ、リセットトランジスタ、および選択トランジスタ、ならびに前記複数の接続トランジスタは、前記光電変換素子アレイの互いに隣接する行と行との間で光電変換素子が設けられていない領域である行間領域に設けられる、請求項６に記載の撮像装置。
JP2009053724A 2009-03-06 2009-03-06 撮像装置 Active JP5267867B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009053724A JP5267867B2 (ja) 2009-03-06 2009-03-06 撮像装置
US12/700,316 US8441565B2 (en) 2009-03-06 2010-02-04 Image pickup apparatus
KR1020100019826A KR101691660B1 (ko) 2009-03-06 2010-03-05 촬상 장치
US13/864,703 US8947567B2 (en) 2009-03-06 2013-04-17 Image pickup apparatus having photoelectric conversion function
US14/591,871 US9615042B2 (en) 2009-03-06 2015-01-07 Image pickup apparatus having photoelectric conversion function
US15/438,265 US20170162615A1 (en) 2009-03-06 2017-02-21 Image pickup apparatus having photoelectric conversion function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009053724A JP5267867B2 (ja) 2009-03-06 2009-03-06 撮像装置

Publications (2)

Publication Number Publication Date
JP2010212769A true JP2010212769A (ja) 2010-09-24
JP5267867B2 JP5267867B2 (ja) 2013-08-21

Family

ID=42677924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009053724A Active JP5267867B2 (ja) 2009-03-06 2009-03-06 撮像装置

Country Status (3)

Country Link
US (4) US8441565B2 (ja)
JP (1) JP5267867B2 (ja)
KR (1) KR101691660B1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129884A (ja) * 2010-12-16 2012-07-05 Fujifilm Corp 撮像装置及びその画素加算方法
JP2013042479A (ja) * 2011-07-21 2013-02-28 Canon Inc 撮像素子の動作条件を変更可能な撮像装置およびその制御方法
JP2013102383A (ja) * 2011-11-09 2013-05-23 Canon Inc 固体撮像装置
JP2013131900A (ja) * 2011-12-21 2013-07-04 Canon Inc 撮像装置及び放射線撮像システム、並びに撮像装置の駆動方法
JP2013197989A (ja) * 2012-03-21 2013-09-30 Canon Inc 固体撮像装置
WO2013183378A1 (ja) * 2012-06-07 2013-12-12 富士フイルム株式会社 撮像装置、画像処理装置、及び画像処理方法
WO2015072575A1 (ja) * 2013-11-18 2015-05-21 株式会社ニコン 固体撮像素子および撮像装置
JP2015100004A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015099977A (ja) * 2013-11-18 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015100003A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015106721A (ja) * 2013-11-28 2015-06-08 株式会社ニコン 撮像素子および撮像装置
JP2015142254A (ja) * 2014-01-29 2015-08-03 キヤノン株式会社 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム
WO2016006052A1 (ja) * 2014-07-09 2016-01-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2016015680A (ja) * 2014-07-03 2016-01-28 株式会社ニコン 固体撮像素子および撮像装置
US9628736B2 (en) 2013-11-25 2017-04-18 Renesas Electronics Corporation Imaging device
US9641784B2 (en) 2014-12-03 2017-05-02 Renesas Electronics Corporation Imaging device
WO2017203839A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 固体撮像素子および撮像装置
JP2018160933A (ja) * 2018-07-11 2018-10-11 株式会社ニコン 撮像素子および撮像装置
JP2018160934A (ja) * 2018-07-11 2018-10-11 株式会社ニコン 撮像素子および撮像装置
JP2020115697A (ja) * 2018-07-11 2020-07-30 株式会社ニコン 撮像素子および撮像装置
WO2022209207A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
JP2022174347A (ja) * 2020-04-29 2022-11-22 株式会社ニコン 撮像素子及び撮像装置
WO2023037600A1 (ja) * 2021-09-09 2023-03-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2145330B1 (en) 2007-04-11 2014-07-16 Red.Com, Inc. Video camera
US8237830B2 (en) 2007-04-11 2012-08-07 Red.Com, Inc. Video camera
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
DE102011079589A1 (de) * 2010-08-11 2012-02-16 Samsung Electronics Co., Ltd. Einheitspixel für ein Photodetektionsbauelement
JP5744543B2 (ja) * 2011-01-31 2015-07-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP5885403B2 (ja) * 2011-06-08 2016-03-15 キヤノン株式会社 撮像装置
US9167182B2 (en) * 2011-09-26 2015-10-20 Semiconductor Components Industries, Llc Charge sensing in image sensors with output channel having multiple-gain output paths
US8744186B1 (en) * 2011-09-30 2014-06-03 Tribune Broadcasting Company, Llc Systems and methods for identifying a scene-change/non-scene-change transition between frames
JPWO2013084406A1 (ja) * 2011-12-08 2015-04-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch
CN104380467B (zh) 2012-06-27 2017-11-17 松下知识产权经营株式会社 固体摄像装置
JP2014022561A (ja) * 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
US9247170B2 (en) * 2012-09-20 2016-01-26 Semiconductor Components Industries, Llc Triple conversion gain image sensor pixels
KR101933994B1 (ko) 2012-10-16 2018-12-31 삼성전자주식회사 깊이 영상과 컬러 영상을 획득하는 픽셀 구조를 가진 이미지 센서
US9521384B2 (en) 2013-02-14 2016-12-13 Red.Com, Inc. Green average subtraction in image data
JP6180882B2 (ja) * 2013-10-31 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、信号処理装置、および電子機器
TWI539816B (zh) * 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
CN104767946B (zh) * 2014-01-02 2018-04-06 恒景科技股份有限公司 影像传感器
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
TWI525307B (zh) * 2015-02-10 2016-03-11 聯詠科技股份有限公司 用於影像感測器之感光單元及其感光電路
US9853080B2 (en) * 2015-09-30 2017-12-26 Semiconductor Components Industries, Llc Pixels with multiple charge storage regions
KR20170056909A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
WO2018012316A1 (ja) * 2016-07-15 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器
EP3649783A1 (en) 2017-07-05 2020-05-13 Red.Com, Llc Video image data processing in electronic devices
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
JP2020010323A (ja) * 2018-07-09 2020-01-16 シャープ株式会社 撮像装置
EP3910934B1 (en) * 2019-01-08 2023-11-29 Panasonic Intellectual Property Management Co., Ltd. Imaging device
KR102712158B1 (ko) 2019-04-19 2024-09-30 삼성전자주식회사 광 센싱 회로 및 이를 포함하는 이미지 센서
US11652131B2 (en) * 2020-05-15 2023-05-16 Omnivision Technologies, Inc. Layout design of dual row select structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244435A (ja) * 2004-02-25 2005-09-08 Sharp Corp 増幅型固体撮像装置
JP2008546313A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素
JP2010009257A (ja) * 2008-06-25 2010-01-14 Yamaguchi Univ 合成経路評価システムとその方法とそのプログラム
JP2010193437A (ja) * 2009-01-21 2010-09-02 Canon Inc 固体撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297416B2 (ja) * 2003-06-10 2009-07-15 シャープ株式会社 固体撮像素子、その駆動方法およびカメラ
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP4497366B2 (ja) 2005-02-04 2010-07-07 国立大学法人東北大学 光センサおよび固体撮像装置
KR101257526B1 (ko) * 2005-04-07 2013-04-23 고쿠리츠다이가쿠호진 도호쿠다이가쿠 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
US8184190B2 (en) * 2006-11-28 2012-05-22 Youliza, Gehts B.V. Limited Liability Company Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US7924332B2 (en) * 2007-05-25 2011-04-12 The Trustees Of The University Of Pennsylvania Current/voltage mode image sensor with switchless active pixels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244435A (ja) * 2004-02-25 2005-09-08 Sharp Corp 増幅型固体撮像装置
JP2008546313A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 選択的ビニング機構を備えたｃｍｏｓイメージセンサの画素
JP2010009257A (ja) * 2008-06-25 2010-01-14 Yamaguchi Univ 合成経路評価システムとその方法とそのプログラム
JP2010193437A (ja) * 2009-01-21 2010-09-02 Canon Inc 固体撮像装置

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129884A (ja) * 2010-12-16 2012-07-05 Fujifilm Corp 撮像装置及びその画素加算方法
JP2013042479A (ja) * 2011-07-21 2013-02-28 Canon Inc 撮像素子の動作条件を変更可能な撮像装置およびその制御方法
JP2013102383A (ja) * 2011-11-09 2013-05-23 Canon Inc 固体撮像装置
JP2013131900A (ja) * 2011-12-21 2013-07-04 Canon Inc 撮像装置及び放射線撮像システム、並びに撮像装置の駆動方法
JP2013197989A (ja) * 2012-03-21 2013-09-30 Canon Inc 固体撮像装置
JPWO2013183378A1 (ja) * 2012-06-07 2016-01-28 富士フイルム株式会社 撮像装置、画像処理装置、及び画像処理方法
WO2013183378A1 (ja) * 2012-06-07 2013-12-12 富士フイルム株式会社 撮像装置、画像処理装置、及び画像処理方法
CN104335578A (zh) * 2012-06-07 2015-02-04 富士胶片株式会社 摄像装置、图像处理装置及图像处理方法
JP5680797B2 (ja) * 2012-06-07 2015-03-04 富士フイルム株式会社 撮像装置、画像処理装置、及び画像処理方法
US9332199B2 (en) 2012-06-07 2016-05-03 Fujifilm Corporation Imaging device, image processing device, and image processing method
WO2015072575A1 (ja) * 2013-11-18 2015-05-21 株式会社ニコン 固体撮像素子および撮像装置
EP4311252A3 (en) * 2013-11-18 2024-04-10 Nikon Corporation Solid-state image sensor and image-capturing device
US11765473B2 (en) 2013-11-18 2023-09-19 Nikon Corporation Solid-state image sensor and image-capturing device
US10958856B2 (en) 2013-11-18 2021-03-23 Nikon Corporation Solid-state image sensor and image-capturing device
JP2015099977A (ja) * 2013-11-18 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
US10638067B2 (en) 2013-11-18 2020-04-28 Nikon Corporation Solid state image sensor and image-capturing device
JP2015100003A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
JP2015100004A (ja) * 2013-11-19 2015-05-28 株式会社ニコン 固体撮像素子及び撮像装置
US9628736B2 (en) 2013-11-25 2017-04-18 Renesas Electronics Corporation Imaging device
US9819884B2 (en) 2013-11-25 2017-11-14 Renesas Electronics Corporation Imaging device
JP2015106721A (ja) * 2013-11-28 2015-06-08 株式会社ニコン 撮像素子および撮像装置
JP2015142254A (ja) * 2014-01-29 2015-08-03 キヤノン株式会社 固体撮像装置及びその駆動方法並びにそれを用いた撮像システム
JP2016015680A (ja) * 2014-07-03 2016-01-28 株式会社ニコン 固体撮像素子および撮像装置
WO2016006052A1 (ja) * 2014-07-09 2016-01-14 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2016006052A1 (ja) * 2014-07-09 2017-04-27 ルネサスエレクトロニクス株式会社 半導体装置
US10199422B2 (en) 2014-07-09 2019-02-05 Renesas Electronics Corporation Semiconductor device
US9641784B2 (en) 2014-12-03 2017-05-02 Renesas Electronics Corporation Imaging device
US10033954B2 (en) 2014-12-03 2018-07-24 Renesas Electronics Corporation Reset transistor connection in imaging device
WO2017203839A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 固体撮像素子および撮像装置
CN109155831A (zh) * 2016-05-24 2019-01-04 索尼公司 固体摄像装置和摄像设备
US11916089B2 (en) 2016-05-24 2024-02-27 Sony Group Corporation Solid-state image pickup device and image pickup apparatus
US11152405B2 (en) 2016-05-24 2021-10-19 Sony Corporation Solid-state image pickup device and image pickup apparatus
JP2020115697A (ja) * 2018-07-11 2020-07-30 株式会社ニコン 撮像素子および撮像装置
JP2018160934A (ja) * 2018-07-11 2018-10-11 株式会社ニコン 撮像素子および撮像装置
JP2018160933A (ja) * 2018-07-11 2018-10-11 株式会社ニコン 撮像素子および撮像装置
JP2022174347A (ja) * 2020-04-29 2022-11-22 株式会社ニコン 撮像素子及び撮像装置
JP7468594B2 (ja) 2020-04-29 2024-04-16 株式会社ニコン 撮像素子及び撮像装置
WO2022209207A1 (ja) * 2021-03-31 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
WO2023037600A1 (ja) * 2021-09-09 2023-03-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置

Also Published As

Publication number Publication date
US8441565B2 (en) 2013-05-14
KR20100100694A (ko) 2010-09-15
US20150124134A1 (en) 2015-05-07
US20100225795A1 (en) 2010-09-09
JP5267867B2 (ja) 2013-08-21
US9615042B2 (en) 2017-04-04
KR101691660B1 (ko) 2016-12-30
US20130229556A1 (en) 2013-09-05
US8947567B2 (en) 2015-02-03
US20170162615A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP5267867B2 (ja) 撮像装置
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US8134625B2 (en) Solid-state imaging device, camera, and electronic device
KR100331995B1 (ko) 촬상장치에서 복수의 화소에 의해 공유되는 각 회로의 화소내의배치
JP5358136B2 (ja) 固体撮像装置
KR101129128B1 (ko) 후면 조사 이미지 센서를 위한 회로 및 광센서 오버랩
US20190158767A1 (en) Image sensor and method for operating an image sensor
KR101257526B1 (ko) 광 센서, 고체 촬상 장치, 및 고체 촬상 장치의 동작 방법
JP3031606B2 (ja) 固体撮像装置と画像撮像装置
JP2015188049A (ja) 固体撮像装置及び撮像システム
US10362255B2 (en) Multi-conversion gain pixel configurations
KR100820520B1 (ko) 고체촬상장치
JP2006245522A (ja) 光センサ、固体撮像装置、および固体撮像装置の動作方法
JP2010212288A (ja) 撮像装置
US20230156369A1 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
JP2020181932A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2011097625A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
WO2023092248A1 (en) Solid-state imaging device having tunable conversion gain, driving method, and electronic device
JP7198675B2 (ja) 固体撮像素子、その駆動回路および撮像装置
JP5515372B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350