JPWO2016006052A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016006052A1
JPWO2016006052A1 JP2016532832A JP2016532832A JPWO2016006052A1 JP WO2016006052 A1 JPWO2016006052 A1 JP WO2016006052A1 JP 2016532832 A JP2016532832 A JP 2016532832A JP 2016532832 A JP2016532832 A JP 2016532832A JP WO2016006052 A1 JPWO2016006052 A1 JP WO2016006052A1
Authority
JP
Japan
Prior art keywords
transistor
region
semiconductor device
transfer
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016532832A
Other languages
English (en)
Other versions
JP6362694B2 (ja
Inventor
康弘 荒木
康弘 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55063727&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPWO2016006052(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2016006052A1 publication Critical patent/JPWO2016006052A1/ja
Application granted granted Critical
Publication of JP6362694B2 publication Critical patent/JP6362694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

活性領域内に２つの光電変換素子を有する半導体装置において、光電変換素子と第１のトランジスタとを接続する配線の長さを短くし、配線容量の値を小さくすることを目的とする。半導体基板（ＳＵＢ）に複数の画素領域が行列状に並び、複数の画素領域のそれぞれは、活性領域（ＡＲ）と、２つの光電変換素子（ＰＤ）と、２つの浮遊容量領域（ＦＤ）と、第１のトランジスタ（ＡＭＩ）とを備える。複数の画素領域のそれぞれには、２つの光電変換素子（ＰＤ）のそれぞれと２つの浮遊容量領域（ＦＤ）のそれぞれとを有する転送トランジスタ（ＴＸ）が２つ含まれる。第１のトランジスタ（ＡＭＩ）は、画素領域内において、２つの浮遊容量領域（ＦＤ）のうち一方の浮遊容量領域（ＦＤ）と他方の浮遊容量領域（ＦＤ）との並ぶ方向に関して一方の浮遊容量領域（ＦＤ）と他方の浮遊容量領域（ＦＤ）との間に配置される。

Description

本発明は半導体装置に関し、特に、単一の活性領域内に２つの光電変換素子を有する画素領域を備えた半導体装置に関するものである。
従来の固体撮像素子を有する半導体装置においては、たとえば特開２０１３−１５７８８３号公報（特許文献１）に示すように、単一の画素領域内に単一の光電変換素子が配置された構成を有している。特許文献１に示すように、当該固体撮像素子においては、光電変換素子への光入射領域のうちほぼ半分の領域は金属等の遮光膜により遮光されている。半分の領域が遮光されることにより、使用者の片目で見える範囲内でピントの調節などを行なうことができる。
特開２０１３−１５７８８３号公報
特許文献１の固体撮像素子は、遮光膜により一部の入射光が遮られるため、一時に処理できる信号の量が少ない問題がある。そこで近年、単一の画素領域内に２つの光電変換素子が配置された固体撮像素子が開発されている。この光電変換素子を用いれば、一時に処理できる信号の量が特許文献１の固体撮像素子の約２倍になるため、１つの画素領域によりピントの調節などをより高速で行なうことができる。
ところがこの高速動作が可能な固体撮像素子においては、通常、単一の画素領域内において２つの光電変換素子のそれぞれから出力される電気信号を受ける他のトランジスタが、光電変換素子から離れた領域に配置される。このため当該光電変換素子と当該他のトランジスタとを接続する配線の長さが不当に長くなる場合がある。このように配線が長くなれば、当該配線による配線容量の値が大きくなるという問題が発生し得ることに、本願発明の発明者は着目した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板に複数の画素領域が行列状に並ぶ半導体装置である。複数の画素領域のそれぞれは、活性領域と、２つの光電変換素子と、２つの浮遊容量領域と、第１のトランジスタとを備える。２つの光電変換素子は活性領域内に互いに間隔をあけて配置されている。２つの浮遊容量領域は、２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、光電変換素子から出力される電気信号を取り出し蓄積する。第１のトランジスタは、転送トランジスタから出力される電気信号を受ける。複数の画素領域のそれぞれには、２つの光電変換素子のそれぞれと２つの浮遊容量領域のそれぞれとを有する転送トランジスタが２つ含まれる。第１のトランジスタは、画素領域内において、２つの浮遊容量領域のうち一方の浮遊容量領域と他方の浮遊容量領域との並ぶ方向に関して一方の浮遊容量領域と他方の浮遊容量領域との間に配置される。
一実施の形態によれば、光電変換素子と第１のトランジスタとを接続する配線の長さを短くし、配線容量の値を小さくすることができる。
一実施の形態に係る半導体装置であってウェハの状態を示す概略平面図である。 図１の点線で囲まれた領域ＩＩの概略図である。 実施の形態１における半導体装置の画素部の構成の第１例を示す概略平面図である。 図３の点線で囲まれた領域ＩＶの概略拡大平面図である。 実施の形態１における半導体装置の画素部の構成の第２例を示す概略平面図である。 図５の点線で囲まれた領域ＶＩの概略拡大平面図である。 実施の形態１の画素部の構成を示す回路図である。 図４のＶＩＩＩＡ−ＶＩＩＩＡ線に沿う部分の概略断面図（Ａ）と、図４のＶＩＩＩＢ−ＶＩＩＩＢ線に沿う部分の概略断面図（Ｂ）とである。 実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。 比較例における画素部の構成を示す概略拡大平面図である。 実施の形態２における半導体装置の画素部の構成の第１例を示す概略平面図である。 図１６の点線で囲まれた領域ＸＶＩＩの概略拡大平面図である。 実施の形態２における半導体装置の画素部の構成の第２例を示す概略平面図である。 図１８の点線で囲まれた領域ＸＩＸの概略拡大平面図である。 図１７のＸＸ−ＸＸ線に沿う部分の概略断面図である。 実施の形態３における半導体装置の画素部の構成の第１例を示す概略平面図である。 図２１の点線で囲まれた領域ＸＸＩＩの概略拡大平面図である。 実施の形態３における半導体装置の画素部の構成の第２例を示す概略平面図である。 図２３の点線で囲まれた領域ＸＸＩＶの概略拡大平面図である。 実施の形態３の画素部の構成を示す回路図である。 図２２のＸＸＶＩ−ＸＸＶＩ線に沿う部分の概略断面図である。 実施の形態４における半導体装置の画素部の構成の第１例を示す概略平面図である。 図２７の点線で囲まれた領域ＸＸＶＩＩＩの概略拡大平面図である。 実施の形態４における半導体装置の画素部の構成の第２例を示す概略平面図である。 図２９の点線で囲まれた領域ＸＸＸの概略拡大平面図である。 図２８のＸＸＸＩ−ＸＸＸＩ線に沿う部分の概略断面図である。 実施の形態５における画素部の構成を示す概略拡大平面図である。
以下、一実施の形態について図に基づいて説明する。
（実施の形態１）
まず一実施の形態の半導体装置の半導体基板の主表面における各素子形成領域の配置について図１〜図２を用いて説明する。
図１を参照して、半導体装置は、半導体基板ＳＵＢをベースとする半導体ウェハＳＣＷに形成されている。半導体ウェハＳＣＷには、複数のＣＭＯＳセンサ用のチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。また複数のチップ領域ＩＭＣの間には、ダイシングライン領域ＤＬＲが形成されている。
図２を参照して、各々のチップ領域ＩＭＣは画素部と周辺回路部とを有している。画素部はチップ領域ＩＭＣの中央部に形成され、周辺回路部は画素部の周囲を取り囲む領域に形成されている。
図３および図４を参照して、本実施の形態の第１例においては、図２の画素部にはフォトダイオードＰＤと、転送トランジスタＴＸと、増幅トランジスタＡＭＩと、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬを主に有しており、これらにより構成される画素領域が複数、行列状に配置されている。すなわち図３において点線で区画される矩形状（または正方形状）の領域が画素領域に相当する。
なお図３において点線で区画される各画素領域の境界部上にリセットトランジスタＲＳＴの一部などが重畳するように載置されているが、これは一例であり、各画素領域の境界部はたとえばその内部の画素領域内にすべてのトランジスタがはみ出ることなく配置されるように設けられてもよい。
各画素領域を構成するベースである半導体基板ＳＵＢには、たとえば平面視において矩形状を有する活性領域ＡＲが形成されている。ここでは画素領域とは、単一の活性領域ＡＲおよびその内部に形成されるフォトダイオードＰＤ、ならびに当該フォトダイオードＰＤと接続される上記の転送トランジスタＴＸ、増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴなどにより形成される構成単位を意味するものと定義する。上記のように画素部にはこの画素領域が複数、行列状に配置されている。
活性領域ＡＲはたとえば半導体基板ＳＵＢ内に導電性不純物が注入された領域として形成されている。活性領域ＡＲ内には、たとえば図３の左右方向に関して互いに間隔をあけて複数、たとえば２つのフォトダイオードＰＤが配置されている。ここでフォトダイオードＰＤは、光を受けることにより光電変換により電荷を発生することが可能な光電変換素子を意味しており、後述するように半導体基板ＳＵＢ内にｐ型の不純物領域とｎ型の不純物領域とがｐｎ接合された構成を有している。なお活性領域ＡＲ内に３つ以上のフォトダイオードＰＤが配置されてもよい。
各画素領域内には、２つのフォトダイオードＰＤのそれぞれと間隔をあけて、たとえば活性領域ＡＲと同様に導電性不純物が注入された領域としてのフローティング拡散領域ＦＤが形成されている。フローティング拡散領域ＦＤは、フォトダイオードＰＤから出力される電気信号（フォトダイオードＰＤの光電変換により得られる電荷の信号）を取り出し蓄積することが可能な浮遊容量領域であり、２つのフォトダイオードＰＤのそれぞれからの電気信号を蓄積可能とすべく、各画素領域内に２つのフローティング拡散領域ＦＤが配置されている。
平面視においてフォトダイオードＰＤとフローティング拡散領域ＦＤとの間には、転送ゲート電極Ｔｇが配置されており、フォトダイオードＰＤとフローティング拡散領域ＦＤと転送ゲート電極Ｔｇとにより、転送トランジスタＴＸが構成されている。転送ゲート電極Ｔｇは各画素領域内の２つのフォトダイオードＰＤと２つのフローティング拡散領域ＦＤとの間に（２つ）配置されている。このため各画素領域内には２つのフォトダイオードＰＤ、２つのフローティング拡散領域ＦＤおよび２つの転送ゲート電極Ｔｇのそれぞれにより、２つの転送トランジスタＴＸが配置されている。
図３および図４においてはフォトダイオードＰＤおよびフローティング拡散領域ＦＤは図の上下方向に延びる平面形状を有しており、フォトダイオードＰＤとフローティング拡散領域ＦＤとは図の上下方向に関して（転送ゲート電極Ｔｇを介在して）ほぼ一直線上に並ぶように配置されている。また転送ゲート電極Ｔｇはこれらに交差するように図の左右方向に延びる平面形状を有している。ただし上記の平面形状は一例でありこれに限られない。
これらのフォトダイオードＰＤ、フローティング拡散領域ＦＤおよび転送ゲート電極Ｔｇにより、転送トランジスタＴＸが構成されている。転送トランジスタＴＸ内において、フォトダイオードＰＤは電荷を供給する電界効果トランジスタのソース領域として、フローティング拡散領域ＦＤは電荷を受けて蓄積し、さらに他のトランジスタなどに当該電荷を供給するドレイン領域として、転送ゲート電極Ｔｇはゲート電極として機能する。このため転送ゲート電極Ｔｇは部分的にこれに隣接するフォトダイオードＰＤおよびフローティング拡散領域ＦＤと重なることが好ましい。
画素領域内においては、上記の転送トランジスタＴＸは、たとえば図中の配線Ｍ１などを介在して、フォトダイオードＰＤからの電荷を、画素領域内における転送トランジスタＴＸの外側に配置される他のトランジスタである増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬに転送する。
増幅トランジスタＡＭＩは、ソース／ドレイン領域としての増幅活性領域Ａａと、ゲート電極としての増幅ゲート電極Ａｇとを有する電界効果トランジスタの一種である。同様に、リセットトランジスタＲＳＴは、ソース／ドレイン領域としてのリセット活性領域Ｒａと、ゲート電極としてのリセットゲート電極Ｒｇとを有し、選択トランジスタは、ソース／ドレイン領域としての選択活性領域Ｓａと、ゲート電極としての選択ゲート電極Ｓｇとを有する、電界効果トランジスタの一種である。
増幅トランジスタＡＭＩは、フォトダイオードＰＤの光電変換による信号電荷を増幅するための電界効果トランジスタである。リセットトランジスタＲＳＴは、行リセット線に電圧印加してオン状態とすることにより、転送トランジスタＴＸのフローティング拡散領域に接続されるノードに蓄積された電荷を周期的にリセットするための電界効果トランジスタである。また選択トランジスタＳＥＬは、行列状に配置された画素が接続される行選択線のうち任意の１行を選択し、当該１行の行選択線に接続される画素を選択するための電界効果トランジスタである。
図３および図４においては２つの転送トランジスタＴＸのそれぞれが同じ方向に（２つの転送トランジスタＴＸのいずれもが図の上側にフォトダイオードＰＤが、下側にフローティング拡散領域ＦＤが並ぶように）配置されている。このため２つの転送トランジスタＴＸのうち一方の転送トランジスタＴＸのフローティング拡散領域ＦＤと他方の転送トランジスタＴＸのフローティング拡散領域ＦＤとは図３などの左右方向に並ぶように配置されている。これにより、図３および図４においては、第１のトランジスタとしての増幅トランジスタＡＭＩが、平面視において左右方向に並ぶ、画素領域内の２つの転送トランジスタＴＸのうち一方のフローティング拡散領域ＦＤと他方のフローティング拡散領域ＦＤの間に配置されている。
図３および図４においては特に、２つのフローティング拡散領域ＦＤのそれぞれと、それらの間の第１のトランジスタとしての増幅トランジスタＡＭＩとが、平面視において図の左右方向に一直線に並ぶように配置されている。
第１のトランジスタとしての増幅トランジスタＡＭＩは、単一の画素領域あたり１つ配置されており、これがその図の左側および右側の双方に配置される２つの転送トランジスタＴＸにより共用される。ここで共用とは、単一の画素領域内の２つの転送トランジスタＴＸの双方からの電気信号がこれらの間に配置された上記の単一の増幅トランジスタＡＭＩに送られ、単一の増幅トランジスタＡＭＩが当該電気信号を受けて増幅する処理を行なうことを意味する。言い換えれば単一の画素領域内の２つの転送トランジスタＴＸの双方が、当該単一の増幅トランジスタＡＭＩを共有している。
本実施の形態においては、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬともに（増幅トランジスタＡＭＩと同様に）、単一の画素領域あたり１つ配置されている。図３および図４の選択トランジスタＳＥＬが配置される位置はあくまで一例であり、これに限られない。
リセットトランジスタＲＳＴは、平面視において２つのフローティング拡散領域ＦＤとこれらの間の増幅トランジスタＡＭＩとを結ぶ一直線の（図３および図４の右側の）延長線上に配置されている。言い換えればリセットトランジスタＲＳＴは２つのフローティング拡散領域ＦＤのそれぞれと、平面視において一直線上に並んでいる。そして上記の２つのフローティング拡散領域ＦＤのそれぞれと、これらの間の増幅トランジスタＡＭＩのたとえば増幅ゲート電極Ａｇと、リセットトランジスタＲＳＴのリセット活性領域Ｒａとが、たとえばコンタクトＣＴを介在して図の左右方向に一直線状に延びる配線Ｍ１に電気的に接続される。これにより、第２のトランジスタとしてのリセットトランジスタＲＳＴは第１のトランジスタとしての増幅トランジスタＡＭＩから出力される電気信号を受けることを可能とする。
なお図４においては説明の便宜上、２つのフローティング拡散領域ＦＤを結ぶ領域のみに配線Ｍ１が示されているが、実際には図示されないが他の領域にも配線Ｍ１が引き回されている。
図３および図４においては増幅ゲート電極Ａｇは（転送ゲート電極Ｔｇと同様に）図の左右方向に延びる平面形状を有し、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬの各ゲート電極は図の上下方向に延びる平面形状を有している。しかしこの配置は一例でありこれに限られない。たとえば転送ゲート電極Ｔｇとリセットゲート電極Ｒｇとが互いにほぼ平行に延びるように配置されていてもよい。
さらに本実施の形態の各画素領域における第１のトランジスタとしての増幅トランジスタＡＭＩは、当該画素領域内において、２つの転送ゲート電極Ｔｇのうち一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの並ぶ図の左右方向に関して、一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの間に配置されている。ここで一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの間とは、厳密にたとえば一直線上における２つのゲート電極Ｔｇに挟まれた領域に限らず、図の左右方向に関する座標が一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの間であり厳密に１対のゲート電極Ｔｇを結んでなる一直線上から外れた領域を含むものとする。実際ここでは当該画素領域内の増幅トランジスタＡＭＩは、２つの転送ゲート電極Ｔｇよりもやや下方に配置されている。
ただし、ここでたとえば図４の上下方向に並ぶ２つの画素領域のように、（特にある転送トランジスタＴＸのフォトダイオードＰＤとフローティング拡散領域ＦＤとを結ぶ図の上下方向に関して）互いに隣り合う２つの画素領域を考える。このとき、（図の上下方向に関して）当該２つの画素領域のうち一方の第１の画素領域の（フォトダイオードＰＤが形成される）活性領域ＡＲと、当該２つの画素領域のうち他方の第２の画素領域の（フォトダイオードＰＤが形成される）活性領域ＡＲとの間に、上記の第１のトランジスタとしての増幅トランジスタＡＭＩが配置されることが好ましい。
さらに本実施の形態の各画素領域における第１のトランジスタとしての増幅トランジスタＡＭＩは、当該画素領域内において、２つのフォトダイオードＰＤのうち一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの並ぶ図の左右方向に関して、一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間に配置されている。ここで一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間とは、厳密にたとえば一直線上における２つのフォトダイオードＰＤに挟まれた領域に限らず、図の左右方向に関する座標が一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間であり厳密に１対のフォトダイオードＰＤを結んでなる一直線上から外れた領域を含むものとする。実際ここでは当該画素領域内の増幅トランジスタＡＭＩは、２つのフォトダイオードＰＤよりもやや下方に配置されている。
ただしフォトダイオードＰＤについても転送ゲート電極Ｔｇの場合と同様、（図の上下方向に関して）２つの画素領域のうち一方の第１の画素領域の（フォトダイオードＰＤが形成される）活性領域ＡＲと、当該２つの画素領域のうち他方の第２の画素領域の（フォトダイオードＰＤが形成される）活性領域ＡＲとの間に、上記の増幅トランジスタＡＭＩが配置されることが好ましい。
図５および図６を参照して、本実施の形態の第２例においては、フォトダイオードＰＤなどの個々の構成要素は基本的に図３および図４の本実施の形態の第１例と同様の材質および形状などを有するように形成されている。ただし図５および図６においては、フローティング拡散領域ＦＤが、図５および図６におけるその上側の（第１の）画素領域内のフォトダイオードＰＤ、転送ゲート電極Ｔｇおよびその下側の（第２の）画素領域内のフォトダイオードＰＤ、転送ゲート電極Ｔｇにより共用（共有）されている。
すなわち当該第２例においては、図の上下方向に関して隣り合う第１および第２の画素領域を跨ぐように、単一のフローティング拡散領域ＦＤが配置されており、第１および第２の画素領域のそれぞれのフォトダイオードＰＤおよび転送ゲート電極Ｔｇと当該フローティング拡散領域ＦＤとにより、２つの転送トランジスタＴＸが配置される構成を有している。
ただし図の左右方向に並ぶ１対のフローティング拡散領域ＦＤの間に増幅トランジスタＡＭＩが挟まれる構成であること、２つのフローティング拡散領域ＦＤの外側にリセットトランジスタＲＳＴが配置されること、構成要素ＦＤ，ＡＭＩ，ＲＳＴが一直線に並んでいることなどは図３および図４の第１例と同様である。このため同一の要素については同一の符号を付し、その説明は繰り返さない。
図７を参照して、図３および図４の第１例、図５および図６の第２例ともに、回路図で表せば概ね同様の構成となっている。すなわちたとえば図５および図６のそれぞれに示す上側の画素領域内の２つのフォトダイオードＰＤのうちの一方（ＰＤ１）を含む転送トランジスタＴＸ（ＴＸ１）と他方（ＰＤ２）を含む転送トランジスタＴＸ（ＴＸ２）とが、２つのフローティング拡散領域ＦＤの間の増幅トランジスタＡＭＩ（増幅ゲート電極Ａｇ）に接続されている。その増幅ゲート電極Ａｇは、リセットトランジスタＲＳＴのリセット活性領域Ｒａに接続されている。また増幅トランジスタＡＭＩと選択トランジスタＳＥＬとの活性領域同士が接続されている。リセットトランジスタＲＳＴと増幅トランジスタＡＭＩとの活性領域の一部（ソース／ドレイン領域のいずれか）には電圧Ｖｄｄが印加される。
次に図８の概略断面図を参照して、フォトダイオードＰＤおよび転送トランジスタＴＸなどの平面構造の上方の積層構造について説明する。
図８（Ａ）、（Ｂ）を参照して、ここでは半導体基板ＳＵＢはたとえばｐ型不純物を含むシリコンからなるものとする。フォトダイオードＰＤは、表面ｐ型領域ＳＰＲと、ｎ型領域ＮＲとを有している。表面ｐ型領域ＳＰＲは半導体基板ＳＵＢの主表面に形成されたｐ型の不純物領域であり、半導体基板ＳＵＢの主表面に沿うように広がっている。一方、ｎ型領域ＮＲは半導体基板ＳＵＢの主表面に形成されたｎ型の不純物領域であり、表面ｐ型領域ＳＰＲとの間でｐｎ接合を構成するように、たとえば表面ｐ型領域ＳＰＲの下側に接触するように配置される。
フォトダイオードＰＤを含む転送トランジスタＴＸは、上記のようにソース領域としてフォトダイオードＰＤを有し、かつドレイン領域としてたとえばｎ型の不純物領域からなるフローティング拡散領域ＦＤを有している。また増幅トランジスタＡＭＩは（図８に示されないが）ソース／ドレイン領域としてたとえばｎ型の不純物領域からなる増幅活性領域を有し、リセットトランジスタＲＳＴはソース／ドレイン領域としてたとえばｎ型の不純物領域からなるリセット活性領域Ｒａを有している。
転送トランジスタＴＸは、たとえばシリコン酸化膜からなるゲート絶縁膜ＧＩと、ゲート絶縁膜ＧＩの一方の主表面上に（一方の主表面に接するように）配置された転送ゲート電極Ｔｇと、転送ゲート電極Ｔｇの側壁の少なくとも一部を覆うたとえばシリコン酸化膜からなる側壁絶縁膜ＳＷとを主に有している。
同様に、増幅トランジスタＡＭＩは、たとえばシリコン酸化膜からなるゲート絶縁膜ＧＩと、ゲート絶縁膜ＧＩの一方の主表面上に（一方の主表面に接するように）配置された増幅ゲート電極Ａｇと、増幅ゲート電極Ａｇの側壁の少なくとも一部を覆うたとえばシリコン酸化膜からなる側壁絶縁膜ＳＷとを主に有している。リセットトランジスタＲＳＴは、たとえばシリコン酸化膜からなるゲート絶縁膜ＧＩと、ゲート絶縁膜ＧＩの一方の主表面上に（一方の主表面に接するように）配置されたリセットゲート電極Ｒｇと、リセットゲート電極Ｒｇの側壁の少なくとも一部を覆うたとえばシリコン酸化膜からなる側壁絶縁膜ＳＷとを主に有している。また図８の断面図には現れていないが、選択トランジスタＳＥＬも基本的にリセットトランジスタＲＳＴと同様の構成を有している。
半導体基板ＳＵＢの主表面において、転送トランジスタＴＸ、増幅トランジスタＡＭＩ、リセットトランジスタＲＳＴ（および図示されない選択トランジスタＳＥＬ）のそれぞれは、素子分離膜ＳＰＴにより互いに電気的に分離されている。
上記の各種トランジスタを覆うように層間絶縁膜ＩＩ１が形成され、層間絶縁膜ＩＩ１を覆うように層間絶縁膜ＩＩ２が、層間絶縁膜ＩＩ２を覆うように層間絶縁膜ＩＩ３が、層間絶縁膜ＩＩ３を覆うように層間絶縁膜ＩＩ４が形成されている。図８においては上記のように層間絶縁膜が４層積層されているが、層間絶縁膜の積層される数は任意である。
層間絶縁膜ＩＩ１の上面の一部に接するように配線Ｍ１が形成され、同様に層間絶縁膜ＩＩ２の上面の一部に接するように配線Ｍ２が、層間絶縁膜ＩＩ３の上面の一部に接するように配線Ｍ３が、それぞれ形成されている。これらの配線はたとえばアルミニウムの薄膜により形成されるがこれに限られない。またここでは便宜上、配線Ｍ１は、増幅ゲート電極Ａｇに接続される配線Ｍ１ａと、リセットゲート電極Ｒｇに接続され配線Ｍ２に接続される配線Ｍ１ｂと、リセット活性領域Ｒａから配線Ｍ２，Ｍ３に通じる配線Ｍ１ｃとに分類される。異なる層間の配線の電気的接続は、各層間絶縁膜を厚み方向に延びるコンタクトＣＴによりなされている。
配線Ｍ３は、特に転送トランジスタＴＸの真上において、フォトダイオードＰＤへの光の入射を抑制する遮光膜として形成されている。さらに配線Ｍ３の開口部（フォトダイオードＰＤの真上）における層間絶縁膜ＩＩ４の上面にはカラーフィルタＦＬＴおよびレンズＬＮＳが形成されている。
レンズＬＮＳはフォトダイオードＰＤに入射する光を取り込む機能を有する。カラーフィルタＦＬＴはフォトダイオードＰＤに入射する光を赤、緑または青のいずれかの波長の光に変換するためのフィルタである。すなわち画素部に配列される複数の固体撮像素子の間で、赤、緑または青のそれぞれのカラーフィルタＦＬＴが一定の個数割合で配列される。また遮光膜としての配線Ｍ３は、レンズＬＮＳ以外の領域からフォトダイオードＰＤへの光の入射を抑制するために、レンズＬＮＳの真下（フォトダイオードＰＤの真上）以外の領域に形成されている。
次に、図９〜図１４および図８を参照しながら、上記本実施の形態の半導体装置の製造方法を、特に図８（Ａ）、（Ｂ）の断面図に示す領域に重点をおいて説明する。
図９（Ａ）、（Ｂ）を参照して、まずたとえばシリコンからなる、ｎ型またはｐ型の導電性不純物を含む半導体基板ＳＵＢが準備される。次に一般公知の方法により、半導体基板ＳＵＢの主表面Ｓ１の一部に、転送トランジスタの形成される領域（フォトダイオードの形成される領域を含む）、増幅トランジスタの形成される領域およびリセットトランジスタの形成される領域のそれぞれに分けるための素子分離膜ＳＰＴが形成される。
その後、特に図９（Ａ）を参照して、転送トランジスタの形成される領域においては、フォトダイオードの形成される領域を含むように、半導体基板ＳＵＢ内にフォトダイオードの形成される領域（活性領域ＡＲ）が、たとえば通常の写真製版技術およびイオン注入技術により形成される。また図示されないが、必要に応じて半導体基板ＳＵＢ内にはウェル領域が形成されてもよい。
さらに通常の写真製版技術およびイオン注入技術により、必要に応じて半導体基板ＳＵＢ内の主表面Ｓ１の近傍には、図９に示されないチャネル領域が形成される。このチャネル領域は、たとえば転送トランジスタのゲート電極などが形成される領域の真下の領域に形成される、微量の不純物が注入された領域である。
図１０（Ａ）、（Ｂ）を参照して、次に、たとえば通常の熱酸化法により、半導体基板ＳＵＢの主表面（素子分離膜ＳＰＴの上面を除く）にはシリコン酸化膜からなる絶縁膜が形成される。次に、たとえば通常のＣＶＤ（Chemical Vapor Deposition）法により、絶縁膜および素子分離膜ＳＰＴを覆うように、導電性不純物を含む多結晶シリコンの薄膜が形成される。通常の写真製版技術およびエッチング技術により、公知の感光剤を用いたフォトレジストのパターンが形成される。このフォトレジストのマスクを用いて、多結晶シリコンの薄膜がエッチングされ、転送ゲート電極Ｔｇ、増幅ゲート電極Ａｇおよびリセットゲート電極Ｒｇが形成される。この多結晶シリコンの薄膜のエッチングは、たとえば通常のＲＩＥ（Reactive Ion Etching）法によりなされる。その後、上記のフォトレジストが除去される結果、転送ゲート電極Ｔｇなどの真下以外の絶縁膜は除去され、転送ゲート電極Ｔｇなどの真下に残った絶縁膜はゲート絶縁膜ＧＩとなる。
図１１を参照して、通常の写真製版技術およびイオン注入技術により、フォトダイオードの形成される領域（活性領域ＡＲ）における半導体基板ＳＵＢ内には、ｎ型領域ＮＲおよび表面ｐ型領域ＳＰＲがこの順に形成され、これらによりフォトダイオードＰＤが形成される。
図１２を参照して、通常の写真製版技術およびイオン注入技術により、たとえばｎ型の導電性不純物を含むイオン注入領域としてのフローティング拡散領域ＦＤ、リセット活性領域Ｒａ、および図示されない増幅活性領域、選択活性領域が形成される。次にたとえば通常のＣＶＤ法およびエッチバックにより、たとえばシリコン酸化膜とシリコン窒化膜とがこの順に積層された構成を有する側壁絶縁膜ＳＷが形成される。
図１３を参照して、たとえばＣＶＤ法を用いて、シリコン酸化膜からなる層間絶縁膜ＩＩ１が形成される。その後、当該層間絶縁膜ＩＩ１がＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により上面が平坦となるように研磨される。さらに通常の写真製版技術およびエッチング技術により、転送ゲート電極Ｔｇ、増幅ゲート電極Ａｇ、リセットゲート電極Ｒｇ、フローティング拡散領域ＦＤ、リセット活性領域Ｒａなどに達するように層間絶縁膜ＩＩ１にビアホールが形成される。層間絶縁膜ＩＩ１（シリコン酸化膜）とゲート電極Ｔｇ，Ａｇ，Ｒｇ（多結晶シリコン）とのエッチング選択比の差を利用して、ゲート電極Ｔｇ，Ａｇ，Ｒｇの上面に達したところでエッチングが終了することにより、ビアホールが形成される。
次に、ビアホールの内部にたとえばタングステンよりなる導電膜が充填されることにより、ビアホールの内部にはコンタクトＣＴが形成される。この処理においてはたとえばＣＶＤ法が用いられ、層間絶縁膜ＩＩ１上にもタングステンの薄膜が形成される。層間絶縁膜ＩＩ１上のタングステンの薄膜はＣＭＰにより除去される。
図１４を参照して、層間絶縁膜ＩＩ１上にはたとえばアルミニウムからなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、コンタクトＣＴの真上にはたとえばアルミニウムからなる配線Ｍ１が形成される。
図８を参照して、次に、層間絶縁膜ＩＩ１および配線Ｍ１を覆うようにシリコン酸化膜からなる層間絶縁膜ＩＩ２が形成され、所望の領域（配線Ｍ１の特に配線Ｍ１ｂ，Ｍ１ｃ上）に、配線Ｍ１上に達するように上記のビアホールと同様のビアホールが形成される。次に図１２の工程と同様にそのビアの内部にたとえばタングステンよりなる導電膜が充填されることによりコンタクトＣＴが形成される。
さらに上記と同様の工程により、層間絶縁膜ＩＩ２のコンタクトＣＴの真上にはたとえばアルミニウムからなる配線Ｍ２が形成され、層間絶縁膜ＩＩ２および配線Ｍ２を覆うようにシリコン酸化膜からなる層間絶縁膜ＩＩ３が形成される。
層間絶縁膜ＩＩ３上にはたとえばアルミニウムやタングステンなどの光に対する透過性の低い金属材料の薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、フォトダイオードＰＤの真上以外の領域に残存するように当該金属材料の薄膜がパターニングされ、遮光膜としての機能を兼ねる配線Ｍ３が形成される。
その後、シリコン酸化膜からなる層間絶縁膜ＩＩ４が形成され、層間絶縁膜ＩＩ４上のフォトダイオードＰＤの真上にはカラーフィルタＦＬＴおよびレンズＬＮＳが形成される。以上の各工程により一実施の形態の固体撮像素子を有する半導体装置が形成される。
次に、比較例としての図１５を参照しながら、本実施の形態の作用効果を説明する。
図１５を参照して、当該比較例の半導体装置においても本実施の形態と同様に、行列状に並ぶ複数の画素領域のそれぞれに活性領域ＡＲが形成され、当該活性領域ＡＲ内には互いに間隔をあけて、２つのフォトダイオードＰＤが配置されている。また２つのフォトダイオードＰＤのそれぞれからの電気信号を蓄積可能とすべく、各画素領域内に２つのフローティング拡散領域ＦＤが配置されている。この点において、図１５は図４に示す本実施の形態の第１例の構成と同様である。
ただし比較例においては、一の画素領域内のリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩともに、画素領域内の２つの転送トランジスタＴＸ（特に２つのフローティング拡散領域ＦＤ）から離れた位置に配置されており、少なくとも図の左右方向に関して一方および他方のフローティング拡散領域ＦＤ（または転送ゲート電極Ｔｇ，フォトダイオードＰＤ）の間に配置されていない。この場合、図中に示すようにフローティング拡散領域ＦＤからリセット活性領域Ｒａまでを電気的に接続するために引き回される配線Ｍ１，Ｍ２の長さが非常に長くなる。このため当該配線Ｍ１，Ｍ２とこれに隣接する層間絶縁膜とにより形成される配線容量が大きくなる。この配線容量はたとえば寄生容量として、半導体装置の動作に意図しない影響を及ぼす可能性がある。
なお図１５の比較例においては選択トランジスタＳＥＬ、増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴが平面視において図の上下方向に一直線状に並んでおり、その一直線の延長上に接地パッドＧＮＤが配置されている。また図１５においては選択トランジスタＳＥＬと増幅トランジスタＡＭＩとが活性領域ＳＡａを共有しており、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとが活性領域ＡＲａを共有している。しかし図１５の比較例における各構成要素の配置はこのような態様に限られない。
そこで本実施の形態においては、図３〜図６に示すように、単一の画素領域内の２つの転送トランジスタＴＸのそれぞれのフローティング拡散領域ＦＤの並ぶ左右方向に関する一方と他方との間に、増幅トランジスタＡＭＩが配置される。第１の画素領域の増幅トランジスタＡＭＩは必ずしも２つのフローティング拡散領域ＦＤと一直線に並ぶように配置されなくてもよいが、少なくとも図の上下方向に関して（たとえば下側に）隣り合う第２の画素領域内の活性領域よりも、第１の画素領域側（たとえば上側）に配置される。
図４、図６のように転送トランジスタＴＸから電気信号が出力されるドレイン領域に相当する、１対のフローティング拡散領域ＦＤの間に第１のトランジスタ（増幅トランジスタＡＭＩ）が配置されることにより、ドレイン領域と増幅トランジスタＡＭＩ（のたとえば増幅ゲート電極Ａｇ）との電気的な接続に用いる配線Ｍ１の長さを、図１５の比較例よりも大幅に短くすることができる。このため配線容量を小さくすることができる。
また本実施の形態においては、上記増幅トランジスタＡＭＩは、単一の画素領域内の１対の転送トランジスタＴＸの２つの転送ゲート電極Ｔｇの並ぶ方向に関する両者の間に配置され、かつ単一の画素領域内の１対の転送トランジスタＴＸの２つのフォトダイオードＰＤの並ぶ方向に関する両者の間に配置される。これによっても、上記同様に、配線Ｍ１の長さを、図１５の比較例よりも大幅に短くすることができる。このため配線容量を小さくすることができる。
特に本実施の形態のように、１対のフローティング拡散領域ＦＤのそれぞれと、第１のトランジスタ（増幅トランジスタＡＭＩ）とが平面視において一直線上に並ぶように配置されれば、上記配線をいっそう短くすることができる。またチップ領域ＩＭＣ内における各構成要素のレイアウト効率を高めることができ、半導体装置をいっそう高集積化することができる。
本実施の形態においては、上記の増幅トランジスタＡＭＩが、これを挟む１対の転送トランジスタＴＸにより共用される。すなわち単一の画素領域内に、転送トランジスタＴＸが２つ配置されるのに対し、増幅トランジスタＡＭＩは１つのみ配置されている。このため、たとえば１つの転送トランジスタＴＸごとに１つの（すなわち画素領域内に２つの）増幅トランジスタＡＭＩが配置される場合に比べて、チップ領域ＩＭＣ内に配置される構成要素の数を減少させることができる。これによりチップ領域ＩＭＣを小さくし、半導体装置をいっそう高集積化することができる。
また本実施の形態においては、複数の画素領域のそれぞれが第２のトランジスタとしてリセットトランジスタＲＳＴを備え、これが画素領域内の１対のフローティング拡散領域ＦＤのそれぞれと平面視において一直線上に並ぶ。これにより、第２のトランジスタと第１のトランジスタとを接続する配線Ｍ１をいっそう短くすることができる。またチップ領域ＩＭＣ内における各構成要素のレイアウト効率を高めることができ、半導体装置をいっそう高集積化することができる。
さらに、たとえば図５および図６の第２例のように互いに隣り合う第１および第２の画素領域のそれぞれの転送トランジスタＴＸ（フォトダイオードＰＤ）がフローティング拡散領域ＦＤを共用する構成（いわゆる対向型）が考えられる。この場合、図３および図４の第１例のように個々の転送トランジスタＴＸが１つずつのフローティング拡散領域ＦＤを保有する構成（いわゆる並列型）に比べて、チップ領域ＩＭＣ内における各構成要素のレイアウト効率を高めることができ、半導体装置をいっそう高集積化することができる。
（実施の形態２）
図１６および図１７を参照して、本実施の形態の第１例の半導体装置は、基本的に図３および図４の実施の形態１の第１例と同様に、いわゆる並列型の構成を有している。しかし本実施の形態においては、リセットトランジスタＲＳＴ（第２のトランジスタ）のリセット活性領域Ｒａの一部、すなわちリセットトランジスタＲＳＴのソース／ドレイン領域のいずれかの少なくとも一部が、そのリセットトランジスタＲＳＴが配置される画素領域内の２つのフローティング拡散領域ＦＤのいずれかと平面視において重なっている。
図１８および図１９を参照して、本実施の形態の第２例の半導体装置は、基本的に図５および図６の実施の形態１の第２例と同様に、いわゆる対向型の構成を有している。しかし本実施の形態においては、リセットトランジスタＲＳＴのリセット活性領域Ｒａの一部、すなわちリセットトランジスタＲＳＴのソース／ドレイン領域のいずれかの少なくとも一部が、そのリセットトランジスタＲＳＴが配置される画素領域内の２つのフローティング拡散領域ＦＤのいずれかと平面視において重なっている。
上記の第１例、第２例ともに、重なったフローティング拡散領域ＦＤおよびリセット活性領域Ｒａは、コンタクトＣＴを介在して、配線Ｍ１と接続されている。その重なったフローティング拡散領域ＦＤおよびリセット活性領域Ｒａから、それと反対側のフローティング拡散領域ＦＤまで、たとえば一直線上に、配線Ｍ１が延びている。当該反対側のフローティング拡散領域ＦＤは、コンタクトＣＴを介在して、配線Ｍ１と接続されている。配線Ｍ１は増幅ゲート電極Ａｇとも、コンタクトＣＴを介在して接続されている。
図２０を参照して、この概略断面図の構成は、リセットトランジスタＲＳＴのソース／ドレイン領域Ｒａとフローティング拡散領域ＦＤとが少なくとも部分的に重なる点を除き、基本的に図８（Ｂ）の実施の形態１と同様の構成を有している。このため図２０の配線Ｍ１ａは図８（Ｂ）の配線Ｍ１ａよりも図の左右方向の長さが短くなっている。なお本実施の形態における図８（Ａ）の断面図と同じ方向に関する断面図は、図８（Ａ）と同様となるため省略している。また本実施の形態の構成の回路図は図７と同様となるため省略している。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態のようにリセットトランジスタＲＳＴのソース／ドレイン領域Ｒａとフローティング拡散領域ＦＤとが少なくとも部分的に重なることにより、たとえば実施の形態１（図３〜図６）におけるリセットトランジスタＲＳＴのソース／ドレイン領域Ｒａとフローティング拡散領域ＦＤとを結ぶ配線Ｍ１を省略することができる。このため本実施の形態の配線Ｍ１は実施の形態１の配線Ｍ１よりも短くなるため、配線Ｍ１による配線容量をいっそう低減させることができる。
なお本実施の形態においては、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇはたとえば図１６〜図１９における左右方向に延び、リセットトランジスタＲＳＴのリセットゲート電極Ｒｇはたとえば図１６〜図１９における上下方向に延びている。すなわち本実施の形態においては、増幅トランジスタＡＭＩの増幅ゲート電極Ａｇ（第１のゲート電極）とリセットトランジスタＲＳＴのリセットゲート電極Ｒｇ（第２のゲート電極）とは、平面視において互いに交差（たとえば直交）する方向に延びている。またフローティング拡散領域ＦＤはたとえば図１６〜図１９における上下方向に延びているため、フローティング拡散領域ＦＤとリセットゲート電極Ｒｇとは平面視において互いにほぼ平行に沿うように延びている（フローティング拡散領域ＦＤと増幅ゲート電極Ａｇとは平面視において互いに交差する方向に延びている）。このようにすれば、リセット活性領域Ｒａとフローティング拡散領域ＦＤとが重なるレイアウトを容易に設計することができる。
（実施の形態３）
図２１および図２２を参照して、本実施の形態の第１例においては、基本的に図３および図４の実施の形態１の第１例と同様に、いわゆる並列型の構成を有している。しかし本実施の形態においては、第１のトランジスタとしての２つのリセットトランジスタＲＳＴが、平面視において左右方向に並ぶ、画素領域内の２つの転送トランジスタＴＸのうち一方のフローティング拡散領域ＦＤと他方のフローティング拡散領域ＦＤの間に配置されている。そして当該２つのリセットトランジスタＲＳＴが、画素領域内の２つの転送トランジスタＴＸのそれぞれ（のフローティング拡散領域ＦＤ）に接続されるように配置されている。
画素領域内の２つのリセットトランジスタＲＳＴのうち一方のリセット活性領域Ｒａと他方のリセット活性領域Ｒａとは部分的に領域ＲＲａにおいて重なり、両者は一直線上に並ぶように配置されている。ただしこのような配置は一例であり、必ずしもこのような構成を有さなくてもよい。
以上の点において本実施の形態は、第１のトランジスタとして単一の増幅トランジスタＡＭＩが、画素領域内の２つの転送トランジスタＴＸのうち一方のフローティング拡散領域ＦＤと他方のフローティング拡散領域ＦＤの間に配置される実施の形態１とは構成が異なっている。
図２１および図２２においては特に、２つのフローティング拡散領域ＦＤのそれぞれと、それらの間の第１のトランジスタとしての２つのリセットトランジスタＲＳＴとが、平面視において図の左右方向に一直線に並ぶように配置されている。
増幅トランジスタＡＭＩは、平面視において２つのフローティング拡散領域ＦＤとこれらの間の２つのリセットトランジスタＲＳＴとを結ぶ一直線の（図２１および図２２の左側および右側の）延長線上に１つずつ（単一の画素領域あたり２つ）配置されている。言い換えれば２つの増幅トランジスタＡＭＩが２つのフローティング拡散領域ＦＤのそれぞれと、平面視において一直線上に並んでいる。そして上記の２つのフローティング拡散領域ＦＤのそれぞれと、これらの間の２つのリセットトランジスタＲＳＴのたとえばリセット活性領域Ｒａとが、平面視において重なるように接続されている。また上記２つのフローティング拡散領域ＦＤのそれぞれとこれに隣り合う増幅トランジスタＡＭＩのたとえば増幅ゲート電極Ａｇとが、たとえばコンタクトＣＴを介在して図の左右方向に一直線状に延びる配線Ｍ１に電気的に接続される。
たとえば図２２においては配線Ｍ１が２本に分かれて配置されている。ただし図２１，２２の左側の増幅ゲート電極Ａｇと２つのフローティング拡散領域ＦＤと右側の増幅ゲート電極Ａｇとが、単一の直線状の配線Ｍ１によりすべて接続される態様であってもよい。
つまり本実施の形態においては、単一の画素領域内の２つの転送トランジスタＴＸのそれぞれに対して１つずつのリセットトランジスタＲＳＴおよび増幅トランジスタＡＭＩが割り当てられている。また図２１および図２２に示すように、本実施の形態においては単一の画素領域内に２つの選択トランジスタＳＥＬが配置されている。ここでは図３などと同様に選択ゲート電極Ｓｇが図の上下方向に延びるように配置されているが、この配置は一例でありこれに限られない。
なお本実施の形態においても、実施の形態１と同様に、各画素領域における第１のトランジスタとしての１対のリセットトランジスタＲＳＴは、当該画素領域内において、２つの転送ゲート電極Ｔｇのうち一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの並ぶ図の左右方向に関して、一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの間に配置されている。また本実施の形態においても、実施の形態１と同様に、各画素領域における第１のトランジスタとしての１対のリセットトランジスタＲＳＴは、当該画素領域内において、２つのフォトダイオードＰＤのうち一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの並ぶ図の左右方向に関して、一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間に配置されている。
図２３および図２４を参照して、本実施の形態の第２例においては、図２１および図２２と同様の構成を、図５および図６の実施の形態１の第２例と同様に、いわゆる対向型の構成に適用した例である。並列型の構成から対向型の構成に変更され、図の上下方向に隣り合う２つの画素領域の転送トランジスタＴＸ間で増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴが共用される点を除き、図２３および図２４の構成は基本的に図２１および図２２の構成と同様である。このため同一の要素については同一の符号を付し、その説明は繰り返さない。
図２５を参照して、図２１および図２２の第１例、図２３および図２４の第２例ともに、回路図で表せば概ね同様の構成となっている。ただし上記のように、単一の転送トランジスタＴＸに対して１つずつのリセットトランジスタＲＳＴ、増幅トランジスタＡＭＩおよび選択トランジスタＳＥＬが割り当てられる点において、図２５は図７と異なっている。
図２６を参照して、この概略断面図の構成は、２つのフローティング拡散領域ＦＤ（の一部と平面的に重なるようにリセット活性領域Ｒａが配置されてもよい）の間に２つのリセットトランジスタＲＳＴが、また２つのフローティング拡散領域ＦＤの外側に２つの増幅トランジスタＡＭＩが配置される。また配線Ｍ１として、配線Ｍ１ａ，Ｍ１ｂのほかに、増幅トランジスタＡＭＩのさらに外側の選択トランジスタＳＥＬに向けて延びる配線Ｍ１ｄが配置される。なお本実施の形態における図８（Ａ）の断面図と同じ方向に関する断面図は、図８（Ａ）と同様となるため省略している。
なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、図の左右方向に関して２つのフローティング拡散領域ＦＤ（転送ゲート電極Ｔｇ、フォトダイオードＰＤ）に挟まれた第１のトランジスタは、リセットトランジスタＲＳＴであってもよい。またリセットトランジスタＲＳＴが各転送トランジスタＴＸごとに１つずつ割り当てられることにより、１つの画素領域内の２つの転送トランジスタＴＸ（フォトダイオードＰＤ）のそれぞれからの電気信号のリセットトランジスタＲＳＴへの伝送を好みのタイミングで行なうことができる。つまりたとえば、１つの画素領域内の２つの転送トランジスタＴＸのうち一方からの電気信号と、他方からの電気信号とを同一のタイミングでリセットトランジスタＲＳＴへ伝送させることができる。
このため本実施の形態においては、たとえば１つのリセットトランジスタＲＳＴが２つの転送トランジスタＴＸに共用されるため２つの転送トランジスタＴＸのそれぞれから異なるタイミングでリセットトランジスタＲＳＴへ伝送する必要がある実施の形態１などに比べて、電気信号の伝送の処理を迅速に行なうことができる。
（実施の形態４）
図２７および図２８を参照して、本実施の形態の第１例においては、基本的に図３および図４の実施の形態１の第１例と同様に、いわゆる並列型の構成を有している。しかし本実施の形態においては、第１のトランジスタとして、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとの双方が１つずつ、平面視において左右方向に並ぶ、画素領域内の２つの転送トランジスタＴＸのうち一方のフローティング拡散領域ＦＤと他方のフローティング拡散領域ＦＤの間に配置されている。そして当該増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴが、画素領域内の２つの転送トランジスタＴＸのそれぞれ（のフローティング拡散領域ＦＤ）に接続されるように配置されている。この点において本実施の形態は、第１のトランジスタとして増幅トランジスタＡＭＩまたはリセットトランジスタＲＳＴのいずれかのみが、画素領域内の２つの転送トランジスタＴＸのうち一方のフローティング拡散領域ＦＤと他方のフローティング拡散領域ＦＤの間に配置される実施の形態１〜３とは構成が異なっている。
図２７および図２８においては特に、２つのフローティング拡散領域ＦＤのそれぞれと、それらの間の第１のトランジスタとしての増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴとが、平面視において図の左右方向に一直線に並ぶように配置されている。また上記２つのフローティング拡散領域ＦＤのそれぞれとこれに隣り合う増幅トランジスタＡＭＩの増幅ゲート電極ＡｇとリセットトランジスタＲＳＴのリセット活性領域Ｒａとが、たとえばコンタクトＣＴを介在して図の左右方向に一直線状に延びる配線Ｍ１に電気的に接続される。
２つのフローティング拡散領域ＦＤの間の増幅トランジスタＡＭＩの増幅活性領域Ａａと、リセットトランジスタＲＳＴのリセット活性領域Ｒａとが部分的に（領域ＲＡａにて）重なっているが、これは一例であり、必ずしもこのような構成を有さなくてもよい。
以上より、本実施の形態においては実施の形態１と同様に、リセットトランジスタＲＳＴおよび増幅トランジスタＡＭＩは、単一の画素領域あたり１つ配置されている。
なお選択トランジスタＳＥＬは、上記の増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとなどを結ぶ一直線の延長線上に配置されてもよいが、当該一直線の延長線上とは異なる領域に配置されてもよい。また単一の画素領域中に１つ配置されても２つ配置されてもよい。
なお本実施の形態においても、実施の形態１と同様に、各画素領域における第１のトランジスタとしての増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴは、当該画素領域内において、２つの転送ゲート電極Ｔｇのうちの一方と他方との並ぶ図の左右方向に関して、一方の転送ゲート電極Ｔｇと他方の転送ゲート電極Ｔｇとの間に配置されている。また本実施の形態においても、実施の形態１と同様に、各画素領域における第１のトランジスタとしての増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴは、当該画素領域内において、２つのフォトダイオードＰＤのうちの一方と他方との並ぶ図の左右方向に関して、一方のフォトダイオードＰＤと他方のフォトダイオードＰＤとの間に配置されている。
図２９および図３０を参照して、本実施の形態の第２例においては、図２７および図２８と同様の構成を、図５および図６の実施の形態１の第２例と同様に、いわゆる対向型の構成に適用した例である。並列型の構成から対向型の構成に変更され、図の上下方向に隣り合う２つの画素領域の転送トランジスタＴＸ間で増幅トランジスタＡＭＩおよびリセットトランジスタＲＳＴが共用される点を除き、図２９および図３０の構成は基本的に図２７および図２８の構成と同様である。このため同一の要素については同一の符号を付し、その説明は繰り返さない。
図３１を参照して、この概略断面図の構成は、２つのフローティング拡散領域ＦＤの間に増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとが配置され、増幅ゲート電極Ａｇとリセット活性領域Ｒａとフローティング拡散領域ＦＤとがコンタクトＣＴを介在して配線Ｍ１に接続される点を除き、基本的に図８（Ｂ）の実施の形態１と同様の構成を有している。なお本実施の形態における図８（Ａ）の断面図と同じ方向に関する断面図は、図８（Ａ）と同様となるため省略している。また本実施の形態の構成の回路図は図７と同様となるため省略している。
なお上記においては２つのフローティング拡散領域ＦＤの間に配置される第１のトランジスタとしてリセットトランジスタＲＳＴおよび増幅トランジスタＡＭＩを挙げて説明したが、第１のトランジスタとして選択トランジスタＳＥＬが配置されてもよい。
これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとの双方が２つのフローティング拡散領域ＦＤ（転送ゲート電極Ｔｇ、フォトダイオードＰＤ）の間に配置され、２つのフローティング拡散領域ＦＤの外側には増幅トランジスタＡＭＩなどが配置されない。このため増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとの少なくとも一方が２つのフローティング拡散領域ＦＤの外側に配置される実施の形態１などに比べて、第１のトランジスタとフローティング拡散領域とを接続する配線Ｍ１の長さをいっそう短くすることができる。このため、配線Ｍ１による配線容量をいっそう低減させることができる。
（実施の形態５）
これまでに説明した各実施の形態はすべて、転送トランジスタＴＸが、フォトダイオードＰＤと転送ゲート電極Ｔｇとフローティング拡散領域ＦＤとが一直線上に（各平面図の上下方向に）並ぶように配置された構成を有している。しかし図３２を参照して、転送トランジスタＴＸが、平面視において、フォトダイオードＰＤと転送ゲート電極Ｔｇとを結ぶ直線の延びる方向に対して屈曲した方向にフローティング拡散領域ＦＤを有する構成であってもよい。
またこれまでに説明した各実施の形態はすべて、第１のトランジスタとしての増幅トランジスタＡＭＩなどが、画素領域内の２つのフローティング拡散領域ＦＤを結ぶ直線上に配置されている。しかし図３２を参照して、当該第１のトランジスタとしてのたとえば増幅トランジスタＡＭＩは、画素領域内の２つのフローティング拡散領域ＦＤを結んでなる一直線上から外れた領域に配置されていてもよい。図３２においては、当該画素領域内の増幅トランジスタＡＭＩは、２つのフローティング拡散領域ＦＤを結んでなる直線よりもやや下方に配置されている。また図３２のように転送ゲート電極Ｔｇの一部が、２つのフローティング拡散領域ＦＤを結んでなる直線上に配置されてもよいが、転送ゲート電極Ｔｇが当該直線上から外れた領域に配置されてもよい。
たとえば複数の画素領域のうちの一つである第１の画素領域内に配置される第１のトランジスタは、第１の画素領域の（フォトダイオードＰＤが内蔵される）活性領域ＡＲと、そこから見てその中の２つのフローティング拡散領域ＦＤ側（つまり図３２および他の各実施の形態における下側）に隣り合う第２の画素領域の活性領域ＡＲとの間に配置されることが好ましい。言い換えれば、図３２において、第１のトランジスタに相当する増幅トランジスタＡＭＩは、少なくとも上側（第１の画素領域）の活性領域ＡＲと下側（第２の画素領域）の活性領域ＡＲとの間に配置されていることが好ましい。
なお図３２においては第１のトランジスタとして増幅トランジスタＡＭＩを挙げているが、第１のトランジスタとしては上記の各実施の形態に示すようにリセットトランジスタＲＳＴが配置されてもよく、増幅トランジスタＡＭＩとリセットトランジスタＲＳＴとの双方が配置されてもよい。
また第２のトランジスタとして図３２においてはリセットトランジスタＲＳＴが、２つのフローティング拡散領域ＦＤを結ぶ直線から外れた領域（当該直線の下側）に配置されているが、この第２のトランジスタについてもたとえば増幅トランジスタＡＭＩが配置されてもよい。
また第２のトランジスタの配置される位置および（ゲート電極の延在する）方向についても図３２に示す態様に限られない。たとえば図３２においては転送ゲート電極Ｔｇは図の上下方向に、増幅ゲート電極Ａｇおよびリセットゲート電極Ｒｇは図の左右方向に延在しているが、たとえば増幅ゲート電極Ａｇおよびリセットゲート電極Ｒｇも図の上下方向に延在してもよい。
これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、必ずしも第１のトランジスタが１対のフローティング拡散領域ＦＤの結ぶ直線上に配置されなくても、少なくとも隣り合う１対の活性領域ＡＲの間の領域に配置されていれば、フローティング拡散領域ＦＤから第１のトランジスタに引き回す配線Ｍ１の長さが（たとえば図１５の比較例のように）過剰に長くなる不具合を抑制することができる。このため配線容量を小さくすることができる。
また本実施の形態を許容することにより、半導体装置を構成する各トランジスタのレイアウトの適用可能範囲を広くすることができ、設計の自由度が高められる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Ａａ 増幅活性領域、Ａｇ 増幅ゲート電極、ＡＭＩ 増幅トランジスタ、ＡＲ 活性領域、ＣＴ コンタクト、ＤＬＲ ダイシングライン領域、ＦＤ フローティング拡散領域、ＦＬＴ カラーフィルタ、ＧＩ ゲート絶縁膜、ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４ 層間絶縁膜、ＩＭＣ チップ領域、ＬＮＳ レンズ、Ｍ１，Ｍ２，Ｍ３ 配線、ＮＲ ｎ型領域、ＰＤ フォトダイオード、Ｒａ リセット活性領域、Ｒｇ リセットゲート電極、ＲＳＴ リセットトランジスタ、Ｓａ 選択活性領域、ＳＣＷ 半導体ウェハ、ＳＥＬ 選択トランジスタ、Ｓｇ 選択ゲート電極、ＳＰＲ 表面ｐ型領域、ＳＰＴ 素子分離膜、ＳＵＢ 半導体基板、Ｔｇ 転送ゲート電極、ＴＸ 転送トランジスタ。

Claims (20)

  1. 半導体基板に複数の画素領域が行列状に並ぶ半導体装置であり、
    前記複数の画素領域のそれぞれは、
    前記半導体基板に形成された活性領域と、
    前記活性領域内に互いに間隔をあけて配置された２つの光電変換素子と、
    前記２つの光電変換素子のそれぞれとともに、光電変換により得られた電子を転送するための転送トランジスタを構成可能であり、前記光電変換素子から出力される電気信号を取り出し蓄積する２つの浮遊容量領域と、
    前記転送トランジスタから出力される電気信号を受ける第１のトランジスタとを備え、
    前記複数の画素領域のそれぞれには、前記２つの光電変換素子のそれぞれと前記２つの浮遊容量領域のそれぞれとを有する前記転送トランジスタが２つ含まれ、
    前記第１のトランジスタは、前記画素領域内において、２つの前記浮遊容量領域のうち一方の前記浮遊容量領域と他方の前記浮遊容量領域との並ぶ方向に関して前記一方の浮遊容量領域と前記他方の浮遊容量領域との間に配置される、半導体装置。
  2. 前記２つの浮遊容量領域のそれぞれと、前記第１のトランジスタとは平面視において一直線上に並ぶ、請求項１に記載の半導体装置。
  3. 前記第１のトランジスタは、前記複数の画素領域のうち前記第１のトランジスタが配置される第１の画素領域の前記活性領域と、前記第１の画素領域の前記活性領域から見て前記第１の画素領域の前記一方および他方の浮遊容量領域側に隣り合う第２の画素領域の前記活性領域との間に配置される、請求項１に記載の半導体装置。
  4. 前記一方および他方の浮遊容量領域は、前記第１の画素領域と前記第２の画素領域とにより共用される、請求項３に記載の半導体装置。
  5. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
    単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１に記載の半導体装置。
  6. 前記複数の画素領域のそれぞれは、前記第１のトランジスタから出力される電気信号を受ける第２のトランジスタをさらに備え、
    前記２つの浮遊容量領域のそれぞれと、前記第２のトランジスタとは平面視において一直線上に並ぶ、請求項５に記載の半導体装置。
  7. 前記第２のトランジスタはソース／ドレイン領域を含み、
    前記ソース／ドレイン領域のいずれかの少なくとも一部は、前記２つの浮遊容量領域のいずれかと重なっている、請求項６に記載の半導体装置。
  8. 前記第１のトランジスタは第１のゲート電極を含み、
    前記第２のトランジスタは第２のゲート電極を含み、
    前記第１のゲート電極と前記第２のゲート電極とは、平面視において互いに交差する方向に延びる、請求項７に記載の半導体装置。
  9. 前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
    ２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１に記載の半導体装置。
  10. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタと、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタとの双方を含む、請求項１に記載の半導体装置。
  11. 前記２つの転送トランジスタのそれぞれは転送ゲート電極を有し、
    前記第１のトランジスタは、前記画素領域内において、２つの前記転送ゲート電極のうち一方の前記転送ゲート電極と他方の前記転送ゲート電極との並ぶ方向に関して前記一方の転送ゲート電極と前記他方の転送ゲート電極との間に配置される、請求項１に記載の半導体装置。
  12. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
    単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１１に記載の半導体装置。
  13. 前記複数の画素領域のそれぞれは、前記第１のトランジスタから出力される電気信号を受ける第２のトランジスタをさらに備え、
    前記２つの浮遊容量領域のそれぞれと、前記第２のトランジスタとは平面視において一直線上に並ぶ、請求項１２に記載の半導体装置。
  14. 前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
    ２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１１に記載の半導体装置。
  15. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタと、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタとの双方を含む、請求項１１に記載の半導体装置。
  16. 前記第１のトランジスタは、前記画素領域内において、２つの前記光電変換素子のうち一方の前記光電変換素子と他方の前記光電変換素子との並ぶ方向に関して前記一方の光電変換素子と前記他方の光電変換素子との間に配置される、請求項１に記載の半導体装置。
  17. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタであり、
    単一の前記増幅トランジスタが、前記２つの転送トランジスタにより共用される、請求項１６に記載の半導体装置。
  18. 前記複数の画素領域のそれぞれは、前記第１のトランジスタから出力される電気信号を受ける第２のトランジスタをさらに備え、
    前記２つの浮遊容量領域のそれぞれと、前記第２のトランジスタとは平面視において一直線上に並ぶ、請求項１７に記載の半導体装置。
  19. 前記第１のトランジスタは、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタであり、
    ２つの前記リセットトランジスタが、前記２つの転送トランジスタのそれぞれに接続されるように配置される、請求項１６に記載の半導体装置。
  20. 前記第１のトランジスタは、前記２つの転送トランジスタからの電気信号を増幅する増幅トランジスタと、前記転送トランジスタの蓄積する電気信号をリセットするリセットトランジスタとの双方を含む、請求項１６に記載の半導体装置。
JP2016532832A 2014-07-09 2014-07-09 半導体装置 Active JP6362694B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/068288 WO2016006052A1 (ja) 2014-07-09 2014-07-09 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016006052A1 true JPWO2016006052A1 (ja) 2017-04-27
JP6362694B2 JP6362694B2 (ja) 2018-07-25

Family

ID=55063727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016532832A Active JP6362694B2 (ja) 2014-07-09 2014-07-09 半導体装置

Country Status (5)

Country Link
US (1) US10199422B2 (ja)
JP (1) JP6362694B2 (ja)
CN (2) CN106537897B (ja)
TW (1) TWI655757B (ja)
WO (1) WO2016006052A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
CN110050345B (zh) 2016-12-09 2023-11-14 索尼半导体解决方案公司 固态图像拾取元件和电子装置
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system
JP2024516752A (ja) * 2022-04-15 2024-04-17 北京小米移動軟件有限公司 固体撮像装置及びカメラ機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212769A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758314A (ja) * 1993-08-18 1995-03-03 Nec Corp 電荷結合素子
JP4255527B2 (ja) * 1997-10-20 2009-04-15 株式会社半導体エネルギー研究所 半導体装置
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP2012164768A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212769A (ja) * 2009-03-06 2010-09-24 Renesas Electronics Corp 撮像装置
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Also Published As

Publication number Publication date
US20170110499A1 (en) 2017-04-20
CN106537897B (zh) 2020-01-24
CN111193888A (zh) 2020-05-22
US10199422B2 (en) 2019-02-05
TW201613081A (en) 2016-04-01
CN111193888B (zh) 2021-11-30
CN106537897A (zh) 2017-03-22
TWI655757B (zh) 2019-04-01
WO2016006052A1 (ja) 2016-01-14
JP6362694B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
US9991299B2 (en) Image sensors
JP6920110B2 (ja) 固体撮像素子およびその製造方法
US20200105815A1 (en) Band-pass filter for stacked sensor
CN109616484B (zh) 固态成像器件及电子装置
US11152415B2 (en) Image sensor with separation pattern and image sensor module including the same
US10192910B2 (en) Image sensor
JP6362694B2 (ja) 半導体装置
KR20130081953A (ko) 이미지 센서
KR102643624B1 (ko) 이미지 센서
JP2020113762A (ja) イメージセンサー
WO2017057278A1 (ja) 撮像素子および撮像装置
CN110571230A (zh) 图像传感器
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US9887233B2 (en) Semiconductor device and manufacturing method therefor
KR20170128869A (ko) 이미지 센서
JP2012099743A (ja) 固体撮像装置及びその製造方法
JP2014049671A (ja) 半導体装置およびその製造方法
JP2016046420A (ja) 半導体装置およびその製造方法
KR102700876B1 (ko) 디바이스 스케일링 개선을 위한 게이트 유전체 구조체를 갖는 이미지 센서
US20240222401A1 (en) Semiconductor device, image sensor
US20220406825A1 (en) Image sensor having increased integration
US20230136919A1 (en) Image sensor and method of fabricating the same
JP2012089654A (ja) 固体撮像装置
KR20240114617A (ko) 이미지 센서
JP2023007450A (ja) ダブルトレンチを含むピクセル分離構造物を含むイメージセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157