WO2014061820A1 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
WO2014061820A1
WO2014061820A1 PCT/JP2013/078483 JP2013078483W WO2014061820A1 WO 2014061820 A1 WO2014061820 A1 WO 2014061820A1 JP 2013078483 W JP2013078483 W JP 2013078483W WO 2014061820 A1 WO2014061820 A1 WO 2014061820A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
conversion unit
transfer gate
pixel
gate
Prior art date
Application number
PCT/JP2013/078483
Other languages
English (en)
French (fr)
Inventor
鈴木　智
Original Assignee
株式会社ニコン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ニコン filed Critical 株式会社ニコン
Priority to US14/436,133 priority Critical patent/US9620558B2/en
Priority to CN201380066713.1A priority patent/CN104871315B/zh
Priority to EP13846627.1A priority patent/EP2911203B1/en
Priority to KR1020157013034A priority patent/KR102125673B1/ko
Priority to JP2014542210A priority patent/JP6135677B2/ja
Publication of WO2014061820A1 publication Critical patent/WO2014061820A1/ja
Priority to IN4192DEN2015 priority patent/IN2015DN04192A/en
Priority to US15/447,756 priority patent/US10038020B2/en
Priority to US16/025,151 priority patent/US10580810B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Definitions

  • the present invention relates to a solid-state imaging device.
  • solid state image sensors such as CMOS image sensors
  • video cameras and digital cameras are used.
  • pixels including a photoelectric conversion unit that generates charges according to the amount of incident light are usually provided in a matrix.
  • a solid-state imaging device one having one photoelectric conversion unit per pixel or one having two or more photoelectric conversion units per pixel is known (see Patent Document 1).
  • each photoelectric conversion unit is transferred to the corresponding FD (floating diffusion) region through the transfer gate.
  • the electric charge is converted into a voltage corresponding to the capacity of the FD region, and this voltage signal is read out as a photoelectric conversion signal.
  • the solid-state imaging device includes a first pixel in which a first photoelectric conversion unit and a second photoelectric conversion unit are arranged in a first direction, a third photoelectric conversion unit, and a fourth photoelectric conversion unit.
  • a second pixel lined up in the second direction, a first transfer gate that transfers the signal charge generated by the first photoelectric conversion unit to the first charge voltage conversion unit, and a second photoelectric conversion unit.
  • the at least one transfer gate includes a first charge-voltage converter, a second power Voltage converter, the third charge-voltage converter, and the fourth to align the voltage conversion efficiency by the charge-voltage converter, the gate width, at least one of the gate length or position different.
  • the first direction and the second direction are orthogonal to each other.
  • the first transfer gate and the second transfer gate are configured with substantially the same gate width or gate length, and the third transfer gate.
  • the fourth transfer gate are configured with substantially the same gate width or gate length, the arrangement positions of the first transfer gate and the second transfer gate in the first pixel, and the second transfer gate and the second transfer gate The arrangement positions in the pixels are preferably substantially the same.
  • the first photoelectric conversion unit, the second photoelectric conversion unit, the third photoelectric conversion unit, and the fourth photoelectric conversion unit have substantially the same size.
  • the first transfer gate and the second transfer gate are arranged on the long sides of the first photoelectric conversion unit and the second photoelectric conversion unit, respectively.
  • the third photoelectric conversion unit and the fourth photoelectric conversion unit are arranged. It is preferable that a third transfer gate and a fourth transfer gate are respectively disposed on the short side of the photoelectric conversion unit.
  • the first photoelectric conversion unit, the second photoelectric conversion unit, the third photoelectric conversion unit, and the fourth photoelectric conversion unit have substantially the same size.
  • the first transfer gate and the second transfer gate are arranged at diagonal corners of the first pixel, and the third transfer gate and the fourth transfer gate are arranged at diagonal corners of the second pixel. It is preferable.
  • the arrangement positions of the first transfer gate and the second transfer gate in the first pixel, and the third transfer gate and the fourth transfer gate are provided in the first or second aspect.
  • the arrangement position in the second pixel is different, the gate width or gate length of the transfer gate composed of the first transfer gate and the second transfer gate, and the transfer gate composed of the third transfer gate and the fourth transfer gate.
  • the gate width or the gate length is the length of the side of the first photoelectric conversion unit and the second photoelectric conversion unit where the first transfer gate and the second transfer gate are arranged, and the third transfer gate and the fourth transfer gate are arranged. It is preferable that the length differs depending on the side lengths of the third photoelectric conversion unit and the fourth photoelectric conversion unit.
  • the solid-state imaging device includes a first photoelectric conversion unit having a photoelectric conversion region divided in the horizontal direction, and a charge photoelectrically converted by the first photoelectric conversion unit from the first photoelectric conversion unit.
  • the first pixel including a plurality of first transfer gates transferred to the first charge-voltage converter, the second photoelectric converter having a photoelectric conversion region divided in the vertical direction, and the second photoelectric converter are photoelectrically converted.
  • a second pixel including a plurality of second transfer gates for transferring charges from the second photoelectric conversion unit to the second charge voltage conversion unit, and the arrangement position of the first transfer gate in the first pixel and the second transfer gate The arrangement position in the second pixel is substantially the same.
  • the solid-state imaging device includes a first photoelectric conversion unit having a photoelectric conversion region divided in the horizontal direction and a charge photoelectrically converted by the first photoelectric conversion unit from the first photoelectric conversion unit.
  • the first pixel including a plurality of first transfer gates transferred to the first charge-voltage converter, the second photoelectric converter having a photoelectric conversion region divided in the vertical direction, and the second photoelectric converter are photoelectrically converted.
  • a second pixel including a plurality of second transfer gates for transferring charges from the second photoelectric conversion unit to the second charge voltage conversion unit, wherein the first transfer gate and the second transfer gate are the first charge voltage conversion unit.
  • the gate width or the gate length is different so that the voltage conversion efficiencies of the second charge voltage conversion units are uniform.
  • FIG. 2 is a circuit diagram illustrating pixels adjacent in the vertical direction in FIG. 1.
  • 4A is a plan view illustrating the case of horizontal division
  • FIG. 4B is a plan view illustrating the case of vertical division.
  • FIG. 5A is a plan view illustrating the case of horizontal division according to Modification 1.
  • FIG. 5B is a plan view illustrating the case of vertical division.
  • FIG. 6A is a plan view illustrating the case of horizontal division according to the second embodiment
  • FIG. 6B is a plan view illustrating the case of vertical division. It is a figure which compares the magnitude
  • FIG. 1 is a block diagram illustrating a digital camera 1 equipped with a solid-state imaging device 3 according to the first embodiment of the invention.
  • the digital camera 1 is equipped with a photographing lens 2 as an imaging optical system.
  • the focusing lens and the diaphragm are driven and controlled by the lens control unit 2 a that receives an instruction from the microprocessor 9.
  • the photographing lens 2 forms a subject image on the imaging surface of the solid-state imaging device 3.
  • the solid-state imaging device 3 photoelectrically converts the subject image based on the drive signal from the imaging control unit 4 that has received an instruction from the microprocessor 9.
  • the photoelectric conversion signal output from the solid-state imaging device 3 is processed through the signal processing unit 5 and the A / D conversion unit 6 and then temporarily stored in the memory 7.
  • Connected to the bus 8 are a lens control unit 2a, an imaging control unit 4, a memory 7, a microprocessor 9, a focus calculation unit (detection processing unit) 10, a recording unit 11, an image compression unit 12, an image processing unit 13, and the like. .
  • the microprocessor 9 receives an operation signal from an operation unit 9a such as a release button.
  • the microprocessor 9 sends an instruction to each block based on the operation signal from the operation unit 9a, and controls the photographing operation of the digital camera 1.
  • the focus calculation unit 10 detects a focus adjustment state (specifically, a defocus amount) by the imaging lens 2 by performing a phase difference detection calculation using an output signal from a pixel formed in the solid-state imaging device 3. To do. Since this phase difference detection calculation is the same as that disclosed in Japanese Patent Application Laid-Open No. 2007-317951, description thereof is omitted.
  • the microprocessor 9 instructs the lens control unit 2a to drive the focusing lens according to the defocus amount.
  • the image processing unit 13 performs predetermined image processing on the photoelectric conversion signal stored in the memory 7.
  • the image compression unit 12 compresses the image data after image processing in a predetermined format.
  • the recording unit 11 records the compressed image data on the recording medium 11a in a predetermined file format.
  • the recording medium 11 a is configured by a memory card that is detachable from the recording unit 11.
  • FIG. 2 is a diagram illustrating a schematic configuration of the solid-state imaging device 3.
  • the solid-state imaging device 3 includes a plurality of pixels 20 arranged in a matrix and a peripheral circuit for outputting a signal from each pixel 20.
  • the imaging area 31 is an area where the pixels 20 are arranged in a matrix. In the example of FIG. 2, a range of 16 pixels of 4 rows horizontally and 4 columns vertically is illustrated as the imaging region 31, but the actual number of pixels is much larger than that illustrated in FIG. 2.
  • the solid-state imaging device 3 is provided with two photoelectric conversion units in each pixel 20.
  • two photoelectric conversion units are provided for each pixel in the solid-state imaging device 3 in which the pixels are arranged in the horizontal and vertical directions
  • two photoelectric conversion units are provided when the two photoelectric conversion units are arranged in the horizontal direction (referred to as horizontal division).
  • horizontal division Exist in a vertical direction (referred to as vertical division).
  • horizontally divided pixels are arranged over the entire imaging region 31.
  • vertical division pixels are arranged in a predetermined area instead of horizontal division pixels.
  • the horizontal division pixel and the vertical division pixel are not distinguished from each other and are denoted by a common reference numeral 20.
  • Each pixel 20 performs photoelectric conversion according to the drive signal from the peripheral circuit, and outputs a photoelectric conversion signal.
  • the peripheral circuits are connected to the vertical scanning circuit 21, the horizontal scanning circuit 22, drive signal lines 23 and 24 connected thereto, a vertical signal line 25 that receives a signal from the pixel 20, and a vertical signal line 25.
  • a constant current source 26 a correlated double sampling circuit (CDS circuit) 27, a horizontal signal line 28 that receives a signal output from the CDS circuit 27, an output amplifier 29, and the like.
  • CDS circuit correlated double sampling circuit
  • the vertical scanning circuit 21 and the horizontal scanning circuit 22 output a predetermined drive signal in response to an instruction from the imaging control unit 4.
  • Each pixel 20 is driven by a drive signal output from the vertical scanning circuit 21 and outputs a photoelectric conversion signal to the vertical signal line 25.
  • the signal output from the pixel 20 is subjected to noise removal by the CDS circuit 27, and output to the outside through the horizontal signal line 28 and the output amplifier 29 by the drive signal from the horizontal scanning circuit 22.
  • FIG. 3 is a circuit diagram illustrating the pixels 20n and 20 (n + 1) adjacent in the vertical direction in FIG.
  • a pixel 20n has two photodiodes PDn1 and PDn2 as photoelectric conversion portions inside a microlens (not shown).
  • the pixel 20 (n + 1) includes two photodiodes PDn (n + 1) 1 and PD (n + 1) 2 as photoelectric conversion units inside a microlens (not shown).
  • the pixel 20 has a horizontal division and a vertical division, both of which are the same as shown in the circuit diagram.
  • the photodiodes PDn1 and PDn2 each generate a charge corresponding to incident light.
  • the signal charge generated by the photodiode PDn1 is transferred to the FD (floating diffusion) region located on the vertical signal line 25A side via the transfer gate Txn1.
  • the FD region receives a signal charge and converts the signal charge into a voltage.
  • a signal corresponding to the potential of the FD region is amplified by the amplification transistor AMP. Then, it is read out through the vertical signal line 25A as the signal of the “row” selected by the “row” selection transistor SEL.
  • the reset transistor RST operates as a reset unit that resets the potential of the FD region.
  • the signal charge generated by the photodiode PDn2 of the pixel 20n is transferred to the FD (floating diffusion) region located on the vertical signal line 25B side via the transfer gate Txn2.
  • the FD region receives a signal charge and converts the signal charge into a voltage.
  • a signal corresponding to the potential of the FD region is amplified by the amplification transistor AMP.
  • a “row” signal selected by the “row” selection transistor SEL is read out via the vertical signal line 25B.
  • the reset transistor RST operates as a reset unit that resets the potential of the FD region.
  • the photodiodes PD (n + 1) 1 and PD (n + 1) 2 each generate a charge corresponding to incident light. Reading of a signal based on the generated electric charge is the same as in the case of the pixel 20n described above. Note that switching of the “row” selection transistor SEL is performed by a drive signal output from the vertical scanning circuit 21.
  • FIG. 4 is a plan view illustrating pixels 20n and 20 (n + 1) adjacent in the vertical direction in the solid-state imaging device 3.
  • FIG. 4A is a diagram illustrating the case of horizontal division
  • FIG. 4B is a diagram illustrating the case of vertical division.
  • the photodiodes PDn1 and PDn2 located on the left and right of the pixel 20n have substantially the same shape and size.
  • the shape and size of the photodiodes PD (n + 1) 1 and PD (n + 1) 2 located on the left and right of the pixel 20 (n + 1) are substantially the same.
  • the shape and size of the photodiodes PDn1 and PDn2 of the pixel 20n are substantially the same as the shape and size of the photodiodes PD (n + 1) 1 and PD (n + 1) 2 of the pixel 20 (n + 1). That is, the configuration of the horizontally divided pixels 20 is substantially the same as the other horizontally divided pixels 20.
  • the photodiode PDn1 of the pixel 20n and the photodiode PD (n + 1) 1 of the pixel 20 (n + 1) include the FD region, the reset transistor RST, the “row” selection transistor SEL on the vertical signal line 25A side, and The amplification transistor AMP is shared.
  • the photodiode PDn2 of the pixel 20n and the photodiode PD (n + 1) 2 of the pixel 20 (n + 1) include an FD region, a reset transistor RST, a “row” selection transistor SEL, and an amplification transistor AMP on the vertical signal line 25B side. Share As described above, the mounting efficiency of the solid-state imaging device 3 is increased by sharing a plurality of transistors between pixels adjacent in the vertical direction.
  • the shapes and sizes of the photodiodes PDn1 and PDn2 located above and below the pixel 20n are substantially the same.
  • the photodiodes PD (n + 1) 1 and PD (n + 1) 2 located above and below the pixel 20 (n + 1) have substantially the same shape and size.
  • the shape and size of the photodiodes PDn1 and PDn2 of the pixel 20n are substantially the same as the shape and size of the photodiodes PD (n + 1) 1 and PD (n + 1) 2 of the pixel 20 (n + 1). That is, the configuration of the vertically divided pixels 20 is substantially the same as the other vertically divided pixels 20.
  • the shape and size of the photodiodes PDn1, PDn2, PD (n + 1) 1, and PD (n + 1) 2 are substantially the same in the case of FIG. 4A and FIG. 4B. It is. That is, in the present embodiment, the shape and size of each pixel 20, that is, the shape and size of the two photodiodes that each pixel 20 has are substantially the same regardless of horizontal division or vertical division.
  • the photodiode PDn1 of the pixel 20n and the photodiode PD (n + 1) 1 of the pixel 20 (n + 1) are arranged on the vertical signal line 25A side.
  • the FD region, the reset transistor RST, the “row” selection transistor SEL, and the amplification transistor AMP are shared.
  • the photodiode PDn2 of the pixel 20n and the photodiode PD (n + 1) 2 of the pixel 20 (n + 1) include an FD region, a reset transistor RST, a “row” selection transistor SEL, and an amplification transistor AMP on the vertical signal line 25B side. Share
  • the feature of the first embodiment is that the arrangement positions of transfer gates arranged in the photodiodes in the same pixel are different, so that the horizontal division (FIG. 4 (a)) and the vertical division (FIG. 4). 4 (b)), the gate width and gate length size and shape of the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 as a whole are configured in common. It is.
  • the common arrangement position means that the position coordinates of the transfer gate Tx as seen from the reference position of the pixel (for example, the pixel center that is the intersection of the diagonal lines of the square pixels) match in each pixel. That is, regardless of the horizontal division (FIG. 4A) and the vertical division (FIG.
  • the corresponding transfer gates Tx have the same size, the same orientation, and the same position ( They are provided at predetermined positions on the upper right and lower left of the pixel 20.
  • the positions of the transfer gates Tx are the same in each pixel 20, the conditions for transferring the charge Q from the two photodiodes PD to the FD region are equal in all the pixels 20.
  • the parasitic capacitances existing in the transfer gate Tx are substantially equal, the capacitance on the FD region side (the total of the capacitors in the FD region and the parasitic capacitance existing in the transfer gate Tx) is substantially the same in all the pixels 20. It is done.
  • the size of the two photodiodes in the pixel is substantially the same regardless of the horizontal division or the vertical division, so that the same amount of light is incident on the photodiode PD.
  • the charge Q generated in each photodiode PD becomes substantially equal.
  • Suppressing variation in photoelectric conversion signals from a plurality of photoelectric conversion units is equivalent to suppressing variation in charge-voltage conversion efficiency.
  • the solid-state imaging device 3 includes a first pixel (horizontal division) in which a first photoelectric conversion unit PDn1 and a second photoelectric conversion unit PDn2 are arranged in the horizontal direction, a third photoelectric conversion unit PDn1, and a fourth photoelectric conversion unit PDn2.
  • the third transfer gate Txn1 that transfers the signal charge generated by the three photoelectric conversion units PDn1 to the third charge voltage conversion unit (FD region) and the signal charges generated by the fourth photoelectric conversion unit PDn2 of the second pixel 4-charge voltage converter
  • PDn1, second photoelectric conversion unit PDn2, third photoelectric conversion unit PDn1, and fourth photoelectric conversion unit PDn2 are arranged respectively. Thereby, regardless of the horizontal division (first pixel) and the vertical division (second pixel), variations in photoelectric conversion signals from the plurality of photoelectric conversion units are suppressed.
  • the first transfer gate Txn1 and the second transfer gate Txn2 of the first pixel are configured with substantially the same gate width and gate length
  • the second The third transfer gate Txn1 and the fourth transfer gate Txn2 of the pixel are configured with substantially the same gate width and gate length
  • the arrangement positions of the first transfer gate Txn1 and the second transfer gate Txn2 in the first pixel horizontal division
  • the arrangement positions of the third transfer gate Txn1 and the fourth transfer gate Txn2 in the second pixel are substantially the same.
  • the fourth photoelectric conversion unit PDn2 of the pixel is configured to have substantially the same size, and in the first pixel, the first transfer gate Txn1 and the second transfer gate are arranged on the long sides of the first photoelectric conversion unit PDn1 and the second photoelectric conversion unit PDn2, respectively.
  • Txn2 is arranged, and in the second pixel, the third transfer gate Txn1 and the fourth transfer gate Txn2 are arranged on the short sides of the third photoelectric conversion unit PDn1 and the fourth photoelectric conversion unit PDn2, respectively. Thereby, regardless of the horizontal division and the vertical division, variations in photoelectric conversion signals from the plurality of photoelectric conversion units can be suppressed.
  • the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 of the first pixel are respectively rectangular photodiodes PDn1. , PDn2, PD (n + 1) 1, and PD (n + 1) 2 are provided on the long side.
  • the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 of the second pixel are rectangular photodiodes PDn1 and PDn2, respectively.
  • PD (n + 1) 1 and PD (n + 1) 2 are provided on the short side.
  • the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 are respectively set.
  • the photodiodes PDn1, PDn2, PD (n + 1) 1, and PD (n + 1) 2 may be provided at the corners.
  • FIG. 5 is a plan view for explaining the pixels 20n and 20 (n + 1) in the first modification.
  • FIG. 5A is a diagram illustrating the case of horizontal division (first pixel)
  • FIG. 5B is a diagram illustrating the case of vertical division (second pixel).
  • the arrangement positions of the transfer gates Tx and the angles of the transfer gates Tx with respect to the photodiode PD are different.
  • Transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 are placed at the corners of the photodiodes PDn1, PDn2, PD (n + 1) 1, PD (n + 1) 2, and 45 degrees with respect to the photodiode PD.
  • the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 are provided regardless of the horizontal division (first pixel) and the vertical division (second pixel).
  • the photodiodes PDn1, PDn2, PD (n + 1) 1, and PD (n + 1) 2 are provided at a portion (corner) sandwiched between the long side and the short side at a common angle (45 degrees).
  • the condition for transferring the charge Q from the two photodiodes PD to the FD region, and the capacitance on the FD region side is made substantially the same. That is, variations in photoelectric conversion signals from a plurality of photoelectric conversion units can be suppressed regardless of horizontal division or vertical division.
  • FIG. 6 is a plan view for explaining the pixels 20n and 20 (n + 1) in the second embodiment.
  • FIG. 6A is a diagram illustrating the case of horizontal division
  • FIG. 6B is a diagram illustrating the case of vertical division.
  • the arrangement of the transfer gates Txn1 *, Txn2 *, Tx (n + 1) 1 *, and Tx (n + 1) 2 * of FIG. Installation position and size are different.
  • the content of FIG. 6B in the case of the vertical division is the same as FIG. 4B of the first embodiment.
  • transfer gates Txn1 *, Txn2 *, Tx (n + 1) 1 *, and Tx (n + 1) 2 * are the lengths of the photodiodes PDn1, PDn2, PD (n + 1) 1, and PD (n + 1) 2, respectively. It is provided at the center of the side.
  • transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) are the centers of the short sides of the photodiodes PDn1, PDn2, PD (n + 1) 1, and PD (n + 1) 2, respectively.
  • the gate width or gate length of the transfer gates Txn1, Txn2, Tx (n + 1) 1, and Tx (n + 1) 2 is different between the horizontal division and the vertical division.
  • FIG. 7 is a diagram for comparing the gate width or gate length of the transfer gate Tx between the horizontal division and the vertical division.
  • the gate width W1 and gate length L1 of the transfer gate Tx * in the horizontal division are longer than the gate width W2 and gate length L2 of the transfer gate Tx in the vertical division, respectively.
  • the shape of the transfer gate Tx * is adjusted to the size of the photodiode PD.
  • the shape of the transfer gate Tx * is changed in the case of horizontal division than in the case of vertical division. Enlarge.
  • the reason is as follows.
  • the transfer gate is arranged in the approximate center of the long side of the photodiode PD, the charge Q existing near the transfer gate is smaller than in the case where the transfer gate is arranged in the approximate center of the short side of the photodiode PD. Many. For this reason, by ensuring a large transfer gate, it is possible to efficiently transfer at the time of charge transfer, so that it is possible to avoid the occurrence of transfer failure.
  • the solid-state imaging device 3 includes a first pixel (horizontal division) in which a first photoelectric conversion unit PDn1 and a second photoelectric conversion unit PDn2 are arranged in the horizontal direction, a third photoelectric conversion unit PDn1, and a fourth photoelectric conversion unit PDn2.
  • a fourth transfer gate Txn2 for transferring to the (FD region), and at least one of the first transfer gate Txn1 *, the second transfer gate Txn2 *, the third transfer gate Txn1, and the fourth transfer gate Txn2.
  • the gate is converted by the first charge voltage converter (FD region), the second charge voltage converter (FD region), the third charge voltage converter (FD region), and the fourth charge voltage converter (FD region).
  • the gate width or the gate length is changed to be arranged in the first photoelectric conversion unit PDn1, the second photoelectric conversion unit PDn2, the third photoelectric conversion unit PDn1, and the fourth photoelectric conversion unit PDn2, respectively. Yes. Thereby, regardless of the horizontal division (first pixel) and the vertical division (second pixel), variations in photoelectric conversion signals from the plurality of photoelectric conversion units are suppressed.
  • the size of the gate is the length of the side of the first photoelectric conversion unit PDn1 and the second photoelectric conversion unit PDn2 of the first pixel in which the first transfer gate Txn1 * and the second transfer gate Txn2 * are arranged, and the third transfer gate.
  • the lengths of the sides of the third photoelectric conversion unit PDn1 and the fourth photoelectric conversion unit PDn1 of the second pixel in which the Txn1 and the fourth transfer gate Txn2 are arranged Different depending on. Thereby, regardless of the horizontal division and the vertical division, variations in photoelectric conversion signals from the plurality of photoelectric conversion units can be suppressed.
  • Modification 2 In the second embodiment, the example in which the shape of the transfer gate Tx in the horizontal division is larger than that in the vertical division has been described. However, the shape of the transfer gate Tx in the vertical division is larger than that in the horizontal division. By reducing the size, the variation in photoelectric conversion signals from a plurality of photoelectric conversion units may be suppressed in the horizontal division and the vertical division.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

　固体撮像素子は、第１光電変換部と第２光電変換部とが第１方向に並ぶ第１画素と、第３光電変換部と第４光電変換部とが第２方向に並ぶ第２画素とを有する画素部と、第１光電変換部～第４光電変換部により生成された信号電荷を転送する第１転送ゲート～第４転送ゲートとを備え、第１転送ゲート～第４転送ゲートのうち、少なくとも１つの転送ゲートは、第１電荷電圧変換部～第４電荷電圧変換部による電圧変換効率を揃えるように、ゲート幅、ゲート長または配置位置の少なくとも１つが異なる。

Description

固体撮像素子
　本発明は、固体撮像素子に関する。
　ビデオカメラやデジタルカメラにおいて、ＣＭＯＳイメージセンサなどの固体撮像素子が使用されている。固体撮像素子は、通常、入射光量に応じた電荷を生成する光電変換部を備えた画素がマトリクス状に設けられる。固体撮像素子として、１画素につき１つの光電変換部を有するものや、１画素につき２以上の光電変換部を有するものが知られている（特許文献１参照）。
　各光電変換部で生成された電荷は、それぞれが転送ゲートを介して対応するＦＤ(フローティング拡散)領域へ転送される。電荷はＦＤ領域の容量に応じた電圧に変換され、この電圧信号が光電変換信号として読み出される。
日本国特開２００８－１９３５２７号公報
　１画素当たり２つの光電変換部を設ける場合、２つの光電変換部を水平方向に並べる場合（水平分割）と、２つの光電変換部を垂直方向に並べる場合（垂直分割）とが存在する。一般に、光電変換部による光電変換特性を揃えるため、２つの光電変換部の形状や大きさは、画素内で対称に構成される。具体的には、水平分割の画素を水平方向に配列する場合には左右対称に構成され、垂直分割の画素を垂直方向に配列する場合には上下対称に構成される。しかしながら、光電変換部の形状や大きさを揃えるだけでは、水平分割の場合と垂直分割の場合とで、光電変換部からの光電変換信号に差が生じてしまうという問題があった。
　本発明の第１の態様によると、固体撮像素子は、第１光電変換部と第２光電変換部とが第１方向に並ぶ第１画素と、第３光電変換部と第４光電変換部とが第２方向に並ぶ第２画素と、を有する画素部と、第１光電変換部により生成された信号電荷を第１電荷電圧変換部に転送する第１転送ゲートと、第２光電変換部により生成された信号電荷を第２電荷電圧変換部に転送する第２転送ゲートと、第３光電変換部により生成された信号電荷を第３電荷電圧変換部に転送する第３転送ゲートと、第４光電変換部により生成された信号電荷を第４電荷電圧変換部に転送する第４転送ゲートと、を備え、第１転送ゲート、第２転送ゲート、第３転送ゲート、および第４転送ゲートのうち、少なくとも１つの転送ゲートは、第１電荷電圧変換部、第２電荷電圧変換部、第３電荷電圧変換部、および第４電荷電圧変換部による電圧変換効率を揃えるように、ゲート幅、ゲート長または配置位置の少なくとも１つが異なる。
　本発明の第２の態様によると、第１の態様の固体撮像素子において、第１方向と第２方向とは、互いに直交していることが好ましい。
　本発明の第３の態様によると、第１または２の態様の固体撮像素子において、第１転送ゲートと第２転送ゲートとが略同じゲート幅又はゲート長で構成されるとともに、第３転送ゲートと第４転送ゲートとが略同じゲート幅又はゲート長で構成され、かつ、第１転送ゲートと第２転送ゲートの第１画素における配置位置、および第３転送ゲートと第４転送ゲートの第２画素における配置位置は、略同じであることが好ましい。
　本発明の第４の態様によると、第３の態様の固体撮像素子において、第１光電変換部、第２光電変換部、第３光電変換部、および第４光電変換部が略同じ大きさに構成され、第１画素において、第１光電変換部および第２光電変換部の長辺にそれぞれ第１転送ゲートおよび第２転送ゲートが配置され、第２画素において、第３光電変換部および第４光電変換部の短辺にそれぞれ第３転送ゲートおよび第４転送ゲートが配置されていることが好ましい。
　本発明の第５の態様によると、第３の態様の固体撮像素子において、第１光電変換部、第２光電変換部、第３光電変換部、および第４光電変換部が略同じ大きさに構成され、第１転送ゲートおよび第２転送ゲートは、第１画素における対角の隅部に配置され、第３転送ゲートおよび第４転送ゲートは、第２画素における対角の隅部に配置されていることが好ましい。
　本発明の第６の態様によると、第１または２の態様の固体撮像素子において、第１転送ゲートと第２転送ゲートの第１画素における配置位置、および第３転送ゲートと第４転送ゲートの第２画素における配置位置が異なっており、第１転送ゲートおよび第２転送ゲートで構成される転送ゲートのゲート幅又はゲート長と、第３転送ゲートおよび第４転送ゲートで構成される転送ゲートのゲート幅又はゲート長とが、第１転送ゲートおよび第２転送ゲートが配置される第１光電変換部および第２光電変換部の辺の長さと、第３転送ゲートおよび第４転送ゲートが配置される第３光電変換部および第４光電変換部の辺の長さと、に応じて異なることが好ましい。
　本発明の第７の態様によると、固体撮像素子は、水平方向に分割された光電変換領域を有する第１光電変換部と第１光電変換部で光電変換された電荷を第１光電変換部から第１電荷電圧変換部へ転送する複数の第１転送ゲートとを含む第１画素と、垂直方向に分割された光電変換領域を有する第２光電変換部と第２光電変換部で光電変換された電荷を第２光電変換部から第２電荷電圧変換部へ転送する複数の第２転送ゲートとを含む第２画素とを備え、第１転送ゲートの第１画素における配置位置と第２転送ゲートの第２画素における配置位置とは、略同一である。
　本発明の第８の態様によると、固体撮像素子は、水平方向に分割された光電変換領域を有する第１光電変換部と第１光電変換部で光電変換された電荷を第１光電変換部から第１電荷電圧変換部へ転送する複数の第１転送ゲートとを含む第１画素と、垂直方向に分割された光電変換領域を有する第２光電変換部と第２光電変換部で光電変換された電荷を第２光電変換部から第２電荷電圧変換部へ転送する複数の第２転送ゲートとを含む第２画素とを備え、第１転送ゲート及び第２転送ゲートは、第１電荷電圧変換部及び第２電荷電圧変換部の電圧変換効率を揃えるように、ゲート幅又はゲート長が異なる。
　本発明による固体撮像素子では、複数の光電変換部を有する画素からの光電変換信号のばらつきを抑えることができる。
本発明の第一の実施の形態による固体撮像素子を搭載するデジタルカメラを例示するブロック図である。 固体撮像素子の概略構成を説明する図である。 図１において垂直方向に隣接する画素を説明する回路図である。 図４(a)は水平分割の場合を例示する平面図、図４(b)は垂直分割の場合を例示する平面図である。 図５(a)は変形例１の水平分割の場合を例示する平面図、図５(b)は垂直分割の場合を例示する平面図である。 図６(a)は第二の実施形態による水平分割の場合を例示する平面図、図６(b)は垂直分割の場合を例示する平面図である。 水平分割の場合と垂直分割の場合とで転送ゲートＴｘの大きさを比較する図である。
　以下、図面を参照して本発明を実施するための形態について説明する。
（第一の実施形態）
　図１は、本発明の第一の実施の形態による固体撮像素子３を搭載するデジタルカメラ１を例示するブロック図である。デジタルカメラ１には、撮像光学系として撮影レンズ２が装着される。撮影レンズ２は、マイクロプロセッサ９から指示を受けたレンズ制御部２ａによって、フォーカシングレンズや絞りが駆動制御される。撮影レンズ２は、固体撮像素子３の撮像面に被写体像を結像させる。
　固体撮像素子３は、マイクロプロセッサ９から指示を受けた撮像制御部４からの駆動信号に基づいて、被写体像を光電変換する。固体撮像素子３から出力される光電変換信号は、信号処理部５、およびＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。バス８には、レンズ制御部２ａ、撮像制御部４、メモリ７、マイクロプロセッサ９、焦点演算部（検出処理部）１０、記録部１１、画像圧縮部１２および画像処理部１３などが接続される。
　マイクロプロセッサ９には、レリーズ釦などの操作部９ａから操作信号が入力される。マイクロプロセッサ９は、操作部９ａからの操作信号に基づいて各ブロックへ指示を送り、デジタルカメラ１の撮影動作を制御する。焦点演算部１０は、固体撮像素子３に形成されている画素からの出力信号を用いて位相差検出演算を行うことにより、撮像レンズ２による焦点調節状態（具体的にはデフォーカス量）を検出する。この位相差検出演算は、特開２００７－３１７９５１号公報に開示されるものと同様であるため、説明を省略する。マイクロプロセッサ９は、デフォーカス量に応じてレンズ制御部２ａへフォーカシングレンズの駆動を指示する。
　画像処理部１３は、メモリ７に蓄積された光電変換信号に対して所定の画像処理を行う。画像圧縮部１２は、画像処理後の画像データを所定形式でデータ圧縮する。記録部１１は、圧縮後の画像データを所定のファイル形式で記録媒体１１ａに記録する。記録媒体１１ａは、記録部１１に対して着脱自在のメモリカードなどで構成される。
　本実施形態は、固体撮像素子３において２つの光電変換部を有する画素からの光電変換信号のばらつきを抑える点に特徴を有するので、以降の説明は固体撮像素子３を中心に行う。図２は、固体撮像素子３の概略構成を例示する図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、各画素２０からの信号を出力するための周辺回路とを有する。撮像領域３１は、画素２０がマトリクス状に配置されている領域を示す。図２の例では、撮像領域３１として水平に４行×垂直に４列の１６画素分の範囲を例示しているが、実際の画素数は図２に例示するものよりはるかに多い。
　固体撮像素子３には、各画素２０においてそれぞれ２つの光電変換部が設けられる。画素が水平および垂直方向に並ぶ固体撮像素子３において１画素当たり２つの光電変換部が設けられる場合、２つの光電変換部が水平方向に並ぶ場合（水平分割と呼ぶ）と、２つの光電変換部が垂直方向に並ぶ場合（垂直分割と呼ぶ）とが存在する。本実施形態では、撮像領域３１の全域にわたって水平分割の画素が配される。ただし、所定の領域には、水平分割の画素に代えて垂直分割の画素が配される。なお、図２においては水平分割の画素と垂直分割の画素とを区別することなく、共通の符号２０で示した。各画素２０は、周辺回路からの駆動信号にしたがって光電変換を行い、光電変換信号を出力する。
　周辺回路は、垂直走査回路２１と、水平走査回路２２と、これらと接続されている駆動信号線２３、２４と、画素２０からの信号を受け取る垂直信号線２５と、垂直信号線２５に接続される定電流源２６と、相関二重サンプリング回路（ＣＤＳ回路）２７と、ＣＤＳ回路２７から出力される信号を受け取る水平信号線２８と、出力アンプ２９などで構成される。
　垂直走査回路２１および水平走査回路２２は、撮像制御部４からの指示に応じて所定の駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号によって駆動され、光電変換信号を垂直信号線２５に出力する。画素２０から出力された信号は、ＣＤＳ回路２７にてノイズ除去が施され、水平走査回路２２からの駆動信号によって水平信号線２８および出力アンプ２９を介して外部へ出力される。
　図３は、図１で垂直方向に隣接する画素２０ｎおよび２０(ｎ＋１)を説明する回路図である。図３において、画素２０ｎは、図示しないマイクロレンズの内側に光電変換部として２つのフォトダイオードＰＤｎ１およびＰＤｎ２を有する。また、画素２０(ｎ＋１)は、図示しないマイクロレンズの内側に光電変換部として２つのフォトダイオードＰＤｎ(ｎ＋１)１およびＰＤ(ｎ＋１)２を有する。上述したように、画素２０には水平分割の場合と垂直分割の場合とがあるが、両者は回路図に表すと同じである。
　画素２０ｎにおいて、フォトダイオードＰＤｎ１およびＰＤｎ２は、それぞれが入射光に応じた電荷を生成する。フォトダイオードＰＤｎ１で生成された信号電荷は、転送ゲートＴｘｎ１を介して垂直信号線２５Ａ側に位置するＦＤ(フローティング拡散)領域へ転送される。ＦＤ領域は信号電荷を受け取り、その信号電荷を電圧に変換する。ＦＤ領域の電位に応じた信号は、増幅トランジスタＡＭＰによって増幅される。そして、「行」選択トランジスタＳＥＬによって選択された「行」の信号として、垂直信号線２５Ａを介して読み出される。リセットトランジスタＲＳＴは、ＦＤ領域の電位をリセットするリセット部として動作する。
　一方、画素２０ｎのフォトダイオードＰＤｎ２で生成された信号電荷は、転送ゲートＴｘｎ２を介して垂直信号線２５Ｂ側に位置するＦＤ(フローティング拡散)領域へ転送される。ＦＤ領域は信号電荷を受け取り、その信号電荷を電圧に変換する。ＦＤ領域の電位に応じた信号は、増幅トランジスタＡＭＰによって増幅される。そして、「行」選択トランジスタＳＥＬによって選択された「行」の信号として、垂直信号線２５Ｂを介して読み出される。リセットトランジスタＲＳＴは、ＦＤ領域の電位をリセットするリセット部として動作する。
　また、画素２０(ｎ＋１)において、フォトダイオードＰＤ(ｎ＋１)１およびＰＤ(ｎ＋１)２は、それぞれが入射光に応じた電荷を生成する。生成された電荷に基づく信号の読み出しは、上述した画素２０ｎの場合と同様である。なお、「行」選択トランジスタＳＥＬの切替えは、垂直走査回路２１から出力される駆動信号によって行われる。
　図４は、固体撮像素子３において垂直方向に隣接する画素２０ｎおよび２０(ｎ＋１)を例示する平面図である。図４(a)は水平分割の場合を例示する図であり、図４(b)は垂直分割の場合を例示する図である。
　図４(a)において、画素２０ｎの左右に位置するフォトダイオードＰＤｎ１およびＰＤｎ２の形状および大きさは、略同じである。また、画素２０(ｎ＋１)の左右に位置するフォトダイオードＰＤ(ｎ＋１)１およびＰＤ(ｎ＋１)２の形状および大きさも、略同じである。さらに、画素２０ｎのフォトダイオードＰＤｎ１およびＰＤｎ２の形状および大きさは、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)１およびＰＤ(ｎ＋１)２の形状および大きさと略同じである。つまり、水平分割の画素２０の構成は、他の水平分割の画素２０と略同じである。
　本実施形態では、画素２０ｎのフォトダイオードＰＤｎ１と、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)１とが、垂直信号線２５Ａ側のＦＤ領域、リセットトランジスタＲＳＴ、「行」選択トランジスタＳＥＬ、および増幅トランジスタＡＭＰを共有する。また、画素２０ｎのフォトダイオードＰＤｎ２と、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)２とが、垂直信号線２５Ｂ側のＦＤ領域、リセットトランジスタＲＳＴ、「行」選択トランジスタＳＥＬ、および増幅トランジスタＡＭＰを共有する。このように、複数のトランジスタを垂直方向に隣接する画素間で共有することにより、固体撮像素子３の実装効率を高めている。
　図４(b)において、画素２０ｎの上下に位置するフォトダイオードＰＤｎ１およびＰＤｎ２の形状および大きさは、略同じである。また、画素２０(ｎ＋１)の上下に位置するフォトダイオードＰＤ(ｎ＋１)１およびＰＤ(ｎ＋１)２の形状および大きさも、略同じである。さらに、画素２０ｎのフォトダイオードＰＤｎ１およびＰＤｎ２の形状および大きさは、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)１およびＰＤ(ｎ＋１)２の形状および大きさと略同じである。つまり、垂直分割の画素２０の構成は、他の垂直分割の画素２０と略同じである。
　加えて、上記図４(a)の場合と図４(b)の場合とで、各フォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、およびＰＤ(ｎ＋１)２の形状および大きさは、略同じである。つまり、本実施形態では、各画素２０の形状および大きさ、すなわち、各画素２０が有する２つのフォトダイオードの形状および大きさは、水平分割、垂直分割にかかわらず略同じである。
　図４(b)の場合も、図４(a)の場合と同様に、画素２０ｎのフォトダイオードＰＤｎ１と、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)１とが、垂直信号線２５Ａ側のＦＤ領域、リセットトランジスタＲＳＴ、「行」選択トランジスタＳＥＬ、および増幅トランジスタＡＭＰを共有する。また、画素２０ｎのフォトダイオードＰＤｎ２と、画素２０(ｎ＋１)のフォトダイオードＰＤ(ｎ＋１)２とが、垂直信号線２５Ｂ側のＦＤ領域、リセットトランジスタＲＳＴ、「行」選択トランジスタＳＥＬ、および増幅トランジスタＡＭＰを共有する。
　第一の実施形態の特徴は、同一の画素内のフォトダイオードに配設される転送ゲートの配設位置が異なることで、水平分割の場合（図４(a）)と垂直分割の場合（図４(b）)とで、全体として転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２のゲート幅及びゲート長の大きさ、形状、およびその配設位置を共通に構成した点である。配設位置が共通とは、画素の基準位置（例えば、方形状の画素の対角線の交点である画素中心）からみた転送ゲートＴｘの位置座標が、各画素において一致することをいう。すなわち、水平分割の場合（図４(a）)と垂直分割の場合（図４(b）)とにかかわらず、対応する転送ゲートＴｘ同士が、同じ大きさで、同じ向きで、同じ位置（画素２０の右上と左下の所定位置）に設けられる。これにより、転送ゲートＴｘの位置が各画素２０において同じになるため、全ての画素２０において、２つのフォトダイオードＰＤからＦＤ領域へ電荷Ｑを転送する条件が等しくなる。また、転送ゲートＴｘに存在する寄生容量が略等しくなるので、全ての画素２０において、ＦＤ領域側の容量（ＦＤ領域のキャパシタと転送ゲートＴｘに存在する寄生容量などの合計）を略同じに揃えられる。
　上述したように、水平分割の場合と垂直分割の場合とにかかわらず、画素内の２つのフォトダイオードの大きさを略同じに構成しているので、フォトダイオードＰＤに同じ光量の光が入射される場合は、各フォトダイオードＰＤで発生する電荷Ｑが略等しくなる。一般に、電位差Ｖ＝Ｑ／Ｃが成立することから、上記の如く、電荷Ｑ、電荷Ｑの転送条件、ＦＤ領域側の容量Ｃを略同じにすることによって、光電変換後の電圧Ｖが、各フォトダイオードＰＤの間で等しくなる。すなわち、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
　複数の光電変換部からの光電変換信号のばらつきを抑えることは、電荷電圧変換効率のばらつきを抑えることと等価である。
　以上説明した第一の実施形態によれば、次の作用効果が得られる。
（１）固体撮像素子３は、第１光電変換部ＰＤｎ１と第２光電変換部ＰＤｎ２とが水平方向に並ぶ第１画素（水平分割）と、第３光電変換部ＰＤｎ１と第４光電変換部ＰＤｎ２とが垂直方向に並ぶ第２画素（垂直分割）と、を有する画素部と、第１画素の第１光電変換部ＰＤｎ１により生成された信号電荷を第１電荷電圧変換部（ＦＤ領域）に転送する第１転送ゲートＴｘｎ１と、第１画素の第２光電変換部ＰＤｎ２により生成された信号電荷を第２電荷電圧変換部（ＦＤ領域）に転送する第２転送ゲートＴｘｎ２と、第２画素の第３光電変換部ＰＤｎ１により生成された信号電荷を第３電荷電圧変換部（ＦＤ領域）に転送する第３転送ゲートＴｘｎ１と、第２画素の第４光電変換部ＰＤｎ２により生成された信号電荷を第４電荷電圧変換部（ＦＤ領域）に転送する第４転送ゲートＴｘｎ２と、を備え、第１転送ゲートＴｘｎ１、第２転送ゲートＴｘｎ２、第３転送ゲートＴｘｎ１、および第４転送ゲートＴｘｎ２は、第１電荷電圧変換部（ＦＤ領域）、第２電荷電圧変換部（ＦＤ領域）、第３電荷電圧変換部（ＦＤ領域）、および第４電荷電圧変換部（ＦＤ領域）による電圧変換効率を揃えるように、第１光電変換部ＰＤｎ１、第２光電変換部ＰＤｎ２、第３光電変換部ＰＤｎ１、および第４光電変換部ＰＤｎ２にそれぞれ配置されている。これにより、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（２）上記（１）の固体撮像素子３において、水平方向と垂直方向とは、互いに直交するので、画素がマトリクス状に配される場合との整合性がよい。
（３）上記（１）、（２）の固体撮像素子３において、第１画素の第１転送ゲートＴｘｎ１と第２転送ゲートＴｘｎ２とが略同じゲート幅及びゲート長で構成されるとともに、第２画素の第３転送ゲートＴｘｎ１と第４転送ゲートＴｘｎ２とが略同じゲート幅及びゲート長で構成され、かつ、第１転送ゲートＴｘｎ１と第２転送ゲートＴｘｎ２の第１画素（水平分割）における配置位置、および第３転送ゲートＴｘｎ１と第４転送ゲートＴｘｎ２の第２画素（垂直分割）における配置位置は、略同じである。これにより、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（４）上記（３）の固体撮像素子３において、第１画素の第１光電変換部ＰＤｎ１、第１画素の第２光電変換部ＰＤｎ２、第２画素の第３光電変換部ＰＤｎ１、および第２画素の第４光電変換部ＰＤｎ２が略同じ大きさに構成され、第１画素において、第１光電変換部ＰＤｎ１および第２光電変換部ＰＤｎ２の長辺にそれぞれ第１転送ゲートＴｘｎ１および第２転送ゲートＴｘｎ２が配置され、第２画素において、第３光電変換部ＰＤｎ１および第４光電変換部ＰＤｎ２の短辺にそれぞれ第３転送ゲートＴｘｎ１および第４転送ゲートＴｘｎ２が配置されている。これにより、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（変形例１）
　第一の実施形態では、水平分割の場合（図４(a）)において、第１画素の転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２が、それぞれ長方形状のフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の長辺側に設けられる。これに対し、垂直分割の場合（図４(b）)においては、第２画素の転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２が、それぞれ長方形状のフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の短辺側に設けられる。
　仮に、転送ゲートＴｘが設けられるフォトダイオードＰＤの辺の長さの違いに起因して、水平分割の場合（第１画素）と垂直分割の場合（第２画素）との間で、２つのフォトダイオードＰＤからＦＤ領域へ電荷Ｑを転送する条件、またはＦＤ領域側の容量の差異が所定値を超える場合には、転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２を、それぞれフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の隅に設けるようにしてもよい。
　図５は、変形例１における、画素２０ｎおよび２０(ｎ＋１)を説明する平面図である。図５(a)は水平分割の場合（第１画素）を例示する図であり、図５(b)は垂直分割の場合（第２画素）を例示する図である。第一の実施形態の図４(a)、図４(b)と比べて、各転送ゲートＴｘの配設位置、およびフォトダイオードＰＤに対する各転送ゲートＴｘの角度が相違する。
　転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２を、それぞれフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の隅に、かつフォトダイオードＰＤに対して４５度の角度で設けることで、転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２が、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とにかかわらず、フォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の長辺と短辺で挟まれた部位（隅）に、共通の角度（４５度）で設けられる。
　これにより、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とにかかわらず、２つのフォトダイオードＰＤからＦＤ領域へ電荷Ｑを転送する条件、およびＦＤ領域側の容量（ＦＤ領域のキャパシタと転送ゲートＴｘに存在する寄生容量などの合計）を略同じに揃えられる。すなわち、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（第二の実施形態）
　第一の実施形態では、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とにかかわらず、各画素２０において同じ位置（画素の右上と左下の所定位置）に、同じ大きさおよび形状の転送ゲートＴｘを設けるようにした。第二の実施形態では、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とで、転送ゲートＴｘの位置を同じにしない代わりに、転送ゲートＴｘのゲート幅又はゲート長の大きさ、形状を異ならせることにより、水平分割の場合と垂直分割の場合との間で、２つのフォトダイオードＰＤからＦＤ領域へ電荷Ｑを転送する条件、およびＦＤ領域側の容量（ＦＤ領域のキャパシタと転送ゲートＴｘに存在する寄生容量などの合計）を揃える。
　図６は、第二の実施形態における、画素２０ｎおよび２０(ｎ＋１)を説明する平面図である。図６(a)は水平分割の場合を例示する図であり、図６(b)は垂直分割の場合を例示する図である。第一の実施形態の図４(a)と比べて、水平分割の場合における図６(a)の各転送ゲートＴｘｎ１＊、Ｔｘｎ２＊、Ｔｘ(ｎ＋１)１＊、Ｔｘ(ｎ＋１)２＊の配設位置、および大きさが相違する。垂直分割の場合における図６(b)の内容は、第一の実施形態の図４(b)と同じである。
　図６(a)において、転送ゲートＴｘｎ１＊、Ｔｘｎ２＊、Ｔｘ(ｎ＋１)１＊、Ｔｘ(ｎ＋１)２＊は、それぞれフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の長辺の中央に設けられる。一方、図６(b)において、転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)は、それぞれフォトダイオードＰＤｎ１、ＰＤｎ２、ＰＤ(ｎ＋１)１、ＰＤ(ｎ＋１)２の短辺の中央に設けられる。ここで、転送ゲートＴｘｎ１、Ｔｘｎ２、Ｔｘ(ｎ＋１)１、Ｔｘ(ｎ＋１)２のゲート幅又はゲート長の大きさは、水平分割の場合と垂直分割の場合とで異なる。
　図７は、転送ゲートＴｘのゲート幅又はゲート長の大きさを、水平分割の場合と垂直分割の場合とで比較する図である。図７の例では、水平分割の場合の転送ゲートＴｘ＊のゲート幅Ｗ１、ゲート長Ｌ１が、それぞれ垂直分割の場合の転送ゲートＴｘのゲート幅Ｗ２、ゲート長Ｌ２より長い。
　第二の実施形態では、転送ゲートＴｘ＊の形状をフォトダイオードＰＤの大きさに合わせる。例えば、転送ゲートＴｘ＊と接続するフォトダイオードＰＤの辺の長さが垂直分割の場合より水平分割の場合で長い場合は、転送ゲートＴｘ＊の形状を、垂直分割の場合より水平分割の場合に大きくする。この理由は以下の通りである。転送ゲートがフォトダイオードＰＤの長辺の略中央に配される場合は、転送ゲートがフォトダイオードＰＤの短辺の略中央に配される場合に比べて、転送ゲートの近くに存在する電荷Ｑが多い。このため、転送ゲートを大きく確保することで電荷転送時に効率よく転送できるから、転送不良の発生を避けることができる。
　これにより、水平分割の場合と垂直分割の場合とにかかわらず、２つのフォトダイオードＰＤからＦＤ領域へ電荷Ｑを転送する条件（転送不良率）、およびＦＤ領域側の容量（ＦＤ領域のキャパシタと転送ゲートＴｘに存在する寄生容量などの合計）を略同じに揃えられる。すなわち、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
　以上説明した第二の実施形態によれば、次の作用効果が得られる。
（１）固体撮像素子３は、第１光電変換部ＰＤｎ１と第２光電変換部ＰＤｎ２とが水平方向に並ぶ第１画素（水平分割）と、第３光電変換部ＰＤｎ１と第４光電変換部ＰＤｎ２とが垂直方向に並ぶ第２画素（垂直分割）と、を有する画素部と、第１画素の第１光電変換部ＰＤｎ１により生成された信号電荷を第１電荷電圧変換部（ＦＤ領域）に転送する第１ゲート部Ｔｘｎ１＊と、第１画素の第２光電変換部ＰＤｎ２により生成された信号電荷を第２電荷電圧変換部（ＦＤ領域）に転送する第２転送ゲートＴｘｎ２＊と、第２画素の第３光電変換部ＰＤｎ１により生成された信号電荷を第３電荷電圧変換部（ＦＤ領域）に転送する第３転送ゲートＴｘｎ１と、第２画素の第４光電変換部ＰＤｎ２により生成された信号電荷を第４電荷電圧変換部（ＦＤ領域）に転送する第４転送ゲートＴｘｎ２と、を備え、第１転送ゲートＴｘｎ１＊、第２転送ゲートＴｘｎ２＊、第３転送ゲートＴｘｎ１、および第４転送ゲートＴｘｎ２のうち、少なくとも１つの転送ゲートは、第１電荷電圧変換部（ＦＤ領域）、第２電荷電圧変換部（ＦＤ領域）、第３電荷電圧変換部（ＦＤ領域）、および第４電荷電圧変換部（ＦＤ領域）による電圧変換効率を揃えるように、ゲート幅又はゲート長の大きさを変えて第１光電変換部ＰＤｎ１、第２光電変換部ＰＤｎ２、第３光電変換部ＰＤｎ１、および第４光電変換部ＰＤｎ２にそれぞれ配置されている。これにより、水平分割の場合（第１画素）と垂直分割の場合（第２画素）とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（２）上記（１）に記載の固体撮像素子３において、第１転送ゲートＴｘｎ１＊と第２転送ゲートＴｘｎ２＊の第１画素における配置位置、および第３転送ゲートＴｘｎ１と第４転送ゲートＴｘｎ２の第２画素における配置位置が異なっており、第１転送ゲートＴｘｎ１＊および第２転送ゲートＴｘｎ２＊で構成される転送ゲートの大きさと、第３転送ゲートＴｘｎ１および第４転送ゲートＴｘｎ２で構成される転送ゲートの大きさとが、第１転送ゲートＴｘｎ１＊および第２転送ゲートＴｘｎ２＊が配置される第１画素の第１光電変換部ＰＤｎ１および第２光電変換部ＰＤｎ２の辺の長さと、第３転送ゲートＴｘｎ１および第４転送ゲートＴｘｎ２が配置される第２画素の第３光電変換部ＰＤｎ１および第４光電変換部ＰＤｎ１の辺の長さと、に応じて異なる。これにより、水平分割の場合と垂直分割の場合とにかかわらず、複数の光電変換部からの光電変換信号のばらつきが抑えられる。
（変形例２）
　なお、第二の実施形態においては、水平分割の場合の転送ゲートＴｘの形状を垂直分割の場合より大きくする例を説明したが、垂直分割の場合の転送ゲートＴｘの形状を水平分割の場合より小さくすることによって、水平分割の場合と垂直分割の場合とで、複数の光電変換部からの光電変換信号のばらつきを抑えるように構成してもよい。
　以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。
　次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
　日本国特許出願２０１２年第２３２４２２号（２０１２年１０月１９日出願）
　１…デジタルカメラ
　３…固体撮像素子
　９…マイクロプロセッサ
２０…画素
２１…垂直走査回路
２２…水平走査回路
２５、２５Ａ、２５Ｂ…垂直信号線
２７…ＣＤＳ回路
２８…水平信号線
２９…出力アンプ
ＡＭＰ…増幅トランジスタ
ＦＤ…フローティング拡散領域
ＲＳＴ…リセットトランジスタ
ＳＥＬ…行選択トランジスタ
Ｔｘ…転送ゲート

Claims (8)

  1. 　第１光電変換部と第２光電変換部とが第１方向に並ぶ第１画素と、第３光電変換部と第４光電変換部とが第２方向に並ぶ第２画素と、を有する画素部と、
    　前記第１光電変換部により生成された信号電荷を第１電荷電圧変換部に転送する第１転送ゲートと、
    　前記第２光電変換部により生成された信号電荷を第２電荷電圧変換部に転送する第２転送ゲートと、
    　前記第３光電変換部により生成された信号電荷を第３電荷電圧変換部に転送する第３転送ゲートと、
    　前記第４光電変換部により生成された信号電荷を第４電荷電圧変換部に転送する第４転送ゲートと、を備え、
    　前記第１転送ゲート、前記第２転送ゲート、前記第３転送ゲート、および前記第４転送ゲートのうち、少なくとも１つの転送ゲートは、前記第１電荷電圧変換部、前記第２電荷電圧変換部、前記第３電荷電圧変換部、および前記第４電荷電圧変換部による電圧変換効率を揃えるように、ゲート幅、ゲート長または配置位置の少なくとも１つが異なる固体撮像素子。
  2. 　請求項１に記載の固体撮像素子において、
    　前記第１方向と前記第２方向とは、互いに直交している固体撮像素子。
  3. 　請求項１または２に記載の固体撮像素子において、
    　前記第１転送ゲートと前記第２転送ゲートとが略同じゲート幅又はゲート長で構成されるとともに、前記第３転送ゲートと前記第４転送ゲートとが略同じゲート幅又はゲート長で構成され、かつ、前記第１転送ゲートと前記第２転送ゲートの前記第１画素における配置位置、および前記第３転送ゲートと前記第４転送ゲートの前記第２画素における配置位置は、略同じである固体撮像素子。
  4. 　請求項３に記載の固体撮像素子において、
    　前記第１光電変換部、前記第２光電変換部、前記第３光電変換部、および前記第４光電変換部が略同じ大きさに構成され、
    　前記第１画素において、前記第１光電変換部および前記第２光電変換部の長辺にそれぞれ前記第１転送ゲートおよび前記第２転送ゲートが配置され、前記第２画素において、前記第３光電変換部および前記第４光電変換部の短辺にそれぞれ前記第３転送ゲートおよび前記第４転送ゲートが配置されている固体撮像素子。
  5. 　請求項３に記載の固体撮像素子において、
    　前記第１光電変換部、前記第２光電変換部、前記第３光電変換部、および前記第４光電変換部が略同じ大きさに構成され、
    　前記第１転送ゲートおよび前記第２転送ゲートは、前記第１画素における対角の隅部に配置され、前記第３転送ゲートおよび前記第４転送ゲートは、前記第２画素における対角の隅部に配置されている固体撮像素子。
  6. 　請求項１または２に記載の固体撮像素子において、
    　前記第１転送ゲートと前記第２転送ゲートの前記第１画素における配置位置、および前記第３転送ゲートと前記第４転送ゲートの前記第２画素における配置位置が異なっており、
    　前記第１転送ゲートおよび前記第２転送ゲートで構成される転送ゲートのゲート幅又はゲート長と、前記第３転送ゲートおよび前記第４転送ゲートで構成される転送ゲートのゲート幅又はゲート長とが、前記第１転送ゲートおよび前記第２転送ゲートが配置される前記第１光電変換部および前記第２光電変換部の辺の長さと、前記第３転送ゲートおよび前記第４転送ゲートが配置される前記第３光電変換部および前記第４光電変換部の辺の長さと、に応じて異なる固体撮像素子。
  7. 　水平方向に分割された光電変換領域を有する第１光電変換部と前記第１光電変換部で光電変換された電荷を前記第１光電変換部から第１電荷電圧変換部へ転送する複数の第１転送ゲートとを含む第１画素と、
    　垂直方向に分割された光電変換領域を有する第２光電変換部と前記第２光電変換部で光電変換された電荷を前記第２光電変換部から第２電荷電圧変換部へ転送する複数の第２転送ゲートとを含む第２画素と、を備え、
    　前記第１転送ゲートの前記第１画素における配置位置と前記第２転送ゲートの前記第２画素における配置位置とは、略同一である固体撮像素子。
  8. 　水平方向に分割された光電変換領域を有する第１光電変換部と前記第１光電変換部で光電変換された電荷を前記第１光電変換部から第１電荷電圧変換部へ転送する複数の第１転送ゲートとを含む第１画素と、
    　垂直方向に分割された光電変換領域を有する第２光電変換部と前記第２光電変換部で光電変換された電荷を前記第２光電変換部から第２電荷電圧変換部へ転送する複数の第２転送ゲートとを含む第２画素と、を備え、
    　前記第１転送ゲート及び前記第２転送ゲートは、前記第１電荷電圧変換部及び前記第２電荷電圧変換部の電圧変換効率を揃えるように、ゲート幅又はゲート長が異なる固体撮像素子。
PCT/JP2013/078483 2012-10-19 2013-10-21 固体撮像素子 WO2014061820A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US14/436,133 US9620558B2 (en) 2012-10-19 2013-10-21 Solid-state image sensor
CN201380066713.1A CN104871315B (zh) 2012-10-19 2013-10-21 固态摄像元件
EP13846627.1A EP2911203B1 (en) 2012-10-19 2013-10-21 Solid-state image pickup element
KR1020157013034A KR102125673B1 (ko) 2012-10-19 2013-10-21 고체 촬상 소자
JP2014542210A JP6135677B2 (ja) 2012-10-19 2013-10-21 撮像素子および撮像装置
IN4192DEN2015 IN2015DN04192A (ja) 2012-10-19 2015-05-15
US15/447,756 US10038020B2 (en) 2012-10-19 2017-03-02 Solid-state image sensor
US16/025,151 US10580810B2 (en) 2012-10-19 2018-07-02 Solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012232422 2012-10-19
JP2012-232422 2012-10-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/436,133 A-371-Of-International US9620558B2 (en) 2012-10-19 2013-10-21 Solid-state image sensor
US15/447,756 Continuation US10038020B2 (en) 2012-10-19 2017-03-02 Solid-state image sensor

Publications (1)

Publication Number Publication Date
WO2014061820A1 true WO2014061820A1 (ja) 2014-04-24

Family

ID=50488372

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/078483 WO2014061820A1 (ja) 2012-10-19 2013-10-21 固体撮像素子

Country Status (7)

Country Link
US (3) US9620558B2 (ja)
EP (1) EP2911203B1 (ja)
JP (3) JP6135677B2 (ja)
KR (1) KR102125673B1 (ja)
CN (3) CN108551559B (ja)
IN (1) IN2015DN04192A (ja)
WO (1) WO2014061820A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006052A1 (ja) * 2014-07-09 2016-01-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2016195186A (ja) * 2015-03-31 2016-11-17 キヤノン株式会社 固体撮像装置
JP2017195330A (ja) * 2016-04-22 2017-10-26 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法
CN107615488A (zh) * 2015-06-09 2018-01-19 索尼半导体解决方案公司 摄像元件、驱动方法和电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620558B2 (en) * 2012-10-19 2017-04-11 Nikon Corporation Solid-state image sensor
CN108141555B (zh) * 2015-09-30 2021-04-20 株式会社尼康 摄像元件及电子相机
KR102437162B1 (ko) * 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
JP6889571B2 (ja) 2017-02-24 2021-06-18 キヤノン株式会社 撮像装置および撮像システム
US10593714B2 (en) * 2017-07-24 2020-03-17 Panasonic Intellectual Property Management Co., Ltd. Imaging device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314062A (ja) * 2001-04-18 2002-10-25 Canon Inc 固体撮像装置および撮像システム
JP2007127746A (ja) * 2005-11-02 2007-05-24 Nikon Corp 焦点検出用信号の生成機能を有する固体撮像装置
JP2007317951A (ja) 2006-05-26 2007-12-06 Nikon Corp 光検出素子および撮像装置
JP2008193527A (ja) 2007-02-06 2008-08-21 Nikon Corp 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP2008270298A (ja) * 2007-04-16 2008-11-06 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2011221253A (ja) * 2010-04-08 2011-11-04 Sony Corp 撮像装置、固体撮像素子、撮像方法およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458028B1 (en) * 1999-12-02 2011-05-11 Nikon Corporation Solid-state image sensor and production method of the same
US7145122B2 (en) * 2004-06-14 2006-12-05 Omnivision Technologies, Inc. Imaging sensor using asymmetric transfer transistor
JP4826127B2 (ja) * 2005-04-25 2011-11-30 ソニー株式会社 固体撮像装置及びその製造方法
KR100690912B1 (ko) * 2005-08-12 2007-03-09 삼성전자주식회사 전하 전송 특성이 향상된 4 공유 픽셀형 이미지 센서
JP2007127756A (ja) * 2005-11-02 2007-05-24 Nikon Corp 像振れ補正装置、光学装置、交換レンズ、及びカメラシステム
JP4710660B2 (ja) * 2006-03-10 2011-06-29 株式会社ニコン 固体撮像素子及びこれを用いた電子カメラ
JP2009289927A (ja) * 2008-05-28 2009-12-10 Panasonic Corp 固体撮像装置及びその製造方法
JP5629995B2 (ja) * 2009-09-07 2014-11-26 株式会社ニコン 撮像素子および撮像装置
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
US8742309B2 (en) * 2011-01-28 2014-06-03 Aptina Imaging Corporation Imagers with depth sensing capabilities
US9620558B2 (en) * 2012-10-19 2017-04-11 Nikon Corporation Solid-state image sensor
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314062A (ja) * 2001-04-18 2002-10-25 Canon Inc 固体撮像装置および撮像システム
JP2007127746A (ja) * 2005-11-02 2007-05-24 Nikon Corp 焦点検出用信号の生成機能を有する固体撮像装置
JP2007317951A (ja) 2006-05-26 2007-12-06 Nikon Corp 光検出素子および撮像装置
JP2008193527A (ja) 2007-02-06 2008-08-21 Nikon Corp 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP2008270298A (ja) * 2007-04-16 2008-11-06 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2011221253A (ja) * 2010-04-08 2011-11-04 Sony Corp 撮像装置、固体撮像素子、撮像方法およびプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2911203A4

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016006052A1 (ja) * 2014-07-09 2016-01-14 ルネサスエレクトロニクス株式会社 半導体装置
CN106537897A (zh) * 2014-07-09 2017-03-22 瑞萨电子株式会社 半导体器件
JPWO2016006052A1 (ja) * 2014-07-09 2017-04-27 ルネサスエレクトロニクス株式会社 半導体装置
US10199422B2 (en) 2014-07-09 2019-02-05 Renesas Electronics Corporation Semiconductor device
TWI655757B (zh) * 2014-07-09 2019-04-01 日商瑞薩電子股份有限公司 Semiconductor device
CN106537897B (zh) * 2014-07-09 2020-01-24 瑞萨电子株式会社 半导体器件
CN111193888A (zh) * 2014-07-09 2020-05-22 瑞萨电子株式会社 半导体器件
CN111193888B (zh) * 2014-07-09 2021-11-30 瑞萨电子株式会社 半导体器件
JP2016195186A (ja) * 2015-03-31 2016-11-17 キヤノン株式会社 固体撮像装置
CN107615488A (zh) * 2015-06-09 2018-01-19 索尼半导体解决方案公司 摄像元件、驱动方法和电子设备
JP2017195330A (ja) * 2016-04-22 2017-10-26 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法
JP7005125B2 (ja) 2016-04-22 2022-01-21 キヤノン株式会社 撮像素子、撮像システム、および撮像素子の製造方法

Also Published As

Publication number Publication date
US10580810B2 (en) 2020-03-03
IN2015DN04192A (ja) 2015-10-16
JP2017135422A (ja) 2017-08-03
CN104871315A (zh) 2015-08-26
US9620558B2 (en) 2017-04-11
JPWO2014061820A1 (ja) 2016-09-05
KR20150070376A (ko) 2015-06-24
US20170179175A1 (en) 2017-06-22
CN108551559B (zh) 2021-06-22
CN108551558B (zh) 2021-03-09
US10038020B2 (en) 2018-07-31
EP2911203A4 (en) 2016-09-14
KR102125673B1 (ko) 2020-06-23
CN108551558A (zh) 2018-09-18
EP2911203A1 (en) 2015-08-26
JP6135677B2 (ja) 2017-05-31
JP6421836B2 (ja) 2018-11-14
CN108551559A (zh) 2018-09-18
US20160111469A1 (en) 2016-04-21
EP2911203B1 (en) 2020-07-08
JP2018207121A (ja) 2018-12-27
CN104871315B (zh) 2018-07-13
JP7012619B2 (ja) 2022-01-28
US20180308885A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP6421836B2 (ja) 撮像素子
US20240006427A1 (en) Imaging device and imaging system
US11343451B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP6071315B2 (ja) 固体撮像装置および撮像装置
JP4054839B1 (ja) 光電変換装置およびそれを用いた撮像システム
JP4341664B2 (ja) 固体撮像装置および撮像装置
KR20140119684A (ko) 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
JP2009038263A (ja) 固体撮像素子および電子情報機器
JP4851164B2 (ja) 増幅型固体撮像装置
JP2006059995A (ja) 増幅型固体撮像装置
WO2023197333A1 (zh) 固体拍摄装置以及摄像头设备
JP2010130233A (ja) 固体撮像装置、及び電子機器
JP2008211006A (ja) 固体撮像装置及びその製造方法
JP2009054852A (ja) 固体撮像素子および撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13846627

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014542210

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157013034

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2013846627

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14436133

Country of ref document: US