TWI655757B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI655757B
TWI655757B TW104113381A TW104113381A TWI655757B TW I655757 B TWI655757 B TW I655757B TW 104113381 A TW104113381 A TW 104113381A TW 104113381 A TW104113381 A TW 104113381A TW I655757 B TWI655757 B TW I655757B
Authority
TW
Taiwan
Prior art keywords
transistor
semiconductor device
pixel
area
reset
Prior art date
Application number
TW104113381A
Other languages
English (en)
Other versions
TW201613081A (en
Inventor
荒木康弘
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55063727&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI655757(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201613081A publication Critical patent/TW201613081A/zh
Application granted granted Critical
Publication of TWI655757B publication Critical patent/TWI655757B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

在活性領域內具有2個的光電變換元件之半導體裝置中，以縮短連接光電變換元件與第1電晶體的配線的長度，縮小配線電容的值為目的。在半導體基板(SUB)中行列狀地排列複數的畫素領域，複數的畫素領域是分別具備：活性領域(AR)、2個的光電變換元件(PD)、2個的漂移電容領域(FD)、及第1電晶體(AMI)。在複數的畫素領域分別含有2個轉送電晶體(TX)，該轉送電晶體(TX)是各具有2個的光電變換元件(PD)及2個的漂移電容領域(FD)。第1電晶體(AMI)是在畫素領域內，有關2個的漂移電容領域(FD)之中一方的漂移電容領域(FD)與另一方的漂移電容領域(FD)的排列的方向，配置在一方的漂移電容領域(FD)與另一方的漂移電容領域(FD)之間。

Description

半導體裝置
本發明是有關半導體裝置，特別是有關具備畫素領域的半導體裝置，該畫素領域是在單一的活性領域內具有2個的光電變換元件。
在以往具有固體攝像元件的半導體裝置中，例如日本特開2013-157883號公報(專利文獻1)所示般，具有在單一的畫素領域內配置單一的光電變換元件之構成。如專利文獻1所示般，在該固體攝像元件中，往光電變換元件的光射入領域之中大概一半的領域是藉由金屬等的遮光膜所遮光。藉由一半的領域被遮光，可在使用者以單眼所能看到的範圍內進行焦距的調節等。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2013-157883號公報
由於專利文獻1的固體攝像元件是藉由遮光 膜來遮住一部分的入射光，因此有可一時處理的訊號的量少的問題。於是，近年來有在單一的畫素領域內配置2個的光電變換元件之固體攝像元件被開發。若利用此光電變換元件，則可一時處理的訊號的量會形成專利文獻1的固體攝像元件的約2倍，因此可藉由1個的畫素領域來以更高速進行焦距的調節等。
可是在此可高速動作的固體攝像元件中，通 常在單一的畫素領域內接受分別從2個的光電變換元件輸出的電氣訊號之其他的電晶體會被配置於離開光電變換元件的領域。因此，會有連接該光電變換元件與該其他的電晶體的配線的長度不當變長的情況。若如此配線變長，則會發生該配線所造成配線電容的值變大的問題，本案發明的發明者著眼於此。
其他的課題及新穎的特徵是可由本說明書的 記述及附圖明確得知。
一實施形態的半導體裝置是在半導體基板中行列狀地排列複數的畫素領域之半導體裝置。複數的畫素領域是分別具備：活性領域、2個的光電變換元件、2個的漂移電容領域、及第1電晶體。2個的光電變換元件是在活性領域內彼此取間隔而配置。2個的漂移電容領域是 可與前述2個的光電變換元件的每個一起構成用以轉送藉由光電變換所取得的電子之轉送電晶體，將從光電變換元件輸出的電氣訊號取出儲存。第1電晶體是接受從轉送電晶體輸出的電氣訊號。在複數的畫素領域分別含有2個轉送電晶體，該轉送電晶體是各具有2個的光電變換元件及2個的漂移電容領域。第1電晶體是在畫素領域內，有關2個的漂移電容領域之中一方的漂移電容領域與另一方的漂移電容領域的排列的方向，配置在一方的漂移電容領域與另一方的漂移電容領域之間。
若根據一實施形態，則縮短連接光電變換元件與第1電晶體的配線的長度，縮小配線電容的值。
Aa‧‧‧放大活性領域
Ag‧‧‧放大閘極電極
AMI‧‧‧放大電晶體
AR‧‧‧活性領域
CT‧‧‧觸點
DLR‧‧‧切割線領域
FD‧‧‧浮動擴散領域
FLT‧‧‧彩色濾波器
GI‧‧‧閘極絕緣膜
II1、II2、II3、II4‧‧‧層間絕緣膜
IMC‧‧‧晶片領域
LNS‧‧‧透鏡
M1、M2、M3‧‧‧配線
NR‧‧‧n型領域
PD‧‧‧發光二極體
Ra‧‧‧重置活性領域
Rg‧‧‧重置閘極電極
RST‧‧‧重置電晶體
Sa‧‧‧選擇活性領域
SCW‧‧‧半導體晶圓
SEL‧‧‧選擇電晶體
Sg‧‧‧選擇閘極電極
SPR‧‧‧表面p型領域
SPT‧‧‧元件分離膜
SUB‧‧‧半導體基板
Tg‧‧‧轉送閘極電極
TX‧‧‧轉送電晶體
圖1是一實施形態的半導體裝置，顯示晶圓的狀態的概略平面圖。
圖2是以圖1的點線所包圍的領域II的概略圖。
圖3是表示實施形態1的半導體裝置的畫素部的構成的第1例的概略平面圖。
圖4是以圖3的點線所包圍的領域IV的概略擴大平面圖。
圖5是表示實施形態1的半導體裝置的畫素部的構成 的第2例的概略平面圖。
圖6是以圖5的點線所包圍的領域VI的概略擴大平面圖。
圖7是表示實施形態1的畫素部的構成的電路圖。
圖8是沿著圖4的VIIIA-VIIIA線的部分的概略剖面圖(A)、及沿著圖4的VIIIB-VIIIB線的部分的概略剖面圖(B)。
圖9(A)、(B)是表示實施形態1的半導體裝置的製造方法的第1工程的概略剖面圖。
圖10(A)、(B)是表示實施形態1的半導體裝置的製造方法的第2工程的概略剖面圖。
圖11(A)、(B)是表示實施形態1的半導體裝置的製造方法的第3工程的概略剖面圖。
圖12(A)、(B)是表示實施形態1的半導體裝置的製造方法的第4工程的概略剖面圖。
圖13(A)、(B)是表示實施形態1的半導體裝置的製造方法的第5工程的概略剖面圖。
圖14(A)、(B)是表示實施形態1的半導體裝置的製造方法的第6工程的概略剖面圖。
圖15是表示比較例的畫素部的構成的概略擴大平面圖。
圖16是表示實施形態2的半導體裝置的畫素部的構成的第1例的概略平面圖。
圖17是以圖16的點線所包圍的領域XVII的概略擴 大平面圖。
圖18是表示實施形態2的半導體裝置的畫素部的構成的第2例的概略平面圖。
圖19是以圖18的點線所包圍的領域XIX的概略擴大平面圖。
圖20是沿著圖17的XX-XX線的部分的概略剖面圖。
圖21是表示實施形態3的半導體裝置的畫素部的構成的第1例的概略平面圖。
圖22是以圖21的點線所包圍的領域XXII的概略擴大平面圖。
圖23是表示實施形態3的半導體裝置的畫素部的構成的第2例的概略平面圖。
圖24是以圖23的點線所包圍的領域XXIV的概略擴大平面圖。
圖25是表示實施形態3的畫素部的構成的電路圖。
圖26是沿著圖22的XXVI-XXVI線的部分的概略剖面圖。
圖27是表示實施形態4的半導體裝置的畫素部的構成的第1例的概略平面圖。
圖28是以圖27的點線所包圍的領域XXVIII的概略擴大平面圖。
圖29是表示實施形態4的半導體裝置的畫素部的構成的第2例的概略平面圖。
圖30是以圖29的點線所包圍的領域XXX的概略擴大平面圖。
圖31是沿著圖28的XXXI-XXXI線的部分的概略剖面圖。
圖32是表示實施形態5的畫素部的構成的概略擴大平面圖。
以下，根據圖說明有關一實施形態。
(實施形態1)
首先，利用圖1~圖2來說明有關一實施形態的半導體裝置的半導體基板的主表面的各元件形成領域的配置。
參照圖1，半導體裝置是形成在以半導體基板SUB為基礎的半導體晶圓SCW。在半導體晶圓SCW中形成有複數的CMOS感測器用的晶片領域IMC。複數的晶片領域IMC是分別具有矩形的平面形狀，配置成行列狀。並且，在複數的晶片領域IMC之間形成有切割線領域DLR。
參照圖2，各晶片領域IMC是具有畫素部及周邊電路部。畫素部是形成於晶片領域IMC的中央部，周邊電路部是形成於包圍畫素部的周圍的領域。
參照圖3及圖4，在本實施形態的第1例中，圖2的畫素部是主要具有發光二極體PD、轉送電晶體 TX、放大電晶體AMI、重置電晶體RST、及選擇電晶體SEL，藉由該等所構成的畫素領域配置成複數行列狀。亦即，在圖3中以點線所區劃的矩形狀(或正方形狀)的領域是相當於畫素領域。
另外，在圖3中配置成重置電晶體RST的一 部分等會重疊於以點線所區劃的各畫素領域的境界部上，但此為一例，各畫素領域的境界部是例如亦可在其內部的畫素領域內設成所有的電晶體不會有露出的情形配置。
在構成各畫素領域的基礎之半導體基板SUB 是形成有例如平面視具有矩形狀的活性領域AR。在此所謂畫素領域是定義成意味藉由單一的活性領域AR及形成於其內部的發光二極體PD、以及與該發光二極體PD連接的上述轉送電晶體TX、放大電晶體AMI、重置電晶體RST等所形成的構成單位者。如上述般在畫素部是行列狀地配置有複數個此畫素領域。
活性領域AR是例如形成為在半導體基板 SUB內注入導電性雜質的領域。在活性領域AR內是例如有關圖3的左右方向彼此取間隔配置有複數例如2個的發光二極體PD。在此，發光二極體PD是藉由受光而可利用光電變換來產生電荷的光電變換元件，如後述般具有p型的雜質領域與n型的雜質領域被pn接合於半導體基板SUB內的構成。另外，亦可在活性領域AR內配置有3個以上的發光二極體PD。
在各畫素領域內是分別與2個的發光二極體 PD取一間隔來形成例如與活性領域AR同樣作為注入導電性雜質的領域之浮動擴散領域FD。浮動擴散領域FD是可將從發光二極體PD輸出的電氣訊號(可藉由發光二極體PD的光電變換取得的電荷的訊號)取出儲存的漂移電容領域，為了能夠儲存分別來自2個的發光二極體PD的電氣訊號，而在各畫素領域內配置有2個的浮動擴散領域FD。
在平面視發光二極體PD與浮動擴散領域FD 之間是配置有轉送閘極電極Tg，藉由發光二極體PD、浮動擴散領域FD及轉送閘極電極Tg來構成轉送電晶體TX。轉送閘極電極Tg是配置(2個)在各畫素領域內的2個的發光二極體PD與2個的浮動擴散領域FD之間。因此，在各畫素領域內是分別藉由2個的發光二極體PD、2個的浮動擴散領域FD及2個的轉送閘極電極Tg來配置2個的轉送電晶體TX。
在圖3及圖4中，發光二極體PD及浮動擴散 領域FD是具有延伸於圖的上下方向的平面形狀，發光二極體PD及浮動擴散領域FD是有關圖的上下方向(介入轉送閘極電極Tg)配置成大致排列於一直線上。並且，轉送閘極電極Tg是具有以能夠交叉於該等的方式延伸於圖的左右方向的平面形狀。但上述的平面形狀為一例，並不限於此。
藉由該等的發光二極體PD、浮動擴散領域 FD及轉送閘極電極Tg來構成轉送電晶體TX。在轉送電 晶體TX內，發光二極體PD是作為供給電荷的場效電晶體的源極領域，浮動擴散領域FD是接受電荷儲存，更作為供給該電荷至其他的電晶體等的汲極領域，轉送閘極電極Tg是作為閘極電極的機能。因此，轉送閘極電極Tg是部分地與鄰接的發光二極體PD及浮動擴散領域FD重疊為理想。
在畫素領域內，上述的轉送電晶體TX是例如 經由圖中的配線M1等，將來自發光二極體PD的電荷轉送至畫素領域內之轉送電晶體TX的外側所配置的其他的電晶體之放大電晶體AMI、重置電晶體RST及選擇電晶體SEL。
放大電晶體AMI是具有作為源極/汲極領域的 放大活性領域Aa及作為閘極電極的放大閘極電極Ag之場效電晶體的一種。同樣，重置電晶體RST是具有作為源極/汲極領域的重置活性領域Ra及作為閘極電極的重置閘極電極Rg，選擇電晶體是具有作為源極/汲極領域的選擇活性領域Sa及作為閘極電極的選擇閘極電極Sg之場效電晶體的一種。
放大電晶體AMI是用以將發光二極體PD的 光電變換之訊號電荷放大的場效電晶體。重置電晶體RST是對行重置線施加電壓而設為ON狀態，藉此用以週期性地重置被儲存於被連接至轉送電晶體TX的浮動擴散領域的節點的電荷之場效電晶體。並且，選擇電晶體SEL是在連接被配置成行列狀的畫素的行選擇線之中選擇任意的 1行，用以選擇被連接至該1行的行選擇線的畫素之場效電晶體。
在圖3及圖4中，2個的轉送電晶體TX分別 配置於同方向(2個的轉送電晶體TX皆是發光二極體PD會排列於圖的上側，浮動擴散領域FD會排列於下側)。 因此，2個的轉送電晶體TX之中一方的轉送電晶體TX的浮動擴散領域FD與另一方的轉送電晶體TX的浮動擴散領域FD是配置成排列於圖3等的左右方向。藉此，在圖3及圖4中，作為第1電晶體的放大電晶體AMI是平面視排列於左右方向，配置於畫素領域內的2個轉送電晶體TX之中一方的浮動擴散領域FD與另一方的浮動擴散領域FD之間。
在圖3及圖4中，特別是2個浮動擴散領域 FD的每個與該等之間作為第1電晶體的放大電晶體AMI會平面視配置成一直線排列於圖的左右方向。
作為第1電晶體的放大電晶體AMI是每單一 的畫素領域配置1個，這會藉由配置於該圖的左側及右側的雙方之2個的轉送電晶體TX而被共用。在此，所謂共用是意味來自單一的畫素領域內的2個的轉送電晶體TX的雙方之電氣訊號會被傳送至配置於該等之間的上述單一的放大電晶體AMI，單一的放大電晶體AMI會接受該電氣訊號而進行放大的處理。換言之，單一的畫素領域內的2個的轉送電晶體TX的雙方共有該單一的放大電晶體AMI。
在本實施形態中，重置電晶體RST及選擇電 晶體SEL皆(與放大電晶體AMI同樣)每單一的畫素領域配置1個。圖3及圖4配置有選擇電晶體SEL的位置只是一例，並非限於此。
重置電晶體RST是平面視配置在連結2個的 浮動擴散領域FD與該等之間的放大電晶體AMI的一直線的(圖3及圖4的右側的)延長線上。換言之，重置電晶體RST是與2個浮動擴散領域FD的每個平面視排列於一直線上。而且，上述2個浮動擴散領域FD的每個、及該等之間的放大電晶體AMI之例如放大閘極電極Ag、以及重置電晶體RST的重置活性領域Ra是例如介入觸點CT來電性連接至一直線狀延伸於圖的左右方向的配線M1。 藉此，作為第2電晶體的重置電晶體RST是可接受從作為第1電晶體的放大電晶體AMI輸出的電氣訊號。
另外，在圖4中基於說明的方便起見，僅連 結2個的浮動擴散領域FD的領域顯示有配線M1，但實際其他的領域也繞有配線M1。
在圖3及圖4中，放大閘極電極Ag是具有 (與轉送閘極電極Tg同樣)延伸於圖的左右方向的平面形狀，重置電晶體RST及選擇電晶體SEL的各閘極電極是具有延伸於圖的上下方向的平面形狀。但此配置為一例，並非限於此。例如轉送閘極電極Tg及重置閘極電極Rg是亦可彼此配置成幾乎平行延伸。
而且，本實施形態的各畫素領域之作為第1 電晶體的放大電晶體AMI是在該畫素領域內，有關2個的轉送閘極電極Tg之中一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg的排列之圖的左右方向，配置在一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg之間。在此所謂一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg之間是不限於嚴密地例如在一直線上的2個閘極電極Tg所夾的領域，還包含有關圖的左右方向的座標為一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg之間，離開嚴密地連結1對的閘極電極Tg而成的一直線上的領域。實際上在此是該畫素領域內的放大電晶體AMI被配置於比2個的轉送閘極電極Tg更稍微下方。
但，在此可思考例如排列於圖4的上下方向 的2個的畫素領域般(特別是有關連結某轉送電晶體TX的發光二極體PD與浮動擴散領域FD的圖的上下方向)彼此相鄰的2個畫素領域。此時(有關圖的上下方向)在該2個的畫素領域之中一方的第1畫素領域(形成有發光二極體PD)的活性領域AR與該2個的畫素領域之中另一方的第2畫素領域(形成有發光二極體PD)的活性領域AR之間配置有作為上述第1電晶體的放大電晶體AMI為理想。
而且，本實施形態的各畫素領域之作為第1 電晶體的放大電晶體AMI是在該畫素領域內，有關2個的發光二極體PD之中一方的發光二極體PD與另一方的發光二極體PD的排列之圖的左右方向，配置在一方的發 光二極體PD與另一方的發光二極體PD之間。在此所謂一方的發光二極體PD與另一方的發光二極體PD之間是不限於嚴密地例如在一直線上的2個發光二極體PD所夾的領域，還包含有關圖的左右方向的座標為一方的發光二極體PD與另一方的發光二極體PD之間，離開嚴密地連結1對的發光二極體PD而成的一直線上的領域。實際上在此是該畫素領域內的放大電晶體AMI被配置於比2個的發光二極體PD更稍微下方。
但有關發光二極體PD也是與轉送閘極電極 Tg的情況同樣(有關圖的上下方向)在2個的畫素領域之中一方的第1畫素領域(形成有發光二極體PD)的活性領域AR與該2個的畫素領域之中另一方的第2畫素領域(形成有發光二極體PD)的活性領域AR之間配置有上述的放大電晶體AMI為理想。
參照圖5及圖6，在本實施形態的第2例中， 發光二極體PD等的各個構成要素基本上形成具有與圖3及圖4的本實施形態的第1例同樣的材質及形狀等。但在圖5及圖6中，浮動擴散領域FD會藉由圖5及圖6的上側的(第1)畫素領域內的發光二極體PD、轉送閘極電極Tg及其下側的(第2)畫素領域內的發光二極體PD、轉送閘極電極Tg而被共用(共有)。
亦即，在該第2例中，以能夠跨越有關圖的 上下方向相鄰的第1及第2畫素領域的方式配置有單一的浮動擴散領域FD，藉由第1及第2畫素領域的各個的發 光二極體PD及轉送閘極電極Tg和該浮動擴散領域FD，具有配置2個的轉送電晶體TX之構成。
但，放大電晶體AMI被夾於圖的左右方向所 排列的1對的浮動擴散領域FD之間的構成，及在2個的浮動擴散領域FD的外側配置有重置電晶體RST的情形，以及構成要素FD，AMI，RST配列成一直線的情形等是與圖3及圖4的第1例同樣。因此，有關同一要素是附上同一符號，其說明不重複。
參照圖7，與圖3及圖4的第1例、圖5及圖 6的第2例皆是若以電路圖來表示，則大概成為同樣的構成。亦即，例如圖5及圖6各所示的上側的畫素領域內的2個發光二極體PD之中含一方(PD1)的轉送電晶體TX(TX1)及含另一方(PD2)的轉送電晶體TX(TX2)會被連接至2個的浮動擴散領域FD之間的放大電晶體AMI(放大閘極電極Ag)。該放大閘極電極Ag是被連接至重置電晶體RST的重置活性領域Ra。並且，放大電晶體AMI與選擇電晶體SEL的活性領域彼此間會被連接。在重置電晶體RST與放大電晶體AMI的活性領域的一部分(源極/汲極領域的任一個)施加電壓Vdd。
其次，參照圖8的概略剖面圖來說明有關發 光二極體PD及轉送電晶體TX等的平面構造的上方的層疊構造。
參照圖8(A)、(B)，在此，半導體基板 SUB是例如設為由含p型雜質的矽所構成者。發光二極體 PD是具有表面p型領域SPR、及n型領域NR。表面p型領域SPR是被形成於半導體基板SUB的主表面之p型的雜質領域，以能夠沿著半導體基板SUB的主表面之方式擴展。另一方面，n型領域NR是被形成於半導體基板SUB的主表面之n型的雜質領域，以能夠在與表面p型領域SPR之間構成pn接合之方式，例如配置成接觸於表面p型領域SPR的下側。
含發光二極體PD的轉送電晶體TX是如上述 般具有發光二極體PD作為源極領域，且具有例如由n型的雜質領域所構成的浮動擴散領域FD作為汲極領域。並且，放大電晶體AMI是(雖未被顯示於圖8但實際)具有例如由n型的雜質領域所構成的放大活性領域作為源極/汲極領域，重置電晶體RST是具有例如由n型的雜質領域所構成的重置活性領域Ra作為源極/汲極領域。
轉送電晶體TX是主要具有：例如由矽氧化膜 所構成的閘極絕緣膜GI、及在閘極絕緣膜GI的一方的主表面上(以能夠接觸於一方的主表面之方式)配置的轉送閘極電極Tg、及覆蓋轉送閘極電極Tg的側壁的至少一部分之例如由矽氧化膜所構成的側壁絕緣膜SW。
同樣，放大電晶體AMI是主要具有：例如由 矽氧化膜所構成的閘極絕緣膜GI、及在閘極絕緣膜GI的一方的主表面上(以能夠接觸於一方的主表面之方式)配置的放大閘極電極Ag、及覆蓋放大閘極電極Ag的側壁的至少一部分之例如由矽氧化膜所構成的側壁絕緣膜SW。 重置電晶體RST是主要具有：例如由矽氧化膜所構成的閘極絕緣膜GI、及在閘極絕緣膜GI的一方的主表面上(以能夠接觸於一方的主表面之方式)配置的重置閘極電極Rg、及覆蓋重置閘極電極Rg的側壁的至少一部分之例如由矽氧化膜所構成的側壁絕緣膜SW。並且，在圖8的剖面圖中雖未出現，但實際選擇電晶體SEL也基本上具有與重置電晶體RST同樣的構成。
在半導體基板SUB的主表面中，轉送電晶體 TX、放大電晶體AMI、重置電晶體RST(及未被圖示的選擇電晶體SEL)是分別藉由元件分離膜SPT來彼此電性分離。
以能夠覆蓋上述各種電晶體的方式形成層間 絕緣膜II1，且以能夠覆蓋層間絕緣膜II1的方式形成層間絕緣膜II2，以能夠覆蓋層間絕緣膜II2的方式形成層間絕緣膜II3，以能夠覆蓋層間絕緣膜II3的方式形成層間絕緣膜II4。在圖8中是如上述般層間絕緣膜會被層疊4層，但層間絕緣膜的層疊數為任意。
以能夠接觸於層間絕緣膜II1的上面的一部分 之方式形成有配線M1，同樣以能夠接觸於層間絕緣膜II2的上面的一部分之方式形成有配線M2，以能夠接觸於層間絕緣膜II3的上面的一部分之方式形成有配線M3。該等的配線是例如藉由鋁的薄膜所形成，但並非限於此。並且在此基於方便起見，配線M1是被分類成：被連接至放大閘極電極Ag的配線M1a、及被連接至重置閘極電極Rg 且被連接至配線M2的配線M1b、及從重置活性領域Ra通到配線M2，M3的配線M1c。相異的層間的配線的電性連接是藉由在各層間絕緣膜延伸於厚度方向的觸點CT來進行。
配線M3是特別在轉送電晶體TX的正上方， 作為抑制光往發光二極體PD射入的遮光膜形成。而且，在配線M3的開口部(發光二極體PD的正上方)之層間絕緣膜II4的上面形成有彩色濾波器FLT及透鏡LNS。
透鏡LNS是具有將射入至發光二極體PD的 光取入的機能。彩色濾波器FLT是用以將射入至發光二極體PD的光變換成紅、綠或藍的任一波長的光之濾波器。亦即，在被配列於畫素部的複數的固體攝像元件之間，紅、綠或藍的各彩色濾波器FLT會以一定的個數比例配列。並且，作為遮光膜的配線M3為了抑制光從透鏡LNS以外的領域往發光二極體PD射入，而形成於透鏡LNS的正下方(發光二極體PD的正上方)以外的領域。
其次，一邊參照圖9~圖14及圖8，一邊說明 上述本實施形態的半導體裝置的製造方法，特別是將重點放在圖8(A)、(B)的剖面圖所示的領域。
參照圖9(A)、(B)，首先準備半導體基 板SUB，其係例如由矽所構成，含n型或p型的導電性雜質。其次藉由一般周知的方法，在半導體基板SUB的主表面S1的一部分形成元件分離膜SPT，其係用以各分成：形成轉送電晶體的領域(包含形成發光二極體的領 域)、形成放大電晶體的領域、及形成重置電晶體的領域。
然後，特別是參照圖9(A)，在形成轉送電 晶體的領域中，以能夠包含形成發光二極體的領域之方式，形成發光二極體的領域(活性領域AR)會例如藉由通常的照相製版技術及離子注入技術來形成於半導體基板SUB內。又，雖未被圖示，但實際亦可因應所需在半導體基板SUB內形成阱領域。
而且，藉由通常的照相製版技術及離子注入 技術，因應所需，在半導體基板SUB內的主表面S1的附近形成有未被顯示於圖9的通道領域。此通道領域是被形成於例如形成有轉送電晶體的閘極電極等的領域的正下方的領域之被注入微量的雜質之領域。
參照圖10(A)、(B)，其次，例如藉由通 常的熱氧化法，在半導體基板SUB的主表面(除元件分離膜SPT的上面外)形成有由矽氧化膜所構成的絕緣膜。 其次，例如藉由通常的CVD(Chemical Vapor Deposition)法，以能夠覆蓋絕緣膜及元件分離膜SPT的方式，形成含導電性雜質的多結晶矽的薄膜。藉由通常的照相製版技術及蝕刻技術，形成使用周知的感光劑之光阻劑的圖案。利用此光阻劑的遮罩來蝕刻多結晶矽的薄膜，形成轉送閘極電極Tg、放大閘極電極Ag及重置閘極電極Rg。此多結晶矽的薄膜的蝕刻是例如藉由通常的RIE(Reactive Ion Etching)法來進行。然後，上述的光阻劑 被除去的結果，轉送閘極電極Tg等的正下方以外的絕緣膜會被除去，留在轉送閘極電極Tg等的正下方的絕緣膜是成為閘極絕緣膜GI。
參照圖11，藉由通常的照相製版技術及離子 注入技術，在發光二極體所被形成的領域(活性領域AR)的半導體基板SUB內依序形成n型領域NR及表面p型領域SPR，藉由該等來形成發光二極體PD。
參照圖12，藉由通常的照相製版技術及離子 注入技術，形成作為例如含n型的導電性雜質的離子注入領域之浮動擴散領域FD、重置活性領域Ra、及未被圖示的放大活性領域、選擇活性領域。其次，例如藉由通常的CVD法及回蝕(Etch Back)，形成具有例如依序層疊矽氧化膜及矽窒化膜的構成之側壁絕緣膜SW。
參照圖13，例如藉由CVD法，形成由矽氧化 膜所構成的層間絕緣膜II1。然後，該層間絕緣膜II1會藉由被稱為CMP(Chemical Mechanical Polishing)的化學機械性研磨法來研磨成上面會成為平坦。而且，藉由通常的照相製版技術及蝕刻技術，以能夠到達轉送閘極電極Tg、放大閘極電極Ag、重置閘極電極Rg、浮動擴散領域FD、重置活性領域Ra等的方式，在層間絕緣膜II1中形成通孔。利用層間絕緣膜II1(矽氧化膜)與閘極電極Tg，Ag，Rg(多結晶矽)之蝕刻選擇比的差，在到達閘極電極Tg，Ag，Rg的上面之處終了蝕刻，藉此形成通孔。
其次，在通孔的內部充填有例如由鎢所構成 的導電膜，藉此在通孔的內部形成觸點CT。在此處理中是例如使用CVD法，在層間絕緣膜II1上也形成有鎢的薄膜。層間絕緣膜II1上的鎢的薄膜是藉由CMP來除去。
參照圖14，在層間絕緣膜II1上，例如由鋁 所構成的薄膜是例如藉由濺射所形成。而且，藉由通常的照相製版技術及蝕刻技術，在觸點CT的正上方形成有例如由鋁所構成的配線M1。
參照圖8，其次，以能夠覆蓋層間絕緣膜II1 及配線M1的方式形成由矽氧化膜所構成的層間絕緣膜II2，在所望的領域(配線M1特別是配線M1b，M1c上)以能夠到達配線M1上的方式形成與上述的通孔同樣的通孔。其次，與圖12的工程同樣，在其通孔的內部充填例如由鎢所構成的導電膜，藉此形成觸點CT。
而且，藉由與上述同樣的工程，在層間絕緣 膜II2的觸點CT的正上方形成有例如由鋁所構成的配線M2，且以能夠覆蓋層間絕緣膜II2及配線M2的方式形成由矽氧化膜所構成的層間絕緣膜II3。
在層間絕緣膜II3上，例如鋁或鎢等對於光的 透過性低的金屬材料的薄膜會例如藉由濺射來形成。而且，藉由通常的照相製版技術及蝕刻技術，以能夠殘存於發光二極體PD的正上方以外的領域之方式，使該金屬材料的薄膜圖案化，形成兼具作為遮光膜的機能之配線 M3。
然後，形成由矽氧化膜所構成的層間絕緣膜II4，且在層間絕緣膜II4上的發光二極體PD的正上方是形成有彩色濾波器FLT及透鏡LNS。藉由以上的各工程來形成具有一實施形態的固體攝像元件之半導體裝置。
其次，一邊參照作為比較例的圖15，一邊說明本實施形態的作用效果。
參照圖15，在該比較例的半導體裝置中也與本實施形態同樣，分別在排列成行列狀的複數的畫素領域中形成活性領域AR，在該活性領域AR內彼此取間隔配置2個的發光二極體PD。並且，為了能夠儲存分別來自2個的發光二極體PD的電氣訊號，而在各畫素領域內配置有2個的浮動擴散領域FD。此點，圖15是與圖4所示的本實施形態的第1例的構成同樣。
但，在比較例中，一畫素領域內的重置電晶體RST、放大電晶體AMI皆配置於離開畫素領域內的2個轉送電晶體TX(特別是2個浮動擴散領域FD)的位置，至少有關圖的左右方向，未被配置於一方及另一方的浮動擴散領域FD(或轉送閘極電極Tg，發光二極體PD)之間。此情況，如圖中所示般，為了電性連接從浮動擴散領域FD到重置活性領域Ra而被繞拉的配線M1，M2的長度非常長。因此，藉由該配線M1，M2及鄰接的層間絕緣膜所形成的配線電容會變大。此配線電容是例如作為寄生電容，有可能非意圖影響半導體裝置的動作。
另外，在圖15的比較例中，選擇電晶體 SEL、放大電晶體AMI及重置電晶體RST是平面視在圖的上下方向排列成一直線狀，在該一直線的延長上配置有接地焊墊GND。並且，在圖15中，選擇電晶體SEL與放大電晶體AMI是共有活性領域SAa，放大電晶體AMI與重置電晶體RST是共有活性領域ARa。但，圖15的比較例之各構成要素的配置並非限於如此的形態。
於是，在本實施形態中，如圖3~圖6所示 般，在有關單一的畫素領域內的2個轉送電晶體TX的各浮動擴散領域FD的排列的左右方向之一方與另一方之間配置有放大電晶體AMI。第1畫素領域的放大電晶體AMI亦可不一定配置成與2個的浮動擴散領域FD排列於一直線，但至少比有關圖的上下方向(例如在下側)相鄰的第2畫素領域內的活性領域更配置於第1畫素領域側(例如上側)。
如圖4、圖6般，在相當於從轉送電晶體TX 輸出電氣訊號的汲極領域之1對的浮動擴散領域FD之間配置有第1電晶體(放大電晶體AMI)，藉此可使利用在汲極領域與放大電晶體AMI(之例如放大閘極電極Ag)的電性連接之配線M1的長度比圖15的比較例更大幅度縮短。因此，可縮小配線電容。
並且，在本實施形態中，上述放大電晶體 AMI是被配置在有關單一的畫素領域內的1對轉送電晶體TX的2個轉送閘極電極Tg的排列的方向的兩者之間，且 被配置在單一的畫素領域內的1對轉送電晶體TX的2個發光二極體PD的排列的方向的兩者之間。藉此，與上述同樣，可比圖15的比較例更大幅度縮短配線M1的長度。因此，可縮小配線電容。
尤其像本實施形態那樣，若1對浮動擴散領 域FD的每個與第1電晶體(放大電晶體AMI)平面視配置成排列於一直線上，則可更縮短上述配線。並且，可提高晶片領域IMC內的各構成要素的佈局效率，可使半導體裝置更高集成化。
在本實施形態中，上述的放大電晶體AMI會 藉由予以夾著的1對的轉送電晶體TX而被共用。亦即在單一的畫素領域內配置有2個轉送電晶體TX，相對的，放大電晶體AMI是僅配置1個。因此，相較於例如在每1個的轉送電晶體TX配置1個(亦即在畫素領域內配置2個)的放大電晶體AMI的情況，可使配置於晶片領域IMC內的構成要素的數量減少。藉此，可縮小晶片領域IMC，使半導體裝置更高集成化。
並且，在本實施形態中，複數的畫素領域是 分別具備重置電晶體RST作為第2電晶體，此會分別與畫素領域內的1對的浮動擴散領域FD平面視排列於一直線上。藉此，可更縮短連接第2電晶體與第1電晶體的配線M1。並且，可提高晶片領域IMC內的各構成要素的佈局效率，可使半導體裝置更高集成化。
而且，可思考例如圖5及圖6的第2例般彼 此相鄰的第1及第2畫素領域的各個的轉送電晶體TX(發光二極體PD)共用浮動擴散領域FD的構成(所謂的對向型)。此情況，相較於像圖3及圖4的第1例那樣各個的轉送電晶體TX各保有1個的浮動擴散領域FD的構成(所謂的並列型)，可提高晶片領域IMC內的各構成要素的佈局效率，可使半導體裝置更高集成化。
(實施形態2)
參照圖16及圖17，本實施形態的第1例的半導體裝置基本上是與圖3及圖4的實施形態1的第1例同樣，具有所謂的並列型的構成。但，在本實施形態中，重置電晶體RST(第2電晶體)的重置活性領域Ra的一部分，亦即重置電晶體RST的源極/汲極領域的任一方的至少一部分會與配置有該重置電晶體RST的畫素領域內的2個浮動擴散領域FD的任一個平面視重疊。
參照圖18及圖19，本實施形態的第2例的半導體裝置基本上是與圖5及圖6的實施形態1的第2例同樣，具有所謂的對向型的構成。但，在本實施形態中，重置電晶體RST的重置活性領域Ra的一部分，亦即重置電晶體RST的源極/汲極領域的任一方的至少一部分會與配置有該重置電晶體RST的畫素領域內的2個的浮動擴散領域FD的任一個平面視重疊。
上述的第1例、第2例皆重疊的浮動擴散領域FD及重置活性領域Ra是介入觸點CT來與配線M1連 接。從該重疊的浮動擴散領域FD及重置活性領域Ra到相反側的浮動擴散領域FD，例如在一直線上延伸有配線M1。該相反側的浮動擴散領域FD是介入觸點CT來與配線M1連接。配線M1是與放大閘極電極Ag都介入觸點CT來連接。
參照圖20，此概略剖面圖的構成是除了重置 電晶體RST的源極/汲極領域Ra與浮動擴散領域FD會至少部分重疊的點以外，基本上具有與圖8(B)的實施形態1同樣的構成。因此，圖20的配線M1a是圖的左右方向的長度會比圖8(B)的配線M1a更短。另外，有關本實施形態之與圖8(A)的剖面圖同方向的剖面圖是與圖8(A)同樣，因此省略。並且，本實施形態的構成的電路圖是與圖7同樣，因此省略。
另外，除此以外的本實施形態的構成是與實 施形態1的構成大致相同，因此有關同一要素是附上同一符號，不重複其說明。
其次，說明有關本實施形態的作用效果。
像本實施形態那樣重置電晶體RST的源極/汲極領域Ra與浮動擴散領域FD會至少部分重疊，藉此可省略例如實施形態1(圖3~圖6)之連結重置電晶體RST的源極/汲極領域Ra與浮動擴散領域FD的配線M1。因此，本實施形態的配線M1是比實施形態1的配線M1更短，所以可使配線M1的配線電容更減低。
另外，在本實施形態中，放大電晶體AMI的 放大閘極電極Ag是例如延伸於圖16~圖19的左右方向，重置電晶體RST的重置閘極電極Rg是例如延伸於圖16~圖19的上下方向。亦即，在本實施形態中，放大電晶體AMI的放大閘極電極Ag(第1閘極電極)與重置電晶體RST的重置閘極電極Rg(第2閘極電極)是平面視延伸於彼此交叉(例如正交)的方向。並且，浮動擴散領域FD是例如延伸於圖16~圖19的上下方向，因此浮動擴散領域FD與重置閘極電極Rg是平面視延伸成彼此幾乎平行沿著(浮動擴散領域FD與放大閘極電極Ag是平面視延伸於彼此交叉的方向)。藉此，可容易設計重置活性領域Ra與浮動擴散領域FD重疊的佈局。
(實施形態3)
參照圖21及圖22，在本實施形態的第1例中，基本上是與圖3及圖4的實施形態1的第1例同樣，具有所謂的並列型的構成。但，在本實施形態中，作為第1電晶體的2個的重置電晶體RST是平面視排列於左右方向，配置在畫素領域內的2個的轉送電晶體TX之中一方的浮動擴散領域FD與另一方的浮動擴散領域FD之間。而且，該2個的重置電晶體RST是以能夠連接至畫素領域內的2個的轉送電晶體TX的各個(的浮動擴散領域FD)之方式配置。
畫素領域內的2個重置電晶體RST之中一方 的重置活性領域Ra與另一方的重置活性領域Ra是部分地 在領域RRa中重疊，兩者是配置成排列於一直線上。但，如此的配置為一例，即使不具有如此的構成也可以。
在以上的點中，本實施形態是與作為第1電晶體的單一放大電晶體AMI被配置於畫素領域內的2個轉送電晶體TX之中一方的浮動擴散領域FD與另一方的浮動擴散領域FD之間的實施形態1構成不同。
在圖21及圖22中，特別是2個浮動擴散領域FD的每個與該等之間作為第1電晶體的2個的重置電晶體RST會平面視配置成一直線排列於圖的左右方向。
放大電晶體AMI是平面視在連結2個浮動擴散領域FD與該等之間的2個重置電晶體RST的一直線的(圖21及圖22的左側及右側的)延長線上各配置1個(每單一的畫素領域2個)。換言之，2個的放大電晶體AMI會與2個浮動擴散領域FD的每個平面視排列於一直線上。而且，上述2個浮動擴散領域FD的每個與該等之間的2個重置電晶體RST之例如重置活性領域Ra會被連接成平面視重疊。並且，上述2個浮動擴散領域FD的每個與相鄰的放大電晶體AMI之例如放大閘極電極Ag會例如介入觸點CT來電性連接至一直線狀延伸於圖的左右方向的配線M1。
例如在圖22中配線M1是被分成2條來配置。但，亦可為圖21，22的左側的放大閘極電極Ag及2個的浮動擴散領域FD以及右側的放大閘極電極Ag是藉由單一的直線狀的配線M1來全部連接的形態。
亦即，在本實施形態中，分別對於單一的畫 素領域內的2個轉送電晶體TX各分配1個重置電晶體RST及放大電晶體AMI。並且，如圖21及圖22所示般，本實施形態是在單一的畫素領域內配置有2個的選擇電晶體SEL。在此是與圖3等同樣，選擇閘極電極Sg會被配置成延伸於圖的上下方向，但此配置為一例，並非限於此。
另外，在本實施形態中也與實施形態1同 樣，各畫素領域之作為第1電晶體的1對的重置電晶體RST是在該畫素領域內，有關2個的轉送閘極電極Tg之中一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg的排列之圖的左右方向，配置在一方的轉送閘極電極Tg與另一方的轉送閘極電極Tg之間。並且，在本實施形態中也是與實施形態1同樣，各畫素領域之作為第1電晶體的1對的重置電晶體RST是在該畫素領域內，有關2個的發光二極體PD之中一方的發光二極體PD與另一方的發光二極體PD的排列之圖的左右方向，配置在一方的發光二極體PD與另一方的發光二極體PD之間。
參照圖23及圖24，在本實施形態的第2例 中，將與圖21及圖22同樣的構成，和圖5及圖6的實施形態1的第2例同樣地適用在所謂的對向型的構成之例。 除了從並列型的構成變更成對向型的構成，在圖的上下方向相鄰的2個畫素領域的轉送電晶體TX間共用放大電晶體AMI及重置電晶體RST的點以外，基本上圖23及圖 24的構成是與圖21及圖22的構成同樣。因此，有關相同的要素是附上同樣的符號，不重複其說明。
參照圖25，圖21及圖22的第1例、圖23及 圖24的第2例皆是若以電路圖來表示，則大概成為同樣的構成。但，如上述般，有關對於單一的轉送電晶體TX各分配1個的重置電晶體RST、放大電晶體AMI及選擇電晶體SEL的點，圖25是與圖7不同。
參照圖26，此概略剖面圖的構成是在2個的 浮動擴散領域FD(亦可與浮動擴散領域FD的一部分平面地重疊的方式配置重置活性領域Ra)之間配置有2個的重置電晶體RST，且在2個的浮動擴散領域FD的外側配置有2個的放大電晶體AMI。又，作為配線M1，除了配線M1a，M1b以外，配置有朝放大電晶體AMI的更外側的選擇電晶體SEL延伸的配線M1d。另外，有關本實施形態之與圖8(A)的剖面圖相同方向的剖面圖，因為與圖8(A)同樣，所以省略。
另外，除此以外的本實施形態的構成是與實 施形態1的構成大致相同，因此有關同一要素是附上同一符號，不重複其說明。
其次，說明有關本實施形態的作用效果。
如本實施形態般，有關圖的左右方向，被夾於2個的浮動擴散領域FD(轉送閘極電極Tg、發光二極體PD)之第1電晶體是亦可為重置電晶體RST。並且，重置電晶體RST會按各轉送電晶體TX各分配1個，藉此可在喜好 的時機進行分別來自1個畫素領域內的2個轉送電晶體TX(發光二極體PD)之電氣訊號往重置電晶體RST的傳送。亦即，例如可使1個畫素領域內的2個轉送電晶體TX之中來自一方的電氣訊號及來自另一方的電氣訊號在同一時機往重置電晶體RST傳送。
因此，在本實施形態中是例如1個的重置電 晶體RST會被共用於2個的轉送電晶體TX，因此與需要以不同的時機來分別從2個的轉送電晶體TX往重置電晶體RST傳送的實施形態1等作比較，可迅速地進行電氣訊號的傳送的處理。
(實施形態4)
參照圖27及圖28，在本實施形態的第1例中，基本上是與圖3及圖4的實施形態1的第1例同樣，具有所謂的並列型的構成。但，在本實施形態中，放大電晶體AMI及重置電晶體RST的雙方作為第1電晶體各1個平面視排列於左右方向，配置於畫素領域內的2個轉送電晶體TX之中一方的浮動擴散領域FD與另一方的浮動擴散領域FD之間。而且，該放大電晶體AMI及重置電晶體RST會被配置成連接至畫素領域內的2個轉送電晶體TX的每個(的浮動擴散領域FD)。此點，本實施形態是與僅放大電晶體AMI或重置電晶體RST的任一個作為第1電晶體配置於畫素領域內的2個轉送電晶體TX之中一方的浮動擴散領域FD與另一方的浮動擴散領域FD之間的實施 形態1~3構成不同。
在圖27及圖28中特別是2個浮動擴散領域 FD的每個及該等之間作為第1電晶體的放大電晶體AMI以及重置電晶體RST會平面視配置成一直線排列於圖的左右方向。並且，上述2個浮動擴散領域FD的每個及相鄰的放大電晶體AMI的放大閘極電極Ag以及重置電晶體RST的重置活性領域Ra會例如介入觸點CT來電性連接至一直線狀延伸於圖的左右方向的配線M1。
2個的浮動擴散領域FD之間的放大電晶體 AMI的放大活性領域Aa與重置電晶體RST的重置活性領域Ra是部分地(在領域RAa)重疊，但此為一例，亦可不必一定要具有如此的構成。
以上，在本實施形態中，與實施形態1同 樣，重置電晶體RST及放大電晶體AMI是每單一的畫素領域配置1個。
另外，選擇電晶體SEL是亦可配置在連結上述放大電晶體AMI與重置電晶體RST等的一直線的延長線上，但亦可配置在與該一直線的延長線上不同的領域。又，亦可在單一的畫素領域中配置1個或配置2個。
另外，在本實施形態中也與實施形態1同樣，各畫素領域之作為第1電晶體的放大電晶體AMI及重置電晶體RST是在該畫素領域內，有關2個的轉送閘極電極Tg之中的一方與另一方的排列之圖的左右方向，配置在一方的轉送閘極電極Tg與另一方的轉送閘極電極 Tg之間。並且，在本實施形態中也與實施形態1同樣，各畫素領域之作為第1電晶體的放大電晶體AMI及重置電晶體RST是在該畫素領域內，有關2個的發光二極體PD之中的一方與另一方的排列之圖的左右方向，配置在一方的發光二極體PD與另一方的發光二極體PD之間。
參照圖29及圖30，本實施形態的第2例是將 與圖27及圖28同樣的構成予以和圖5及圖6的實施形態1的第2例同樣適用在所謂的對向型的構成之例。除了從並列型的構成變更成對向型的構成，在圖的上下方向相鄰的2個的畫素領域的轉送電晶體TX間共用放大電晶體AMI及重置電晶體RST的點以外，圖29及圖30的構成基本上是與圖27及圖28的構成同樣。因此，有關同一要素是附上同一符號，不重複其說明。
參照圖31，此概略剖面圖的構成是除了在2 個的浮動擴散領域FD之間配置放大電晶體AMI及重置電晶體RST，且放大閘極電極Ag、重置活性領域Ra及浮動擴散領域FD會介入觸點CT來連接至配線M1的點以外，基本上具有與圖8(B)的實施形態1同樣的構成。 另外，有關本實施形態之與圖8(A)的剖面圖同方向的剖面圖是與圖8(A)同樣，因此省略。並且，本實施形態的構成的電路圖是與圖7同樣，因此省略。
另外，在上述中作為被配置於2個的浮動擴 散領域FD之間的第1電晶體是舉重置電晶體RST及放大電晶體AMI來進行說明，但亦可配置選擇電晶體SEL作 為第1電晶體。
除此以外的本實施形態的構成是與實施形態1 的構成大致相同，因此有關同一的要素是附上同一符號，不重複其說明。
其次，說明有關本實施形態的作用效果。
在本實施形態中，放大電晶體AMI及重置電晶體RST的雙方會被配置在2個浮動擴散領域FD(轉送閘極電極Tg、發光二極體PD)之間，在2個浮動擴散領域FD的外側是未配置有放大電晶體AMI等。因此，相較於放大電晶體AMI及重置電晶體RST的至少一方被配置於2個浮動擴散領域FD的外側之實施形態1等，可更縮小連接第1電晶體與浮動擴散領域的配線M1的長度。因此，可使配線M1之配線電容更減低。
(實施形態5)
至此說明的各實施形態全部是具有轉送電晶體TX被配置成發光二極體PD、轉送閘極電極Tg及浮動擴散領域FD會排列於一直線上(在各平面圖的上下方向)之構成。但，參照圖32，亦可為轉送電晶體TX在平面視對於連結發光二極體PD與轉送閘極電極Tg的直線所延伸的方向呈彎曲的方向具有浮動擴散領域FD之構成。
並且，至此說明的各實施形態全部是作為第1電晶體的放大電晶體AMI等會被配置於連結畫素領域內的2個浮動擴散領域FD的直線上。但，參照圖32，作為 該第1電晶體之例如放大電晶體AMI是亦可配置在離開連結畫素領域內的2個浮動擴散領域FD而成的一直線上的領域。在圖32中，該畫素領域內的放大電晶體AMI是被配置在被連結2個浮動擴散領域FD而成的直線更稍微下方。並且，如圖32般，轉送閘極電極Tg的一部分亦可配置在連結2個浮動擴散領域FD而成的直線上，但轉送閘極電極Tg亦可配置在離開該直線上的領域。
例如複數的畫素領域的其中之一的第1畫素 領域內所配置的第1電晶體是配置在第1畫素領域的(內藏有發光二極體PD)活性領域AR與由此來看和其中的2個浮動擴散領域FD側(亦即圖32及其他各實施形態的下側)相鄰的第2畫素領域的活性領域AR之間為理想。 換言之，在圖32中，相當於第1電晶體的放大電晶體AMI是至少配置在上側(第1畫素領域)的活性領域AR與下側(第2畫素領域)的活性領域AR之間為理想。
另外，在圖32中是舉放大電晶體AMI作為第 1電晶體，但作為第1電晶體是如上述的各實施形態所示般亦可配置重置電晶體RST，或配置放大電晶體AMI及重置電晶體RST的雙方。
並且，作為第2電晶體，在圖32中是重置電 晶體RST會被配置於離開連結2個的浮動擴散領域FD的直線之領域(該直線的下側)，但有關此第2電晶體亦可例如配置放大電晶體AMI。
並且，有關第2電晶體所被配置的位置及 (閘極電極的延伸)方向也不是限於圖32所示的形態。 例如在圖32中，轉送閘極電極Tg是延伸於圖的上下方向，放大閘極電極Ag及重置閘極電極Rg是延伸於圖的左右方向，但例如放大閘極電極Ag及重置閘極電極Rg亦可延伸於圖的上下方向。
除此以外的本實施形態的構成是與實施形態1 的構成大致相同，因此有關同一要素是附上同一符號，不重複其說明。
其次，說明有關本實施形態的作用效果。
如本實施形態般，即使第1電晶體未必配置1對的浮動擴散領域FD所連結的直線上，只要至少配置於相鄰的1對活性領域AR之間的領域，便可抑制從浮動擴散領域FD拉到第1電晶體的配線M1的長度(例如圖15的比較例般)過度長的不良情形。因此，可縮小配線電容。
並且，藉由容許本實施形態，可擴大構成半導體裝置的各電晶體的佈局的適用可能範圍，設計的自由度會被提高。
以上，根據實施形態具體說明本發明者所研發的發明，但本發明並非限於上述實施形態，當然可在不脫離其要旨的範圍實施各種的變更。

Claims (20)

  1. 一種半導體裝置，係於半導體基板中行列狀地排列複數的畫素領域之半導體裝置，其特徵為：前述複數的畫素領域分別具備：活性領域，其係形成於前述半導體基板；2個的光電變換元件，其係於前述活性領域內彼此取間隔而配置；2個的漂移電容領域，其係可與前述2個的光電變換元件的每個一起構成用以轉送藉由光電變換所取得的電子之轉送電晶體，將從前述光電變換元件輸出的電氣訊號取出儲存；及第1電晶體，其係接受從前述轉送電晶體輸出的電氣訊號，在前述複數的畫素領域分別含有2個前述轉送電晶體，該前述轉送電晶體係各具有前述2個的光電變換元件及前述2個的漂移電容領域，前述第1電晶體係於前述畫素領域內，有關2個的前述漂移電容領域之中一方的前述漂移電容領域與另一方的前述漂移電容領域的排列的方向，配置在前述一方的漂移電容領域與前述另一方的漂移電容領域之間，前述2個的光電變換元件被配置於單一的前述活性領域內。
  2. 如申請專利範圍第1項之半導體裝置，其中，前述2個漂移電容領域的每個與前述第1電晶體係平面視排列於一直線上。
  3. 如申請專利範圍第1項之半導體裝置，其中，前述第1電晶體係配置在前述複數的畫素領域之中配置有前述第1電晶體的第1畫素領域的前述活性領域與從前述第1畫素領域的前述活性領域來看相鄰於前述第1畫素領域的前述一方及另一方的漂移電容領域側的第2畫素領域的前述活性領域之間。
  4. 如申請專利範圍第3項之半導體裝置，其中，前述一方及另一方的漂移電容領域係藉由前述第1畫素領域及前述第2畫素領域而被共用。
  5. 如申請專利範圍第1項之半導體裝置，其中，前述第1電晶體係放大來自前述2個的轉送電晶體的電氣訊號之放大電晶體，單一的前述放大電晶體係藉由前述2個的轉送電晶體而被共用。
  6. 如申請專利範圍第5項之半導體裝置，其中，前述複數的畫素領域分別更具備接受從前述第1電晶體輸出的電氣訊號之第2電晶體，前述2個漂移電容領域的每個與前述第2電晶體係平面視排列於一直線上。
  7. 如申請專利範圍第6項之半導體裝置，其中，前述第2電晶體係含源極/汲極領域，前述源極/汲極領域的任一方的至少一部分係與前述2個的漂移電容領域的任一個重疊。
  8. 如申請專利範圍第7項之半導體裝置，其中，前述第1電晶體係含第1閘極電極，前述第2電晶體係含第2閘極電極，前述第1閘極電極與前述第2閘極電極係平面視延伸於彼此交叉的方向。
  9. 如申請專利範圍第1項之半導體裝置，其中，前述第1電晶體係將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體，2個的前述重置電晶體係配置成分別連接至前述2個的轉送電晶體。
  10. 如申請專利範圍第1項之半導體裝置，其中，前述第1電晶體係含：將來自前述2個的轉送電晶體的電氣訊號放大之放大電晶體、及將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體的雙方。
  11. 如申請專利範圍第1項之半導體裝置，其中，前述2個的轉送電晶體分別具有轉送閘極電極，前述第1電晶體係於前述畫素領域內，有關2個的前述轉送閘極電極之中一方的前述轉送閘極電極與另一方的前述轉送閘極電極的排列的方向，配置在前述一方的轉送閘極電極與前述另一方的轉送閘極電極之間。
  12. 如申請專利範圍第11項之半導體裝置，其中，前述第1電晶體係將來自前述2個的轉送電晶體的電氣訊號放大之放大電晶體，單一的前述放大電晶體係藉由前述2個的轉送電晶體而被共用。
  13. 如申請專利範圍第12項之半導體裝置，其中，前述複數的畫素領域分別更具備接受從前述第1電晶體輸出的電氣訊號之第2電晶體，前述2個漂移電容領域的每個與前述第2電晶體係平面視排列於一直線上。
  14. 如申請專利範圍第11項之半導體裝置，其中，前述第1電晶體係將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體，2個的前述重置電晶體係配置成分別連接至前述2個的轉送電晶體。
  15. 如申請專利範圍第11項之半導體裝置，其中，前述第1電晶體係含：將來自前述2個的轉送電晶體的電氣訊號放大之放大電晶體、及將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體的雙方。
  16. 如申請專利範圍第1項之半導體裝置，其中，前述第1電晶體係於前述畫素領域內，有關2個的前述光電變換元件之中一方的前述光電變換元件與另一方的前述光電變換元件的排列的方向，配置在前述一方的光電變換元件與前述另一方的光電變換元件之間。
  17. 如申請專利範圍第16項之半導體裝置，其中，前述第1電晶體係將來自前述2個的轉送電晶體的電氣訊號放大之放大電晶體，單一的前述放大電晶體係藉由前述2個的轉送電晶體而被共用。
  18. 如申請專利範圍第17項之半導體裝置，其中，前述複數的畫素領域分別更具備接受從前述第1電晶體輸出的電氣訊號之第2電晶體，前述2個漂移電容領域的每個與前述第2電晶體係平面視排列於一直線上。
  19. 如申請專利範圍第16項之半導體裝置，其中，前述第1電晶體係將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體，2個的前述重置電晶體係配置成分別連接至前述2個的轉送電晶體。
  20. 如申請專利範圍第16項之半導體裝置，其中，前述第1電晶體係含：將來自前述2個的轉送電晶體的電氣訊號放大之放大電晶體、及將前述轉送電晶體所儲存的電氣訊號重置之重置電晶體的雙方。
TW104113381A 2014-07-09 2015-04-27 Semiconductor device TWI655757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/068288 WO2016006052A1 (ja) 2014-07-09 2014-07-09 半導体装置
??PCT/JP2014/068288 2014-07-09

Publications (2)

Publication Number Publication Date
TW201613081A TW201613081A (en) 2016-04-01
TWI655757B true TWI655757B (zh) 2019-04-01

Family

ID=55063727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113381A TWI655757B (zh) 2014-07-09 2015-04-27 Semiconductor device

Country Status (5)

Country Link
US (1) US10199422B2 (zh)
JP (1) JP6362694B2 (zh)
CN (2) CN106537897B (zh)
TW (1) TWI655757B (zh)
WO (1) WO2016006052A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
CN110050345B (zh) 2016-12-09 2023-11-14 索尼半导体解决方案公司 固态图像拾取元件和电子装置
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system
JP2024516752A (ja) * 2022-04-15 2024-04-17 北京小米移動軟件有限公司 固体撮像装置及びカメラ機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758314A (ja) * 1993-08-18 1995-03-03 Nec Corp 電荷結合素子
US20100225795A1 (en) * 2009-03-06 2010-09-09 Renesas Technology Corp. Image pickup apparatus
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4255527B2 (ja) * 1997-10-20 2009-04-15 株式会社半導体エネルギー研究所 半導体装置
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP2012164768A (ja) * 2011-02-04 2012-08-30 Toshiba Corp 固体撮像装置
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758314A (ja) * 1993-08-18 1995-03-03 Nec Corp 電荷結合素子
US20100225795A1 (en) * 2009-03-06 2010-09-09 Renesas Technology Corp. Image pickup apparatus
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Also Published As

Publication number Publication date
US20170110499A1 (en) 2017-04-20
JPWO2016006052A1 (ja) 2017-04-27
CN106537897B (zh) 2020-01-24
CN111193888A (zh) 2020-05-22
US10199422B2 (en) 2019-02-05
TW201613081A (en) 2016-04-01
CN111193888B (zh) 2021-11-30
CN106537897A (zh) 2017-03-22
WO2016006052A1 (ja) 2016-01-14
JP6362694B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
JP6920110B2 (ja) 固体撮像素子およびその製造方法
US11158664B2 (en) Band-pass filter for stacked sensor
CN104995734B (zh) 固态成像器件、固态成像器件的制造方法及电子装置
TWI655757B (zh) Semiconductor device
KR102410019B1 (ko) 이미지 센서
US20200105812A1 (en) Image sensor including silicon over germanium layer
US9034682B2 (en) Backside illuminated image sensor and method of manufacturing the same
KR102661038B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법 및 고체 촬상 소자 및 전자 기기
JP5936364B2 (ja) 撮像装置、及び撮像装置を含む撮像システム
US10192910B2 (en) Image sensor
TW201126707A (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
KR102554417B1 (ko) 이미지 센서
US10276614B2 (en) Methods and apparatus for an image sensor with a multi-branch transistor
US9887233B2 (en) Semiconductor device and manufacturing method therefor
US20220320173A1 (en) Reduced cross-talk in color and infrared image sensor
JP5677238B2 (ja) 固体撮像装置
KR20170128869A (ko) 이미지 센서
US20220045117A1 (en) Band-pass filter for stacked sensor
US9871068B1 (en) Methods and apparatus for an image sensor with a multi-branch transistor
JP2017183407A (ja) 半導体装置およびその製造方法
JP2016046420A (ja) 半導体装置およびその製造方法
US20240021631A1 (en) Solid-state imaging device and electronic device
WO2023188891A1 (ja) 光検出装置及び電子機器