CN106537897B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106537897B
CN106537897B CN201480080447.2A CN201480080447A CN106537897B CN 106537897 B CN106537897 B CN 106537897B CN 201480080447 A CN201480080447 A CN 201480080447A CN 106537897 B CN106537897 B CN 106537897B
Authority
CN
China
Prior art keywords
transistor
region
transistors
transfer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480080447.2A
Other languages
English (en)
Other versions
CN106537897A (zh
Inventor
荒木康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55063727&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN106537897(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN202010016295.7A priority Critical patent/CN111193888B/zh
Publication of CN106537897A publication Critical patent/CN106537897A/zh
Application granted granted Critical
Publication of CN106537897B publication Critical patent/CN106537897B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及在活性区域内具有两个光电转换元件的半导体器件，其目的在于，缩短将光电转换元件和第一晶体管连接的布线的长度，减小布线电容的值。在半导体衬底(SUB)上多个像素区域呈矩阵状排列，多个像素区域分别具有活性区域(AR)、两个光电转换元件(PD)、两个浮动电容区域(FD)和第一晶体管(AMI)。多个像素区域分别包括两个传输晶体管(TX)，两个传输晶体管(TX)分别具有两个光电转换元件(PD)的每一个和两个浮动电容区域(FD)的每一个。第一晶体管(AMI)在像素区域内，在两个浮动电容区域(FD)中的一个浮动电容区域(FD)与另一个浮动电容区域(FD)排列的方向上，配置在一个浮动电容区域(FD)与另一个浮动电容区域(FD)之间。

Description

半导体器件
技术领域
本发明涉及半导体器件，尤其涉及具备在单一活性区域内具有两个光电转换元件的像素区域的半导体器件。
背景技术
在以往的具有固态成像元件的半导体器件中，例如日本特开2013-157883号公报(专利文献1)所示，具有在单一像素区域内配置了单一光电转换元件的结构。如专利文献1所示的那样，在该固态成像元件中，向光电转换元件入射光的光入射区域中大致一半区域被金属等的遮光膜遮光。通过使一半区域被遮光，能够在使用者的单只眼可见的范围内进行焦点的调节等。
现有技术文献
专利文献
专利文献1：日本特开2013-157883号公报
发明内容
专利文献1的固态成像元件由于一部分的入射光被遮光膜遮挡，所以存在一次能够处理的信号量很少的问题。于是，近年来，开发出在单一像素区域内配置了两个光电转换元件的固态成像元件。利用该光电转换元件，则一次能够处理的信号的量成为专利文献1的固态成像元件的大约2倍，因此，能够通过一个像素区域更加高速地进行焦点的调节等。
然而，在能够进行该高速动作的固态成像元件中，通常，在单一像素区域内，用来接收从两个光电转换元件分别输出的电信号的另一个晶体管配置在远离光电转换元件的区域。因此，有时连接该光电转换元件和该另一个晶体管的布线的长度不合理地变长。本发明的发明者着眼于若像这样布线变得很长则可能会发生因该布线而导致布线电容的值变大这种问题。
其他课题和新特征根据本说明书的记述述及附图变得明确。
一个实施方式的半导体器件为在半导体衬底上多个像素区域呈矩阵状排列的半导体器件。多个像素区域分别具有活性区域、两个光电转换元件、两个浮动电容区域和第一晶体管。两个光电转换元件在活性区域内彼此隔开间隔地配置。两个浮动电容区域能够与两个光电转换元件分别构成用于传输通过光电转换所得到的电子的传输晶体管，将从光电转换元件输出的电信号取出并进行积累。第一晶体管接收从传输晶体管输出的电信号。多个像素区域分别包括两个传输晶体管，两个传输晶体管分别具有两个光电转换元件的每一个和两个浮动电容区域的每一个。第一晶体管在像素区域内，在两个浮动电容区域中的一个浮动电容区域与另一个浮动电容区域排列的方向上，配置在一个浮动电容区域与另一个浮动电容区域之间。
发明的效果
根据一个实施方式，能够缩短将光电转换元件和第一晶体管连接的布线的长度，从而减小布线电容的值。
附图说明
图1是示出作为一个实施方式的半导体器件的晶圆的状态的概略俯视图。
图2是图1的被虚线圈出的区域II的概略图。
图3是示出实施方式1的半导体器件的像素部的结构的第一例的概略俯视图。
图4是图3的被虚线圈出的区域IV的概略放大俯视图。
图5是示出实施方式1的半导体器件的像素部的结构的第二例的概略俯视图。
图6是图5的被虚线圈出的区域VI的概略放大俯视图。
图7是示出实施方式1的像素部的结构的电路图。
图8的(A)是沿图4的VIIIA-VIIIA线的局部概略剖视图，图8的(B)是沿图4的VIIIB-VIIIB线的局部概略剖视图。
图9是示出实施方式1中的半导体器件的制造方法的第一工序的概略剖视图。
图10是示出实施方式1中的半导体器件的制造方法的第二工序的概略剖视图。
图11是示出实施方式1中的半导体器件的制造方法的第三工序的概略剖视图。
图12是示出实施方式1中的半导体器件的制造方法的第四工序的概略剖视图。
图13是示出实施方式1中的半导体器件的制造方法的第五工序的概略剖视图。
图14是示出实施方式1中的半导体器件的制造方法的第六工序的概略剖视图。
图15是示出比较例中的像素部的结构的概略放大俯视图。
图16是示出实施方式2中的半导体器件的像素部的结构的第一例的概略俯视图。
图17是图16的被虚线圈出的区域XVII的概略放大俯视图。
图18是示出实施方式2中的半导体器件的像素部的结构的第二例的概略俯视图。
图19是示出图18的被虚线圈出的区域XIX的概略放大俯视图。
图20是沿图17的XX-XX线的局部概略剖视图。
图21是示出实施方式3中的半导体器件的像素部的结构的第一例的概略俯视图。
图22是图21的被虚线圈出的区域XXII的概略放大俯视图。
图23是示出实施方式3中的半导体器件的像素部的结构的第二例的概略俯视图。
图24是图23的被虚线圈出的区域XXIV的概略放大俯视图。
图25是示出实施方式3的像素部的结构的电路图。
图26是沿图22的XXVI-XXVI线的局部概略剖视图。
图27是示出实施方式4中的半导体器件的像素部的结构的第一例的概略俯视图。
图28是图27的被虚线圈出的区域XXVIII的概略放大俯视图。
图29是示出实施方式4中的半导体器件的像素部的结构的第二例的概略俯视图。
图30是图29的被虚线圈出的区域XXX的概略放大俯视图。
图31是沿图28的XXXI-XXXI线的局部概略剖视图。
图32是示出实施方式5中的像素部的结构的概略放大俯视图。
具体实施方式
以下，基于附图说明一个实施方式。
(实施方式1)
首先，利用图1～图2对一个实施方式的半导体器件的半导体衬底的主表面中的各元件形成区域的配置进行说明。
参照图1，半导体器件形成于以半导体衬底SUB为基底的半导体晶圆SCW。在半导体晶圆SCW上形成有多个CMOS传感器用的芯片区域IMC。多个芯片区域IMC分别具有矩形的平面形状，配置成矩阵状。另外，在多个芯片区域IMC之间形成有切割线区域DLR。
参照图2，各个芯片区域IMC具有像素部和外围电路部。像素部形成在芯片区域IMC的中央部，外围电路部形成在包围像素部的周围的区域。
参照图3及图4，在本实施方式的第一例中，图2的像素部主要具有光电二极管PD、传输晶体管TX、放大晶体管AMI、复位晶体管RST以及选择晶体管SEL，由这些元件构成的像素区域呈矩阵状地配置有多个。即，在图3中用虚线划分的矩形状(或正方形状)的区域相当于像素区域。
此外，载置成在图3中用虚线划分的各像素区域的边界部上重叠有复位晶体管RST的一部分等，这为一个例子，各像素区域的边界部也可以设置成例如所有的晶体管均不溢出地配置在边界部内部的像素区域内。
在作为构成各像素区域的基底的半导体衬底SUB形成有例如在俯视时具有矩形状的活性区域AR。在此，像素区域被定义为意味着通过单一活性区域AR及形成于其内部的光电二极管PD、以及与该光电二极管PD连接的上述传输晶体管TX、放大晶体管AMI、复位晶体管RST等形成的构成单位。像上述那样，在像素部该像素区域呈矩阵状地配置有多个。
活性区域AR例如形成为在半导体衬底SUB内注入了导电杂质的区域。在活性区域AR内，在例如图3的左右方向上彼此隔开间隔地配置有多个例如两个光电二极管PD。在此，光电二极管PD意味着通过受光而能够利用光电转换产生电荷的光电转换元件，如后述那样，在半导体衬底SUB内具有将p型的杂质区域和n型的杂质区域pn结合后的结构。此外，也可以在活性区域AR内配置三个以上的光电二极管PD。
在各像素区域内与两个光电二极管PD分别隔开间隔地形成有浮置扩散区域FD，该浮置扩散区域FD为例如与活性区域AR同样地注入有导电杂质的区域。浮置扩散区域FD为能够将从光电二极管PD输出的电信号(通过光电二极管PD的光电转换而得到的电荷的信号)取出并进行积累的浮动电容区域，为了能够积累来自两个光电二极管PD各自的电信号而在各像素区域内配置有两个浮置扩散区域FD。
在俯视时，在光电二极管PD与浮置扩散区域FD之间配置有传输栅电极Tg，通过光电二极管PD、浮置扩散区域FD以及传输栅电极Tg构成了传输晶体管TX。传输栅电极Tg在各像素区域内的两个光电二极管PD与两个浮置扩散区域FD之间配置(两个)。因此，在各像素区域内通过两个光电二极管PD、两个浮置扩散区域FD及两个传输栅电极Tg分别配置了两个传输晶体管TX。
在图3及图4中，光电二极管PD及浮置扩散区域FD具有在图中的上下方向上延伸的平面形状，光电二极管PD和浮置扩散区域FD配置成在图中的上下方向上(夹着传输栅电极Tg地)排列在大致一条直线上。另外，传输栅电极Tg具有以与前两者交叉的方式在图中的左右方向上延伸的平面形状。但是，上述平面形状为一个例子，并不限于此。
通过这些光电二极管PD、浮置扩散区域FD及传输栅电极Tg构成了传输晶体管TX。在传输晶体管TX内，光电二极管PD发挥供给电荷的场效应晶体管的源极区域的功能，浮置扩散区域FD发挥接受并积累电荷进而向其他晶体管等供给该电荷的漏极区域的功能，传输栅电极Tg发挥栅电极的功能。因此，传输栅电极Tg优选局部与其相邻的光电二极管PD及浮置扩散区域FD重叠。
在像素区域内，上述传输晶体管TX经由例如图中的布线M1等将来自光电二极管PD的电荷传输至像素区域内的配置在传输晶体管TX的外侧的其他晶体管即放大晶体管AMI、复位晶体管RST及选择晶体管SEL。
放大晶体管AMI为具有作为源极/漏极区域的放大活性区域Aa和作为栅电极的放大栅电极Ag的场效应晶体管的一种。同样地，复位晶体管RST具有作为源极/漏极区域的复位活性区域Ra和作为栅电极的复位栅电极Rg的场效应晶体管的一种，选择晶体管为具有作为源极/漏极区域的选择活性区域Sa和作为栅电极的选择栅电极Sg的场效应晶体管的一种。
放大晶体管AMI为用于将通过光电二极管PD的光电转换后得到的信号电荷进行放大的场效应晶体管。复位晶体管RST为如下场效应晶体管，其用于通过对行复位线施加电压来设为复位(on)状态，从而周期性地对在与传输晶体管TX的浮置扩散区域连接的节点积累的电荷进行复位。另外，选择晶体管SEL为如下场效应晶体管，其用于对配置成矩阵状的像素所连接的行选择线中任意一行进行选择，来选择与该一行行选择线连接的像素。
在图3及图4中，两个传输晶体管TX分别配置在相同的方向(两个传输晶体管TX均在图中的上侧排列有光电二极管PD、且在下侧排列有浮置扩散区域FD)。因此，两个传输晶体管TX中一个传输晶体管TX的浮置扩散区域FD与另一个传输晶体管TX的浮置扩散区域FD配置成在图3等的左右方向上排列。由此，在图3及图4中，作为第一晶体管的放大晶体管AMI配置在俯视时在左右方向上排列的、像素区域内的两个传输晶体管TX中的一个浮置扩散区域FD与另一个浮置扩散区域FD之间。
在图3及图4中，尤其是两个浮置扩散区域FD的每一个和它们之间的作为第一晶体管的放大晶体管AMI配置成在俯视时沿图中的左右方向排列成一条直线。
作为第一晶体管的放大晶体管AMI针对每单一像素区域配置有一个，该放大晶体管AMI被在其图中的左侧及右侧两侧配置的两个传输晶体管TX共用。在此，共用是指，来自单一像素区域内的两个传输晶体管TX双方的电信号被传送至在它们之间配置的上述单一放大晶体管AMI，单一放大晶体管AMI进行接收该电信号并将其放大的处理。换言之，单一像素区域内的两个传输晶体管TX双方共用该单一放大晶体管AMI。
在本实施方式中，复位晶体管RST及选择晶体管SEL(与放大晶体管AMI同样地)均针对单一像素区域配置有一个。图3及图4的选择晶体管SEL的配置位置仅为一个例子，并不限于此。
复位晶体管RST配置在俯视时将两个浮置扩散区域FD和它们之间的放大晶体管AMI连结的一条直线的(图3及图4的右侧的)延长线上。换言之，复位晶体管RST与两个浮置扩散区域FD各自在俯视时排列在一条直线上。而且，上述两个浮置扩散区域FD各自、它们之间的放大晶体管AMI的例如放大栅电极Ag和复位晶体管RST的复位活性区域Ra经由例如接触点CT而与在图中的左右方向上呈一条直线状延伸的布线M1电连接。由此，作为第二晶体管的复位晶体管RST能够接收从作为第一晶体管的放大晶体管AMI输出的电信号。
此外，在图4中，为了便于说明，仅在连结两个浮置扩散区域FD的区域示出了布线M1，但实际上虽未图示，在其他区域也排布有布线M1。
在图3及图4中，放大栅电极Ag(与传输栅电极Tg同样地)具有在图中的左右方向上延伸的平面形状，复位晶体管RST及选择晶体管SEL的各栅电极具有在图中的上下方向上延伸的平面形状。然而，这种配置为一个例子，并不限于此。例如传输栅电极Tg与复位栅电极Rg可以配置成彼此大致平行地延伸。
而且，本实施方式的各像素区域中的作为第一晶体管的放大晶体管AMI在该像素区域内在两个传输栅电极Tg中的一个传输栅电极Tg与另一个传输栅电极Tg排列的图中的左右方向上配置在一个传输栅电极Tg与另一个传输栅电极Tg之间。在此，一个传输栅电极Tg与另一个传输栅电极Tg之间不限于严密上来说夹设在例如一条直线上的两个栅电极Tg的区域，还包括图中的左右方向上的坐标在一个传输栅电极Tg与另一个传输栅电极Tg之间且与严密上来说将一对栅电极Tg连结而成一条直线上偏离的区域。实际上，在此，该像素区域内的放大晶体管AMI与两个传输栅电极Tg相比配置在稍下方。
但是，在此，考虑如在例如图4的上下方向上排列的两个像素区域那样，(特别是在将某个传输晶体管TX的光电二极管PD和浮置扩散区域FD连结的图中的上下方向上)彼此相邻的两个像素区域。此时，优选(在图中的上下方向上)在该两个像素区域中的一个第一像素区域的(形成有光电二极管PD的)活性区域AR与该两个像素区域中的另一个第二像素区域的(形成有光电二极管PD的)活性区域AR之间配置有作为上述第一晶体管的放大晶体管AMI。
而且，本实施方式的各像素区域中的作为第一晶体管的放大晶体管AMI在该像素区域内，在两个光电二极管PD中的一个光电二极管PD与另一个光电二极管PD所排列的图中的左右方向上配置在一个光电二极管PD与另一个光电二极管PD之间。在此，一个光电二极管PD与另一个光电二极管PD之间不限于严密上来说夹设在例如一条直线上的两个光电二极管PD的区域，还包括图中的左右方向上的坐标在一个光电二极管PD与另一个光电二极管PD之间且与严密上来说将一对光电二极管PD连结而成的一条直线上偏离的区域。实际上，在此，该像素区域内的放大晶体管AMI与两个光电二极管PD相比配置在稍下方。
在此，针对光电二极管PD也与传输栅电极Tg的情况同样地，优选(在图中的上下方向上)在两个像素区域中的一个第一像素区域的(形成有光电二极管PD的)活性区域AR与该两个像素区域中的另一个第二像素区域的(形成有光电二极管PD的)活性区域AR之间配置有上述放大晶体管AMI。
参照图5及图6，在本实施方式的第二例中，光电二极管PD等的各个构成要素形成为基本上具有与图3及图4的本实施方式的第一例同样的材质及形状等。但在图5及图6中，浮置扩散区域FD被图5及图6中的上侧的(第一)像素区域内的光电二极管PD、传输栅电极Tg及图中下侧的(第二)像素区域内的光电二极管PD、传输栅电极Tg共用(共享)。
即，在该第二例中，以跨过在图中的上下方向上相邻的第一及第二像素区域的方式配置有一个浮置扩散区域FD，具有利用第一及第二像素区域各自的光电二极管PD及传输栅电极Tg和该浮置扩散区域FD而配置有两个传输晶体管TX的结构。
但在图中的左右方向上排列的一对浮置扩散区域FD之间夹设有放大晶体管AMI的结构、在两个浮置扩散区域FD的外侧配置有复位晶体管RST、构成要素FD、AMI以及RST排列成一条直线等与图3及图4的第一例相同。因此，针对相同的要素标注相同的附图标记并不重复对其说明。
参照图7，若用电路图表示图3及图4的第一例和图5及图6的第二例，则均成为大致相同的结构。即，包括例如图5及图6分别示出的上侧的像素区域内的两个光电二极管PD中的一个(PD1)在内的传输晶体管TX(TX1)和包括另一个(PD2)在内的传输晶体管TX(TX2)与两个浮置扩散区域FD之间的放大晶体管AMI(放大栅电极Ag)连接。该放大栅电极Ag与复位晶体管RST的复位活性区域Ra连接。另外，放大晶体管AMI与选择晶体管SEL的活性区域彼此连接在一起。对复位晶体管RST和放大晶体管AMI的活性区域的一部分(源极/漏极区域的某一个)施加有电压Vdd。
接着，参照图8的概略剖视图，对光电二极管PD及传输晶体管TX等的平面构造的上方的层叠构造进行说明。
参照图8的(A)、(B)，在此，半导体衬底SUB由含有例如p型杂质的硅构成。光电二极管PD具有表面p型区域SPR和n型区域NR。表面p型区域SPR为形成于半导体衬底SUB的主表面的p型的杂质区域，以沿着半导体衬底SUB的主表面的方式扩散。另一方面，n型区域NR为形成于半导体衬底SUB的主表面的n型的杂质区域，其以与表面p型区域SPR之间构成pn结的方式与例如表面p型区域SPR的下侧接触地进行配置。
包括光电二极管PD的传输晶体管TX如上所述地，作为源极区域而具有光电二极管PD，且作为漏极区域而具有由例如n型的杂质区域构成的浮置扩散区域FD。另外，(图8虽未示出但)放大晶体管AMI作为源极/漏极区域而具有由例如n型的杂质区域构成的放大活性区域，复位晶体管RST作为源极/漏极区域而具有由例如n型的杂质区域构成的复位活性区域Ra。
传输晶体管TX主要具有由例如氧化硅膜构成的栅绝缘膜GI、在栅绝缘膜GI的一个主表面上(以与一个主表面相接的方式)配置的传输栅电极Tg、将传输栅电极Tg的侧壁的至少一部分覆盖的由例如氧化硅膜构成的侧壁绝缘膜SW。
同样地，放大晶体管AMI主要具有由例如氧化硅膜构成的栅绝缘膜GI、在栅绝缘膜GI的一个主表面上(以与一个主表面相接的方式)配置的放大栅电极Ag、将放大栅电极Ag的侧壁的至少一部分覆盖的由例如氧化硅膜构成的侧壁绝缘膜SW。复位晶体管RST主要具有由例如氧化硅膜构成的栅绝缘膜GI、在栅绝缘膜GI的一个主表面上(以与一个主表面相接的方式)配置的复位栅电极Rg、将复位栅电极Rg的侧壁的至少一部分覆盖的由例如氧化硅膜构成的侧壁绝缘膜SW。另外，虽在图8的剖视图未示出，但选择晶体管SEL也具有基本上与复位晶体管RST同样的结构。
在半导体衬底SUB的主表面上，传输晶体管TX、放大晶体管AMI、复位晶体管RST(及未图示的选择晶体管SEL)各自通过元件隔离膜SPT而彼此电隔离。
以覆盖上述各种晶体管的方式形成有层间绝缘膜II1，以覆盖层间绝缘膜II1的方式形成有层间绝缘膜II2，以覆盖层间绝缘膜II2的方式形成有层间绝缘膜II3，以覆盖层间绝缘膜II3的方式形成有层间绝缘膜II4。在图8中，如上所述那样层间绝缘膜层叠了四层，但层间绝缘膜的层叠数量为任意。
以与层间绝缘膜II1的上表面的一部分相接的方式形成有布线M1，同样地，以与层间绝缘膜II2的上表面的一部分相接的方式形成有布线M2，以与层间绝缘膜II3的上表面的一部分相接的方式形成有布线M3。这些布线通过例如铝的薄膜来形成，但并不限于此。另外，在此为了便于说明，布线M1分类为与放大栅电极Ag连接的布线M1a、与复位栅电极Rg连接且与布线M2连接的布线M1b、从复位活性区域Ra连通至布线M2、M3的布线M1c。不同层间的布线的电连接是在各层间绝缘膜之间通过在厚度方向延伸的接触点CT来实现的。
布线M3尤其在传输晶体管TX的正上方，作为抑制向光电二极管PD的光入射的遮光膜而形成。而且，在布线M3的开口部(光电二极管PD的正上方)中的层间绝缘膜II4的上表面形成有彩色滤光片FLT及透镜LNS。
透镜LNS具有将入射至光电二极管PD的光取入的功能。彩色滤光片FLT是用于将向光电二极管PD入射的光转换成红、绿或蓝中某一种波长的光的滤光片。即，在像素部排列的多个固态成像元件之间，红、绿或蓝各自的彩色滤光片FLT按照规定的个数比例来排列。另外，作为遮光膜的布线M3为了抑制从透镜LNS以外的区域向光电二极管PD的光入射而形成在透镜LNS的正下方(光电二极管PD的正上方)以外的区域。
接着，参照图9～图14及图8，尤其将图8的(A)、(B)的剖视图示出的区域作为重点来说明上述本实施方式的半导体器件的制造方法。
参照图9的(A)、(B)，首先，准备由例如硅构成的、包含n型或p型的导电杂质的半导体衬底SUB。接着，利用通常公知的方法，在半导体衬底SUB的主表面S1的一部分形成用于分成形成传输晶体管的区域(包括形成光电二极管的区域)、形成放大晶体管的区域及形成复位晶体管的区域的各区域的元件隔离膜SPT。
此后，尤其参照图9的(A)，在形成传输晶体管的区域，以包含形成光电二极管的区域的方式，通过例如通常的照相制版技术及离子注入技术在半导体衬底SUB内形成了形成光电二极管的区域(活性区域AR)。另外，虽未图示，但也可以根据需要而在半导体衬底SUB内形成阱区域。
而且，利用通常的照相制版技术及离子注入技术，根据需要在半导体衬底SUB内的主表面S1附近形成图9中未示出的沟道区域。该沟道区域为在形成例如传输晶体管的栅电极等的区域的正下方的区域形成的、注入有微量杂质的区域。
参照图10的(A)、(B)，接着，通过例如通常的热氧化法而在半导体衬底SUB的主表面(除了元件隔离膜SPT的上表面以外)形成由氧化硅膜形成的绝缘膜。接着，通过例如通常的CVD(Chemical Vapor Deposition：化学气相沉积)法以覆盖绝缘膜及元件隔离膜SPT的方式形成包括导电杂质的多晶硅的薄膜。通过通常的照相制版技术及蚀刻技术而形成使用了公知的感光剂的光致抗蚀剂的图案。利用该光致抗蚀剂的掩膜，使多晶硅的薄膜被蚀刻，从而形成传输栅电极Tg、放大栅电极Ag及复位栅电极Rg。对该多晶硅的薄膜进行的蚀刻通过例如通常的RIE(Reactive Ion Etching：反应离子蚀刻)法实现。此后，上述光致抗蚀剂被除去的结果为，传输栅电极Tg等的正下方以外的绝缘膜被除去，在传输栅电极Tg等的正下方残留的绝缘膜成为栅绝缘膜GI。
参照图11，通过通常的照相制版技术及离子注入技术，在形成光电二极管的区域(活性区域AR)中的半导体衬底SUB内按顺序形成n型区域NR及表面p型区域SPR，并由这些形成光电二极管PD。
参照图12，通过通常的照相制版技术及离子注入技术，形成作为包括例如n型的导电杂质的离子注入区域的浮置扩散区域FD、复位活性区域Ra、及未图示的放大活性区域、选择活性区域。接着，通过例如通常的CVD法及回蚀，形成具有按照例如氧化硅膜和氮化硅膜的顺序层叠后的结构的侧壁绝缘膜SW。
参照图13，利用例如CVD法，形成由氧化硅膜构成的层间绝缘膜II1。此后，该层间绝缘膜II1通过被称为CMP(Chemical Mechanical Polishing：化学机械抛光)的化学机械研磨法被研磨成上表面变得平坦。然后，通过通常的照相制版技术及蚀刻技术，在层间绝缘膜II1以到达传输栅电极Tg、放大栅电极Ag、复位栅电极Rg、浮置扩散区域FD、复位活性区域Ra等的方式形成通孔(via hole)。利用层间绝缘膜II1(氧化硅膜)与栅电极Tg，Ag，Rg(多晶硅)之间的蚀刻选择比之差，在到达了栅电极Tg，Ag，Rg的上表面时结束蚀刻，由此形成了通孔。
接着，通过在通孔的内部填充由例如钨构成的导电膜，而在通孔的内部形成接触点CT。在该处理中，利用例如CVD法，在层间绝缘膜II1上也形成了钨的薄膜。层间绝缘膜II1上的钨的薄膜通过CMP被除去。
参照图14，在层间绝缘膜II1上通过例如溅射形成由例如铝构成的薄膜。然后，通过通常的照相制版技术及蚀刻技术而在接触点CT的正上方形成由例如铝构成的布线M1。
参照图8，接着，以覆盖层间绝缘膜II1及布线M1的方式形成由氧化硅膜构成的层间绝缘膜II2，在期望的区域(布线M1尤其是布线M1b，M1c上)，以到达布线M1上的方式形成与上述通孔同样的通孔。接着，与图12的工序同样地，通过在该通孔的内部填充由例如钨构成的导电膜来形成接触点CT。
而且，通过与上述同样的工序，在层间绝缘膜II2的接触点CT的正上方形成由例如铝形成的布线M2，以覆盖层间绝缘膜II2及布线M2的方式形成由氧化硅膜构成的层间绝缘膜II3。
在层间绝缘膜II3上，通过例如溅射形成例如铝、钨等的对光的透射性低的金属材料的薄膜。然后，通过通常的照相制版技术及蚀刻技术，以在光电二极管PD的正上方以外的区域残存的方式将该金属材料的薄膜图案化，从而形成兼具作为遮光膜的功能的布线M3。
此后，形成由氧化硅膜构成的层间绝缘膜II4，在层间绝缘膜II4上的光电二极管PD的正上方形成彩色滤光片FLT及透镜LNS。通过以上的各工序形成具有一个实施方式的固态成像元件的半导体器件。
接着，参照作为比较例的图15，说明本实施方式的作用效果。
参照图15，在该比较例的半导体器件中也与本实施方式同样地，在排列成矩阵状的多个像素区域分别形成有活性区域AR，在该活性区域AR内，彼此隔开间隔地配置有两个光电二极管PD。另外，为了能够对分别来自两个光电二极管PD的电信号进行积累，在各像素区域内配置有两个浮置扩散区域FD。在这一点上，图15与图4示出的本实施方式的第一例的结构相同。
但是，在比较例内，一个像素区域内的复位晶体管RST、放大晶体管AMI均配置在远离像素区域内的两个传输晶体管TX(尤其两个浮置扩散区域FD)的位置，至少在图中的左右方向上并未配置在一个及另一个浮置扩散区域FD(或传输栅电极Tg，光电二极管PD)之间。在该情况下，如图所示，为了从浮置扩散区域FD电连接到复位活性区域Ra而排布的布线M1，M2的长度变得非常长。因此，由该布线M1、M2和与其相邻的层间绝缘膜形成的布线电容变得很大。该布线电容作为例如寄生电容，可能会对半导体器件的动作带来非意图的影响。
此外，在图15的比较例中，选择晶体管SEL、放大晶体管AMI及复位晶体管RST在俯视时在图中的上下方向上排列成一条直线状，在该一条直线的延长线上配置有接地焊盘GND。另外，在图15中，选择晶体管SEL和放大晶体管AMI共用活性区域SAa，放大晶体管AMI和复位晶体管RST共用活性区域ARa。然而，图15的比较例中的各构成要素的配置不限于这种方式。
于是，在本实施方式中，如图3～图6所示，在单一像素区域内的两个传输晶体管TX各自的浮置扩散区域FD排列的左右方向上的一方与另一方之间配置有放大晶体管AMI。第一像素区域的放大晶体管AMI并非必须配置成与两个浮置扩散区域FD排列在一条直线上，至少配置成与在图中的上下方向上(例如下侧)相邻的第二像素区域内的活性区域相比更靠第一像素区域侧(例如上侧)。
如图4、图6那样，通过在与从传输晶体管TX输出电信号的漏极区域相当的、一对浮置扩散区域FD之间配置第一晶体管(放大晶体管AMI)，与图15的比较例相比，能够将用于将漏极区域和放大晶体管AMI(的例如放大栅电极Ag)电连接的布线M1的长度大幅度缩短。因此，能够减小布线电容。
另外，在本实施方式中，上述放大晶体管AMI配置在单一像素区域内的一对传输晶体管TX的两个传输栅电极Tg的排列方向上的两者之间，并且配置在单一像素区域内的一对传输晶体管TX的两个光电二极管PD的排列方向上的两者之间。由此，也上述同样地，与图15的比较例相比，能够将布线M1的长度大幅度缩短。因此，能够减小布线电容。
尤其是，如本实施方式那样，若使一对浮置扩散区域FD各自以及第一晶体管(放大晶体管AMI)配置成在俯视时排列在一条直线上，则能够进一步缩短上述布线。另外，能够提高芯片区域IMC内的各构成要素的布局效率，能够进一步将半导体器件高集成化。
在本实施方式中，上述放大晶体管AMI被夹设该放大晶体管AMI的一对传输晶体管TX共用。即，在单一像素区域内，相对于配置有两个传输晶体管TX，仅配置有一个放大晶体管AMI。因此，与例如针对每一个传输晶体管TX配置一个(即，在像素区域内配置有两个)放大晶体管AMI的情况相比，能够使配置在芯片区域IMC内的构成要素的数量减少。由此，能够减小芯片区域IMC，进一步将半导体器件高集成化。
另外，在本实施方式中，多个像素区域分别作为第二晶体管而具有复位晶体管RST，该复位晶体管RST在俯视时与像素区域内的一对浮置扩散区域FD各自排列在一条直线上。由此，能够进一步缩短将第二晶体管和第一晶体管连接的布线M1。另外，能够提高芯片区域IMC内的各构成要素的布局效率，进一步将半导体器件高集成化。
而且，例如图5及图6的第二例那样，考虑彼此相邻的第一及第二像素区域各自的传输晶体管TX(光电二极管PD)共用浮置扩散区域FD的结构(所谓的对置型)。在该情况下，如图3及图4的第一例那样，与各个传输晶体管TX各具有一个浮置扩散区域FD的结构(所谓的并列型)相比，能够提高芯片区域IMC内的各构成要素的布局效率，进一步将半导体器件高集成化。
(实施方式2)
参照图16及图17，本实施方式的第一例的半导体器件基本上与图3及图4的实施方式1的第一例同样地，具有所谓的并列型的结构。然而，在本实施方式中，复位晶体管RST(第二晶体管)的复位活性区域Ra的一部分、即复位晶体管RST的源极/漏极区域的某一个的至少一部分与配置有该复位晶体管RST的像素区域内的两个浮置扩散区域FD的某一个在俯视时重叠。
参照图18及图19，本实施方式的第二例的半导体器件基本上与图5及图6的实施方式1的第二例同样地，具有所谓的对置型的结构。然而，在本实施方式中，复位晶体管RST的复位活性区域Ra的一部分、即复位晶体管RST的源极/漏极区域的某一个的至少一部分与配置有该复位晶体管RST的像素区域内的两个浮置扩散区域FD的某一个在俯视时重叠。
在上述第一例、第二例中，重叠的浮置扩散区域FD及复位活性区域Ra均经由接触点CT而与布线M1连接。布线M1从该重叠的浮置扩散区域FD及复位活性区域Ra到与这些相反侧的浮置扩散区域FD为止例如在一条直线上延伸。该相反侧的浮置扩散区域FD经由接触点CT而与布线M1连接。布线M1与放大栅电极Ag也经由接触点CT而连在一起。
参照图20，该概略剖视图中的结构除了在复位晶体管RST的源极/漏极区域Ra与浮置扩散区域FD至少局部重叠这一点以外，基本上具有与图8的(B)的实施方式1同样的结构。因此，与图8的(B)的布线M1a相比，图20的布线M1a在图中的左右方向上的长度变短。此外，本实施方式中的与图8的(A)的剖视图相同方向上的剖视图与图8的(A)相同，因此省略剖视图。另外，本实施方式的结构的电路图与图7相同，因此省略电路图。
此外，除此以外的本实施方式的结构与实施方式1的结构大致相同，因此针对相同的要素标注相同的附图标记并不重复对其说明。
接着，对本实施方式的作用效果进行说明。
如本实施方式那样，通过使复位晶体管RST的源极/漏极区域Ra和浮置扩散区域FD至少局部重叠，能够省略例如实施方式1(图3～图6)中的将复位晶体管RST的源极/漏极区域Ra和浮置扩散区域FD连结的布线M1。因此，本实施方式的布线M1变得比实施方式1的布线M1更短，因此能够进一步减小布线M1的布线电容。
此外，在本实施方式中，放大晶体管AMI的放大栅电极Ag在例如图16～图19中的左右方向上延伸，复位晶体管RST的复位栅电极Rg在例如图16～图19中的上下方向上延伸。即，在本实施方式中，放大晶体管AMI的放大栅电极Ag(第一栅电极)和复位晶体管RST的复位栅电极Rg(第二栅电极)在俯视时彼此交叉(例如正交)的方向上延伸。另外，浮置扩散区域FD在例如图16～图19中的上下方向上延伸，因此，浮置扩散区域FD和复位栅电极Rg在俯视时彼此大致平行地延伸(浮置扩散区域FD和放大栅电极Ag在俯视时彼此交叉的方向上延伸)。由此，能够易于设计使复位活性区域Ra与浮置扩散区域FD重叠的布局。
(实施方式3)
参照图21及图22，在本实施方式的第一例中，基本上与图3及图4的实施方式1的第一例同样地，具有所谓的并列型的结构。然而，在本实施方式中，作为第一晶体管的两个复位晶体管RST配置在俯视时沿左右方向排列的、像素区域内的两个传输晶体管TX中的一个浮置扩散区域FD与另一个浮置扩散区域FD之间。并且，该两个复位晶体管RST配置成与像素区域内的两个传输晶体管TX各自(的浮置扩散区域FD)连接。
像素区域内的两个复位晶体管RST中的一个复位活性区域Ra与另一个复位活性区域Ra局部地在区域RRa重叠，两者配置成排列在一条直线上。但这种配置为一个例子，也可以不必须具有这种构成。
就以上点而言，本实施方式与作为第一晶体管的单一放大晶体管AMI配置在像素区域内的两个传输晶体管TX中的一个浮置扩散区域FD与另一个浮置扩散区域FD之间的实施方式1的结构不同。
在图21及图22中，尤其是，两个浮置扩散区域FD各自、它们之间的作为第一晶体管的两个复位晶体管RST配置成俯视时在图中的左右方向上排列在一条直线上。
放大晶体管AMI在俯视时将两个浮置扩散区域FD和它们之间的两个复位晶体管RST连结的一条直线的(图21及图22的左侧及右侧的)延长线上各配置有一个(每单一像素区域配置有两个)。换言之，两个放大晶体管AMI与两个浮置扩散区域FD各自在俯视时配置在一条直线上。并且，上述两个浮置扩散区域FD各自与它们之间的两个复位晶体管RST的例如复位活性区域Ra以在俯视时重叠的方式连接在一起。另外，上述两个浮置扩散区域FD的每一个和与其相邻的放大晶体管AMI的例如放大栅电极Ag经由例如接触点CT而与在图中的左右方向上呈一条直线状延伸的布线M1电连接。
例如在图22中，布线M1分两条配置。但图21、22的左侧的放大栅电极Ag、两个浮置扩散区域FD、右侧的放大栅电极Ag可以采用利用单一直线状的布线M1而全部连接在一起的方式。
也就是说，在本实施方式中，对单一像素区域内的两个传输晶体管TX各自各分配一个复位晶体管RST及一个放大晶体管AMI。另外，如图21及图22所示，在本实施方式中，在单一像素区域内配置有两个选择晶体管SEL。在此，与图3等同样地，选择栅电极Sg配置成在图中的上下方向上延伸，但该配置为一个例子，并不限于此。
此外，在本实施方式中也与实施方式1同样地，各像素区域中的作为第一晶体管的一对复位晶体管RST在该像素区域内，在两个传输栅电极Tg中的一个传输栅电极Tg与另一个传输栅电极Tg排列的图中的左右方向上配置在一个传输栅电极Tg与另一个传输栅电极Tg之间。另外，在本实施方式中也与实施方式1同样地，各像素区域中的作为第一晶体管的一对复位晶体管RST在该像素区域内，在两个光电二极管PD中的一个光电二极管PD与另一个光电二极管PD排列的图中的左右方向上配置在一个光电二极管PD与另一个光电二极管PD之间。
参照图23及图24，在本实施方式的第二例中，是将与图21及图22同样的结构与图5及图6的实施方式1的第二例同样地应用于所谓的对置型的结构的例子。从并列型的结构变更为对置型的结构，除了在图中的上下方向上相邻的两个像素区域的传输晶体管TX之间共用放大晶体管AMI及复位晶体管RST这一点以外，图23及图24的结构基本上与图21及图22的结构相同。因此，针对相同的要素标注相同的附图标记并不重复对其说明。
参照图25，用电路图来表示图21及图22的第一例、图23及图24的第二例则大致成为同样的结构。但如上所述，在针对单一传输晶体管TX分配一个复位晶体管RST、一个放大晶体管AMI及一个选择晶体管SEL这一点上，图25与图7不同。
参照图26，该概略剖视图中的结构为：在两个浮置扩散区域FD(也可以以与两个浮置扩散区域FD的一部分在俯视时重叠的方式配置有复位活性区域Ra)之间配置有两个复位晶体管RST，另外，在两个浮置扩散区域FD的外侧配置有两个放大晶体管AMI。另外，作为布线M1，除了布线M1a，M1b以外，还配置有朝向放大晶体管AMI的更外侧的选择晶体管SEL延伸的布线M1d。此外，本实施方式中的与图8的(A)的剖视图相同方向上的剖视图与图8的(A)相同，因此省略剖视图。
此外，除此以外的本实施方式的结构与实施方式1的结构大致相同，因此，针对相同的要素标注相同的附图标记并不重复对其说明。
接着，对本实施方式的作用效果进行说明。
如本实施方式那样，在图中的左右方向上夹设在两个浮置扩散区域FD(传输栅电极Tg、光电二极管PD)之间的第一晶体管可以为复位晶体管RST。另外，通过针对各传输晶体管TX各分配一个复位晶体管RST，能够在希望的时机进行将来自一个像素区域内的两个传输晶体管TX(光电二极管PD)各自的电信号向复位晶体管RST的传送。也就是说，例如，能够在同一时机将来自一个像素区域内的两个传输晶体管TX中的一个传输晶体管的电信号和来自另一个传输晶体管的电信号传送至复位晶体管RST。
因此，在本实施方式中，由于例如一个复位晶体管RST被两个传输晶体管TX共用，所以与需要从两个传输晶体管TX分别在不同的时机向复位晶体管RST传送的实施方式1等相比，能够迅速地进行传送电信号的处理。
(实施方式4)
参照图27及图28，在本实施方式的第一例中，基本上与图3及图4的实施方式1的第一例同样地，具有所谓的并列型的结构。但是，在本实施方式中，作为第一晶体管，放大晶体管AMI和复位晶体管RST双方在俯视时沿左右方向排列的、像素区域内的两个传输晶体管TX中的一个浮置扩散区域FD与另一个浮置扩散区域FD之间各配置一个。而且，该放大晶体管AMI及复位晶体管RST配置成与像素区域内的两个传输晶体管TX各自(的浮置扩散区域FD)连接。在这一点上，本实施方式与作为第一晶体管而仅使放大晶体管AMI或复位晶体管RST的某一个配置在像素区域内的两个传输晶体管TX中的一个浮置扩散区域FD与另一个浮置扩散区域FD之间的实施方式1～3的结构不同。
在图27及图28中，尤其是两个浮置扩散区域FD各自、它们之间的作为第一晶体管的放大晶体管AMI及复位晶体管RST配置成俯视时在图中的左右方向上排列成一条直线。另外，上述两个浮置扩散区域FD各自、与其相邻的放大晶体管AMI的放大栅电极Ag和复位晶体管RST的复位活性区域Ra经由例如接触点CT而与在图中的左右方向上呈一条直线状延伸的布线M1电连接。
两个浮置扩散区域FD之间的放大晶体管AMI的放大活性区域Aa与复位晶体管RST的复位活性区域Ra(在区域RAa)局部重叠，这是一个例子，也可以不必须具有这样的结构。
以上，在本实施方式中，与实施方式1同样地，复位晶体管RST及放大晶体管AMI针对每单一像素区域配置有一个。
此外，选择晶体管SEL可以配置在将上述放大晶体管AMI和复位晶体管RST等连结的一条直线的延长线上，但也可以配置在与该一条直线的延长线上不同的区域。另外，在单一像素区域中可以配置一个也可以配置两个。
此外，在本实施方式中也与实施方式1同样地，各像素区域中的作为第一晶体管的放大晶体管AMI及复位晶体管RST在该像素区域内，在两个传输栅电极Tg中的一个与另一个排列的图中的左右方向上配置在一个传输栅电极Tg与另一个传输栅电极Tg之间。另外，在本实施方式中也与实施方式1同样地，各像素区域中的作为第一晶体管的放大晶体管AMI及复位晶体管RST在该像素区域内，在两个光电二极管PD中的一个与另一个排列的图中的左右方向上配置在一个光电二极管PD与另一个光电二极管PD之间。
参照图29及图30，在本实施方式的第二例中，是将与图27及图28同样的结构与图5及图6的实施方式1的第二例同样地应用于所谓的对置型的结构的例子。从并列型的结构变更为对置型的结构，除了在图中的上下方向上相邻的两个像素区域的传输晶体管TX之间共用放大晶体管AMI及复位晶体管RST这一点以外，图29及图30的结构基本上与图27及图28的结构相同。因此，针对相同的要素标注相同的附图标记并不重复对其说明。
参照图31，该概略剖视图中的结构除了在两个浮置扩散区域FD之间配置有放大晶体管AMI和复位晶体管RST，放大栅电极Ag、复位活性区域Ra和浮置扩散区域FD经由接触点CT而与布线M1连接这一点以外，基本上具有与图8的(B)的实施方式1同样的结构。此外，本实施方式中的与图8的(A)的剖视图相同方向上的剖视图与图8的(A)相同，所以省略剖视图。另外，本实施方式的结构的电路图与图7相同，所以省略电路图。
此外，在上述内容中，作为配置在两个浮置扩散区域FD之间的第一晶体管，举出复位晶体管RST及放大晶体管AMI进行了说明，而作为第一晶体管也可以配置有选择晶体管SEL。
除此以外的本实施方式的结构与实施方式1的结构大致相同，因此，针对相同的要素标注相同的附图标记并不重复对其说明。
接着，对本实施方式的作用效果进行说明。
在本实施方式中，放大晶体管AMI和复位晶体管RST双方配置在两个浮置扩散区域FD(传输栅电极Tg、光电二极管PD)之间，在两个浮置扩散区域FD的外侧配置有放大晶体管AMI等。因此，与放大晶体管AMI和复位晶体管RST的至少一方配置在两个浮置扩散区域FD的外侧的实施方式1等相比，能够进一步缩短将第一晶体管和浮置扩散区域连接的布线M1的长度。因此，能够进一步减小布线M1的布线电容。
(实施方式5)
至此为止说明的各实施方式全部为，传输晶体管TX具有将光电二极管PD、传输栅电极Tg和浮置扩散区域FD配置成排列在(在各俯视图中的上下方向上)一条直线上的结构。然而，参照图32，传输晶体管TX也可以是在俯视时在相对于将光电二极管PD和传输栅电极Tg连结的直线的延伸方向弯曲的方向上具有浮置扩散区域FD的结构。
另外，至此为止说明的各实施方式全部为，作为第一晶体管的放大晶体管AMI等配置在将像素区域内的两个浮置扩散区域FD连结的直线上。然而，参照图32，作为该第一晶体管的例如放大晶体管AMI也可以配置在与将像素区域内的两个浮置扩散区域FD连结的一条直线上偏离的区域。在图32中，该像素区域内的放大晶体管AMI与将两个浮置扩散区域FD连结而成的直线相比配置在稍下方。另外，如图32那样，传输栅电极Tg的一部分可以配置在将两个浮置扩散区域FD连结而成的直线上，但传输栅电极Tg也可以配置在与该直线上偏离的区域。
例如配置在作为多个像素区域中的一个的第一像素区域内的第一晶体管优选配置在第一像素区域的(内置有光电二极管PD的)活性区域AR和从该活性区域AR看与第一像素区域中的两个浮置扩散区域FD侧(也就是图32及其他各实施方式中的下侧)相邻的第二像素区域的活性区域AR之间。换言之，在图32中，与第一晶体管相当的放大晶体管AMI优选配置在至少上侧(第一像素区域)的活性区域AR与下侧(第二像素区域)的活性区域AR之间。
此外，在图32中，作为第一晶体管而举出有放大晶体管AMI，作为第一晶体管，如上述各实施方式所示那样，可以配置有复位晶体管RST，也可以配置有放大晶体管AMI和复位晶体管RST双方。
另外，在图32中，作为第二晶体管，使复位晶体管RST配置在与将两个浮置扩散区域FD连结的直线偏离的区域(该直线的下侧)，但该第二晶体管也可以配置有例如放大晶体管AMI。
另外，针对配置有第二晶体管的位置及(栅电极延伸的)方向也不限于图32示出的情况。例如在图32中，传输栅电极Tg在图中的上下方向上延伸，放大栅电极Ag及复位栅电极Rg在图中的左右方向上延伸，但例如放大栅电极Ag及复位栅电极Rg也可以在图中的上下方向上延伸。
除此以外的本实施方式的结构与实施方式1的结构大致相同，针对相同的要素标注相同的附图标记并不重复对其说明。
接着，对本实施方式的作用效果进行说明。
如本实施方式那样，并非必须将第一晶体管配置在将一对浮置扩散区域FD连结的直线上，只要至少配置在相邻的一对活性区域AR之间的区域，就能够抑制从浮置扩散区域FD排布至第一晶体管的布线M1的长度(例如图15的比较例那样)变得过于长的不良情况。因此，能够缩小布线电容。
另外，通过采用本实施方式，能够扩大构成半导体器件的各晶体管的布局可应用的范围，使设计自由度提高。
以上，基于实施方式对由本发明人提出的发明具体地进行了说明，但本发明不限于上述实施方式，在不脱离其主旨的范围内当然能够进行各种各样的变更。
附图标记说明
Aa 放大活性区域、Ag 放大栅电极、AMI 放大晶体管、AR 活性区域、CT 接触点、DLR 切割线区域、FD 浮置扩散区域、FLT 彩色滤光片、GI 栅绝缘膜、II1，II2，II3，II4 层间绝缘膜、IMC 芯片区域、LNS 透镜、M1，M2，M3 布线、NR n型区域、PD 光电二极管、Ra 复位活性区域、Rg 复位栅电极、RST 复位晶体管、Sa 选择活性区域、SCW 半导体晶圆、SEL 选择晶体管、Sg 选择栅电极、SPR 表面p型区域、SPT 元件隔离膜、SUB 半导体衬底、Tg 传输栅电极、TX 传输晶体管。

Claims (20)

1.一种半导体器件，在半导体衬底上多个像素区域呈矩阵状排列，所述半导体器件的特征在于，
所述多个像素区域分别具有：
活性区域，其形成于所述半导体衬底；
两个光电转换元件，其在所述活性区域内彼此隔开间隔地配置；
两个浮动电容区域，其能够与所述两个光电转换元件分别构成用于传输通过光电转换所得到的电子的传输晶体管，将从所述光电转换元件输出的电信号取出并进行积累；以及
第一晶体管，其接收从所述传输晶体管输出的电信号，
所述多个像素区域中分别包括两个所述传输晶体管，两个所述传输晶体管分别具有所述两个光电转换元件的每一个和所述两个浮动电容区域的每一个，
所述第一晶体管在所述像素区域内，在两个所述浮动电容区域中的一个所述浮动电容区域与另一个所述浮动电容区域排列的方向上，配置在一个所述浮动电容区域与另一个所述浮动电容区域之间，
所述两个光电转换元件配置在单一的所述活性区域内。
2.如权利要求1所述的半导体器件，其特征在于，
所述两个浮动电容区域的每一个和所述第一晶体管在俯视时排列在一条直线上。
3.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管配置在第一像素区域的所述活性区域与第二像素区域的所述活性区域之间，所述第一像素区域为所述多个像素区域中配置有所述第一晶体管的像素区域，所述第二像素区域为从所述第一像素区域的所述活性区域来看与所述第一像素区域的一个所述浮动电容区域及另一个所述浮动电容区域侧相邻的像素区域。
4.如权利要求3所述的半导体器件，其特征在于，
一个所述浮动电容区域及另一个所述浮动电容区域被所述第一像素区域和所述第二像素区域共用。
5.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管为将来自两个所述传输晶体管的电信号放大的放大晶体管，
单个所述放大晶体管被两个所述传输晶体管共用。
6.如权利要求5所述的半导体器件，其特征在于，
所述多个像素区域还分别具有第二晶体管，该第二晶体管接收从所述第一晶体管输出的电信号，
所述两个浮动电容区域的每一个和所述第二晶体管在俯视时排列在一条直线上。
7.如权利要求6所述的半导体器件，其特征在于，
所述第二晶体管包括源极/漏极区域，
所述源极/漏极区域的某一个的至少一部分与所述两个浮动电容区域的某一个重叠。
8.如权利要求7所述的半导体器件，其特征在于，
所述第一晶体管包括第一栅电极，
所述第二晶体管包括第二栅电极，
所述第一栅电极与所述第二栅电极在俯视时沿彼此交叉的方向延伸。
9.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管为将所述传输晶体管所积累的电信号复位的复位晶体管，
两个所述复位晶体管配置成与两个所述传输晶体管分别连接。
10.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管包括将来自两个所述传输晶体管的电信号放大的放大晶体管、和将所述传输晶体管所积累的电信号复位的复位晶体管双方。
11.如权利要求1所述的半导体器件，其特征在于，
两个所述传输晶体管分别具有传输栅电极，
所述第一晶体管在所述像素区域内，在两个所述传输栅电极中的一个所述传输栅电极与另一个所述传输栅电极排列的方向上，配置在一个所述传输栅电极与另一个所述传输栅电极之间。
12.如权利要求11所述的半导体器件，其特征在于，
所述第一晶体管为将来自两个所述传输晶体管的电信号放大的放大晶体管，
单个所述放大晶体管被两个所述传输晶体管共用。
13.如权利要求12所述的半导体器件，其特征在于，
所述多个像素区域还分别具有第二晶体管，该第二晶体管接收从所述第一晶体管输出的电信号，
所述两个浮动电容区域的每一个和所述第二晶体管在俯视时排列在一条直线上。
14.如权利要求11所述的半导体器件，其特征在于，
所述第一晶体管为将所述传输晶体管所积累的电信号复位的复位晶体管，
两个所述复位晶体管配置成与两个所述传输晶体管分别连接。
15.如权利要求11所述的半导体器件，其特征在于，
所述第一晶体管包括将来自两个所述传输晶体管的电信号放大的放大晶体管、和将所述传输晶体管所积累的电信号复位的复位晶体管双方。
16.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管在所述像素区域内，在两个所述光电转换元件中的一个所述光电转换元件与另一个所述光电转换元件排列的方向上，配置在一个所述光电转换元件与另一个所述光电转换元件之间。
17.如权利要求16所述的半导体器件，其特征在于，
所述第一晶体管为将来自两个所述传输晶体管的电信号放大的放大晶体管，
单个所述放大晶体管被两个所述传输晶体管共用。
18.如权利要求17所述的半导体器件，其特征在于，
所述多个像素区域还分别具有第二晶体管，该第二晶体管接收从所述第一晶体管输出的电信号，
所述两个浮动电容区域的每一个和所述第二晶体管在俯视时排列在一条直线上。
19.如权利要求16所述的半导体器件，其特征在于，
所述第一晶体管为将所述传输晶体管所积累的电信号复位的复位晶体管，
两个所述复位晶体管配置成与两个所述传输晶体管分别连接。
20.如权利要求16所述的半导体器件，其特征在于，
所述第一晶体管包括将来自两个所述传输晶体管的电信号放大的放大晶体管、和将所述传输晶体管所积累的电信号复位的复位晶体管双方。
CN201480080447.2A 2014-07-09 2014-07-09 半导体器件 Active CN106537897B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010016295.7A CN111193888B (zh) 2014-07-09 2014-07-09 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/068288 WO2016006052A1 (ja) 2014-07-09 2014-07-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010016295.7A Division CN111193888B (zh) 2014-07-09 2014-07-09 半导体器件

Publications (2)

Publication Number Publication Date
CN106537897A CN106537897A (zh) 2017-03-22
CN106537897B true CN106537897B (zh) 2020-01-24

Family

ID=55063727

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010016295.7A Active CN111193888B (zh) 2014-07-09 2014-07-09 半导体器件
CN201480080447.2A Active CN106537897B (zh) 2014-07-09 2014-07-09 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010016295.7A Active CN111193888B (zh) 2014-07-09 2014-07-09 半导体器件

Country Status (5)

Country Link
US (1) US10199422B2 (zh)
JP (1) JP6362694B2 (zh)
CN (2) CN111193888B (zh)
TW (1) TWI655757B (zh)
WO (1) WO2016006052A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711005B2 (ja) * 2016-02-23 2020-06-17 株式会社リコー 画素ユニット、及び撮像素子
JP2018046088A (ja) * 2016-09-13 2018-03-22 セイコーエプソン株式会社 固体撮像装置及び電子機器
US10855941B2 (en) 2016-12-09 2020-12-01 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system
JP2024516752A (ja) * 2022-04-15 2024-04-17 北京小米移動軟件有限公司 固体撮像装置及びカメラ機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758314A (ja) * 1993-08-18 1995-03-03 Nec Corp 電荷結合素子
CN102629617A (zh) * 2011-02-04 2012-08-08 株式会社东芝 固体拍摄装置
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4255527B2 (ja) * 1997-10-20 2009-04-15 株式会社半導体エネルギー研究所 半導体装置
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP2008205639A (ja) * 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
EP2109143B1 (en) * 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP5493382B2 (ja) * 2008-08-01 2014-05-14 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
JP2013157883A (ja) 2012-01-31 2013-08-15 Sony Corp 固体撮像素子およびカメラシステム
US20150123173A1 (en) * 2013-11-01 2015-05-07 Silicon Optronics, Inc. 3d stacked image sensor with pmos components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758314A (ja) * 1993-08-18 1995-03-03 Nec Corp 電荷結合素子
CN102629617A (zh) * 2011-02-04 2012-08-08 株式会社东芝 固体拍摄装置
WO2014061820A1 (ja) * 2012-10-19 2014-04-24 株式会社ニコン 固体撮像素子

Also Published As

Publication number Publication date
CN111193888A (zh) 2020-05-22
JPWO2016006052A1 (ja) 2017-04-27
US20170110499A1 (en) 2017-04-20
TWI655757B (zh) 2019-04-01
TW201613081A (en) 2016-04-01
JP6362694B2 (ja) 2018-07-25
CN111193888B (zh) 2021-11-30
WO2016006052A1 (ja) 2016-01-14
CN106537897A (zh) 2017-03-22
US10199422B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
US11756976B2 (en) Photoelectric conversion apparatus, camera, and moving body
US10651225B2 (en) Band-pass filter for stacked sensor
KR102534249B1 (ko) 이미지 센서
CN109461747B (zh) 成像器件及电子装置
USRE46123E1 (en) Solid-state image sensor and method of manufacturing the same
US9437635B2 (en) Solid-state image sensor, method of manufacturing the same and camera
JP5696081B2 (ja) 固体撮像装置
TWI524512B (zh) Solid state image sensing device and solid state image sensing device
US8514308B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US20180358393A1 (en) Solid-state imaging element and manufacturing method thereof
CN106537897B (zh) 半导体器件
US10192910B2 (en) Image sensor
KR102564851B1 (ko) 이미지 센서
US20190181167A1 (en) Backside illuminated image sensor and method of manufacturing the same
KR102524998B1 (ko) 후면 조사형 이미지 센서 및 그 제조 방법
US9357186B2 (en) Solid-state imaging apparatus and camera
KR20220002291A (ko) 촬상 장치
CN111435667A (zh) 图像传感器
US9887233B2 (en) Semiconductor device and manufacturing method therefor
KR20190139035A (ko) 이미지 센서
JP5704848B2 (ja) 固体撮像装置およびカメラ
TW201803100A (zh) 半導體裝置及其製造方法
JP7236692B2 (ja) 光検出器及び光検出器の製造方法
CN118053885A (zh) 图像传感器和制造图像传感器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant