JP2017195330A - 撮像素子、撮像システム、および撮像素子の製造方法 - Google Patents

Abstract

【課題】瞳分割位相差方式の固体撮像素子に対しておいて、撮像特性を劣化させることなく、短瞳距離レンズの高入射角光に対する焦点検出精度を向上する。【解決手段】撮像素子は、分離帯により互いに分離され、第１の方向に沿って並ぶ複数の光電変換部、および、複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素を備えた、第１の画素群および第２の画素群を備える。第１の画素群を構成する画素内における分離帯の少なくとも一部の位置と、第２の画素群を構成する画素内における分離帯の少なくとも一部の位置とは、第１の方向にずれている。複数に分離された光電変換部が平面視において複数の転送ゲートに重なる部分の幅はそれぞれ等しい。【選択図】 図４

Description

本発明は撮像素子、撮像システム、および撮像素子の製造方法に関する。

ＣＭＯＳ型固体撮像素子において、焦点を検出する方式の一つとして瞳分割位相差方式が提案されている。特許文献１には、撮像画素群を構成する第１の画素と第２の画素の光電変換部の分割位置をずらし、または、ｘ方向およびｙ方向の分割数をそれぞれ互いに素の自然数にする構成が開示されている。この構成は、光電変換部の分割に伴い生じる低感度帯の影響を抑制させることを目的としている。

特開２０１２−２３５４４４号公報

瞳分割位相差方式の撮像素子において、焦点検出を精度良く行うためには、撮像光学系から入射した光を対称的に瞳分割して、対となる光電変換部に導く必要がある。一方、光電変換部が等間隔に分割された画素のみからなる場合、短瞳距離レンズの高入射角光に対して、特に周辺像高においては、入射光を対となる光電変換部に対称的に導くことが困難になる。

この問題に対する解決策の一つとしては、光電変換部の分割位置をずらすことが有効である。しかしながら、光電変換部の分割位置をずらすと、対となる光電変換部の電荷転送特性の差または電荷転送特性の劣化が生じ、ひいては焦点検出精度が低下する。また、焦点検出用の瞳分割画素が撮像画素を兼ねている場合には、撮像特性の低下という問題も生じ得る。特許文献１には、分離帯により不等間隔に分割された光電変換部が示されているが、上記問題点についての言及はない。

本発明は上記問題点を鑑みてなされたものであり、瞳分割位相差方式の撮像素子において、撮像特性を劣化させることなく、焦点検出精度を向上することを目的とする。

本発明の一実施形態における撮像素子は、分離帯により互いに分離され、第１の方向に沿って並ぶ複数の光電変換部、および、前記複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素を含む、第１の画素群および第２の画素群を備え、前記第１の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置と、前記第２の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置とは、前記第１の方向にずれており、前記複数の光電変換部が平面視において前記複数の転送ゲートに重なる部分の幅はそれぞれ等しい。

本発明の他の実施形態における撮像素子は、分離帯により互いに分離され、第１の方向に沿って並ぶ第１の光電変換部、および、第２の光電変換部と、前記第１の光電変換部の電荷を転送する第１の転送ゲートと、前記第２の光電変換部の電荷を転送する第２の転送ゲートとを、それぞれが有する複数の画素を備え、前記複数の画素の少なくとも１つの画素において、前記第１の方向に沿った前記分離部を通る線における前記第１の光電変換部の長さと前記第２の光電変換部の長さとの差よりも、平面視における前記第１の光電変換部と前記第１の転送ゲートとの重なった部分の電荷の転送方向に対して交差する方向に沿った幅と、平面視における前記第２の光電変換部と前記第２の転送ゲートとの重なった部分の電荷の転送方向に対して交差する方向に沿った幅との差が小さい。

本発明の他の実施形態における撮像素子の製造方法は、複数の光電変換部、前記複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素を備えた、第１の画素群および第２の画素群を備えた撮像素子の製造方法であって、半導体基板に前記複数の転送ゲートを形成する工程と、前記光電変換部が分離帯により第１の方向に複数に分離されるようにレジストパターンを形成する工程であって、（i）前記第１の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置と、前記第２の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置とが、前記第１の方向にずれており、（ii）前記複数の光電変換部が平面視において前記複数の転送ゲートに重なる部分の幅がそれぞれ等しく、（iii）前記分離帯は第１の分離部および第２の分離部を含み、前記第２の分離部は前記第１の分離部よりも転送ゲートから近くに位置し、前記第２の分離部は前記光電変換部を等間隔に分離するように、前記レジストパターンを形成する工程と、前記転送ゲートおよび前記レジストパターンを形成した後、前記半導体基板の法線方向とのなすチルト角が０°ではない注入方向からイオン注入する工程とを含み、前記チルト角をθ、前記注入方向を前記半導体基板の面に投影した方向と前記転送ゲートのゲート長方向とがなす角をα、前記イオン注入する工程を行う際の前記レジストパターンの膜厚をｈとすると、前記第１の分離部の長さがｈ・ｔａｎθ・ｃｏｓαよりも大きい。

本発明により、瞳分割位相差方式の撮像素子において、撮像特性を劣化させることなく、焦点検出精度を向上することができる。

第１の実施形態における撮像システムのブロック図である。 第１の実施形態における撮像素子のブロック図である。 第１の実施形態における画素部の画素配列の概略図である。 第１の実施形態における瞳分割パターンの概略図である。 第１の実施形態における瞳分割位相差方式の焦点検出の説明図である。 第２の実施形態における瞳分割パターンの概略図である。 第３の実施形態における画素部の画素配列の概略図である。 第３の実施形態における瞳分割パターンの概略図である。 第１の実施形態における撮像素子の製造方法の説明図である。 第１の実施形態における撮像素子の製造方法の説明図である。 第１の実施形態における光電変換部を形成する際のイオン注入工程の説明図である。

（第１の実施形態）
図１は、第１の実施形態における撮像素子１を備えた撮像システム１００のブロック図である。撮像システム１００は例えばスチルカメラ、ビデオカメラ、スマートフォン、タブレット型コンピュータなど、撮像機能を備えた装置であればその種類を問わない。図１に示すように、撮像光学系は、第１のレンズ群１０１、絞り１０２、第２のレンズ群１０３、第３のレンズ群１０４、光学的ローパスフィルタ１０５を含む。第１のレンズ群１０１は撮像光学系の先端に配置され、光軸方向に進退可能に保持される。絞り１０２は、その開口径を調節することで撮影時の光量調節を行う。第２のレンズ群１０３は、第１のレンズ群１０１の進退動作と連動して変倍作用（ズーム機能）を実現させる。第３のレンズ群１０４は、光軸方向の進退移動により焦点調節を行う。

光学的ローパスフィルタ１０５は、撮影画像の偽色やモアレを軽減するための光学素子である。撮像素子１は、レンズ群１０１、１０３、１０４によって結像された被写体像を光電変換（撮像）して撮像信号（画素信号）を生成する。ここでは、撮像素子１は瞳分割位相差方式のＣＭＯＳイメージセンサなどの固体撮像素子である。

撮像素子１から出力されるアナログの画像信号はＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）１０７によりデジタル信号（画像データ）に変換される。ＤＦＥ（Ｄｉｇｉｔａｌ Ｆｒｏｎｔ Ｅｎｄ）１０８は画像データに対して、所定の演算処理を施す。ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）１０９は、ＤＦＥ１０８から出力される画像データに対して補正処理、現像処理などを行なう信号処理装置である。また、ＤＳＰ１０９は、画像データから焦点ずれ量を算出するＡＦ（オートフォーカス）演算も行う。

記録媒体１１０には画像データが記録される。表示部１１１は撮影した画像や各種メニュー画面などを表示するためのものであり、液晶ディスプレイ（ＬＣＤ）などが使用される。ＲＡＭ１１２は画像データなどを一時的に記憶するものであり、ＤＳＰ１０９と接続されている。タイミングジェネレータ（ＴＧ）１１３は、撮像素子１に駆動信号を供給する。

ＣＰＵ（コントローラ、制御部）１１４は、ＡＦＥ１０７、ＤＦＥ１０８、ＤＳＰ１０９、ＴＧ１１３、絞り駆動回路１１５、シャッター駆動回路１２１の制御を行う。また、ＣＰＵ１１４は、ＤＳＰ１０９のＡＦ演算結果に基づいてフォーカス駆動回路１１６を制御する。ＣＰＵ１１４の動作プログラムはＲＯＭ１１９または不図示のメモリに記憶されている。

絞り駆動回路１１５は、絞りアクチュエータ１１７を駆動制御することにより絞り１０２を駆動する。フォーカス駆動回路１１６は、フォーカスアクチュエータ１１８を駆動制御することにより第３のレンズ群１０４を光軸方向に進退移動させ、これにより焦点調節を行う。ＲＯＭ１１９は、各種補正データ等を記憶するものである。メカニカルシャッター１２０は、静止画撮影時において撮像素子１への露光量を制御する。メカニカルシャッター１２０は、ライブビュー動作時や動画撮影時においては開状態を保持し、撮像素子１を露光し続ける状態となる。シャッター駆動回路１２１は、メカニカルシャッター１２０を制御する。

図２は本実施形態における撮像素子１のブロック図である。撮像素子１は、画素部２、垂直走査回路（ＶＳＲ）３、列増幅回路４、出力アンプ５、水平走査回路（ＨＳＲ）６を備える。画素部２は行方向および列方向に沿って二次元マトリクス状に配列された複数の画素を有する。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。図２においては、説明の簡略化のために３行３列の画素が示されているが、画素の数は限定されるものではない。なお、一部の画素はＯＢ（オプティカル・ブラック）画素として遮光されても良い。

画素２０は、第１、第２の光電変換部２０１ａ、２０１ｂ、第１、第２の転送トランジスタＭ１ａ、Ｍ１ｂ、浮遊拡散領域２０５、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を含む。第１の光電変換部２０１ａ、第２の光電変換部２０１ｂはフォトダイオードから構成されている。以下の説明は、画素２０を構成するトランジスタがＮチャネルＭＯＳトランジスタである例を示している。光電変換部２０１ａ、２０１ｂにはマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部２０１ａ、２０１ｂに入射する。このように、２つの光電変換部２０１ａ、２０１ｂは瞳分割された光電変換ユニット２０１を構成している。なお、光電変換ユニット２０１を構成する光電変換部の個数は２個に限定されず、それ以上の個数であっても良い。

転送トランジスタＭ１ａ、Ｍ１ｂは光電変換部２０１ａ、２０１ｂに対応して設けられ、それぞれのゲートには駆動パルスＰＴＸＡ、ＰＴＸＢが印加される。駆動パルスＰＴＸＡ、ＰＴＸＢがハイレベルとなると、転送トランジスタＭ１ａ、Ｍ１ｂがオン（導通状態）となり、光電変換部２０１ａ、２０１ｂの信号が増幅トランジスタＭ３の入力ノードである浮遊拡散領域２０５に転送される。また、駆動パルスＰＴＸＡ、ＰＴＸＢがローレベルとなると、転送トランジスタＭ１ａ、Ｍ１ｂはオフ（非導通状態）となる。転送トランジスタＭ１ａ、Ｍ１ｂをオンまたはオフすることにより、光電変換部２０１ａ、２０１ｂの電荷を独立に浮遊拡散領域２０５に転送することができる。増幅トランジスタＭ３は、浮遊拡散領域２０５に転送された電荷に基づく信号を列信号線４１へ出力する。

リセットトランジスタＭ２のソースは浮遊拡散領域２０５に接続され、ゲートには駆動パルスＰＲＥＳが印加される。駆動パルスＰＲＥＳがハイレベルとなると、リセットトランジスタＭ２はオンとなり、浮遊拡散領域２０５にリセット電圧が供給される。選択トランジスタＭ４は増幅トランジスタＭ３と列信号線４１との間に設けられており、選択トランジスタＭ４のゲートには駆動パルスＰＳＥＬが印加される。駆動パルスＰＳＥＬがハイレベルとなると、増幅トランジスタＭ３と列信号線４１とが電気的に導通する。

列信号線４１は列毎に設けられており、列信号線４１には電流源４２が電気的に接続されている。電流源４２は列信号線４１を介して増幅トランジスタＭ３のソースにバイアス電流を供給し、増幅トランジスタＭ３はソースフォロアとして動作する。

垂直走査回路３は、各行の転送トランジスタＭ１ａ、Ｍ１ｂ、リセットトランジスタＭ２、選択トランジスタＭ４のそれぞれのゲートに駆動パルスを供給する。駆動パルスは、行ごと、順次、もしくはランダムに供給される。垂直走査回路３は、転送トランジスタＭ１ａ、Ｍ１ｂのいずれかを導通状態にする読み出しモード、および、転送トランジスタＭ１ａ、Ｍ１ｂをともに導通状態にする読み出しモードを実行可能である。

読み出し回路としての列増幅回路４は列ごとに設けられ、列信号線４１に直接もしくはスイッチを介して接続されている。列増幅回路４は演算増幅器４００、基準電圧源４０２、入力容量ＣＯ、フィードバック容量Ｃｆ、保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２、スイッチ４０１、４０３〜４１０を備える。

入力容量ＣＯの第１ノードは列信号線４１に電気的に接続され、第２ノードは演算増幅器４００の反転入力ノードに電気的に接続される。フィードバック容量Ｃｆの第１ノードは、演算増幅器４００の反転入力ノードおよび入力容量ＣＯの第２ノードに電気的に接続される。フィードバック容量Ｃｆの第２ノードは演算増幅器４００の出力ノードに電気的に接続される。

スイッチ４０１はフィードバック容量Ｃｆと並列に設けられており、演算増幅器４００の反転入力ノードと出力ノードとの間のフィードバック経路の電気的接続を制御する。スイッチ４０１がオフになると、演算増幅器４００は入力容量ＣＯの容量値およびフィードバック容量Ｃｆの容量値の比で定められるゲインで列信号線４１の信号を反転増幅する。スイッチ４０１がオンになると、演算増幅器４００はボルテージ・フォロアとして動作する。基準電圧源４０２は基準電圧Ｖｒｅｆを演算増幅器４００の非反転入力ノードに供給する。演算増幅器４００の反転入力ノードおよび非反転入力ノードは仮想短絡されることにより、反転入力ノードの電圧も基準電圧Ｖｒｅｆとなる。

演算増幅器４００の出力はスイッチ４０３〜４０６を介して保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２にそれぞれ出力される。保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２は演算増幅器４００からの出力を保持する容量である。保持容量ＣＴＳ１には光電変換部２０１ａの光電変換時における輝度信号が保持され、保持容量ＣＴＳ２には光電変換部２０１ａ、２０１ｂの光電変換時における輝度信号が保持される。保持容量ＣＴＮ１、ＣＴＮ２にはリセット時における信号が保持される。スイッチ４０３〜４０６は保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２と演算増幅器４００との間の電気経路に設けられ、演算増幅器４００の出力ノードと、保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２との電気的導通を制御する。スイッチ４０３は駆動パルスＰＴＳＡによって制御され、スイッチ４０５は駆動パルスＰＴＳＡＢによって制御される。また、スイッチ４０４、４０６は駆動パルスＰＴＮによって制御される。

スイッチ４０７〜４１０は、水平走査回路６からの信号に基づきオンとなり、保持容量ＣＴＳ１、ＣＴＳ２、ＣＴＮ１、ＣＴＮ２に保持された信号を水平出力線５０１、５０２へ出力する。水平出力線５０１には保持容量ＣＴＳ１、ＣＴＳ２に保持された輝度信号が出力され、水平出力線５０２には保持容量ＣＴＮ１、ＣＴＮ２に保持されたリセット信号が出力される。出力アンプ５は差動増幅器を含み、水平出力線５０１、５０２に出力された信号の差分を外部へ出力する。すなわち、相関二重サンプリング（ＣＤＳ）により、輝度信号からノイズ成分が除去された信号が出力アンプ５から出力される。なお、出力アンプ５においてＣＤＳを行わずに、撮像素子の外部においてＣＤＳを行っても良い。水平走査回路６はシフトレジスタを備え、列増幅回路４に駆動パルスを順次供給することにより、列増幅回路４からの信号を水平出力線５０１、５０２に出力させる。以上の構成により、光電変換部２０１ａ、２０１ｂのそれぞれの信号を加算した（Ａ＋Ｂ）信号、光電変換部２０１ａのＡ信号を得ることができる。（Ａ＋Ｂ）信号は画像信号として用いられる。光電変換部２０１ｂのＢ信号は（Ａ＋Ｂ）信号からＡ信号を減算することで求められる。なお、減算を行わずに、光電変換部２０１ｂからのＢ信号を独立に読み出しても良い。Ａ信号、Ｂ信号は位相差検出のための焦点検出信号として用いられる。

図３は、本実施形態における画素部２の画素配列の概略図であって、６列×６行分の画素２０を示している。図３に示す６列×６行の画素配列が面上に繰り返し多数配置され、高解像度画像の取得が可能である。画素部２にはカラーフィルタがベイヤ配列に従って配置され、奇数行の画素２０には、左から順にＲ（赤）とＧ（緑）のカラ―フィルタが交互に配置されている。また、偶数行の画素２０には、左から順にＧとＢ（青）のカラ―フィルタが交互に配置されている。なお、本発明の効果はモノクロ撮像素子であっても得られ、カラーフィルタは必ずしも必要ではない。また、シアン、マゼンタ、イエローなどの補色のカラーフィルタを用いても良い。

それぞれの画素２０は分離帯により互いに分離された複数の光電変換部２０１ａ、２０１ｂ、マイクロレンズ２０７を備える。光電変換部２０１ａ、２０１ｂは１つのマイクロレンズ２０７を共有している。本実施形態では、すべての画素２０の光電変換部２０１ａ、２０１ｂは第１の方向としての水平方向（＋ｘ方向または−ｘ方向）に２分割されており、水平方向に沿って並ぶ。分割（分離）された光電変換部２０１ａ、２０１ｂの出力信号は独立して読み出すことができる。画素部２は瞳分割パターンの異なる第１の画素群、第２の画素群、第３の画素群から構成されている。第１〜第３の画素群のいずれかの画素群の画素における分離帯の少なくとも一部の位置と、他の画素群の画素における分離帯の少なくとも一部の位置とは、分割方向（第１の方向）にずれている。なお、以下の説明において、水平方向（＋ｘ方向または−ｘ方向）を分割方向（第１の方向）とするが、垂直方向（＋ｙ方向または−ｙ方向）を分割方向としても良い。

第１の画素群の画素２０Ａにおいて、光電変換部２０１ａ（Ｒ１ａ、Ｇ１ａ、Ｂ１ａ）、光電変換部２０１ｂ（Ｒ１ｂ、Ｇ１ｂ、Ｂ１ｂ）の分割位置は、第２、第３の画素群を構成する画素２０Ｂ、２０Ｃにおける分割位置に対して−ｘ方向にずれている。また、第２の画素群の画素２０Ｂにおいて、光電変換部２０１ａ（Ｒ２ａ、Ｇ２ａ、Ｂ２ａ）、光電変換部２０１ｂ（Ｒ２ｂ、Ｇ２ｂ、Ｂ２ｂ）の分割位置は、第１、第３の画素群における分割位置に対して＋ｘ方向にずれている。第３の画素群の画素２０Ｃにおいて、光電変換部２０１ａ（Ｒ３ａ、Ｇ３ａ、Ｂ３ａ）、光電変換部２０１ｂ（Ｒ３ｂ、Ｇ３ｂ、Ｂ３ｂ）の分割位置は画素中心線上にある。

図４は第１の実施形態における画素の瞳分割パターンの概略図であって、平面視における画素の一部を示している。図４（ａ）は第１の画素群の画素２０Ａの瞳分割パターンを示している。第１の画素群の画素２０Ａにおいて、光電変換部２０１ａ（Ｒ１ａ、Ｇ１ａ、Ｂ１ａ）、２０１ｂ（Ｒ１ｂ、Ｇ１ａ、Ｂ１ａ）は分離帯２０２Ａによって互いに分割され、ｘ方向（第１の方向）に沿って並んでいる。分離帯２０２Ａは第１〜第３の分離部２０２Ａａ〜２０２Ａｃから構成される。第１の分離部２０２Ａａは、画素中心線Ｃに対して水平方向（−ｘ方向）に距離ｄだけずれている。すなわち、第１の方向に沿った第１の分離部２０２Ａａを通る線における第１の光電変換部２０１ａの長さと第２の光電変換部２０１ｂの長さとの差は距離ｄである。第２の分離部２０２Ａｂは画素中心線Ｃ上に位置し、第３の分離部２０２Ａｃは第１の分離部２０２Ａａ、第２の分離部２０２Ａｂを連結している。第２の分離部２０２Ａｂは分離部２０２Ａａ、２０２Ａｃよりも転送ゲートポリシリコン２０４ａ、２０４ｂの近くに位置している。第２の分離部２０２Ａｂは画素中心線Ｃ上に位置し、光電変換部２０１ａ、２０１ｂを等間隔に分割している。ここで、画素中心線Ｃは、光電変換ユニット２０１を水平方向において等分する仮想線である。光電変換部２０１ａ、２０１ｂは画素中心線Ｃに対して非対称に分割されており、光電変換部２０１ｂの面積は光電変換部２０１ａの面積よりも大きい。

転送ゲートポリシリコン２０４ａ、２０４ｂは転送トランジスタＭ１ａ、Ｍ１ｂのゲートとして機能する。光電変換部２０１ａおよび浮遊拡散領域２０５ａは転送トランジスタＭ１ａのソース／ドレイン領域を共有している。転送ゲートポリシリコン２０４ａに電圧を印加することにより、光電変換部２０１ａから浮遊拡散領域２０５ａに電荷が転送される。同様に、光電変換部２０１ｂおよび浮遊拡散領域２０５ｂは転送トランジスタＭ１ｂのソース／ドレイン領域を共有している。転送ゲートポリシリコン２０４ｂに電圧を印加することにより、光電変換部２０１ｂから浮遊拡散領域２０５ｂに電荷が転送される。

転送ゲートポリシリコン２０４ａ、２０４ｂの一部は、平面視において光電変換部２０１ａ、２０１ｂと重なっている。転送ゲートポリシリコン２０４ａ、２０４ｂのそれぞれの幅の方向は一致している。第１の光電変換部２０１ａが第１の転送ゲートポリシリコン２０４ａと重なる部分の幅Ｗ１は、第２の光電変換部２０１ｂが第２の転送ゲートポリシリコン２０４ｂと重なる部分の幅Ｗ２と等しい。このため、転送トランジスタＭ１ａ、Ｍ１ｂの電荷転送の特性を同等にすることができる。すなわち、光電変換部２０１ａ、２０１ｂを非対称に分割しながらも、電荷転送特性の対称性を維持することが可能となる。

図４（ｂ）は第２の画素群の画素２０Ｂの瞳分割パターンを示している。光電変換部２０１ａ（Ｒ２ａ、Ｇ２ａ、Ｂ２ａ）、２０１ｂ（Ｒ２ｂ、Ｇ２ａ、Ｂ２ａ）は分離帯２０２Ｂによって分割されている。分離帯２０２Ｂは分離部２０２Ｂａ〜２０２Ｂｃから構成される。図４（ａ）とは異なり、第１の分離部２０２Ｂａは画素中心線Ｃに対して＋ｘ方向に距離ｄだけ偏心して位置している。第２の分離部２０２Ｂｂは画素中心線Ｃ上に位置し、第３の分離部２０２Ｂｃは第１の分離部２０２Ｂａ、第２の分離部２０２Ｂｂを連結している。図４（ｂ）においても、重なり部分の幅Ｗ１は重なり部分の幅Ｗ２と等しい。

図４（ｃ）は第３の画素群の画素２０Ｃの瞳分割パターンを示している。光電変換部２０１ａ（Ｒ３ａ、Ｇ３ａ、Ｂ３ａ）、２０１ｂ（Ｒ３ｂ、Ｇ３ａ、Ｂ３ａ）は分離帯２０２Ｃによって画素の中心で水平方向に分割されている。分離帯２０２Ｃは直線状をなし、画素中心線Ｃ上に位置している。図４（ｃ）においても、重なり部分の幅Ｗ１は重なり部分の幅Ｗ２と等しい。

図４（ａ）〜（ｃ）において、光電変換部２０１ａ、２０１ｂの電荷に基づく信号を独立に読み出すことにより、焦点検出を行うことができる。一方、光電変換部２０１ａ、２０１ｂの電荷に基づく信号を合成することにより、通常の撮影画像の信号を形成することが可能となる。

図５は瞳分割位相差方式の焦点検出を説明するための図である。図５（ａ）は本実施形態における画素２０の概略断面図を示している。画素２０は瞳分割位相差方式の固体撮像素子を構成し、対をなす光電変換部２０１ａ、２０１ｂの上方（＋ｚ方向）には１つのマイクロレンズ２０７が形成されている。マイクロレンズ２０７の上方にはさらに図１の撮像光学系（１０１〜１０５）が設けられている。撮像光学系からの光束Ｒは、マイクロレンズ２０７を介して受光面２０６に導かれる。

図５（ｂ）、（ｃ）は撮像光学系（＋ｚ方向）から受光面２０６を見た図である。光束Ｒはマイクロレンズ２０７によって集光され、射出瞳像Ｒ１として受光面２０６に投影される。瞳分割位相差方式の固体撮像素子において焦点検出を精度良く行うためには、撮像光学系から入射した光束を対称に瞳分割して、対となる光電変換部２０１ａ、２０１ｂに導く必要がある。図５（ｂ）は、撮像領域のほぼ中央に位置している画素２０を表している。この画素２０において、射出瞳像Ｒ１は、対となる光電変換部２０１ａ、２０１ｂにほぼ均等に分割されて投影される。この場合、光電変換部２０１ａ、２０１ｂのそれぞれに生じる電荷はほぼ等しくなる。図５（ｃ）は撮像領域の端に位置する画素２０を表している。この画素において、射出瞳像Ｒ１は、対となる光電変換部２０１ａ、２０１ｂに非対称に分割されて投影され、光電変換部２０１ａ、２０１ｂのそれぞれに生じる電荷に差が生じる。すなわち、撮像領域における画素２０の位置によって、画素２０から読み出された信号が異なり、焦点検出精度が低下してしまう。特に、短瞳距離レンズの高入射角光に対しては、撮像領域の端に位置する画素２０において、射出瞳像Ｒ１の対称性が悪化し、焦点検出が困難となる。

この問題に対し、本実施形態の撮像装置は、光電変換部２０１ａ、２０１ｂの分割位置の異なる第１〜第３の画素群を備える。第１の画素群の画素２０Ａにおいては、光電変換部２０１ａ、２０１ｂは画素中心から―ｘ方向に偏心した分離帯２０２Ａによって分割されている。また、第２の画素群の画素２０Ｂにおいては、光電変換部２０１ａ、２０１ｂは画素中心線Ｃから＋ｘ方向に偏心した分離帯２０２Ｂにより分割されている。また、第３の画素群の画素２０Ｃにおいては、光電変換部２０１ａ、２０１ｂは画素中心の分離帯２０２Ｃによって分割されている。本実施形態によれば、射出瞳像Ｒ１の偏心位置に応じて、第１〜第３の画素群の画素信号を適宜選択することにより、焦点検出精度の低下を抑えることができる。

例えば、図５（ｃ）のように射出瞳像Ｒ１が＋ｘ方向にずれている場合には、第２の画素群の画素２０Ｂからの信号を用いて焦点検出が行われる。画素２０Ｂの光電変換部２０１ａ、２０１ｂは、＋ｘ方向に偏心した位置で分割されている。射出瞳像Ｒ１は光電変換部２０１ａ、２０１ｂに対称に投影されるため、第２の画素群の画素２０Ｂの信号を用いて焦点検出を行うことで、焦点検出精度を維持することができる。

一方、射出瞳像Ｒ１が−ｘ方向にずれている場合には、第１の画素群の画素２０Ａからの信号を用いて焦点検出が行われる。画素２０Ａの光電変換部２０１ａ、２０１ｂは、−ｘ方向に偏心した位置で分割されているため、射出瞳像Ｒ１は光電変換部２０１ａ、２０１ｂに対称に投影される。従って、この場合においても、焦点検出精度を維持することができる。なお、第１〜第３の画素群の選択は図１に示されたＣＰＵ１１４、ＤＳＰ１０９において行い得る。

さらに、本実施形態では、第１〜第３の画素群の画素２０Ａ〜２０Ｃにおいて、光電変換部２０１ａ、２０１ｂが転送ゲートポリシリコン２０４ａ、２０４ｂと重なる部分の幅Ｗ１、Ｗ２は互い等しい。すなわち、光電変換部２０１ａと転送ゲートポリシリコン２０４ａと重なった部分の電荷の転送方向に対して交差する方向に沿った幅Ｗ１は、光電変換部２０１ｂと転送ゲートポリシリコン２０４ｂと重なった部分の電荷の転送方向に対して交差する方向に沿った幅Ｗ２に等しい。これにより、光電変換部２０１ａ、２０１ｂの分割位置が偏心していたとしても、電荷転送特性が非対称となるのを抑制することができる。このため、光電変換部が等間隔に分割された画素のみからなる瞳分割位相差方式の固体撮像素子と同等の撮像特性を得ることができる。なお、幅Ｗ１、Ｗ２は必ずしも同一でなくても良く、幅Ｗ１、Ｗ２の差が、ｘ方向における第１の光電変換部２０１ａの長さと第２の光電変換部２０１ｂの長さとの差（距離ｄ）より小さい限り、電荷転送特性の対称性のずれを低減することができる。

次に、図９〜図１１を用いて、本実施形態における撮像素子の製造方法を説明する。図９は、図４（ａ）のＩ―Ｉ’に沿った断面を表し、図１０は図４（ａ）のII−II’に沿った断面を表している。半導体基板２００は例えばシリコン半導体基板であり、半導体基板２００の撮像領域に例えばＰ型半導体のウェル２００ａを形成する。半導体基板２００に素子分離部を形成した後にゲート酸化膜２０８、ポリシリコン膜２０４’を成膜する。次いでポリシリコン膜２０４’の上にフォトレジストの塗布・露光・現像を行ってフォトレジストパターン２０３を形成する（図９（ａ）、図１０（ａ））。

次いで、フォトレジストパターン２０３をマスクとしてポリシリコン膜２０４’をエッチングしフォトレジストパターン２０３と同様にパターニングする。これにより、転送ゲートポリシリコン２０４ａが形成される（図９（ｂ）、図１０（ｂ））。次に、光電変換部２０１ａ、２０１ｂを形成するためのイオン注入用マスクとしてフォトレジストパターン２０９を形成する。フォトレジストパターン２０９は、基板の一部を覆うように形成され光電変換部２０１ａ、２０１ｂを形成するための開口を有している。フォトレジストパターン２０３、２０９をマスクとして、イオン注入を行い、光電変換部２０１ａ、２０１ｂを形成する（図９（ｃ）、図１０（ｃ））。図１０（ｃ）に示されたように、開口の中央のフォトレジストパターン２０９の下部にはイオンが注入されず、光電変換部２０１ａ、２０１ｂを分割する分離帯２０２Ａが形成される。この後、フォトレジストパターン２０３、２０９を除去する（図９（ｄ）、図１０（ｄ））。さらに、図５（ａ）に示されたように、絶縁膜、遮光膜、配線層、ビア、マイクロレンズ、保護層等を形成し、画素２０Ａ〜２０Ｃを得る。

図１１は、図９（ｃ）、図１０（ｃ）の光電変換部２０１ａ、２０１ｂを形成する際のイオン注入工程を示し、図４（ａ）、（ｂ）のＩ―Ｉ’に沿った断面を表している。ウェル２００ａには、光電変換部２０１ａの蓄積領域２０１１、転送トランジスタＭ１のドレイン領域（浮遊拡散領域）２０５が形成されている。蓄積領域２０１１はＮ型の半導体で形成されており、表面は濃いＰ型の半導体層２０１２で覆われている。電荷転送用領域２０１３は蓄積領域２０１１の電荷をドレイン（浮遊拡散領域）２０５ａに転送する転送トランジスタＭ１のソースとして機能する。ゲート酸化膜２０８は例えばシリコン酸化膜であって、光電変換部２０１ａ、２０１ｂ、ドレイン（浮遊拡散領域）２０５を覆うように形成されている。転送ゲートポリシリコン２０４ａはゲート酸化膜２０８上に形成され、転送ゲートポリシリコン２０４ａの一部は平面視において光電変換部２０１ａの電荷転送用領域２０１３と重なっている。

フォトレジストパターン２０９は光電変換部２０１ａの蓄積領域２０１１および電荷転送用領域２０１３を形成するイオン注入工程におけるマスクである。ここで、図１１に示すように、半導体基板２００の法線方向をｚ軸、転送ゲートポリシリコン２０４ａのゲート長方向をｙ軸、ゲート幅方向をｘ軸と定義する。

本実施形態において、電荷転送用領域２０１３は転送ゲートポリシリコン２０４ａに対して自己整合的に形成され、イオン注入は、ｚ軸に対して所定角度傾いた、０°ではない注入方向６１０から行われる。しかし、このように傾いた注入方向６１０からイオン注入を行うと、フォトレジストパターン２０９の陰になる領域６１２にはイオンが注入されない。

注入方向６１０とｚ軸の−方向とのなす角（チルト角）をθ、注入方向６１０をｘｙ平面に投影したベクトル６１１とｙ軸の＋方向とのなす角をα、フォトレジストパターン２０９の膜厚をｈとすると、領域６１２のｙ方向の長さＬ２はｈ・ｔａｎθ・ｃｏｓαで表される。よって、電荷転送用領域２０１３を形成するためには、少なくとも転送ポリシリコン２０４のエッジ２０４１とフォトレジストパターン２０９のエッジ２０９１の間の距離はｈ・ｔａｎθ・ｃｏｓαで表される長さＬ２よりも大きいことが好ましい。この長さＬ２は、図４（ａ）、（ｂ）において、分離帯２０２Ａ、２０２Ｂのうちの、光電変換部を等間隔に分割する第２の分離部２０２Ａ３、２０２Ｂ３の長さＬ１に相当する。すなわち、分離帯２０２Ａ、２０２Ｂの第２の分離部２０２Ａ３、２０２Ｂ３の長さＬ１はｈ・ｔａｎθ・ｃｏｓαで表される長さＬ２よりも長いことが好ましい。

このようにして得られた画素２０Ａ〜２０Ｃは以下の構成を備える。すなわち、（i）第１〜第３の画素群を構成する画素２０Ａ〜２０Ｃにおける分離帯の少なくとも一部の位置と、他の画素群を構成する画素における分離帯の少なくとも一部の位置とが、分割方向にずれている。（ii）複数の光電変換部２０１ａ、２０２ｂが平面視において複数の転送ゲートポリシリコン２０４ａ、２０４ｂに重なる部分の幅はそれぞれ等しい。（iii）分離帯２０２Ａ、２０２Ｂは第１の分離部２０２Ａａ、２０２Ｂａおよび第２の分離部２０２Ａｂ、２０２Ｂｂを含む。第２の分離部２０２Ａｂ、２０２Ｂｂは第１の分離部２０２Ａａ、２０２Ｂａよりも転送ゲートポリシリコンの近くに位置し、第２の分離部２０２Ａｂ、２０２Ｂｂは光電変換部２０１ａ、２０１ｂを等間隔に分割している。

本実施形態によれば、光電変換部の分割位置の異なる画素群を設けながらも、光電変換部の分割位置の偏心に伴って生じ得る電荷転送特性の劣化を抑制することができる。また、本実施形態による撮像素子の製造方法によれば、イオン注入の角度に従い、分離帯の各部の長さを最適に設計することが可能となる。

（第２の実施形態）
第２の実施形態における撮像素子について、第１の実施形態と異なる構成を中心に説明する。図６は第２の実施形態における撮像画素群を構成する画素の分割パターンの概略図であって、平面視における画素の一部を示している。図６（ａ）は第１の画素群の画素２１Ａ、図６（ｂ）は第２の画素群の画素２１Ｂ、図６（ｃ）は第３の画素群の画素２１Ｃをそれぞれ示している。第１の実施形態と同様に、光電変換部２０１ａ、２０１ｂは分離帯２０２Ａ、２０２Ｂ、２０２Ｃにより水平方向（ｘ方向）に分割されている。分離帯２０２Ａは画素中心線Ｃから−ｘ方向に距離ｄだけ偏心し、分離帯２０２Ｂは画素中心線Ｃから＋ｘ方向に距離ｄだけ偏心している。また、分離帯２０２Ｃは画素中心線Ｃの位置にある。

本実施形態においては、第１および第２の画素群における分離帯２０２Ａ、２０２Ｂは第３の画素群の分離帯２０２Ｃと同様に直線状をなしている。転送ゲートポリシリコン２０４ａ、２０４ｂは、ｘ方向およびｙ方向に対して４５°傾斜して配置され、それぞれの幅の方向が直交している。また、転送ゲートポリシリコン２０４ａ、２０４ｂは平面視において光電変換部２０１ａ、２０１ｂの角部と重なっている。第１の光電変換部２０１ａが第１の転送ゲートポリシリコン２０４ａと重なる部分の幅Ｗ１は、第２の光電変換部２０１ｂが第２の転送ゲートポリシリコン２０４ｂと重なる部分の幅Ｗ２と等しい。このため、転送トランジスタＭ１ａ、Ｍ１ｂの電荷転送の特性を同等にすることができる。すなわち、光電変換部２０１ａ、２０１ｂを非対称に分割しながらも、電荷転送特性の対称性を維持することが可能となる。なお、幅Ｗ１、Ｗ２の差を距離ｄよりも小さくすることにより、電荷転送特性の対称性のずれを低減することができる。

本実施形態においても、射出瞳像の偏心に応じて、第１〜第３の画素群の画素信号を適宜選択することにより、焦点検出精度の低下を抑えることができる。射出瞳像が＋ｘ方向にずれている場合には、第２の画素群の画素信号を用いて焦点検出を行うことができる。また、射出瞳像が−ｘ方向にずれている場合には、第１の画素群の画素信号を用いて焦点検出を行うことができる。このように、射出瞳像の偏心に応じて、第１〜第３の画素群を適宜選択することにより、射出瞳像を光電変換部２０１ａ、２０１ｂに対称に投影し、焦点検出精度を維持することが可能となる。

本実施形態においては、第１の画素群の分離帯２０２Ａと第２の画素群の分離帯２０２Ｂは直線状をなし、分離帯２０２Ａ、２０２Ｂの全体が画素中心線Ｃから距離ｄだけ偏心している。分離帯２０２Ａ、２０２Ｂにおいて画素中心線Ｃから偏心している部分の長さは第１の実施形態における第１の分離部２０２Ａａ、２０２Ｂａより長い。画素中心線Ｃに対する光電変換部２０１ａ、２０１ｂの分割位置はｙ方向において一定となり、射出瞳像のｘ方向のずれに対して、瞳分割の対称性を維持する効果を高めることができる。

（第３の実施形態）
第３の実施形態における撮像素子について、第１および第２の実施形態と異なる構成を中心に説明する。図７は、第３の実施形態における画素部２の画素配列の概略図であって、５列×５行分の画素２２を示している。画素２２は分離帯により４個に分割された第１〜第４の光電変換部２０１ａ〜２０１ｄ、円形で示されたマイクロレンズ２０７を備え、各画素２２にはＲ、Ｇ、Ｂのカラーフィルタがベイヤ配列に従って配置されている。Ｒの画素２２は第１の光電変換部２０１ａ（Ｒ１ａ〜Ｒ５ａ）、第２の光電変換部２０１ｂ（Ｒ１ｂ〜Ｒ５ｂ）、第３の光電変換部２０１ｃ（Ｒ１ｃ〜Ｒ５ｃ）、および第４の光電変換部（Ｒ１ｄ〜Ｒ５ｄ）を備える。Ｇの画素２２は第１の光電変換部２０１ａ（Ｇ１ａ〜Ｇ５ａ）、第２の光電変換部２０１ｂ（Ｇ１ｂ〜Ｇ５ｂ）、第３の光電変換部２０１ｃ（Ｇ１ｃ〜Ｇ５ｃ）、および第４の光電変換部２０１ｄ（Ｇ１ｄ〜Ｇ５ｄ）を含む。また、Ｂの画素２２は第１の光電変換部２０１ａ（Ｂ１ａ〜Ｂ５ａ）、第２の光電変換部２０１ｂ（Ｂ１ｂ〜Ｂ５ｂ）、第３の光電変換部２０１ｃ（Ｂ１ｃ〜Ｂ５ｃ）、および第４の光電変換部２０１ｄ（Ｂ１ｄ〜Ｂ５ｄ）を含む（Ｂ３ａ、Ｂ３ｂ、Ｂ３ｃおよびＢ３ｄは不図示）。なお、本発明の効果はモノクロ撮像素子であっても得られ、カラーフィルタは必ずしも必要ではない。

図８は第３の実施形態における画素の瞳分割パターンの概略図であって、平面視における画素の一部を示している。本実施形態では、画素２２の光電変換ユニット２０１は４分割されており、分割された各々の光電変換部２０１ａ〜２０１ｄの画素信号は転送トランジスタを介して独立に読み出すことができる。

画素部２は、図８（ａ）〜（ｅ）に示すように、分割パターンが異なる５種類の画素群から構成される。
図８（ａ）は第１の画素群の画素２２Ａを示している。光電変換ユニット２０１は、第１の分離帯２０２Ａ１、第２の分離帯２０２Ａ２により４分割されている。分離帯２０２Ａ１、２０２Ａ２は互いに直交し、画素中心（光電変換ユニット２０１の中心）Ｃ’から−ｘ方向、＋ｙ方向にずれた位置で交差している。第１の分離帯２０２Ａ１は、光電変換ユニット２０１をｘ方向（第１の方向）に２分割し、第２の分離帯２０２Ａ２は光電変換ユニット２０１をｙ方向（第２の方向）に２分割する。すなわち、光電変換ユニット２０１は第１の光電変換部２０１ａ（Ｒ１ａ、Ｇ１ａ、Ｂ１ａ）、第２の光電変換部２０１ｂ（Ｒ１ｂ、Ｇ１ｂ、Ｂ１ｂ）、第３の光電変換部２０１ｃ（Ｒ１ｃ、Ｇ１ｃ、Ｂ１ｃ）、第４の光電変換部２０１ｄ（Ｒ１ｄ、Ｇ１ｄ、Ｂ１ｄ）を有する。第１の光電変換部２０１ａの受光面積は４個の光電変換部２０１ａ〜２０１ｄの中で最も小さく、第４の光電変換部２０１ｄは４個の光電変換部２０１ａ〜２０１ｄの中で最も大きい。第２の光電変換部２０１ｂ、第３の光電変換部２０１ｃは第１の光電変換部２０１ａよりも大きく、第４の光電変換部２０１ｄよりも小さい。また、第２の光電変換部２０１ｂ、第３の光電変換部２０１ｃの受光面積は互いにほぼ等しい。

第１〜第４の転送ゲートポリシリコン２０４ａ〜２０４ｄはｘ方向およびｙ方向に対して４５°傾斜して配置され、平面視において光電変換部２０１ａ〜２０１ｄの角部と重なっている。第１の転送ゲートポリシリコン２０４ａと第４の転送ゲートポリシリコン２０４ｄとは光電変換ユニットは平行に配置され、第２の転送ゲートポリシリコン２０４ｂと第３の転送ゲートポリシリコン２０４ｃとは平行に配置されている。第１〜第４の光電変換部２０１ａ〜２０１ｄが第１〜第４の転送ゲートポリシリコン２０４ａ〜２０４ｄと重なる部分の幅Ｗ１〜Ｗ４は互いに等しい。このため、光電変換部２０１ａ〜２０１ｄを非対称に分割しながらも、電荷転送特性の対称性を維持することが可能となる。

図８（ｂ）は第２の画素群の画素２２Ｂを示している。第１の分離帯２０２Ｂ１、第２の分離帯２０２Ｂ２は、画素中心Ｃ’から＋ｘ方向と＋ｙ方向にずれた位置で交差し、光電変換ユニット２０１をｘ方向およびｙ方向にそれぞれ２分割する。第２の画素群の画素２２Ｂは第１の光電変換部２０１ａ（Ｒ２ａ、Ｇ２ａ、Ｂ２ａ）、第２の光電変換部２０１ｂ（Ｒ２ｂ、Ｇ２ｂ、Ｂ２ｂ）、第３の光電変換部２０１ｃ（Ｒ２ｃ、Ｇ２ｃ、Ｂ２ｃ）、第４の光電変換部２０１ｄ（Ｒ２ｄ、Ｇ２ｄ、Ｂ２ｄ）を有する。第２の光電変換部２０１ｂの受光面積は４個の光電変換部の中で最も大きく、第３の光電変換部２０１ｃの受光面積は４個の光電変換部の中で最も小さい。第１の光電変換部２０１ａ、第４の光電変換部２０１ｄの受光面積は互いにほぼ等しい。

図８（ｃ）は第３の画素群の画素２２Ｃを示している。第１の分離帯２０２Ｃ１、第２の分離帯２０２Ｃ２は画素中心Ｃ’から−ｘ方向と−ｙ方向にずれた位置で交差し、光電変換ユニット２０１をｘ方向およびｙ方向にそれぞれ２分割する。第３の画素群の画素２２Ｃは第１の光電変換部２０１ａ（Ｒ３ａ、Ｇ３ａ、Ｂ３ａ）、第２の光電変換部２０１ｂ（Ｒ３ｂ、Ｇ３ｂ、Ｂ３ｂ）、第３の光電変換部２０１ｃ（Ｒ３ｃ、Ｇ３ｃ、Ｂ３ｃ）、第４の光電変換部２０１ｄ（Ｒ３ｄ、Ｇ３ｄ、Ｂ３ｄ）を有する。第３の光電変換部２０１ｃの受光面積は４個の光電変換部の中で最も大きく、第２の光電変換部２０１ｂの受光面積は４個の光電変換部の中で最も小さい。第１の光電変換部２０１ａ、第４の光電変換部２０１ｄの受光面積は互いにほぼ等しい。

図８（ｄ）は第４の画素群の画素２２Ｄを示している。第１の分離帯２０２Ｄ１、第２の分離帯２０２Ｄ２は画素中心Ｃ’から＋ｘ方向と−ｙ方向にずれた位置で交差し、光電変換ユニット２０１をｘ方向およびｙ方向にそれぞれ２分割する。第４の画素群の画素２２Ｄは第１の光電変換部２０１ａ（Ｒ４ａ、Ｇ４ａ、Ｂ４ａ）、第２の光電変換部２０１ｂ（Ｒ４ｂ、Ｇ４ｂb、Ｂ４ｂ）、第３の光電変換部２０１ｃ（Ｒ４ｃ、Ｇ４ｃ、Ｂ４ｃ）、第４の光電変換部２０１ｃ（Ｒ４ｄ、Ｇ４ｄ、Ｂ４ｄ）を有する。第１の光電変換部２０１ａの受光面積は４個の光電変換部の中で最も大きく、第４の光電変換部２０１ｄの受光面積は４個の光電変換部の中で最も小さい。第２の光電変換部２０１ｂ、第３の光電変換部２０１ｃの受光面積は互いにほぼ等しい。

図８（ｅ）は第５の画素群の画素２２Ｅを示している。第１の分離帯２０２Ｅ１、第２の分離帯２０２Ｅ２は画素中心Ｃ’で交差し、光電変換ユニット２０１をｘ方向およびｙ方向にそれぞれ２分割する。第５の画素群の画素２２Ｅは第１の光電変換部２０１ａ（Ｒ５ａ、Ｇ５ａ、Ｂ５ａ）、第２の光電変換部２０１ｂ（Ｒ５ｂ、Ｇ５ｂ、Ｂ５ｂ）、第３の光電変換部２０１ｃ（Ｒ５ｃ、Ｇ５ｃ、Ｂ５ｃ）、第４の光電変換部２０１ｄ（Ｒ５ｄ、Ｇ５ｄ、Ｂ５ｄ）を有する。第１〜第４の光電変換部２０１ａ〜２０１ｄのそれぞれの受光面積はほぼ等しい。

図７、図８に示された撮像素子において、第１〜第４の光電変換部２０１ａ〜２０１ｄから得られる画素信号を独立に読み出すことにより、焦点検出を行うことができる。一方、第１の画素群における第１の光電変換部２０１ａ（Ｒ１ａ、Ｇ１ａ、Ｂ１ａ）、第２の光電変換部２０１ｂ（Ｒ１ｂ、Ｇ１ｂ、Ｂ１ｂ）、第３の光電変換部２０１ｃ（Ｒ１ｃ、Ｇ１ｃ、Ｂ１ｃ）、第４の光電変換部２０１ｄ（Ｒ１ｄ、Ｇ１ｄ、Ｂ１ｄ）から得られる画素信号を合成して読み出すことで、通常の撮影画像を形成することが可能となる。第２〜第５の画素群においても同様に、第１〜第４の光電変換部２０１ａ〜２０１ｄから得られる画素信号を合成して読み出すことにより、通常の撮影画像を形成することが可能となる。

本実施形態における撮像素子の第１〜第４の画素群の光電変換部２０１ａ〜２０１ｄは、画素中心Ｃ’から＋ｘ方向、あるいは−ｘ方向に偏心した位置で第１の分離帯２０２Ａ１〜２０２Ｄ１により分割されている。例えば、図５（ｃ）で示したように射出瞳像Ｒ１が＋ｘ方向にずれている場合、第２または第４の画素群からの画素信号を用いて焦点検出が行われる。第２の画素群の画素２２Ｂ、第４の画素群の画素２２Ｄの光電変換ユニット２０１は＋ｘ方向に偏心した位置において分割されているため、射出瞳像Ｒ１は光電変換部２０１ａ、２０１ｂと光電変換部２０１ｃ、２０１ｄとに対称に投影される。これにより、焦点検出精度を維持することができる。一方、射出瞳像Ｒ１が−ｘ方向にずれている場合には、光電変換部の分割位置が−ｘ方向に偏心した画素からなる第１の画素群または第３の画素群の画素信号を用いて焦点検出を行うことで、焦点検出精度を維持することができる。

また、本実施形態における撮像素子の光電変換ユニット２０１は、画素中心Ｃ’から＋ｙ方向、あるいは−ｙ方向に偏心した位置で第２の分離帯２０２Ａ２〜２０２Ｄ２により分割されている。例えば、射出瞳像Ｒ１が＋ｙ方向にずれている場合、光電変換ユニット２０１の分割位置が＋ｙ方向に偏心した画素からなる第１または第２の画素群の画素信号を用いて焦点検出を行うことで、焦点検出精度を維持することができる。一方、射出瞳像Ｒ１が−ｙ方向にずれている場合、光電変換ユニット２０１の分割位置が−ｙ方向に偏心した画素からなる第３または第４の画素群の画素信号を用いて焦点検出を行うことで、焦点検出精度を維持することができる。

本実施形態では、光電変換部２０１ａ〜２０１ｄと転送ゲートポリシリコン２０４ａ〜２０４ｄとの重なり部分の幅Ｗ１〜Ｗ４がそれぞれ等しい。これにより、光電変換部２０１ａ〜２０１ｄの分割位置の偏心に伴って生じ得る電荷転送特性の劣化を抑制することができる。このため、光電変換ユニット２０１がｘ方向およびｙ方向に等間隔に分割された画素のみからなる瞳分割位相差方式の撮像素子と同等の撮像特性を得ることができる。なお、第１の分離帯２０２Ａ１〜２０２Ｄ１と仮想中心との差、および第２の分離帯２０２Ａ２〜２０２Ｄ２と画素中心Ｃ’との差に比べて、幅Ｗ１〜Ｗ４の差を小さくすることにより、電荷転送特性の対称性のずれを低減することができる。

（他の実施形態）
上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、ＣＭＯＳトランジスタはＮ型、Ｐ型のいずれを用いても良い。光電変換部の分割数、分割の方向についても上述の実施形態に限定されない。

１ 撮像素子
２ 画素部
４ 列増幅回路
２０、２１、２２ 画素
２０１ 光電変換部
２０４ 転送ゲートポリシリコン

Claims (12)

1. 分離帯により互いに分離され、第１の方向に沿って並ぶ複数の光電変換部、および、前記複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素を含む、第１の画素群および第２の画素群を備え、
   前記第１の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置と、前記第２の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置とは、前記第１の方向にずれており、
   前記複数の光電変換部が平面視において前記複数の転送ゲートに重なる部分の幅はそれぞれ等しいことを特徴とする撮像素子。
2. 前記分離帯は第１の分離部および第２の分離部を含み、
   前記第２の分離部は前記第１の分離部よりも転送ゲートから近くに位置し、
   前記第２の分離部は前記光電変換部を等間隔に分離することを特徴とする請求項１に記載の撮像素子。
3. 前記画素は、前記分離帯により互いに分離された第１の光電変換部および第２の光電変換部と、前記第１の光電変換部の電荷を転送する第１の転送ゲートと、前記第２の光電変換部の電荷を転送する第２の転送ゲートとを含み、
   前記第１の転送ゲートおよび前記第２の転送ゲートのそれぞれの幅の方向は一致していることを特徴とする請求項１または２のいずれか１項に記載の撮像素子。
4. 前記画素は、前記分離帯により互いに分離された第１の光電変換部および第２の光電変換部と、前記第１の光電変換部の電荷を転送する第１の転送ゲートと、前記第２の光電変換部の電荷を転送する第２の転送ゲートとを含み、
   前記第１の転送ゲートおよび前記第２の転送ゲートは前記第１の光電変換部および前記第２の光電変換部の角部に位置していることを特徴とする請求項１に記載の撮像素子。
5. 前記画素はさらに、前記分離帯により互いに分離された第３の光電変換部および第４の光電変換部と、前記第３の光電変換部の電荷を転送する第３の転送ゲートと、前記第４の光電変換部の電荷を転送する第４の転送ゲートとを含み、
   前記第３の転送ゲートおよび前記第４の転送ゲートは前記第３の光電変換部および第４の光電変換部の角部に位置していることを特徴とする請求項４に記載の撮像素子。
6. 分離帯により第１の方向および前記第１の方向と垂直な第２の方向に互いに分離された複数の光電変換部、および、前記複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素をそれぞれが備えた、第１の画素群、第２の画素群、および第３の画素群と、
   前記分離帯は、前記光電変換部を前記第１の方向に複数に分離する第１の分離帯と、前記光電変換部を前記第２の方向に複数に分離する第２の分離帯とを含み、
   前記第１の画素群を構成する前記画素における前記第１の分離帯の少なくとも一部の位置と、前記第２の画素群を構成する前記画素における前記第１の分離帯の少なくとも一部の位置とが、前記第１の方向にずれており、
   前記第１の画素群を構成する前記画素における前記第２の分離帯の少なくとも一部の位置と、前記第３の画素群を構成する前記画素における前記第２の分離帯の少なくとも一部の位置とが、前記第２の方向にずれており、
   前記複数の光電変換部が平面視において前記複数の転送ゲートに重なる部分の幅はそれぞれ等しいことを特徴とする撮像素子。
7. 第４の画素群および第５の画素群をさらに備え、
   前記第１の画素群を構成する前記画素における前記第１の分離帯の少なくとも一部の位置と、前記第４の画素群を構成する前記画素における前記第１の分離帯の少なくとも一部の位置とが、前記第１の方向にずれており、かつ、前記第１の画素群を構成する前記画素における前記第２の分離帯の少なくとも一部の位置と、前記第４の画素群を構成する前記画素における前記第２の分離帯の少なくとも一部の位置とが、前記第２の方向にずれており、
   前記第５の画素群を構成する前記画素における前記第１の分離帯および前記第２の分離帯は前記光電変換部の中心を通ることを特徴とする請求項６に記載の撮像素子。
8. 撮像光学系からの光束のうち分割された光束により形成された複数の像を、前記複数の光電変換部によって光電変換し、位相差検出に用いられる焦点検出信号を出力する読み出し回路を備えることを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
9. 分離部により互いに分離され、第１の方向に沿って並ぶ第１の光電変換部、および、第２の光電変換部と、前記第１の光電変換部の電荷を転送する第１の転送ゲートと、前記第２の光電変換部の電荷を転送する第２の転送ゲートとを、それぞれが有する複数の画素を備え、
   前記複数の画素の少なくとも１つの画素において、前記第１の方向に沿った前記分離部を通る線における前記第１の光電変換部の長さと前記第２の光電変換部の長さとの差よりも、平面視における前記第１の光電変換部と前記第１の転送ゲートとの重なった部分の電荷の転送方向に対して交差する方向に沿った幅と、平面視における前記第２の光電変換部と前記第２の転送ゲートとの重なった部分の電荷の転送方向に対して交差する方向に沿った幅との差が小さいことを特徴とする撮像素子。
10. 請求項１乃至９のいずれか１項に記載の撮像素子と、
    前記撮像素子からの信号を処理する信号処理装置とを備えることを特徴とする撮像システム。
11. 複数の光電変換部、前記複数の光電変換部の電荷を転送する複数の転送ゲートをそれぞれが有する複数の画素を備えた、第１の画素群および第２の画素群を備えた撮像素子の製造方法であって、
    半導体基板に前記複数の転送ゲートを形成する工程と、
    前記光電変換部が分離帯により第１の方向に複数に分離されるようにレジストパターンを形成する工程であって、（i）前記第１の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置と、前記第２の画素群を構成する前記画素における前記分離帯の少なくとも一部の位置とが、前記第１の方向にずれており、（ii）前記複数の光電変換部が平面視において前記複数の転送ゲートに重なる部分の幅がそれぞれ等しく、（iii）前記分離帯は第１の分離部および第２の分離部を含み、前記第２の分離部は前記第１の分離部よりも転送ゲートから近くに位置し、前記第２の分離部は前記光電変換部を等間隔に分離するように、前記レジストパターンを形成する工程と、
    前記転送ゲートおよび前記レジストパターンを形成した後、前記半導体基板の法線方向とのなすチルト角が０°ではない注入方向からイオン注入する工程とを含み、
    前記チルト角をθ、前記注入方向を前記半導体基板の面に投影した方向と前記転送ゲートのゲート長方向とがなす角をα、前記イオン注入する工程を行う際の前記レジストパターンの膜厚をｈとすると、前記第１の分離部の長さがｈ・ｔａｎθ・ｃｏｓαよりも大きいことを特徴とする撮像素子の製造方法。
12. 前記イオン注入する工程は、前記転送ゲートに対して自己整合的に行われることを特徴とする請求項１１に記載の撮像素子の製造方法。

Images