KR20150070376A - 고체 촬상 소자 - Google Patents
고체 촬상 소자 Download PDFInfo
- Publication number
- KR20150070376A KR20150070376A KR1020157013034A KR20157013034A KR20150070376A KR 20150070376 A KR20150070376 A KR 20150070376A KR 1020157013034 A KR1020157013034 A KR 1020157013034A KR 20157013034 A KR20157013034 A KR 20157013034A KR 20150070376 A KR20150070376 A KR 20150070376A
- Authority
- KR
- South Korea
- Prior art keywords
- photoelectric conversion
- transfer gate
- pixel
- conversion portion
- gate
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 205
- 238000000034 method Methods 0.000 claims 5
- 101150081767 TXN2 gene Proteins 0.000 description 32
- 101150061874 TXN gene Proteins 0.000 description 29
- 238000010586 diagram Methods 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H04N5/3658—
-
- H04N5/3745—
-
- H04N5/378—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Abstract
고체 촬상 소자는, 제 1 광전 변환부와 제 2 광전 변환부가 제 1 방향으로 나열되는 제 1 화소와, 제 3 광전 변환부와 제 4 광전 변환부가 제 2 방향으로 나열되는 제 2 화소를 갖는 화소부와, 제 1 광전 변환부 ∼ 제 4 광전 변환부에 의해 생성된 신호 전하를 전송하는 제 1 전송 게이트 ∼ 제 4 전송 게이트를 구비하고, 제 1 전송 게이트 ∼ 제 4 전송 게이트 중, 적어도 1 개의 전송 게이트는, 제 1 전하 전압 변환부 ∼ 제 4 전하 전압 변환부에 의한 전압 변환 효율을 동일하게 하도록, 게이트 폭, 게이트 길이 또는 배치 위치의 적어도 1 개가 상이하다.
Description
본 발명은 고체 촬상 소자에 관한 것이다.
비디오 카메라나 디지털 카메라에 있어서, CMOS 이미지 센서 등의 고체 촬상 소자가 사용되고 있다. 고체 촬상 소자는, 통상, 입사광량에 따른 전하를 생성시키는 광전 변환부를 구비한 화소가 매트릭스상으로 형성된다. 고체 촬상 소자로서, 1 화소에 대해 1 개의 광전 변환부를 갖는 것이나, 1 화소에 대해 2 이상의 광전 변환부를 갖는 것이 알려져 있다 (특허문헌 1 참조).
각 광전 변환부에서 생성된 전하는, 각각이 전송 게이트를 개재하여 대응하는 FD (플로팅 확산) 영역에 전송된다. 전하는 FD 영역의 용량에 따른 전압으로 변환되고, 이 전압 신호가 광전 변환 신호로서 판독 출력된다.
1 화소당 2 개의 광전 변환부를 형성하는 경우, 2 개의 광전 변환부를 수평 방향으로 나열하는 경우 (수평 분할) 와, 2 개의 광전 변환부를 수직 방향으로 나열하는 경우 (수직 분할) 가 존재한다. 일반적으로, 광전 변환부에 의한 광전 변환 특성을 동등하게 하기 위해, 2 개의 광전 변환부의 형상이나 크기는, 화소 내에서 대칭으로 구성된다. 구체적으로는, 수평 분할의 화소를 수평 방향으로 배열하는 경우에는 좌우 대칭으로 구성되고, 수직 분할의 화소를 수직 방향으로 배열하는 경우에는 상하 대칭으로 구성된다. 그러나, 광전 변환부의 형상이나 크기를 동등하게 하는 것만으로는, 수평 분할인 경우와 수직 분할인 경우에서, 광전 변환부로부터의 광전 변환 신호에 차이가 생긴다는 문제가 있었다.
본 발명의 제 1 양태에 의하면, 고체 촬상 소자는, 제 1 광전 변환부와 제 2 광전 변환부가 제 1 방향으로 나열되는 제 1 화소와, 제 3 광전 변환부와 제 4 광전 변환부가 제 2 방향으로 나열되는 제 2 화소를 갖는 화소부와, 제 1 광전 변환부에 의해 생성된 신호 전하를 제 1 전하 전압 변환부로 전송하는 제 1 전송 게이트와, 제 2 광전 변환부에 의해 생성된 신호 전하를 제 2 전하 전압 변환부로 전송하는 제 2 전송 게이트와, 제 3 광전 변환부에 의해 생성된 신호 전하를 제 3 전하 전압 변환부로 전송하는 제 3 전송 게이트와, 제 4 광전 변환부에 의해 생성된 신호 전하를 제 4 전하 전압 변환부로 전송하는 제 4 전송 게이트를 구비하고, 제 1 전송 게이트, 제 2 전송 게이트, 제 3 전송 게이트, 및 제 4 전송 게이트 중, 적어도 1 개의 전송 게이트는, 제 1 전하 전압 변환부, 제 2 전하 전압 변환부, 제 3 전하 전압 변환부, 및 제 4 전하 전압 변환부에 의한 전압 변환 효율을 동등하게 하도록, 게이트 폭, 게이트 길이 또는 배치 위치의 적어도 1 개가 상이하다.
본 발명의 제 2 양태에 의하면, 제 1 양태의 고체 촬상 소자에 있어서, 제 1 방향과 제 2 방향은 서로 직교하고 있는 것이 바람직하다.
본 발명의 제 3 양태에 의하면, 제 1 또는 2 양태의 고체 촬상 소자에 있어서, 제 1 전송 게이트와 제 2 전송 게이트가 대략 동일한 게이트 폭 또는 게이트 길이로 구성됨과 함께, 제 3 전송 게이트와 제 4 전송 게이트가 대략 동일한 게이트 폭 또는 게이트 길이로 구성되고, 또한, 제 1 전송 게이트와 제 2 전송 게이트의 제 1 화소에 있어서의 배치 위치, 및 제 3 전송 게이트와 제 4 전송 게이트의 제 2 화소에 있어서의 배치 위치는 대략 동일한 것이 바람직하다.
본 발명의 제 4 양태에 의하면, 제 3 양태의 고체 촬상 소자에 있어서, 제 1 광전 변환부, 제 2 광전 변환부, 제 3 광전 변환부, 및 제 4 광전 변환부가 대략 동일한 크기로 구성되고, 제 1 화소에 있어서, 제 1 광전 변환부 및 제 2 광전 변환부의 장변에 각각 제 1 전송 게이트 및 제 2 전송 게이트가 배치되고, 제 2 화소에 있어서, 제 3 광전 변환부 및 제 4 광전 변환부의 단변에 각각 제 3 전송 게이트 및 제 4 전송 게이트가 배치되어 있는 것이 바람직하다.
본 발명의 제 5 양태에 의하면, 제 3 양태의 고체 촬상 소자에 있어서, 제 1 광전 변환부, 제 2 광전 변환부, 제 3 광전 변환부, 및 제 4 광전 변환부가 대략 동일한 크기로 구성되고, 제 1 전송 게이트 및 제 2 전송 게이트는, 제 1 화소에 있어서의 대각의 모서리부에 배치되고, 제 3 전송 게이트 및 제 4 전송 게이트는, 제 2 화소에 있어서의 대각의 모서리부에 배치되어 있는 것이 바람직하다.
본 발명의 제 6 양태에 의하면, 제 1 또는 2 양태의 고체 촬상 소자에 있어서, 제 1 전송 게이트와 제 2 전송 게이트의 제 1 화소에 있어서의 배치 위치, 및 제 3 전송 게이트와 제 4 전송 게이트의 제 2 화소에 있어서의 배치 위치가 상이하고, 제 1 전송 게이트 및 제 2 전송 게이트로 구성되는 전송 게이트의 게이트 폭 또는 게이트 길이와, 제 3 전송 게이트 및 제 4 전송 게이트로 구성되는 전송 게이트의 게이트 폭 또는 게이트 길이가, 제 1 전송 게이트 및 제 2 전송 게이트가 배치되는 제 1 광전 변환부 및 제 2 광전 변환부의 변의 길이와, 제 3 전송 게이트 및 제 4 전송 게이트가 배치되는 제 3 광전 변환부 및 제 4 광전 변환부의 변의 길이에 따라 상이한 것이 바람직하다.
본 발명의 제 7 양태에 의하면, 고체 촬상 소자는, 수평 방향으로 분할된 광전 변환 영역을 갖는 제 1 광전 변환부와 제 1 광전 변환부에서 광전 변환된 전하를 제 1 광전 변환부로부터 제 1 전하 전압 변환부에 전송하는 복수의 제 1 전송 게이트를 포함하는 제 1 화소와, 수직 방향으로 분할된 광전 변환 영역을 갖는 제 2 광전 변환부와 제 2 광전 변환부에서 광전 변환된 전하를 제 2 광전 변환부로부터 제 2 전하 전압 변환부에 전송하는 복수의 제 2 전송 게이트를 포함하는 제 2 화소를 구비하고, 제 1 전송 게이트의 제 1 화소에 있어서의 배치 위치와 제 2 전송 게이트의 제 2 화소에 있어서의 배치 위치는 대략 동일하다.
본 발명의 제 8 양태에 의하면, 고체 촬상 소자는, 수평 방향으로 분할된 광전 변환 영역을 갖는 제 1 광전 변환부와 제 1 광전 변환부에서 광전 변환된 전하를 제 1 광전 변환부로부터 제 1 전하 전압 변환부에 전송하는 복수의 제 1 전송 게이트를 포함하는 제 1 화소와, 수직 방향으로 분할된 광전 변환 영역을 갖는 제 2 광전 변환부와 제 2 광전 변환부에서 광전 변환된 전하를 제 2 광전 변환부로부터 제 2 전하 전압 변환부에 전송하는 복수의 제 2 전송 게이트를 포함하는 제 2 화소를 구비하고, 제 1 전송 게이트 및 제 2 전송 게이트는, 제 1 전하 전압 변환부 및 제 2 전하 전압 변환부의 전압 변환 효율을 동등하게 하도록, 게이트 폭 또는 게이트 길이가 상이하다.
본 발명에 의한 고체 촬상 소자에서는, 복수의 광전 변환부를 갖는 화소로부터의 광전 변환 신호의 편차를 억제할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 의한 고체 촬상 소자를 탑재하는 디지털 카메라를 예시하는 블록도이다.
도 2 는 고체 촬상 소자의 개략 구성을 설명하는 도면이다.
도 3 은 도 1 에 있어서 수직 방향으로 인접하는 화소를 설명하는 회로도이다.
도 4(a) 는 수평 분할인 경우를 예시하는 평면도, 도 4(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 5(a) 는 변형예 1 의 수평 분할인 경우를 예시하는 평면도, 도 5(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 6(a) 는 제 2 실시형태에 의한 수평 분할인 경우를 예시하는 평면도, 도 6(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 7 은 수평 분할인 경우와 수직 분할인 경우에서 전송 게이트 (Tx) 의 크기를 비교하는 도면이다.
도 2 는 고체 촬상 소자의 개략 구성을 설명하는 도면이다.
도 3 은 도 1 에 있어서 수직 방향으로 인접하는 화소를 설명하는 회로도이다.
도 4(a) 는 수평 분할인 경우를 예시하는 평면도, 도 4(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 5(a) 는 변형예 1 의 수평 분할인 경우를 예시하는 평면도, 도 5(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 6(a) 는 제 2 실시형태에 의한 수평 분할인 경우를 예시하는 평면도, 도 6(b) 는 수직 분할인 경우를 예시하는 평면도이다.
도 7 은 수평 분할인 경우와 수직 분할인 경우에서 전송 게이트 (Tx) 의 크기를 비교하는 도면이다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 형태에 대해 설명한다.
(제 1 실시형태)
도 1 은, 본 발명의 제 1 실시형태에 의한 고체 촬상 소자 (3) 를 탑재하는 디지털 카메라 (1) 를 예시하는 블록도이다. 디지털 카메라 (1) 에는, 촬상 광학계로서 촬영 렌즈 (2) 가 장착된다. 촬영 렌즈 (2) 는, 마이크로 프로세서 (9) 로부터 지시를 받은 렌즈 제어부 (2a) 에 의해, 포커싱 렌즈나 조리개가 구동 제어된다. 촬영 렌즈 (2) 는, 고체 촬상 소자 (3) 의 촬상면에 피사체 이미지를 결상시킨다.
고체 촬상 소자 (3) 는, 마이크로 프로세서 (9) 로부터 지시를 받은 촬상 제어부 (4) 로부터의 구동 신호에 기초하여, 피사체 이미지를 광전 변환시킨다. 고체 촬상 소자 (3) 로부터 출력되는 광전 변환 신호는, 신호 처리부 (5), 및 A/D 변환부 (6) 를 개재하여 처리된 후, 메모리 (7) 에 일단 축적된다. 버스 (8) 에는, 렌즈 제어부 (2a), 촬상 제어부 (4), 메모리 (7), 마이크로 프로세서 (9), 초점 연산부 (검출 처리부) (10), 기록부 (11), 화상 압축부 (12) 및 화상 처리부 (13) 등이 접속된다.
마이크로 프로세서 (9) 에는, 릴리즈 버튼 등의 조작부 (9a) 로부터 조작 신호가 입력된다. 마이크로 프로세서 (9) 는, 조작부 (9a) 로부터의 조작 신호에 기초하여 각 블록에 지시를 보내, 디지털 카메라 (1) 의 촬영 동작을 제어한다. 초점 연산부 (10) 는, 고체 촬상 소자 (3) 에 형성되어 있는 화소로부터의 출력 신호를 사용하여 위상차 검출 연산을 실시함으로써, 촬영 렌즈 (2) 에 의한 초점 조절 상태 (구체적으로는 디포커스량) 를 검출한다. 이 위상차 검출 연산은, 일본 공개특허공보 2007-317951호에 개시되는 것과 동일하기 때문에, 설명을 생략한다. 마이크로 프로세서 (9) 는, 디포커스량에 따라 렌즈 제어부 (2a) 에 포커싱 렌즈의 구동을 지시한다.
화상 처리부 (13) 는, 메모리 (7) 에 축적된 광전 변환 신호에 대해 소정의 화상 처리를 실시한다. 화상 압축부 (12) 는, 화상 처리 후의 화상 데이터를 소정 형식으로 데이터 압축한다. 기록부 (11) 는, 압축 후의 화상 데이터를 소정의 파일 형식으로 기록 매체 (11a) 에 기록한다. 기록 매체 (11a) 는, 기록부 (11) 에 대해 자유롭게 착탈할 수 있는 메모리 카드 등으로 구성된다.
본 실시형태는, 고체 촬상 소자 (3) 에 있어서 2 개의 광전 변환부를 갖는 화소로부터의 광전 변환 신호의 편차를 억제하는 점에 특징을 가지므로, 이후의 설명은 고체 촬상 소자 (3) 를 중심으로 실시한다. 도 2 는, 고체 촬상 소자 (3) 의 개략 구성을 예시하는 도면이다. 고체 촬상 소자 (3) 는, 매트릭스상으로 배치된 복수의 화소 (20) 와, 각 화소 (20) 로부터의 신호를 출력하기 위한 주변 회로를 갖는다. 촬상 영역 (31) 은, 화소 (20) 가 매트릭스상으로 배치되어 있는 영역을 나타낸다. 도 2 의 예에서는, 촬상 영역 (31) 으로서 수평으로 4 행 × 수직으로 4 열의 16 화소분의 범위를 예시하고 있지만, 실제 화소 수는 도 2 에 예시하는 것보다 훨씬 많다.
고체 촬상 소자 (3) 에는, 각 화소 (20) 에 있어서 각각 2 개의 광전 변환부가 형성된다. 화소가 수평 및 수직 방향으로 나열되는 고체 촬상 소자 (3) 에 있어서 1 화소당 2 개의 광전 변환부가 형성되는 경우, 2 개의 광전 변환부가 수평 방향으로 나열되는 경우 (수평 분할이라고 부른다) 와, 2 개의 광전 변환부가 수직 방향으로 나열되는 경우 (수직 분할이라고 부른다) 가 존재한다. 본 실시형태에서는, 촬상 영역 (31) 의 전역에 걸쳐서 수평 분할의 화소가 배치된다. 단, 소정의 영역에는, 수평 분할의 화소 대신에 수직 분할의 화소가 배치된다. 또한, 도 2 에 있어서는 수평 분할의 화소와 수직 분할의 화소를 구별하지 않고, 공통의 부호 20 으로 나타냈다. 각 화소 (20) 는, 주변 회로로부터의 구동 신호에 따라 광전 변환을 실시하고, 광전 변환 신호를 출력한다.
주변 회로는, 수직 주사 회로 (21) 와, 수평 주사 회로 (22) 와, 이들과 접속되어 있는 구동 신호선 (23, 24) 과, 화소 (20) 로부터의 신호를 수취하는 수직 신호선 (25) 과, 수직 신호선 (25) 에 접속되는 정전류원 (26) 과, 상관 이중 샘플링 회로 (CDS 회로) (27) 와, CDS 회로 (27) 로부터 출력되는 신호를 수취하는 수평 신호선 (28) 과, 출력 앰프 (29) 등으로 구성된다.
수직 주사 회로 (21) 및 수평 주사 회로 (22) 는, 촬상 제어부 (4) 로부터의 지시에 따라 소정의 구동 신호를 출력한다. 각 화소 (20) 는, 수직 주사 회로 (21) 로부터 출력되는 구동 신호에 의해 구동되고, 광전 변환 신호를 수직 신호선 (25) 에 출력한다. 화소 (20) 로부터 출력된 신호는, CDS 회로 (27) 에서 노이즈 제거가 실시되고, 수평 주사 회로 (22) 로부터의 구동 신호에 따라 수평 신호선 (28) 및 출력 앰프 (29) 를 개재하여 외부에 출력된다.
도 3 은, 도 1 에서 수직 방향으로 인접하는 화소 (20n 및 20(n＋1)) 를 설명하는 회로도이다. 도 3 에 있어서, 화소 (20n) 는, 도시되지 않은 마이크로 렌즈의 내측에 광전 변환부로서 2 개의 포토 다이오드 (PDn1 및 PDn2) 를 갖는다. 또, 화소 (20(n＋1)) 는, 도시되지 않은 마이크로 렌즈의 내측에 광전 변환부로서 2 개의 포토 다이오드 (PDn(n＋1)1 및 PD(n＋1)2) 를 갖는다. 상기 서술한 바와 같이, 화소 (20) 에는 수평 분할인 경우와 수직 분할인 경우가 있지만, 양자는 회로도에 나타내면 동일하다.
화소 (20n) 에 있어서, 포토 다이오드 (PDn1 및 PDn2) 는, 각각이 입사광에 따른 전하를 생성한다. 포토 다이오드 (PDn1) 에서 생성된 신호 전하는, 전송 게이트 (Txn1) 를 개재하여 수직 신호선 (25A) 측에 위치하는 FD (플로팅 확산) 영역에 전송된다. FD 영역은 신호 전하를 수취하고, 그 신호 전하를 전압으로 변환시킨다. FD 영역의 전위에 따른 신호는, 증폭 트랜지스터 (AMP) 에 의해 증폭된다. 그리고, 「행」선택 트랜지스터 (SEL) 에 의해 선택된 「행」의 신호로서 수직 신호선 (25A) 을 통하여 판독 출력된다. 리셋 트랜지스터 (RST) 는 FD 영역의 전위를 리셋하는 리셋부로서 동작한다.
한편, 화소 (20n) 의 포토 다이오드 (PDn2) 에서 생성된 신호 전하는, 전송 게이트 (Txn2) 를 개재하여 수직 신호선 (25B) 측에 위치하는 FD (플로팅 확산) 영역에 전송된다. FD 영역은 신호 전하를 수취하고, 그 신호 전하를 전압으로 변환시킨다. FD 영역의 전위에 따른 신호는, 증폭 트랜지스터 (AMP) 에 의해 증폭된다. 그리고, 「행」선택 트랜지스터 (SEL) 에 의해 선택된 「행」의 신호로서 수직 신호선 (25B) 을 통하여 판독 출력된다. 리셋 트랜지스터 (RST) 는 FD 영역의 전위를 리셋하는 리셋부로서 동작한다.
또, 화소 (20(n＋1)) 에 있어서, 포토 다이오드 (PD(n＋1)1 및 PD(n＋1)2) 는 각각이 입사광에 따른 전하를 생성한다. 생성된 전하에 기초하는 신호의 판독 출력은, 상기 서술한 화소 (20n) 의 경우와 동일하다. 또한, 「행」선택 트랜지스터 (SEL) 의 전환은, 수직 주사 회로 (21) 로부터 출력되는 구동 신호에 의해 실시된다.
도 4 는, 고체 촬상 소자 (3) 에 있어서 수직 방향으로 인접하는 화소 (20n 및 20(n＋1)) 를 예시하는 평면도이다. 도 4(a) 는 수평 분할인 경우를 예시하는 도면이고, 도 4(b) 는 수직 분할인 경우를 예시하는 도면이다.
도 4(a) 에 있어서, 화소 (20n) 의 좌우에 위치하는 포토 다이오드 (PDn1 및 PDn2) 의 형상 및 크기는 대략 동일하다. 또, 화소 (20(n＋1)) 의 좌우에 위치하는 포토 다이오드 (PD(n＋1)1 및 PD(n＋1)2) 의 형상 및 크기도 대략 동일하다. 또한, 화소 (20n) 의 포토 다이오드 (PDn1 및 PDn2) 의 형상 및 크기는, 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)1 및 PD(n＋1)2) 의 형상 및 크기와 대략 동일하다. 요컨대, 수평 분할의 화소 (20) 의 구성은, 다른 수평 분할의 화소 (20) 와 대략 동일하다.
본 실시형태에서는, 화소 (20n) 의 포토 다이오드 (PDn1) 와, 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)1) 가, 수직 신호선 (25A) 측의 FD 영역, 리셋 트랜지스터 (RST), 「행」선택 트랜지스터 (SEL), 및 증폭 트랜지스터 (AMP) 를 공유한다. 또, 화소 (20n) 의 포토 다이오드 (PDn2) 와, 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)2) 가, 수직 신호선 (25B) 측의 FD 영역, 리셋 트랜지스터 (RST), 「행」선택 트랜지스터 (SEL), 및 증폭 트랜지스터 (AMP) 를 공유한다. 이와 같이, 복수의 트랜지스터를 수직 방향으로 인접하는 화소 사이에서 공유함으로써, 고체 촬상 소자 (3) 의 실장 효율을 높이고 있다.
도 4(b) 에 있어서, 화소 (20n) 의 상하에 위치하는 포토 다이오드 (PDn1 및 PDn2) 의 형상 및 크기는 대략 동일하다. 또, 화소 (20(n＋1)) 의 상하에 위치하는 포토 다이오드 (PD(n＋1)1 및 PD(n＋1)2) 의 형상 및 크기도 대략 동일하다. 또한, 화소 (20n) 의 포토 다이오드 (PDn1 및 PDn2) 의 형상 및 크기는, 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)1 및 PD(n＋1)2) 의 형상 및 크기와 대략 동일하다. 요컨대, 수직 분할의 화소 (20) 의 구성은, 다른 수직 분할의 화소 (20) 와 대략 동일하다.
추가로, 상기 도 4(a) 의 경우와 도 4(b) 의 경우에서, 각 포토 다이오드 (PDn1, PDn2, PD(n＋1)1 및 PD(n＋1)2) 의 형상 및 크기는 대략 동일하다. 요컨대, 본 실시형태에서는, 각 화소 (20) 의 형상 및 크기, 즉, 각 화소 (20) 가 갖는 2 개의 포토 다이오드의 형상 및 크기는, 수평 분할, 수직 분할에 관계없이 대략 동일하다.
도 4(b) 의 경우에도, 도 4(a) 의 경우와 동일하게, 화소 (20n) 의 포토 다이오드 (PDn1) 와 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)1) 가, 수직 신호선 (25A) 측의 FD 영역, 리셋 트랜지스터 (RST), 「행」선택 트랜지스터 (SEL), 및 증폭 트랜지스터 (AMP) 를 공유한다. 또, 화소 (20n) 의 포토 다이오드 (PDn2) 와 화소 (20(n＋1)) 의 포토 다이오드 (PD(n＋1)2) 가, 수직 신호선 (25B) 측의 FD 영역, 리셋 트랜지스터 (RST), 「행」선택 트랜지스터 (SEL), 및 증폭 트랜지스터 (AMP) 를 공유한다.
제 1 실시형태의 특징은, 동일한 화소 내의 포토 다이오드에 배치 형성되는 전송 게이트의 배치 형성 위치가 상이하므로, 수평 분할인 경우 (도 4(a)) 와 수직 분할인 경우 (도 4(b)) 에서, 전체적으로 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 의 게이트 폭 및 게이트 길이의 크기, 형상, 및 그 배치 형성 위치를 공통으로 구성한 점이다. 배치 형성 위치가 공통이란, 화소의 기준 위치 (예를 들어, 방형상의 화소의 대각선의 교점인 화소 중심) 로부터 본 전송 게이트 (Tx) 의 위치 좌표가, 각 화소에 있어서 일치하는 것을 말한다. 즉, 수평 분할인 경우 (도 4(a)) 와 수직 분할인 경우 (도 4(b)) 에 관계없이, 대응하는 전송 게이트 (Tx) 끼리가, 동일한 크기로, 동일한 방향으로, 동일한 위치 (화소 (20) 의 우측 상방과 좌측 하방의 소정 위치) 에 형성된다. 이로써, 전송 게이트 (Tx) 의 위치가 각 화소 (20) 에 있어서 동일해지기 때문에, 모든 화소 (20) 에 있어서, 2 개의 포토 다이오드 (PD 에서 FD) 영역에 전하 (Q) 를 전송하는 조건이 동일해진다. 또, 전송 게이트 (Tx) 에 존재하는 기생 용량이 대략 동일해지므로, 모든 화소 (20) 에 있어서, FD 영역측의 용량 (FD 영역의 커패시터와 전송 게이트 (Tx) 에 존재하는 기생 용량 등의 합계) 을 대략 동일하게 동등하게 할 수 있다.
상기 서술한 바와 같이, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 화소 내의 2 개의 포토 다이오드의 크기를 대략 동일하게 구성하고 있으므로, 포토 다이오드 (PD) 에 동일한 광량의 광이 입사되는 경우에는, 각 포토 다이오드 (PD) 에서 발생하는 전하 (Q) 가 대략 동일해진다. 일반적으로, 전위차 V ＝ Q/C 가 성립하는 점에서, 상기와 같이, 전하 (Q), 전하 (Q) 의 전송 조건, FD 영역측의 용량 (C) 을 대략 동일하게 함으로써, 광전 변환 후의 전압 (V) 이, 각 포토 다이오드 (PD) 사이에서 동등해진다. 즉, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
복수의 광전 변환부로부터의 광전 변환 신호의 편차를 억제하는 것은, 전하 전압 변환 효율의 편차를 억제하는 것과 등가이다.
이상 설명한 제 1 실시형태에 의하면, 다음의 작용 효과가 얻어진다.
(1) 고체 촬상 소자 (3) 는, 제 1 광전 변환부 (PDn1) 와 제 2 광전 변환부 (PDn2) 가 수평 방향으로 나열되는 제 1 화소 (수평 분할) 와, 제 3 광전 변환부 (PDn1) 와 제 4 광전 변환부 (PDn2) 가 수직 방향으로 나열되는 제 2 화소 (수직 분할) 를 갖는 화소부와, 제 1 화소의 제 1 광전 변환부 (PDn1) 에 의해 생성된 신호 전하를 제 1 전하 전압 변환부 (FD 영역) 로 전송하는 제 1 전송 게이트 (Txn1) 와, 제 1 화소의 제 2 광전 변환부 (PDn2) 에 의해 생성된 신호 전하를 제 2 전하 전압 변환부 (FD 영역) 로 전송하는 제 2 전송 게이트 (Txn2) 와, 제 2 화소의 제 3 광전 변환부 (PDn1) 에 의해 생성된 신호 전하를 제 3 전하 전압 변환부 (FD 영역) 로 전송하는 제 3 전송 게이트 (Txn1) 와, 제 2 화소의 제 4 광전 변환부 (PDn2) 에 의해 생성된 신호 전하를 제 4 전하 전압 변환부 (FD 영역) 로 전송하는 제 4 전송 게이트 (Txn2) 를 구비하고, 제 1 전송 게이트 (Txn1), 제 2 전송 게이트 (Txn2), 제 3 전송 게이트 (Txn1), 및 제 4 전송 게이트 (Txn2) 는, 제 1 전하 전압 변환부 (FD 영역), 제 2 전하 전압 변환부 (FD 영역), 제 3 전하 전압 변환부 (FD 영역), 및 제 4 전하 전압 변환부 (FD 영역) 에 의한 전압 변환 효율을 동일하게 하도록, 제 1 광전 변환부 (PDn1), 제 2 광전 변환부 (PDn2), 제 3 광전 변환부 (PDn1), 및 제 4 광전 변환부 (PDn2) 에 각각 배치되어 있다. 이로써, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(2) 상기 (1) 의 고체 촬상 소자 (3) 에 있어서, 수평 방향과 수직 방향은 서로 직교하기 때문에, 화소가 매트릭스상으로 배치되는 경우의 정합성이 바람직하다.
(3) 상기 (1), (2) 의 고체 촬상 소자 (3) 에 있어서, 제 1 화소의 제 1 전송 게이트 (Txn1) 와 제 2 전송 게이트 (Txn2) 가 대략 동일한 게이트 폭 및 게이트 길이로 구성됨과 함께, 제 2 화소의 제 3 전송 게이트 (Txn1) 와 제 4 전송 게이트 (Txn2) 가 대략 동일한 게이트 폭 및 게이트 길이로 구성되고, 또한, 제 1 전송 게이트 (Txn1) 와 제 2 전송 게이트 (Txn2) 의 제 1 화소 (수평 분할) 에 있어서의 배치 위치, 및 제 3 전송 게이트 (Txn1) 와 제 4 전송 게이트 (Txn2) 의 제 2 화소 (수직 분할) 에 있어서의 배치 위치는 대략 동일하다. 이로써, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(4) 상기 (3) 의 고체 촬상 소자 (3) 에 있어서, 제 1 화소의 제 1 광전 변환부 (PDn1), 제 1 화소의 제 2 광전 변환부 (PDn2), 제 2 화소의 제 3 광전 변환부 (PDn1), 및 제 2 화소의 제 4 광전 변환부 (PDn2) 가 대략 동일한 크기로 구성되고, 제 1 화소에 있어서, 제 1 광전 변환부 (PDn1) 및 제 2 광전 변환부 (PDn2) 의 장변에 각각 제 1 전송 게이트 (Txn1) 및 제 2 전송 게이트 (Txn2) 가 배치되고, 제 2 화소에 있어서, 제 3 광전 변환부 (PDn1) 및 제 4 광전 변환부 (PDn2) 의 단변에 각각 제 3 전송 게이트 (Txn1) 및 제 4 전송 게이트 (Txn2) 가 배치되어 있다. 이로써, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(변형예 1)
제 1 실시형태에서는, 수평 분할인 경우 (도 4(a)) 에 있어서, 제 1 화소의 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 가, 각각 장방형상의 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 장변측에 형성된다. 이것에 대해, 수직 분할인 경우 (도 4(b)) 에 있어서는, 제 2 화소의 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 가, 각각 장방형상의 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 단변측에 형성된다.
만일, 전송 게이트 (Tx) 가 형성되는 포토 다이오드 (PD) 의 변의 길이의 차이에서 기인되어, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 사이에서, 2 개의 포토 다이오드 (PD 에서 FD) 영역에 전하 (Q) 를 전송하는 조건, 또는 FD 영역측의 용량의 차이가 소정값을 초과하는 경우에는, 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 를, 각각 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 모서리에 형성하도록 해도 된다.
도 5 는, 변형예 1 에 있어서의, 화소 (20n 및 20(n＋1)) 를 설명하는 평면도이다. 도 5(a) 는 수평 분할인 경우 (제 1 화소) 를 예시하는 도면이고, 도 5(b) 는 수직 분할인 경우 (제 2 화소) 를 예시하는 도면이다. 제 1 실시형태의 도 4(a), 도 4(b) 와 비교하여, 각 전송 게이트 (Tx) 의 배치 형성 위치, 및 포토 다이오드 (PD) 에 대한 각 전송 게이트 (Tx) 의 각도가 상이하다.
전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 를, 각각 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 모서리에, 또한 포토 다이오드 (PD) 에 대해 45 도의 각도로 형성함으로써, 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 가 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에 관계없이, 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 장변과 단변에 의해 협지된 부위 (모서리) 에 공통의 각도 (45 도) 로 형성된다.
이로써, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에 관계없이, 2 개의 포토 다이오드 (PD 에서 FD) 영역에 전하 (Q) 를 전송하는 조건, 및 FD 영역측의 용량 (FD 영역의 커패시터와 전송 게이트 (Tx) 에 존재하는 기생 용량 등의 합계) 을 대략 동일하게 동등하게 할 수 있다. 즉, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(제 2 실시형태)
제 1 실시형태에서는, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에 관계없이, 각 화소 (20) 에 있어서 동일한 위치 (화소의 우측 상방과 좌측 하방의 소정 위치) 에, 동일한 크기 및 형상의 전송 게이트 (Tx) 를 형성하도록 하였다. 제 2 실시형태에서는, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에서, 전송 게이트 (Tx) 의 위치를 동일하게 하지 않는 대신에, 전송 게이트 (Tx) 의 게이트 폭 또는 게이트 길이의 크기, 형상을 상이하게 함으로써, 수평 분할인 경우와 수직 분할인 경우 사이에서, 2 개의 포토 다이오드 (PD 에서 FD) 영역에 전하 (Q) 를 전송하는 조건, 및 FD 영역측의 용량 (FD 영역의 커패시터와 전송 게이트 (Tx) 에 존재하는 기생 용량 등의 합계) 을 동등하게 한다.
도 6 은, 제 2 실시형태에 있어서의, 화소 (20n 및 20(n＋1)) 를 설명하는 평면도이다. 도 6(a) 는 수평 분할인 경우를 예시하는 도면이고, 도 6(b) 는 수직 분할인 경우를 예시하는 도면이다. 제 1 실시형태의 도 4(a) 와 비교하여, 수평 분할인 경우에 있어서의 도 6(a) 의 각 전송 게이트 (Txn1*, Txn2*, Tx(n＋1)1*, Tx(n＋1)2*) 의 배치 형성 위치 및 크기가 상이하다. 수직 분할인 경우에 있어서의 도 6(b) 의 내용은, 제 1 실시형태의 도 4(b) 와 동일하다.
도 6(a) 에 있어서, 전송 게이트 (Txn1*, Txn2*, Tx(n＋1)1*, Tx(n＋1)2*) 는, 각각 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 장변의 중앙에 형성된다. 한편, 도 6(b) 에 있어서, 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)) 는, 각각 포토 다이오드 (PDn1, PDn2, PD(n＋1)1, PD(n＋1)2) 의 단변의 중앙에 형성된다. 여기서, 전송 게이트 (Txn1, Txn2, Tx(n＋1)1, Tx(n＋1)2) 의 게이트 폭 또는 게이트 길이의 크기는, 수평 분할인 경우와 수직 분할인 경우에서 상이하다.
도 7 은, 전송 게이트 (Tx) 의 게이트 폭 또는 게이트 길이의 크기를, 수평 분할인 경우와 수직 분할인 경우로 비교하는 도면이다. 도 7 의 예에서는, 수평 분할인 경우의 전송 게이트 (Tx*) 의 게이트 폭 (W1), 게이트 길이 (L1) 가, 각각 수직 분할인 경우의 전송 게이트 (Tx) 의 게이트 폭 (W2), 게이트 길이 (L2) 보다 길다.
제 2 실시형태에서는, 전송 게이트 (Tx*) 의 형상을 포토 다이오드 (PD) 의 크기에 맞춘다. 예를 들어, 전송 게이트 (Tx*) 와 접속하는 포토 다이오드 (PD) 의 변의 길이가 수직 분할인 경우보다 수평 분할인 경우에서 긴 경우에는, 전송 게이트 (Tx*) 의 형상을, 수직 분할인 경우보다 수평 분할인 경우에 크게 한다. 이 이유는 이하와 같다. 전송 게이트가 포토 다이오드 (PD) 의 장변의 대략 중앙에 배치되는 경우에는, 전송 게이트가 포토 다이오드 (PD) 의 단변의 대략 중앙에 배치되는 경우에 비해, 전송 게이트의 근처에 존재하는 전하 (Q) 가 많다. 이 때문에, 전송 게이트를 크게 확보함으로써 전하 전송시에 효율적으로 전송할 수 있기 때문에, 전송 불량의 발생을 피할 수 있다.
이로써, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 2 개의 포토 다이오드 (PD 에서 FD) 영역에 전하 (Q) 를 전송하는 조건 (전송 불량률), 및 FD 영역측의 용량 (FD 영역의 커패시터와 전송 게이트 (Tx) 에 존재하는 기생 용량 등의 합계) 을 대략 동일하게 동등하게 할 수 있다. 즉, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
이상 설명한 제 2 실시형태에 의하면, 다음의 작용 효과가 얻어진다.
(1) 고체 촬상 소자 (3) 는, 제 1 광전 변환부 (PDn1) 와 제 2 광전 변환부 (PDn2) 가 수평 방향으로 나열되는 제 1 화소 (수평 분할) 와, 제 3 광전 변환부 (PDn1) 와 제 4 광전 변환부 (PDn2) 가 수직 방향으로 나열되는 제 2 화소 (수직 분할) 를 갖는 화소부와, 제 1 화소의 제 1 광전 변환부 (PDn1) 에 의해 생성된 신호 전하를 제 1 전하 전압 변환부 (FD 영역) 에 전송하는 제 1 게이트부 (Txn1*) 와, 제 1 화소의 제 2 광전 변환부 (PDn2) 에 의해 생성된 신호 전하를 제 2 전하 전압 변환부 (FD 영역) 에 전송하는 제 2 전송 게이트 (Txn2*) 와, 제 2 화소의 제 3 광전 변환부 (PDn1) 에 의해 생성된 신호 전하를 제 3 전하 전압 변환부 (FD 영역) 에 전송하는 제 3 전송 게이트 (Txn1) 와, 제 2 화소의 제 4 광전 변환부 (PDn2) 에 의해 생성된 신호 전하를 제 4 전하 전압 변환부 (FD 영역) 에 전송하는 제 4 전송 게이트 (Txn2) 를 구비하고, 제 1 전송 게이트 (Txn1*), 제 2 전송 게이트 (Txn2*), 제 3 전송 게이트 (Txn1), 및 제 4 전송 게이트 (Txn2) 중, 적어도 1 개의 전송 게이트는, 제 1 전하 전압 변환부 (FD 영역), 제 2 전하 전압 변환부 (FD 영역), 제 3 전하 전압 변환부 (FD 영역), 및 제 4 전하 전압 변환부 (FD 영역) 에 의한 전압 변환 효율을 동일하게 하도록, 게이트 폭 또는 게이트 길이의 크기를 바꾸어 제 1 광전 변환부 (PDn1), 제 2 광전 변환부 (PDn2), 제 3 광전 변환부 (PDn1), 및 제 4 광전 변환부 (PDn2) 에 각각 배치되어 있다. 이로써, 수평 분할인 경우 (제 1 화소) 와 수직 분할인 경우 (제 2 화소) 에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(2) 상기 (1) 에 기재된 고체 촬상 소자 (3) 에 있어서, 제 1 전송 게이트 (Txn1*) 와 제 2 전송 게이트 (Txn2*) 의 제 1 화소에 있어서의 배치 위치, 및 제 3 전송 게이트 (Txn1) 와 제 4 전송 게이트 (Txn2) 의 제 2 화소에 있어서의 배치 위치가 상이하고, 제 1 전송 게이트 (Txn1*) 및 제 2 전송 게이트 (Txn2*) 로 구성되는 전송 게이트의 크기와, 제 3 전송 게이트 (Txn1) 및 제 4 전송 게이트 (Txn2)로 구성되는 전송 게이트의 크기가, 제 1 전송 게이트 (Txn1*) 및 제 2 전송 게이트 (Txn2*) 가 배치되는 제 1 화소의 제 1 광전 변환부 (PDn1) 및 제 2 광전 변환부 (PDn2) 의 변의 길이와, 제 3 전송 게이트 (Txn1) 및 제 4 전송 게이트 (Txn2) 가 배치되는 제 2 화소의 제 3 광전 변환부 (PDn1) 및 제 4 광전 변환부 (PDn1) 의 변의 길이에 따라 상이하다. 이로써, 수평 분할인 경우와 수직 분할인 경우에 관계없이, 복수의 광전 변환부로부터의 광전 변환 신호의 편차가 억제된다.
(변형예 2)
또한, 제 2 실시형태에 있어서는, 수평 분할인 경우의 전송 게이트 (Tx) 의 형상을 수직 분할인 경우보다 크게 하는 예를 설명했지만, 수직 분할인 경우의 전송 게이트 (Tx) 의 형상을 수평 분할인 경우보다 작게 함으로써, 수평 분할인 경우와 수직 분할인 경우에서, 복수의 광전 변환부로부터의 광전 변환 신호의 편차를 억제하도록 구성해도 된다.
이상의 설명은 어디까지나 일례이며, 상기의 실시형태의 구성에 전혀 한정되는 것은 아니다.
다음의 우선권 기초 출원의 개시 내용은 인용문으로서 여기에 삽입된다.
일본 특허 출원 2012년 제232422호 (2012년 10월 19일 출원)
1 : 디지털 카메라
3 : 고체 촬상 소자
9 : 마이크로 프로세서
20 : 화소
21 : 수직 주사 회로
22 : 수평 주사 회로
25, 25A, 25B : 수직 신호선
27 : CDS 회로
28 : 수평 신호선
29 : 출력 앰프
AMP : 증폭 트랜지스터
FD : 플로팅 확산 영역
RST : 리셋 트랜지스터
SEL : 행 선택 트랜지스터
Tx : 전송 게이트
3 : 고체 촬상 소자
9 : 마이크로 프로세서
20 : 화소
21 : 수직 주사 회로
22 : 수평 주사 회로
25, 25A, 25B : 수직 신호선
27 : CDS 회로
28 : 수평 신호선
29 : 출력 앰프
AMP : 증폭 트랜지스터
FD : 플로팅 확산 영역
RST : 리셋 트랜지스터
SEL : 행 선택 트랜지스터
Tx : 전송 게이트
Claims (8)
- 제 1 광전 변환부와 제 2 광전 변환부가 제 1 방향으로 나열되는 제 1 화소와, 제 3 광전 변환부와 제 4 광전 변환부가 제 2 방향으로 나열되는 제 2 화소를 갖는 화소부와,
상기 제 1 광전 변환부에 의해 생성된 신호 전하를 제 1 전하 전압 변환부로 전송하는 제 1 전송 게이트와,
상기 제 2 광전 변환부에 의해 생성된 신호 전하를 제 2 전하 전압 변환부로 전송하는 제 2 전송 게이트와,
상기 제 3 광전 변환부에 의해 생성된 신호 전하를 제 3 전하 전압 변환부로 전송하는 제 3 전송 게이트와,
상기 제 4 광전 변환부에 의해 생성된 신호 전하를 제 4 전하 전압 변환부로 전송하는 제 4 전송 게이트를 구비하고,
상기 제 1 전송 게이트, 상기 제 2 전송 게이트, 상기 제 3 전송 게이트, 및 상기 제 4 전송 게이트 중, 적어도 1 개의 전송 게이트는, 상기 제 1 전하 전압 변환부, 상기 제 2 전하 전압 변환부, 상기 제 3 전하 전압 변환부, 및 상기 제 4 전하 전압 변환부에 의한 전압 변환 효율을 동등하게 하도록, 게이트 폭, 게이트 길이 또는 배치 위치의 적어도 1 개가 상이한, 고체 촬상 소자. - 제 1 항에 있어서,
상기 제 1 방향과 상기 제 2 방향은 서로 직교하고 있는, 고체 촬상 소자. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전송 게이트와 상기 제 2 전송 게이트가 대략 동일한 게이트 폭 또는 게이트 길이로 구성됨과 함께, 상기 제 3 전송 게이트와 상기 제 4 전송 게이트가 대략 동일한 게이트 폭 또는 게이트 길이로 구성되고, 또한, 상기 제 1 전송 게이트와 상기 제 2 전송 게이트의 상기 제 1 화소에 있어서의 배치 위치, 및 상기 제 3 전송 게이트와 상기 제 4 전송 게이트의 상기 제 2 화소에 있어서의 배치 위치는 대략 동일한, 고체 촬상 소자. - 제 3 항에 있어서,
상기 제 1 광전 변환부, 상기 제 2 광전 변환부, 상기 제 3 광전 변환부, 및 상기 제 4 광전 변환부가 대략 동일한 크기로 구성되고,
상기 제 1 화소에 있어서, 상기 제 1 광전 변환부 및 상기 제 2 광전 변환부의 장변에 각각 상기 제 1 전송 게이트 및 상기 제 2 전송 게이트가 배치되고, 상기 제 2 화소에 있어서, 상기 제 3 광전 변환부 및 상기 제 4 광전 변환부의 단변에 각각 상기 제 3 전송 게이트 및 상기 제 4 전송 게이트가 배치되어 있는, 고체 촬상 소자. - 제 3 항에 있어서,
상기 제 1 광전 변환부, 상기 제 2 광전 변환부, 상기 제 3 광전 변환부, 및 상기 제 4 광전 변환부가 대략 동일한 크기로 구성되고,
상기 제 1 전송 게이트 및 상기 제 2 전송 게이트는, 상기 제 1 화소에 있어서의 대각의 모서리부에 배치되고, 상기 제 3 전송 게이트 및 상기 제 4 전송 게이트는, 상기 제 2 화소에 있어서의 대각의 모서리부에 배치되어 있는, 고체 촬상 소자. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 전송 게이트와 상기 제 2 전송 게이트의 상기 제 1 화소에 있어서의 배치 위치, 및 상기 제 3 전송 게이트와 상기 제 4 전송 게이트의 상기 제 2 화소에 있어서의 배치 위치가 상이하고,
상기 제 1 전송 게이트 및 상기 제 2 전송 게이트로 구성되는 전송 게이트의 게이트 폭 또는 게이트 길이와, 상기 제 3 전송 게이트 및 상기 제 4 전송 게이트로 구성되는 전송 게이트의 게이트 폭 또는 게이트 길이가, 상기 제 1 전송 게이트 및 상기 제 2 전송 게이트가 배치되는 상기 제 1 광전 변환부 및 상기 제 2 광전 변환부의 변의 길이와, 상기 제 3 전송 게이트 및 상기 제 4 전송 게이트가 배치되는 상기 제 3 광전 변환부 및 상기 제 4 광전 변환부의 변의 길이에 따라 상이한, 고체 촬상 소자. - 수평 방향으로 분할된 광전 변환 영역을 갖는 제 1 광전 변환부와 상기 제 1 광전 변환부에서 광전 변환된 전하를 상기 제 1 광전 변환부로부터 제 1 전하 전압 변환부에 전송하는 복수의 제 1 전송 게이트를 포함하는 제 1 화소와,
수직 방향으로 분할된 광전 변환 영역을 갖는 제 2 광전 변환부와 상기 제 2 광전 변환부에서 광전 변환된 전하를 상기 제 2 광전 변환부로부터 제 2 전하 전압 변환부에 전송하는 복수의 제 2 전송 게이트를 포함하는 제 2 화소를 구비하고,
상기 제 1 전송 게이트의 상기 제 1 화소에 있어서의 배치 위치와 상기 제 2 전송 게이트의 상기 제 2 화소에 있어서의 배치 위치는 대략 동일한, 고체 촬상 소자. - 수평 방향으로 분할된 광전 변환 영역을 갖는 제 1 광전 변환부와 상기 제 1 광전 변환부에서 광전 변환된 전하를 상기 제 1 광전 변환부로부터 제 1 전하 전압 변환부에 전송하는 복수의 제 1 전송 게이트를 포함하는 제 1 화소와,
수직 방향으로 분할된 광전 변환 영역을 갖는 제 2 광전 변환부와 상기 제 2 광전 변환부에서 광전 변환된 전하를 상기 제 2 광전 변환부로부터 제 2 전하 전압 변환부에 전송하는 복수의 제 2 전송 게이트를 포함하는 제 2 화소를 구비하고,
상기 제 1 전송 게이트 및 상기 제 2 전송 게이트는, 상기 제 1 전하 전압 변환부 및 상기 제 2 전하 전압 변환부의 전압 변환 효율을 동등하게 하도록, 게이트 폭 또는 게이트 길이가 상이한, 고체 촬상 소자.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-232422 | 2012-10-19 | ||
| JP2012232422 | 2012-10-19 | ||
| PCT/JP2013/078483 WO2014061820A1 (ja) | 2012-10-19 | 2013-10-21 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150070376A true KR20150070376A (ko) | 2015-06-24 |
| KR102125673B1 KR102125673B1 (ko) | 2020-06-23 |
Family
ID=50488372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157013034A KR102125673B1 (ko) | 2012-10-19 | 2013-10-21 | 고체 촬상 소자 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US9620558B2 (ko) |
| EP (1) | EP2911203B1 (ko) |
| JP (3) | JP6135677B2 (ko) |
| KR (1) | KR102125673B1 (ko) |
| CN (3) | CN108551559B (ko) |
| IN (1) | IN2015DN04192A (ko) |
| WO (1) | WO2014061820A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6135677B2 (ja) * | 2012-10-19 | 2017-05-31 | 株式会社ニコン | 撮像素子および撮像装置 |
| US10199422B2 (en) * | 2014-07-09 | 2019-02-05 | Renesas Electronics Corporation | Semiconductor device |
| JP6704677B2 (ja) * | 2015-03-31 | 2020-06-03 | キヤノン株式会社 | 固体撮像装置 |
| TWI701819B (zh) * | 2015-06-09 | 2020-08-11 | 日商索尼半導體解決方案公司 | 攝像元件、驅動方法及電子機器 |
| EP3358831B1 (en) * | 2015-09-30 | 2023-12-20 | Nikon Corporation | Image-capturing element and electronic camera |
| KR102437162B1 (ko) * | 2015-10-12 | 2022-08-29 | 삼성전자주식회사 | 이미지 센서 |
| JP7005125B2 (ja) * | 2016-04-22 | 2022-01-21 | キヤノン株式会社 | 撮像素子、撮像システム、および撮像素子の製造方法 |
| JP6889571B2 (ja) | 2017-02-24 | 2021-06-18 | キヤノン株式会社 | 撮像装置および撮像システム |
| US10593714B2 (en) * | 2017-07-24 | 2020-03-17 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007127746A (ja) * | 2005-11-02 | 2007-05-24 | Nikon Corp | 焦点検出用信号の生成機能を有する固体撮像装置 |
| JP2008193527A (ja) | 2007-02-06 | 2008-08-21 | Nikon Corp | 光電変換部の連結／分離構造、固体撮像素子及び撮像装置 |
| JP2008270298A (ja) * | 2007-04-16 | 2008-11-06 | Nikon Corp | 固体撮像素子及びこれを用いた撮像装置 |
| JP2011060815A (ja) * | 2009-09-07 | 2011-03-24 | Nikon Corp | 固体撮像素子 |
| JP2011221253A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 撮像装置、固体撮像素子、撮像方法およびプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107316A3 (en) * | 1999-12-02 | 2004-05-19 | Nikon Corporation | Solid-state image sensor, production method of the same and digital camera |
| JP2002314062A (ja) * | 2001-04-18 | 2002-10-25 | Canon Inc | 固体撮像装置および撮像システム |
| JP4826127B2 (ja) * | 2005-04-25 | 2011-11-30 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| KR100690912B1 (ko) * | 2005-08-12 | 2007-03-09 | 삼성전자주식회사 | 전하 전송 특성이 향상된 4 공유 픽셀형 이미지 센서 |
| JP2007127756A (ja) * | 2005-11-02 | 2007-05-24 | Nikon Corp | 像振れ補正装置、光学装置、交換レンズ、及びカメラシステム |
| JP4710660B2 (ja) * | 2006-03-10 | 2011-06-29 | 株式会社ニコン | 固体撮像素子及びこれを用いた電子カメラ |
| JP4952060B2 (ja) | 2006-05-26 | 2012-06-13 | 株式会社ニコン | 撮像装置 |
| JP2009289927A (ja) * | 2008-05-28 | 2009-12-10 | Panasonic Corp | 固体撮像装置及びその製造方法 |
| JP5651976B2 (ja) * | 2010-03-26 | 2015-01-14 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP5126291B2 (ja) * | 2010-06-07 | 2013-01-23 | 株式会社ニコン | 固体撮像素子 |
| US8742309B2 (en) * | 2011-01-28 | 2014-06-03 | Aptina Imaging Corporation | Imagers with depth sensing capabilities |
| JP6135677B2 (ja) * | 2012-10-19 | 2017-05-31 | 株式会社ニコン | 撮像素子および撮像装置 |
| KR102009192B1 (ko) * | 2013-02-05 | 2019-08-09 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 |
-
2013
- 2013-10-21 JP JP2014542210A patent/JP6135677B2/ja active Active
- 2013-10-21 EP EP13846627.1A patent/EP2911203B1/en active Active
- 2013-10-21 KR KR1020157013034A patent/KR102125673B1/ko active IP Right Grant
- 2013-10-21 US US14/436,133 patent/US9620558B2/en active Active
- 2013-10-21 CN CN201810631953.6A patent/CN108551559B/zh active Active
- 2013-10-21 WO PCT/JP2013/078483 patent/WO2014061820A1/ja active Application Filing
- 2013-10-21 CN CN201380066713.1A patent/CN104871315B/zh active Active
- 2013-10-21 CN CN201810631298.4A patent/CN108551558B/zh active Active
-
2015
- 2015-05-15 IN IN4192DEN2015 patent/IN2015DN04192A/en unknown
-
2017
- 2017-03-02 US US15/447,756 patent/US10038020B2/en active Active
- 2017-04-26 JP JP2017087402A patent/JP6421836B2/ja active Active
-
2018
- 2018-07-02 US US16/025,151 patent/US10580810B2/en active Active
- 2018-08-21 JP JP2018154854A patent/JP7012619B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007127746A (ja) * | 2005-11-02 | 2007-05-24 | Nikon Corp | 焦点検出用信号の生成機能を有する固体撮像装置 |
| JP2008193527A (ja) | 2007-02-06 | 2008-08-21 | Nikon Corp | 光電変換部の連結／分離構造、固体撮像素子及び撮像装置 |
| JP2008270298A (ja) * | 2007-04-16 | 2008-11-06 | Nikon Corp | 固体撮像素子及びこれを用いた撮像装置 |
| JP2011060815A (ja) * | 2009-09-07 | 2011-03-24 | Nikon Corp | 固体撮像素子 |
| JP2011221253A (ja) * | 2010-04-08 | 2011-11-04 | Sony Corp | 撮像装置、固体撮像素子、撮像方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108551558B (zh) | 2021-03-09 |
| JP6421836B2 (ja) | 2018-11-14 |
| CN108551559A (zh) | 2018-09-18 |
| EP2911203B1 (en) | 2020-07-08 |
| JPWO2014061820A1 (ja) | 2016-09-05 |
| JP2017135422A (ja) | 2017-08-03 |
| JP6135677B2 (ja) | 2017-05-31 |
| US10580810B2 (en) | 2020-03-03 |
| US10038020B2 (en) | 2018-07-31 |
| CN108551558A (zh) | 2018-09-18 |
| CN108551559B (zh) | 2021-06-22 |
| US20180308885A1 (en) | 2018-10-25 |
| US9620558B2 (en) | 2017-04-11 |
| US20170179175A1 (en) | 2017-06-22 |
| US20160111469A1 (en) | 2016-04-21 |
| JP2018207121A (ja) | 2018-12-27 |
| EP2911203A1 (en) | 2015-08-26 |
| JP7012619B2 (ja) | 2022-01-28 |
| WO2014061820A1 (ja) | 2014-04-24 |
| IN2015DN04192A (ko) | 2015-10-16 |
| KR102125673B1 (ko) | 2020-06-23 |
| EP2911203A4 (en) | 2016-09-14 |
| CN104871315A (zh) | 2015-08-26 |
| CN104871315B (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6421836B2 (ja) | 撮像素子 | |
| US20240006427A1 (en) | Imaging device and imaging system | |
| US20200369371A1 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| US10015426B2 (en) | Solid-state imaging element and driving method therefor, and electronic apparatus | |
| US20130092820A1 (en) | Solid-state imaging device and imaging device | |
| JP2009038263A (ja) | 固体撮像素子および電子情報機器 | |
| KR20160140597A (ko) | 고체 촬상 소자, 전자 기기, 및 촬상 방법 | |
| JP2008219391A (ja) | 光電変換装置およびそれを用いた撮像システム | |
| US9924120B2 (en) | Pixel unit and image sensor | |
| JP4851164B2 (ja) | 増幅型固体撮像装置 | |
| CN117256159A (zh) | 固体拍摄装置以及摄像头设备 | |
| JP2009054852A (ja) | 固体撮像素子および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |