JP2006156611A - 固体撮像装置及び撮像システム - Google Patents

固体撮像装置及び撮像システム Download PDF

Info

Publication number
JP2006156611A
JP2006156611A JP2004343357A JP2004343357A JP2006156611A JP 2006156611 A JP2006156611 A JP 2006156611A JP 2004343357 A JP2004343357 A JP 2004343357A JP 2004343357 A JP2004343357 A JP 2004343357A JP 2006156611 A JP2006156611 A JP 2006156611A
Authority
JP
Japan
Prior art keywords
film
insulating film
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004343357A
Other languages
English (en)
Other versions
JP2006156611A5 (ja
JP4878117B2 (ja
Inventor
Toru Koizumi
徹 小泉
Akira Okita
彰 沖田
Tetsuya Itano
哲也 板野
Sakae Hashimoto
栄 橋本
Ryuichi Mishima
隆一 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004343357A priority Critical patent/JP4878117B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to US11/219,007 priority patent/US7453109B2/en
Publication of JP2006156611A publication Critical patent/JP2006156611A/ja
Priority to US12/250,282 priority patent/US7745247B2/en
Priority to US12/780,811 priority patent/US8252614B2/en
Publication of JP2006156611A5 publication Critical patent/JP2006156611A5/ja
Application granted granted Critical
Publication of JP4878117B2 publication Critical patent/JP4878117B2/ja
Priority to US13/555,355 priority patent/US20120288979A1/en
Priority to US14/067,817 priority patent/US8878268B2/en
Priority to US14/495,745 priority patent/US9269738B2/en
Priority to US14/992,922 priority patent/US9450011B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 複数の配線層を有する固体撮像装置における、配線上に形成されたパッシベーション膜と層間絶縁膜の界面による反射光と、受光面上での反射光とのリップルを低減させて、色ムラを低減させることを目的とする。
【解決手段】 本発明は、基板に受光部102が配置され、前記基板上に複数の配線層(104〜108)を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜(107)上に配置されている固体撮像装置であって、前記第1の絶縁膜上に配置された配線層(108)上に、前記第1の絶縁膜と接する部分を有し、且つ該第1の絶縁膜と屈折率の異なる第2の絶縁膜(109)を有し、前記受光部上の少なくとも一部に、膜厚方向に2種類以上の異なる屈折率(112,113)を有する部分を含む第3の絶縁膜を有することを特徴とする固体撮像装置。
【選択図】 図1

Description

本発明は固体撮像装置に関するものであり、特に複数の配線層を有する固体撮像装置に係るものである。
近年のCMOS技術を用いた増幅型固体撮像装置(以下、CMOSイメージセンサ)は、微細化技術を取り入れ目覚しい発展を遂げている。このような固体撮像装置に対して、更に特性を向上させるために、以下の点に関して検討が行なわれている。
一点目として、通常のロジックプロセスがベースで暗電流が大きいためこれを低減すること、二点目として、MOSトランジスタによる増幅回路を含むことによる1/fノイズなどのノイズの改善である。
これらに対して、受光部が形成されている基板を水素処理することによって、暗電流の低減、1/fノイズの低減が行なわれている。最も効果的な方法として、水素を多く含有する膜を堆積した上での熱処理がある。水素を多く含有する膜として、プラズマCVD法で堆積された窒化シリコン(プラズマSiN)膜などが挙げられる。このような方法は、従来CCDなどで多く試みられている(特許文献1)。またCMOSイメージセンサにおける水素処理も検討されている(特許文献2)。CMOSイメージセンサに水素処理を適用させる場合、層間膜の平坦化バラツキも合わさっていくつかの問題点が発生する。層間膜の平坦化バラツキについて簡単に述べる。
CMOSイメージセンサでは、配線層は少なくとも2層以上用いるのが一般的である。この複数の配線層を微細に配置するためには、CMP(Chemical Mechanical Polishing)などに代表される平坦化技術が用いられている。しかし、この平坦化も微視的(数μm〜数十μm)にみれば平坦であるものの、巨視的(数mm〜数十mm)にみれば、膜厚が場所ごとで異なっているのが現状である。
例えば、CMP法で研磨した場合の層間絶縁膜の膜厚は、MOSトランジスタの配置密度などの影響をうける。つまり、MOSトランジスタの配置密度の高い周辺回路部とMOSトランジスタの配置密度の低い画素部では高さが異なる。そして、その境界では徐々に膜厚が変化するため、有効画素領域においても膜厚が変化する。また、エッチバック法を用いた場合でも装置内の面内依存性が大きいため膜厚ムラが発生する。
次にCMOSイメージセンサにおいて水素処理を行なうために、水素を多く含有した膜、プラズマSiN膜を堆積した場合に生じる問題点について詳細に述べる。
第1の問題点が色のムラである。均一な白い輝度面を撮影した際、撮影された画像が場所によってすこし緑がかったり、赤みがかったりする現象である。これは、基板の受光面と受光面上の層間絶縁膜の界面およびプラズマSiN膜と層間絶縁膜界面の反射による干渉が主な原因である。これを図8を用いて詳細に説明する。
図7は従来技術によるCMOSイメージセンサの概略的な断面図である。701がシリコン基板、702が受光部となる埋め込み型のホトダイオード、703、705、707が層間絶縁膜、704、706、708が配線層、最上配線層である708上に暗電流低減のためのパッシベーション層としてプラズマSiN膜709が堆積されており、710がカラーフィルター、711がマイクロレンズである。ここで各層の屈折率の一例を以下に示す。
基板(Si):nSi=3.5〜5.2、層間絶縁膜(SiO):nSio=1.4〜1.5、パッシベーション膜(SiN):nSiN=2.0、カラーフィルター:ncf=1.58、マイクロレンズ:nml=1.58である。
この場合、基板701と層間絶縁膜703の界面及び層間絶縁膜707とSiN709の界面での反射が大きく、この反射光(図7のref1,ref2)により干渉が発生する。特に長波長側の光で干渉が顕在化し、大きなリップルが発生してしまう。膜厚が一様であれば問題ないが、前述したように巨視的にみて膜厚がばらつくと、このリップルの位置が場所によりずれるため、色のムラとして見えてしまい、大きな問題となる。
この問題の要因は、SiNのように周りの膜と比べて高屈折率のものを使うため発生するものであるが、もうひとつはCMOSイメージセンサの層間絶縁膜厚が3〜5μmと厚いこと、CMOSイメージセンサで用いられるCMPを代表とする平坦化工程による膜厚ムラが大きな原因となる。従って、層間絶縁膜厚が薄く、平坦化工程のないCCDのような固体撮像装置にパッシベーション膜としてSiN膜を使用しても大きな問題にはならない。すなわち、この色のムラは層間絶縁膜が平坦化されているCMOSイメージセンサにおいては特に大きな問題点といえる。これを詳細に述べると、層間絶縁膜厚=Lとし、反射光ref2の光量をI_ref2とすると,強めあう波長は、2×L×nSi=kλ(kは整数)となる。L=3.5μmとすれば、k=17でλ=609nm、k=18でλ=576nmとなる。L=1.0μm程度であれば、k=5でλ=592nm、k=6でλ=493nmとなり、緩やかなリップルとなる。層間絶縁膜が3.5から1.0μmに薄膜化することにより、分光特性が平滑化されるため、概略約1/3程度に低減することがわかる。
このような問題点を改善するために、CCDの層内レンズ等で用いられる反射防止膜を用いることが考えられる。具体的には特許文献3で開示されている。図9はその代表的な図面である。開示されている技術によれば、層内レンズであるSiN層の上下にSiON膜(屈折率nSiON=1.7〜1.9)を配置することで、SiN層と層間絶縁膜界面での反射を低減するものである。
この技術により、反射光を約30%低減することが可能である。しかしながら、リップルの振幅は低減するものの、その分波長の短い領域に小さいリップルが出始める。また、従来技術では層内レンズ構造のみが開示されており、このような構造を作るためには、多くの工程が増加し、コストの高い固体撮像装置となってしまう。
また特許文献4には、耐湿性、耐薬品性、Naイオン、酸素等の不純物や金属に対するバリヤ性向上のためのパッシベーション膜として最上配線上にSiN膜を配置した構成が開示されている。このように、パッシベーション膜としてはSiN膜のような、一般的な層間絶縁膜と屈折率の異なる膜が用いられることがある。
特開平10−256518号公報 特開2001−267547号公報 特開平11−103037号公報 特開2001−284566号公報
上述したように、上記特許文献においては周囲の膜と屈折率の異なるパッシベーション膜としての絶縁膜を用いた場合に、パッシベーション界面での反射光と受光部表面での反射光によるリップルという技術課題に関しては見出されていなかった。
特に、特許文献4の構成では、配線上に形成されたパッシベーション膜となるSiN膜の段差によって、入射光が予期せぬ方向に屈折されるという課題に対してパッシベーション膜を平坦化する構成の開示があるが、パッシベーション膜の屈折率が層間絶縁膜と異なることによる界面での反射光と受光部表面における反射光とによるリップルという課題に関しては認識されておらず、このような構成では色のムラが発生する。
上記課題に鑑み、本発明は、基板に受光部が配置され、前記基板上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、前記第1の絶縁膜上に配置された配線層上に、前記第1の絶縁膜と接する部分を有し、且つ該第1の絶縁膜と屈折率の異なる第2の絶縁膜を有し、前記受光部上の少なくとも一部に、膜厚方向に2種類以上の異なる屈折率を有する部分を含む第3の絶縁膜を有することを特徴とするものである。
本発明によれば、配線上に形成された、層間絶縁膜と屈折率の異なる絶縁膜との界面での反射光と、受光表面での反射光とによるリップルを低減させることが可能となり、CMOSイメージセンサ固有の色のムラを低減することが可能となる。
本発明について詳細に説明する。図1は、本発明の特徴を最も良くあらわす断面構造図である。101がシリコン基板、102が受光部となる埋め込み型のホトダイオード、103、105、107が層間絶縁膜、104、106、108が配線層、最上配線層である108上に暗電流低減のための水素供給源となるプラズマSiN膜109が堆積されており、110がカラーフィルター、111がマイクロレンズである。プラズマSiN109はパッシベーション膜としても機能するため、基板全面に設けられるのが好ましい。
このような構成に、受光面上の少なくとも一部に膜厚方向に屈折率の異なる部分を有する構造を形成することによって、配線上に所望の目的で形成される、層間絶縁膜と異なる屈折率を有する絶縁膜を形成した構成において、CMOSイメージセンサ固有の問題点である色のムラや感度の低下を抑制するものである。すなわち、受光面上の少なくとも一部に膜厚方向に屈折率の異なる部分を有する構造によって受光表面での反射を防止することが可能となるのである。ここで、所望の目的を満たすものとしては、水素を多く含有したプラズマSiN膜をパッシベーション層として用いた構成が、暗電流、1/fノイズ等を低減させることができるため好ましい。
受光面上の反射防止構造は、たとえば図1に示すように、112のSiO膜と113のSiN膜で構成する。SiOの膜厚を2.5nm、SiNの膜厚を70nmとすると、各波長での透過率は図2に示すようになる。図中Aの破線は反射防止構造を有さない構造、図中Bは前述した膜厚の反射防止構造を有する構造の場合である。
図において、たとえば波長600nmでは、Aの透過率すなわち基板となるシリコンに取り込まれる光は入射光全体の78%になる。これは、22%は反射光ref1であることを意味する。これに対し、本発明の構造であるBによれば、反射光が6%まで減少しているのがわかる。すなわち、リップルの原因となる反射光ref1が6%/22%=0.27に減少するため、問題のリップルもこれと同じ割合で1/3以下に低減することができるのである。
本発明者らは、CMOSイメージセンサにおいて、反射防止構造の配置位置としてプラズマSiN膜に反射防止構造をとるよりも、受光面上の反射防止構造を選択したほうが、リップルに対しては、より効果的であり、受光面上の反射防止構造と水素を多く含有するプラズマSiN膜をパッシベーション膜として積層する構造が、CCDなどで用いる構造とは異なり、CMOSイメージセンサ固有の問題を解決する新たな効果を生み出すこと、すなわちCMOSイメージセンサにとって最適な構造であることを見出した。ここで反射防止構造とは、二つの膜(部分)の界面における入射光の反射を低減させるために挿入された構造である。
このような構造に、パッシベーション膜のプラズマSiN膜に対しても反射防止構造を付加すれば、更に色のムラを抑制することが可能となり、反射防止構造を有さないものと比較して、リップルを最大で1/5以下に低減することが可能となるのである。
このような構成を図3に示す。図1と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。プラズマSiN膜の反射防止構造となるのが114である。層間絶縁膜とパッシベーション膜であるSiN膜の間に、その中間の屈折率を有する膜、例えばSiON膜を設ける。この反射防止構造は受光部とパッシベーション部とで異なる構成となっている。たとえば100nm程度のSiON膜を堆積して、SiN膜を400nmとする。SiON膜で、リップルが顕著になりやすい波長=500〜600nm近傍の光を抑制するためには100nm、300nm、500nm等の膜厚が適しているが、100nmよりは300nmがリップルを抑制、すなわち色のムラを抑制するには適している。しかしながら、前述の光線の屈折を考慮するならば、100nmが有効である。
受光面上の反射防止構造の膜厚を112の膜厚を6nm、113の膜厚を45nmとした場合には、波長600nmの反射率は10%程度に増加するが、パッシベーション膜のSiN膜に反射防止構造を採用することで、ムラの程度を先例のとおり約1/3に抑えることが可能である。これを図2のCに示す。このような構造をとれば、入射光の波長が550nm以下においても光電変換素子の感度を向上させることが可能なことがわかる。また、マイクロレンズ111と受光面の距離が従来よりも遠くなるため、マイクロレンズの集光能力が劣化する問題を考慮するならば、SiON膜は最上配線層(遮光膜)の厚さより薄いほうがよい。これらいくつかの特性を考慮するならば、例えば100nm程度が適している。
このように、受光部上の反射防止構造と、プラズマSiN膜に設けた反射防止構造の組み合わせを選択することにより、色むらの低減と、所望の入射光波長に対する感度の向上を両立させることが可能になる。
また更に、パッシベーション膜とカラーフィルター膜との間に、それらの中間の屈折率を有する膜を設けることも効果的である。
従来技術として開示されている層内レンズにおいては、曲面側での反射は干渉に大きな影響を及ぼさない。理由は、反射面と受光面までの距離がさまざまな値をとるため、干渉をおこすような一定の位相ズレを起こさないためである。一方、周辺の膜に比べて屈折率の高いSiN膜をパッシベーション膜として使用する場合は、パッシベーション膜であるSiN膜とカラーフィルター膜との反射は、反射面と受光面の距離が面全体で等しいため、干渉を起こし、色のムラの要因となる。すなわち、パッシベーション膜としてSiN膜を用いた場合、従来の層内レンズの場合より色のムラは悪化するわけである。先にパッシベーション膜としてSiN膜に両面の反射防止構造は効果的であることを述べたが、その改善量は約30%程度であるため、約半分に抑える程度のものである。
したがって、新たな色のムラの対策構造が必要となり、その問題点を受光部上に反射防止構造を配することによって解決するものである。
更に上述の構造に、プラズマSiNが堆積される最上配線層(遮光層)を図4に示すような台形状とする構造を付加することで、最上配線層上のプラズマSiN膜による予期せぬ方向の屈折を低減できることを見出した。これは、特許文献3に開示されているSiN膜による実効開口面積の低下を解決するものである。
これを図8で説明すると、マイクロレンズを通過してきた光線L1が、最上配線層708の段差を覆うSiN膜で光線が予期しない方向に屈折してしまうことに起因する。すなわち、カラーフィルターから入射した光線が、より屈折率の高いプラズマSiN膜に入射することで、光線が外側に曲げられてしまうものである。これに対して、開口を広げた場合には混色や迷光が生じる。このような問題点を低減するためには、遮光位置は遮光膜の底面で決め、その位置は最適化された設計とおりの位置を維持し、予期せぬ屈折に影響の大きい上面の部分だけを開口を広げるようにすることが最適であることを見出した。すなわち、遮光膜の断面形状を台形状(配線端部をテーパ形状)にする。この結果、図4に示す光線のように、遮光位置を変えることなく予期せぬ方向への屈折を低減することが可能となる。
配線の端部が少なくともテーパを有していればその効果を有するものであるが、更にその角度は、小さければより効果的であり、屈折成分を十分に抑えるためには、以下の式を満たすことが望ましい。図5に配線とパッシベーション膜の断面図を示す。
パッシベーションの厚さをTpv、配線(遮光膜)の厚さをTm3とすれば、
Tm3>Tpv×tanθ
加工の点も鑑みればθ=70〜85度でも十分な効果が得られる。一般的にプラズマCVD法で堆積するSiN膜は、段差部に堆積した場合、図1に示すようなオーバーハングの形状ができる。このような形状でかつ最上層(遮光膜)のスペースが小さくなると図6のように埋め込まれない箇所ができてしまい、プロセス工程の薬液がこの部分に残留し、信頼性的な問題が生じる。このような不具合を低減させるためには、十分なスペースを確保する必要がある。すなわち、SiN膜をパッシベーション膜として用いた場合、デザインルールを大きくしなければならない。
一方、CMOSイメージセンサにおいては、遮光膜といえども、通常の配線としても使用するため、デザインルールを大きくすることは大きなデメリットである。これに対し、配線端部をテーパ形状とすることは、デザインルールを変更することなく、パッシベーション膜としてプラズマSiN膜を使用することができ好ましい。
パッシベーション膜としてのSiN膜の膜厚については、保護膜としての機能を果たすために、300nm〜400nm以上が好ましく、暗電流、1/fノイズの低減効果を向上させるためにも、厚ければより有効である。
配線端部をテーパ形状にすることは、光線の屈折を抑制する効果があるが、暗電流や1/fノイズを低減するため従来よりも厚いプラズマ窒化膜などを堆積することができるという効果もまた奏するものである。以下実施例を挙げて本発明を更に詳細に説明する。
本実施例を図1に示す断面構造を元に説明する。画素には受光素子となるホトダイオードPD、ホトダイオードから信号電荷をフローティングディフュージョン領域へ転送する転送スイッチ(Q3)、信号電荷を電荷電圧変換するためのソースフォロワMOS(Q1)、信号電荷をリセットするリセットMOS(Q4)、画素を選択するための選択MOS(Q2)を含んでいる。各素子は、図7に示す等価回路図の結線とした。ホトダイオードは暗電流が小さい、いわゆる埋め込み型のホトダイオードである。
入射光の受光面での反射を低減させるための反射防止膜となる111、112として、111は膜厚2.5nmの酸化シリコン(SiO)、112は膜厚70nmの窒化シリコン(SiN)により形成した。111はホトダイオードの受光部直上の少なくとも一部にあり、電極となるポリシリコンのエッチング後、オーバーエッチにより膜厚が上記の値になるようにした。その後LP−CVD法により112となるSiNを堆積した。他に、ポリシリコンのエッチング後にゲート絶縁膜を除去し、新たに熱酸化により形成してもよいし、CVD法で堆積してもよい。SiNを堆積したのち、ホトダイオードの上およびその周辺(例えば400nm)を残し、その他の領域に形成されたSiNは除去した。この理由は、第1の配線層とシリコンまたはポリシリコンを接続するコンタクトホールを形成する際に、SiNが残っているとプロセスが複雑となるためである。
また、図7のQ3にあたる転送スイッチのゲートの一部を除いて、その他のポリシリコンの上部には、LP−CVD法の窒化シリコン膜が残らないようにした。理由は、LP−CVD法のSiNが水素を通しにくい特性があるためである。これは、暗電流の源が、素子分離領域(本実施例においてはLOCOS)上のポリシリコン配線下の酸化膜と基板界面であり、この暗電流の発生源に対して、効果的にプラズマSiN膜(後に形成)による暗電流低減を行なうためである。
この後、ポリシリコン電極をマスクにMOSトランジスタのソースドレイン領域を形成し、酸化シリコン膜を堆積したのち、CMP法により平坦な層間絶縁膜を形成した。この場合、巨視的にみて膜厚が場所により異なる。このあと第2の配線層と第3の配線層を形成した。各配線層間は平坦化工程により平坦処理を施した。第3の配線層は電源配線や遮光膜として使用する最上配線層である。第3の配線層を形成後、パッシベーション膜としてプラズマSiN膜を600nm堆積し、400℃で水素雰囲気内、120分の熱処理を施した。本実施例においては400℃で処理をしたが、最大で450℃程度まで熱処理することが可能である。この工程により暗電流、1/fノイズを大幅に低減することが可能である。パッシベーション膜を形成した後、カラーフィルター工程により、カラーフィルターおよびマイクロレンズを形成した。パッシベーション膜にプラズマSiNを用いない場合に比べ、暗電流および1/fノイズは約50%にまで低減させることが可能である。また、受光面上の反射防止構造を用いない構造と比較し、色のムラは1/3程度に減少した。このムラの程度は、パッシベーション膜にSiON(屈折率=1.73)膜を用いた場合と同程度である。
本実施例においては、実施例に1に対して、更にプラズマSiN膜と最上配線層間に最上配線層下の層間絶縁膜と、プラズマSiN膜界面における反射を低減させるための反射防止膜を付加した構成とした。概略的な断面図を図3に示す。本実施例においては、114の反射防止膜を更に付加した構成となっている。具体的には、プラズマSiN膜と層間絶縁膜となるSiOの屈折率の間の値を持つもので、屈折率が1.73程度のSiON膜が好適に用いられる。
本実施例の構成によれば、プラズマSiN膜と、層間絶縁膜であるSiO界面における反射を低減させることが可能となるため、更にリップルを低減させ、色ムラを低減させることが可能となる。
本実施例においては、実施例1に対してさらに以下の点を変更して構成している。受光面上の反射防止構造を、111を膜厚2.7nmのSiON膜、112を膜厚70nmのSiN膜とした点である。本実施例の製造方法を説明する。
電極となるポリシリコンをエッチング後にゲート絶縁膜を除去し、CVD法により111となるSiON膜を堆積した。以降は実施例1と同様に作製した。
このような構成によれば、入射波長=600nmにおいて、反射光が4%までに低減し、色のムラとしては1/5以下に減少した。暗電流および1/fノイズは、実施例1とほぼ同程度に低減させることが可能となる。これは、酸窒化シリコン膜の屈折率が基板となるシリコンの屈折率により近いためである。
本実施例においては、実施例1に対して、更に以下の点を変更し構成している。受光面上の反射防止膜構造を、111として6nmのSiO、112として45nmのSiN膜とした。また112のSiN膜を堆積したのち、続けてSiOを170nm堆積し、ホトダイオードおよびその外周約400nmにホトレジストを残し、LDD構造のためのサイドウォール形成のためのエッチバックを行った。即ち、111、112をMOSトランジスタのサイドウォールに使用した。このように、反射防止構造の形成工程をLDD構造形成の工程と兼用することで工程負荷を増やさずに良好なCMOSイメージセンサを作成することができた。本実施例では、波長550nm以下の感度を向上させることが可能となる。
本実施例においては、実施例1に対して、更に以下の構成を付加して構成している。パッシベーション膜としてプラズマSiN膜を400nm堆積したのち、屈折率が1.66程度のSiON膜を100nm堆積した。この後、実施例1同様にカラーフィルターを形成した。この結果、カラーフィルター界面での反射が低減され波長550nm以下の感度を向上させつつ、色のムラも約1/3以下に抑えることが可能となる。
本実施例においては、実施例1の構成に対して、更に以下の構成を付加して構成している。すなわち、パッシベーション膜上下に反射防止膜を設けている。パッシベーション膜となるプラズマSiN膜下のSiON膜の屈折率を1.73とし、プラズマSiN膜上のSiON膜の屈折率を1.66とした。プラズマSiNの膜厚は400nmである。このように、SiON膜でも下部膜の屈折率と上部膜の屈折率を変えることによりこの面での反射を抑制することができる。この結果、色のムラは従来技術の約1/6以下に低減させることが可能となる。
本実施例は上述の実施例に対して、更に画素サイズが微小化した場合の感度を向上させるものである。画素が微小化した場合には、図8に示したように、パッシベーション膜であるプラズマSiN膜による光線の予期せぬ方向への屈折の影響が大きくなる。本実施例においては、図3に示すとおり、遮光膜兼電源配線である最上配線層の端部をテーパ形状とした。その断面形状は略台形形状となる。最上配線層の膜厚は800nmとし、テーパ角度θは60度とした。この結果、800nm×tan(90−θ)=460nmとなり、屈折による感度劣化を低減させることが可能となった。パッシベーション膜に反射防止構造を有するほうが更に好ましいが、テーパ形状とするのみでもよい。
本実施例においては実施例7における、配線端部のテーパ角θを70度とした。この結果、800nm×tan(90−θ)=290nmとなり、感度の劣化は約6%程度にすることが可能となる。実施例6に比較して、テーパ角度を大きくしたため、最小線幅を細くでき、800nmまで加工することが可能となった。
本実施例においては、実施例7,8の構造に対して、更に、プラズマSiN膜上に、屈折率=1.73のSiON膜を形成し、その上にカラーフィルター層を設けた。本実施例においては、パッシベーション膜の上下に反射防止構造を設けたため、実施例6,7に比べて更に、混色を十分に抑制することが可能となった。
以上述べた実施例は適宜組み合わせ可能なものである。これら実施例で説明した固体撮像装置をデジタルカメラ等の撮像システムに応用した構成を説明する。
(撮像システムへの応用例)
図10は、本発明による固体撮像装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ1002の手前にはシャッター1001があり、露出を制御する。絞り1003により必要に応じ光量を制御し、固体撮像装置1004に結像させる。固体撮像装置1004から出力された信号は信号処理回路1005で処理され、A/D変換器1006によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部1007で演算処理される。処理されたディジタル信号はメモリ1010に蓄えられたり、外部I/F1013を通して外部の機器に送られる。固体撮像装置1004、撮像信号処理回路1005、A/D変換器1006、信号処理部1007はタイミング発生部1008により制御される他、システム全体は全体制御部・演算部1009で制御される。記録媒体1012に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御I/F部1011を通して、記録される。
本発明のCMOSイメージセンサの一実施形態の断面構造図である。 本発明で用いた受光面上に配置された反射防止構造の透過率の比較図である。 本発明のCMOSイメージセンサの一実施形態の断面構造図である。 本発明のCMOSイメージセンサの一実施形態の断面構造図である。 本発明に用いられる配線層と配線上に設けられるパッシベーション膜の断面形状である。 配線のパターン間に空隙ができる課題を説明するための断面構造図である。 CMOSイメージセンサの画素部の等価回路図である。 従来技術を用いたCMOSイメージセンサの断面構造図である。 従来技術であるCCDに用いられた層内レンズの反射防止構造である。 本発明の固体撮像装置を撮像システムへ応用した場合のシステム図である。
符号の説明
101、701 シリコン基板
102、702 受光部
103、105、107、703、705、707 層間絶縁膜
104,106,108、704,706,708 配線層
109、709 絶縁膜(パッシベーション膜)
110、710 カラーフィルター
111、711 マイクロレンズ
112、113、114 反射防止膜

Claims (14)

  1. 基板に受光部が配置され、前記基板上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、
    前記第1の絶縁膜上に配置された配線層上に、前記第1の絶縁膜と接する部分を有し、且つ該第1の絶縁膜と屈折率の異なる第2の絶縁膜を有し、前記受光部上の少なくとも一部に、膜厚方向に2種類以上の異なる屈折率を有する部分を含む第3の絶縁膜を有することを特徴とする固体撮像装置。
  2. 前記第2の絶縁膜は、前記第1の絶縁膜上に形成された配線層上に、直接または前記第2の絶縁膜とは屈折率の異なる第4の絶縁膜を介して配置されていることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記第4の絶縁膜は、前記第1の絶縁膜と第2の絶縁膜の界面における入射光の反射を低減させる反射防止膜であることを特徴とする請求項2に記載の固体撮像装置。
  4. 前記第2の絶縁膜は窒化シリコン膜であり、前記第4の絶縁膜は酸窒化シリコン膜であることを特徴とする請求項3に記載の固体撮像装置。
  5. 前記酸窒化シリコン膜は、前記第1の絶縁膜上に形成された配線層よりも膜厚が薄いことを特徴とする請求項4に記載の固体撮像装置。
  6. 前記第3の絶縁膜は、前記受光部での入射光の反射を低減させる反射防止膜であることを特徴とする請求項1〜5のいずれか1項に記載の固体撮像装置。
  7. 前記第3の絶縁膜は、前記受光部上に酸化シリコン膜と、該酸化シリコン膜上に窒化シリコン膜が配置された構造であることを特徴とする請求項6に記載の固体撮像装置。
  8. 前記第2の絶縁膜は窒化シリコン膜、前記第4の絶縁膜は酸窒化シリコン膜であり、前記酸化シリコン膜は、前記酸窒化シリコン膜の膜厚よりも薄いことを特徴とする請求項7に記載の固体撮像装置。
  9. 前記第2の絶縁膜上に、少なくともカラーフィルターまたはマイクロレンズのいずれかが配置されており、前記第2の絶縁膜とカラーフィルターおよびマイクロレンズの間に、前記第2の絶縁膜とカラーフィルターまたはマイクロレンズの間の屈折率を有する膜が配置されていることを特徴とする請求項1〜8のいずれか1項に記載の固体撮像装置。
  10. 前記第2の絶縁膜とカラーフィルターおよびマイクロレンズの間の屈折率を有する膜は酸窒化シリコン膜であることを特徴とする請求項9に記載の固体撮像装置。
  11. 前記第1の配線層の端部はテーパ形状を有していることを特徴とする請求項1〜10のいずれか1項に記載の固体撮像装置。
  12. 前記第2の絶縁膜は、前記基板に水素を供給するための膜であることを特徴とする請求項1〜11のいずれか1項に記載の固体撮像装置。
  13. 基板に受光部が配置され、該受光部上に複数の配線層を有し、該配線層の少なくとも一つは略平坦な第1の絶縁膜上に配置されている固体撮像装置であって、
    前記受光部上の少なくとも一部に受光部側から酸化シリコン膜、窒化シリコン膜がこの順で配置されており、前記第1の絶縁膜上に配置された配線層上に、窒化シリコン膜が配置され、該窒化シリコン膜は、前記第1の配線層上に酸窒化シリコン膜を介して配置されていることを特徴とする固体撮像装置。
  14. 請求項1〜13のいずれかの請求項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
JP2004343357A 2004-09-03 2004-11-29 固体撮像装置及び撮像システム Expired - Fee Related JP4878117B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004343357A JP4878117B2 (ja) 2004-11-29 2004-11-29 固体撮像装置及び撮像システム
US11/219,007 US7453109B2 (en) 2004-09-03 2005-09-01 Solid-state image sensor and imaging system
US12/250,282 US7745247B2 (en) 2004-09-03 2008-10-13 Solid-state image sensor and imaging system
US12/780,811 US8252614B2 (en) 2004-09-03 2010-05-14 Solid-state image sensor and imaging system
US13/555,355 US20120288979A1 (en) 2004-09-03 2012-07-23 Solid-state image sensor and imaging system
US14/067,817 US8878268B2 (en) 2004-09-03 2013-10-30 Solid-state image sensor and imaging system
US14/495,745 US9269738B2 (en) 2004-09-03 2014-09-24 Solid-state image sensor and imaging system
US14/992,922 US9450011B2 (en) 2004-09-03 2016-01-11 Solid-state image sensor and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343357A JP4878117B2 (ja) 2004-11-29 2004-11-29 固体撮像装置及び撮像システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011177127A Division JP5318165B2 (ja) 2011-08-12 2011-08-12 固体撮像装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2006156611A true JP2006156611A (ja) 2006-06-15
JP2006156611A5 JP2006156611A5 (ja) 2011-09-15
JP4878117B2 JP4878117B2 (ja) 2012-02-15

Family

ID=36634520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343357A Expired - Fee Related JP4878117B2 (ja) 2004-09-03 2004-11-29 固体撮像装置及び撮像システム

Country Status (1)

Country Link
JP (1) JP4878117B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091800A (ja) * 2006-10-04 2008-04-17 Canon Inc 撮像素子及びその製造方法並びに撮像システム
JP2009295918A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 固体撮像装置及びその製造方法
US7732884B2 (en) 2008-02-18 2010-06-08 Canon Kabushiki Kaisha Photoelectric conversion device and method of manufacturing the same
US7800041B2 (en) 2006-12-19 2010-09-21 Sony Corporation Solid-state imaging device and imaging apparatus
JP2010278175A (ja) * 2009-05-28 2010-12-09 Sony Corp 半導体装置の製造方法
JP2011129723A (ja) * 2009-12-17 2011-06-30 Sharp Corp 固体撮像素子の製造方法
JP2012028585A (ja) * 2010-07-23 2012-02-09 Nikon Corp 固体撮像素子及びその製造方法
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN108511472A (zh) * 2017-02-28 2018-09-07 佳能株式会社 光电转换设备和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103037A (ja) * 1997-09-29 1999-04-13 Sony Corp 固体撮像素子
JPH11103036A (ja) * 1997-09-29 1999-04-13 Sony Corp 固体撮像素子
JP2001267544A (ja) * 2000-03-21 2001-09-28 Sharp Corp 固体撮像装置およびその製造方法
JP2002314057A (ja) * 2001-04-16 2002-10-25 Canon Inc 固体撮像装置の製造方法及び固体撮像システム
JP2003204050A (ja) * 2002-01-08 2003-07-18 Canon Inc 固体撮像装置
JP2003229553A (ja) * 2002-02-05 2003-08-15 Sharp Corp 半導体装置及びその製造方法
JP2003332547A (ja) * 2002-05-16 2003-11-21 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法
JP2004235609A (ja) * 2003-01-06 2004-08-19 Canon Inc 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2006013522A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd イメージセンサー及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103037A (ja) * 1997-09-29 1999-04-13 Sony Corp 固体撮像素子
JPH11103036A (ja) * 1997-09-29 1999-04-13 Sony Corp 固体撮像素子
JP2001267544A (ja) * 2000-03-21 2001-09-28 Sharp Corp 固体撮像装置およびその製造方法
JP2002314057A (ja) * 2001-04-16 2002-10-25 Canon Inc 固体撮像装置の製造方法及び固体撮像システム
JP2003204050A (ja) * 2002-01-08 2003-07-18 Canon Inc 固体撮像装置
JP2003229553A (ja) * 2002-02-05 2003-08-15 Sharp Corp 半導体装置及びその製造方法
JP2003332547A (ja) * 2002-05-16 2003-11-21 Fuji Film Microdevices Co Ltd 固体撮像素子及びその製造方法
JP2004235609A (ja) * 2003-01-06 2004-08-19 Canon Inc 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
JP2006013522A (ja) * 2004-06-28 2006-01-12 Samsung Electronics Co Ltd イメージセンサー及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091800A (ja) * 2006-10-04 2008-04-17 Canon Inc 撮像素子及びその製造方法並びに撮像システム
US7800041B2 (en) 2006-12-19 2010-09-21 Sony Corporation Solid-state imaging device and imaging apparatus
US7807953B2 (en) 2006-12-19 2010-10-05 Sony Corporation Solid-state imaging device and imaging apparatus
US8390088B2 (en) 2008-02-18 2013-03-05 Canon Kabushiki Kaisha Photoelectric conversion device
US7732884B2 (en) 2008-02-18 2010-06-08 Canon Kabushiki Kaisha Photoelectric conversion device and method of manufacturing the same
JP2009295918A (ja) * 2008-06-09 2009-12-17 Panasonic Corp 固体撮像装置及びその製造方法
JP2010278175A (ja) * 2009-05-28 2010-12-09 Sony Corp 半導体装置の製造方法
JP2011129723A (ja) * 2009-12-17 2011-06-30 Sharp Corp 固体撮像素子の製造方法
JP2012028585A (ja) * 2010-07-23 2012-02-09 Nikon Corp 固体撮像素子及びその製造方法
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN108511472A (zh) * 2017-02-28 2018-09-07 佳能株式会社 光电转换设备和装置
JP2018142681A (ja) * 2017-02-28 2018-09-13 キヤノン株式会社 光電変換装置、電子機器および輸送機器
US10431617B2 (en) 2017-02-28 2019-10-01 Canon Kabushiki Kaisha Photoelectric conversion device and apparatus
CN108511472B (zh) * 2017-02-28 2023-05-26 佳能株式会社 光电转换设备和装置

Also Published As

Publication number Publication date
JP4878117B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
US9450011B2 (en) Solid-state image sensor and imaging system
US10367030B2 (en) Photoelectric conversion device and method for producing photoelectric conversion device
US8237237B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US8492804B2 (en) Solid-state imaging device, method for producing same, and camera
US8633559B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR20120052856A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2007242697A (ja) 撮像装置および撮像システム
JP2008091771A (ja) 固体撮像装置およびその製造方法
US20110159632A1 (en) Method for manufacturing a solid-state image capturing element
JP2005158940A (ja) 光電変換装置及び撮像システム
JP5518231B2 (ja) 固体撮像装置の製造方法
JP4878117B2 (ja) 固体撮像装置及び撮像システム
JP2009290089A (ja) 固体撮像装置およびその製造方法
JP5318165B2 (ja) 固体撮像装置及び撮像システム
US20060039044A1 (en) Self-aligned image sensor and method for fabricating the same
JP2011023455A (ja) 固体撮像装置
JP2005340498A (ja) 固体撮像素子
JP2005174968A (ja) 固体撮像素子およびその製造方法
JP6254829B2 (ja) 固体撮像素子及びその製造方法
JP2011258884A (ja) 固体撮像装置およびその製造方法
JP4449298B2 (ja) 固体撮像素子の製造方法および固体撮像素子
JP2007194359A (ja) 固体撮像素子及び固体撮像素子の製造方法
JP2008294242A (ja) 固体撮像装置およびその製造方法
JP2023128745A (ja) 光検出装置、その製造方法、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110803

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees