CN101939982A - 具有全域快门及储存电容的背侧照明影像传感器 - Google Patents

Abstract

本发明是关于一种背侧照明成像传感器像素，其包含一光电二极管区域、一像素电路区域和一储存电容器。该光电二极管区域被配置在一半导体晶粒内用于累积一影像电荷。该像素电路区域被配置在该半导体晶粒上在该半导体晶粒的一前侧与该光电二极管区域之间。该像素电路区域与该光电二极管区域的至少一部分重迭。该储存电容器被包含在与该光电二极管区域重迭的该像素电路区域内且被选择性地耦合到该光电二极管区域以暂时储存在其上累积的影像电荷。

Description

具有全域快门及储存电容的背侧照明影像传感器

技术领域

本发明大致上涉及影像传感器，且特定言之但不唯一地，本发明涉及背侧照明CMOS影像传感器。

现有技术

对于高速影像传感器，最好使用全域快门以捕捉快速移动的物体。全域快门可使在该影像传感器中的所有像素同时捕捉该影像。对于移动较慢的物体，可使用更普通的滚动快门。滚动快门根据顺序捕捉该影像。例如，在一二维(「2D」)像素数组内的每列可被依序启用，使得在单列内的每个像素在同一时间捕捉该影像，但是每列是根据滚动顺序启用。因此，像素的每列在一不同影像撷取窗口期间捕捉该影像。对于移动缓慢的物体，在每列之间的时间差产生可接受的影像失真。对于快速移动的物体，滚动快门会造成沿着该物体的移动轴的一明显伸长失真。为了实施全域快门，储存电容器被用于暂时储存由在该数组中的每个像素撷取的影像电荷，而其等待从该像素数组之读出。

图1说明一习知前侧照明互补金属氧化物半导体(「CMOS」)成像像素100。成像像素100的前侧，是基板105之其上供配置像素电路及其上供形成用于重新分布信号的金属堆栈110的该侧。金属层(例如，金属层M1和M2)被以此方式图案化以便产生一光学信道，入射在成像像素100的该前侧上的光可经由该光学信道到达光敏光电二极管(「PD」)区域115。该前侧可进一步包含一实施一彩色传感器的彩色滤光器层和一将该光聚焦到PD区域115上的微透镜。

为了实施全域快门，习知成像像素100包括一储存电容器120。为了可使电荷在PD区域115之间快速转移及最小化信号路由，储存电容器120被定位为紧邻像素电路区域125内的光电二极管区域115，与其余像素电路一起用于操作成像像素100。因此，储存电容器120不惜牺牲PD区域115来消耗成像像素100内的有价值的实际面积(real estate)。减少PD区域115的大小以容纳储存电容器120会降低成像像素100的填充因子，从而减少了对光敏感的像素区域的量，并降低了低旋光性能。

附图说明

图1是一习知前侧照明成像像素的横截面图。

图2是根据本发明的一实施例说明一背侧照明成像系统的方块图。

图3是根据本发明的一实施例说明在一背侧照明成像系统内的两个4T像素的像素电路的电路图。

图4A是根据本发明的一实施例的一具有一储存电容器的背侧照明成像像素的混合性横截面/电路图。

图4B是根据本发明的一实施例说明了一用在背侧照明成像像素中的多层储存电容器。

图5是根据本发明的一实施例说明操作一具有储存电容器的背侧照明成像像素的过程的流程图。

最佳实施方式

此处描述了一种操作一具有全域快门和储存电容器的背侧照明影像传感器的系统及方法的实施例。在以下描述中，阐述很多具体细节以更加深入地理解该等实施例。然而，熟习此相关技术者将认识到，此处描述的技术可不需要该等具体细节的一或多个，或者可用其它方法、组件、材料等实践。在其它情况下，没有显示或详细描述众所周知的结构、材料或操作以避免混淆某些态样。

贯穿本说明书的参考「一个实施例」或「一实施例」是指结合该实施例描述的一特定特征、结构或特点被包含在本发明的至少一实施例中。因此，在贯穿本说明书的各个地方中词组「在一个实施例中」或「在一实施例中」的出现不一定都是参考同一实施例。此外，该等特定特征、结构或特点可以任何适当的方式组合在一或多个实施例中。

本说明书各处，使用若干专门术语。这些术语将采用其等在其等所来源之技术中的一般意思，除非此处明确定义或其等使用的背景会明确指出。术语「重迭」在此处参考一半导体晶粒的表面法线定义。如果穿过半导体晶粒的横截面所绘制的与该表面法线平行的一线与该两个组件相交，则配置在晶粒上的两个组件被认为是「重迭」。

本发明的非限制和非详尽实施例是参考以下图式描述，其中相同数字是指贯穿各种图式的相同部分，除非另有指明。

图2是根据本发明的一实施例说明一背侧照明成像系统200的方块图。成像系统200的该说明实施例包含一像素数组205、读出电路210、功能逻辑215和控制电路220。

像素数组205是一二维(「2D」)数组的背侧照明成像传感器或像素(例如，像素P1、P2…、Pn)。在一实施例中，每个像素是一主动像素传感器(「APS」)，如一互补金属氧化物半导体(「CMOS」)成像像素。如所说明，每个像素被配置成一列(例如，列R1到Ry)和一行(例如，行C1到Cx)以撷取人物、场景或物体的影像数据，该影像数据然后可用于生成该人物、场景或物体的一个2D影像。

在每个像素已撷取其影像数据或影像电荷之后，该影像数据是由读出电路210读出并被转移到功能逻辑215。读出电路210可包含放大电路、模拟至数字转换电路等。功能逻辑215可简单地储存该影像数据或甚至经由应用后起影像作用(例如，剪切、旋转、去红眼、调节亮度、调节对比度等)而操纵该影像数据。在一实施例中，读出电路210可沿着读出行线(已说明)一次读出一列影像数据或可使用各种其它技术(未说明)读出该影像数据，如串行读出或完全并行同时读出所有像素。

控制电路220被耦合到像素数组205以控制像素数组205的操作特性。例如，控制电路220可产生一快门信号用于控制影像撷取。在一实施例中，该快门信号是一全域快门信号，用于同时启用像素数组205内的所有像素以在一单个撷取窗口期间同时撷取其等各自的影像数据。在一替代实施例中，该快门信号是一滚动快门信号，藉此每列、行或组的像素在连续撷取窗口期间被依照顺序启用。

图3是根据本发明的一实施例，说明在一背侧照明成像数组内的两个四元晶体管(「4T」)像素的像素电路300的电路图。像素电路300是一可用于实施图2的像素数组200内的每个像素的像素电路结构。然而，应明白本发明的实施例并不限于4T像素结构；确切言之，受益于本发明的一般技术者将明白本发明亦适用于3T设计、5T设计以及各种其它像素结构。

在图3中，像素Pa和Pb是以两列和一行配置。每个像素电路300的该说明实施例包含一光电二极管PD、一转移晶体管T1、一重设晶体管T2、一源极随耦(「SF」)晶体管T3、一选择晶体管T4和一储存电容器C1。在操作期间，转移晶体管T1接收一转移信号TX，其将累积在光电二极管PD中的电荷转移到一耦合至储存电容器C1的浮动扩散节点FD。虽然浮动扩散节点FD有一固有电容，但其一般不足以取代储存电容器C1。例如，浮动扩散节点FD达成足够电容所需的大小将导致不可接受的泄漏电流以及其它非线性特性。

重设晶体管T2被耦合在一电源导轨VDD与该浮动扩散节点FD之间以在一重设信号RST的控制下重设(例如，将该FD放电或充电到一预设电压)。该浮动扩散节点FD经耦合以控制SF晶体管T3的闸极。SF晶体管T3被耦合在该电源导轨VDD与选择晶体管T4之间。SF晶体管T3作为一源极随耦器操作，从储存电容器C1提供一高阻抗输出。最后，选择晶体管T4在一选择信号SEL的控制下选择性地将像素电路300的输出耦合到该读出行线。

在一实施例中，该TX信号、该RST信号和该SEL信号是由控制电路220产生。在一实施例中，其中像素数组205用一全域快门操作，该全域快门信号被耦合到整个像素数组205中的每个转移晶体管T1的闸极以在每个像素的光电二极管PD与储存电容器C 1之间同时开始电荷转移。在一实施例中，该全域快门信号是由包含在控制电路220内的全域快门电路305产生。

图4A是根据本发明的一实施例之一具有一储存电容器的背侧照明成像像素400的混合横截面/电路图。成像像素400是像素数组205内的像素P1到Pn的一种可能实施。成像像素400的该说明实施例包含一基板405、一彩色滤光器410、一微透镜415、一PD区域420、一互连扩散区域425、一像素电路区域430、像素电路层435和一金属堆栈440。像素电路区域430的该说明实施例包含一4T像素(其它像素设计可被替代)，且储存电容器C1配置在一扩散井445内。一浮动扩散450被配置在扩散井445内并且被耦合在转移晶体管T1与储存电容器C1的电极461之间。储存电容器C1的一电极463被耦合到一亦配置在扩散井445内的接地扩散455。金属堆栈440的该说明实施例包含由金属层间介电层441和443分离的两个金属层M1和M2。虽然图4A只说明一两层式金属堆栈，但是金属堆栈440可包含更多或更少层用于在像素数组205的前侧之上转移信号。在一实施例中，一钝化或钉扎层470被配置在互连扩散区域425之上。最后，浅沟渠隔离(「STI」)将成像像素400与邻近像素(未说明)隔离。

如所说明，成像像素400对入射在其半导体晶粒的背侧上的光480具光敏性。经由使用一背侧照明传感器，像素电路区域430可与光电二极管区域420以重迭组态定位。换句话说，包含储存电容器C1的像素电路300可置放为邻近于互连扩散区域425且在光电二极管区域420与该晶粒前侧之间，而不阻碍光480到达光电二极管区域420。经由将储存电容器C1置放为与光电二极管区域420重迭，与图1中说明的并排相反，光电二极管区域420和储存电容器C1不再竞争有价值的晶粒实际面积(real estate)。确切言之，储存电容器C1可被扩大以增加其电容，而没有降低该影像传感器的填充因子。本发明的实施例可使高容量储存电容器C1置放为非常接近于其等各自的光电二极管区域420，而没有降低该像素的敏感性。此外，该背侧照明组态提供更大的灵活性以在金属堆栈440内的像素数组205的该前侧之上路由信号，而没有干扰光480。在一实施例中，该全域快门信号在金属堆栈440内被路由至像素数组205内的所有像素。

将储存电容器C1置放在光电二极管区域420的与光曝露侧相反的侧上的另一优点是增加了与入射光子的隔离。到达储存电容器C1的光子可导致泄漏电流增加。然而，入射在晶粒背侧上的大多数光子终止于光电二极管区域420内。穿过光电二极管区域420的该等光子由储存电容器C1的电极463进一步阻挡。经由通过接地扩散455将电极463电气耦合到扩散井445，电极463有效地作为一隔离接地平面操作。电极461和463可用各种导电材料制成，包含金属、多晶硅、两者的组合等。

在一实施例中，接地扩散455是一具有与周围扩散井445相同的导电性类型(即，正或负的掺杂轮廓)的掺杂区域，但是具有更高的掺杂浓度。相反地，浮动扩散450是用一相反导电性类型掺杂物掺杂以在扩散井445内产生一p-n接面，从而电气隔离浮动扩散450。

在一实施例中，基板405是用p型掺杂物掺杂。在这种情况下，基板405以及生长在其上的磊晶层可被称为一P基板。在一P基板的实施例中，扩散井445是一P+井植入且接地扩散455是一P++植入，而光电二极管区域420、互连扩散区域425和浮动扩散450是经N型掺杂。在一实施例中，其中基板405以及其上的磊晶层是N型，扩散井445和接地扩散455也是经N型掺杂，而光电二极管区域420、互连扩散区域425和浮动扩散450具有一相反的P型导电性。

图4B是根据本发明的一实施例说明一多层储存电容器C2。在一实施例中，多层储存电容器C2可取代成像像素400内的储存电容器C1以达成增加的储存电容。多层储存电容器C2的该说明实施例包含两个由两层绝缘介电材料分离的电极491和493。电极491和493可用各种导电材料制成，如金属或多晶硅，而该分离介电质可由二氧化硅或其它绝缘材料制成。虽然图4B说明一双层堆栈的电容器，但是应明白多层储存电容器C2的实施例可包含3、4或更多的电极堆栈以增加C2的电容，同时仍然位于光电二极管区域420之上的像素电路区域430内。

图5是根据本发明的一实施例说明操作一背侧照明成像像素400的一过程500的流程图。过程500说明像素数组205内的一单个像素的操作；然而，应明白，取决于使用一滚动快门还是全域快门，过程500可由像素数组205中的每个像素依照顺序或并发执行。该等过程区块的一些或全部在过程500中出现的顺序不应视为具限制性。确切言之，受益于本发明的一般技术者将明白该等过程区块的一些可以未说明的各种顺序执行。

在一过程区块505中，重设光电二极管PD(例如，光电二极管区域420)和储存电容器C1。重设包含将光电二极管PD和储存电容器C1放电或充电到一预定电压电位，如VDD。该重设是经由既使该RST信号有效以启用重设晶体管T2又使该TX信号有效以启用转移晶体管T1而达成。启用T1和T2将光电二极管区域420、浮动扩散450和电极461耦合到电源导轨VDD。

一旦重设，该RST信号和该TX信号是无效的以由光电二极管区域420开始影像撷取(过程区块510)。入射在成像像素400的该背侧上的光480由微透镜415经由彩色滤光器410聚焦到光电二极管区域420的该背侧上。彩色滤光器410用于将该入射光480过滤成组成颜色(例如，使用拜尔(Bayer)滤镜或彩色滤光器数组)。入射光子使电荷累积在该光电二极管的扩散区域内。

在影像撷取窗口期间，当电荷累积在光电二极管区域420内时，经由暂时地使该RST信号有效而该TX信号保持无效，储存电容器C1被再次重设(过程区块515)。该第二次重设只重设储存电容器C1以减少热噪声和由于结合该影像电荷产生的其它杂散电荷/泄漏电荷。

一旦该影像撷取窗口过期，则该RST信号再次成无效且藉由使该TX信号有效而将光电二极管区域420内的累积电荷经由该转移晶体管T1转移到储存电容器C1(过程区块520)。在一全域快门的情况下，该全域快门信号在过程区块520期间对于在像素数组205内的所有像素是与该TX信号同时有效的。这导致将由每个像素累积的该影像数据全域转移到该像素的对应储存电容器C1中。

一旦该影像数据被转移到储存电容器C1，则该TX信号是无效的以隔离储存电容器C1用于读出。在一过程区块525中，该SEL信号是有效的以将该储存影像数据转移到该读出行上用于经由读出电路210输出到该功能逻辑215。应明白读出可经由行线在每列的基础上(已说明)、经由列线在每行的基础上(未说明)、在每个像素的基础上(未说明)或经由其它逻辑分组发生。一旦已读出所有像素的该影像数据，则过程500返回到过程区块505以为下个影像准备单独的储存电容器C1。

以上解释的该等过程是就计算机软件和硬件而描述。描述的该等技术可构成在一机器(例如，计算机)可读媒体内具体化的机器可执行指令，当其等由一机器执行时，将使该机器实施描述的该等操作。此外，该等过程可具体化在硬件中，如一特定应用集成电路(「ASIC」)或类似物。

机器可存取或机器可读媒体包含以机器(例如，一计算机、网络装置、个人数字助理、生产工具、具有一组之一或多个处理器的任何装置等)可存取的形式提供(即，储存)信息的任何机构。例如，一机器可存取媒体包含可记录/不可记录媒体(例如，只读存储器(ROM)、随机存取内存(RAM)、磁盘储存媒体、光学储存媒体、闪存装置等)。

本发明的所说明实施例的以上描述，包含摘要中的描述，并不意味是详尽的或将本发明限制于所揭示的确切形式。虽然本发明的特定实施例及其实例在本文中是为说明目的而描述，但是熟习此项相关技术者将认识到在本发明的范围内可有各种修饰。

鉴于以上详细描述可对本发明作此等修饰。不应将以下请求项中所用的术语视为将本发明限制于本说明书中揭示的特定实施例。确切言之，本发明的范围完全由以下请求项决定，该等请求项应根据请求项解释的既定理论解释。

Claims (20)

1.一种成像传感器像素，其包括：

一光电二极管区域，其配置在一半导体晶粒内用于累积一影像电荷；

一像素电路区域，其配置在该半导体晶粒内在该半导体晶粒的一前侧与该光电二极管区域之间，该像素电路区域与该光电二极管区域的至少一部分重迭；

一互连扩散区域，其配置在该半导体晶粒内，该互连扩散区域被耦合到该光电二极管区域且朝着该半导体晶粒的该前侧延伸；及

一储存电容器，其包含在与该光电二极管区域重迭的该像素电路区域内，且经由该互连扩散区域选择性地耦合到该光电二极管区域以暂时储存在其上累积的该影像电荷。

2.如权利要求1的成像传感器像素，其中该成像传感器像素包括一互补金属氧化物半导体(「CMOS」)背侧照明成像传感器像素。

3.如权利要求2的成像传感器像素，其中该半导体晶粒包括一P型硅基板，且该像素电路区域包括一配置在该光电二极管区域与该半导体晶粒的该前侧之间的P井扩散区域。

4.如权利要求1的成像传感器像素，其中该储存电容器包括：

一选择性地耦合到该互连扩散区域的第一电极；

一第二电极；及

一配置在该第一与第二电极之间的介电绝缘层。

5.如权利要求4的成像传感器像素，其中该第一与第二电极是由从一含有多晶硅或金属的群组选择的一材料制成。

6.如权利要求4的成像传感器像素，其中该储存电容器包括一具有至少两个重迭介电绝缘层的多层堆栈电容器。

7.如权利要求4的成像传感器像素，其进一步包括：

一接地扩散区域，其配置在该像素电路区域内且耦合到该第二电极以使该第二电极接地，该接地扩散区域具有一与该半导体晶粒的一基板相同的导电性类型；及

一浮动扩散，其配置在该像素电路区域内且耦合到该第一电极，该浮动扩散具有一与该基板相反的导电性类型。

8.如权利要求7的成像传感器像素，其中该成像传感器像素包括一使四个晶体管全部被配置在该像素电路区域内的四元晶体管(「4T」)像素设计，该4T像素设计包括：

一转移晶体管，其耦合在该互连扩散区域与该浮动扩散之间；

一重设晶体管，其耦合到该第一电极以重设该储存电容器和该浮动扩散；

一源极随耦晶体管，其经耦合以从该储存电容器输出该影像电荷；及

一选择晶体管，其用于从其它成像传感器像素选择该成像传感器像素用于读出。

9.如权利要求2的成像传感器像素，其进一步包括：

一微透镜，其配置在该光电二极管区域之下的该半导体晶粒的一背侧上且经光学对准以将从该背侧接收到的光聚焦到该光电二极管区域上；及

一彩色滤光器，其配置在该微透镜与该光电二极管区域之间用于过滤该光。

10.一种操作一包含复数个像素的像素数组的方法，其中该等像素的每个包含一背侧照明互补金属氧化物半导体(「CMOS」)成像传感器，对于该等像素的每个，该方法包括：

将由入射在该像素的一背侧上的光产生的电荷累积在该像素的一光电二极管区域内；及

将累积在该光电二极管区域内的该电荷转移到一储存电容器，其中该储存电容器定位在该像素的与该背侧相反的一前侧上且与该光电二极管区域重迭。

11.如权利要求10的方法，对于每个像素，其进一步包括：

在累积该电荷之前，经由暂时启用一耦合在该光电二极管区域与该储存电容器的一第一电极之间的转移晶体管以及经由暂时启用一耦合在一电压导轨与该储存电容器的该第一电极之间的重设晶体管，重设该光电二极管区域和该储存电容器；及

在累积该电荷与将该电荷转移到该储存电容器之间，经由启用该重设晶体管同时禁用该转移晶体管，再次重设该储存电容器。

12.如权利要求11的方法，对于每个像素，其进一步包括：

经由暂时启用一选择晶体管，读出储存在该储存电容器上的该电荷。

13.如权利要求10的方法，其中就每个像素转移在该光电二极管区域内累积的该电荷，包括启用一全域快门信号以使该像素数组内的所有像素同时开始转移该电荷。

14.如权利要求10的方法，其进一步包括：

以一配置在该背侧上的微透镜将该光聚焦到该光电二极管区域上；

将该储存电容器的一第一电极接地到一形成在一配置在一磊晶层中的掺杂井中的接地扩散，

其中将累积在该光电二极管区域内的该电荷转移到该储存电容器，包含经由一转移闸将该电荷转移到一配置在该掺杂井内具有与该掺杂井相反导电性类型的浮动扩散，该浮动扩散被耦合到该储存电容器的一第二电极，

其中该掺杂井是配置于与该光电二极管区域重迭在该像素的一前侧与该光电二极管区域之间的该磊晶层内。

15.一种成像系统，其包括：

一成像像素的背侧照明数组，其中每个成像像素包含：

一光电二极管区域，其用于累积一影像电荷；

一储存电容器，其经耦合以暂时储存由该光电二极管累积的该影像电荷，该储存电容器被配置在该成像像素的一前侧与该光电二极管区域之间；

一转移晶体管，其用于选择性地将该光电二极管区域耦合到该储存电容器；

控制电路，其被耦合到成像像素的该背侧照明数组以产生一快门信号用于选择性地启用该等成像像素之一或多个的该转移晶体管；及

读出电路，其被耦合到成像像素的该背侧照明数组以选择性地读出该影像电荷。

16.如权利要求15的成像系统，其中该快门信号包括一全域快门信号，该全域快门信号经耦合以同时启用该等成像像素的该背侧照明数组内的每个转移晶体管，以利用所有该等成像像素同时捕捉一影像。

17.如权利要求15的成像系统，其中该储存电容器和转移晶体管被配置在一于该光电二极管区域之上形成的扩散井内，其中每个成像像素进一步包含：

一具有与该扩散井相反的导电性类型的浮动扩散，其被耦合到该转移晶体管且被耦合到该储存电容器的一第一电极；及

一具有与该扩散井相似的导电性类型的接地扩散，其被耦合到该储存电容器的一第二电极。

18.如权利要求15的成像系统，其中成像像素的该背侧照明数组进一步包含：

复数个微透镜，其等配置在成像像素的该数组的一背侧上且每个经对准以将光聚焦到一对应像素上；及

一包含两个或更多个金属层的金属堆栈，其配置在成像像素的该数组的一前侧上用于路由信号。

19.如权利要求15的成像系统，其中该储存电容器包括一具有至少两个重迭介电绝缘层的多层堆栈电容器。

20.如权利要求15的成像系统，其中每个像素包括一四元晶体管(「4T」)像素设计，该4T像素设计包含；

该转移晶体管，其耦合在该光电二极管区域与一浮动扩散之间；

一重设晶体管，其耦合到该储存电容器的一第一电极以重设该储存电容器上的该影像电荷；

一源极随耦晶体管，其经耦合以从该储存电容器输出该影像电荷；及

一选择晶体管，其用于从其它成像传感器像素选择该成像传感器像素用于读出。

Images