JP2014143444A

JP2014143444A - 固体撮像装置及び電子機器

Info

Publication number: JP2014143444A
Application number: JP2014091203A
Authority: JP
Inventors: Hideo Kido; 英男城戸; Atsuhiko Yamamoto; 敦彦山本; Akita Yamada; 明大山田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2014-04-25
Filing date: 2014-04-25
Publication date: 2014-08-07
Anticipated expiration: 2030-01-28
Also published as: JP5874777B2

Abstract

【課題】共有画素を有する固体撮像装置において、共有画素間の感度差を生じにくくする。
【解決手段】第１共有画素を構成する第１選択トランジスタ、第１増幅トランジスタ、及び、第２共有画素を構成する第２増幅トランジスタ、第２選択トランジスタが、第１の行に互いに隣接してこの順に配置され、第１共有画素を構成する第１リセットトランジスタ及び第２共有画素を構成する第２リセットトランジスタが第２の行に配置されている。
【選択図】図４

Description

本発明は、ＣＭＯＳ型の固体撮像装置、及びこの固体撮像装置を備えて例えばカメラ等に適用される電子機器に関する。

固体撮像装置として、ＣＭＯＳ固体撮像装置が知られている。ＣＭＯＳ固体撮像装置は、電源電圧が低く、低消費電力のため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、プリンター等に使用されている。

ＣＭＯＳ固体撮像装置は、ＣＣＤ固体撮像装置と異なり、画素領域に配列される画素が光電変換部であるフォトダイオードＰＤの他に、複数の画素トランジスタを有して構成される。通常の単位画素では、画素トランジスタが、電圧変換部となるフローティングディフージョン部ＦＤを含む転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタの４トランジスタで形成される。あるいは、画素トランジスタは、選択トランジスタを省いて転送トランジスタ、リセットトランジスタ、増幅トランジスタによる３トランジスタで形成される。このように、単位画素としてフォトダイオード及び複数の画素トランジスタを要するため、画素の縮小化が困難とされていた。

しかし、近年では、画素トランジスタを複数画素で共有することにより、１画素当りのフォトダイオードＰＤ以外の占有面積を抑制する、いわゆる複数画素共有構造が必須の技術となっている。図２９に、特許文献１に示された複数画素共有構造による共有画素を２次元配列した固体撮像装置の例を示す。この固体撮像装置９１は、フォトダイオードＰＤがジグザグ配列の４画素共有の例である。固体撮像装置９１では、斜めに隣合う２つのフォトダイオードＰＤで１つのフローティングディフージョン部ＦＤを共有する組が２次元配列される。共有画素は、垂直方向に隣り合う２組によりジグザグ配列の４つのフォトダイオードＰＤ１〜ＰＤ４と、一方の組の上下位置に分割した画素トランジスタ形成領域１１４における２つの回路群（画素トランジスタ）とを有して構成される。

２組の、フローティングディフージョン部ＦＤとこれを挟む２つのフォトダイオードＰＤとの間には、それぞれの転送ゲート電極ＴＧ［ＴＧ１〜ＴＧ４］が形成される。共有画素内は、上記２組を画素トランジスタ領域９４における２つの回路群に接続配線９２を介して電気的に接続し、４つのフォトダイオードＰＤ１〜ＰＤ４を縦方向に共有する構成となっている。すなわち、フローティングディフージョン部ＦＤ１、ＦＤ２、増幅トランジスタのゲート電極（図示せず）、リセットトランジスタのソース（図示せず）が垂直方向に沿う接続配線（いわゆるＦＤ配線）９２により接続される。

特許文献２〜６に、ＣＭＯＳ固体撮像装置の先行技術が開示されている。特許文献２、３には２画素共有のＣＭＯＳ固体撮像装置が開示されている。特許文献４には縦２画素、横２画素の計４画素共有のＣＭＯＳ固体撮像装置が開示されている。特許文献５には裏面照射型ＣＭＯＳ固体撮像装置が開示されている。特許文献５には縦筋補正するＣＭＯＳ固体撮像装置が開示されている。

特開２００６−５４２７６号公報特開２００４−１７２９５０号公報特開２００５−１５７９５３号公報特開２００９−１３５３１９号公報特開２００３−３１７８５号公報特開２００５−２２３８６０号公報

ところで、図２９に示す共有画素の構成として、図３０に示すような分割した画素トランジスタのうち、リセットトランジスタＴｒ２を上側に配置し、増幅トランジスタＴｒ３と選択トランジスタＴｒ４の直列回路を下側に配置した構成が考えられる。リセットトランジスタＴｒ２は、リセットゲート電極１０６、ソース領域１０４及びドレイン領域１０５を有して構成される。増幅トランジスタＴｒ３は、増幅ゲート電極１０９を有し、拡散領域１１６及び１１７をソース領域及びドレイン領域として構成される。選択トランジスタＴｒ４は、選択ゲート電極１１８を有し、拡散領域１１５及び１１６をソース領域及びドレイン領域として構成される。

リセットトランジスタＴｒ２と、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路とは、共有画素の各列毎に同じレイアウトで形成される。Ｔｒ１１〜Ｔｒ１４は、転送トランジスタを示す。各列の共有画素では、それぞれ２つのフローティングディフージョン部ＦＤ１、ＦＤ２、増幅ゲート電極１０９及びリセットトランジスタＴｒ２のソース領域１０４が、ＦＤ配線９２Ａ、９２Ｂにより電気的に接続される。

このような画素トランジスタのレイアウトを考えると、増幅トランジスタＴｒ３は、ランダムノイズの観点からゲート長を出来るだけ長くすることが望まれる。また、増幅トランジスタＴｒ３と選択トランジスタＴｒ４とは、ある一定の間隔ｄ１をあける必要がある。
増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路のソース／ドレイン領域となる拡散領域も、隣接する列の共有画素の同じ直列回路の拡散領域と電気的に分離するために、ある一定の間隔ｄ２が必要である。

そうすると、共有画素の配列を増やしていく毎に、共有するフォトダイオードＰＤと上記増幅・選択トランジスタの直列回路との対称性が崩れてくる。結果的にフローティングディフージョン部ＦＤ１及びＦＤ２を接続しているＦＤ配線９２Ａ、９２Ｂの配線長が、図Ｂの枠Ａ、Ｂで示すように、共有画素の列毎に異なり、変換効率の列間差が生じる。画質的には、感度の列間差として現れてくるため、縦筋が発生する。

図３１及び図３２に、他の画素共有方式として、縦４画素共有方式のＣＭＯＳ固体撮像装置の例を示す。図３１に示す固体撮像装置８１は、垂直（縦）方向に隣合う２つのフォトダイオードＰＤと１つのフローティングディフージョン部ＦＤを共有する組が２次元配列される。共有画素は、垂直方向に隣合う２組の縦配列された４つのフォトダイオードＰＤ１〜ＰＤ４と、各組の下側に２つの画素列に対応するように画素トランジスタが配置されて成る。転送トランジスタＴｒ１１〜Ｔｒ１４は、それぞれのフォトダイオードＰＤ１〜ＰＤ４に対応して配置される。

ここで、各転送ゲート電極ＴＧは、隣合う列の転送ゲート電極と共通に形成される。２つのフォトダイオードＰＤを有する各組の下側に配置される画素トランジスタは、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路と、リセットトランジスタＴｒ２とが行方向に沿って形成される。つまり、隣合う列の共有画素に対して、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路、及びリセットトランジスタＴｒ２は、それぞれ並べて同じ行方向に配列される。ＦＤ配線９２Ａ、９２Ｂは、それぞれ図示のレイアウトで配置される。図３１において、図３０に対応する部分には同一符号を付して重複説明を省略する。

図３２に示す固体撮像装置８２は、２つのフォトダイオードＰＤを有する各組の下側に配置される画素トランジスタのレイアウトが、図３１と異なる。すなわち、一方の組の下側に増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路のみを並べて同じ行方向に配列し、他方の組の下側にリセットトランジスタＴｒ２のみを並べて同じ行方向に配列して構成される。つまり、隣合う列の共有画素に対して、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路、及びリセットトランジスタＴｒ２は、それぞれ同じ向きで行方向に配列される。ＦＤ配線９２Ａ、９２Ｂは、それぞれ図示のレイアウトで配置される。図３２において、図３０に対応する部分には同一符号を付して重複説明を省略する。

図３１及び図３２に示すように、固体撮像装置８１、８２では、列間でＦＤ配線９２Ａ９２Ｂの配線長の対象性が崩れ、変換効率の列間差が生じ、感度の列間差が生じる。

一方、例えばベイヤー配列のカラーフィルタを用いた場合、図３０〜図３２のいずれの固体撮像装置１００、８１，８２においても、緑画素となるＧｂ画素と画素Ｇｒがポリシリコンによるゲート電極と重なる領域（面積）が互いに異なるため、ゲート電極の光吸収に差が生じ、感度差が生じる。

本発明は、上述の点に鑑み、共有画素を有する固体撮像装置において、感度差が生じにくい固体撮像装置を提供するものである。
本発明は、上記固体撮像装置を備えてカメラ等に適用される電子機器を提供するものである。

本発明に係る固体撮像装置は、複数の光電変換部で構成される第１光電変換部を有する第１共有画素と、複数の光電変換部で構成される第２光電変換部を有する第２共有画素を有する。第１共有画素は、第１光電変換部で共有される第１リセットトランジスタ、第１増幅トランジスタ及び１選択トランジスタを有する。第２共有画素は、第２光電変換部で共有される第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタを有する。また、第１選択トランジスタ、第１増幅トランジスタ、第２増幅トランジスタ及び第２選択トランジスタが、第１の行に互いに隣接してこの順に配置され、第１リセットトランジスタ及び第２リセットトランジスタが第２の行に配置されている。

本発明の固体撮像装置では、共有する画素トランジスタが共有画素の列方向に分割配置され、隣合う共有画素間で共有する第１選択トランジスタ、第１増幅トランジスタ、第２増幅トランジスタ及び第２選択トランジスタがこの順に第１の行に配置されるので、ＦＤ配線を含めた共有画素ごとの対称性が良くなる。例えば、隣合う共有画素間のＦＤ配線の配線長が同じになり、ＦＤ配線にかかる容量が共有画素ごとに一定になり、光電変換効率差が生じにくくなる。

本発明に係る電子機器は、上述した固体撮像装置と、固体撮像装置の光電変換部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備える。

本発明の電子機器では、上述の本発明による固体撮像装置を備えるので、共有画素間の感度差が生じにくくなる。

本発明に係る固体撮像装置によれば、共有画素を有する固体撮像装置において、感度差が生じにくい共有画素を有する固体撮像装置を提供することができる。

本発明に係る電子機器によれば、感度差が生じにくい共有画素を有する固体撮像装置を備えるので、高画質化が図られ、信頼性の高い電子機器を提供することができる。

本発明に適用されるＣＭＯＳ固体撮像装置の概略構成図である。本発明に係る固体撮像装置の第１実施の形態を示す要部構成図である。第１比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第２実施の形態を示す要部構成図である。第２比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第３実施の形態を示す要部構成図である。第３比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第４実施の形態を示す要部構成図である。第４−１比較例に係る固体撮像装置を示す要部の構成図である。第４−２比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第５実施の形態を示す要部構成図である。第５−１比較例に係る固体撮像装置を示す要部の構成図である。第５−２比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第６実施の形態を示す要部構成図である。第６比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第７実施の形態を示す要部構成図である。第７比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第８実施の形態を示す要部構成図である。第８比較例に係る固体撮像装置を示す要部の構成図である。本発明に係る固体撮像装置の第９実施の形態を示す要部構成図である。第９比較例に係る固体撮像装置を示す要部の構成図である。３トランジスタ型の４画素共有の等価回路図である。４トランジスタ型の４画素共有の等価回路図である。３トランジスタ型の２画素共有の等価回路図である。４トランジスタ型の２画素共有の等価回路図である。３トランジスタ型の２×２の４計画素共有の等価回路図である。４トランジスタ型の２×２の４計画素共有の等価回路図である。本発明に係る電子機器の概略構成図である。従来のジグザグ４画素共有の固体撮像装置の要部の構成図である。従来のジグザグ４画素共有の固体撮像装置の要部の構成図である。従来の３トランジスタ型の縦４画素共有の固体撮像装置の要部の構成図である。従来の４トランジスタ型の縦４画素共有の固体撮像装置の要部の構成図である。

以下、本発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＭＯＳ固体撮像装置の概略構成例
２．実施の形態に係る固体撮像装置の基本構成
３．第１実施の形態（固体撮像装置の構成例）
４．第２実施の形態（固体撮像装置の構成例）
５．第３実施の形態（固体撮像装置の構成例）
６．第４実施の形態（固体撮像装置の構成例）
７．第５実施の形態（固体撮像装置の構成例）
８．第６実施の形態（固体撮像装置の構成例）
９．第７実施の形態（固体撮像装置の構成例）
１０．第８実施の形態（固体撮像装置の構成例）
１１．第９実施の形態（固体撮像装置の構成例）
１２．第１０実施の形態（電子機器の構成例）

＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図１に、本発明の各実施の形態に適用されるＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図１に示すように、半導体基板１１例えばシリコン基板に光電変換部を含む複数の画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２としては、複数の光電変換部が転送トランジスタを除く他の画素トランジスタを共有した共有画素を適用する。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３トランジスタ、あるいは選択トランジスタを追加した４トランジスタで構成することができる。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。

制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。

表面照射型のＣＭＯＳ固体撮像装置は、半導体基板の画素領域に対応した第１導電型、例えばｐ型の半導体ウェル領域に、複数の光電変換部となるフォトダイオードＰＤで画素トランジスタを共有する共有画素が複数形成される。各共有画素は、素子分離領域で区画される。半導体基板の表面側の上方には、フォトダイオードＰＤ上を除き、層間絶縁膜を介して複数層の配線を有する多層配線層が形成され、多層配線層上に平坦化膜を介してカラーフィルタ及びオンチップレンズが積層形成される。光は、オンチップレンズを通して半導体基板の表面側よりフォトダイオードＰＤに照射される。

裏面照射型のＣＭＯＳ固体撮像装置は、薄膜化された半導体基板、すなわち第１導電型であるｐ型半導体ウェル領域で形成された半導体基板に、複数の光電変換部となるフォトダイオードＰＤで画素トランジスタを共有する共有画素が複数形成される。各共有画素は素子分離領域で区画される。半導体基板の方面側の上方には、層間絶縁膜を介して複数層の配線を有する多層配線層が形成され、その上に例えば半導体基板による支持基板が接合される。配線は、配置の制限がなく、フォトダイオードＰＤ上にも形成される。半導体基板の裏面側にカラーフィルタ及びオンチップレンズが積層形成される。光は、オンチップレンズを通して半導体基板の裏面側よりフォトダイオードＰＤに照射される。

＜２．実施の形態に係る固体撮像装置の基本構成＞
本実施の形態に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置は、複数の光電変換部で画素トランジスタを共有する共有画素を有する。この共有画素が規則的に２次元配列されて画素領域を形成している。画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタからなる３トランジスタ型、あるいは選択トランジスタを加えた４トランジスタ型に構成される。共有画素における画素トランジスタのうち、転送トランジスタは光電変換部と同数の転送トランジスタと、その他の各１つの共有する画素トランジスタを有して構成される。共有する画素トランジスタ、すなわち転送トランジスタ以外の画素トランジスタは、共有画素の列方向に分割配置される。

そして、本実施の形態では、隣合う共有画素間、例えば隣合う列の共有画素間、あるいは隣合う行間で、共有する画素トランジスタが左右反転して、または上下交差して、または左右反転し且つ上下交差して配置される。各共有画素におけるフローティングディフージョン部ＦＤ、リセットトランジスタのソース及び増幅トランジスタのゲートに接続する接続配線、つまりＦＤ配線は、列方向に沿って配置される。ここで、行方向は、行に沿う方向と定義し、列方向とは列に沿う方向と定義する。

本実施の形態に係る固体撮像装置によれば、共有画素内で共有する画素トランジスタが列方向に分割配置され、隣合う共有画素間で、共有する画素トランジスタが左右反転または／及び上下交差して配置される。この構成により、共有画素のＦＤ配線まで含めた共有画素ごとの対称性がよくなり、ＦＤ配線の配線長差がなくなり、ＦＤ配線の配線容量が共有画素ごとに一定となる。従って、列ごとあるいは行ごとの光電変換効率差が生じにくくなり、感度の列間差あるいは行間差が無くなる。この結果、画質的には光電変換部に電荷を一杯にさせるまでの光量ではない、いわゆる感度光量において、縦筋が無くなる。

ベイヤー配列のカラーフィルタを用いた場合には、隣合う共有画素間で、共有する画素トランジスタを上下交差した配置、あるいは左右反転と上下交差を組み合わせた配置とすることにより、Ｇｒ画素とＧｂ画素と重なるベース電極面積の占有率が同じになる。つまり、ポリシリコンによるゲート電極による光吸収の程度が同じになり、Ｇｒ画素とＧｂ画素の感度差が生じにくくなる。よって、感度差が生じにくい複数画素共有の固体撮像装置を提供することができる。

＜３．第１実施の形態＞
［固体撮像装置の構成例］
図２に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第１実施の形態を示す。図２は、画素トランジスタを３トランジスタ型として、ジグザグ４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図３の第１比較例と対比して説明する。

図２２に、３トランジスタ型の４画素共有とした共有画素の等価回路を示す。本例に係る共有画素は、光電変換部となる４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］と、４つの転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］と、各１つのリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３とから構成される。ここでは、共有画素において、２つのフォトダイオードＰＤ１及びＰＤ２に第１フローティングディフージョン部ＦＤ１が共有され、２つのフォトダイオードＰＤ３及びＰＤ４に第２フローティングディフージョン部ＦＤ２が共有される。

各フォトダイオードＰＤ１〜ＰＤ４は、それぞれ転送トランジスタＴｒ１１〜Ｔｒ１４に接続される。すなわち、２つのフォトダイオードＰＤ１及びＰＤ２は、転送トランジスタＴｒ１１及びＴｒ１２を介して第１フローティングディフージョン部ＦＤ１に接続される。２つのフォトダイオードＰＤ３及びＰＤ４は、転送トランジスタＴｒ１３及びＴｒ１４を介して第２フローティングディフージョン部ＦＤ２に接続される。第１フローティングディフージョン部ＦＤ１及び第２フローティングディフージョン部ＦＤ２が接続され、その接続点がリセットトランジスタＴｒ２のソースと増幅トランジスタＴｒ３のゲートに接続される。リセットトランジスタＴｒ２のドレインが電源Ｖｄｄに接続される。増幅トランジスタＴｒ３のドレインが電源Ｖｄｄに接続され、ソースが垂直信号線９に接続される。

先に、図３の第１比較例に係る固体撮像装置について説明する。第１比較例の固体撮像装置１０１は、斜めに隣合う２つのフォトダイオードＰＤで１つのフローティングディフージョン部ＦＤを共有する組が２次元配列され、垂直（縦）方向に隣合う２組によりジグザグ配列の４画素共有とした共有画素１０２が構成される。即ち、斜めに隣合う２つのフォトダイオードＰＤ１及びＰＤ２で第１フローティングディフージョン部ＦＤ１を共有した第１組と、斜めに隣合う２つのフォトダイオードＰＤ３及びＰＤ４で第２フローティングディフージョン部ＦＤ２を共有した第２組を有する。この第１組及び第２組が縦方向に隣合って配列される。

フォトダイオードＰＤ１及びＰＤ２と第１フローティングディフージョンＦＤ１との間にそれぞれ転送ゲート電極ＴＧ１及びＴＧ２を形成して第１転送トランジスタＴｒ１１及び第２転送トランジスタＴｒ１２が形成される。フォトダイオードＰＤ３及びＰＤ４と第２フローティングディフージョンＦＤ２との間にそれぞれ転送ゲート電極ＴＧ３及びＴＧ４を形成して第３転送トランジスタＴｒ１３及び第４転送トランジスタＴｒ１４が形成される。

共有画素１０２内では、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３とが上下に分割して配置される。すなわち、２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側に、ソース領域１０４、ドレイン領域１０５及びリセットゲート電極１０６からなるリセットトランジスタＴｒ２が配置される。また、２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の上側に、ソース領域１０７、ドレイン領域１０８及び増幅ゲート電極１０９からなる増幅トランジスタＴｒ３が配置される。リセットトランジスタＴｒ２と増幅トランジスタＴｒ３は、互いに共有画素１０２の行（横）方向にずれて配置される。

行方向に隣合う共有画素、つまり隣合う列の共有画素１０２間では、互いの増幅トランジスタＴｒ３が同じ向きに並べて同じ行方向に配置され、互いのリセットトランジスタＴｒ２が同じ向きに並べて同じ行方向に配置される。隣合う一方の列の共有画素１０２では、リセットトランジスタのソース領域１０４と、増幅トランジスタの増幅ゲート電極１０９と、第１フローティングディフージョン部ＦＤ１及び第２フローティングディフージョン部ＦＤ２がＦＤ配線１１１Ａにより接続される。隣合う他方の列の共有画素１０２では、リセットトランジスタのソース領域１０４と、増幅トランジスタの増幅ゲート電極１０９と、第１フローティングディフージョン部ＦＤ１及び第２フローティングディフージョン部ＦＤ２がＦＤ配線１１１Ｂにより接続される。第１比較例の固体撮像装置１０１では、破線１１２で図示したジグザグ配列の４つのフォトダイオードＰＤ１〜ＰＤ４と、画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２，Ｔｒ３により３トランジスタ型のジグザグ４画素共有とした共有画素１０２が構成される。

第１比較例に係る固体撮像装置１０１では、隣合う列の共有画素１０２のＦＤ配線１１１Ａ、１１１Ｂの長さが互いに同じ長さで形成されるので、ＦＤ配線長さに係る変換効率の列間差はない。しかし、例えばベイヤー配列のカラーフィルタを有する構成としたとき、図３に示すように、Ｇｂ画素は、共有画素（つまりユニットセル）１０２内にリセットトランジスタＴｒ２のポリシリコンによるリセットゲート電極１０６を含んでいる。Ｇｒ画素は、共有画素（ユニットセル）１０２内に増幅トランジスタＴｒ３のポリシリコンによる増幅ゲート電極１０９を含んでいる。増幅ゲート電極１０９はリセットゲート電極１０６よりゲート長が大きい。このため、Ｇｒ画素とＧｂ画素は、同じ緑画素であるのに、異なる面積のゲート電極を含むことになり、Ｇｒ画素とＧｂ画素間でゲート電極による光吸収に差が生じる。結果的に感度のばらつきが列間で発生し縦筋が生じる。

次に、第１実施の形態に係る固体撮像装置を説明する。第１実施の形態の固体撮像装置２１は、図２に示すように、斜めに隣合う２つのフォトダイオードＰＤで１つのフローティングディフージョン部ＦＤを共有する組が２次元配列され、垂直方向に隣合う２組によりジグザグ４画素共有とした共有画素２２が構成される。即ち、斜めに隣合う２つのフォトダイオードＰＤ１及びＰＤ２で第１フローティングディフージョン部ＦＤ１を共有した第１組と、斜めに隣合う２つのフォトダイオードＰＤ３及びＰＤ４で第２フォトダイオードＦＤ２を共有した第２組が縦方向に隣合って配列される。

そして、本実施の形態では、共有画素２２内において、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３とが上下に分割して配置される。このとき、行方向に隣合う共有画素、つまり隣合う列の共有画素１０２間で互いの増幅トランジスタＴｒ３が上下交差し、互いのリセットトランジスタＴｒ２が上下交差して配置される（矢印参照）。すなわち、一方の列の２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側と、他方の列の２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側とに、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３が並べて配置される。このリセットトランジスタＴｒ２と増幅トランジスタＴｒ３の配列が上下交差するように、一方及び他方の列の２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の上側に、それぞれ増幅トランジスタＴｒ３とリセットトランジスタＴｒ２が並べて配置される。それぞれ上下に配置されたリセットトランジスタＴｒ２と増幅トランジスタＴｒ３は、行方向に関してずれることなく、ほぼ同じ位置に配置される。

リセットトランジスタＴｒ２は、ソース領域２４、ドレイン領域２５及びリセットゲート電極２６を有して形成される。増幅トランジスタＴｒ３は、ソース領域２７、ドレイン領域２８と及び増幅ゲート電極２９を有して形成される。

隣合う一方の列の共有画素２２では、リセットトランジスタのソース領域２４と、増幅トランジスタの増幅ゲート電極２９と、第１及び第２のフローティングディフージョン部ＦＤ１及びＦＤ２がＦＤ配線３１Ａにより電気的に接続される。隣合う他方の列の共有画素２２では、リセットトランジスタのソース領域２４と、増幅トランジスタの増幅ゲート電極２９と、第１及び第２のフローティングディフージョン部ＦＤ１及びＦＤ２がＦＤ配線３１Ｂにより電気的に接続される。本実施の形態では、破線３２で図示したジグザグ配列の４つのフォトダイオードＰＤ１〜ＰＤ４と、画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２，Ｔｒ３により、３トランジスタ型のジグザグ４画素共有とした共有画素２２が構成される。

第１実施の形態に係る固体撮像装置２１によれば、分割配置されるリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３が隣合う列の共有画素２２間で、上下交差するように配置される。この構成により、共有画素２２のＦＤ配線３１まで含めた共有画素ごとの対称性がよくなり、ＦＤ配線３１Ａ、３１Ｂの配線長差がなくなり、ＦＤ配線３１Ａ、３１Ｂの配線容量が共有画素ごとに一定となる。従って、列ごとの光電変換効率差が生じにくくなり、感度の列間差が無くなる。結果として縦筋が無くなる。

一方、ベイヤー配列のカラーフィルタを用いた場合には、隣合う列の共有画素間で、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３とが上下交差した配置されるので、Ｇｒ画素とＧｂ画素内にはそれぞれリセットゲート電極２６を有する。Ｇｒ画素とＧｂ画素では、同じ面積のポリシリコンによるリセットゲート電極２６を有するので、リセットゲート電極による光吸収の差は発生しない。結果として縦筋が発生しない。よって、共有画素間での感度差が生じにくい複数画素共有の固体撮像装置を提供することができる。

＜４．第２実施の形態＞
［固体撮像装置の構成例］
図４に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第２実施の形態を示す。図４は、画素トランジスタを４トランジスタ型として、ジグザグ４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図５の第２比較例と対比して説明する。

図２３に、４トランジスタ型の４画素共有とした共有画素の等価回路を示す。本例に係る共有画素は、光電変換部となる４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］と、４つの転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］と、各１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とから構成される。選択トランジスタＴｒ４は、そのドレインが増幅トランジスタＴｒ３のソースに接続され、そのドレインが垂直信号線９に接続される。その他の構成は、図２２で説明したと同様の接続回路を有するので、図２２と対応する部分には同一符号を付して、重複説明を省略する。

先に、図５の第２比較例に係る固体撮像装置について説明する。第２比較例の固体撮像装置１１４は、ジグザグ４画素共有としたＣＭＯＳ固体撮像装置である。第２比較例の固体撮像装置１１４は、画素トランジスタを、転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の４トランジスタ型とした以外は、第１比較例と同じである。本比較例の固体撮像装置１１４では、２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側にリセットトランジスタＴｒ２が配置され、２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の上側に増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路が配置される。この直列回路は、ソース／ドレイン領域となる拡散領域１１５、１１６及び１１７と、増幅ゲート電極１０９及び選択ゲート電極１１８を有して構成される。すなわち、増幅トランジスタＴｒ３は、拡散領域１１６及び１１７をソース領域及びドレイン領域とし、増幅ゲート電極１０９を有して形成される。選択トランジスタＴｒ４は、拡散領域１１５及び１１６をソース領域及びドレイン領域として、選択ゲート電極１１８を有して形成される。隣合う列の共有画素１２２では、リセットトランジスタＴｒ２が同じ向きに並べて同じ行方向に配置され、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路が同じ向きに並べて同じ行方向に配置される。
その他の構成は、図３で説明したのと同じであるので、図３と対応する部分には、同一符号を付して、重複説明を省略する。

第２比較例の固体撮像装置１１４では、図５において、左側の列の共有画素１２２のＦＤ配線１１１Ａと、右側の列の共有画素１２２のＦＤ配線１１１Ｂとの配線長が異なる。すなわち、右側の列のＦＤ配線１１１Ｂが、楕円枠Ｃで示す長さ分だけ左側の列のＦＤ配線１１１Ａより長くなる。従って、ＦＤ配線１１１ＡとＦＤ配線１１１Ｂで配線容量の差が生じ、変換効率が隣合う列の共有画素で異なる。この結果、変換効率の列間差が生じ、縦筋が発生する。

次に、第２実施の形態に係る固体撮像装置を説明する。第２実施の形態に係る固体撮像装置３４は、ジグザグ４画素共有としたＣＭＯＳ固体撮像装置である。第２実施の形態の固体撮像装置３４は、画素トランジスタを、転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の４トランジスタ型として構成される。

第２実施の形態に係る固体撮像装置３４は、図４に示すように、隣合う列の共有画素のそれぞれにおいて、２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側にリセットトランジスタＴｒ２が配置される。一方、隣合う列の共有画素における、２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の上側に、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路が、隣合う列間で左右反転し一体化して配置される。すなわち、図４Ｂに示すように、２つの上記直列回路の増幅トランジスタＴｒ３のドレイン領域が共通の拡散領域３７で形成され、隣合う列の共有画素間で上記直列回路が左右反転して配置される。直列回路は、拡散領域３６及び３７をソース領域及びドレイン領域とし、増幅ゲート電極２９を有した増幅トランジスタＴｒ３と、拡散領域３５及び３６をソース領域及びドレイン領域とし、選択ゲート電極３８を有した選択トランジスタＴｒ４とから構成される。
その他の構成は、第１実施の形態で説明したと同様であるので、図２と対応する部分に同一符号を付して、重複説明を省略する。

第２実施の形態に係る固体撮像装置３４によれば、隣合う列の共有画素４２間において、ＦＤ配線３１ＡとＦＤ配線３１Ｂとの配線長が同じになる。このため、ＦＤ配線３１ＡとＦＤ配線３１Ｂで配線容量の差が発生せず、変換効率の列間差が生じない。この結果、列間の感度差がなく、縦筋が発生しない。よって、共有画素間での感度差が生じにくい複数画素共有の固体撮像装置を提供することができる。

＜５．第３実施の形態＞
［固体撮像装置の構成例］
図６に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第３実施の形態を示す。図６は、画素トランジスタを４トランジスタ型として、ジグザグ４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図７の第３比較例と対比して説明する。

先に、図７の第３比較例に係る固体撮像装置について説明する。第３比較例の固体撮像装置１２４は、ベイヤー配列のカラーフィルタを用いたジグザグに４画素共有としたＣＭＯＳ固体撮像装置である。Ｇｒ画素、Ｇｂ画素を有する以外の構成は、前述の第２比較例と同様であるので、図５と対応する部分には同一符号を付して、重複説明を省略する。

第３比較例の固体撮像装置１２４では、図５で説明したと同様に、左側の列の共有画素１２２のＦＤ配線１１１Ａと、右側の列の共有画素１２２のＦＤ配線１１１Ｂとの配線長が異なる。すなわち、右側の列のＦＤ配線１１１Ｂが、楕円枠Ｃで示す長さ分だけ左側の列のＦＤ配線１１１Ａより長くなる。従って、ＦＤ配線１１１ＡとＦＤ配線１１１Ｂで配線容量の差が生じ、変換効率が隣合う列の共有画素で異なる。この結果、変換効率の列間差が生じ、縦筋が発生する。

さらに、Ｇｂ画素は、共有画素１２２内にリセットトランジスタＴｒ２のポリシリコンによるリセットゲート電極１０６を含んでいる。Ｇｒ画素は、共有画素１２２内に増幅トランジスタＴｒ３のポリシリコンによる増幅ゲート電極１０９を含んでいる。増幅ゲート電極１０９はリセットゲート電極１０６よりゲート長が大きい。このため、Ｇｒ画素とＧｂ画素は、同じ緑画素であるのに、異なる面積のゲート電極を含むことになり、Ｇｒ画素とＧｂ画素間でゲート電極による光吸収に差が生じる。結果的に感度のばらつきが列間で発生し縦筋が生じる。

次に、第３実施の形態に係る固体撮像装置を説明する。第３実施の形態に係る固体撮像装置４４は、ジグザグ４画素共有としたＣＭＯＳ固体撮像装置である。第３実施の形態の固体撮像装置４４は、画素トランジスタの配列を異にした以外は、第２実施の形態と同じである。

第３実施の形態に係る固体撮像装置４４は、隣合う列の共有画素４５間で増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路を左右反転せずに上下交差して配置し、同様にリセットトランジスタＴｒ２も上下交差して配置される（矢印参照）。すなわち、一方の列の２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側と、他方の列の２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の上側に、それぞれリセットトランジスタＴｒ２と上記直列回路が並べて配置される。このリセットトランジスタＴｒ２と上記直列回路の配列が上下交差するように、一方及び他方の列の２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の上側に上記直列回路とリセットトランジスタＴｒ２が並べて配置される。
その他の構成は、第２実施の形態と同様であるので、図４と対応する部分に同一符号を付して、重複説明を省略する。

第３実施の形態に係る固体撮像装置４４によれば、隣合う列の共有画素４５間でリセットトランジスタＴｒ２と、上記増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路とを上下交差して配置される。この構成により、隣合う列の共有画素４５間でおいて、ＦＤ配線３１ＡとＦＤ配線３１Ｂとの配線長が同じになり、ＦＤ配線３１ＡとＦＤ配線３１Ｂで配線容量の差が発生せず、変換効率の列間差が生じない。この結果、列間の感度差がなく、縦筋が発生しない。

また、ベイヤー配列のカラーフィルタを用いた場合には、上記構成によって、Ｇｒ画素とＧｂ画素内にはそれぞれリセットゲート電極２６と増幅ゲート電極２９の一部を含む。Ｇｒ画素とＧｂ画素では、同じ面積のポリシリコンによるリセットゲート電極２６及び増幅ゲート電極２９の一部を有するので、ゲート電極による光吸収の差が発生しない。結果として縦筋が発生しない。よって、共有画素間での感度差が生じにくい４画素共有の固体撮像装置を提供することができる。

＜６．第４実施の形態＞
［固体撮像装置の構成例］
図８に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第４実施の形態を示す。図８は、画素トランジスタを３トランジスタ型として、縦４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図９、図１０の第４−１比較例、第４−２比較例と対比して説明する。

先に、図９の第４−１比較例について説明する。第４−１比較例１２６は、垂直（縦）方向に配列された４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を有する縦４画素共有とした共有画素を有して成る。すなわち、縦に隣合う２つのフォトダイオードＰＤ１及びＰＤ２で第１フローティングディフージョン部ＦＤ１を共有した第１組と、縦に隣合う２つのフォトダイオードＰＤ３及びＰＤ４で第２フローティングディフージョンＦＤ２を共有した第２組を有する。この第１組と第２組が縦方向に隣合って配列される。

フォトダイオードＰＤ１及びＰＤ２と第１フローティングディフージョン部ＦＤ１との間にそれぞれ転送ゲート電極ＴＧ１及びＴＧ２を形成して第１転送トランジスタＴｒ１１及び第２転送トランジスタＴｒ１２が形成される。フォトダイオードＰＤ３及びＰＤ４と第２フローティングディフージョン部ＦＤ２との間にそれぞれ転送ゲート電極ＴＧ３及びＴＧ４を形成して第３転送トランジスタＴｒ１３及び第４転送トランジスタＴｒ１４が形成される。ここで、各転送ゲート電極ＴＧ１〜ＴＧ４は、隣合う列の共有画素の転送ゲート電極ＴＧ１〜ＴＧ４と共通に形成される。

隣合う列の共有画素１２７にわたって第１組の下側に増幅トランジスタＴｒ３とリセットトランジスタＴｒ２が並べて行方向に配列され、第２組の下側に同じく増幅トランジスタＴｒ３とリセットトランジスタＴｒ２が並べて行方向に配列される。そして、図示するように、ＦＤ配線１１１Ａ、１１１Ｂが形成される。その他の構成は、前述の比較例と同様であるので、対応する部分には同一符号を付して重複説明を省略する。

図１０の第４−２比較例の固体撮像装置１２８は、隣合う列の共有画素１２７にわたって第１組の下側に各列の共有画素に対応するセットトランジスタＴｒ２が並べて行方向に配列される。また、隣合う列の共有画素１２７にわたって第２組の下側に各列の共有画素に対応する増幅トランジスタＴｒ３が並べて行方向に配列される。そして、図示するようにＦＤ配線１１１Ａ、１１１Ｂが形成される。その他の構成は、図９と同様であるので、対応する部分に同一符号を付して重複説明を省略する。

第４−１比較例の固体撮像装置１２６及び第４−２比較例の固体撮像装置１２８では、左側の共有画素のＦＤ配線１１１Ａと右側の共有画素のＦＤ配線１１１Ｂとで、配線長が異なる。楕円枠Ｅ〜Ｇ、あるいは楕円枠Ｈで示す配線部分の存在で配線長が異なってしまう。これにより、配線容量差が生じ、変換効率の列間差が生じ、縦筋が発生する。また、ベイヤー配列のカラーフィルタを用いたとき、Ｇｒ画素とＧｂ画素内に含まれるゲート電極の面積が異なるため、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、第４実施の形態に係る固体撮像装置を説明する。第４実施の形態の固体撮像装置４７は、図８に示すように、垂直（縦）方向に配列された４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］を有する縦４画素共有とした共有画素を有して成る。即ち、縦に隣合う２つのフォトダイオードＰＤ１及びＰＤ２で第１フローティングディフージョン部ＦＤ１を共有した第１組と、縦に隣合う２つのフォトダイオードＰＤ３及びＰＤ４で第２フローティングディフージョンＦＤ２を共有した第２組を有する。この第１組と第２組が縦方向に隣合って配列される。

本実施の形態では、隣合う列の共有画素の増幅トランジスタＴｒ３同士を左右反転して、それぞれのドレイン領域２８を共通として一体化する。また、隣合う列の共有画素のリセットトランジスタＴｒ２同士を左右反転して、それぞれのドレイン領域２５を共通として一体化する。そして、左右反転の一体化した増幅トランジスタＴｒ３と、左右反転の一体化したリセットトランジスタＴｒ２とを行方向に配列する。同時に、この一体化した増幅トランジスタＴｒ３と一体化したリセットトランジスタＴｒ２の配列が上記の第１組の下側と第２組の下側との間で上下交差するようにして配置される。

左側の共有画素４８では、ＦＤ配線３１Ａにより、第１フローティングディフージョン部ＦＤ１と、上段の増幅ゲート電極２９と、第２フローティングディフージョンＦＤ２と、下段のリセットトランジスタＴｒ２のソース領域２４とが電気的に接続される。右側の共有画素４８では、ＦＤ配線３１Ｂより、第１フローティングディフージョン部ＦＤ１と、上段のリセットトランジスタＴｒ２のソース領域２４と、第２フローティングディフージョンＦＤ２と、下段の増幅ゲート電極２９とが電気的に接続される。その他の構成は、前述の実施の形態と同様であるので、対応する部分には同一符号を付して重複説明を省略する。

第４実施の形態に係る固体撮像装置４７によれば、画素トランジスタを上記のように配置することにより、左側列の共有画素４８のＦＤ配線３１Ａと右側列の共有画素４８のＦＤ配線３１Ｂの配線長が同じになる。これにより、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の列間差が生じない。その結果、縦筋が発生しない。

また、ベイヤー配列のカラーフィルタを用いた場合、画素トランジスタを上記のように配置することにより、Ｇｒ画素とＧＢ画素は、同じ面積のゲート電極が含まれる。これにより、Ｇｒ画素とＧｂ画素でのポリシリコンのゲート電極における光吸収の差がなくなり、縦筋が発生しない。よって、共有画素間での感度差が生じにくい縦４画素共有の固体撮像装置を提供することができる。

＜７．第５実施の形態＞
［固体撮像装置の構成例］
図１１に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第５実施の形態を示す。図１１は、画素トランジスタを４トランジスタ型として、縦４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図１２、図１３の第５−１比較例、第５−２比較例と対比して説明する。

先に、図１２の第５−１比較例に係る固体撮像装置について説明する。第５−１比較例の固体撮像装置１３１は、前述の図９におけるリセットトランジスタ及び増幅トランジスタの配列に代えて、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路と、リセットトランジスタＴｒ２を配列して構成される。上記直列回路の構成は図５で説明したと同様である。１３３は共有画素を示す。その他の構成は、前述の図９と同様であるので、対応する部分には同一符号を付して重複説明を省略する。

図１３の第５−２比較例の固体撮像装置１３２は、図１０におけるリセットトランジスタ同士、増幅トランジスタ同士の配列に代えて、リセットトランジスタＴｒ２同士、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路同士を配列して構成される。上記直列回路の構成は図５で説明したと同様である。１３４は共有画素を示す。その他の構成は、前述の図１０と同様であるので、対応する部分には同一符号を付して重複説明を省略する。

第５−１比較例の固体撮像素子１３１及び第５−２比較例の固体撮像装置１３２では、左側の共有画素のＦＤ配線１１１Ａと右側の共有画素のＦＤ配線１１１Ｂとで、配線長が異なる。楕円枠Ｅ〜Ｇ、あるいは楕円枠Ｈで示す配線部分の存在で配線長が異なってしまう。これにより、配線容量差が生じ、変換効率の列間差が生じ、縦筋が発生する。また、ベイヤー配列のカラーフィルタを用いたとき、Ｇｒ画素とＧｂ画素内に含まれるゲート電極の面積が異なるため、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、第５実施の形態に係る固体撮像装置を説明する。第５実施の形態の固体撮像装置４９は、図１１に示すように、増幅トランジスタＴｒ及び選択トランジスタＴｒ４の直列回路、リセットトランジスタＴｒ２をそれぞれ隣合う列の共有画素で左右反転する。さらに、左右反転した配置した上記直列回路とリセットトランジスタＴｒ２を上下交差するように配置して構成される。すなわち、２つのフォトダイオードＰＤ１及びＰＤ２を有する第１組の下側に、ドレイン領域２５を共通に一体化した２つのリセットトランジスタＴｒ２と、増幅トランジスタＴｒ３のドレイン領域を共通に一体化した２つの上記直列回路とが行方向に配列される。一方、２つのフォトダイオードＰＤ３及びＰＤ４を有する第２組の下側に、上記それぞれ一体化した直列回路及びリセットトランジスタＴｒ２の配列と交差する配列となるように、それぞれ一体化したリセットトランジスタＴｒ２及び直列回路が配置される。上記直列回路の構成は前述の図４で説明したと同様である。５１は共有画素を示す。
その他の構成は、前述の図８と同様であるので、図８と対応する部分には同一符号を付して重複説明を省略する。

第５実施の形態に係る固体撮像装置４９によれば、画素トランジスタを上記のように配置することにより、左側列の共有画素５１のＦＤ配線３１Ａと右側列の共有画素５１のＦＤ配線３１Ｂの配線長が同じになる。これにより、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の列間差が生じない。その結果、縦筋が発生しない。

＜８．第６実施の形態＞
［固体撮像装置の構成例］
図１４に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第６実施の形態を示す。図１４は、画素トランジスタを３トランジスタ型として、２画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図１５の第６比較例と対比して説明する。

図２４に、画素トランジスタを３トランジスタ型として２画素共有とした共有画素の等価回路を示す。図２２と対応する部分に同一符号を付して重複説明を省略する。

先に、図１５の第６比較例について説明する。第６比較例に係る固体撮像装置は、垂直（縦）方向に隣合う２つのフォトダイオードＰＤ１及びＰＤ２で１つのフローティングディフージョン部ＦＤを共有する２画素共有の複数の共有画素１３７が２次元配列されて成る。２つのフォトダイオードＰＤ１及びＰＤ２とフローティングディフージョン部ＦＤとの間に転送ゲート電極が形成され、それぞれ転送トランジスタＴｒ１１及びＴｒ１２が形成される。さらに、２つのフォトダイオードＰＤ１及びＰＤ２を挟む上下に分割するように、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３が配置される。２つのフォトダイオードＰＤ１及びＰＤ２と、１つのフローティングディフージョン部ＦＤと、２つの転送トランジスタＴｒ１１及びＴｒ１２と、各１つのリセットトランジスタＴｒ２及び増幅トランジスタＴＲ３で２画素共有とした共有画素１３７が形成される。

リセットトランジスタＴｒ２は、ソース領域１０４、ドレイン領域１０５及びリセットゲート電極１０６を有して形成される。増幅トランジスタＴｒ３は、ソース領域１０７、ドレイン領域１０８及び増幅ゲート電極１０９を有して形成される。隣合う列の共有画素１３７において、リセットトランジスタＴｒ２は、同じ向きに並べて同じ行方向に配置され、増幅トランジスタＴｒ３も、同じ向きに並べて同じ行方向に配置される。そして、各列の共有画素１３７では、ＦＤ配線１１１［１１１Ａ，１１１Ｂ］が、リセットトランジスタＴｒ２のソース領域１０４、フローティングディフージョン部ＦＤ及び増幅ゲート電極１０９に電気的に接続される。

第６比較例の固体撮像装置１３６では、隣合う列のＦＤ配線１１１Ａ及び１１１Ｂの配線長が同じになる。一方、例えばベイヤー配列のカラーフィルタを用いた場合、Ｇｒ画素にリセットゲート電極１０６の一部が含まれ、Ｇｂ画素に増幅ゲート電極１０９の一部が含まれる。Ｇｒ画素とＧｂ画素は、それぞれ面積の異なるゲート電極を含むので、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、本発明の第６実施の形態に係る固体撮像装置を説明する。第６実施の形態に係る固体撮像装置５３は、図１４に示すように、垂直（縦）方向に隣合う２つのフォトダイオードＰＤ１及びＰＤ２で１つのフローティングディフージョン部ＦＤを共有する２画素共有の複数の共有画素５４が２次元配列されて成る。２つのフォトダイオードＰＤ１及びＰＤ２とフローティングディフージョン部ＦＤとの間に転送ゲート電極ＴＧ１、ＴＧ２が形成され、それぞれ転送トランジスタＴｒ１１及びＴｒ１２が形成される。

本実施の形態では、共有画素５４の上下側に分割してリセットトランジスタＴＲ２と、増幅トランジスタＴｒ３が配置される。さらに、隣合う列の共有画素の上側にリセットＴｒ２と増幅トランジスタＴｒ３が並べて行方向に配列され、下側にリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３がその配列を上側の配列と交差するように配列される。リセットトランジスタＴｒ２は、ソース領域２４、ドレイン領域２５及びリセットゲート電極２６を有して形成される。増幅トランジスタＴｒ３は、ソース領域２７、ドレイン領域２８及び増幅ゲート電極２９を有して形成される。そして各共有画素５４では、ＦＤ配線３１［３１Ａ，３１Ｂ］が、リセットトランジスタＴｒ２のソース領域２４、フローティングディフージョン部ＦＤ及び増幅ゲート電極２９に電気的に接続される。

第６実施の形態に係る固体撮像装置５３によれば、２画素共有の構成において、リセットトランジスタＴｒ２と増幅トランジスタＴｒ３が隣合う列の共有画素５４の間で上下交差して配置される。この構成で、左側列の共有画素５４のＦＤ配線３１Ａと右側列の共有画素５４のＦＤ配線３１Ｂの配線長が同じになる。これにより、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の列間差が生じない。その結果、縦筋が発生しない。

また、ベイヤー配列のカラーフィルタを用いた場合、画素トランジスタを上記のように配置することにより、Ｇｒ画素とＧＢ画素は、同じ面積のゲート電極が含まれる。これにより、Ｇｒ画素とＧｂ画素でのポリシリコンのゲート電極における光吸収の差がなくなり、縦筋が発生しない。よって、共有画素間での感度差が生じにくい２画素共有の固体撮像装置を提供することができる。

＜９．第７実施の形態＞
［固体撮像装置の構成例］
図１６に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第７実施の形態を示す。図１６は、画素トランジスタを４トランジスタ型として、２画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図１７の第７比較例と対比して説明する。

図２５に、画素トランジスタを４トランジスタ型として２画素共有とした共有画素の等価回路を示す。図２３と対応する部分に同一符号を付して重複説明を省略する。

先に、図１７の第７比較例に係る固体撮像装置について説明する。第７比較例の固体撮像装置１３９は、共有画素１４１の上下側に分割してリセットトランジスタＴＲ２と、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路とが配置される。リセットトランジスタＴｒ２は、ソース領域１０４、ドレイン領域１０５及びリセットゲート電極１０６を有して形成される。増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路は、ソース／ドレイン領域となる３つの拡散領域１１５、１１６及び１１７と、増幅ゲート電極１０９及び選択ゲート電極１１８を有して形成される。隣合う列の共有画素１４１において、リセットトランジスタＴｒ２は、同じ向きで同じ行方向に配置され、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路も、同じ向きで同じ行方向に配置される。その他の構成は、図１５と同様であるので、図１５と対応する部分に同一符号を付して重複説明を省略する。

第７比較例の固体撮像装置１３９では、隣合う列のＦＤ配線１１１Ａ及び１１１Ｂの配線長が同じになる。一方、例えばベイヤー配列のカラーフィルタを用いた場合、Ｇｒ画素にリセットゲート電極１０６の一部が含まれ、Ｇｂ画素に増幅ゲート電極１０９の一部が含まれる。Ｇｒ画素とＧｂ画素は、それぞれ面積の異なるゲート電極を含むので、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、第７実施の形態に係る固体撮像装置を説明する。第７実施の形態の固体撮像装置５６は、共有画素５７の上下側に分割してリセットトランジスタＴｒ２と、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路が配置される。さらに、隣合う列の共有画素間で、リセットＴｒ２が上下交差するように配列され、上記直列回路が上下交差するように配列される。すなわち、隣合う列に対応するリセットトランジスタＴｒ２と、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路が並べて行方向に配列され、この配列が上側及び下側で交差するように配列される。リセットトランジスタＴｒ２は、ソース領域２４、ドレイン領域２５及びリセットゲート電極２６を有して形成される。増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路は、ソース／ドレイン領域となる３つの拡散領域３５、３６及び３７と、増幅ゲート電極２９及び選択ゲート電極３８を有して形成される。
その他の構成は、図１４と同様であるので、図１４と対応する部分に同一符号を付して重複説明を省略する。

第７実施の形態に係る固体撮像装置５６によれば、２画素共有の構成において、リセットトランジスタＴｒ２と、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路とが隣合う列の共有画素５４の間で上下交差して配置される。この構成で、左側列の共有画素５７のＦＤ配線３１Ａと右側列の共有画素５７のＦＤ配線３１Ｂの配線長が同じになる。これにより、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の列間差が生じない。その結果、縦筋が発生しない。

＜１０．第８実施の形態＞
［固体撮像装置の構成例］
図１８に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第８実施の形態を示す。図１８は、画素トランジスタを３トランジスタ型として、縦２×横２の計４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図１９の第８比較例と対比して説明する。

図２６に、画素トランジスタを３トランジスタ型として縦２×横２の計４画素共有とした共有画素の等価回路を示す。図２２と対応する部分に同一符号を付して重複説明を省略する。

先に、図１９の第８比較例に係る固体撮像装置について説明する。第８比較例の固体撮像装置１４３は、縦２×横２の計４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］に、１つのフローティングディフージョン部ＦＤを共有して構成される。画素トランジスタとしては、４つの転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］と、各１つのリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３の３トランジスタで構成される。４つのフォトダイオードＰＤ１〜ＰＤ４、１つのフローティングディフージョン部ＦＤと、転送トランジスタＴｒ１１〜Ｔｒ１４と、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３で４画素共有とした共有画素１４４が構成される。

４つの転送トランジスタＴｒ１１〜Ｔｒ１４のうち、横２つのフォトダイオードＰＤ１及びＰＤ２に接続される転送トランジスタＴｒ１１及びＴｒ１２の転送ゲート電極は共通のゲート電極ＴＧ１で形成される。横２つのフォトダイオードＰＤ３及びＰＤ４に接続される転送トランジスタＴｒ１３及びＴｒ１４の転送ゲート電極は共通のゲート電極ＴＧ２で形成される。増幅トランジスタＴｒ３とリセットトランジスタＴｒ２は、それぞれ共有画素１４４の上側及び下側に分離して配置される。垂直方向に隣合う共有画素１４４では、リセットトランジスタＴｒ２同士が同じ行方向に配列される。また増幅トランジスタＴｒ３同士も同じ行方向に配列される。

リセットトランジスタＴｒ２は、ソース領域１０４、ドレイン領域１０５及びリセットゲート電極１０６を有して形成される。増幅トランジスタＴｒ３は、ソース領域１０７、ドレイン領域１０８及び増幅ゲート電極１０９を有して形成される。共有画素では、フローティングディフージョン部ＦＤと、増幅ゲート電極１０９と、リセットトランジスタのソース領域１０４がＦＤ配線１１１［１１１Ａ，１１１Ｂ］で接続される。

第８比較例の固体撮像素子１４３では、垂直方向に隣合う共有画素１４４のＦＤ配線１１１Ａ及び１１Ｂは列方向に沿って形成され、その配線長は同じになる。一方、例えばベイヤー配列のカラーフィルタを用いた場合、Ｇｒ画素にリセットゲート電極１０６の一部が含まれ、Ｇｂ画素に増幅ゲート電極１０９の一部が含まれる。Ｇｒ画素とＧｂ画素は、それぞれ面積の異なるゲート電極を含むので、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、第８実施の形態に係る固体撮像装置を説明する。第８実施の形態の固体撮像装置５９は、図１８に示すように、縦２×横２の計４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］に、１つのフローティングディフージョン部ＦＤを共有して構成される。画素トランジスタとしては、４つの転送トランジスタＴｒ１［Ｔｒ１１〜Ｔｒ１４］と、各１つのリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３の３トランジスタで構成される。４つのフォトダイオードＰＤ１〜ＰＤ４、１つのフローティングディフージョン部ＦＤと、転送トランジスタＴｒ１１〜Ｔｒ１４と、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３で４画素共有とした共有画素６１が構成される。

４つの転送トランジスタＴｒ１１〜Ｔｒ１４のうち、横２つのフォトダイオードＰＤ１及びＰＤ２に接続される転送トランジスタＴｒ１１及びＴｒ１２の転送ゲート電極は共通のゲート電極ＴＧ１で形成される。横２つのフォトダイオードＰＤ３及びＰＤ４に接続される転送トランジスタＴｒ１３及びＴｒ１４の転送ゲート電極は共通のゲート電極ＴＧ２で形成される。

本実施の形態では、垂直方向に隣り合う２つの共有画素を１組として、この１組の共有画素内でリセットトランジスタＴＲ２と、増幅トランジスタＴｒ３が共有画素６１を挟んで上下に分割配置される。このとき、１組内では、２つの共有画素６１に対応するように、行方向に並べて配列されたリセットトランジスタＴｒ２及び増幅トランジスタＴｒ３が、その配列関係を上側と下側で交差するように配置される。リセットトランジスタＴｒ２は、ソース領域３４、ドレイン領域３５及びリセットゲート電極３６を有して形成される。増幅トランジスタＴｒ３は、ソース領域２７、ドレイン領域２８及び増幅ゲート電極２９を有して形成される。

各共有画素６１では、ＦＤ配線３１［３１Ａ，３１Ｂ］が、リセットトランジスタＴｒ２のソース領域２４、フローティングディフージョン部ＦＤ及び増幅ゲート電極２９に電気的に接続される。垂直方向に隣合う２つの共有画素６１のＦＤ配線３１Ａ及び３１Ｂは、列方向に沿って配置される。

第８実施の形態に係る固体撮像装置５９によれば、行方向に並べて配列されたリセットトランジスタＴｒ２及び増幅トランジスタＴｒが、共有画素６１を挟んで上下で交差するように配置される。これにより、垂直方向に隣合う共有画素６１のＦＤ配線３１Ａ及び２３１Ｂの配線長が同じになり、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の行間差が生じない。その結果、縦筋が発生しない。

＜１１．第９実施の形態＞
［固体撮像装置の構成例］
図２０に、本発明に係る固体撮像装置、すなわちＣＭＯＳ固体撮像装置の第９実施の形態を示す。図２０は、画素トランジスタを４トランジスタ型として、縦２×横２の計４画素共有とした複数の共有画素を配列したＣＭＯＳ固体撮像装置に適用した要部の概略構成を示す。本実施の形態は、画素トランジスタの配置に特徴を有し、図２１の第９比較例と対比して説明する。

図２７に、画素トランジスタを４トランジスタ型として縦２×横２の計４画素共有とした共有画素の等価回路を示す。図２３と対応する部分に同一符号を付して重複説明を省略する。

先に、図２１の第９比較例に係る固体撮像装置について説明する。第９比較例の固体撮像装置１４６は、垂直方向に隣合う２つの共有画素１４７のうち、一方の共有画素を挟んで上下に増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路と、リセットトランジスタＴｒ２とが分割配置される。このとき、上記２つの共有画素６４に対応する２つのリセットトランジスタＴｒ２同士が同じ行方向に並べて配列される。また、上記２つの共有画素６４に対応する２つの上記直列回路同士が同じ行方向に並べて配列される。増幅トランジスタＴｒ３及び選択トランジスタＴｒ４の直列回路の構成は、前述の図１３と同様である。
その他の構成は図１９と同様であるので、図１９と対応する部分に同一符号を付して重複説明を省略する。

第９比較例の固体撮像装置１４６では、垂直方向に隣合う共有画素１４７のＦＤ配線１１１Ａ及び１１Ｂは列方向に沿って形成され、その配線長は同じになる。一方、例えばベイヤー配列のカラーフィルタを用いた場合、Ｇｒ画素にリセットゲート電極１０６の一部が含まれ、Ｇｂ画素に増幅ゲート電極１０９及び選択ゲート電極１１８の一部が含まれる。Ｇｒ画素とＧｂ画素は、それぞれ面積の異なるゲート電極を含むので、Ｇｒ画素とＧｂ画素間でゲート電極での光吸収の差が生じ、結果的に感度ばらつきが列間で発生し縦筋になる。

次に、第９実施の形態に係る固体撮像装置を説明する。第９実施の形態の固体撮像装置６３は、図２０に示すように、増幅トランジスタＴｒ及び選択トランジスタＴｒ４の直列回路、リセットトランジスタＴｒ２をそれぞれ垂直方向に隣合う共有画素で左右反転する。さらに、左右反転した配置した上記直列回路とリセットトランジスタＴｒ２を上下交差するように配置して構成される。即ち、垂直方向に隣合う一方の共有画素６４の上側に、ドレイン領域２５を共通に一体化した２つのリセットトランジスタＴｒ２と、増幅トランジスタＴｒ３のドレイン領域を共通に一体化した２つの上記直列回路とが行方向に配列される。一方、垂直方向に隣合う一方の共有画素６４の下側に、上記それぞれ一体化した直列回路及びリセットトランジスタＴｒ２の配列と交差する配列となるように、それぞれ一体化したリセットトランジスタＴｒ２及び直列回路が配置される。一体化した直列回路及び一体化したリセットトランジスタＴｒ２は、前述の図５で説明したと同様の構成を有する。
その他の構成は、前述の図８と同様であるので、図８と対応する部分には同一符号を付して重複説明を省略する。

第９実施の形態に係る固体撮像装置６３によれば、垂直方向に隣合う２つの共有画素６４の上記直列回路及びリセットトランジスタＴｒ２が左右反転し、且つ上下交差するように配置されるので、垂直方向に隣合う共有画素６１のＦＤ配線３１Ａ及び２３１Ｂの配線長が同じになる。これにより、ＦＤ配線３１Ａ及び３１Ｂ間で配線容量の差が発生せず、変換効率の行間差が生じない。その結果、縦筋が発生しない。

上述の本発明の各実施の形態に係る固体撮像装置は、表面照射型、裏面照射型のいずれにも適用される

＜１２．第１０実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えば、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、プリンター等の電子機器に適用することができる。

図２８に、本発明に係る電子機器の一例としてカメラに適用した第１０実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ７１は、固体撮像装置７２と、固体撮像装置７２の受光センサ部に入射光を導く光学系７３と、シャッタ装置７４を有する。さらに、カメラ７１は、固体撮像装置７２を駆動する駆動回路７５と、固体撮像装置７２の出力信号を処理する信号処理回路７６とを有する。

固体撮像装置７２は、上述した各実施の形態の固体撮像装置のいずれかが適用される。光学系（光学レンズ）７３は、被写体からの像光（入射光）を固体撮像装置７２の撮像面上に結７３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置７４は、固体撮像装置７２への光照射期間及び遮光期間を制御する。駆動回路７５は、固体撮像装置７２の転送動作及びシャッタ装置７４のシャッタ動作を制御する駆動信号を供給する。駆動回路７５から供給される駆動信号（タイミング信号）により、固体撮像装置７２の信号転送を行う。信号処理回路７６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。

第１０実施の形態に係るカメラなどの電子機器によれば、共有画素を有する固体撮像装置７２において、共有画素間での感度差を生じにくくするので、高画質化が図られ、信頼性の高い電子機器を提供することができる。

２１,２４，４７，４９，５３，５６、５６，６３・・固体撮像装置、ＰＤ［ＰＤ１〜ＰＤ４］・・フォトダイオード、ＦＤ［ＦＤ〜ＦＤ２］・・フローティングディフージョン部、Ｔｒ１［Ｔｒ１１〜Ｔｒ１４］・・転送トランジスタ、Ｔｒ２・・リセットトランジスタ、Ｔｒ３・・増幅トランジスタ、Ｔｒ４・・選択トランジスタ、３１Ａ，３１Ｂ・・ＦＤ配線

Claims

複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１リセットトランジスタ、第１増幅トランジスタ及び１選択トランジスタとを有する第１共有画素と、
複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素とを含み、
前記第１選択トランジスタ、前記第１増幅トランジスタ、前記第２増幅トランジスタ及び前記第２選択トランジスタが、第１の行に互いに隣接してこの順に配置され、
前記第１リセットトランジスタ及び前記第２リセットトランジスタが第２の行に配置されている
固体撮像装置。
前記第１光電変換部は、第１フォトダイオード及び第２フォトダイオードを有し、
前記第２光電変換部は、第３フォトダイオード及び第４フォトダイオードを有する
請求項１に記載の固体撮像装置。
前記第１フォトダイオード及び前記第３フォトダイオードは、第３の行に配置され、
前記第３の行は、前記第１の行と前記第２の行との間に配置されている
請求項２に記載の固体撮像装置。
前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置され、
前記第２の行は前記第１の行と前記第４の行との間に配置されている
請求項２に記載の固体撮像装置。
前記第１フォトダイオード及び前記第３フォトダイオードは第３の行に配置されると共に、前記第３の行は前記第１の行と前記第２の行との間に配置されており、
前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置されると共に、前記第２の行は前記第３の行と前記第４の行との間に配置されている
請求項２に記載の固体撮像装置。
前記第１選択トランジスタは、第１信号接続部において第１垂直配線線に接続された第１選択ソース領域を有し、
前記第２選択トランジスタは、第２信号接続部において第２垂直信号線に接続された第２選択ソース領域を有し、
前記第１増幅トランジスタ及び前記第２増幅トランジスタは、前記第１の行において、前記第１信号接続部と前記第２信号接続部との間に配置される
請求項１に記載の固体撮像装置。
前記第１増幅トランジスタは、第１増幅ゲート電極及び電源接続部において電源に接続される第１増幅ドレイン領域を有し、
前記第２増幅トランジスタは、第２増幅ゲート電極及び前記電源接続部において電源に接続される第２増幅ドレイン領域を有し、
前記電源接続部は、前記第１増幅ゲート電極と前記第２増幅ゲート電極との間に配置される
請求項１に記載の固体撮像装置。
固体撮像装置と、
前記固体撮像装置の光電変換部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
前記固体撮像装置は、
複数の光電変換部で構成される第１光電変換部と、前記第１光電変換部の複数の光電変換部で共有される第１リセットトランジスタ、第１増幅トランジスタ及び１選択トランジスタとを有する第１共有画素と、
複数の光電変換部で構成される第２光電変換部と、前記第２光電変換部の複数の光電変換部で共有される第２リセットトランジスタ、第２増幅トランジスタ及び第２選択トランジスタとを有する第２共有画素とを含み、
前記第１選択トランジスタ、前記第１増幅トランジスタ、前記第２増幅トランジスタ及び前記第２選択トランジスタが、第１の行に互いに隣接してこの順に配置され、
前記第１リセットトランジスタ及び前記第２リセットトランジスタが第２の行に配置されている
電子機器。
前記第１光電変換部は、第１フォトダイオード及び第２フォトダイオードを有し、
前記第２光電変換部は、第３フォトダイオード及び第４フォトダイオードを有する
請求項８に記載の電子機器。
前記第１フォトダイオード及び前記第３フォトダイオードは、第３の行に配置され、
前記第３の行は、前記第１の行と前記第２の行との間に配置されている
請求項９に記載の電子機器。
前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置され、
前記第２の行は前記第１の行と前記第４の行との間に配置されている
請求項９に記載の電子機器。
前記第１フォトダイオード及び前記第３フォトダイオードは第３の行に配置されると共に、前記第３の行は前記第１の行と前記第２の行との間に配置されており、
前記第２フォトダイオード及び前記第４フォトダイオードは第４の行に配置されると共に、前記第２の行は前記第３の行と前記第４の行との間に配置されている
請求項８に記載の電子機器。
前記第１選択トランジスタは、第１信号接続部において第１垂直配線線に接続された第１選択ソース領域を有し、
前記第２選択トランジスタは、第２信号接続部において第２垂直信号線に接続された第２選択ソース領域を有し、
前記第１増幅トランジスタ及び前記第２増幅トランジスタは、前記第１の行において、前記第１信号接続部と前記第２信号接続部との間に配置される
請求項８に記載の電子機器。
前記第１増幅トランジスタは、第１増幅ゲート電極及び電源接続部において電源に接続される第１増幅ドレイン領域を有し、
前記第２増幅トランジスタは、第２増幅ゲート電極及び前記電源接続部において電源に接続される第２増幅ドレイン領域を有し、
前記電源接続部は、前記第１増幅ゲート電極と前記第２増幅ゲート電極との間に配置される
請求項８に記載の電子機器。