JP2012227889A - 固体撮像装置 - Google Patents

Abstract

【課題】Ｓ／Ｎを向上しつつ、ダイナミックレンジを広くする。
【解決手段】固体撮像装置１０は、光電変換素子２１と、光電変換素子２１から信号電荷が転送される浮遊拡散層２６とを有する複数の単位画素２０が行列状に配置された画素アレイ部１１と、画素列ごとに設けられ、かつ単位画素２０から信号を読み出すための複数の信号線３０と、画素列ごとに設けられ、かつ浮遊拡散層２６と容量結合する複数の容量配線４０と、複数の信号線３０と複数の容量配線４０との接続を切り替える複数のスイッチ素子４２と、複数の容量配線４０と電源線４１との接続を切り替える複数のスイッチ素子４３とを含む。
【選択図】 図１

Description

本発明の実施形態は、固体撮像装置に関する。

固体撮像装置は、デジタルスチルカメラ（デジタルカメラ）、ビデオカメラ、又は監視カメラ等多様な用途で使われている。固体撮像装置としては、ＣＣＤやＣＭＯＳセンサが広く用いられている。

デジタルカメラ、ビデオカメラ、又は監視カメラ等へ固体撮像装置を応用する場合には、次のような撮像特性が要求される。すなわち、暗い被写体を撮像する際に高いＳ／Ｎ（signal-to-noise ratio）で撮像できること、さらには十分に明るい被写体を撮像する際に画像の出力分解能を持つことである。このように、暗い被写体を撮像する際のＳ／Ｎが良好であるのとともに、十分に明るい被写体を撮像することのできるいわゆるダイナミックレンジが広い画像を撮像することができると、人間の眼で見たのと同様な再生画像を得ることができるという利点がある。

ところが近年では、カメラサイズの縮小化が要求されるのに伴い、撮像光学系サイズ縮小の要求が強くなっており、一方では高い解像度に対する要求も同時に高くなっている。このため、画素サイズが縮小される傾向にあるが、その場合には上述のような広いダイナミックレンジを持つ画像を撮像することが困難となる。

特開２０００−１６５７５４号公報

実施形態は、Ｓ／Ｎを向上しつつ、ダイナミックレンジを広くすることが可能な固体撮像装置を提供する。

実施形態に係る固体撮像装置は、光電変換素子と、前記光電変換素子から信号電荷が転送される浮遊拡散層とを有する複数の単位画素が行列状に配置された画素アレイ部と、画素列ごとに設けられ、かつ単位画素から信号を読み出すための複数の信号線と、画素列ごとに設けられ、かつ浮遊拡散層と容量結合する複数の容量配線と、前記複数の信号線と前記複数の容量配線との接続を切り替える複数の第１のスイッチ素子と、前記複数の容量配線と電源線との接続を切り替える複数の第２のスイッチ素子とを具備する。

本実施形態に係る固体撮像装置１０のブロック図。 固体撮像装置１０の断面図。 低ゲイン動作を示すタイミングチャート。 高ゲイン動作を示すタイミングチャート。 ソースフォロワ回路の入出力特性の一例を示すグラフ。 表面照射型構造を有する固体撮像装置１０の断面図。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らないことに留意すべきである。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

［１．固体撮像装置１０の構成］
図１は、本実施形態に係る固体撮像装置１０のブロック図である。図１に示すように、固体撮像装置１０は、光電変換素子を含む単位画素（pixel）２０が行列状に配置された画素アレイ部１１に加えて、その周辺回路として、垂直走査回路１２、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路１３、水平走査回路１４、制御回路１５、電源回路１６等を備える構成となっている。

画素アレイ部１１には、単位画素（以下、単に画素と記述する場合もある）２０の行列状配列に対して、画素列ごとに垂直信号線３０が配設され、画素行ごとに転送線３１、リセット線３２及び選択線３３が配設されている。各垂直信号線３０の一端には、定電流源３４が接続されている。定電流源３４は、例えば負荷トランジスタから構成されている。負荷トランジスタ３４は、例えばｎチャネルＭＯＳトランジスタから構成され、そのドレインが垂直信号線３０に接続され、そのソースが接地端子ＶＳＳに接続され、そのゲートには制御回路１５から負荷制御信号Ｖｃｓが供給されている。定電流源３４は、単位画素２０から信号電荷を読み出す際に、垂直信号線３０に定電流を流す機能を有する。

図１では、図面が煩雑になるのを防ぐために、画素アレイ部１１に含まれる複数の単位画素のうち（２×２）画素を抽出して示している。各単位画素２０は、光電変換素子２１、転送トランジスタ２２、増幅トランジスタ２３、リセットトランジスタ２４、選択トランジスタ２５、及び浮遊拡散層（検出部）２６を備えている。これらトランジスタ２２〜２５としては、例えばｎチャネルＭＯＳトランジスタが用いられる。

光電変換素子２１としては、例えば、フォトダイオードが用いられる。フォトダイオード２１は、入射光をその光量に応じた電荷量の信号電荷（例えば、信号電子）に光電変換して蓄積する。フォトダイオード２１のアノードは接地されている。フォトダイオード２１のカソードと浮遊拡散層２６との間には、転送トランジスタ２２が接続されている。浮遊拡散層２６は、例えば半導体基板に形成されたｎ型拡散領域から構成される。転送トランジスタ２２のゲートは、転送線３１に接続されている。転送トランジスタ２２は、垂直走査回路１２から転送線３１に供給される転送信号ＴＲによってオン／オフが制御され、転送信号ＴＲがハイレベルの場合にフォトダイオード２１に蓄積された信号電荷を浮遊拡散層２６に転送する。

リセットトランジスタ２４は、そのドレインが電源端子ＶＤＤに接続され、そのソースが浮遊拡散層２６に接続され、そのゲートがリセット線３２に接続されている。リセットトランジスタ２４は、垂直走査回路１２からリセット線３２に供給されるリセット信号ＲＥＳによってオン／オフが制御され、リセット信号ＲＥＳがハイレベルの場合に浮遊拡散層２６の電圧を電源電圧ＶＤＤに設定する。

増幅トランジスタ２３は、そのドレインが電源端子ＶＤＤに接続され、そのソースが垂直信号線３０に接続され、そのゲートが浮遊拡散層２６に接続されている。増幅トランジスタ２３は、ソースフォロワ回路を構成し、垂直信号線３０の電圧は、浮遊拡散層２６の電圧変動に追従する。これにより、垂直信号線３０には、浮遊拡散層２６の電荷量に対応しかつ増幅トランジスタ２３のゲート電圧で決まる電圧が現れる。増幅トランジスタ２３は、リセットトランジスタ２４によってリセットされた後の浮遊拡散層２６の電圧をリセットレベルとして出力し、さらにフォトダイオード２１から転送トランジスタ２２を介して信号電荷が転送された後の浮遊拡散層２６の電圧を信号レベルとして出力する。

選択トランジスタ２５は、そのドレインが電源端子ＶＤＤに接続され、そのソースが増幅トランジスタ２３のドレインに接続され、そのゲートが選択線３３に接続されている。選択トランジスタ２５は、垂直走査回路１２から選択線３３に供給される選択信号ＳＥＬによってオン／オフが制御され、選択信号ＳＥＬがハイレベルの場合に、ソースフォロワ回路（増幅トランジスタ２３）を活性化する。

なお、選択トランジスタ２５については、増幅トランジスタ２３のソースと垂直信号線３０との間に接続した構成を採ることも可能である。また、本実施形態では、単位画素２０として、４トランジスタ構造を用いているが、これに限られるものではなく、増幅トランジスタ２３が選択トランジスタを兼用した３トランジスタ構造を用いることも可能である。

垂直走査回路１２は、転送線３１、リセット線３２、及び選択線３３に接続されている。垂直走査回路１２は、転送信号ＴＲ、リセット信号ＲＥＳ、及び選択信号ＳＥＬとして駆動パルスを適宜生成することで、画素アレイ部１１の画素列を順に走査しつつ、単位画素２０の読み出し動作を行う。

ＣＤＳ回路１３は、画素アレイ部１１の画素列ごとに設けられており、垂直走査回路１２によって選択された読み出し行の各単位画素２０から垂直信号線３０を介して出力される画素信号に対して、ＣＤＳ（相関二重サンプリング）処理を行う。すなわち、このＣＤＳ回路１３では、例えば、リセットレベルと信号レベルとの差分がとられることで、単位画素２０の固定パターンノイズを除去する処理などが施される。また、ＣＤＳ回路１３は、ＣＤＳ処理後の画素信号を一時的に保持する。

ＣＤＳ回路１３の出力端子は、ｎチャネルＭＯＳトランジスタからなる水平選択トランジスタ３５を介して水平信号線３６に接続されている。水平選択トランジスタ３５のゲートは、水平走査回路１４に接続されている。

水平走査回路１４は、画素行ごとに設けられた水平選択トランジスタ３５を順に走査する。水平選択トランジスタ３５は、水平走査回路１４によって選択されることで、ＣＤＳ回路１３に一時的に保持されている画素信号を水平信号線３６に転送する。水平信号線３６は、出力回路３７に接続されている。出力回路３７は、画素信号を外部へ出力する。

ここで、画素アレイ部１１には、画素列ごとに容量調整配線４０が配設されている。１本の容量調整配線４０は、１画素列に含まれる各単位画素２０の浮遊拡散層２６と絶縁膜を介して対向配置され、浮遊拡散層２６と容量結合している。１本の容量調整配線４０は、これと同じ画素列の垂直信号線３０に、スイッチ素子（例えばｎチャネルＭＯＳトランジスタ）４２を介して接続されている。また、容量調整配線４０の一端は、スイッチ素子（例えばｎチャネルＭＯＳトランジスタ）４３を介して電源線４１に接続されている。電源線４１の一端は、電源回路１６に接続されている。

電源回路１６は、固体撮像装置１０の動作に必要な各種電圧を生成する。また、電源回路１６は、電源線４１に電圧Ｖ_boostを供給する。

制御回路１５は、垂直走査回路１２、ＣＤＳ回路１３、及び水平走査回路１４の動作の基準となるタイミング信号や制御信号を生成し、これら回路に適宜供給する。また、制御回路１５は、容量調整配線４０の電位を制御するために、ＭＯＳトランジスタ４２のゲートに制御信号Ｖ_shuntを供給し、ＭＯＳトランジスタ４３のゲートに制御信号Ｖ_offを供給する。

次に、固体撮像装置１０の構造の一例について説明する。図２は、固体撮像装置１０の断面図である。

半導体基板５０は、例えばシリコン（Ｓｉ）基板からなる。半導体基板５０内には、複数のフォトダイオード２１が行列状に設けられている。複数のフォトダイオード２１は、格子状（網目状）の素子分離領域５１によって電気的に分離されている。素子分離領域５１は、ｐ型半導体領域から構成される。

各フォトダイオード２１は、電荷蓄積領域２１Ａ、及びｎ型半導体領域２１Ｂを備えている。電荷蓄積領域２１Ａは、低濃度のｎ⁻型半導体領域からなり、入射光を光電変換する受光部として機能する。ｎ型半導体領域２１Ｂは、フォトダイオード２１の下部に設けられ、電荷蓄積領域２１Ａに蓄積された電荷を集める機能を有する。フォトダイオード２１の平面形状は、例えば、ほぼ正方形である。

フォトダイオード２１上には、ｐ^＋型半導体領域５２が設けられている。ｐ^＋型半導体領域５２は、素子分離領域５１と同様に、複数のフォトダイオード２１を電気的に分離する素子分離領域として機能する。フォトダイオード２１の下には、ｐ^＋型半導体領域５３が設けられている。ｐ^＋型半導体領域５３は、フォトダイオード２１の電子蓄積領域を空乏化させることで電子の取り残しによる残像現象が発生するのを防ぐための正孔蓄積層として機能する。

半導体基板５０の下（表面側）には、多層配線層を含む配線構造体５４が設けられている。配線構造体５４は、例えばシリコン酸化物からなる層間絶縁層５５と、この層間絶縁層５５内に設けられた多層の金属配線とを含む。配線構造体５４は、前述した容量調整配線４０を含む。また、配線構造体５４は、容量調整配線４０以外の各種配線と、ＭＯＳトランジスタのゲート電極とを含む。

半導体基板５０の上（裏面側）には、例えばシリコン酸化物からなる平坦化膜５６が設けられている。平坦化膜５６上には、単位画素ごとに、カラーフィルタ５７が設けられている。カラーフィルタ５７は、主に赤色の波長領域の光を透過させる赤色フィルタ、主に緑色の波長領域の光を透過させ緑色フィルタ、主に青色の光を透過させる青色フィルタを備えている。カラーフィルタ５７の上には、画素に対応する数のマイクロレンズ（集光レンズ）５８が設けられている。

このような構造により、本実施形態の固体撮像装置１０は、図２の上方から光を入射させ、フォトダイオード２１によって光電変換を行うことで、入射光を受光検出することができる。そして、フォトダイオード２１が形成された半導体基板５０から見て、下方にある配線構造体５４の側（表面側）とは反対側（裏面側）の上方から光を入射させるので、いわゆる裏面照射型構造となっている。

［２．動作］
次に、固体撮像装置１０の動作について説明する。最初に、明るい被写体を撮像する高照度撮像時の動作について説明する。高照度撮像動作は、多くの信号電荷を浮遊拡散層に蓄積できるよう浮遊拡散層の容量を大きくする動作（低ゲイン動作という）である。明るい被写体を撮像する場合には、入射光量が大きいために、フォトダイオードで発生する信号電荷数が多くなり、従って浮遊拡散層で蓄積しなくてはならない信号電荷数が多くなる。そこで、本実施形態では、高照度撮像動作において、浮遊拡散層の容量を大きくすることで、浮遊拡散層で蓄積できる信号電荷数が多くなるようにする。

図３は、低ゲイン動作を示すタイミングチャートである。電源回路１６は、電圧Ｖ_boostを接地電圧ＶＳＳに設定する。なお、電圧Ｖ_boostとしては、接地電圧ＶＳＳに限らず、電源電圧ＶＤＤであってもよいし、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の中間電圧であってもよい。

制御回路１５は、制御信号Ｖ_offをハイレベル電圧（例えば電源電圧ＶＤＤ）に設定する。これにより、ＭＯＳトランジスタ４３がオンし、電源線４１が容量調整配線４０に電気的に接続される。また、制御回路１５は、制御信号Ｖ_shuntをローレベル電圧（例えば接地電圧ＶＳＳ）に設定する。これにより、ＭＯＳトランジスタ４２がオフし、容量調整配線４０と垂直信号線３０とは電気的に分離される。この結果、各画素２０の浮遊拡散層２６には、容量調整配線４０によって所定の容量４０Ａが付加される。

続いて、垂直走査回路１２は、読み出し対象の画素行（以下、選択行という）に対応する選択信号ＳＥＬをハイレベル電圧にし、選択行に含まれる選択トランジスタ２５がオンする。

続いて、浮遊拡散層２６がリセットされる。すなわち、垂直走査回路１２は、選択行に対して、パルス状のリセット信号ＲＥＳを出力する。これにより、リセットトランジスタ２４がオンし、浮遊拡散層２６が電源電圧ＶＤＤにリセットされる。浮遊拡散層２６の電位は、リセットレベルとして垂直信号線３０に出力される。

続いて、制御回路１５は、パルス状のクランプ信号ＣＬＰをＣＤＳ回路１３に供給する。これにより、ＣＤＳ回路１３は、垂直信号線３０を介して、リセット時の浮遊拡散層２６の電位（リセットレベル）をクランプする。

続いて、垂直走査回路１２は、選択行に対して、パルス状の転送信号ＴＲを出力する。これにより、転送トランジスタ２２がオンし、フォトダイオード２１に蓄積された信号電荷が浮遊拡散層２６に転送される。浮遊拡散層２６の電位は、信号レベルとして垂直信号線３０に出力される。

続いて、制御回路１５は、パルス状のサンプル／ホールド信号Ｓ／ＨをＣＤＳ回路１３に供給する。これにより、ＣＤＳ回路１３は、垂直信号線３０を介して、信号電荷が転送された浮遊拡散層２６の電位（信号レベル）をクランプする。そして、ＣＤＳ回路１３は、リセットレベルと信号レベルとの差分をとり、この差分電圧（画素信号）を保持する。

その後、水平走査回路１４から順に出力される水平選択パルスによって各画素列の水平選択トランジスタ３５が駆動されることで、ＣＤＳ回路１３によるＣＤＳ処理後の画素信号が水平信号線３６を介して出力回路３７から出力される。

このように、低ゲイン動作では、新たに設けられた容量調整配線４０と浮遊拡散層２６との間の容量４０Ａが浮遊拡散層２６の容量として付加されるので、浮遊拡散層２６には、容量調整配線４０が無い場合に比べて、より多くの信号電荷が蓄積される。従って、光量の大きい被写体を撮像しているときでも十分に大きな信号電荷を浮遊拡散層２６に蓄積することができるので、ダイナミックレンジの広い画像を取得することができる。

次に、暗い被写体を撮像する低照度撮像動作について説明する。低照度撮像動作は、画素のゲインが高くなるよう浮遊拡散層の容量を小さくする動作（高ゲイン動作という）である。画素サイズが縮小されると、フォトダイオードで受光できる光量が減少するために感度が低減する。この場合、Ｓ／Ｎを維持するためには、画素で発生するノイズをできるだけ低減する必要がある。そこで、本実施形態では、低照度撮像動作において、浮遊拡散層の容量を小さくすることで、信号電荷あたりの浮遊拡散層の出力電圧を大きくする。

図４は、高ゲイン動作を示すタイミングチャートである。電源回路１６は、電圧Ｖ_boostを接地電圧ＶＳＳに設定する。なお、電圧Ｖ_boostとしては、低ゲイン動作と同様に、接地電圧ＶＳＳに限らず、電源電圧ＶＤＤであってもよいし、接地電圧ＶＳＳと電源電圧ＶＤＤとの間の中間電圧であってもよい。

制御回路１５は、制御信号Ｖ_offをローレベル電圧に設定する。これにより、ＭＯＳトランジスタ４３がオフし、容量調整配線４０と電源線４１とが電気的に分離される。また、制御回路１５は、制御信号Ｖ_shuntをハイレベル電圧に設定する。これにより、ＭＯＳトランジスタ４２がオンし、容量調整配線４０と垂直信号線３０とが電気的に接続される。この状態で、単位画素２０から画素信号が読み出される。画素信号の読み出し動作は、低ゲイン動作の場合と同じである。

このように、高ゲイン動作において、容量調整配線４０と垂直信号線３０とが短絡されていると、次のような利点がある。増幅トランジスタ２３はソースフォロワ回路を構成しているので、浮遊拡散層２６の電位変化がほぼそのまま垂直信号線３０の電位変化として現れる。このため、垂直信号線３０に接続された容量調整配線４０と浮遊拡散層２６との間の実効的な容量はその物理的な容量よりも小さくなる。

図５は、ソースフォロワ回路の入出力特性の一例を示すグラフである。入力電圧とは、ソースフォロワ回路を構成する増幅トランジスタ２３のゲートに印加される電圧、すなわち浮遊拡散層２６の電位である。出力電圧とは、増幅トランジスタ２３のソースに印加される電圧、すなわち垂直信号線３０の電位である。図５に示すように、ソースフォロワ回路の入力電圧と出力電圧とは、以下の関係にある。
出力電圧＝ｍ×入力電圧＋Ｖ０
ここで、Ｖ０は定数、“ｍ”は出力電圧変化の入力電圧変化に対する割合を示す係数である。係数ｍは、例えば０．８５程度である。すなわち、入力電圧が１Ｖ変化した時には出力電圧が０．８５Ｖ変化することになる。このような場合には、選択行の浮遊拡散層２６と垂直信号線３０との間の容量をＣとした時に、実効的な容量Ｃeffは、以下の式で表される。

Ｃeff＝Ｃ×（１−ｍ）
これは、ソースフォロワ動作をしている場合には、浮遊拡散層２６と垂直信号線３０との間の電位差が（１−ｍ）倍だけ小さくなり、その時に浮遊拡散層２６と垂直信号線３０との間の容量に蓄積される電荷の変化量が（１−ｍ）倍小さくなるので、見かけ上容量が小さくなるためである。図５の例では、浮遊拡散層２６と垂直信号線３０との間の実効的な容量Ｃeffは、おおよそ０．１５倍にまで小さくなる。よって、容量調整配線４０と垂直信号線３０とを短絡させると、上述したのと同様の理由により、容量調整配線４０と浮遊拡散層２６との間の実効的な容量を小さくすることができる。すなわち、本実施形態の高ゲイン動作では、浮遊拡散層２６に対して容量調整配線４０により物理的に容量が追加されていたとしても、その影響は物理的な容量の１５％程度と小さくなる。

このような高ゲイン動作では、前述した低ゲイン動作に比べて、浮遊拡散層２６の容量を小さくすることができる。これにより、画素及びその後段回路で発生するノイズに対して信号電圧を大きくすることができるため、信号電子数の少ない低照度撮像時のＳ／Ｎを向上させることができる。

［３．効果］
以上詳述したように本実施形態では、画素アレイ部１１の画素列ごとに容量調整配線４０を新たに設ける。容量調整配線４０は、単位画素２０の浮遊拡散層２６と容量結合している。そして、第１の撮像モード（高照度撮像動作、低ゲイン動作）時、容量調整配線４０に所定電圧を印加することで、浮遊拡散層２６に容量を付加するようにしている。また、第２の撮像モード（低照度撮像動作、高ゲイン動作）時、スイッチ素子４２を用いて容量調整配線４０と垂直信号線３０とを電気的に接続することで、浮遊拡散層２６の容量を高照度撮像時に比べて小さくするようにしている。

従って本実施形態によれば、高照度撮像時には、浮遊拡散層２６の容量を大きくすることができるため、浮遊拡散層２６に蓄積できる信号電荷数が多くなる。これにより、固体撮像装置１０のダイナミックレンジを広くすることができる。また、低照度撮像時には、浮遊拡散層２６の容量を小さくすることができるため、信号電荷あたりの浮遊拡散層の出力電圧が大きくなる。これにより、ゲインを大きくすることができ、Ｓ／Ｎ（ＳＮ比）の良好な画像を得ることができる。

すなわち、暗い被写体を撮像する際に高いＳ／Ｎを得ることができ、さらには十分明るい被写体を撮像する際にダイナミックレンジが広い画像を撮像することが可能な固体撮像装置１０を実現できる。また、Ｓ／Ｎが向上することで、画素サイズを縮小してフォトダイオードで受光できる光量が減少した場合でも受光感度が低減するのを抑制することができる。

また、本実施形態では、上記効果を得るための構成として、単位画素２０に付加要素がない。このため、画素サイズを大きくすることなく、上記効果を得ることができる。これにより、単位画素２０の微細化が可能となる。

また、固体撮像装置１０として裏面照射型構造を用いた場合、入射光は半導体基板５０の配線構造体５４側（表面側）からは入射されずに、配線層側と反対の半導体基板５０の裏面側から入射されるので、容量調整配線４０が新たに配線構造体５４に追加されたとしても、感度低下等の特性低下を招くことがない。

［４．実施例］
なお、本実施形態の固体撮像装置１０は、裏面照射型構造に限定されるものではなく、表面照射型構造であってもよい。図６は、表面照射型構造を有する固体撮像装置１０の断面図である。

半導体基板５０内には、ｐ型半導体領域５２が設けられている。ｐ型半導体領域５２上には、フォトダイオード２１が設けられている。フォトダイオード２１上には、ｐ^＋型半導体領域５３が設けられている。複数のフォトダイオード２１は、格子状の素子分離領域５１によって電気的に分離されている。

半導体基板５０上には、多層配線層を含む配線構造体５４が設けられている。配線構造体５４は、前述した容量調整配線４０を含む。また、配線構造体５４は、容量調整配線４０以外の各種配線と、ＭＯＳトランジスタのゲート電極とを含む。配線構造体５４上には、カラーフィルタ５７及びマイクロレンズ５８が設けられている。

実施例に係る固体撮像装置１０では、フォトダイオード２１が形成された半導体基板５０から見て、下方にある配線構造体５４が設けられた表面側から光を入射させるので、いわゆる表面照射型構造となっている。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…固体撮像装置、１１…画素アレイ部、１２…垂直走査回路、１３…ＣＤＳ回路、１４…水平走査回路、１５…制御回路、１６…電源回路、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…増幅トランジスタ、２４…リセットトランジスタ、２５…選択トランジスタ、２６…浮遊拡散層、３０…垂直信号線、３１…転送線、３２…リセット線、３３…選択線、３４…定電流源、３５…水平選択トランジスタ、３６…水平信号線、３７…出力回路、４０…容量調整配線、４１…電源線、４２，４３…スイッチ素子、５０…半導体基板、５１…素子分離領域、５２…ｐ型半導体領域、５３…ｐ^＋型半導体領域、５４…配線構造体、５５…層間絶縁層、５６…平坦化膜、５７…カラーフィルタ、５８…マイクロレンズ。

Claims (6)

1. 光電変換素子と、前記光電変換素子から信号電荷が転送される浮遊拡散層とを有する複数の単位画素が行列状に配置された画素アレイ部と、
   画素列ごとに設けられ、かつ単位画素から信号を読み出すための複数の信号線と、
   画素列ごとに設けられ、かつ浮遊拡散層と容量結合する複数の容量配線と、
   前記複数の信号線と前記複数の容量配線との接続を切り替える複数の第１のスイッチ素子と、
   前記複数の容量配線と電源線との接続を切り替える複数の第２のスイッチ素子と、
   を具備することを特徴とする固体撮像装置。
2. 第１の撮像モード時に、前記複数の第１のスイッチ素子をオフ、前記複数の第２のスイッチ素子をオンにし、第２の撮像モード時に、前記複数の第１のスイッチ素子をオン、前記複数の第２のスイッチ素子をオフにする制御回路をさらに具備することを特徴とする請求項１に記載の固体撮像装置。
3. 前記電源線に所定の電圧を印加する電源回路をさらに具備することを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記複数の第１のスイッチ素子の一端は、前記複数の信号線にそれぞれ接続され、前記複数の第１のスイッチ素子の他端は、前記複数の容量配線にそれぞれ接続され、
   前記複数の第２のスイッチ素子の一端は、前記複数の容量配線にそれぞれ接続され、前記複数の第２のスイッチ素子の他端は、前記電源線に共通接続されることを特徴とする請求項１乃至３のいずれかに記載の固体撮像装置。
5. 前記光電変換素子が形成される半導体層と、
   前記半導体層の第１の面に設けられた配線構造体と、
   をさらに具備し、
   前記半導体層は、前記第１の面と反対の第２の面から入射光を受け、
   前記複数の容量調整配線は、前記配線構造体に含まれることを特徴とする請求項１乃至４のいずれかに記載の固体撮像装置。
6. 前記複数の信号線に接続された電流源をさらに具備し、
   前記単位画素は、前記浮遊拡散層に接続されたゲートと、前記信号線に接続されたソースとを有する増幅トランジスタを含むことを特徴とする請求項１乃至５のいずれかに記載の固体撮像装置。

Images