JP4689024B2 - Ａ／ｄ変換装置および固体撮像装置 - Google Patents
Ａ／ｄ変換装置および固体撮像装置 Download PDFInfo
- Publication number
- JP4689024B2 JP4689024B2 JP2000312347A JP2000312347A JP4689024B2 JP 4689024 B2 JP4689024 B2 JP 4689024B2 JP 2000312347 A JP2000312347 A JP 2000312347A JP 2000312347 A JP2000312347 A JP 2000312347A JP 4689024 B2 JP4689024 B2 JP 4689024B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- output
- conversion
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、１次元または２次元に配列された複数の光検出素子と、各光検出素子から出力された電流信号を積分して電圧値に変換する積分回路と、を備えている。この固体撮像装置では、入射光強度に応じた値の電流信号が複数の光検出素子それぞれから出力され、この電流信号の積分値に応じた電圧値が積分回路から出力され、この電圧値に基づいて、入射光強度分布が得られ撮像される。また、固体撮像装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により画像処理することが可能となる。
【０００３】
このような固体撮像装置においてＡ／Ｄ変換処理の高速化および高精度化が求められている。高速化を図るためには、積分回路毎にＡ／Ｄ変換回路を設けて並列処理を行うことがなされている。また、高精度化を図るためには、Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くすることがなされている。したがって、Ａ／Ｄ変換処理の高速化および高精度化の双方を図るためには、積分回路毎にＡ／Ｄ変換回路を設けて並列処理を行うとともに、各Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くすることが考えられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、複数の積分回路に対して１つのＡ／Ｄ変換回路を設ける場合と比較して、積分回路毎にＡ／Ｄ変換回路を設ける場合には、消費電力が多く発熱量が多くなり、これに因り、光検出素子から出力される電流信号に暗電流が重畳され、高精度化の要求に反することになる。また、各Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くする場合には、ビット数に応じて処理時間が長くなり、高速化の要求に反することになる。このように、Ａ／Ｄ変換処理の高速化および高精度化の双方の要求を同時に満たすことは困難である。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、必要に応じてＡ／Ｄ変換処理の高速化または高精度化を図ることができるＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係るＡ／Ｄ変換装置は、(1) 入力した第１のアナログ値を第１のデジタル値に変換して、この第１のデジタル値を出力するとともに、この第１のデジタル値に対応するアナログ値と第１のアナログ値との差に応じたアナログ値を出力する第１のＡ／Ｄ変換回路と、(2) 第１のＡ／Ｄ変換回路から出力されたアナログ値に基づいて、第１のデジタル値に対応するアナログ値と第１のアナログ値との差を示す第２のアナログ値を、第１のデジタル値の下位の第２のデジタル値に変換する第２のＡ／Ｄ変換回路と、(3) 第２のＡ／Ｄ変換回路を動作または停止させる制御手段と、を備えることを特徴とする。
また、第１のＡ／Ｄ変換回路が、(a) 第１のアナログ値を入力する容量素子と、容量素子から出力されるアナログ値を入力端子に入力するアンプと、アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、第１のアナログ値に応じた量の電荷を可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号をアンプの出力端子から出力する可変容量積分回路と、(b) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、(c) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じた第１のデジタル値を出力する容量制御部と、を含むことを特徴とする。
さらに、第１のＡ／Ｄ変換回路が、第１のアナログ値を入力して第１のデジタル値に変換した際に、可変容量積分回路から比較回路へ出力される積分信号の値を、差に応じたアナログ値として出力することを特徴とする。
【０００７】
このＡ／Ｄ変換装置によれば、制御手段による制御により第２のＡ／Ｄ変換回路が動作可能状態にあるときには、入力した第１のアナログ値は第１および第２のＡ／Ｄ変換回路によりＡ／Ｄ変換されて、第１のデジタル値およびこれの下位の第２のデジタル値が出力されるので、高精度化を図ることができる。一方、制御手段による制御により第２のＡ／Ｄ変換回路が動作停止状態にあるときには、入力した第１のアナログ値は第１のＡ／Ｄ変換回路のみによりＡ／Ｄ変換されて、第１のデジタル値が出力されるので、高速化・低消費電力化を図ることができる。なお、「差」とは、第１のＡ／Ｄ変換回路が第１のアナログ値をＡ／Ｄ変換して第１のデジタル値を求める際において、第１のデジタル値の最下位ビットに対応するアナログ値未満の値である。
【０００８】
また、本発明に係るＡ／Ｄ変換装置は、複数個の第１のＡ／Ｄ変換回路に対して１個の第２のＡ／Ｄ変換回路が設けられていることを特徴とする。この場合には、複数個の第１のＡ／Ｄ変換回路それぞれは並列動作が可能であるのに対して、第２のＡ／Ｄ変換回路は、複数個の第１のＡ／Ｄ変換回路それぞれにおける上記差を示す第２のアナログ値を順次に入力してＡ／Ｄ変換する。これにより、更に低消費電力化を図ることができる。
【０００９】
また、本発明に係るＡ／Ｄ変換装置は、差を増幅して第２のアナログ値とする増幅回路を更に備えることを特徴とする。この場合には、第１のＡ／Ｄ変換回路における上記差を示す電圧値が増幅回路により増幅され、第２のＡ／Ｄ変換回路は、この増幅された電圧値を第２のアナログ値として入力してＡ／Ｄ変換する。これにより、第２のデジタル値を求める際の精度の向上を図ることができる。
【００１０】
本発明に係る固体撮像装置は、(1) 入射光強度に応じた値の電流信号を出力する光検出素子と、(2) 光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、(3) 積分回路から出力された電圧値を入力して、この電圧値をデジタル値に変換する上記の本発明に係るＡ／Ｄ変換装置と、を備えることを特徴とする。この固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号の積分値に応じた電圧値が積分回路から出力される。積分回路から出力された電圧値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。この固体撮像装置１は、Ｍ個のユニットＵ1〜ＵM（Ｍは１以上の整数）を備えており、各ユニットＵm（ｍは１以上Ｍ以下の任意の整数）は、複数組のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、第１のＡ／Ｄ変換回路２０、スイッチ素子ＳＷ１およびＳＷ２を有する。また、この固体撮像装置１は、増幅回路３０、第２のＡ／Ｄ変換回路４０および制御回路５０を備えている。
【００１３】
各ユニットＵmにおいて、各フォトダイオードＰＤは、アノード端子が接地され、カソード端子がスイッチ素子ＳＷを介して積分回路１０の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路１０へ出力する。各ユニットＵmの積分回路１０は、フォトダイオードＰＤから出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する。
【００１４】
各ユニットＵmの第１のＡ／Ｄ変換回路２０は、積分回路１０から出力された電圧値を入力し、この電圧値（第１のアナログ値）Ａ１を８ビットの第１のデジタル値（Ｄ11〜Ｄ4）に変換して、この第１のデジタル値をスイッチ素子ＳＷ１を介して出力する。また、第１のＡ／Ｄ変換回路２０は、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差に応じた電圧値Ａ２を、スイッチ素子ＳＷ２を介して増幅回路３０へ出力する。
【００１５】
増幅回路３０は、各ユニットＵmの第１のＡ／Ｄ変換回路２０からスイッチ素子ＳＷ２を介して順次に出力された電圧値Ａ２を入力し、この電圧値Ａ２に基づいて、第１のデジタル値に対応する電圧値（アナログ値）と入力した電圧値（第１のアナログ値）Ａ１との差を示す電圧値を増幅して電圧値（第２のアナログ値）Ａ３として第２のＡ／Ｄ変換回路４０へ出力する。第２のＡ／Ｄ変換回路４０は、増幅回路３０から出力された電圧値（第２のアナログ値）Ａ３を入力し、この電圧値（第２のアナログ値）Ａ３を４ビットの第２のデジタル値（Ｄ3〜Ｄ0）に変換して出力する。
【００１６】
第１のＡ／Ｄ変換回路２０、増幅回路３０および第２のＡ／Ｄ変換回路４０は、本実施形態に係るＡ／Ｄ変換装置に含まれるものである。第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）と第２のＡ／Ｄ変換回路４０から出力された第２のデジタル値（Ｄ3〜Ｄ0）とを連結した１２ビットのデジタル値（Ｄ11〜Ｄ0）は、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換したものである。
【００１７】
図示してはいないが、制御回路５０は、各フォトダイオードＰＤと積分回路１０との間に設けられたスイッチ素子ＳＷの開閉を制御して、各フォトダイオードＰＤと積分回路１０とを順次に接続する。制御回路５０は、第１のＡ／Ｄ変換回路２０の後段に設けられたスイッチ素子ＳＷ１およびＳＷ２それぞれの開閉を制御して、各ユニットＵmから順次に第１のデジタル値（Ｄ11〜Ｄ4）および電圧値Ａ２を出力させる。制御回路５０は、積分回路１０に含まれるスイッチ素子および第１のＡ／Ｄ変換回路２０に含まれるスイッチ素子それぞれの開閉を制御して所要の動作を行わせる。また、制御回路５０は、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれに含まれるスイッチ素子の開閉を制御して所要の動作を行わせる他、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれの動作または停止の制御を行う。
【００１８】
図２は、積分回路１０の回路図である。この積分回路１０は、入力端と出力端との間にアンプＡ11、容量素子Ｃ11およびスイッチ素子ＳＷ11が並列的に設けられている。容量素子Ｃ11は、アンプＡ11の入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ11が開いているときに入力端に入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ11は、アンプＡ11の入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ11に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ11における電荷の蓄積をリセットする。
【００１９】
図３は、第１のＡ／Ｄ変換回路２０の回路図である。この第１のＡ／Ｄ変換回路２０は、可変容量積分回路２１０、比較回路２２０および容量制御部２３０を備える。可変容量積分回路２１０は、容量素子Ｃ201、アンプＡ201、可変容量部Ｃ200およびスイッチ素子ＳＷ201を備える。
【００２０】
アンプＡ201は、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１を、容量素子Ｃ201を介して反転入力端子に入力する。アンプＡ201の非反転入力端子は接地されている。可変容量部Ｃ200は、容量が可変であって制御可能であり、アンプＡ201の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ１に応じて電荷を蓄える。スイッチ素子ＳＷ201は、アンプＡ201の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ200に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ200における電荷蓄積をリセットする。そして、可変容量積分回路２１０は、積分回路１０から出力された電圧値Ａ１を入力し、可変容量部Ｃ200の容量に応じて積分し、積分値に応じた電圧値を出力する。
【００２１】
比較回路２２０は、可変容量積分回路２１０から出力された電圧値を反転入力端子に入力し、一定の基準電圧値Ｖref1を非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を出力する。容量制御部２３０は、比較回路２２０から出力された信号を入力し、この信号に基づいて可変容量部Ｃ200の容量を制御する容量指示信号Ｃ１を出力するとともに、この信号に基づいて電圧値の値と基準電圧値Ｖref1とが所定の分解能で一致していると判断した場合に可変容量部Ｃ200の容量値に応じた第１のデジタル値（Ｄ11〜Ｄ4）を出力する。また、可変容量積分回路２１０から比較回路２２０へ出力される電圧値は、電圧値Ａ２として増幅回路３０へも出力される。この電圧値Ａ２は、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差に基準電圧値Ｖref1が加えられたものである。
【００２２】
図４は、第１のＡ／Ｄ変換回路２０の可変容量部Ｃ200の回路図である。この可変容量部Ｃ200は、容量素子Ｃ211〜Ｃ218、スイッチ素子ＳＷ211〜ＳＷ218およびスイッチ素子ＳＷ221〜ＳＷ228を備える。容量素子Ｃ21nおよびスイッチ素子ＳＷ21nは、互いに縦続接続されて、アンプＡ201の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ22nは、容量素子Ｃ21nおよびスイッチ素子ＳＷ21nの接続点と接地電位との間に設けられている（ｎ＝１〜８）。スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれは、容量制御部２３０から出力された容量指示信号Ｃ１に基づいて開閉する。また、容量素子Ｃ211〜Ｃ218それぞれ容量値は、
【数１】
なる関係式を満たす。
【００２３】
この可変容量部Ｃ200の容量値は、スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ211〜ＳＷ218が全て閉じてスイッチ素子ＳＷ221〜ＳＷ228が全て開いているときには、可変容量部Ｃ200の容量値は最大値である２５５Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ218のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ228のみが閉じているときには、可変容量部Ｃ200の容量値は２５４Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ217のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ227のみが閉じているときには、可変容量部Ｃ200の容量値は２５３Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ218およびＳＷ217のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ228およびＳＷ227のみが閉じているときには、可変容量部Ｃ200の容量値は２５２Ｃ218となる。このように、スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれの開閉により、可変容量部Ｃ200の容量値はｋ・Ｃ218（ｋは０以上２５５以下の整数）の何れかの値となる。
【００２４】
したがって、この第１のＡ／Ｄ変換回路２０では、可変容量積分回路２１０、比較回路２２０および容量制御部２３０からなるフィードバックループにおいて、比較回路２２０からの出力値に基づいて、可変容量積分回路２１０からの出力電圧値と基準電圧値Ｖref1との差の絶対値が最小となるように、可変容量部Ｃ200の各スイッチの開閉状態（すなわち可変容量部Ｃ200の容量値）が容量制御部２３０により制御される。そして、上記差の絶対値が最小となった時点で、可変容量部Ｃ200の８個のスイッチ素子ＳＷ211〜ＳＷ218それぞれの開閉状態に応じて８ビットの第１のデジタル値（Ｄ11〜Ｄ4）が容量制御部２３０から出力される。
【００２５】
図５は、増幅回路３０の回路図である。この増幅回路３０は、入力端と出力端との間に、スイッチ素子ＳＷ32、容量素子Ｃ32、スイッチ素子ＳＷ34およびアンプＡ31が直列的に設けられている。スイッチ素子ＳＷ32と容量素子Ｃ32との接続点はスイッチ素子ＳＷ33を介して基準電圧値Ｖref1が供給され、容量素子Ｃ32とスイッチ素子ＳＷ34との接続点はスイッチ素子ＳＷ35を介して基準電圧値Ｖref1が供給される。また、アンプＡ31の反転入力端子と出力端子との間に並列的に容量素子Ｃ31およびスイッチ素子ＳＷ31が設けられている。アンプＡ31の非反転入力端子には基準電圧値Ｖref1が供給される。なお、この増幅回路３０における基準電圧値Ｖref1は、第１のＡ／Ｄ変換回路２０の比較回路２２０の非反転入力端子に入力する基準電圧値Ｖref1と等しい。
【００２６】
容量素子Ｃ31は、アンプＡ31の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ31が開いているときに入力端子より容量素子Ｃ32を介して入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ31は、アンプＡ31の反転入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ31に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ31における電荷の蓄積をリセットする。この増幅回路３０は、第１のＡ／Ｄ変換回路２０から出力された電圧値Ａ２を入力し、スイッチ素子ＳＷ32〜ＳＷ35それぞれの所定のタイミングの開閉により、この電圧値Ａ２から基準電圧値Ｖref1を差し引いて、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差を求め、容量素子Ｃ32およびＣ31それぞれの容量値の比に応じた利得で増幅して、この増幅された結果である電圧値Ａ３を第２のＡ／Ｄ変換回路４０へ出力する。
【００２７】
図６は、第２のＡ／Ｄ変換回路４０の回路図である。この第２のＡ／Ｄ変換回路４０は、可変容量積分回路４１０、比較回路４２０および容量制御部４３０を備える。可変容量積分回路４１０は、容量素子Ｃ401、アンプＡ401、可変容量部Ｃ400およびスイッチ素子ＳＷ401を備える。
【００２８】
アンプＡ401は、増幅回路３０から出力された電圧値（第２のアナログ値）Ａ３を、容量素子Ｃ401を介して反転入力端子に入力する。アンプＡ401の非反転入力端子は接地されている。可変容量部Ｃ400は、容量が可変であって制御可能であり、アンプＡ401の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ３に応じて電荷を蓄える。スイッチ素子ＳＷ401は、アンプＡ401の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ400に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ400における電荷蓄積をリセットする。そして、可変容量積分回路４１０は、増幅回路３０から出力された電圧値Ａ３を入力し、可変容量部Ｃ400の容量に応じて積分し、積分値に応じた電圧値を出力する。
【００２９】
比較回路４２０は、可変容量積分回路４１０から出力された電圧値を反転入力端子に入力し、一定の基準電圧値Ｖref2を非反転入力端子に入力し、これら２つの入力値の差を求め、この差を示す電圧値を出力する。容量制御部４３０は、比較回路４２０から出力された電圧値を入力し、この電圧値に基づいて可変容量部Ｃ400の容量を制御する容量指示信号Ｃ２を出力するとともに、この電圧値に基づいて積分値と基準電圧値Ｖref2とが所定の分解能で一致していると判断した場合に可変容量部Ｃ400の容量値に応じた第２のデジタル値（Ｄ3〜Ｄ0）を出力する。
【００３０】
図７は、第２のＡ／Ｄ変換回路４０の可変容量部Ｃ400の回路図である。この可変容量部Ｃ400は、容量素子Ｃ411〜Ｃ414、スイッチ素子ＳＷ411〜ＳＷ414およびスイッチ素子ＳＷ421〜ＳＷ424を備える。容量素子Ｃ41nおよびスイッチ素子ＳＷ41nは、互いに縦続接続されて、アンプＡ401の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ42nは、容量素子Ｃ41nおよびスイッチ素子ＳＷ41nの接続点と接地電位との間に設けられている（ｎ＝１〜４）。スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれは、容量制御部４３０から出力された容量指示信号Ｃ２に基づいて開閉する。また、容量素子Ｃ411〜Ｃ414それぞれ容量値は、
【数２】
なる関係式を満たす。
【００３１】
この可変容量部Ｃ400の容量値は、スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ411〜ＳＷ414が全て閉じてスイッチ素子ＳＷ421〜ＳＷ424が全て開いているときには、可変容量部Ｃ400の容量値は最大値である１５Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ414のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ424のみが閉じているときには、可変容量部Ｃ400の容量値は１４Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ413のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ423のみが閉じているときには、可変容量部Ｃ400の容量値は１３Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ414およびＳＷ413のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ424およびＳＷ423のみが閉じているときには、可変容量部Ｃ400の容量値は１２Ｃ414となる。このように、スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれの開閉により、可変容量部Ｃ400の容量値はｋ・Ｃ414（ｋは０以上１５以下の整数）の何れかの値となる。
【００３２】
したがって、この第２のＡ／Ｄ変換回路４０では、可変容量積分回路４１０、比較回路４２０および容量制御部４３０からなるフィードバックループにおいて、比較回路４２０からの出力値に基づいて、可変容量積分回路４１０からの出力電圧値と基準電圧値Ｖref2との差の絶対値が最小となるように、可変容量部Ｃ400の各スイッチの開閉状態（すなわち可変容量部Ｃ400の容量値）が容量制御部４３０により制御される。そして、上記差の絶対値が最小となった時点での可変容量部Ｃ400の４個のスイッチ素子ＳＷ411〜ＳＷ414それぞれの開閉状態に応じて４ビットの第２のデジタル値（Ｄ3〜Ｄ0）が容量制御部４３０から出力される。
【００３３】
なお、第１のＡ／Ｄ変換回路２０から出力される８ビットの第１のデジタル値（Ｄ11〜Ｄ4）と第２のＡ／Ｄ変換回路４０から出力される４ビットの第２のデジタル値（Ｄ3〜Ｄ0）とを連結した１２ビットのデジタル値（Ｄ11〜Ｄ0）が、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換したものとなるように、第１のＡ／Ｄ変換回路２０に含まれる各容量素子の容量値、第１のＡ／Ｄ変換回路２０における基準電圧値Ｖref1、増幅回路３０に含まれる各容量素子の容量値、第２のＡ／Ｄ変換回路４０に含まれる各容量素子の容量値、および、第２のＡ／Ｄ変換回路４０における基準電圧値Ｖref2が設定される。
【００３４】
次に、本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置の動作について説明する。各ユニットＵmにおいて、フォトダイオードＰＤから出力された電流信号は、スイッチ素子ＳＷを経て積分回路１０に入力し、この積分回路１０の容量素子Ｃ11に電荷が蓄積されることで、入力した電流信号の値に応じた電圧値（第１のアナログ値）Ａ１が出力される。積分回路１０から出力された電圧値は第１のＡ／Ｄ変換回路２０に入力する。そして、この第１のＡ／Ｄ変換回路２０において、可変容量積分回路２１０、比較回路２２０および容量制御部２３０からなるフィードバックループの動作により、電圧値（第１のアナログ値）Ａ１が８ビットの第１のデジタル値（Ｄ11〜Ｄ4）に変換される。また、第１のＡ／Ｄ変換回路２０の可変容量積分回路２１０からは、第１のデジタル値に対応する電圧値（アナログ値）と入力した電圧値（第１のアナログ値）Ａ１との差に応じた電圧値Ａ２が出力される。ここまで各ユニットＵmは並列に動作する。
【００３５】
制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作可能状態にあるときには、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）は、制御回路５０により制御されたスイッチ素子ＳＷ１を介して順次に出力されるとともに、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された電圧値Ａ２は、制御回路５０により制御されたスイッチ素子ＳＷ２を介して順次に増幅回路３０へ出力される。各ユニットＵmから順次に出力された電圧値Ａ２に基づいて、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差が増幅回路３０により増幅されて、増幅された電圧値（第２のアナログ値）Ａ３が増幅回路３０から第２のＡ／Ｄ変換回路４０へ出力される。そして、この第２のＡ／Ｄ変換回路４０において、可変容量積分回路４１０、比較回路４２０および容量制御部４３０からなるフィードバックループの動作により、電圧値（第２のアナログ値）Ａ３が４ビットの第２のデジタル値（Ｄ3〜Ｄ0）に変換される。このようにして、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換した結果として、計１２ビットのデジタル値（Ｄ11〜Ｄ0）が固体撮像装置１から出力される。そして、各ユニットＵm内の各フォトダイオードＰＤに対応するスイッチ素子ＳＷならびに第１のＡ／Ｄ変換回路２０の後段にあるスイッチ素子ＳＷ１およびＳＷ２を順次に開閉することで、この固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が１２ビットのデジタル値（Ｄ11〜Ｄ0）として得られる。
【００３６】
一方、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作停止状態にあるときには、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）は、制御回路５０により制御されたスイッチ素子ＳＷ１を介して順次に出力される。しかし、各ユニットＵmのスイッチ素子ＳＷ２は制御回路５０により制御されて開いたままである。また、増幅回路３０および第２のＡ／Ｄ変換回路４０は動作しない。このようにして、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換した結果として、８ビットのデジタル値（Ｄ11〜Ｄ4）が固体撮像装置１から出力される。そして、各ユニットＵm内の各フォトダイオードＰＤに対応するスイッチ素子ＳＷおよび第１のＡ／Ｄ変換回路２０の後段にあるスイッチ素子ＳＷ１を順次に開閉することで、この固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が８ビットのデジタル値（Ｄ11〜Ｄ4）として得られる。
【００３７】
以上のように、本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置によれば、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作可能状態にあるときには、固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が１２ビットのデジタル値（Ｄ11〜Ｄ0）として得られる。したがって、このときには、出力されるデジタル値のビット数が多く、高精度の撮像が可能である。
【００３８】
一方、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作停止状態にあるときには、固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が８ビットのデジタル値（Ｄ11〜Ｄ4）として得られる。したがって、出力されるデジタル値のビット数が少ないものの、高速の撮像が可能であり、また、消費電力が低い。
【００３９】
本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作停止状態として、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作可能状態として、その静止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４０】
また、本実施形態においてパラメータＭの値が２以上であるとき、すなわち、複数個の第１のＡ／Ｄ変換回路２０に対して１組の増幅回路３０および第２のＡ／Ｄ変換回路４０が設けられているときには、更に低消費電力化を図ることができる。また、第１のＡ／Ｄ変換回路２０と第２のＡ／Ｄ変換回路４０との間に増幅回路３０を設けたことにより、第２のデジタル値を求める際の精度の向上を図ることができる。
【００４１】
本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、積分回路１０、第１のＡ／Ｄ変換回路２０、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれの具体的な回路構成は、上記実施形態に限定されるものではない。また、上記実施形態では、第１のＡ／Ｄ変換回路２０から出力される第１のデジタル値を８ビットとし、第２のＡ／Ｄ変換回路４０から出力される第２のデジタル値を４ビットとしたが、これに限定されるものではない。
【００４２】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るＡ／Ｄ変換装置によれば、制御手段による制御により第２のＡ／Ｄ変換回路が動作可能状態にあるときには、入力した第１のアナログ値は第１および第２のＡ／Ｄ変換回路によりＡ／Ｄ変換されて、第１のデジタル値およびこれの下位の第２のデジタル値が出力されるので、高精度化を図ることができる。一方、制御手段による制御により第２のＡ／Ｄ変換回路が動作停止状態にあるときには、入力した第１のアナログ値は第１のＡ／Ｄ変換回路のみによりＡ／Ｄ変換されて、第１のデジタル値が出力されるので、高速化・低消費電力化を図ることができる。また、本発明に係る固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号の積分値に応じた電圧値が積分回路から出力される。積分回路から出力された電圧値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。したがって、このＡ／Ｄ変換装置または固体撮像装置を用いれば、例えば、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作停止状態として、高速で動画を撮像することができ、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作可能状態として、高精度で静止画を撮像することができる。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４３】
また、複数個の第１のＡ／Ｄ変換回路に対して１個の第２のＡ／Ｄ変換回路が設けられているのが好適である。この場合には、複数個の第１のＡ／Ｄ変換回路それぞれは並列動作が可能であるのに対して、第２のＡ／Ｄ変換回路は、複数個の第１のＡ／Ｄ変換回路それぞれにおける上記差を示す第２のアナログ値を順次に入力してＡ／Ｄ変換することで、更に低消費電力化を図ることができる。
【００４４】
また、差を増幅して第２のアナログ値とする増幅回路を更に備えるのが好適である。この場合には、第１のＡ／Ｄ変換回路における上記差を示す電圧値が増幅回路により増幅され、第２のＡ／Ｄ変換回路は、この増幅された電圧値を第２のアナログ値として入力してＡ／Ｄ変換することで、第２のデジタル値を求める際の精度の向上を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。
【図２】積分回路１０の回路図である。
【図３】第１のＡ／Ｄ変換回路２０の回路図である。
【図４】第１のＡ／Ｄ変換回路２０の可変容量部Ｃ200の回路図である。
【図５】増幅回路３０の回路図である。
【図６】第２のＡ／Ｄ変換回路４０の回路図である。
【図７】第２のＡ／Ｄ変換回路４０の可変容量部Ｃ400の回路図である。
【符号の説明】
１…固体撮像装置、１０…積分回路、２０…第１のＡ／Ｄ変換回路、３０…増幅回路、４０…第２のＡ／Ｄ変換回路、５０…制御回路、２１０…可変容量積分回路、２２０…比較回路、２３０…容量制御部、４１０…可変容量積分回路、４２０…比較回路、４３０…容量制御部。
【発明の属する技術分野】
本発明は、アナログ値をデジタル値に変換するＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置に関するものである。
【０００２】
【従来の技術】
固体撮像装置は、１次元または２次元に配列された複数の光検出素子と、各光検出素子から出力された電流信号を積分して電圧値に変換する積分回路と、を備えている。この固体撮像装置では、入射光強度に応じた値の電流信号が複数の光検出素子それぞれから出力され、この電流信号の積分値に応じた電圧値が積分回路から出力され、この電圧値に基づいて、入射光強度分布が得られ撮像される。また、固体撮像装置は、積分回路から出力された電圧値（アナログ値）をデジタル値に変換するＡ／Ｄ変換回路を更に備えている場合がある。この場合には、入射光強度はデジタル値として得られ、さらにコンピュータ等により画像処理することが可能となる。
【０００３】
このような固体撮像装置においてＡ／Ｄ変換処理の高速化および高精度化が求められている。高速化を図るためには、積分回路毎にＡ／Ｄ変換回路を設けて並列処理を行うことがなされている。また、高精度化を図るためには、Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くすることがなされている。したがって、Ａ／Ｄ変換処理の高速化および高精度化の双方を図るためには、積分回路毎にＡ／Ｄ変換回路を設けて並列処理を行うとともに、各Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くすることが考えられる。
【０００４】
【発明が解決しようとする課題】
しかしながら、複数の積分回路に対して１つのＡ／Ｄ変換回路を設ける場合と比較して、積分回路毎にＡ／Ｄ変換回路を設ける場合には、消費電力が多く発熱量が多くなり、これに因り、光検出素子から出力される電流信号に暗電流が重畳され、高精度化の要求に反することになる。また、各Ａ／Ｄ変換回路から出力されるデジタル値のビット数を多くする場合には、ビット数に応じて処理時間が長くなり、高速化の要求に反することになる。このように、Ａ／Ｄ変換処理の高速化および高精度化の双方の要求を同時に満たすことは困難である。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、必要に応じてＡ／Ｄ変換処理の高速化または高精度化を図ることができるＡ／Ｄ変換装置、および、このＡ／Ｄ変換装置を含む固体撮像装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明に係るＡ／Ｄ変換装置は、(1) 入力した第１のアナログ値を第１のデジタル値に変換して、この第１のデジタル値を出力するとともに、この第１のデジタル値に対応するアナログ値と第１のアナログ値との差に応じたアナログ値を出力する第１のＡ／Ｄ変換回路と、(2) 第１のＡ／Ｄ変換回路から出力されたアナログ値に基づいて、第１のデジタル値に対応するアナログ値と第１のアナログ値との差を示す第２のアナログ値を、第１のデジタル値の下位の第２のデジタル値に変換する第２のＡ／Ｄ変換回路と、(3) 第２のＡ／Ｄ変換回路を動作または停止させる制御手段と、を備えることを特徴とする。
また、第１のＡ／Ｄ変換回路が、(a) 第１のアナログ値を入力する容量素子と、容量素子から出力されるアナログ値を入力端子に入力するアンプと、アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、第１のアナログ値に応じた量の電荷を可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号をアンプの出力端子から出力する可変容量積分回路と、(b) 可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、(c) 比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部の容量値を制御するとともに、この比較結果信号に基づいて積分信号の値と基準値とが所定の分解能で一致していると判断した場合に可変容量部の容量値に応じた第１のデジタル値を出力する容量制御部と、を含むことを特徴とする。
さらに、第１のＡ／Ｄ変換回路が、第１のアナログ値を入力して第１のデジタル値に変換した際に、可変容量積分回路から比較回路へ出力される積分信号の値を、差に応じたアナログ値として出力することを特徴とする。
【０００７】
このＡ／Ｄ変換装置によれば、制御手段による制御により第２のＡ／Ｄ変換回路が動作可能状態にあるときには、入力した第１のアナログ値は第１および第２のＡ／Ｄ変換回路によりＡ／Ｄ変換されて、第１のデジタル値およびこれの下位の第２のデジタル値が出力されるので、高精度化を図ることができる。一方、制御手段による制御により第２のＡ／Ｄ変換回路が動作停止状態にあるときには、入力した第１のアナログ値は第１のＡ／Ｄ変換回路のみによりＡ／Ｄ変換されて、第１のデジタル値が出力されるので、高速化・低消費電力化を図ることができる。なお、「差」とは、第１のＡ／Ｄ変換回路が第１のアナログ値をＡ／Ｄ変換して第１のデジタル値を求める際において、第１のデジタル値の最下位ビットに対応するアナログ値未満の値である。
【０００８】
また、本発明に係るＡ／Ｄ変換装置は、複数個の第１のＡ／Ｄ変換回路に対して１個の第２のＡ／Ｄ変換回路が設けられていることを特徴とする。この場合には、複数個の第１のＡ／Ｄ変換回路それぞれは並列動作が可能であるのに対して、第２のＡ／Ｄ変換回路は、複数個の第１のＡ／Ｄ変換回路それぞれにおける上記差を示す第２のアナログ値を順次に入力してＡ／Ｄ変換する。これにより、更に低消費電力化を図ることができる。
【０００９】
また、本発明に係るＡ／Ｄ変換装置は、差を増幅して第２のアナログ値とする増幅回路を更に備えることを特徴とする。この場合には、第１のＡ／Ｄ変換回路における上記差を示す電圧値が増幅回路により増幅され、第２のＡ／Ｄ変換回路は、この増幅された電圧値を第２のアナログ値として入力してＡ／Ｄ変換する。これにより、第２のデジタル値を求める際の精度の向上を図ることができる。
【００１０】
本発明に係る固体撮像装置は、(1) 入射光強度に応じた値の電流信号を出力する光検出素子と、(2) 光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、(3) 積分回路から出力された電圧値を入力して、この電圧値をデジタル値に変換する上記の本発明に係るＡ／Ｄ変換装置と、を備えることを特徴とする。この固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号の積分値に応じた電圧値が積分回路から出力される。積分回路から出力された電圧値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。この固体撮像装置１は、Ｍ個のユニットＵ1〜ＵM（Ｍは１以上の整数）を備えており、各ユニットＵm（ｍは１以上Ｍ以下の任意の整数）は、複数組のフォトダイオード（光検出素子）ＰＤおよびスイッチ素子ＳＷ、積分回路１０、第１のＡ／Ｄ変換回路２０、スイッチ素子ＳＷ１およびＳＷ２を有する。また、この固体撮像装置１は、増幅回路３０、第２のＡ／Ｄ変換回路４０および制御回路５０を備えている。
【００１３】
各ユニットＵmにおいて、各フォトダイオードＰＤは、アノード端子が接地され、カソード端子がスイッチ素子ＳＷを介して積分回路１０の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路１０へ出力する。各ユニットＵmの積分回路１０は、フォトダイオードＰＤから出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する。
【００１４】
各ユニットＵmの第１のＡ／Ｄ変換回路２０は、積分回路１０から出力された電圧値を入力し、この電圧値（第１のアナログ値）Ａ１を８ビットの第１のデジタル値（Ｄ11〜Ｄ4）に変換して、この第１のデジタル値をスイッチ素子ＳＷ１を介して出力する。また、第１のＡ／Ｄ変換回路２０は、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差に応じた電圧値Ａ２を、スイッチ素子ＳＷ２を介して増幅回路３０へ出力する。
【００１５】
増幅回路３０は、各ユニットＵmの第１のＡ／Ｄ変換回路２０からスイッチ素子ＳＷ２を介して順次に出力された電圧値Ａ２を入力し、この電圧値Ａ２に基づいて、第１のデジタル値に対応する電圧値（アナログ値）と入力した電圧値（第１のアナログ値）Ａ１との差を示す電圧値を増幅して電圧値（第２のアナログ値）Ａ３として第２のＡ／Ｄ変換回路４０へ出力する。第２のＡ／Ｄ変換回路４０は、増幅回路３０から出力された電圧値（第２のアナログ値）Ａ３を入力し、この電圧値（第２のアナログ値）Ａ３を４ビットの第２のデジタル値（Ｄ3〜Ｄ0）に変換して出力する。
【００１６】
第１のＡ／Ｄ変換回路２０、増幅回路３０および第２のＡ／Ｄ変換回路４０は、本実施形態に係るＡ／Ｄ変換装置に含まれるものである。第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）と第２のＡ／Ｄ変換回路４０から出力された第２のデジタル値（Ｄ3〜Ｄ0）とを連結した１２ビットのデジタル値（Ｄ11〜Ｄ0）は、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換したものである。
【００１７】
図示してはいないが、制御回路５０は、各フォトダイオードＰＤと積分回路１０との間に設けられたスイッチ素子ＳＷの開閉を制御して、各フォトダイオードＰＤと積分回路１０とを順次に接続する。制御回路５０は、第１のＡ／Ｄ変換回路２０の後段に設けられたスイッチ素子ＳＷ１およびＳＷ２それぞれの開閉を制御して、各ユニットＵmから順次に第１のデジタル値（Ｄ11〜Ｄ4）および電圧値Ａ２を出力させる。制御回路５０は、積分回路１０に含まれるスイッチ素子および第１のＡ／Ｄ変換回路２０に含まれるスイッチ素子それぞれの開閉を制御して所要の動作を行わせる。また、制御回路５０は、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれに含まれるスイッチ素子の開閉を制御して所要の動作を行わせる他、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれの動作または停止の制御を行う。
【００１８】
図２は、積分回路１０の回路図である。この積分回路１０は、入力端と出力端との間にアンプＡ11、容量素子Ｃ11およびスイッチ素子ＳＷ11が並列的に設けられている。容量素子Ｃ11は、アンプＡ11の入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ11が開いているときに入力端に入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ11は、アンプＡ11の入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ11に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ11における電荷の蓄積をリセットする。
【００１９】
図３は、第１のＡ／Ｄ変換回路２０の回路図である。この第１のＡ／Ｄ変換回路２０は、可変容量積分回路２１０、比較回路２２０および容量制御部２３０を備える。可変容量積分回路２１０は、容量素子Ｃ201、アンプＡ201、可変容量部Ｃ200およびスイッチ素子ＳＷ201を備える。
【００２０】
アンプＡ201は、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１を、容量素子Ｃ201を介して反転入力端子に入力する。アンプＡ201の非反転入力端子は接地されている。可変容量部Ｃ200は、容量が可変であって制御可能であり、アンプＡ201の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ１に応じて電荷を蓄える。スイッチ素子ＳＷ201は、アンプＡ201の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ200に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ200における電荷蓄積をリセットする。そして、可変容量積分回路２１０は、積分回路１０から出力された電圧値Ａ１を入力し、可変容量部Ｃ200の容量に応じて積分し、積分値に応じた電圧値を出力する。
【００２１】
比較回路２２０は、可変容量積分回路２１０から出力された電圧値を反転入力端子に入力し、一定の基準電圧値Ｖref1を非反転入力端子に入力し、これら２つの入力信号の値を大小比較して、この比較結果を示す信号を出力する。容量制御部２３０は、比較回路２２０から出力された信号を入力し、この信号に基づいて可変容量部Ｃ200の容量を制御する容量指示信号Ｃ１を出力するとともに、この信号に基づいて電圧値の値と基準電圧値Ｖref1とが所定の分解能で一致していると判断した場合に可変容量部Ｃ200の容量値に応じた第１のデジタル値（Ｄ11〜Ｄ4）を出力する。また、可変容量積分回路２１０から比較回路２２０へ出力される電圧値は、電圧値Ａ２として増幅回路３０へも出力される。この電圧値Ａ２は、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差に基準電圧値Ｖref1が加えられたものである。
【００２２】
図４は、第１のＡ／Ｄ変換回路２０の可変容量部Ｃ200の回路図である。この可変容量部Ｃ200は、容量素子Ｃ211〜Ｃ218、スイッチ素子ＳＷ211〜ＳＷ218およびスイッチ素子ＳＷ221〜ＳＷ228を備える。容量素子Ｃ21nおよびスイッチ素子ＳＷ21nは、互いに縦続接続されて、アンプＡ201の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ22nは、容量素子Ｃ21nおよびスイッチ素子ＳＷ21nの接続点と接地電位との間に設けられている（ｎ＝１〜８）。スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれは、容量制御部２３０から出力された容量指示信号Ｃ１に基づいて開閉する。また、容量素子Ｃ211〜Ｃ218それぞれ容量値は、
【数１】
【００２３】
この可変容量部Ｃ200の容量値は、スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ211〜ＳＷ218が全て閉じてスイッチ素子ＳＷ221〜ＳＷ228が全て開いているときには、可変容量部Ｃ200の容量値は最大値である２５５Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ218のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ228のみが閉じているときには、可変容量部Ｃ200の容量値は２５４Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ217のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ227のみが閉じているときには、可変容量部Ｃ200の容量値は２５３Ｃ218となる。スイッチ素子ＳＷ211〜ＳＷ218のうちスイッチ素子ＳＷ218およびＳＷ217のみが開き、スイッチ素子ＳＷ221〜ＳＷ228のうちスイッチ素子ＳＷ228およびＳＷ227のみが閉じているときには、可変容量部Ｃ200の容量値は２５２Ｃ218となる。このように、スイッチ素子ＳＷ211〜ＳＷ218およびＳＷ221〜ＳＷ228それぞれの開閉により、可変容量部Ｃ200の容量値はｋ・Ｃ218（ｋは０以上２５５以下の整数）の何れかの値となる。
【００２４】
したがって、この第１のＡ／Ｄ変換回路２０では、可変容量積分回路２１０、比較回路２２０および容量制御部２３０からなるフィードバックループにおいて、比較回路２２０からの出力値に基づいて、可変容量積分回路２１０からの出力電圧値と基準電圧値Ｖref1との差の絶対値が最小となるように、可変容量部Ｃ200の各スイッチの開閉状態（すなわち可変容量部Ｃ200の容量値）が容量制御部２３０により制御される。そして、上記差の絶対値が最小となった時点で、可変容量部Ｃ200の８個のスイッチ素子ＳＷ211〜ＳＷ218それぞれの開閉状態に応じて８ビットの第１のデジタル値（Ｄ11〜Ｄ4）が容量制御部２３０から出力される。
【００２５】
図５は、増幅回路３０の回路図である。この増幅回路３０は、入力端と出力端との間に、スイッチ素子ＳＷ32、容量素子Ｃ32、スイッチ素子ＳＷ34およびアンプＡ31が直列的に設けられている。スイッチ素子ＳＷ32と容量素子Ｃ32との接続点はスイッチ素子ＳＷ33を介して基準電圧値Ｖref1が供給され、容量素子Ｃ32とスイッチ素子ＳＷ34との接続点はスイッチ素子ＳＷ35を介して基準電圧値Ｖref1が供給される。また、アンプＡ31の反転入力端子と出力端子との間に並列的に容量素子Ｃ31およびスイッチ素子ＳＷ31が設けられている。アンプＡ31の非反転入力端子には基準電圧値Ｖref1が供給される。なお、この増幅回路３０における基準電圧値Ｖref1は、第１のＡ／Ｄ変換回路２０の比較回路２２０の非反転入力端子に入力する基準電圧値Ｖref1と等しい。
【００２６】
容量素子Ｃ31は、アンプＡ31の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ31が開いているときに入力端子より容量素子Ｃ32を介して入力した電流信号すなわち電荷を蓄積する。スイッチ素子ＳＷ31は、アンプＡ31の反転入力端子と出力端子との間に設けられており、開いているときには容量素子Ｃ31に電荷の蓄積を行わせ、閉じているときには容量素子Ｃ31における電荷の蓄積をリセットする。この増幅回路３０は、第１のＡ／Ｄ変換回路２０から出力された電圧値Ａ２を入力し、スイッチ素子ＳＷ32〜ＳＷ35それぞれの所定のタイミングの開閉により、この電圧値Ａ２から基準電圧値Ｖref1を差し引いて、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差を求め、容量素子Ｃ32およびＣ31それぞれの容量値の比に応じた利得で増幅して、この増幅された結果である電圧値Ａ３を第２のＡ／Ｄ変換回路４０へ出力する。
【００２７】
図６は、第２のＡ／Ｄ変換回路４０の回路図である。この第２のＡ／Ｄ変換回路４０は、可変容量積分回路４１０、比較回路４２０および容量制御部４３０を備える。可変容量積分回路４１０は、容量素子Ｃ401、アンプＡ401、可変容量部Ｃ400およびスイッチ素子ＳＷ401を備える。
【００２８】
アンプＡ401は、増幅回路３０から出力された電圧値（第２のアナログ値）Ａ３を、容量素子Ｃ401を介して反転入力端子に入力する。アンプＡ401の非反転入力端子は接地されている。可変容量部Ｃ400は、容量が可変であって制御可能であり、アンプＡ401の反転入力端子と出力端子との間に設けられ、入力した電圧値Ａ３に応じて電荷を蓄える。スイッチ素子ＳＷ401は、アンプＡ401の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部Ｃ400に電荷の蓄積を行わせ、閉じているときには可変容量部Ｃ400における電荷蓄積をリセットする。そして、可変容量積分回路４１０は、増幅回路３０から出力された電圧値Ａ３を入力し、可変容量部Ｃ400の容量に応じて積分し、積分値に応じた電圧値を出力する。
【００２９】
比較回路４２０は、可変容量積分回路４１０から出力された電圧値を反転入力端子に入力し、一定の基準電圧値Ｖref2を非反転入力端子に入力し、これら２つの入力値の差を求め、この差を示す電圧値を出力する。容量制御部４３０は、比較回路４２０から出力された電圧値を入力し、この電圧値に基づいて可変容量部Ｃ400の容量を制御する容量指示信号Ｃ２を出力するとともに、この電圧値に基づいて積分値と基準電圧値Ｖref2とが所定の分解能で一致していると判断した場合に可変容量部Ｃ400の容量値に応じた第２のデジタル値（Ｄ3〜Ｄ0）を出力する。
【００３０】
図７は、第２のＡ／Ｄ変換回路４０の可変容量部Ｃ400の回路図である。この可変容量部Ｃ400は、容量素子Ｃ411〜Ｃ414、スイッチ素子ＳＷ411〜ＳＷ414およびスイッチ素子ＳＷ421〜ＳＷ424を備える。容量素子Ｃ41nおよびスイッチ素子ＳＷ41nは、互いに縦続接続されて、アンプＡ401の反転入力端子と出力端子との間に設けられており、スイッチ素子ＳＷ42nは、容量素子Ｃ41nおよびスイッチ素子ＳＷ41nの接続点と接地電位との間に設けられている（ｎ＝１〜４）。スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれは、容量制御部４３０から出力された容量指示信号Ｃ２に基づいて開閉する。また、容量素子Ｃ411〜Ｃ414それぞれ容量値は、
【数２】
【００３１】
この可変容量部Ｃ400の容量値は、スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれの開閉状態に依存する。すなわち、スイッチ素子ＳＷ411〜ＳＷ414が全て閉じてスイッチ素子ＳＷ421〜ＳＷ424が全て開いているときには、可変容量部Ｃ400の容量値は最大値である１５Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ414のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ424のみが閉じているときには、可変容量部Ｃ400の容量値は１４Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ413のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ423のみが閉じているときには、可変容量部Ｃ400の容量値は１３Ｃ414となる。スイッチ素子ＳＷ411〜ＳＷ414のうちスイッチ素子ＳＷ414およびＳＷ413のみが開き、スイッチ素子ＳＷ421〜ＳＷ424のうちスイッチ素子ＳＷ424およびＳＷ423のみが閉じているときには、可変容量部Ｃ400の容量値は１２Ｃ414となる。このように、スイッチ素子ＳＷ411〜ＳＷ414およびＳＷ421〜ＳＷ424それぞれの開閉により、可変容量部Ｃ400の容量値はｋ・Ｃ414（ｋは０以上１５以下の整数）の何れかの値となる。
【００３２】
したがって、この第２のＡ／Ｄ変換回路４０では、可変容量積分回路４１０、比較回路４２０および容量制御部４３０からなるフィードバックループにおいて、比較回路４２０からの出力値に基づいて、可変容量積分回路４１０からの出力電圧値と基準電圧値Ｖref2との差の絶対値が最小となるように、可変容量部Ｃ400の各スイッチの開閉状態（すなわち可変容量部Ｃ400の容量値）が容量制御部４３０により制御される。そして、上記差の絶対値が最小となった時点での可変容量部Ｃ400の４個のスイッチ素子ＳＷ411〜ＳＷ414それぞれの開閉状態に応じて４ビットの第２のデジタル値（Ｄ3〜Ｄ0）が容量制御部４３０から出力される。
【００３３】
なお、第１のＡ／Ｄ変換回路２０から出力される８ビットの第１のデジタル値（Ｄ11〜Ｄ4）と第２のＡ／Ｄ変換回路４０から出力される４ビットの第２のデジタル値（Ｄ3〜Ｄ0）とを連結した１２ビットのデジタル値（Ｄ11〜Ｄ0）が、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換したものとなるように、第１のＡ／Ｄ変換回路２０に含まれる各容量素子の容量値、第１のＡ／Ｄ変換回路２０における基準電圧値Ｖref1、増幅回路３０に含まれる各容量素子の容量値、第２のＡ／Ｄ変換回路４０に含まれる各容量素子の容量値、および、第２のＡ／Ｄ変換回路４０における基準電圧値Ｖref2が設定される。
【００３４】
次に、本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置の動作について説明する。各ユニットＵmにおいて、フォトダイオードＰＤから出力された電流信号は、スイッチ素子ＳＷを経て積分回路１０に入力し、この積分回路１０の容量素子Ｃ11に電荷が蓄積されることで、入力した電流信号の値に応じた電圧値（第１のアナログ値）Ａ１が出力される。積分回路１０から出力された電圧値は第１のＡ／Ｄ変換回路２０に入力する。そして、この第１のＡ／Ｄ変換回路２０において、可変容量積分回路２１０、比較回路２２０および容量制御部２３０からなるフィードバックループの動作により、電圧値（第１のアナログ値）Ａ１が８ビットの第１のデジタル値（Ｄ11〜Ｄ4）に変換される。また、第１のＡ／Ｄ変換回路２０の可変容量積分回路２１０からは、第１のデジタル値に対応する電圧値（アナログ値）と入力した電圧値（第１のアナログ値）Ａ１との差に応じた電圧値Ａ２が出力される。ここまで各ユニットＵmは並列に動作する。
【００３５】
制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作可能状態にあるときには、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）は、制御回路５０により制御されたスイッチ素子ＳＷ１を介して順次に出力されるとともに、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された電圧値Ａ２は、制御回路５０により制御されたスイッチ素子ＳＷ２を介して順次に増幅回路３０へ出力される。各ユニットＵmから順次に出力された電圧値Ａ２に基づいて、第１のデジタル値（Ｄ11〜Ｄ4）に対応するアナログ値と第１のアナログ値Ａ１との差が増幅回路３０により増幅されて、増幅された電圧値（第２のアナログ値）Ａ３が増幅回路３０から第２のＡ／Ｄ変換回路４０へ出力される。そして、この第２のＡ／Ｄ変換回路４０において、可変容量積分回路４１０、比較回路４２０および容量制御部４３０からなるフィードバックループの動作により、電圧値（第２のアナログ値）Ａ３が４ビットの第２のデジタル値（Ｄ3〜Ｄ0）に変換される。このようにして、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換した結果として、計１２ビットのデジタル値（Ｄ11〜Ｄ0）が固体撮像装置１から出力される。そして、各ユニットＵm内の各フォトダイオードＰＤに対応するスイッチ素子ＳＷならびに第１のＡ／Ｄ変換回路２０の後段にあるスイッチ素子ＳＷ１およびＳＷ２を順次に開閉することで、この固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が１２ビットのデジタル値（Ｄ11〜Ｄ0）として得られる。
【００３６】
一方、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作停止状態にあるときには、各ユニットＵmの第１のＡ／Ｄ変換回路２０から出力された第１のデジタル値（Ｄ11〜Ｄ4）は、制御回路５０により制御されたスイッチ素子ＳＷ１を介して順次に出力される。しかし、各ユニットＵmのスイッチ素子ＳＷ２は制御回路５０により制御されて開いたままである。また、増幅回路３０および第２のＡ／Ｄ変換回路４０は動作しない。このようにして、積分回路１０から出力された電圧値（第１のアナログ値）Ａ１をＡ／Ｄ変換した結果として、８ビットのデジタル値（Ｄ11〜Ｄ4）が固体撮像装置１から出力される。そして、各ユニットＵm内の各フォトダイオードＰＤに対応するスイッチ素子ＳＷおよび第１のＡ／Ｄ変換回路２０の後段にあるスイッチ素子ＳＷ１を順次に開閉することで、この固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が８ビットのデジタル値（Ｄ11〜Ｄ4）として得られる。
【００３７】
以上のように、本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置によれば、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作可能状態にあるときには、固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が１２ビットのデジタル値（Ｄ11〜Ｄ0）として得られる。したがって、このときには、出力されるデジタル値のビット数が多く、高精度の撮像が可能である。
【００３８】
一方、制御回路５０による制御により第２のＡ／Ｄ変換回路４０が動作停止状態にあるときには、固体撮像装置１に含まれる多数のフォトダイオードＰＤそれぞれの入射光強度が８ビットのデジタル値（Ｄ11〜Ｄ4）として得られる。したがって、出力されるデジタル値のビット数が少ないものの、高速の撮像が可能であり、また、消費電力が低い。
【００３９】
本実施形態に係る固体撮像装置１およびＡ／Ｄ変換装置を用いれば、例えば、精度が低くてもよいが高速で動画を撮像する必要があるときには、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作停止状態として、その動画を撮像する。一方、低速でもよいが高精度で静止画を撮像する必要があるときには、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作可能状態として、その静止画を撮像する。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４０】
また、本実施形態においてパラメータＭの値が２以上であるとき、すなわち、複数個の第１のＡ／Ｄ変換回路２０に対して１組の増幅回路３０および第２のＡ／Ｄ変換回路４０が設けられているときには、更に低消費電力化を図ることができる。また、第１のＡ／Ｄ変換回路２０と第２のＡ／Ｄ変換回路４０との間に増幅回路３０を設けたことにより、第２のデジタル値を求める際の精度の向上を図ることができる。
【００４１】
本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、積分回路１０、第１のＡ／Ｄ変換回路２０、増幅回路３０および第２のＡ／Ｄ変換回路４０それぞれの具体的な回路構成は、上記実施形態に限定されるものではない。また、上記実施形態では、第１のＡ／Ｄ変換回路２０から出力される第１のデジタル値を８ビットとし、第２のＡ／Ｄ変換回路４０から出力される第２のデジタル値を４ビットとしたが、これに限定されるものではない。
【００４２】
【発明の効果】
以上、詳細に説明したとおり、本発明に係るＡ／Ｄ変換装置によれば、制御手段による制御により第２のＡ／Ｄ変換回路が動作可能状態にあるときには、入力した第１のアナログ値は第１および第２のＡ／Ｄ変換回路によりＡ／Ｄ変換されて、第１のデジタル値およびこれの下位の第２のデジタル値が出力されるので、高精度化を図ることができる。一方、制御手段による制御により第２のＡ／Ｄ変換回路が動作停止状態にあるときには、入力した第１のアナログ値は第１のＡ／Ｄ変換回路のみによりＡ／Ｄ変換されて、第１のデジタル値が出力されるので、高速化・低消費電力化を図ることができる。また、本発明に係る固体撮像装置によれば、光検出素子における入射光強度に応じた値の電流信号は、光検出素子から出力されて積分回路において積分され、この電流信号の積分値に応じた電圧値が積分回路から出力される。積分回路から出力された電圧値（アナログ値）は、上記のＡ／Ｄ変換装置によりデジタル値に変換される。したがって、このＡ／Ｄ変換装置または固体撮像装置を用いれば、例えば、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作停止状態として、高速で動画を撮像することができ、制御回路５０による制御により第２のＡ／Ｄ変換回路４０を動作可能状態として、高精度で静止画を撮像することができる。このように、必要に応じてＡ／Ｄ変換処理すなわち撮像動作の高速化または高精度化を図ることができる。
【００４３】
また、複数個の第１のＡ／Ｄ変換回路に対して１個の第２のＡ／Ｄ変換回路が設けられているのが好適である。この場合には、複数個の第１のＡ／Ｄ変換回路それぞれは並列動作が可能であるのに対して、第２のＡ／Ｄ変換回路は、複数個の第１のＡ／Ｄ変換回路それぞれにおける上記差を示す第２のアナログ値を順次に入力してＡ／Ｄ変換することで、更に低消費電力化を図ることができる。
【００４４】
また、差を増幅して第２のアナログ値とする増幅回路を更に備えるのが好適である。この場合には、第１のＡ／Ｄ変換回路における上記差を示す電圧値が増幅回路により増幅され、第２のＡ／Ｄ変換回路は、この増幅された電圧値を第２のアナログ値として入力してＡ／Ｄ変換することで、第２のデジタル値を求める際の精度の向上を図ることができる。
【図面の簡単な説明】
【図１】本実施形態に係るＡ／Ｄ変換装置を含む固体撮像装置１の構成図である。
【図２】積分回路１０の回路図である。
【図３】第１のＡ／Ｄ変換回路２０の回路図である。
【図４】第１のＡ／Ｄ変換回路２０の可変容量部Ｃ200の回路図である。
【図５】増幅回路３０の回路図である。
【図６】第２のＡ／Ｄ変換回路４０の回路図である。
【図７】第２のＡ／Ｄ変換回路４０の可変容量部Ｃ400の回路図である。
【符号の説明】
１…固体撮像装置、１０…積分回路、２０…第１のＡ／Ｄ変換回路、３０…増幅回路、４０…第２のＡ／Ｄ変換回路、５０…制御回路、２１０…可変容量積分回路、２２０…比較回路、２３０…容量制御部、４１０…可変容量積分回路、４２０…比較回路、４３０…容量制御部。
Claims (4)
- 入力した第１のアナログ値を第１のデジタル値に変換して、この第１のデジタル値を出力するとともに、この第１のデジタル値に対応するアナログ値と前記第１のアナログ値との差に応じたアナログ値を出力する第１のＡ／Ｄ変換回路と、
前記第１のＡ／Ｄ変換回路から出力されたアナログ値に基づいて、前記第１のデジタル値に対応するアナログ値と前記第１のアナログ値との差を示す第２のアナログ値を、前記第１のデジタル値の下位の第２のデジタル値に変換する第２のＡ／Ｄ変換回路と、
前記第２のＡ／Ｄ変換回路を動作または停止させる制御手段と、
を備え、
前記第１のＡ／Ｄ変換回路が、
前記第１のアナログ値を入力する容量素子と、前記容量素子から出力されるアナログ値を入力端子に入力するアンプと、前記アンプの入力端子と出力端子との間に設けられ容量値が可変である可変容量部と、前記アンプの入力端子と出力端子との間に設けられたスイッチ素子とを有し、前記第１のアナログ値に応じた量の電荷を前記可変容量部に蓄積して、その蓄積電荷量に応じた値の積分信号を前記アンプの出力端子から出力する可変容量積分回路と、
前記可変容量積分回路から出力された積分信号を入力し、この積分信号の値と基準値とを大小比較して、この比較結果を表す比較結果信号を出力する比較回路と、
前記比較回路から出力された比較結果信号を入力し、この比較結果信号に基づいて前記可変容量部の容量値を制御するとともに、この比較結果信号に基づいて前記積分信号の値と前記基準値とが所定の分解能で一致していると判断した場合に前記可変容量部の容量値に応じた前記第１のデジタル値を出力する容量制御部と、
を含み、
前記第１のアナログ値を入力して前記第１のデジタル値に変換した際に、前記可変容量積分回路から前記比較回路へ出力される積分信号の値を、前記差に応じたアナログ値として出力する、
ことを特徴とするＡ／Ｄ変換装置。 - 複数個の前記第１のＡ／Ｄ変換回路に対して１個の前記第２のＡ／Ｄ変換回路が設けられていることを特徴とする請求項１記載のＡ／Ｄ変換装置。
- 前記差を増幅して前記第２のアナログ値とする増幅回路を更に備えることを特徴とする請求項１記載のＡ／Ｄ変換装置。
- 入射光強度に応じた値の電流信号を出力する光検出素子と、
前記光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、
前記積分回路から出力された電圧値を入力して、この電圧値をデジタル値に変換する請求項１記載のＡ／Ｄ変換装置と、
を備えることを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312347A JP4689024B2 (ja) | 2000-10-12 | 2000-10-12 | Ａ／ｄ変換装置および固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312347A JP4689024B2 (ja) | 2000-10-12 | 2000-10-12 | Ａ／ｄ変換装置および固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124877A JP2002124877A (ja) | 2002-04-26 |
| JP4689024B2 true JP4689024B2 (ja) | 2011-05-25 |
Family
ID=18791958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000312347A Expired - Fee Related JP4689024B2 (ja) | 2000-10-12 | 2000-10-12 | Ａ／ｄ変換装置および固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4689024B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4022862B2 (ja) | 2002-06-11 | 2007-12-19 | ソニー株式会社 | 固体撮像装置及びその制御方法 |
| JP4069203B2 (ja) * | 2003-03-31 | 2008-04-02 | 国立大学法人静岡大学 | イメージセンサ用２段階ａ／ｄ変換器 |
| AR045690A1 (es) | 2003-06-03 | 2005-11-09 | Rib X Pharmaceuticals Inc | Compuestos biaril heterociclicos y metodos para preparar y utilizar los mismos |
| US7443435B2 (en) * | 2004-07-07 | 2008-10-28 | Altasens, Inc. | Column amplifier with automatic gain selection for CMOS image sensors |
| JP4526919B2 (ja) * | 2004-10-21 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | Ａ／ｄ変換装置 |
| JP4902737B2 (ja) * | 2007-05-29 | 2012-03-21 | 三菱電機株式会社 | アナログ入力装置 |
| JP5554644B2 (ja) | 2010-06-29 | 2014-07-23 | パナソニック株式会社 | 固体撮像装置 |
| JP5501904B2 (ja) * | 2010-09-08 | 2014-05-28 | 三菱電機株式会社 | アナログ入力装置 |
| KR101758310B1 (ko) | 2011-01-11 | 2017-07-27 | 삼성전자주식회사 | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426229A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 直並列型アナログ／ディジタル変換器 |
| JPH05315959A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | アナログディジタル変換器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60126922A (ja) * | 1983-12-13 | 1985-07-06 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
| JPH0685672A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | Ａｄ変換器およびアナログ・ディジタル混在システム |
| JP3308146B2 (ja) * | 1995-06-02 | 2002-07-29 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP4098884B2 (ja) * | 1998-07-08 | 2008-06-11 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2000252825A (ja) * | 1999-03-04 | 2000-09-14 | Matsushita Electric Ind Co Ltd | Ａｄ変換器 |
-
2000
- 2000-10-12 JP JP2000312347A patent/JP4689024B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0426229A (ja) * | 1990-05-22 | 1992-01-29 | Nec Corp | 直並列型アナログ／ディジタル変換器 |
| JPH05315959A (ja) * | 1992-05-08 | 1993-11-26 | Nec Corp | アナログディジタル変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124877A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7834798B2 (en) | AD converter circuit and optical sensor | |
| US7164379B1 (en) | Pipeline analog to digital converter | |
| US6727486B2 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
| US7375751B2 (en) | CMOS image sensor | |
| JP4069203B2 (ja) | イメージセンサ用２段階ａ／ｄ変換器 | |
| US7969491B2 (en) | Light detection apparatus | |
| US9253396B2 (en) | Variable gain column amplifier adapted for use in imaging arrays | |
| JP4689024B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| EP1197735B1 (en) | Photodetector | |
| EP1408315B1 (en) | Photosensor | |
| JP4489914B2 (ja) | Ａ／ｄ変換装置および固体撮像装置 | |
| US6999018B2 (en) | Device and method of fitted variable gain analog-digital conversion for an image sensor | |
| JPH0951476A (ja) | 固体撮像装置 | |
| US6324244B1 (en) | Computed tomography apparatus | |
| JP4579433B2 (ja) | Ａ／ｄ変換回路および固体撮像装置 | |
| Bouvier et al. | A low power and low signal 5-bit 25 MS/s pipelined ADC for monolithic active pixel sensors | |
| JP4366646B2 (ja) | Ａｄ変換回路及び固体撮像装置 | |
| JP4368396B2 (ja) | Ａｄコンバータ | |
| Bouvier et al. | A Low Power, and low signal 5-bit 25Msamples/s Pipelined ADC for Monolithic Active Pixels |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4689024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |