JP4368396B2 - Ａｄコンバータ - Google Patents

Ａｄコンバータ Download PDF

Info

Publication number
JP4368396B2
JP4368396B2 JP2007274727A JP2007274727A JP4368396B2 JP 4368396 B2 JP4368396 B2 JP 4368396B2 JP 2007274727 A JP2007274727 A JP 2007274727A JP 2007274727 A JP2007274727 A JP 2007274727A JP 4368396 B2 JP4368396 B2 JP 4368396B2
Authority
JP
Japan
Prior art keywords
converter
circuit
analog signal
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007274727A
Other languages
English (en)
Other versions
JP2009105595A (ja
Inventor
直行 阿部
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2007274727A priority Critical patent/JP4368396B2/ja
Priority to US12/253,071 priority patent/US7724166B2/en
Publication of JP2009105595A publication Critical patent/JP2009105595A/ja
Application granted granted Critical
Publication of JP4368396B2 publication Critical patent/JP4368396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、ＡＤコンバータに係り、特に、ＡＤコンバータ内部のサンプル・ホールド回路に関する。
動画や静止画を撮影する撮影装置では、イメージセンサが検出した画像データをディジタルデータに変換し、画像処理装置や不揮発性の記憶装置等に供給するＡＤコンバータが用いられている。
イメージセンサが出力するアナログ信号は微弱であるため、サンプル・ホールドした信号を一旦増幅器によって増幅した後、後段の変換器に出力してディジタル変換している。増幅器は、通常、最大振幅のアナログ信号が入力された場合でも歪みのない波形を出力できるように、大きな動作電流が設定されている。しかしながら、小振幅のアナログ信号が連続して入力される場合、小振幅のアナログ信号用の小さな動作電流でよいのにも拘わらず、大振幅のアナログ信号用に設定された大きな動作電流が増幅器に流れてしまい、バッテリ等で動作する撮影装置の動作時間を長くするための障害になっている。
本発明は上記従来技術の課題を解決するために創作されたものであり、その目的は、省電力なＡＤコンバータを提供することにある。
イメージセンサは、撮影した画像のデータをアナログ信号としてシリアルに出力しており、撮影対象物の連続した位置の画像データが連続して出力されている間は、撮影対象物のごく近い部分の画像データが連続するため、アナログ信号の大きさ（画像データの振幅）は急変しない。
本発明は、上記課題を解決するため、上記画像データの特性に基づいて創作されたものであり、入力アナログ信号をサンプル・ホールドして出力するサンプル・ホールド回路と、前記サンプル・ホールド回路から供給される信号をディジタル変換して出力する変換器とを有するＡＤコンバータであって、前記サンプル・ホールド回路が、前記入力アナログ信号をサンプリングするコンデンサ回路と、前記コンデンサ回路に保持された電圧を増幅し、前記変換器に出力する増幅器と、前記増幅器に動作電流を供給する可変定電流回路と、前記変換器から出力されるディジタル信号の値に応じて前記可変定電流回路を制御し、前記増幅器の動作電流を制御する制御回路とを有するＡＤコンバータに係わる。
また、本発明は、前記ディジタル信号の値に応じて前記入力アナログ信号の振幅を減衰させて前記コンデンサ回路に供給する減衰回路を更に有するＡＤコンバータに係わる。
また、本発明は、前記入力アナログ信号が、イメージセンサから出力される連続する画像データであるＡＤコンバータに係わる。
また、本発明は、複数の画素を有し、前記画素によって撮影された画像がアナログ信号として画素毎にシリアルに出力されるイメージセンサと、ＡＤコンバータとを含む撮影装置であって、前記ＡＤコンバータが請求項１又は２に記載のＡＤコンバータであり、前記イメージセンサから出力された前記アナログ信号が前記入力アナログ信号として前記ＡＤコンバータに入力されるように構成された撮影装置に係わる。
入力アナログ信号の電圧が小さいときには増幅器の動作電流を小さくし、入力アナログ信号の電圧が大きいときには増幅器の動作電流を大きくできるから、結果として、増幅器の消費電流を削減できる。
また、入力アナログ信号が大きいときは、減衰器が入力アナログ信号の振幅を減衰させて増幅器に入力するので、入力アナログ信号の電圧が大きくても、増幅器の動作電流を増加させる必要がない。
入力アナログ信号の電圧をディジタル信号の値に基づいて判定しているので、入力アナログ信号の電圧を測定する回路をＡＤコンバータの変換器と別に設ける必要がない。
また、入力アナログ信号の値に応じて増幅器の動作電流を制御しているから、増幅器の増幅動作を最適に調整することができる。
図１、２の符号１０ａ、１０ｂは、撮影装置の内部回路であり、不図示の光学系と、イメージセンサ２０と、本発明のＡＤコンバータ３ａ、３ｂとを有している。
イメージセンサ２０は複数の画素を有しており、光学系からイメージセンサ２０に投影された像が微小部分毎に各画素で検出され、各画素の画像データが一時記憶される。各画素の記憶内容は、アナログ信号として、クロック信号と同期してＡＤコンバータ３ａ、３ｂにシリアルに出力される。
ＡＤコンバータ３ａはサンプル・ホールド回路２１と変換器２２を有している。
サンプル・ホールド回路２１は、コンデンサ回路２３と、増幅器２４とを有しており、イメージセンサ２０から出力されたアナログ信号は、コンデンサ回路２３によって、クロック信号と同期してサンプル及びホールドされ、増幅器２４に出力される。
増幅器２４は、例えば、電源線３１と接地線３２との間に接続されており、接地線３２と増幅器２４の間(図１)、又は、電源線３１と増幅器２４の間(図２)には、可変定電流回路２５が挿入され、増幅器２４には、可変定電流回路２５に設定された一定電流値の動作電流が供給され、増幅器２４はその動作電流によって動作するように構成されている。
コンデンサ回路２３の出力端子は増幅器２４の入力端子に接続されており、増幅器２４の出力端子は変換器２２の入力端子に接続されている。
コンデンサ回路２３の出力信号は増幅器２４によって増幅され、変換器２２に入力され、変換器２２によってディジタル値に変換され、後段の処理回路にディジタル信号として出力される。
変換器２２の入力端子に流入する電流は、増幅器２４の内部を流れる動作電流から供給され、変換器２２の入力端子から流出する電流は、増幅器２４の内部に流入して動作電流となって接地線３２に流出する。従って、増幅器２４の増幅動作によって、コンデンサ回路２３内のホールドコンデンサが放電しないように構成されている。
この場合、増幅器２４から大信号を出力するときは、増幅器２４から流出又は増幅器２４に流入する電流が大きくなるため、大きな動作電流を必要とし、動作電流が不足すると、増幅器２４の出力が飽和し、正確なＡＤ変換出力を得ることができなくなる。
逆に、動作電流を大きく設定しておくと、小信号を出力するときに、増幅器２４の内部で無駄に電力が消費されてしまうことになる。
本発明のＡＤコンバータ３ａ、３ｂには、可変定電流回路２５に流れる定電流値を変更する電流制御回路２６が設けられており、変換器２２からのディジタル信号は後段の処理回路に出力されると共に、電流制御回路２６にも出力される。
電流制御回路２６には、ディジタル信号の値に対応する複数の基準電流値が設定されており、入力されたディジタル信号を、ディジタル信号が示す電圧の大きさに応じて段階的に基準電流値と対応させ、入力されたディジタル信号に対応する基準電流値を可変定電流回路２５に出力する。
可変定電流回路２５は、電流制御回路２６から入力された基準電流値に応じて出力する定電流値を設定し、その定電流値の大きさの動作電流を増幅器２４に供給する。従って、ディジタル信号が小さい電圧を示しているときは、増幅器２４の動作電流は小さくなり、ディジタル信号が大きい電圧を示しているときは、増幅器２４の動作電流は大きくなる。
図４のグラフは、アナログ信号の変化と可変定電流回路２５の出力との関係を説明するためのタイミングチャートである。コンデンサ回路２３には、クロック信号Ｓ1と同期してアナログ信号Ｓ2が入力されており、サンプリング信号Ｓ3に応答して、コンデンサ回路２３はアナログ信号Ｓ2をサンプリングしてホールドする。
ホールドされた信号は増幅器２４に入力され、増幅された出力信号Ｓ4が変換器２２に出力され、変換器２２からクロック信号と同期してディジタル信号が出力される。
電流制御回路２６には、複数の電圧値の範囲Ｖ1〜Ｖ5が設定されており、電流制御回路２６に入力されたディジタル信号が、その値に対応する範囲Ｖ1〜Ｖ5に分類される。
電流制御回路２６には、各範囲Ｖ1〜Ｖ5毎に、各範囲Ｖ1〜Ｖ5に応じた定電流値がそれぞれ設定されており、電流制御回路２６は、入力したディジタル信号の値に対応する定電流値を可変定電流回路２５に出力し、可変定電流回路２５は当該定電流値に応じた電流Ｓ5を増幅器２４に供給する。
本発明の他の実施形態である図３に示すＡＤコンバータ３ｃにおいては、増幅器２４の動作電流を変更する電流制御回路２７に加え、イメージセンサ２０とサンプル・ホールド回路２１との間に減衰器２８が設けられている。電流制御回路２７は、入力されたディジタル信号の値に応じて、可変定電流回路２５の電流値と減衰器２８の減衰率を設定するように構成されている。
減衰器２８は、設定される減衰率によってイメージセンサ２０が出力するアナログ信号を減衰させ、減衰させたアナログ信号をサンプル・ホールド回路２１に出力する。減衰器２８の減衰率は、電流制御回路２７に入力するディジタル信号の電圧値が大きいときには大きく設定され、ディジタル信号の電圧値が小さいときには小さく設定されるから、広い電圧範囲のアナログ信号に対して増幅器２４の出力が飽和しない。
図３に示すＡＤコンバータ３ｃにおいては、電流制御回路２７が変換器２２から供給されるディジタル値に基づいて減衰器２８と可変定電流回路２５の双方を制御する形態となっているが、減衰器２８にも変換器２２からのディジタル値が供給され、減衰器２８が当該ディジタル値に基づいて独自に減衰率を制御する構成としてもよい。
なお、図３のＡＤコンバータ３ｃは、所謂、パイプライン型のＡＤコンバータであって、増幅器２４の出力信号を、例えば、二段階でディジタル信号に変換する。先ず、変換器２２内の初段の回路ブロック３５で低分解能の中間値(ディジタル値)を求めた後、後段の回路ブロック３６で、中間値の精度を向上させて最終的なディジタル信号を出力する。電流制御回路２７や減衰器２８には初段の回路ブロック３５が出力したディジタル値が供給され、そのディジタル値に従って動作する。この場合は、入力されるディジタル値の分解能が粗いので、可変定電流回路２５に設定できる定電流値の個数が少ないが、入力されるディジタル信号の値の分解能を細かくすることで、可変定電流回路２５に設定される定電流値を細かく制御することができる。
また、減衰器２８に設定される減衰率、増幅器２４の増幅率は、１や１未満、１以上と任意に設定できる。
上述した実施形態においては、変換器２２から供給されるディジタル値に基づいて増幅器２４の動作電流を制御しているが、ディジタル値の代わりに、増幅器２４の出力信号など、アナログ信号の電圧値を基に増幅器２４の動作電流を制御する構成とすることもできる。
本発明では、前の画素の画像データの振幅に基づいて増幅器の動作電流を制御しているが、一般的な画像信号においては、近接する画素の画像データの振幅が大きく変化することは少ないから、本発明による増幅器の動作電流の制御に起因する増幅器から出力される画像データの歪みといった問題が発生することは非常に少ない。
本発明のＡＤコンバータを説明するためのブロック図(１) 本発明のＡＤコンバータを説明するためのブロック図(２) 本発明のＡＤコンバータを説明するためのブロック図(３) アナログ信号の変化と可変定電流回路の出力との関係を説明するためのタイミングチャート図
符号の説明
２１……サンプル・ホールド回路
２２……変換器
２３……コンデンサ回路
２５……可変定電流回路
３ａ、３ｂ、３ｃ……ＡＤコンバータ
１０ａ、１０ｂ、１１……撮影装置

Claims (4)

  1. 入力アナログ信号をサンプル・ホールドして出力するサンプル・ホールド回路と、
    前記サンプル・ホールド回路から供給される信号をディジタル変換して出力する変換器と、を有するＡＤコンバータであって、
    前記サンプル・ホールド回路が、
    前記入力アナログ信号をサンプリングするコンデンサ回路と、
    前記コンデンサ回路に保持された電圧を増幅し、前記変換器に出力する増幅器と、
    前記増幅器に動作電流を供給する可変定電流回路と、
    前記変換器から出力されるディジタル信号の値に応じて前記可変定電流回路を制御し、前記増幅器の動作電流を制御する制御回路と、
    を有する、
    ＡＤコンバータ。
  2. 前記ディジタル信号の値に応じて前記入力アナログ信号の振幅を減衰させて前記コンデンサ回路に供給する減衰回路を更に有する請求項１記載のＡＤコンバータ。
  3. 前記入力アナログ信号が、イメージセンサから出力される連続する画像データである請求項１又は２に記載のＡＤコンバータ。
  4. 複数の画素を有し、前記画素によって撮影された画像がアナログ信号として画素毎にシリアルに出力されるイメージセンサと、ＡＤコンバータとを含む撮影装置であって、
    前記ＡＤコンバータが請求項１又は２に記載のＡＤコンバータであり、
    前記イメージセンサから出力された前記アナログ信号が前記入力アナログ信号として前記ＡＤコンバータに入力されるように構成された撮影装置。
JP2007274727A 2007-10-23 2007-10-23 Ａｄコンバータ Active JP4368396B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007274727A JP4368396B2 (ja) 2007-10-23 2007-10-23 Ａｄコンバータ
US12/253,071 US7724166B2 (en) 2007-10-23 2008-10-16 A/D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007274727A JP4368396B2 (ja) 2007-10-23 2007-10-23 Ａｄコンバータ

Publications (2)

Publication Number Publication Date
JP2009105595A JP2009105595A (ja) 2009-05-14
JP4368396B2 true JP4368396B2 (ja) 2009-11-18

Family

ID=40562865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007274727A Active JP4368396B2 (ja) 2007-10-23 2007-10-23 Ａｄコンバータ

Country Status (2)

Country Link
US (1) US7724166B2 (ja)
JP (1) JP4368396B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112486065A (zh) * 2020-11-27 2021-03-12 上海商米科技集团股份有限公司 一种交流信号的采样方法、装置和手持式扫码打印机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398095B2 (ja) * 1998-09-09 2010-01-13 浜松ホトニクス株式会社 固体撮像装置
US6617991B2 (en) * 2001-04-11 2003-09-09 International Business Machines Corporation Structure for adjusting gain in a flash analog to digital converter
US7212241B2 (en) * 2001-05-09 2007-05-01 Sony Corporation Solid-state imaging device and method for driving the same
US6943720B2 (en) * 2002-11-28 2005-09-13 Sanyo Electric Co., Ltd. Current control method and application thereof
JP4299588B2 (ja) * 2003-05-29 2009-07-22 株式会社ルネサステクノロジ 半導体集積回路装置
US6882294B2 (en) * 2003-08-06 2005-04-19 Telasic Communications, Inc. Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter
JP4546223B2 (ja) * 2004-11-19 2010-09-15 キヤノン株式会社 固体撮像装置及び同固体撮像装置を用いたカメラ
US7247829B2 (en) * 2005-04-20 2007-07-24 Fujifilm Corporation Solid-state image sensor with an optical black area having pixels for detecting black level
US7242332B1 (en) * 2006-05-04 2007-07-10 Micron Technology, Inc. Column-parallel sigma-delta analog-to-digital conversion with gain and offset control
EP2137959B1 (en) 2007-03-19 2011-10-26 Phase One A/S Long exposure digital image sensor system

Also Published As

Publication number Publication date
US7724166B2 (en) 2010-05-25
US20090102519A1 (en) 2009-04-23
JP2009105595A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
CN104869330B (zh) 光电转换装置和图像捕获系统
JP5094498B2 (ja) 固体撮像装置及び撮像システム
US7208983B2 (en) Image-sensor signal processing circuit
JP4065380B2 (ja) Ｃｍｏｓイメージセンサ
US8446220B2 (en) Method and apparatus for increasing the effective resolution of a sensor
US9253396B2 (en) Variable gain column amplifier adapted for use in imaging arrays
JPH09326698A (ja) オフセットを補正する方法および装置
EP2863628B1 (en) Readout circuit for image sensors
JP2001245220A (ja) 半導体固体撮像装置
JPH104352A (ja) 入力をクランプする方法および装置
US8189079B2 (en) Imaging apparatus and method
JP2008187565A (ja) 固体撮像装置及び撮像装置
JP2012199769A (ja) Ａｄ変換回路、光電変換装置、撮像システム、およびａｄ変換回路の駆動方法
US10298871B2 (en) Imaging systems with analog-to-digital converters
JP2005101870A (ja) 信号調整回路
JP4489914B2 (ja) Ａ／ｄ変換装置および固体撮像装置
JP6808564B2 (ja) 信号処理装置及び方法、撮像素子、及び撮像装置
JP4368396B2 (ja) Ａｄコンバータ
US20100110231A1 (en) Output control circuit and imaging device
KR20170089208A (ko) 램프 그라운드 노이즈 제거를 위한 픽셀 바이어스 장치 및 그에 따른 씨모스 이미지 센서
US7872676B2 (en) Methods, systems, and devices for offset compensation in CMOC imagers
JP2002124877A (ja) Ａ／ｄ変換装置および固体撮像装置
JP2006295593A (ja) スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置
JP2011109352A (ja) アナログフロントエンド回路
JP2006236364A (ja) 信号処理回路及びそれを用いた指紋検出装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090825

R150 Certificate of patent or registration of utility model

Ref document number: 4368396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250