JP6808564B2 - 信号処理装置及び方法、撮像素子、及び撮像装置 - Google Patents

信号処理装置及び方法、撮像素子、及び撮像装置 Download PDF

Info

Publication number
JP6808564B2
JP6808564B2 JP2017076819A JP2017076819A JP6808564B2 JP 6808564 B2 JP6808564 B2 JP 6808564B2 JP 2017076819 A JP2017076819 A JP 2017076819A JP 2017076819 A JP2017076819 A JP 2017076819A JP 6808564 B2 JP6808564 B2 JP 6808564B2
Authority
JP
Japan
Prior art keywords
signal
reference signal
level
analog
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017076819A
Other languages
English (en)
Other versions
JP2018182458A5 (ja
JP2018182458A (ja
Inventor
槙子 齋藤
槙子 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017076819A priority Critical patent/JP6808564B2/ja
Priority to US15/944,203 priority patent/US10560653B2/en
Publication of JP2018182458A publication Critical patent/JP2018182458A/ja
Publication of JP2018182458A5 publication Critical patent/JP2018182458A5/ja
Application granted granted Critical
Publication of JP6808564B2 publication Critical patent/JP6808564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、信号処理装置及び方法、撮像素子、及び撮像装置に関し、特に、アナログデジタル変換を行う信号処理装置及び方法、撮像素子、及び撮像装置に関する。
デジタルカメラ等の撮像装置には、ＣＭＯＳイメージセンサ等の撮像素子が広く用いられている。ＣＭＯＳイメージセンサでは、画素信号を読み出す前に、各画素に設けられたリセットスイッチをオン・オフすることにより、各画素の信号保持容量を所定の電位（リセットレベル）に戻すリセット動作を行う。このとき各画素のリセットレベルは、リセットスイッチのｋＴＣ雑音により、画素ごとに、また、リセット動作ごとにばらつく。リセットレベルの画素ごとのばらつきは、ランダムノイズとして画像信号に重畳され、画質を劣化させる要因となる。このようなリセットレベルのばらつきを除去する方法として、Ｓ−Ｎ処理と呼ばれる手法が知られている。この手法では、画素ごとに、被写体に応じた撮像信号が反映された信号レベルＳを読み出す前に、リセットレベルＮを読み出しておき、信号レベルＳからリセットレベルＮを減算する。
更に、撮像装置に対する高感度化、高ダイナミックレンジ化の要求に伴い、撮像素子に対し、更なる信号の高Ｓ／Ｎ比化が求められている。そこで、特許文献１には、信号レベルＳに対応する電圧Ｖｓの高低を判定し、読み出し回路中に設けられた増幅回路の増幅率を判定結果に応じて切り替える撮像素子が開示されている。これにより、ＡＤ変換時間を延ばすことなく、ビット精度を高めることでＳ／Ｎ比を良好にすることができる。
一方、短時間でＡＤ変換のビット精度を高める別の方法として、傾斜型ＡＤ変換回路を備えた撮像素子において、信号レベルＳに応じて比較に用いる参照信号Ｒａｍｐの傾斜を選択することで、高輝度信号入力時のＡＤ変換を高速化する駆動方法がある。このような場合、前述したＳ−Ｎ処理を精度よく行うためには、電圧Ｖｓに対する高低判定によって、画素ごと及び読み出し動作ごとに選択される参照信号と、同じ傾斜の参照信号でＡＤ変換されたリセットレベルＮのデジタル値を用いることが望ましい。特許文献２には、信号レベルＳに対応する電圧Ｖｓの高低判定及びＡＤ変換に先立って、リセットレベルＮに対応する電圧Ｖｎを、傾斜の異なる複数の参照信号を用いて、それぞれデジタル値に変換する読み出し方法が開示されている。同様の方法を、特許文献１に記載の技術に適用した場合、リセットレベルＮのＡＤ変換動作において、増幅回路の増幅率を切り替えて複数回のＡＤ変換を行うこととなる。
特開２００４−１５７０１号公報 特開２０１５−１６４２７８号公報
しかしながら、特許文献２に開示された従来技術では、リセット電圧Ｖｎに対し、時系列的に発生した複数の参照信号を用いて複数回のＡＤ変換を行うので、リセットレベルＮのＡＤ変換動作の回数が増加し、信号読み出しに要する時間が長くなってしまう。したがって、信号レベルＳのＡＤ変換を高速化したことによる効果の少なくとも一部が打ち消されてしまう。
本発明は上記問題点を鑑みてなされたものであり、ＡＤ変換動作に要する時間を長くすることなく、複数の参照信号を用いてリセットレベルをＡＤ変換することを第１の目的とする。
また、ＡＤ変換動作に要する時間を長くすることなく、複数の増幅率で増幅されたリセットレベルをＡＤ変換することを第２の目的とする。
上記目的を達成するために、本発明の信号処理装置は、時間に比例して増加する互いに異なる傾きを有する複数の参照信号を生成して出力する生成手段と、前記複数の参照信号のいずれかを選択する選択手段と、前記選択手段により選択された参照信号を用いて、撮像素子の画素部から出力されるアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有し、前記生成手段は、並行して前記複数の参照信号の生成を行い、前記画素部からリセットレベルのアナログ信号が出力された場合に、前記選択手段は、前記複数の参照信号を切り替えて選択し、選択された参照信号が前記アナログ信号を上回る度に、前記参照信号を切り替える。
また、時間に比例して増加する傾きを有する参照信号を生成して出力する生成手段と、撮像素子の画素部から出力されるアナログ信号に複数のゲインのいずれかをかけて増幅する増幅手段と、前記参照信号を用いて、前記増幅手段により増幅されたアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有し、前記画素部からリセットレベルのアナログ信号が出力された場合に、前記増幅手段は、前記増幅したリセットレベルのアナログ信号を前記参照信号が上回る度に、前記複数のゲインを切り替えて増幅する。
本発明によれば、ＡＤ変換動作に要する時間を長くすることなく、複数の参照信号を用いてリセットレベルをＡＤ変換することができる。
また、ＡＤ変換動作に要する時間を長くすることなく、複数の増幅率で増幅されたリセットレベルをＡＤ変換することができる。
本発明の第１の実施形態における撮像素子の構成を示すブロック図、及び画素の構成を示す回路図。 第１の実施形態における撮像素子のＡＤ変換回路及び信号処理回路の回路構成を示すブロック図。 第１の実施形態における信号読み出し動作を示すタイミングチャート。 第１の実施形態における信号読み出し動作を示すタイミングチャート。 第２の実施形態における撮像素子のＡＤ変換回路、増幅回路及び信号処理部の回路構成を示すブロック図。 第２の実施形態における信号読み出し動作を示すタイミングチャート。 第２の実施形態における信号読み出し動作を示すタイミングチャート。 実施形態における撮像装置の構成を示すブロック図。
以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。
＜第１の実施形態＞
以下、本発明の第１の実施形態における、撮像素子の構成及び駆動について説明する。図１は、第１の実施形態における撮像素子１の全体及び画素回路の構成を示す図であり、図１（ａ）は、撮像素子１の構成を示すブロック図である。撮像素子１は、画素部１０、増幅部１１、ＡＤ変換部１２、垂直走査回路１３、参照信号生成部１４、カウント部１５、水平走査回路１６、信号処理部１７を含む。
画素部１０には、複数の画素１００が行列状に設けられ、垂直走査回路１３から出力される各種の制御信号によって、その駆動が制御される。増幅部１１には、複数の増幅回路１１０が各画素列に対応して設けられ、画素１００から出力された電圧信号を反転増幅して出力する。なお、増幅回路１１０は、不図示のリセットパルスＰＣ０ＲがＨレベルの間、リセットされる。
ＡＤ変換部１２には、複数のＡＤ変換回路１２０が各画素列に対応して設けられ、増幅部１１から出力された電圧信号（アナログ信号）をデジタル値（デジタル信号）にアナログデジタル変換して出力する。参照信号生成部１４からＡＤ変換部１２へ、参照信号が供給される。カウント部１５には不図示のカウント回路が設けられ、カウント回路によるカウント値が、ＡＤ変換部１２へ供給される。ＡＤ変換部１２により変換されたデジタル値は、水平走査回路１６から供給される走査信号に従って出力される。
信号処理部１７は、ＡＤ変換部１２から出力されたデジタル値に対し、Ｓ−Ｎ処理等の信号処理を行って、撮像素子１の外部に出力する。
図１（ｂ）は、第１の実施形態における撮像素子１の画素１００の回路構成を示す等価回路図である。フォトダイオード１０１は、入射光量に応じた電荷を発生し、蓄積する。転送トランジスタ１０２は、垂直走査回路１３からの転送パルスＰＴＸにより制御され、オンのときに、フォトダイオード１０１に蓄積された電荷を浮遊拡散容量１０４へと転送する。
増幅トランジスタ１０３は、浮遊拡散容量１０４に保持された電荷信号を電圧信号に変換し、増幅して出力する。リセットトランジスタ１０５は、垂直走査回路１３からのリセットパルスＰＲＥＳにより制御され、オンのときに、浮遊拡散容量１０４を電源電圧Ｖｄｄにリセットする。また、リセットトランジスタ１０５と転送トランジスタ１０２を同時にＯＮすることで、フォトダイオード１０１をリセットすることができる。
選択トランジスタ１０６は、垂直走査回路１３からの選択パルスＰＳＥＬにより制御され、垂直出力線１０７に接続する画素１００を選択する。垂直出力線１０７は、接続された画素１００からの電圧信号を、後段の増幅部１１へ伝達する。電流源１０８は、垂直出力線１０７に電流を供給する。
図２は、第１の実施形態における撮像素子１のＡＤ変換回路１２０及び信号処理部１７の回路構成を示すブロック図である。
第１の実施形態において、参照信号生成部１４は、複数の参照信号を生成して出力可能である。ここでは、第１の参照信号ＶＲＡＭＰ１、第２の参照信号ＶＲＡＭＰ２を生成するものとする。
選択回路１２１は、参照信号生成部１４から出力される複数の参照信号（第１の参照信号ＶＲＡＭＰ１、第２の参照信号ＶＲＡＭＰ２）のうち、参照信号選択パルスＰＲＳＥＬに従っていずれかを選択し、参照信号ＶＲＡＭＰとして比較回路１２２に出力する。ここでは、参照信号選択パルスＰＲＳＥＬがＬレベルのときは第１の参照信号ＶＲＡＭＰ１が選択され、参照信号選択パルスＰＲＳＥＬがＨレベルのときは第２の参照信号ＶＲＡＭＰ２が選択されるものとする。
比較回路１２２は、増幅回路１１０からの入力電圧Ｖｉｎと、選択回路１２１により選択された参照信号ＶＲＡＭＰとを比較する。そして、参照信号ＶＲＡＭＰが入力電圧Ｖｉｎを下回るときＬレベルを出力し、参照信号ＶＲＡＭＰが入力電圧Ｖｉｎ以上になるとＨレベルを出力する。
保持回路１２３は、参照信号選択パルスＰＲＳＥＬを保持する。保持回路１２３は、イネーブルパルスＰＪＥＮがＨレベルの間に比較回路１２２の出力信号ＣＯＭＰがＬレベルからＨレベルに反転したタイミングで、参照信号選択パルスＰＲＳＥＬとしてＨレベルを記憶する。これ以降は比較回路１２２の出力に関わらずＨレベルを保持し続ける。また、リセットパルスＰＪＲＥＳにＨレベルが入力されると、保持回路１２３に記憶された参照信号選択パルスＰＲＳＥＬはＬレベルにリセットされる。また、保持回路１２３は、後述する輝度判定動作で得られた輝度判定値Ｊを保持する。
メモリ１２４には、イネーブルパルスＰＭＥＮの反転信号が入力され、イネーブルパルスＰＭＥＮがＬレベルの間、書き込みが許可される。この間に、比較回路１２２の出力信号ＣＯＭＰがＬレベルからＨレベルに反転したタイミングで、カウント部１５から入力されているカウント値を、第３のデジタル値Ｓとして記憶する。
選択回路１２７には、参照信号選択パルスＰＲＳＥＬとイネーブルパルスＰＭＥＮが入力される。そして、参照信号選択パルスＰＲＳＥＬがＬレベルの間、イネーブルパルスＰＭＥＮをメモリ１２５に入力し、参照信号選択パルスＰＲＳＥＬがＨレベルの間、イネーブルパルスＰＭＥＮをメモリ１２６に入力する。
メモリ１２５には、選択回路１２７から出力されたイネーブルパルスＰＭＥＮがＨレベルの間、書き込みが許可される。この間に、比較回路１２２の出力信号ＣＯＭＰがＬレベルからＨレベルに反転したタイミングで、カウント部１５から入力されているカウント値を、第１のデジタル値Ｎ１として記憶する。
メモリ１２６には、選択回路１２７から出力されたイネーブルパルスＰＭＥＮがＨレベルの間、書き込みが許可される。この間に、比較回路１２２の出力信号ＣＯＭＰがＬレベルからＨレベルに反転したタイミングで、カウント部１５から入力されているカウント値を、第２のデジタル値Ｎ２として記憶する。
保持回路１２３及びメモリ１２４，１２５，１２６には、水平走査回路１６から走査信号ＰＨが入力される。そして、走査信号ＰＨに従って、保持回路１２３に保持した輝度判定値Ｊ及び、メモリ１２４，１２５，１２６にそれぞれ保持したデジタル値Ｓ、Ｎ１、Ｎ２を、信号処理部１７へ出力する。
選択回路１７０は、後段の加算回路１７１へ出力するデジタル値を選択する。選択回路１７０は、保持回路１２３から入力された輝度判定値Ｊに基づいて、ＡＤ変換回路１２０から入力されたデジタル値Ｎ１，Ｎ２のいずれかを選択して出力する。選択回路１７０は、ここでは、輝度判定値ＪがＬレベルのときにデジタル値Ｎ１を出力し、輝度判定値ＪがＨレベルのときにデジタル値Ｎ２を出力するものとする。
加算回路１７１は、入力された信号同士を加算する。加算回路１７１には、選択回路１７０の出力値の反転値と、ＡＤ変換回路１２０から出力されたデジタル値Ｓが入力され、加算回路１７１はこれらの値を加算して出力する。
ビットシフト回路１７２は、保持回路１２３から入力された輝度判定値Ｊに従って、入力されたデジタル値をビットシフトさせ、出力する。ここでは、ビットシフト回路１７２は輝度判定値ＪがＬレベルのときはｘビット、輝度判定値ＪがＨレベルのときは０ビットのビットシフト処理を行うものとする。
図３は、第１の実施形態における信号読み出し動作を示すタイミングチャートであり、図３Ａは、１行分の画素信号の読み出し動作のタイミングチャートを示す。また、図３Ｂは、図３Ａのタイミングチャートから、第１の実施形態において特徴的な動作に相当する部分を抜粋して、拡大表示したタイミングチャートである。
時刻ｔ０に、画素１００の選択パルスＰＳＥＬをＨレベルとして選択トランジスタ１０６をオンさせ、所望の行の画素１００を垂直出力線１０７に接続させる。
時刻ｔ１に、画素１００のリセットパルスＰＲＥＳをＬレベルとし、リセットトランジスタ１０５をオフさせ、画素１００の浮遊拡散容量１０４のリセットを終了させる。浮遊拡散容量１０４のリセットが終了された画素からは、各々リセットレベルに応じた電圧信号が出力される。
時刻ｔ２に、増幅回路１１０のリセットパルスＰＣ０ＲをＬレベルとし、増幅回路１１０のリセットを終了させる。また、保持回路１２３のリセットパルスＰＪＲＥＳをＬレベルとして保持回路１２３のリセットを終了させる。これにより、画素１００のリセットレベルに応じた電圧信号が増幅回路１１０によって増幅され、電圧Ｖｎとして出力される。
時刻ｔ３からｔ６で、第１のＡＤ変換動作として画素１００のリセットレベルのＡＤ変換を行う。
まず、時刻ｔ３において、イネーブルパルスＰＪＥＮをＨレベルとして保持回路１２３への入力を許可させる。また、第１の参照信号ＶＲＡＭＰ１として、時間の経過に比例して電圧が増加する第１の傾きのスロープ波の発生を開始させ、第２の参照信号ＶＲＡＭＰ２として時間の経過に比例して電圧が増加する第２の傾きのスロープ波の発生を開始させる。なお、図３Ｂに示すように、第１の傾きは、第２の傾きに対してｉ倍大きい。なお、ｉを２のべき乗（第１の傾きを、第２の傾きの２のべき乗倍）としておくと、後述するビットシフト処理に都合がよいので、一例として本実施形態では４倍（ｉ＝４）とする。このとき、保持回路１２３はリセットされた直後であるので、参照信号選択パルスＰＲＳＥＬはＬレベルであり、第１の参照信号ＶＲＡＭＰ１が選択回路１２１から出力され、比較回路１２２に入力される。したがって、比較回路１２２は、まず先に、傾きのより大きいスロープ波である第１の参照信号ＶＲＡＭＰ１と、入力電圧Ｖｎとの比較を行うこととなる。以降、入力電圧Ｖｎと第１の参照信号ＶＲＡＭＰ１との比較を、第１の比較動作とする。一方、時刻ｔ３におけるスロープ波の発生開始と同時に、カウント部１５でカウントを開始させる。
時刻ｔ４において、第１の参照信号ＶＲＡＭＰ１が、画素１００のリセットレベルに応じた入力電圧Ｖｎを上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルからＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、この時点のカウント部１５のカウント値Ｎ１が、第１のデジタル値として取得され、このときに書き込みが許可されている第２のメモリ１２５に保持される。
また、出力ＣＯＭＰのＨレベルへの反転を受け、参照信号選択パルスＰＲＳＥＬとして、保持回路１２３にＨレベルが保持される。したがって、参照信号選択パルスＰＲＳＥＬはＨレベルに遷移し、比較回路１２２に入力される参照信号ＶＲＡＭＰが、図３Ｂの実線で示すように、第１の参照信号ＶＲＡＭＰ１から、傾きの小さい第２の参照信号ＶＲＡＭＰ２に切り替わる。参照信号の切り替えに伴って第１の比較動作が終了され、以降に開始される入力電圧Ｖｎと第２の参照信号ＶＲＡＭＰ２との比較を、第２の比較動作とする。参照信号ＶＲＡＭＰが、第２の参照信号ＶＲＡＭＰ２に切り替わったことで信号電圧Ｖｎを下回るので、比較回路１２２の出力ＣＯＭＰはＬレベルに遷移する。一方、保持回路１２３には、参照信号選択パルスＰＲＳＥＬとして引き続きＨレベルが保持される。
時刻ｔ５に、第２の参照信号ＶＲＡＭＰ２が、画素１００のリセットレベルに応じた信号電圧Ｖｎを上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルから再びＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、この時点のカウント部１５のカウント値Ｎ２が、第２のデジタル値として取得され、このときに書き込みが許可されている第３のメモリ１２６に保持される。第２の参照信号ＶＲＡＭＰ２のスロープ波の傾きは、第１の参照信号ＶＲＡＭＰ１のスロープ波の傾きに対し、ｉ分の１（ここでは４分の１）に設定されている。そのため、第３のメモリ１２６に保持される第２のデジタル値Ｎ２は、第１のデジタル値Ｎ１のｉ倍（ここでは４倍）の値となる。
このように、第１の実施形態では、複数の参照信号として、傾きの異なるスロープ波を同時に発生させ、画素１００のリセットレベルのＡＤ変換中に、スロープ波の傾きの大きい参照信号から傾きの小さい参照信号へ切り替えて比較回路１２２に入力する。なお、傾きの小さいスロープ波は、少なくとも傾きの大きいスロープ波の発生期間が終了する前に発生開始され、好ましくは傾きの大きいスロープ波の発生開始と同時に発生開始される。これにより、傾きの異なるスロープ波を好ましくは同時に発生させながら、双方のスロープ波を用いたＡＤ変換を行うことができる。したがって、傾きの異なる複数の参照信号によりＡＤ変換された複数のデジタル値を取得するための、ＡＤ変換動作に要する時間を短縮させることができる。
時刻ｔ６に、第２の比較動作及び画素１００のリセットレベルのＡＤ変換を終了し、第１の参照信号ＶＲＡＭＰ１及び第２の参照信号ＶＲＡＭＰ２、カウント部１５のカウント値を初期レベルにリセットする。また、イネーブルパルスＰＪＥＮをＬレベルとして保持回路１２３への入力を禁止する。イネーブルパルスＰＭＥＮをＬレベルとし、書き込みを許可するメモリを第３のメモリ１２６から第１のメモリ１２４に切り替えておく。
時刻ｔ７に、保持回路１２３のリセットパルスＰＪＲＥＳをＨレベルとして、保持回路１２３に保持された参照信号選択パルスＰＲＳＥＬをＬレベルにリセットさせる。これにより、第１の参照信号ＶＲＡＭＰ１が選択回路１２１から出力され、比較回路１２２に入力される。時刻ｔ８に、保持回路１２３のリセットパルスＰＪＲＥＳをＬレベルとして保持回路１２３のリセットを終了させる。
時刻ｔ９に、画素１００の転送パルスＰＴＸをＨレベルとし、転送トランジスタ１０２をオンさせ、フォトダイオード１０１への入射光に応じて発生した電荷を、撮像信号として浮遊拡散容量１０４へ転送させる。浮遊拡散容量１０４に転送された電荷量に応じて画素１００からの電圧信号が変動し、入力電圧Ｖｉｎが、画素のリセットレベルに応じた入力電圧Ｖｎから、被写体に応じた撮像信号を反映した入力電圧Ｖｓに変化する。
時刻ｔ１０からｔ１２に、各画素の画素信号の輝度判定動作を行い、比較回路１２２に入力する参照信号を、ＡＤ変換回路１２０ごとに選択させる。
具体的には、まず、時刻ｔ１０において、画素１００の転送パルスＰＴＸをＬレベルとし、転送トランジスタ１０２をオフさせ、フォトダイオード１０１から浮遊拡散容量１０４への電荷転送を終了させる。また、イネーブルパルスＰＪＥＮをＨレベルとして保持回路１２３への入力を許可し、第１の参照信号ＶＲＡＭＰ１を、予め決められたレベルの判定レベルＶｊに設定する（固定参照信号）。
画素１００の撮像信号を含む電圧信号に応じた入力電圧Ｖｉｎを判定レベルＶｊが上回った場合（例えば、図３ＡではＶｉｎ＝Ｖｓ１の場合）、時刻ｔ１１において比較回路１２２の出力ＣＯＭＰはＬレベルからＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、保持回路１２３に輝度判定値ＪとしてＨレベルが保持される。また、参照信号選択パルスＰＲＳＥＬはＨレベルに遷移し、比較回路１２２に入力される参照信号ＶＲＡＭＰが、第１の参照信号ＶＲＡＭＰ１から、第２の参照信号ＶＲＡＭＰ２に切り替わる。一方、入力電圧Ｖｉｎを判定レベルＶｊが上回らなかった場合（例えば、図３ＡではＶｉｎ＝Ｖｓ２の場合）は、比較回路１２２の出力ＣＯＭＰはＬレベルのままであり、保持回路１２３に輝度判定値ＪとしてＬレベルが保持される。また、参照信号選択パルスＰＲＳＥＬはＬレベルのままとなり、比較回路１２２に入力される参照信号ＶＲＡＭＰは、第１の参照信号ＶＲＡＭＰ１のままとなる。
時刻ｔ１２に、イネーブルパルスＰＪＥＮをＬレベルとして保持回路１２３への入力を禁止する。これにより、保持回路１２３に保持された参照信号選択パルスＰＲＳＥＬのレベルを確定させ、ＡＤ変換回路１２０ごとに比較回路１２２に入力する参照信号を確定させる。その後、時刻ｔ１３において、第１の参照信号ＶＲＡＭＰ１を初期レベルにリセットする。
次に、時刻ｔ１４からｔ１６において、第２のＡＤ変換動作として画素１００の撮像信号レベルのＡＤ変換を行う。
時刻ｔ１４において、第１の傾きのスロープ波である第１の参照信号ＶＲＡＭＰ１の発生を開始させるとともに、第２の傾きのスロープ波である第２の参照信号ＶＲＡＭＰ２の発生を開始させる。なお、各スロープ波の傾きはリセットレベルのＡＤ変換時と等しく、第１のスロープ波の傾きは、第２のスロープ波の傾きに対してｉ倍大きい。このとき、参照信号選択パルスＰＲＳＥＬは、時刻ｔ１０からｔ１２の判定動作で決定されたレベルにセットされている。したがって、入力電圧Ｖｉｎのレベルに応じて、第１の参照信号ＶＲＡＭＰ１または第２の参照信号ＶＲＡＭＰ２のどちらかが選択回路１２１から出力され、比較回路１２２に入力されている。
時刻ｔ１４におけるスロープ波の発生開始と同時に、カウント部１５でカウントを開始させる。Ｖｉｎ＝Ｖｓ１の場合、時刻ｔ１５に、第２の参照信号ＶＲＡＭＰ２が、画素１００の撮像信号に応じた入力電圧Ｖｉｎを上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルからＨレベルに反転する。なお、Ｖｉｎ＝Ｖｓ２の場合も同様に、第１の参照信号ＶＲＡＭＰ１が、画素１００の撮像信号に応じた入力電圧Ｖｉｎを上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルからＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、この時点のカウント部１５のカウント値Ｓが、第３のデジタル値として取得され、このとき書き込みが許可されている第１のメモリ１２４に保持される。
時刻ｔ１６に、画素１００の撮像信号に応じた入力電圧ＶｉｎのＡＤ変換を終了し、第１の参照信号ＶＲＡＭＰ１及び第２の参照信号ＶＲＡＭＰ２、カウント部１５のカウント値を初期レベルにリセットする。
時刻ｔ１７に、画素１００のリセットパルスＰＲＥＳをＨレベルとし、リセットトランジスタ１０５をオンさせ、画素１００の浮遊拡散容量１０４のリセットを開始する。また、増幅回路１１０のリセットパルスＰＣ０ＲをＨレベルとし、増幅回路１１０のリセットを開始する。時刻ｔ１８に画素１００の選択パルスＰＳＥＬをＬレベルとし、選択トランジスタ１０６をオフさせ、選択されていた行の画素１００の垂直出力線１０７への接続を解除させる。
また、時刻ｔ１６以降に、水平走査回路１６から走査信号ＰＨを出力し、各ＡＤ変換回路１２０から、輝度判定値Ｊ、第１のデジタル値Ｎ１、第２のデジタル値Ｎ２、第３のデジタル値Ｓを信号処理部１７へ読み出す。
信号処理部１７では、第３のデジタル値ＳをＡＤ変換した際にどの参照信号が用いられたかによって、異なる信号処理が実行される。第３のデジタル値Ｓがどの参照信号でＡＤ変換されたかについては、輝度判定値Ｊを参照することで判定可能である。ここでは、輝度判定値ＪがＬレベルの場合は第１の参照信号ＶＲＡＭＰ１、輝度判定値ＪがＨレベルの場合は第２の参照信号ＶＲＡＭＰ２を用いて、信号レベルＳのＡＤ変換が行われたと判断することができる。
まず、選択回路１７０が、第１のデジタル値Ｎ１と第２のデジタル値Ｎ２のうち、第３のデジタル値Ｓと同じ参照信号を用いてＡＤ変換されたデジタル値を選択する。
選択されたデジタル値は、反転されて、加算回路１７１の一方の入力端に入力される。加算回路１７１の他方の入力端にはデジタル値Ｓが入力されており、これらを加算することで、信号レベルＳからリセットレベルＮを除去するＳ−Ｎ処理が施される。このように、第１の実施形態の信号処理部１７では、デジタル値Ｓと同じ参照信号によりＡＤ変換されたリセットレベルＮを選択させることにより、精度の高いＳ−Ｎ処理を行うことを可能にしている。
Ｓ−Ｎ処理されたデジタル値は、ビットシフト回路１７２に入力される。ビットシフト回路１７２では、第１の参照信号ＶＲＡＭＰ１でＡＤ変換されたデジタル値と、第２の参照信号ＶＲＡＭＰ２でＡＤ変換されたデジタル値との、ＡＤ変換によるゲイン比を揃えるための、ビットシフト処理が行われる。あるレベルの信号電圧が参照信号ＶＲＡＭＰ１でＡＤ変換された場合、そのデジタル値は、同一レベルの信号が第２の参照信号ＶＲＡＭＰ２でＡＤ変換されたと仮定した場合のｉ分の１の値となり、ＡＤ変換ゲインがｉ分の１となっていることと同義である。したがって、第１の参照信号ＶＲＡＭＰ１でＡＤ変換された信号に対して、ｉ倍のゲインをかけることに相当する、ｘ = log 2 iビットのビットシフト処理を行う。たとえば、第１の実施形態ではｉ＝４倍としたので、ビットシフト回路１７２では、参照信号ＶＲＡＭＰ１でＡＤ変換されたデジタル値を２ビットシフトして出力する。第２の参照信号ＶＲＡＭＰ２でＡＤ変換されたデジタル値については、ビットシフトを行わずに出力する。なお、ここではＡＤ変換によるゲイン比を揃えるための手法として、ビットシフト処理について説明したが、列毎のゲイン補正等、ビットシフト以外の微調整可能な補正方法を用いてもかまわない。
以上が、１行分の画素行の信号読み出し動作である。以上の動作を、垂直走査回路１３から制御信号を送る画素行を切り替えながら行数分繰り返し、１フレーム分の画素信号の読み出し動作を行う。
上記の通り第１の実施形態によれば、複数の参照信号として傾きの異なるスロープ波を並行して発生させる。そして、リセットレベルの一回のＡＤ変換動作中に、ＡＤ変換処理時に参照する参照信号を、参照信号がリセットレベルを上回る度に、スロープ波の傾きの大きいものから、傾きの小さいものへ順に切り替える。これにより、傾きの異なる複数の参照信号によりＡＤ変換された複数のデジタル値を取得するための、ＡＤ変換動作に要する時間を短縮することができる。なお、本実施形態では、スロープ波の傾きの大きい参照信号から傾きの大きい参照信号の順に切り替えるように説明したが、スロープ波の傾きの小さい参照信号から傾きの大きい参照信号の順に切り替えてもかまわない。
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。なお、第２の実施形態における撮像素子の全体及び画素回路の構成は、第１の実施形態において説明した図１に示す撮像素子の構成と同様であるため、説明を省略する。第２の実施形態は、増幅部１１の増幅回路１１０の構成、及び、ＡＤ変換部１２におけるＡＤ変換回路１２０の構成が、第１の実施形態において図２を参照して説明した構成と異なる。以下、図４のブロック図を参照して、第２の実施形態における撮像素子１の増幅回路１１０、ＡＤ変換回路１２０及び信号処理部１７の回路構成について説明する。
図４に示すように、第２の実施形態における増幅回路１１０は、コンデンサ１１１，１１３，１１５、ＯＰアンプ１１２、ゲイン切り替えスイッチ１１４、リセットスイッチ１１６を有する。
コンデンサ１１１は容量Ｃ０、コンデンサ１１３は容量Ｃ１、コンデンサ１１５は容量Ｃ２をそれぞれ有する。ＯＰアンプ１１２は、コンデンサ１１１，１１３，１１５と共に差動増幅回路を構成する。反転入力端子に入力された入力電圧と、非反転端子に入力された基準電源ＶＲＥＦとの差分を反転増幅して出力する。
ゲイン切り替えスイッチ１１４は、ＡＤ変換回路１２０から供給されるゲイン切り替えパルスＰＧＡＩＮによって制御され、コンデンサ１１５の接続状態を切り替えることで、差動増幅回路の増幅率を切り替える。ゲイン切り替えパルスＰＧＡＩＮをＨレベルにしてゲイン切り替えスイッチ１１４をオンさせ、コンデンサ１１５を接続したとき、差動増幅回路の増幅率は第１のゲインであるＣ０/（Ｃ１＋Ｃ２）倍となる。ゲイン切り替えパルスＰＧＡＩＮをＬレベルにしてゲイン切り替えスイッチ１１４をオフさせ、コンデンサ１１５を切り離したとき、差動増幅回路の増幅率は第２のゲインであるＣ０/Ｃ１倍となる。第２のゲインは第１のゲインに対して（Ｃ１＋Ｃ２）／Ｃ１倍となる。これを２のべき乗としておくと、後に述べるビットシフト処理に都合がよい。したがって、説明の簡易化のため、第２の実施形態では、コンデンサ１１５の容量Ｃ２を、コンデンサ１１３の容量Ｃ１の３倍とした場合を例に説明する。容量Ｃ２を容量Ｃ１の３倍とした場合、第２のゲインは第１のゲインに対して４倍の増幅率となる。ただし、コンデンサ１１３，１１５の容量比はこれに限定されるものではない。
リセットスイッチ１１６は、リセットパルスＰＣ０Ｒで制御され、増幅回路１１０をリセットさせる。
以上の構成を有する増幅回路１１０により、画素１００から出力された電圧信号が、ゲイン切り替えパルスＰＧＡＩＮによって設定された増幅率で反転増幅されて、入力電圧ＶｉｎとしてＡＤ変換回路１２０へ入力される。
次に、第２の実施形態におけるＡＤ変換回路１２０の構成について説明する。比較回路１２２には、入力電圧Ｖｉｎと、参照信号ＶＲＡＭＰが入力される。第２の実施形態では、参照信号生成部１４は１種類の参照信号ＶＲＡＭＰを生成し、第１の実施形態で備えられていた選択回路１２１は、第２の実施形態のＡＤ変換回路１２０には備えられていない。
保持回路１２３ｂは、ゲイン切り替えパルスＰＧＡＩＮを生成し、増幅回路１１０の増幅率を制御するための制御信号を保持する。増幅回路１１０には、保持回路１２３ｂに保持されたゲイン切り替えパルスＰＧＡＩＮの反転値が供給される。保持回路１２３ｂは、イネーブルパルスＰＪＥＮがＨレベルの間に比較回路１２２の出力信号ＣＯＭＰがＬレベルからＨレベルに反転したタイミングで、ゲイン切り替えパルスＰＧＡＩＮとしてＨレベルを記憶する。そして、それ以降は比較回路１２２の出力に関わらずＨレベルを保持し続ける。また、リセットパルスＰＪＲＥＳにＨレベルが入力されると、保持回路１２３ｂに記憶されたゲイン切り替えパルスＰＧＡＩＮはＬレベルにリセットされる。また、保持回路１２３ｂは、後述する輝度判定動作で得られた輝度判定値Ｊを保持する。
第２の実施形態におけるＡＤ変換回路１２０のその他の構成は、第１の実施形態におけるＡＤ変換回路１２０に示したものと同様である。また、第２の実施形態における信号処理部１７の回路構成は、第１の実施形態で説明した信号処理部１７の構成と同様である。
図５は、第２の実施形態における信号読み出し動作を示すタイミングチャートであり、図５Ａは、１行分の画素信号の読み出し動作のタイミングチャートを示す。また、図５Ｂは、図５Ａのタイミングチャートから、第２の実施形態において特徴的な動作に相当する部分を抜粋して示したタイミングチャートである。
時刻ｔ５００からｔ５０２の動作は、第１の実施形態で説明した図３Ａの時刻ｔ０からｔ２における動作と同様である。
時刻ｔ５０３に、基準電源ＶＲＥＦのレベルを低下させる。これは、増幅回路１１０の増幅率を低ゲインから高ゲインに切り替えた際に、増幅回路１１０から出力される電圧Ｖｉｎが必ず正方向に増幅されるようにするため、増幅回路１１０への入力電圧と基準電源ＶＲＥＦの間にオフセットをはかせる目的で行われる。
時刻ｔ５０４からｔ５０７に、第１のＡＤ変換動作として画素１００のリセットレベルのＡＤ変換を行う。
まず、時刻ｔ５０４において、イネーブルパルスＰＪＥＮをＨレベルとして保持回路１２３ｂへの入力を許可させる。また、参照信号ＶＲＡＭＰに、スロープ波を発生させる。このとき、保持回路１２３ｂはリセット直後であるので、ゲイン切り替えパルスＰＧＡＩＮはＬレベルであり、ゲイン切り替えスイッチ１１４に入力されるゲイン切り替えパルスＰＧＡＩＮはその反転値であるＨレベルとなる。したがって、増幅回路１１０には、低ゲインである第１のゲインが設定されている。そのため、比較回路１２２は、まず先に、参照信号ＶＲＡＭＰのスロープ波と、入力電圧Ｖｉｎとして入力される、画素１００のリセットレベルが低い増幅率で増幅された、入力電圧Ｖｎ１との比較を行うこととなる。以降、入力電圧Ｖｎ1と参照信号ＶＲＡＭＰとの比較を、第１の比較動作とする。なお、前述したとおり、第２の実施形態では、第１のゲインの増幅率は、第２のゲインに対して４分の１に設定されている。一方、時刻ｔ５０４におけるスロープ波の発生開始と同時に、カウント部１５でカウントを開始させる。
時刻ｔ５０５において、参照信号ＶＲＡＭＰが、画素１００のリセットレベルが第１のゲインで増幅された入力電圧Ｖｎ１を上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルからＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、この時点のカウント部１５のカウント値Ｎ１が、第１のデジタル値として取得され、このとき書き込みが許可されている第２のメモリ１２５に保持される。また、出力ＣＯＭＰのＨレベルへの反転を受け、ゲイン切り替えパルスＰＧＡＩＮとして、保持回路１２３ｂにＨレベルが保持される。これに伴い、図５Ｂに示すように、増幅回路１１０に入力されるゲイン切り替えパルスＰＧＡＩＮはＬレベルに遷移し、スロープ波の発生中に、増幅回路１１０のゲインがｉ＝４倍高ゲインである第２のゲインに切り替わる。ゲインの切り替えに伴って第１の比較動作が終了する。これ以降に開始される第２のゲイン設定における比較動作を、第２の比較動作とする。増幅回路１１０が第２のゲインに切り替わることで、入力電圧Ｖｉｎが電圧Ｖｎ１から電圧Ｖｎ２に変化し、参照信号ＶＲＡＭＰを上回り、比較回路１２２の出力ＣＯＭＰはＬレベルに遷移する。一方、保持回路１２３ｂには、ゲイン切り替えパルスＰＧＡＩＮとして引き続きＨレベルが保持される。
時刻ｔ５０６に、画素１００のリセットレベルに応じた電圧信号が高い増幅率で増幅された入力電圧Ｖｎ２を、参照信号ＶＲＡＭＰが上回るのに伴い、比較回路１２２の出力ＣＯＭＰがＬレベルから再びＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、この時点のカウント部１５のカウント値Ｎ２が、第２のデジタル値として取得され、この時書き込みが許可されている第３のメモリ１２６に保持される。第２のゲインの増幅率は、第１のゲインに対しｉ＝４倍に設定されているため、第３のメモリ１２６に保持される第２のデジタル値Ｎ２は、第１のデジタル値Ｎ１の４倍の値となる。
このように、第２の実施形態では、画素１００のリセットレベルのＡＤ変換動作において、スロープ波の発生中に、増幅回路１１０のゲイン設定を、増幅率の低い第１のゲインから、増幅率の高い第２のゲインへ切り替える。これにより、増幅率の異なる複数のゲイン設定によりＡＤ変換された複数のデジタル値を取得するための、ＡＤ変換動作に要する時間を短縮させることができる。
時刻ｔ５０７における動作は、第１の実施形態の時刻ｔ６における動作と同様である。
時刻ｔ５０８に、保持回路１２３ｂのリセットパルスＰＪＲＥＳをＨレベルとして、保持回路１２３ｂに保持されたゲイン切り替えパルスＰＧＡＩＮをＬレベルにリセットさせる。これにより、増幅回路１１０に供給されるゲイン切り替えパルスＰＧＡＩＮはＨレベルとなり、増幅回路１１０のゲインが、低ゲインである第１のゲインに設定される。
時刻ｔ５０９からｔ５１０の動作は、第１の実施形態の時刻ｔ８からｔ９における動作と同様である。
時刻ｔ５１１からｔ５１３に、各画素の画素信号の輝度判定動作を行い、増幅回路１１０のゲイン設定を、増幅回路１１０ごとに選択させる。
具体的には、まず、時刻ｔ５１１において、画素１００の転送パルスＰＴＸをＬレベルとし、転送トランジスタ１０２をオフさせ、フォトダイオード１０１から浮遊拡散容量１０４への電荷転送を終了させる。また、イネーブルパルスＰＪＥＮをＨレベルとして保持回路１２３ｂへの入力を許可し、参照信号ＶＲＡＭＰを、予め決められたレベルの判定レベルＶｊに設定する（固定参照信号）。
時刻ｔ５１１から時刻ｔ５１３の間に、画素１００の撮像信号を反映した入力電圧Ｖｓを判定レベルＶｊと比較し、判定レベルＶｊが入力電圧Ｖｓを上回った場合、比較回路１２２の出力ＣＯＭＰがＬレベルからＨレベルに反転する。出力ＣＯＭＰのＨレベルへの反転を受け、保持回路１２３ｂに輝度判定値ＪとしてＨレベルが保持される。また、ゲイン切り替えパルスＰＧＡＩＮはＨレベルに遷移するため、増幅回路１１０に入力されるゲイン切り替えパルスＰＧＡＩＮはＬレベルとなり、増幅回路１１０のゲイン設定が、低ゲインである第１のゲインから高ゲインである第２のゲインに切り替わる。一方、入力電圧Ｖｉｎとしての入力電圧Ｖｓを判定レベルＶｊが上回らなかった場合は、破線で示すように、比較回路１２２の出力ＣＯＭＰはＬレベルのままであり、保持回路１２３ｂに輝度判定値ＪとしてＬレベルが保持される。また、保持回路１２３ｂに保持されたゲイン切り替えパルスＰＧＡＩＮはＬレベルのままとなり、増幅回路１１０に入力されるゲイン切り替えパルスＰＧＡＩＮはＨレベルとなり、増幅回路１１０のゲイン設定は、低ゲインである第１のゲインのままとなる。
時刻ｔ５１３に、イネーブルパルスＰＪＥＮをＬレベルとして保持回路１２３ｂへの入力を禁止し、保持回路１２３ｂのレベル、すなわち、ゲイン切り替えパルスＰＧＡＩＮのレベルを確定させ、増幅回路１１０ごとのゲイン設定を確定させる。その後、時刻ｔ５１４において、参照信号ＶＲＡＭＰを初期レベルにリセットする。
次に、時刻ｔ５１５からｔ５１７において、第２のＡＤ変換動作として画素１００の撮像信号レベルのＡＤ変換を行う。
時刻ｔ５１５において、参照信号ＶＲＡＭＰにスロープ波の発生を開始させる。このとき保持回路１２３ｂに保持されたゲイン切り替えパルスＰＧＡＩＮは時刻ｔ５１１からｔ５１３の判定動作で決定されたレベルにセットされている。したがって、増幅回路１１０は第１のゲインで増幅された入力電圧Ｖｓに応じて第１のゲインまたは第２のゲインに設定され、設定されたゲインで増幅された電圧Ｖｓが増幅回路１１０から出力され、入力電圧Ｖｉｎとして比較回路１２２に入力されている。
時刻ｔ５１５におけるスロープ波の発生開始と同時に、カウント部１５でカウントを開始させる。時刻ｔ５１６からｔ５１９の動作は、第１の実施形態における時刻ｔ１５からｔ１８と同様である。
画素１００の撮像信号レベルのＡＤ変換が終了した時刻ｔ５１７以降に、水平走査回路１６から走査信号ＰＨを出力し、各ＡＤ変換回路１２０から、輝度判定値Ｊ、第３のデジタル値Ｓ、第１のデジタル値Ｎ１、第２のデジタル値Ｎ２を信号処理部１７へ読み出す。
信号処理部１７では、第３のデジタル値ＳをＡＤ変換した際にどのゲインが設定されていたかによって、異なる信号処理が実行される。第３のデジタル値ＳがＡＤ変換された際のゲイン設定については、輝度判定値Ｊを参照することで判定可能である。ここでは、輝度判定値ＪがＬレベルの場合は第１のゲイン、輝度判定値ＪがＨレベルの場合は第２のゲインを用いて、信号レベルＳのＡＤ変換が行われたと判断することができる。
まず、選択回路１７０が、第１のデジタル値Ｎ１、第２のデジタル値Ｎ２のうち、第３のデジタル値Ｓと同じゲイン設定でＡＤ変換されたデジタル値を選択する。
選択されたデジタル値は、反転されて、加算回路１７１の一方の入力端に入力される。加算回路１７１の他方の入力端にはデジタル値Ｓが入力されており、これらを加算することで、信号レベルＳからリセットレベルＮを除去するＳ−Ｎ処理が施される。このように、第２の実施形態の信号処理部１７では、デジタル値Ｓと同じゲイン設定を用いてＡＤ変換されたリセットレベルＮを選択させることにより、精度の高いＳ−Ｎ処理を行うことを可能にしている。
Ｓ−Ｎ処理されたデジタル値は、ビットシフト回路１７２に入力される。ビットシフト回路１７２では、第１のゲインを用いてＡＤ変換されたデジタル値と、第２のゲインを用いてＡＤ変換されたデジタル値とのゲイン比を揃えるための、ビットシフト処理が行われる。あるレベルの信号電圧が第１のゲインで増幅されＡＤ変換された場合、そのデジタル値は、同一レベルの信号が第２のゲインで増幅されＡＤ変換されたと仮定した場合のｉ分の１（ここでは４分の１）の値となる。したがって、第１のゲインを用いてＡＤ変換された信号に対して、ｉ倍のゲインをかけることに相当する、x = log 2 iビットのビットシフト処理を行う。たとえば、第２の実施形態ではｉ＝４倍としたので、ビットシフト回路１７２では、第１のゲインでＡＤ変換されたデジタル値を２ビットシフトして出力する。第２のゲインでＡＤ変換されたデジタル値については、ビットシフトを行わずに出力する。なお、ここではＡＤ変換によるゲイン比を揃えるための手法として、ビットシフト処理について説明したが、列毎のゲイン補正等、ビットシフト以外の微調整可能な補正方法を用いてもかまわない。
以上が、１行分の画素行の信号読み出し動作である。以上の動作を、垂直走査回路１３から制御信号を送る画素行を切り替えながら行数分繰り返し、１フレーム分の画素信号の読み出し動作とする。
上記の通り第２の実施形態によれば、画素１００のリセットレベルのＡＤ変換動作において、スロープ波の発生中に、増幅回路のゲイン設定を、参照信号がリセットレベルを上回る度に、増幅率の低いゲインから、増幅率の高いゲインへ順に切り替える。これにより、増幅率の異なる複数のゲイン設定によりＡＤ変換された複数のデジタル値を取得するための、ＡＤ変換動作に要する時間を短縮することができる。
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。図６は、撮像装置の構成を示すブロック図であり、撮像素子１として、第１及び第２の実施形態で説明した撮像素子１を用いる。
信号処理部２は、撮像素子１から出力された信号に対し、補正や現像等の信号処理を行う。全体制御・演算部３は、撮像素子１をはじめ、撮像装置の各部に対し指示を送ったり、各部の制御に必要な演算処理を行ったりする。表示部４は、信号処理部２により現像された撮影画像等を表示する。記録部５は、信号処理部２により現像された撮影画像を記録する。レンズ駆動部６は、全体制御・演算部３の指示を受け、撮影レンズ７を駆動する。撮影レンズ７は、被写体像を、撮像素子１の撮像面へ集光させる。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
１：撮像素子、２：信号処理部、３：全体制御・演算部、１０：画素部、１１：増幅部、１２：ＡＤ変換部、１３：垂直走査回路、１４：参照信号生成部、１５：カウント部、１６：水平走査回路、１７：信号処理部、１１０：増幅回路、１１１，１１３，１１５：コンデンサ、１１２：ＯＰアンプ、１１４：ゲイン切り替えスイッチ、１１６：リセットスイッチ、１２０：ＡＤ変換回路、１２１：選択回路、１２２：比較回路、１２３，１２３ｂ：保持回路、１２４，１２５，１２６：メモリ、１２７：選択回路、１７０：選択回路、１７１：加算回路

Claims (10)

  1. 時間に比例して増加する互いに異なる傾きを有する複数の参照信号を生成して出力する生成手段と、
    前記複数の参照信号のいずれかを選択する選択手段と、
    前記選択手段により選択された参照信号を用いて、撮像素子の画素部から出力されるアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有し、
    前記生成手段は、並行して前記複数の参照信号の生成を行い、
    前記画素部からリセットレベルのアナログ信号が出力された場合に、前記選択手段は、前記複数の参照信号を切り替えて選択し、選択された参照信号が前記アナログ信号を上回る度に、前記参照信号を切り替えることを特徴とする信号処理装置。
  2. 前記アナログデジタル変換手段により前記アナログ信号として前記画素部から出力された撮像信号を変換して得られたデジタル信号から、前記リセットレベルのデジタル信号を減算する加算手段を更に有し、
    前記生成手段は、更に、予め決められたレベルの固定参照信号を生成して出力し、
    前記選択手段は、前記アナログデジタル変換手段により前記撮像信号を変換する際に、前記固定参照信号が前記撮像信号を上回らない場合に、前記複数の参照信号のうち第１の参照信号を選択し、前記固定参照信号が前記撮像信号を上回る場合に、前記複数の参照信号のうち前記第１の参照信号よりも傾きの小さい第２の参照信号を選択し、
    前記加算手段は、前記撮像信号を変換する際に選択された参照信号と同じ傾きを有する参照信号が選択されているときに変換された前記リセットレベルのデジタル信号を減算することを特徴とする請求項１に記載の信号処理装置。
  3. 前記第２の参照信号の傾きに対する前記第１の参照信号の傾きが、２のべき乗倍であることを特徴とする請求項２に記載の信号処理装置。
  4. 時間に比例して増加する傾きを有する参照信号を生成して出力する生成手段と、
    撮像素子の画素部から出力されるアナログ信号に複数のゲインのいずれかをかけて増幅する増幅手段と、
    前記参照信号を用いて、前記増幅手段により増幅されたアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有し、
    前記画素部からリセットレベルのアナログ信号が出力された場合に、前記増幅手段は、前記増幅したリセットレベルのアナログ信号を前記参照信号が上回る度に、前記複数のゲインを切り替えて増幅することを特徴とする信号処理装置。
  5. 前記アナログデジタル変換手段により前記アナログ信号として前記画素部から出力された撮像信号を変換して得られたデジタル信号から、前記リセットレベルのデジタル信号を減算する加算手段を更に有し、
    前記生成手段は、更に、予め決められたレベルの固定参照信号を生成して出力し、
    前記増幅手段は、前記アナログデジタル変換手段により前記撮像信号を変換する際に、前記固定参照信号が前記撮像信号を上回らない場合に、前記複数のゲインのうち第１のゲインを用いて増幅し、前記固定参照信号が前記撮像信号を上回る場合に、前記複数のゲインのうち前記第１のゲインよりも大きい第２のゲインを用いて増幅し、
    前記加算手段は、前記撮像信号を変換する際に用いられたゲインと同じゲインを用いて増幅された前記リセットレベルのデジタル信号を減算することを特徴とする請求項４に記載の信号処理装置。
  6. 前記第１のゲインに対する前記第２のゲインが、２のべき乗倍であることを特徴とする請求項５に記載の信号処理装置。
  7. 画素部と、
    請求項１乃至６のいずれか１項に記載の信号処理装置と
    を有することを特徴とする撮像素子。
  8. 請求項７に記載の撮像素子と、
    前記撮像素子から出力された信号を処理する信号処理部と
    を有することを特徴とする撮像装置。
  9. 時間に比例して増加する互いに異なる傾きを有する複数の参照信号を生成して出力する生成手段と、前記複数の参照信号のいずれかを選択する選択手段と、前記選択手段により選択された参照信号を用いて、撮像素子の画素部から出力されるアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有する信号処理装置における信号処理方法であって、
    前記画素部からリセットレベルのアナログ信号が出力された場合に、
    前記生成手段が、並行して前記複数の参照信号の生成を行う生成工程と、
    前記選択手段が、前記複数の参照信号を切り替えて選択する選択工程と、
    前記アナログデジタル変換手段が、前記選択工程で選択された参照信号をそれぞれ用いて、前記リセットレベルのアナログ信号をデジタル信号に変換するアナログデジタル変換工程と、を有し、
    前記選択工程では、選択した参照信号が前記リセットレベルのアナログ信号を上回る度に、前記参照信号を切り替えることを特徴とする信号処理方法。
  10. 時間に比例して増加する傾きを有する参照信号を生成して出力する生成手段と、撮像素子の画素部から出力されるアナログ信号に複数のゲインのいずれかをかけて増幅する増幅手段と、前記参照信号を用いて、前記増幅手段により増幅されたアナログ信号をデジタル信号に変換するアナログデジタル変換手段と、を有する信号処理装置における信号処理方法であって、
    前記画素部からリセットレベルのアナログ信号が出力された場合に、
    前記増幅手段が、前記増幅したリセットレベルのアナログ信号を前記参照信号が上回る度に、前記複数のゲインを切り替えて増幅する増幅工程と、
    前記アナログデジタル変換手段が、前記参照信号を用いて、前記増幅手段により増幅された前記リセットレベルのアナログ信号をそれぞれデジタル信号に変換するアナログデジタル変換工程と、
    を有することを特徴とする信号処理方法。
JP2017076819A 2017-04-07 2017-04-07 信号処理装置及び方法、撮像素子、及び撮像装置 Active JP6808564B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017076819A JP6808564B2 (ja) 2017-04-07 2017-04-07 信号処理装置及び方法、撮像素子、及び撮像装置
US15/944,203 US10560653B2 (en) 2017-04-07 2018-04-03 Image sensing apparatus and control method for performing analog-to-digital conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017076819A JP6808564B2 (ja) 2017-04-07 2017-04-07 信号処理装置及び方法、撮像素子、及び撮像装置

Publications (3)

Publication Number Publication Date
JP2018182458A JP2018182458A (ja) 2018-11-15
JP2018182458A5 JP2018182458A5 (ja) 2020-05-28
JP6808564B2 true JP6808564B2 (ja) 2021-01-06

Family

ID=63709968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017076819A Active JP6808564B2 (ja) 2017-04-07 2017-04-07 信号処理装置及び方法、撮像素子、及び撮像装置

Country Status (2)

Country Link
US (1) US10560653B2 (ja)
JP (1) JP6808564B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6909050B2 (ja) 2017-05-18 2021-07-28 キヤノン株式会社 固体撮像素子及び撮像装置
JP7254576B2 (ja) * 2019-03-26 2023-04-10 キヤノン株式会社 光電変換装置、信号処理回路、撮像システム、移動体
US11776088B2 (en) * 2020-03-11 2023-10-03 Samsung Electronics Co., Ltd. Electronic device generating image data and converting the generated image data and operating method of the electronic device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022862B2 (ja) 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
JP5893573B2 (ja) * 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
JP5978771B2 (ja) * 2012-05-31 2016-08-24 ソニー株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置
JP5813067B2 (ja) * 2012-12-20 2015-11-17 キヤノン株式会社 撮像装置の駆動方法、デジタル信号の補正方法、撮像装置、撮像システムの駆動方法、撮像システム
JP6478467B2 (ja) 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
JP6413235B2 (ja) * 2013-12-06 2018-10-31 株式会社ニコン 撮像素子および撮像装置
JP6529352B2 (ja) * 2015-06-17 2019-06-12 キヤノン株式会社 撮像装置及び撮像システム
US10340936B2 (en) * 2015-11-06 2019-07-02 Ams Sensors Belgium Bvba Analog-to-digital conversion and method of analog-to-digital conversion
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter

Also Published As

Publication number Publication date
US10560653B2 (en) 2020-02-11
US20180295307A1 (en) 2018-10-11
JP2018182458A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
JP5893550B2 (ja) 撮像装置及び撮像システム
JP5094498B2 (ja) 固体撮像装置及び撮像システム
JP4929075B2 (ja) 固体撮像装置およびその駆動方法、撮像装置
KR101000627B1 (ko) 반도체 장치 제어 방법, 신호 처리 방법, 반도체 장치 및전자 기기
JP6057931B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP6385192B2 (ja) 撮像装置、撮像システム及び撮像システムの駆動方法
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP6735582B2 (ja) 撮像素子およびその駆動方法、および撮像装置
US20170118433A1 (en) Solid-state image sensing device and electronic device
JP6530736B2 (ja) 撮像装置及びその制御方法
CN102984469B (zh) 固态图像拾取设备
JP2006340044A (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP7116599B2 (ja) 撮像装置、半導体装置及びカメラ
JP6643919B2 (ja) 信号処理装置及び方法、及び撮像装置
JP6896788B2 (ja) 撮像装置、撮像方法、コンピュータプログラム及び記憶媒体
JP6272085B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP6293321B2 (ja) 撮像装置及び撮像システム
JP6808564B2 (ja) 信号処理装置及び方法、撮像素子、及び撮像装置
JP5222068B2 (ja) 撮像装置
JP5953074B2 (ja) 撮像装置
US20230164456A1 (en) Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
JP7676160B2 (ja) 撮像装置、コンピュータプログラム及び記憶媒体
JP2019193085A (ja) 撮像素子及びその制御方法、及び撮像装置
US11284017B2 (en) Image pickup device and storage medium
JP2016039495A (ja) 撮像装置及びその制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201209

R151 Written notification of patent or utility model registration

Ref document number: 6808564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151