JP5177981B2 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP5177981B2
JP5177981B2 JP2006241797A JP2006241797A JP5177981B2 JP 5177981 B2 JP5177981 B2 JP 5177981B2 JP 2006241797 A JP2006241797 A JP 2006241797A JP 2006241797 A JP2006241797 A JP 2006241797A JP 5177981 B2 JP5177981 B2 JP 5177981B2
Authority
JP
Japan
Prior art keywords
circuit
switch
voltage value
amplifier
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006241797A
Other languages
English (en)
Other versions
JP2008064564A (ja
Inventor
真規 溝口
保博 鈴木
誠一郎 水野
洋夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2006241797A priority Critical patent/JP5177981B2/ja
Priority to EP07806740.2A priority patent/EP2060887A4/en
Priority to US12/440,178 priority patent/US8017901B2/en
Priority to PCT/JP2007/067297 priority patent/WO2008029840A1/ja
Priority to CNA2007800332077A priority patent/CN101512306A/zh
Publication of JP2008064564A publication Critical patent/JP2008064564A/ja
Priority to IL197436A priority patent/IL197436A0/en
Application granted granted Critical
Publication of JP5177981B2 publication Critical patent/JP5177981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)

Description

本発明は、入射光強度に応じた電圧値を出力する光検出装置に関するものである。
光検出装置の一種として、入射光強度に応じた量の電荷を発生するフォトダイオードと、このフォトダイオードで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧値を出力する積分回路と、積分回路の電圧値からオフセット誤差およびスイッチングノイズ（以下では両者を併せて「オフセット誤差等」という。）を除去するためのＣＤＳ（Correlated Double Sampling、相関二重サンプリング）回路と、を備えるものがある。
ＣＤＳ回路を備えた一般的な光検出装置の構成を図９に示す。この図に示される光検出装置３は、フォトダイオードＰＤｘ、フォトダイオード用スイッチＳＷｘ、積分回路３２、およびＣＤＳ回路３３を備える。ＣＤＳ回路３３は、第１電圧保持回路３４１、第２電圧保持回路３４２、および差動変換回路３５を含む。差動変換回路３５は、アンプおよび４個の抵抗器からなっている。なお、差動変換回路としては、例えば非特許文献１記載のものを用いることもできる。
図９に示される光検出装置３の動作について説明する。以下に説明する動作は、図示しない制御部による制御の下に行われる。図１０は、光検出装置３の動作を説明するタイミングチャートである。この図には、(a) 積分回路３２に含まれるリセット用スイッチＳＷ７の開閉、(b) フォトダイオードＰＤｘとともに設けられているフォトダイオード用スイッチＳＷｘの開閉、(c)第１保持回路３４１に含まれるスイッチＳＷ８１の開閉、(d) 第２保持回路３４２に含まれるスイッチＳＷ８２の開閉、(e)積分回路３２からの出力電圧値、(f) 第１保持回路３４１からの出力電圧値、および、(g) 第２保持回路３４２からの出力電圧値、が示されている。
図１０に示される各時刻の前後関係については「ｔ３１＜ｔ３２＜ｔ３３＜ｔ３４＜ｔ３５＜ｔ３６＜ｔ３７」である。時刻ｔ３２から時刻ｔ３５までの期間、積分回路３２は、リセット用スイッチＳＷ７が開いているので電荷蓄積可能状態となっているものの、フォトダイオード用スイッチＳＷｘが開いているのでフォトダイオードＰＤｘから電荷が入力することはなく、積分回路３２の容量素子Ｃｆには電荷が蓄積されない。しかし、積分回路３２からの出力電圧値は、リセット用スイッチＳＷ７が閉状態から開状態に転じた時刻ｔ３２後に単調に変化していき、やがて時刻ｔ３３前の或る時刻にオフセット誤差等により略一定電圧値（すなわちオフセット電圧値）に達する。
第２保持回路３４２において、時刻ｔ３３に閉じたスイッチＳＷ８２が時刻ｔ３４に開くと、時刻ｔ３４における積分回路３２の出力電圧値に応じた電圧値が第２保持回路３４２により保持され、時刻ｔ３４以降、その保持された電圧値が第２保持回路３４２から出力される。この出力される電圧値は、積分回路３２から出力されるオフセット電圧値を表す。
時刻ｔ３５から一定期間フォトダイオード用スイッチＳＷｘが閉じると、フォトダイオードＰＤｘで発生し該フォトダイオードＰＤｘの接合容量部に蓄積されていた電荷は、フォトダイオード用スイッチＳＷｘを経て積分回路３２へ入力して、積分回路３２の容量素子Ｃｆに蓄積される。そのため、積分回路３２から出力される電圧値は、容量素子Ｃｆに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。
第１保持回路３４１において、時刻ｔ３６に閉じたスイッチＳＷ８１が時刻ｔ３７に開くと、時刻ｔ３７における積分回路３２の出力電圧値に応じた電圧値が第１保持回路３４１により保持され、時刻ｔ３７以降、その保持された電圧値が第１保持回路３４１から出力される。この電圧値は、積分回路３２から出力されるオフセット電圧値が重畳された信号電圧値を表す。
第１保持回路３４１および第２保持回路３４２から出力された電圧値は差動変換回路３５に入力される。差動変換回路３５では、これら２つの電圧値の差に応じた電圧値が差動信号として出力される。出力される電圧値は、オフセット誤差等が除去された信号電圧値を表すこととなる。
TEXAS INSTRUMENTS社、ADS8482データシート、図８
上述の光検出装置３では、差動変換回路３５が４個の抵抗器を含むため、熱雑音が大きくなるという問題が生じる。熱雑音が大きくなると、信号電圧値のＳ／Ｎ比が低下してしまう。抵抗器の抵抗値を小さくすれば熱雑音は抑制されるが、その場合には差動変換回路３５に含まれるアンプの駆動能力を大きくする必要がある。アンプの駆動能力を大きくするとアンプの消費電力が増加し、その結果、光検出装置３としての消費電力が増加してしまうという問題が生じる。
本発明は、上記問題点を解決する為になされたものであり、消費電力の増加および熱雑音の発生を抑制することが可能な光検出装置を提供することを目的とする。
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、(2) フォトダイオードに一端が接続されたフォトダイオード用スイッチと、(3) フォトダイオード用スイッチの他端と接続され、フォトダイオードで発生しフォトダイオード用スイッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、(4) 第１および第２の入力端子ならびに第１および第２の出力端子を有するアンプと、第１、第２、第３および第４のスイッチと、第１、第２、第３および第４の容量素子とを含み、第１および第２のスイッチの一端が積分回路の出力端子に接続され、第１のスイッチの他端が第１の容量素子の一端に接続され、第２のスイッチの他端が第２の容量素子の一端に接続され、第１の容量素子の他端がアンプの第１の入力端子に接続され、第２の容量素子の他端がアンプの第２の入力端子に接続され、アンプの第１の入力端子とアンプの第１の出力端子との間に第３のスイッチおよび第３の容量素子が並列的に設けられ、アンプの第２の入力端子とアンプの第２の出力端子との間に第４のスイッチおよび第４の容量素子が並列的に設けられ、第１〜第４のスイッチの開閉状態を切り替えることによって、所定の時刻に積分回路から出力される電圧値と、所定の時刻以降に積分回路から出力される電圧値との差分に応じた信号値を出力するノイズ除去回路と、を備えることを特徴とする。
この光検出装置では、フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じると、該フォトダイオードで発生した電荷は、フォトダイオード用スイッチを経て積分回路に入力して蓄積され、当該蓄積されている電荷の量に応じた電圧値が積分回路から出力される。フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じる前には、オフセット誤差等によるオフセット電圧値が積分回路から出力される。所定の時刻にオフセット電圧値がノイズ除去回路に入力され、所定の時刻以降に、信号電圧値とオフセット電圧値とが重畳されたものがノイズ除去回路に入力される。すると、ノイズ除去回路は、ＣＤＳ回路として機能し、信号電圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を除去して、この除去で得られた信号電圧値を差動信号としてアンプの第１および第２の出力端子から出力する。したがって、この光検出装置の出力はＳ／Ｎ比が優れたものとなる。ノイズ除去回路は、抵抗器を要しない。そのため、熱雑音の発生を確実に抑制することができる。また、抵抗器を要しないので、アンプの駆動能力を大きくする必要がない。よって、消費電力の増加を抑制することができる。
また、本発明に係る光検出装置では、ノイズ除去回路は、電圧源と、一端が電圧源に接続されるとともに他端が第２のスイッチの他端に接続された電圧印加用スイッチとを更に含むのが好適である。この場合、ノイズ除去回路に含まれるアンプの出力レンジを広げることができる。
また、本発明に係る光検出装置は、ノイズ除去回路に含まれるアンプの第１および第２の出力端子から出力された差動電圧値をＡＤ変換するＡＤ変換回路を更に備えるのが好適である。この場合、ノイズ除去回路に含まれるアンプの第１および第２の出力端子から出力された差動電圧値をデジタル値に変換し、そのデジタル値を出力することができる。
また、本発明に係る光検出装置は、フォトダイオード用スイッチ、積分回路、ノイズ除去回路およびＡＤ変換回路それぞれの動作を制御する制御部を更に備えるのが好適である。例えば、複数組のフォトダイオードおよびフォトダイオード用スイッチに対して１組の積分回路およびノイズ除去回路を設けた場合、制御部が制御することで、複数のフォトダイオードを順次に積分回路に接続させ、オフセット誤差等が除去された信号値をノイズ除去回路から順次に出力させることができる。その結果、複数のフォトダイオードを１次元状または２次元状に配列させて、１次元画像または２次元画像を撮像することが可能となり、また、全体の回路規模を小さくすることも可能となる。
本発明に係る光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードと、フォトダイオードに一端が接続されたフォトダイオード用スイッチと、フォトダイオード用スイッチの他端と接続され、フォトダイオードで発生しフォトダイオード用スイッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、所定の時刻に積分回路から出力される電圧値と、所定の時刻以降に積分回路から出力される電圧値との差分に応じた信号値を出力する第１のノイズ除去回路と、第１および第２の入力端子ならびに第１および第２の出力端子を有するアンプと、第１、第２、第３および第４のスイッチと、第１、第２、第３および第４の容量素子とを含み、第１および第２のスイッチの一端が第１のノイズ除去回路の出力端子に接続され、第１のスイッチの他端が第１の容量素子の一端に接続され、第２のスイッチの他端が第２の容量素子の一端に接続され、第１の容量素子の他端がアンプの第１の入力端子に接続され、第２の容量素子の他端がアンプの第２の入力端子に接続され、アンプの第１の入力端子とアンプの第１の出力端子との間に第３のスイッチおよび第３の容量素子が並列的に設けられ、アンプの第２の入力端子とアンプの第２の出力端子との間に第４のスイッチおよび第４の容量素子が並列的に設けられ、第１〜第４のスイッチの開閉状態を切り替えることによって、所定の時刻に第１のノイズ除去回路から出力される電圧値と、所定の時刻以降に第１のノイズ除去回路から出力される電圧値との差分に応じた信号値を出力する第２のノイズ除去回路と、を備えることを特徴とする。
この光検出装置では、フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じると、該フォトダイオードで発生した電荷は、フォトダイオード用スイッチを経て積分回路に入力して蓄積され、当該蓄積されている電荷の量に応じた電圧値が積分回路から出力される。フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じる前には、オフセット誤差等によるオフセット電圧値が積分回路から出力される。所定の時刻にオフセット電圧値が第１のノイズ除去回路に入力され、所定の時刻以降に、信号電圧値とオフセット電圧値とが重畳されたものが第１のノイズ除去回路に入力される。すると、第１のノイズ除去回路は、ＣＤＳ回路として機能し、信号電圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を除去して、除去後の電圧値を出力する。第１のノイズ除去回路に接続された第２のノイズ除去回路もまた、ＣＤＳ回路として機能し、第１のノイズ除去回路の出力電圧値にオフセット電圧値が残存している場合には、この出力電圧値から残存したオフセット電圧値を除去し、除去後の信号電圧値を差動信号としてアンプの第１および第２の出力端子から出力する。したがって、この光検出装置の出力はＳ／Ｎ比が優れたものとなる。第１および第２のノイズ除去回路は、抵抗器を要しない。そのため、熱雑音の発生を確実に抑制することができる。また、抵抗器を要しないので、アンプの駆動能力を大きくする必要がない。よって、消費電力の増加を抑制することができる。
また、本発明に係る光検出装置では、第２のノイズ除去回路は、電圧源と、一端が電圧源に接続されるとともに他端が第２のスイッチの他端に接続された電圧印加用スイッチとを更に含むのが好適である。この場合、第２のノイズ除去回路に含まれるアンプの出力レンジを広げることができる。
また、本発明に係る光検出装置は、第２のノイズ除去回路に含まれるアンプの第１および第２の出力端子から出力された差動電圧値をＡＤ変換して出力するＡＤ変換回路を更に備えるのが好適である。この場合、第２のノイズ除去回路に含まれるアンプの第１および第２の出力端子から出力された差動電圧値をデジタル値に変換し、そのデジタル値を出力することができる。
また、本発明に係る光検出装置は、フォトダイオード用スイッチ、積分回路、第１のノイズ除去回路、第２のノイズ除去回路およびＡＤ変換回路それぞれの動作を制御する制御部を更に備えるのが好適である。この場合、複数のフォトダイオードを１次元状または２次元状に配列させて、１次元画像または２次元画像を撮像することが可能となり、また、全体の回路規模を小さくすることも可能となる。
本発明によれば、消費電力を増加および熱雑音の発生を抑制することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
まず、本発明に係る光検出装置の第１実施形態について説明する。図１は、第１実施形態に係る光検出装置１の構成図である。この図に示される光検出装置１は、２次元画像を撮像することができるものであって、光検出部１１、Ｍ個の積分回路１２１〜１２Ｍ、Ｍ個のノイズ除去回路１３１〜１３Ｍ、Ｍ個のＡＤ変換回路１４１〜１４Ｍ、および制御部１９を備える。ここで、Ｍは２以上の整数である。また、以下に現れるＮは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。Ｍ個の積分回路１２１〜１２Ｍは共通の構成を有している。Ｍ個のノイズ除去回路１３１〜１３Ｍは共通の構成を有している。また、Ｍ個のＡＤ変換回路１４１〜１４Ｍは共通の構成を有している。
光検出部１１は、Ｍ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,ＮおよびＭ×Ｎ個のフォトダイオード用スイッチＳＷ１,１〜ＳＷＭ,Ｎを含み、フォトダイオードＰＤｍ,ｎおよびフォトダイオード用スイッチＳＷｍ,ｎを組として、これらがＭ行Ｎ列に２次元配列されている。各フォトダイオードＰＤｍ,ｎは入射光強度に応じた量の電荷を発生するものであって、第ｍ行第ｎ列に位置している。各フォトダイオードＰＤｍ,ｎにはフォトダイオード用スイッチＳＷｍ,ｎの一端が接続されており、このフォトダイオード用スイッチＳＷｍ,ｎの他端は配線Ｌｍに接続されている。
各積分回路１２ｍは、配線Ｌｍを介してフォトダイオード用スイッチＳＷｍ,ｎの他端と接続されており、フォトダイオード用スイッチＳＷｍ,ｎおよび配線Ｌｍを経て入力した電荷を蓄積して、当該蓄積電荷量に応じた電圧値をノイズ除去回路１３ｍへ出力する。各ノイズ除去回路１３ｍは、所定の時刻に積分回路１２ｍから出力される電圧値と、この所定の時刻以降、積分回路１２ｍから出力される電圧値との差に応じた電圧値をＡＤ変換回路１４ｍへ出力する。
各ＡＤ変換回路１４ｍは、ノイズ除去回路１３ｍに含まれるアンプＡ３の負側の差動出力端子（第１の出力端子）および正側の差動出力端子（第２の出力端子）から出力される差動電圧値を入力し、その差動電圧値（アナログ値）をデジタル値に変換して、そのデジタル値を出力する。制御部１９は、光検出部１１に含まれるＭ×Ｎ個のフォトダイオード用スイッチＳＷ１,１〜ＳＷＭ,Ｎ、Ｍ個の積分回路１２１〜１２Ｍ、Ｍ個のノイズ除去回路１３１〜１３Ｍ、およびＭ個のＡＤ変換回路１４１〜１４Ｍそれぞれの動作を制御する。
図２は、第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤｍ,ｎ、フォトダイオード用スイッチＳＷｍ,ｎ、積分回路１２ｍ、ノイズ除去回路１３ｍおよびＡＤ変換回路１４ｍの回路図である。なお、この図には、光検出部１１に含まれるＭ×Ｎ個のフォトダイオードＰＤ１,１〜ＰＤＭ,ＮおよびＭ×Ｎ個のフォトダイオード用スイッチＳＷ１,１〜ＳＷＭ,Ｎのうち、第ｍ行第ｎ列に位置するフォトダイオードＰＤｍ,ｎおよびフォトダイオード用スイッチＳＷｍ,ｎが代表して示されている。
各積分回路１２ｍは、アンプＡ２、リセット用スイッチＳＷ２、Ｋ個の容量素子Ｃｆ１〜ＣｆＫおよびＫ個のスイッチＳＷｆ１〜ＳＷｆＫを備える。ここで、Ｋは２以上の整数であり、以下に現れるｋは１以上Ｋ以下の任意の整数である。容量素子Ｃｆｋの一端はアンプＡ２の反転入力端子に接続されており、容量素子Ｃｆｋの他端はスイッチＳＷｆｋを介してアンプＡ２の出力端子に接続されている。容量素子ＣｆｋおよびスイッチＳＷｆｋを組として、これらがアンプＡ２の反転入力端子と出力端子との間に並列的に接続されている。リセット用スイッチＳＷ２は容量素子ＣｆｋおよびスイッチＳＷｆｋの各組と並列的に接続されて、アンプＡ２の反転入力端子と出力端子との間に設けられている。アンプＡ２の反転入力端子は配線Ｌｍと接続され、アンプＡ２の非反転入力端子には所定電圧値が入力されている。スイッチＳＷｆ１〜ＳＷｆＫのうちいずれのスイッチが閉じているかによって、アンプＡ２の非反転入力端子と出力端子との間の帰還容量部の容量値が決定される。
積分回路１２ｍは、リセット用スイッチＳＷ２が開いているときには、フォトダイオードＰＤｍ,ｎで発生しフォトダイオード用スイッチＳＷｍ,ｎおよび配線Ｌｍを経て入力した電荷を、容量素子Ｃｆｋに蓄積し、容量素子Ｃｆｋに蓄積されている電荷の量に応じた電圧値を出力する。一方、積分回路１２ｍは、リセット用スイッチＳＷ２が閉じることにより、容量素子Ｃｆｋが放電されて、電圧値が初期化される。
各ノイズ除去回路１３ｍは、アンプＡ３、スイッチＳＷ３１（第１のスイッチ）、スイッチＳＷ３２（第２のスイッチ）、スイッチＳＷ３３（第３のスイッチ）、スイッチＳＷ３４（第４のスイッチ）、スイッチＳＷ３５（電圧印加用スイッチ）、容量素子Ｃ３１（第１の容量素子）、容量素子Ｃ３２（第２の容量素子）、容量素子Ｃ３３（第３の容量素子）、容量素子Ｃ３４（第４の容量素子）および電源Ｖ３を備える。スイッチＳＷ３１およびスイッチＳＷ３２の一端は積分回路１２ｍの出力端子に接続されている。スイッチＳＷ３１の他端は容量素子Ｃ３１の一端に接続され、スイッチＳＷ３２の他端は容量素子Ｃ３２の一端に接続されている。容量素子Ｃ３１の他端はアンプＡ３の正側の差動入力端子（第１の入力端子）に接続され、容量素子Ｃ３２の他端はアンプＡ３の負側の差動入力端子（第２の入力端子）に接続されている。スイッチＳＷ３３および容量素子Ｃ３３は、互いに並列的に接続されて、アンプＡ３の正側の差動入力端子と負側の差動出力端子（第１の出力端子）との間に設けられている。スイッチＳＷ３４および容量素子Ｃ３４は、互いに並列的に接続されて、アンプＡ３の負側の差動入力端子と正側の差動出力端子（第２の出力端子）との間に設けられている。電源Ｖ３はスイッチＳＷ３５の一端と接続されており、このスイッチＳＷ３５の他端は容量素子Ｃ３２の一端と接続されている。
ノイズ除去回路１３ｍでは、所定の時刻に積分回路１２ｍから出力される電圧値が取り込まれる。そして、この所定の時刻以降、スイッチＳＷ３３が閉状態から開状態に転じ、さらにスイッチＳＷ３１が開状態から閉状態に転じることで、積分回路１２ｍから出力される電圧値の変動分に応じた量の電荷がアンプＡ３の正側の差動入力端子に入力されることとなる。第１実施形態では、スイッチＳＷ３１が最初に閉状態から開状態に転じた時刻を、所定の時刻とする。
また、ノイズ除去回路１３ｍでは、スイッチＳＷ３２が閉状態から開状態に転じた時刻にも積分回路１２ｍから出力される電圧値が取り込まれる。その後、スイッチＳＷ３４が閉状態から開状態に転じ、さらにスイッチＳＷ３５が開状態から閉状態に転じることで、電源Ｖ３の電圧値と取り込んだ電圧値との差分がアンプＡ３の負側の差動入力端子に入力されることとなる。
アンプＡ３は、正側の差動入力端子の入力電圧値と負側の差動入力端子の入力電圧値との差を、中心電圧値に対して対称的にスイングする差動信号として負側の差動出力端子および正側の差動出力端子から出力する。例えば、中心電圧値が２．５ＶであるアンプＡ３において、負側の差動入力端子の入力電圧値が２．２Ｖであり、正側の差動入力端子の入力電圧値が３Ｖであるとすると、負側の差動出力端子からの出力電圧値は２．１Ｖとなり、正側の差動出力端子からの出力電圧値は２．９Ｖとなる。
次に、第１実施形態に係る光検出装置１の動作について説明する。以下に説明する動作は、制御部１９による制御の下に行われる。図３は、第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。この図には、第１実施形態の動作として、(a) 積分回路１２ｍに含まれるリセット用スイッチＳＷ２の開閉、(b) フォトダイオードＰＤｍ,ｎに対応して設けられているフォトダイオード用スイッチＳＷｍ,ｎの開閉、(c)ノイズ除去回路１３ｍに含まれるスイッチＳＷ３１の開閉、(d) ノイズ除去回路１３ｍに含まれるスイッチＳＷ３２の開閉、(e) ノイズ除去回路１３ｍに含まれるスイッチＳＷ３３およびスイッチＳＷ３４の開閉、(f) ノイズ除去回路１３ｍに含まれるスイッチＳＷ３５の開閉、(g) 積分回路１２ｍからの出力電圧値、(h) ノイズ除去回路１３ｍに含まれるアンプＡ３の正側の差動出力端子からの出力電圧値、および、(i) ノイズ除去回路１３ｍに含まれるアンプＡ３の負側の差動出力端子からの出力電圧値、が示されている。各時刻の前後関係については「ｔ１１＜ｔ１２＜ｔ１３＜ｔ１４＜ｔ１５＜ｔ１６＜ｔ１７」である。
第１実施形態では、図３(a)〜(i)に示されるように動作する。すなわち、時刻ｔ１１に積分回路１２ｍに含まれるリセット用スイッチＳＷ２が閉じて、容量素子Ｃｆｋが放電され、積分回路１２ｍからの出力電圧値が初期化される。時刻ｔ１１にノイズ除去回路１３ｍに含まれるスイッチＳＷ３３およびスイッチＳＷ３４が閉じて、容量素子Ｃ３３および容量素子Ｃ３４が放電され、ノイズ除去回路１３ｍからの出力電圧値が初期化される。時刻ｔ１２にノイズ除去回路１３ｍに含まれるスイッチＳＷ３２が開き、時刻ｔ１３に積分回路１２ｍに含まれるリセット用スイッチＳＷ２が開き、時刻ｔ１４にノイズ除去回路１３ｍに含まれるスイッチＳＷ３１が開く。その後、時刻ｔ１５から一定期間、フォトダイオード用スイッチＳＷｍ,ｎが閉じて、フォトダイオードＰＤｍ,ｎで発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷は、フォトダイオード用スイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力される。時刻ｔ１６にノイズ除去回路１３ｍに含まれるスイッチＳＷ３３およびスイッチＳＷ３４が開き、時刻ｔ１７にノイズ除去回路１３ｍに含まれるスイッチＳＷ３１およびスイッチＳＷ３５が閉じる。
積分回路１２ｍが電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ２が開く時刻ｔ１３である。時刻ｔ１３から時刻ｔ１５までの期間、積分回路１２ｍは、リセット用スイッチＳＷ２が開いているので電荷蓄積可能状態となっているものの、フォトダイオード用スイッチＳＷｍ,ｎが開いているのでフォトダイオードＰＤｍ,ｎから電荷が入力することはなく、容量素子Ｃｆｋには電荷が蓄積されない。しかし、オフセット誤差等により、積分回路１２ｍからの出力電圧値は時刻ｔ１３後に単調に変化していき、やがて時刻ｔ１４前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。
ノイズ除去回路１３ｍにおいて、時刻ｔ１２にスイッチＳＷ３２が閉状態から開状態に転じる。これにより、時刻ｔ１２に積分回路１２ｍから出力された電圧値に応じた量の電荷が、容量素子Ｃ３２に蓄積される。時刻ｔ１２において積分回路１２ｍは初期化された状態であるから、容量素子Ｃ３２に蓄積される電荷は初期化された積分回路１２ｍの電圧値（以下、「リセット電圧値」という）に応じた量である。このようにして、リセット電圧値がノイズ除去回路１３ｍに取り込まれる。
ノイズ除去回路１３ｍにおいて、時刻ｔ１４にスイッチＳＷ３１が閉状態から開状態に転じると、その時刻ｔ１４（所定の時刻）に積分回路１２ｍから出力されている電圧値に応じた量の電荷が、容量素子Ｃ３１に蓄積される。時刻ｔ１４において積分回路１２ｍはオフセット電圧値を出力しているから、容量素子Ｃ３１に蓄積される電荷量は、オフセット電圧値に応じた量である。このようにして、オフセット電圧値がノイズ除去回路１３ｍに取り込まれる。
時刻ｔ１５から一定期間、フォトダイオード用スイッチＳＷｍ,ｎが閉じて、フォトダイオードＰＤｍ,ｎで発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷は、フォトダイオード用スイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力される。積分回路１２ｍは、容量素子Ｃｆｋに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳された電圧値を出力する。
ノイズ除去回路１３ｍにおいて、時刻ｔ１６にスイッチＳＷ３３が開き、時刻ｔ１７にスイッチＳＷ３１が閉じると、時刻ｔ１７に積分回路１２ｍから出力されている電圧値が容量素子Ｃ３１に入力される。すると、この電圧値に応じた電荷量と、既に容量素子Ｃ３１に蓄積された電荷量との差分が容量素子Ｃ３３に蓄積される。そして、アンプＡ３の正側の差動入力端子には、容量素子Ｃ３３に蓄積された電荷量に応じた電圧値が入力される。この電圧値は、信号電圧値およびオフセット電圧値が重畳された電圧値と、オフセット電圧値との差、すなわち信号電圧値となる。このように、ノイズ除去回路１３ｍはＣＤＳ回路として機能する。
ノイズ除去回路１３ｍにおいて、時刻ｔ１６にスイッチＳＷ３４が開き、時刻ｔ１７にスイッチＳＷ３５が閉じると、電源Ｖ３の電圧値が容量素子Ｃ３２に入力される。すると、電源Ｖ３の電圧値に応じた電荷量と、既に容量素子Ｃ３２に蓄積された電荷量との差分が容量素子Ｃ３４に蓄積される。そして、アンプＡ３の負側の差動入力端子には、容量素子Ｃ３４に蓄積された電荷量に応じた電圧値が入力される。この電圧値は、電源Ｖ３の電圧値とリセット電圧値との差分に応じたものとなる。
ノイズ除去回路１３ｍにおいて、時刻ｔ１７以降、アンプＡ３の正側の差動入力端子の入力電圧値と負側の差動入力端子の入力電圧値との差分に応じた電圧値の信号が、アンプＡ３の負側の差動出力端子および正側の差動出力端子から出力される。アンプＡ３には中心電圧値が設定されており、正側の差動出力端子および負側の差動出力端子から出力される電圧値は下記（１）式および（２）式で表すことができる。ここで、正側の差動出力端子からの出力電圧値をＶｏ＋とし、負側の差動出力端子からの出力電圧値をＶｏ−とし、正側の差動入力端子の入力電圧値をＶｉ＋とし、負側の差動入力端子の入力電圧値をＶｉ−とし、アンプＡ３の中心電圧値をＶｃｏｍとする。

Ｖｏ＋＝（Ｖｉ＋−Ｖｉ−）÷２＋Ｖｃｏｍ ・・・（１）
Ｖｏ−＝−（Ｖｉ＋−Ｖｉ−）÷２＋Ｖｃｏｍ ・・・（２）
正側の差動入力端子の入力電圧値Ｖｉ＋は、信号電圧値である。負側の差動入力端子の入力電圧値Ｖｉ−は、電源Ｖ３の電圧値とリセット電圧値との差分に応じたものである。したがって、上記（１）式および（２）式で表される正側の差動出力端子からの出力電圧値Ｖｏ＋および負側の差動出力端子からの出力電圧値Ｖｏ−は、オフセット誤差等が除去されて、Ｓ／Ｎ比が優れたものとなる。時刻ｔ１７より後の或る時刻にノイズ除去回路１３ｍから出力される電圧値は、ＡＤ変換回路１４ｍへ出力されて、ＡＤ変換回路１４ｍによりＡＤ変換される。
以上のようにして第ｎ列のＭ個のフォトダイオードＰＤ１,ｎ〜ＰＤＭ,ｎについての並列的な処理が終わると、次の列のＭ個のフォトダイオードＰＤ１,ｎ＋１〜ＰＤＭ,ｎ＋１についての並列的な処理が同様に行われる。このようにして、各列のＭ個のフォトダイオードＰＤ１,ｎ〜ＰＤＭ,ｎについての処理が繰り返し行われる。
第ｍ行についてみると、Ｎ個のフォトダイオード用スイッチＳＷｍ,１〜ＳＷｍ,Ｎが順次に閉じることで、Ｎ個のフォトダイオードＰＤｍ,１〜ＰＤｍ,Ｎが順次に積分回路１２ｍに接続される。各フォトダイオードＰＤｍ,ｎは一定周期で積分回路１２ｍに接続される期間を有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオードＰＤｍ,ｎの接合容量部に蓄積されていた電荷はフォトダイオード用スイッチＳＷｍ,ｎおよび配線Ｌｍを経て積分回路１２ｍへ入力される。
したがって、この光検出装置１は、オフセット誤差等が除去されてＳ／Ｎ比が優れた１次元画像または２次元画像を撮像することができ、また、全体の回路規模を小さくすることができる。
この光検出装置１では、電源Ｖ３およびスイッチＳＷ３５をノイズ除去回路１３ｍに備えることで、ノイズ除去回路１３ｍの出力電圧値のレンジを広げている。図４は、第１実施形態に係るノイズ除去回路１３ｍの動作を説明するタイミングチャートである。この図には、第１実施形態の動作として、(a) ノイズ除去回路１３ｍに含まれるアンプＡ３の正側の差動出力端子からの出力電圧値が示されている。また、ノイズ除去回路１３ｍが電源Ｖ３およびスイッチＳＷ３５を備えない場合の動作として、(b) ノイズ除去回路１３ｍに含まれるアンプＡ３の正側の差動出力端子からの出力電圧値が示されている。
電源Ｖ３の電圧値Ｖ３を２．２Ｖとし、アンプＡ３の中心電圧値Ｖｃｏｍを２．５Ｖとし、アンプＡ３の正側の差動入力端子の入力電圧値Ｖｉ＋を０．２Ｖ〜４．２Ｖとした場合、図４(a)に示されるように、正側の差動出力端子からの出力電圧値Ｖｏ＋は１．５Ｖ〜３．５Ｖとなる。この値は、先に述べた（１）式から算出される。また、（１）式によれば、正側の差動入力端子の入力電圧値Ｖｉ＋が０Ｖのとき、正側の差動出力端子からの出力電圧値Ｖｏ＋は１．４Ｖである。つまり、アンプＡ３の正側の差動出力端子では１．４Ｖ以上の出力が可能である。なお、アンプＡ３の負側の差動出力端子の出力レンジも上記（２）式を用いて算出できる。負側の差動出力端子では３．６Ｖ以下の出力が可能である。
一方、ノイズ除去回路１３ｍに電源Ｖ３およびスイッチＳＷ３５が含まれない場合、アンプＡ３の負側の差動入力端子にはリセット電圧値が入力されることとなる。リセット電圧値はほぼ０Ｖであるため、正側の差動出力端子および負側の差動出力端子からの出力電圧値は下記（３）式および（４）式で表すことができる。ここで、上記（１）式および（２）式と同様に、正側の差動出力端子からの出力電圧値をＶｏ＋とし、負側の差動出力端子からの出力電圧値をＶｏ−とし、正側の差動入力端子の入力電圧値をＶｉ＋とし、負側の差動入力端子の入力電圧値をＶｉ−とし、アンプＡ３の中心電圧値をＶｃｏｍとする。

Ｖｏ＋＝Ｖｉ＋÷２＋Ｖｃｏｍ ・・・（３）
Ｖｏ−＝−Ｖｉ＋÷２＋Ｖｃｏｍ ・・・（４）
上記（３）式において、アンプＡ３の中心電圧値Ｖｃｏｍを２．５Ｖとし、アンプＡ３の正側の差動入力端子の入力電圧値Ｖｉ＋を０．２Ｖ〜４．２Ｖとした場合、図４(b)に示されるように、正側の差動出力端子からの出力電圧値Ｖｏ＋は２．６Ｖ〜４．６Ｖとなる。また、（３）式によれば、正側の差動入力端子の入力電圧値Ｖｉ＋が０Ｖのとき、正側の差動出力端子からの出力電圧値Ｖｏ＋は２．５Ｖである。つまり、アンプＡ３の正側の差動出力端子では２．５Ｖ未満の出力は不可能である。なお、アンプＡ３の負側の差動出力端子の出力レンジについては上記（４）式を用いて算出できる。負側の差動出力端子では２．５Ｖを超える出力が不可能である。
ノイズ除去回路１３ｍに電源Ｖ３およびスイッチＳＷ３５を備えない場合の動作と対比することで判るように、第１実施形態では、ノイズ除去回路１３ｍに電源Ｖ３およびスイッチＳＷ３５を備えることにより、ノイズ除去回路１３ｍに含まれるアンプＡ３の正側の差動出力端子および負側の差動出力端子の出力レンジが拡大されている。
また、この光検出装置１では、ノイズ除去回路１３ｍをＣＤＳ回路として機能させないようにすることができる。図５は、ノイズ除去回路１３ｍをＣＤＳ回路として機能させない場合における、光検出装置１の動作を説明するタイミングチャートである。この図に示される時刻ｔ１１〜ｔ１３，ｔ１５〜ｔ１７は、図３に示される時刻ｔ１１〜ｔ１３，ｔ１５〜ｔ１７と同一である。図５(a)〜(f)は図３(a)〜(f)とほぼ同一であるが、図５(c)に示されるスイッチＳＷ３１が時刻ｔ１２で開く点において、図３と異なっている。スイッチＳＷ３１が時刻ｔ１２に開くと、容量素子Ｃ３２にはリセット電圧値に応じた量の電荷が蓄積される。時刻ｔ１６にスイッチＳＷ３３が開き、時刻ｔ１７にスイッチＳＷ３１が閉じると、オフセット電圧値が重畳された信号電圧値とリセット電圧値との差分がアンプＡ３の正側の差動入力端子に入力される。この場合、アンプＡ３の負側の差動出力端子および正側の差動出力端子は、図５(ｈ)及び(i)に示されるように、オフセット電圧値が重畳された信号電圧値に応じた差動信号を出力することとなる。このように、スイッチＳＷ３１を閉じるタイミングを変えることによって、ノイズ除去回路１３ｍをＣＤＳ回路として機能させないようにすることができる。よって、オフセット電圧値の除去を要しない場合にも対応することができる。
（第２実施形態）
次に、本発明に係る光検出装置の第２実施形態について説明する。図６は、第２実施形態に係る光検出装置２の回路図である。この図に示される光検出装置２は、フォトダイオードＰＤ、フォトダイオード用スイッチＳＷ、積分回路２２、第１のノイズ除去回路２５、第２のノイズ除去回路２３、ＡＤ変換回路２４、および制御部２９を備える。フォトダイオード用スイッチＳＷと積分回路２２の入力端とは配線Ｌにより接続されている。フォトダイオードＰＤ、フォトダイオード用スイッチＳＷおよび積分回路２２それぞれの構成は、第１実施形態の場合と同様である。
第１のノイズ除去回路２５は、アンプＡ５、容量素子Ｃ５、スイッチＳＷ５および電源Ｖ５を備える。容量素子Ｃ５の一端は積分回路２２の出力端子に接続され、容量素子Ｃ５の他端はアンプＡ５の非反転入力端子に接続されている。アンプＡ５の反転入力端子はアンプＡ５の出力端子に接続されている。電源Ｖ５はスイッチＳＷ５の一端と接続されており、このスイッチＳＷ５の他端はアンプＡ５の非反転入力端子に接続されている。
第１のノイズ除去回路２５では、所定の時刻に積分回路２２から出力される電圧値が取り込まれる。そして、この所定の時刻以降、積分回路２２から出力される電圧値の変動分に応じた量の電荷がアンプＡ５の非反転入力端子に入力される。第２実施形態では、スイッチＳＷ５が最初に閉状態から開状態に転じた時刻を、所定の時刻とする。
第２のノイズ除去回路２３の構成は、第１実施形態におけるノイズ除去回路１３ｍとほぼ同様である。ただし、ノイズ除去回路１３ｍではスイッチＳＷ３１およびスイッチＳＷ３２の一端が積分回路１２ｍの出力端子に接続されているのに対して、第２のノイズ除去回路２３ではスイッチＳＷ３１およびスイッチＳＷ３２の一端が第１のノイズ除去回路２５の出力端子に接続されている点で異なる。
制御部２９は、フォトダイオードＰＤとともに設けられるフォトダイオード用スイッチＳＷ、積分回路２２、第１のノイズ除去回路２５、第２のノイズ除去回路２３、およびＡＤ変換回路２４それぞれの動作を制御する。
第２実施形態においては、第１のノイズ除去回路２５は、積分回路２２から出力されるオフセット電圧値が重畳された信号電圧値から、オフセット電圧値を除去したものを出力する。第２のノイズ除去回路２３では、第１のノイズ除去回路２５から出力される電圧値からオフセット電圧値の残存分を除去したものをアンプＡ３の正側の差動入力端子に入力し、電源Ｖ３の電圧値から初期化された積分回路２２の電圧値を差し引いたものをアンプＡ３の負側の差動入力端子に入力する。アンプＡ３の正側の差動出力端子および負側の差動出力端子は、負側の差動入力端子の入力電圧値と正側の差動入力端子の入力電圧値との差に応じた差動信号を出力する。また、ＡＤ変換回路２４は、この第２のノイズ除去回路２３から出力される差動信号の電圧値をデジタル値に変換して、そのデジタル値を出力する。
なお、１組のフォトダイオードＰＤおよびフォトダイオード用スイッチＳＷに対して１組の積分回路２２、第１のノイズ除去回路２５、第２のノイズ除去回路２３およびＡＤ変換回路２４が設けられていてもよいが、第１実施形態の場合と同様に複数組のフォトダイオードＰＤおよびフォトダイオード用スイッチＳＷに対して１組の積分回路２２、第１のノイズ除去回路２５、第２のノイズ除去回路２３、およびＡＤ変換回路２４が設けられているほうが好ましい。
次に、第２実施形態に係る光検出装置２の動作について説明する。以下に説明する動作は、制御部２９による制御の下に行われる。図７は、第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。なお、フォトダイオードＰＤ、フォトダイオード用スイッチＳＷ、積分回路２２、第１のノイズ除去回路２５、第２のノイズ除去回路２３およびＡＤ変換回路２４それぞれが１つずつ設けられているものとして、光検出装置２の動作について説明する。
この図には、(a)積分回路２２に含まれるリセット用スイッチＳＷ２の開閉、(b) フォトダイオードＰＤに対応して設けられているフォトダイオード用スイッチＳＷの開閉、(c) 第１のノイズ除去回路２５に含まれるスイッチＳＷ５の開閉、(d)第２のノイズ除去回路２３に含まれるスイッチＳＷ３１の開閉、(e)第２のノイズ除去回路２３に含まれるスイッチＳＷ３２の開閉、(ｆ)第２のノイズ除去回路２３に含まれるスイッチＳＷ３３およびスイッチＳＷ３４の開閉、(g) 第２のノイズ除去回路２３に含まれるスイッチＳＷ３５の開閉、(h)積分回路２２からの出力電圧値、(i) 第２のノイズ除去回路２３に含まれるアンプＡ３の正側の差動出力端子からの出力電圧値、および、(j) 第２のノイズ除去回路２３に含まれるアンプＡ３の負側の差動出力端子からの出力電圧値、が示されている。各時刻の前後関係については「ｔ２１＜ｔ２２＜ｔ２３＜ｔ２４＜ｔ２５＜ｔ２６＜ｔ２７」である。
積分回路２２において、時刻ｔ２１から時刻ｔ２３までの期間、積分回路２２に含まれるリセット用スイッチＳＷ２が閉じていて、容量素子Ｃｆｋが放電され、積分回路２２からの出力電圧値が初期化される。第１のノイズ除去回路２５において、スイッチＳＷ５が時刻ｔ２１に閉じ、時刻ｔ２４に開き、時刻ｔ２７に閉じる。第２のノイズ除去回路２３において、時刻ｔ２１にスイッチＳＷ３１〜ＳＷ３４が閉じ、時刻ｔ２２にスイッチＳＷ３２が開き、時刻ｔ２４にスイッチＳＷ３１が開き、時刻ｔ２６にスイッチＳＷ３３およびスイッチＳＷ３４が開き、時刻ｔ２７にスイッチＳＷ３１およびスイッチＳＷ３５が閉じる。また、時刻ｔ２５から一定期間、フォトダイオード用スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷が、フォトダイオード用スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力される。
積分回路２２が電荷蓄積可能状態となる時刻は、リセット用スイッチＳＷ２が開く時刻ｔ２３である。第１のノイズ除去回路２５が積分回路１２ｍから出力された電圧値を取り込む時刻は、スイッチＳＷ５が最初に閉状態から開状態に転じた時刻ｔ２４である。また、第２のノイズ除去回路２３が第１のノイズ除去回路２５から出力された電圧値を取り込む時刻は、スイッチＳＷ３１が最初に閉状態から開状態に転じた時刻ｔ２４である。
時刻ｔ２３から時刻ｔ２５までの期間、積分回路２２は、リセット用スイッチＳＷ２が開いているので電荷蓄積可能状態となっているものの、フォトダイオード用スイッチＳＷが開いているのでフォトダイオードＰＤから電荷が入力することはなく、容量素子Ｃｆｋには電荷が蓄積されていない。しかし、オフセット誤差等により、積分回路２２からの出力電圧値は時刻ｔ２３後に単調に変化していき、やがて時刻ｔ２４前の或る時刻に略一定電圧値（すなわち、オフセット電圧値）に達する。時刻ｔ２４にスイッチＳＷ５およびスイッチＳＷ３１が開いて、第１のノイズ除去回路２５および第２のノイズ除去回路２３がオフセット電圧値を取り込む。
第２のノイズ除去回路２３において、時刻ｔ２２にスイッチＳＷ３２が開くと、時刻ｔ２２における積分回路２２の出力電圧値に応じた電圧値が第２のノイズ除去回路２３に取り込まれる。この取り込まれる電圧値は、初期化された積分回路２２の電圧値（以下、「リセット電圧値」という）を表す。時刻ｔ２６にスイッチＳＷ３４が開いて、時刻ｔ２７にスイッチＳＷ３５が閉じると、電源Ｖ３の電圧値とリセット電圧値との差に応じた電圧値がノイズ除去回路１３ｍのアンプＡ３の負側の差動入力端子に入力される。
時刻ｔ２５から一定期間、フォトダイオード用スイッチＳＷが閉じて、フォトダイオードＰＤで発生し該フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、フォトダイオード用スイッチＳＷおよび配線Ｌを経て積分回路２２へ入力して、積分回路２２の容量素子Ｃｆｋに蓄積される。そして、積分回路２２から出力される電圧値は、容量素子Ｃｆｋに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。
第１のノイズ除去回路２５において、時刻ｔ２７にスイッチＳＷ５が閉じると、積分回路１２ｍから出力される電圧値と、先に取り込んだオフセット電圧値との差に応じた電圧値がアンプＡ５から出力される。このように、第１のノイズ除去回路２５はＣＤＳ回路として機能する。第２のノイズ除去回路２３において、時刻ｔ２６にスイッチＳＷ３３が開き、時刻ｔ２７にスイッチＳＷ３１が閉じると、第１のノイズ除去回路２５から出力される電圧値と、先に取り込んだオフセット電圧値との差に応じた電圧値がアンプＡ３の正側の差動入力端子に入力される。アンプＡ３の正側の差動入力端子に入力される電圧値は、信号電圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を充分に除去したものであり、すなわち信号電圧値である。このように、第２のノイズ除去回路２３はＣＤＳ回路として機能する。
時刻ｔ２７以降、アンプＡ３の正側の差動入力端子の入力電圧値と負側の差動入力端子の入力電圧値との差分に応じた差動信号が、アンプＡ３の負側の差動出力端子および正側の差動出力端子から出力される。アンプＡ３には中心電圧値が設定されており、負側の差動出力端子および正側の差動出力端子から出力される電圧値は、第１実施形態と同様に、上記（１）式および（２）式で表すことができる。正側の差動入力端子の入力電圧値Ｖｉ＋は、信号電圧値である。負側の差動入力端子の入力電圧値Ｖｉ−は、電源Ｖ３の電圧値とリセット電圧値との差分に応じたものである。したがって、上記（１）式および（２）式で表されるアンプＡ３の正側の差動出力端子からの出力電圧値Ｖｏ＋および負側の差動出力端子からの出力電圧値Ｖｏ−は、オフセット誤差等が除去されて、Ｓ／Ｎ比が優れたものとなる。
なお、この光検出装置２では、第１のノイズ除去回路２５および第２のノイズ除去回路２３をＣＤＳ回路として機能させないようにすることができる。図８は、第１のノイズ除去回路２５および第２のノイズ除去回路２３をＣＤＳ回路として機能させない場合における、光検出装置２の動作を説明するタイミングチャートである。この図に示される時刻ｔ２１〜ｔ２２，ｔ２５〜ｔ２７は図７に示される時刻ｔ２１〜ｔ２２，ｔ２５〜ｔ２７と同一である。図８(a)〜(g)は図７(a)〜(g)とほぼ同一であるが、図８(c)および図８(d)に示される第１のノイズ除去回路２５のスイッチＳＷ５および第２のノイズ除去回路２３のスイッチＳＷ３１がｔ２２で開く点において、図７と異なっている。スイッチＳＷ５およびスイッチＳＷ３１が時刻ｔ２２に開き、時刻ｔ２６にスイッチＳＷ３３が開き、時刻ｔ２７にスイッチＳＷ５およびスイッチＳＷ３１が閉じると、オフセット電圧値が重畳された信号電圧値とリセット電圧値との差分がアンプＡ３の正側の差動入力端子に入力される。この場合、アンプＡ３の負側の差動出力端子および正側の差動出力端子は、図８(i)及び(j)に示されるように、オフセット電圧値が重畳された信号電圧値に応じた差動信号を出力することとなる。このように、スイッチＳＷ５およびスイッチＳＷ３１を閉じるタイミングを変えることによって、第１のノイズ除去回路２５および第２のノイズ除去回路２３をＣＤＳ回路として機能させないようにすることができる。よって、オフセット電圧値の除去を要しない場合にも対応することができる。
（変形例）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、第２実施形態における第１のノイズ除去回路の具体的な構成は、上記実施形態で説明したものに限られず、様々なものが可能である。
第１実施形態に係る光検出装置１の構成図である。 第１実施形態に係る光検出装置１に含まれるフォトダイオードＰＤｍ,ｎ、フォトダイオード用スイッチＳＷｍ,ｎ、積分回路１２ｍおよびノイズ除去回路１３ｍの回路図である。 第１実施形態に係る光検出装置１の動作を説明するタイミングチャートである。 第１実施形態に係るノイズ除去回路１３ｍの動作を説明するタイミングチャートである。 ノイズ除去回路１３ｍをＣＤＳ回路として機能させない場合における、光検出装置１の動作を説明するタイミングチャートである。 第２実施形態に係る光検出装置２の回路図である。 第２実施形態に係る光検出装置２の動作を説明するタイミングチャートである。 ノイズ除去回路１３ｍをＣＤＳ回路として機能させない場合における、光検出装置２の動作を説明するタイミングチャートである。 ノイズ除去回路を備えた一般的な光検出装置３の構成図である。 ＣＤＳ回路を備えた一般的な光検出装置３の動作を説明するタイミングチャートである。
符号の説明
１，２…光検出装置、１１…光検出部、１２，２２…積分回路、１３…ノイズ除去回路、１４，２４…ＡＤ変換回路、１９，２９…制御部、２３…第２のノイズ除去回路、２５…第１のノイズ除去回路、Ａ２，Ａ３，Ａ５，…アンプ、Ｃ３１〜Ｃ３４…容量素子、SW，ＳＷ１,１〜ＳＷＭ,Ｎ…フォトダイオード用スイッチ、ＳＷ２…リセット用スイッチ、ＳＷ３１〜ＳＷ３５…スイッチ、Ｖ３…電源、ＰＤ…フォトダイオード。

Claims (8)

  1. 入射光強度に応じた量の電荷を発生するフォトダイオードと、
    前記フォトダイオードに一端が接続されたフォトダイオード用スイッチと、
    前記フォトダイオード用スイッチの他端と接続され、前記フォトダイオードで発生し前記フォトダイオード用スイッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
    第１および第２の入力端子ならびに第１および第２の出力端子を有するアンプと、第１、第２、第３および第４のスイッチと、第１、第２、第３および第４の容量素子とを含み、前記第１および第２のスイッチの一端が前記積分回路の出力端子に接続され、前記第１のスイッチの他端が前記第１の容量素子の一端に接続され、前記第２のスイッチの他端が前記第２の容量素子の一端に接続され、前記第１の容量素子の他端が前記アンプの第１の入力端子に接続され、第２の容量素子の他端が前記アンプの第２の入力端子に接続され、前記アンプの第１の入力端子と前記アンプの第１の出力端子との間に前記第３のスイッチおよび前記第３の容量素子が並列的に設けられ、前記アンプの第２の入力端子と前記アンプの第２の出力端子との間に前記第４のスイッチおよび前記第４の容量素子が並列的に設けられ、前記第１〜第４のスイッチの開閉状態を切り替えることによって、所定の時刻に前記積分回路から出力される電圧値と、前記所定の時刻以降に前記積分回路から出力される電圧値との差分に応じた信号値を出力するノイズ除去回路と、
    を備えることを特徴とする光検出装置。
  2. 前記ノイズ除去回路は、電圧源と、一端が前記電圧源に接続されるとともに他端が前記第２の容量素子の一端に接続された電圧印加用スイッチとを更に含むことを特徴とする請求項１記載の光検出装置。
  3. 前記ノイズ除去回路に含まれる前記アンプの前記第１および第２の出力端子から出力された差動電圧値をＡＤ変換して出力するＡＤ変換回路を更に備えることを特徴とする請求項１又は２記載の光検出装置。
  4. 前記フォトダイオード用スイッチ、前記積分回路、前記ノイズ除去回路および前記ＡＤ変換回路それぞれの動作を制御する制御部を更に備えることを特徴とする請求項３記載の光検出装置。
  5. 入射光強度に応じた量の電荷を発生するフォトダイオードと、
    前記フォトダイオードに一端が接続されたフォトダイオード用スイッチと、
    前記フォトダイオード用スイッチの他端と接続され、前記フォトダイオードで発生し前記フォトダイオード用スイッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、
    所定の時刻に前記積分回路から出力される電圧値と、前記所定の時刻以降に前記積分回路から出力される電圧値との差分に応じた信号値を出力する第１のノイズ除去回路と、
    第１および第２の入力端子ならびに第１および第２の出力端子を有するアンプと、第１、第２、第３および第４のスイッチと、第１、第２、第３および第４の容量素子とを含み、前記第１および第２のスイッチの一端が前記第１のノイズ除去回路の出力端子に接続され、前記第１のスイッチの他端が前記第１の容量素子の一端に接続され、前記第２のスイッチの他端が前記第２の容量素子の一端に接続され、前記第１の容量素子の他端が前記アンプの第１の入力端子に接続され、第２の容量素子の他端が前記アンプの第２の入力端子に接続され、前記アンプの第１の入力端子と前記アンプの第１の出力端子との間に前記第３のスイッチおよび前記第３の容量素子が並列的に設けられ、前記アンプの第２の入力端子と前記アンプの第２の出力端子との間に前記第４のスイッチおよび前記第４の容量素子が並列的に設けられ、前記第１〜第４のスイッチの開閉状態を切り替えることによって、前記所定の時刻に前記第１のノイズ除去回路から出力される電圧値と、前記所定の時刻以降に前記第１のノイズ除去回路から出力される電圧値との差分に応じた信号値を出力する第２のノイズ除去回路と、
    を備えることを特徴とする光検出装置。
  6. 前記第２のノイズ除去回路は、電圧源と、一端が前記電圧源に接続されるとともに他端が前記第２の容量素子の一端に接続された電圧印加用スイッチとを更に含むことを特徴とする請求項５記載の光検出装置。
  7. 前記第２のノイズ除去回路に含まれる前記アンプの前記第１および第２の出力端子から出力された差動電圧値をＡＤ変換して出力するＡＤ変換回路を更に備えることを特徴とする請求項５又は６記載の光検出装置。
  8. 前記フォトダイオード用スイッチ、前記積分回路、前記第１のノイズ除去回路、前記第２のノイズ除去回路および前記ＡＤ変換回路それぞれの動作を制御する制御部を更に備えることを特徴とする請求項７記載の光検出装置。

JP2006241797A 2006-09-06 2006-09-06 光検出装置 Expired - Fee Related JP5177981B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006241797A JP5177981B2 (ja) 2006-09-06 2006-09-06 光検出装置
EP07806740.2A EP2060887A4 (en) 2006-09-06 2007-09-05 PHOTO DETECTOR
US12/440,178 US8017901B2 (en) 2006-09-06 2007-09-05 Photodetector
PCT/JP2007/067297 WO2008029840A1 (fr) 2006-09-06 2007-09-05 Photodétecteur
CNA2007800332077A CN101512306A (zh) 2006-09-06 2007-09-05 光检测装置
IL197436A IL197436A0 (en) 2006-09-06 2009-03-05 Photodetector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006241797A JP5177981B2 (ja) 2006-09-06 2006-09-06 光検出装置

Publications (2)

Publication Number Publication Date
JP2008064564A JP2008064564A (ja) 2008-03-21
JP5177981B2 true JP5177981B2 (ja) 2013-04-10

Family

ID=39157266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006241797A Expired - Fee Related JP5177981B2 (ja) 2006-09-06 2006-09-06 光検出装置

Country Status (6)

Country Link
US (1) US8017901B2 (ja)
EP (1) EP2060887A4 (ja)
JP (1) JP5177981B2 (ja)
CN (1) CN101512306A (ja)
IL (1) IL197436A0 (ja)
WO (1) WO2008029840A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542504B2 (ja) * 2010-03-31 2014-07-09 浜松ホトニクス株式会社 信号処理装置および光検出装置
CN101848033B (zh) * 2010-04-28 2012-11-14 成都优博创技术有限公司 一种双速率接收装置
KR101136808B1 (ko) * 2010-06-25 2012-04-13 에스케이하이닉스 주식회사 이미지 센서
CN102506903A (zh) * 2011-10-18 2012-06-20 山东华翼微电子技术有限责任公司 一种光电检测电路
US8624666B2 (en) * 2011-12-19 2014-01-07 Semiconductor Components Industries, Llc Interleaved noise reduction circuit and method
JP6063642B2 (ja) * 2012-05-18 2017-01-18 オリンパス株式会社 光検出装置
CN103076089B (zh) * 2012-12-27 2014-12-10 深圳市汇顶科技股份有限公司 光线感应传感器及触摸屏终端
EP2924979B1 (en) * 2014-03-25 2023-01-18 IMEC vzw Improvements in or relating to imaging sensors
EP3268797A2 (en) * 2015-03-09 2018-01-17 Cubic Corporation Riflescope with integrated wind sensor and targeting display
CN104865563B (zh) * 2015-06-05 2017-10-03 杭州士兰微电子股份有限公司 积分电路及接近检测芯片
KR101724369B1 (ko) * 2015-08-12 2017-04-07 국방과학연구소 검출신호의 크기에 대응하여 적분 커패시터를 선택하는 근적외선용 신호검출회로 및 이의 제어방법
DE102016212765A1 (de) 2016-07-13 2018-01-18 Robert Bosch Gmbh Pixeleinheit für einen Bildsensor, Bildsensor, Verfahren zum Sensieren eines Lichtsignals, Verfahren zum Ansteuern einer Pixeleinheit und Verfahren zum Generieren eines Bildes unter Verwendung einer Pixeleinheit
KR101844153B1 (ko) 2016-09-07 2018-03-30 국방과학연구소 검출 신호의 크기에 대응하여 증폭값을 조절하는 넓은 동적 영역을 가지는 근적외선용 디지털 신호 검출 회로 및 이의 제어 방법
EP3855139A4 (en) * 2018-09-21 2022-05-18 Otsuka Pharmaceutical Co., Ltd. SIGNAL PROCESSING CIRCUIT, MEASURING DEVICE AND SIGNAL PROCESSING METHOD
CN109541706B (zh) * 2018-12-19 2020-11-10 地太科特电子制造(北京)有限公司 一种检测电路及射线探测器
US11754444B2 (en) * 2021-03-19 2023-09-12 Rockwell Collins, Inc. Distributed integrate and dump circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229973A (ja) * 1984-05-18 1984-12-24 Hitachi Ltd クランプ回路
US5959291A (en) * 1997-06-27 1999-09-28 Caliper Technologies Corporation Method and apparatus for measuring low power signals
JP4550957B2 (ja) * 1999-11-15 2010-09-22 浜松ホトニクス株式会社 光検出装置
US6831690B1 (en) 1999-12-07 2004-12-14 Symagery Microsystems, Inc. Electrical sensing apparatus and method utilizing an array of transducer elements
JP4429785B2 (ja) * 2004-04-19 2010-03-10 浜松ホトニクス株式会社 固体撮像装置
JP4589030B2 (ja) 2004-05-10 2010-12-01 浜松ホトニクス株式会社 光検出装置
JP2006129221A (ja) * 2004-10-29 2006-05-18 Sharp Corp 相関二重サンプリング回路
JP2006332796A (ja) 2005-05-23 2006-12-07 Hamamatsu Photonics Kk 光検出装置
US20090273386A1 (en) * 2008-05-01 2009-11-05 Custom One Design, Inc Apparatus for current-to-voltage integration for current-to-digital converter

Also Published As

Publication number Publication date
US20100108862A1 (en) 2010-05-06
JP2008064564A (ja) 2008-03-21
EP2060887A1 (en) 2009-05-20
IL197436A0 (en) 2009-12-24
US8017901B2 (en) 2011-09-13
CN101512306A (zh) 2009-08-19
WO2008029840A1 (fr) 2008-03-13
EP2060887A4 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5177981B2 (ja) 光検出装置
JP4837501B2 (ja) Ａｄ変換回路および光検出装置
JP5806566B2 (ja) Ａ／ｄ変換器および固体撮像装置
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US10051224B2 (en) Dual sample-and-hold circuit with resistive gain
US9635298B2 (en) Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit
EP2270987B1 (en) Capacitive integrate and fold charge-to-digital converter
WO2001006573A1 (fr) Photodetecteur
JPWO2008018363A1 (ja) イメージセンサ駆動装置
JP4781985B2 (ja) 固体撮像装置
KR101715960B1 (ko) 적분 회로 및 광 검출 장치
JP2006332796A (ja) 光検出装置
JP4390881B2 (ja) 光検出装置
WO2005104536A1 (ja) 固体撮像装置
JP4770577B2 (ja) 固体撮像装置
JP4262020B2 (ja) 光検出装置
JP4293588B2 (ja) 光検出装置
JP5296612B2 (ja) 積分回路および光検出装置
JP4717786B2 (ja) 固体撮像装置
JP4704153B2 (ja) 固体撮像装置
JP2006262070A (ja) 光電変換装置及びｃｍｏｓイメージセンサ
US7612814B2 (en) Optical sensor
JP6179718B2 (ja) サンプルホールド回路
JP4499442B2 (ja) 積分回路および光検出装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5177981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees