JPWO2008018363A1 - イメージセンサ駆動装置 - Google Patents

イメージセンサ駆動装置 Download PDF

Info

Publication number
JPWO2008018363A1
JPWO2008018363A1 JP2008528795A JP2008528795A JPWO2008018363A1 JP WO2008018363 A1 JPWO2008018363 A1 JP WO2008018363A1 JP 2008528795 A JP2008528795 A JP 2008528795A JP 2008528795 A JP2008528795 A JP 2008528795A JP WO2008018363 A1 JPWO2008018363 A1 JP WO2008018363A1
Authority
JP
Japan
Prior art keywords
output
binary
ternary
driver
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2008528795A
Other languages
English (en)
Inventor
彰久 姫野
彰久 姫野
田中　章
章 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2008018363A1 publication Critical patent/JPWO2008018363A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

本発明は、２値出力ブロックと３値出力ブロックの両方の機能を備えた出力ブロックを複数設けて、様々な仕様のイメージセンサに対応することができるイメージセンサ駆動装置であり、２値出力ブロックと３値出力ブロックの両方の機能を備えた２値・３値兼用出力ブロックが複数設けられており、タイミングジェネレータからの駆動制御信号又は装置外部からの選択信号により２値動作又は３値動作が切り替えられるよう構成されている。

Description

本発明はイメージセンサを駆動するためのイメージセンサ駆動装置に関し、特にイメージセンサにおける垂直レジスタを駆動するイメージセンサ駆動装置に関する。
図１２はＣＣＤイメージセンサを有する一般的な撮像装置、例えばデジタルスチルカメラ等に用いられている撮像装置１００の概略構成を示すブロック図である。図１２に示すように、この撮像装置１００には、レンズ、絞り機構及びシャッタ機構等の光学機器を有する光学ブロック１０１、光学ブロック１０１からの光を受け取り電気信号に変換するＣＣＤイメージセンサ１０２、ＣＣＤイメージセンサ１０２からの電気信号をデジタル化するＡＦＥ（Analog Front-End)１０３、ＡＦＥ１０３からのデジタル信号が入力されて画像信号を出力する画像処理部１０４、光学ブロック１０１の絞り機構やシャッタ機構等を制御する光学ブロック制御部１０５、ＣＣＤイメージセンサ１０２の垂直レジスタを駆動制御する垂直ドライバ１０６、画像処理部１０４からの同期信号等が入力されてＣＣＤイメージセンサ１０２とＡＦＥ１０３と光学ブロック制御部１０５と垂直ドライバ１０６に駆動制御信号を出力するタイミングジェネレータ１０７が設けられている。ここで、ＡＦＥ１０３はＣＤＳ(Correlated Double Sampling)、ＡＧＣ(Automatic Gain Control)、ＡＤＣ(Analog Digital Converter)を有して構成されている。
ＣＣＤイメージセンサ１０２は光学ブロック１０１からの光を電荷に変換するフォトダイオード、及び変換された電荷をＡＦＥ１０３に転送するための垂直レジスタと水平レジスタとを備えている。ＣＣＤイメージセンサ１０２の垂直レジスタと水平レジスタを駆動するためには、垂直駆動パルスと水平駆動パルスの各駆動信号を形成する必要がある。ＣＣＤイメージセンサ１０２の水平レジスタを駆動するための駆動信号はタイミングジェネレータ１０７から直接入力される。垂直レジスタを駆動する垂直駆動パルスは、水平駆動パルスに比べて、高電圧が必要であるため、垂直駆動パルスを生成するための垂直ドライバ１０６が設けられている。垂直駆動パルスの電圧としては、フォトダイオードに蓄積された電荷を垂直レジスタに転送するためのHighレベル電圧（例えば、＋１２Ｖ）、垂直レジスタに転送された電荷を、垂直レジスタ内を順次転送してから水平レジスタに転送するためのMiddleレベル電圧（例えば、０Ｖ）及びLowレベル電圧（例えば、−６Ｖ）の３種類の電圧が必要である。垂直ドライバ１０６は、タイミングジェネレータ１０７からの駆動制御信号を、ＣＣＤイメージセンサ１０２の垂直レジスタを駆動するための垂直駆動パルスに変換する。一方、水平駆動パルス（例えば、電圧が＋３．３Ｖ）は、タイミングジェネレータ１０７において形成された駆動制御信号が用いられ、ＣＣＤイメージセンサ１０２に直接入力される。
図１３は従来の垂直ドライバ１０６の概略内部構成を示すブロック図である。図１３に示すように、垂直ドライバ１０６には、２値出力ブロック２００と３値出力ブロック３００の２種類の出力ブロックを備えている。２値出力ブロック２００と３値出力ブロック３００は、ＣＣＤイメージセンサ１０２の仕様、例えば、画素数、駆動方式等に応じて必要数備えられている。各２値出力ブロック２００には、タイミングジェネレータ１０７からの駆動制御信号である１つの２値入力信号が入力され、ＣＣＤイメージセンサ１０２へ出力される１つの２値駆動信号を形成する。３値出力ブロック３００にはタイミングジェネレータ１０７からの駆動制御信号である２つの２値入力信号が入力され、ＣＣＤイメージセンサ１０２へ出力される１つの３値駆動信号を形成する。
図１４は従来の垂直ドライバ１０６における２値出力ブロック２００と３値出力ブロック３００のそれぞれの内部構成を示すブロック図である。２値出力ブロック２００はタイミングジェネレータ１０７からの駆動制御信号を所望のMiddleレベル電圧（例えば、０Ｖ）又はLowレベル電圧（例えば、−６Ｖ）に変換してＣＣＤイメージセンサ１０２の垂直レジスタに２値駆動信号として出力する。３値出力ブロック３００はタイミングジェネレータ１０７からの駆動制御信号をHighレベル電圧（例えば、＋１２Ｖ）、Middleレベル電圧（例えば、０Ｖ）又はLowレベル電圧（例えば、−６Ｖ）に変換してＣＣＤイメージセンサ１０２の垂直レジスタに３値駆動信号として出力する。
タイミングジェネレータ１０７からの駆動制御信号である、２値出力ブロック２００への２値入力信号は、制御回路２０１に入力される。制御回路２０１から出力された制御信号は、Lowレベル電圧を出力するLowレベル出力ドライバ２０２、及びMiddleレベル電圧を出力するMiddleレベル出力ドライバ２０３に出力される。Lowレベル出力ドライバ２０２又はMiddleレベル出力ドライバ２０３のいずれかの出力ドライバが励起されて、Lowレベル電圧又はMiddleレベル電圧のいずれかの電圧が２値駆動信号として該当するＣＣＤに出力される。
また、３値出力ブロック３００には、第１の３値入力信号と第２の３値入力信号の２種類の駆動制御信号が入力される。第１の３値入力信号と第２の３値入力信号は制御回路３０１に入力される。制御回路３０１からの制御信号は、Lowレベル電圧を出力するLowレベル出力ドライバ３０２、Middleレベル電圧を出力するMiddleレベル出力ドライバ３０３、及びHighレベル電圧を出力するHighレベル出力ドライバ３０４に出力され、いずれかの出力ドライバ３０２，３０３，３０４を励起させる。その結果、３値出力ブロック３００は所望の出力レベルの３値駆動信号を該当するＣＣＤに出力する。
２値出力ブロック２００と３値出力ブロック３００のそれぞれが備えているLowレベル出力ドライバ２０２，３０２、Middleレベル出力ドライバ２０３，３０３、及び３値出力ブロック３００が備えているHighレベル出力ドライバ３０４の各出力ドライバにおける出力トランジスタはＣＣＤの駆動能力に合わせてオン抵抗が予め設定されている。
上記のように、従来の撮像装置１００の垂直ドライバ１０６には複数の２値出力ブロック２００と複数の３値出力ブロック３００のそれぞれが別回路にて構成されていた。２値出力ブロック２００と３値出力ブロック３００は、共に出力レベルが切り替わるとき、出力トランジスタのオン抵抗とＣＣＤイメージセンサ１０２の負荷容量の影響により、駆動信号における立ち上がり波形、及び立ち下がり波形が急峻ではなく緩やかになっている。ＣＣＤイメージセンサ１０２の負荷容量は画素数等によりその容量値が大きく変わるため、垂直ドライバ１０６はＣＣＤイメージセンサ１０２の負荷容量に合わせた最適なオン抵抗を持つように各出力ドライバの出力トランジスタの素子サイズ（オン抵抗）を決定しなければならなかった。
従来において、撮像装置を設計する場合、そのイメージセンサのチャンネル数や駆動方式に対応するよう垂直ドライバを個別に開発し製造していた。したがって、イメージセンサの仕様に合った垂直ドライバをその都度設計する必要があり、開発工数、製造コストが増大していた。
特開昭６０−０１９３１５号公報
前述のように、従来の撮像装置の構成においては、垂直ドライバが２値出力ブロックと３値出力ブロックとをそれぞれ複数設けた構成であるため、各イメージセンサに対応した垂直ドライバを個々に開発する必要があり、開発工数、製造コストの増大が大きな問題となっていた。
本発明の目的は、前述の従来における問題を解決するものであり、２値出力ブロックと３値出力ブロックの両方の機能を備えた出力ブロックを複数設けて、様々な仕様のイメージセンサに対応することができるイメージセンサ駆動装置を提供することである。
本発明のイメージセンサ駆動装置は、前述の目的を達成するために、２値出力ブロックと３値出力ブロックの両方の機能を備えた２値・３値兼用出力ブロックが設けられている。本発明によれば、２値・３値兼用出力ブロックをイメージセンサの駆動方式に合わせて複数用意することにより、様々な仕様のイメージセンサに対応する駆動装置を構築することが可能となる。本発明のイメージセンサ駆動装置においては、垂直ドライバの出力トランジスタのオン抵抗の値を選択制御信号により可変とすることができるため、出力トランジスタに低オン抵抗の切り替え手段を備える必要がなく、汎用性の高い垂直ドライバを提供することができる。
本発明のイメージセンサ駆動装置においては、２値出力ブロックと３値出力ブロックの両方の機能を兼ね備えた２値・３値兼用出力ブロックが複数設けられており、タイミングジェネレータからの駆動制御信号により、２値出力ブロック又は３値出力ブロックの機能を任意に選択することができる。
本発明のイメージセンサ駆動装置においては、２値・３値兼用出力ブロックを複数用意しておけばイメージセンサに合わせて、制御回路からの駆動制御信号により、２値・３値兼用出力ブロックを任意に３値出力ブロック又は２値出力ブロックとして設定でき、各種のＣＣＤイメージセンサを駆動することが可能となる。
本発明のイメージセンサ用駆動装置において、２値・３値兼用出力ブロックは、複数の出力レベル電圧を出力する出力段トランジスタを複数備えており、駆動制御信号により各出力レベルの電圧を出力段トランジスタから選択出力することができる。
また、本発明のイメージセンサ用駆動装置においては、複数の出力レベル電圧を出力する出力トランジスタのオン抵抗を、出力端子に接続される素子に合わせて変更するために、出力選択ロジック回路において出力トランジスタを制御するよう構成されている。本発明においては、２値・３値兼用出力ブロックを複数用意することにより、イメージセンサのチャンネル数に合わせて、２値出力と３値出力のチャンネル数を任意に設定するこができる。
本発明の第１の観点のイメージセンサ用駆動装置は、イメージセンサを駆動するために２値又は３値の電圧レベルの信号を出力することが可能な２値・３値兼用出力ブロックを複数有するイメージセンサ駆動装置であって、
前記２値・３値兼用出力ブロックは、
第１の電圧レベルの信号を出力する第１の電圧レベル出力ドライバ、
第２の電圧レベルの信号を出力する第２の電圧レベル出力ドライバ、及び
第３の電圧レベルの信号を出力する第３の電圧レベル出力ドライバ、を有し、
前記２値・３値兼用出力ブロックは、入力された駆動制御信号に応じて前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する２値出力動作を行うか、若しくは前記第１の電圧レベル、前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する３値出力動作を行うよう構成されている。
本発明の第２の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバの各出力トランジスタが、入力された駆動制御信号により所定数だけ起動するよう構成されている。
本発明の第３の観点のイメージセンサ用駆動装置は、第１の観点の前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記２値・３値兼用出力ブロックが２値出力動作を行うとき、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは複数の出力ドライバが起動するよう構成されている。
本発明の第４の観点のイメージセンサ用駆動装置は、第１の観点の前記第２の電圧レベル出力ドライバが２値専用第２の電圧レベル出力ドライバを有し、
前記第３の電圧レベル出力ドライバが２値専用第３の電圧レベル出力ドライバを有し、
前記２値・３値兼用出力ブロックが２値出力動作を行うときのみ、前記第２の電圧レベル出力ドライバと共に前記２値専用第２の電圧レベル出力ドライバが起動し、若しくは前記第３の電圧レベル出力ドライバと共に前記２値専用第３の電圧レベル出力ドライバが起動するよう構成されている。
本発明の第５の観点のイメージセンサ用駆動装置は、第１の観点の装置外部からの選択信号により、前記前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成されている。
本発明の第６の観点のイメージセンサ用駆動装置は、第５の観点の前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成されている。
本発明の第７の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバが能力調整第１の電圧レベル出力ドライバを有し、
前記第２の電圧レベル出力ドライバが能力調整第２の電圧レベル出力ドライバを有し、
前記第３の電圧レベル出力ドライバが能力調整第３の電圧レベル出力ドライバを有し、
装置外部からの駆動制御信号により前記イメージセンサの駆動能力に応じて前記能力調整第１の電圧レベル出力ドライバ、前記能力調整第２の電圧レベル出力ドライバ、及び前記能力調整第３の電圧レベル出力ドライバが起動するよう構成され、
装置外部からの選択信号により、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成されている。
本発明の第８の観点のイメージセンサ用駆動装置は、第７の観点の前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成されている。
本発明の第９の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベルがHighレベル電圧であり、前記第２の電圧レベルがMiddleレベル電圧であり、そして前記第３の電圧レベルがLowレベル電圧であり、第１の電圧レベル＞第２の電圧レベル＞第３の電圧レベルの関係を有して、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルはＣＣＤイメージセンサの垂直レジスタの駆動に用いられている。
本発明の第１０の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは、Ｎチャネル、若しくはＰチャネルのＭＯＳトランジスタで構成された請求項１に記載のイメージセンサ駆動装置。
本発明のイメージセンサ駆動装置は、２値出力ブロックと３値出力ブロックの両方の機能を兼ね備えた２値・３値兼用出力ブロックを複数設けて、タイミングジェネレータからの駆動制御信号により２値出力と３値出力とを切り替え、且つ出力トランジスタを制御することにより、出力トランジスタのオン抵抗を調整し、各出力レベルに対応する素子に合わせて出力ブロックの特性を最適化することが可能になる。この結果、本発明によれば、各種のイメージセンサに対応した垂直ドライバを個々に開発する必要がなくなり、開発工数、製造コストを大幅に抑制することができる。従って、本発明のイメージセンサ駆動装置においては、１つの垂直ドライバ用のＬＳＩ回路（Large-scale Integrated circuit)に予め備わっている各電圧レベルを出力する２値と３値の出力ブロックの機能を切り替えることにより、イメージセンサの駆動方式の違いにより別途ＬＳＩを設計する必要がなくなり、開発工数、製造コストを低減することが可能となる。
本発明に係る実施例１のイメージセンサ駆動装置を用いた撮像装置の概略構成を示すブロック図である。 ＣＣＤイメージセンサ２の内部構造を示す概略構成図である。 本発明に係る実施例１の撮像装置における垂直ドライバ６の２値・３値兼用出力ブロックの構成を示すブロック図である。 本発明に係る実施例２の撮像装置における垂直ドライバ６０の１つの２値・３値兼用出力ブロックの構成を示すブロック図である。 本発明に係る実施例３の撮像装置における垂直ドライバ７０及びその周辺装置の構成を示すブロック図である。 図５に示したフォトダイオード１３と垂直レジスタ１４を有するＣＣＤイメージセンサ２の断面構造を示す図である。 ＣＣＤイメージセンサ２に入力される駆動信号である垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートである。 図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａの入出力電圧波形の関係を示すタイミングチャートである。 図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ｂの入出力電圧波形の関係を示すタイミングチャートである。 本発明に係る実施例４の撮像装置における垂直ドライバ９１及びその周辺装置の構成を示すブロック図である。 本発明に係る実施例５の撮像装置における垂直ドライバ９４及びその周辺装置の構成を示すブロック図である。 ＣＣＤイメージセンサを有する一般的な撮像装置に用いられている撮像装置１００の概略構成を示すブロック図である。 従来の垂直ドライバ１０６の概略内部構成を示すブロック図である。 従来の垂直ドライバ１０６における２値出力ブロック２００と３値出力ブロック３００のそれぞれの内部構成を示すブロック図である。
符号の説明
１ 光学ブロック
２ ＣＣＤイメージセンサ
３ ＡＦＥ
４ 画像処理部
５ 光学ブロック制御部
６ 垂直ドライバ
７ タイミングジェネレータ
２０ 第１の制御回路
２１ 第２の制御回路
２２，２３，２４ ＣＣＤ駆動能力選択回路
２５ Highレベル出力ドライバ
２６ Middleレベル出力ドライバ
２７ Lowレベル出力ドライバ
以下、本発明のイメージセンサ駆動装置の好適な実施例として、ＣＣＤイメージセンサを用いた撮像装置を例に挙げて添付の図面を参照しつつ説明する。なお、本発明の技術的思想はＣＣＤイメージセンサに限定するものではなく、他のイメージセンサの駆動装置に適用することができる。
図１は、本発明に係る実施例１のイメージセンサ駆動装置を用いた撮像装置の概略構成を示すブロック図である。実施例１の撮像装置としては、デジタルスチルカメラを例に説明する。図１に示すように、撮像装置１０には、レンズ、絞り機構及びシャッタ機構等の光学機器を有する光学ブロック１、光学ブロック１からの光を受け取り電気信号に変換するＣＣＤイメージセンサ２、ＣＣＤイメージセンサ２からの電気信号をデジタル化するＡＦＥ（Analog Front-End)３、ＡＦＥ３からのデジタル信号が入力されて画像処理して画像信号を出力する画像処理部４、光学ブロック１の絞り機構やシャッタ機構等を制御する光学ブロック制御部５、ＣＣＤイメージセンサ２の垂直レジスタを駆動制御する２値・３値兼用出力ブロックを有する垂直ドライバ６、及び画像処理部４からの同期信号等が入力されてＣＣＤイメージセンサ２とＡＦＥ３と垂直ドライバ６とを駆動制御するタイミングジェネレータ７が設けられている。ここで、ＡＦＥ３はＣＤＳ(Correlated Double Sampling)、ＡＧＣ(Automatic Gain Control)、ＡＤＣ(Analog Digital Converter)を有して構成されている。また、実施例１の撮像装置には、画像処理部４で処理するデータを記憶するメモリ８と、演算処理を行い画像処理部４とタイミングジェネレータ７と光学ブロック制御部５を制御するＣＰＵ（中央処理装置）９を有し、画像処理部４からの画像信号等はエンコーダ１１及びＤＡコンバータ１２を介して出力される。
図２はＣＣＤイメージセンサ２の内部構造を示す概略構成図である。図２において、ＣＣＤイメージセンサ２は、光学ブロック１から入ってきた光を信号電荷に変換し蓄積するためのフォトダイオード１３、フォトダイオード１３に蓄積された信号電荷を垂直方向（図２において上から下方向）に転送するための垂直レジスタ１４、垂直レジスタ１４から受け取った信号電荷を水平方向（図２における右から左方向）に転送する水平レジスタ１５、及び水平レジスタ１５から信号電荷を受け取り、電圧に変換するための電荷-電圧変換回路１６を有している。ＣＣＤイメージセンサ２には、その仕様に応じて複数の３値駆動信号用入力端子１７と２値駆動信号用入力端子１８が設けられている。また、電荷−電圧変換回路１６には出力端子１９が設けられている。
図２に示すように、ＣＣＤイメージセンサ２の基本動作は、フォトダイオード１３において入ってきた光が信号電荷に変換され蓄積された後、対応する垂直レジスタ１４のセルに読み出し転送（例えば、図２において矢印Ａ方向への転送）が行われる。垂直レジスタ１４に転送された信号電荷は、各セルを順次垂直転送（図２において矢印Ｂ方向への転送）される。垂直レジスタ１４を垂直転送した信号電荷は、次に、水平レジスタ１５の各セルを順次水平転送（図２において矢印Ｃ方向への転送）されていく。水平レジスタ１５を水平転送した信号電荷は、電荷−電圧変換回路１６に送られ電圧に変換される。
フォトダイオード１３から垂直レジスタ１４への読み出し転送（Ａ）を行うためには、垂直ドライバ６の２値・３値兼用出力ブロックから出力される駆動信号である垂直駆動パルスのHighレベル電圧、例えば＋１２Ｖ、の電圧信号が用いられる。垂直レジスタ１４において垂直転送（Ｂ）を行うためには、２値・３値兼用出力ブロックから出力される駆動信号である垂直駆動パルスのMiddleレベル電圧、例えば０ＣＶ、又はLowレベル電圧、例えば−６Ｖ、の電圧信号が用いられる。
図２に示したＣＣＤイメージセンサ２の内部構造は、基本構造であり、画素の高画素化、駆動方式の多様化等によりその構造が異なっており、垂直ドライバ６の構成もＣＣＤイメージセンサ２の仕様に応じて異なるものである。
図３は本発明に係る実施例１の撮像装置における垂直ドライバ６の２値・３値兼用出力ブロックの構成を示すブロック図である。垂直ドライバ６には、ＣＣＤイメージセンサ２の仕様に合わせて、図３に示した２値・３値兼用出力ブロックが複数設けられている。図３に示すように、垂直ドライバ６の各２値・３値兼用ブロックには、第１の制御回路２０及び第２の制御回路２１が設けられており、タイミングジェネレータ７からの駆動制御信号が入力されるよう構成されている。また、２値・３値兼用出力ブロックには、Highレベル電圧を形成するためのＣＣＤ駆動能力選択回路２２とHighレベル出力ドライバ２５、Middleレベル電圧を形成するためのＣＣＤ駆動能力選択回路２３とMiddleレベル出力ドライバ２６、及びLowレベル電圧を形成するためのＣＣＤ駆動能力選択回路２４とLowレベル出力ドライバ２７、が設けられている。２値・３値兼用垂直ドライバ６において形成された、Highレベル電圧、Middleレベル電圧又はLowレベル電圧は、出力端子３０に接続されたＣＣＤイメージセンサ２に出力され、ＣＣＤイメージセンサ２の垂直レジスタ１４を駆動制御する。実施例１において、Highレベル電圧は＋１２Ｖであり、Middleレベル電圧は０Ｖであり、Lowレベル電圧は−６Ｖである。実施例１において、Highレベル電圧、Middleレベル電圧及びLowレベル電圧のためのＣＣＤ駆動能力選択回路２２，２３，２４により選択回路が構成されている。
２値・３値兼用出力ブロックの第１の制御回路２０にはタイミングジェネレータ７からの駆動制御信号が入力される第１の制御端子２８と第２の制御端子２９が設けられている。第２の制御回路２１には３つの選択端子３１，３２，３３が設けられている。
第１の制御回路２０において形成された制御信号は、選択回路５０におけるＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４のそれぞれに入力される。
なお、２値・３値兼用出力ブロックが２値出力ブロックとして機能するか、３値出力ブロックとして機能するかは、タイミングジェネレータ７から入力される駆動制御信号により決定される。２値出力ブロックとして機能する場合には第１の制御端子２８に入力される駆動制御信号のみが用いられ、３値出力ブロックとして機能する場合には第１の制御端子２８と第２の制御端子２９に入力される２種類の駆動制御信号が用いられる。
さらに、各ＣＣＤ駆動能力選択回路２２，２３，２４は、第２の制御回路２１からの選択信号により制御されている。第２の制御回路２１には、外部からの入力信号である３種類の駆動制御信号が選択端子３１，３２，３３のそれぞれを介して入力される。第２の制御回路２１は、ＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４のそれぞれに接続されており、それぞれに対して選択信号を出力する。
第２の制御回路２１からの選択信号は、後述するように、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６及びLowレベル出力ドライバ２７における出力トランジスタのオン抵抗を可変するために用いられる。
ＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４からの信号は、Highレベル電圧が入力されているHighレベル出力ドライバ２５、Middleレベル電圧が入力されているMiddleレベル出力ドライバ２６、Lowレベル電圧が入力されているLowレベル出力ドライバ２７にそれぞれ入力される。その結果、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、又はLowレベル出力ドライバ２７のいずれかが励起され、Highレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）、又はLowレベル電圧（−６Ｖ）のいずれかの電圧が出力端子３０を介してＣＣＤイメージセンサ２に出力される。
上記のように、実施例１の撮像装置における垂直ドライバ６においては、第１の制御回路２０からの制御信号により、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、Lowレベル出力ドライバ２７のいずれかが駆動され、Highレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）、又はLowレベル電圧（−６Ｖ）のいずれかの電圧が出力される。
実施例１の撮像装置における垂直ドライバ６の各２値・３値兼用出力ブロックにおいて、Highレベル出力ドライバ２５は複数の出力トランジスタ２５ａ，２５ｂ、・・・が並列に接続されて構成されている。同様に、Middleレベル出力ドライバ２６は出力トランジスタ２６ａ，２６ｂ、・・・が並列に接続されており、Lowレベル出力ドライバ２７は出力トランジスタ２７ａ，２７ｂ、・・・が並列に接続されて構成されている。
Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、Lowレベル出力ドライバ２７における各出力トランジスタはオン抵抗を有している。垂直ドライバ６における２値・３値兼用出力ブロックにおいては、各出力ドライバ２５，２６，２７に複数の出力トランジスタが備えられているため、出力トランジスタの励起する個数を制御することにより、各出力ドライバ２５，２６，２７の出力トランジスタのオン抵抗を可変することができる。
出力端子３０はＣＣＤイメージセンサ２に接続されており、出力端子３０に接続されているＣＣＤは容量を有している。このため、２値・３値兼用出力ブロックの出力レベル電圧の切り替え時の立ち上がり時間、立ち下り時間は、２値・３値兼用出力ブロックの出力トランジスタのオン抵抗に大きく依存する。出力トランジスタのオン抵抗を「Ｒ」、ＣＣＤの容量を「Ｃ」とすると、出力レベル切り替え時の立ち上がり時間及び立ち下がり時間は「ＲＣ」の時定数で決まる。ＣＣＤの容量は、２値出力構成、３値出力構成、及びＣＣＤの駆動方式により異なるため、２値出力構成及び３値出力構成のそれぞれの場合において、ＣＣＤの駆動方式に適した出力トランジスタのオン抵抗を設定する必要がある。
例えば、Highレベル出力ドライバ２５からHighレベル電圧を出力端子３０に出力する場合、出力トランジスタを１つだけ使用した際の出力トランジスタのオン抵抗ではＣＣＤを駆動できない場合がある。この場合には、第２の制御回路２１からの選択信号によりHighレベル出力ドライバ２５の出力トランジスタを複数同期して駆動するよう設定にすることにより、対応するＣＣＤを駆動することが可能となる。即ち、実施例１の構成においては、選択信号によりHighレベル出力ドライバ２５の出力トランジスタのサイズを増加して、所望のオン抵抗を設定することが可能となる。
同様に、Middleレベル出力ドライバ２６及びLowレベル出力ドライバ２７においても、複数の出力トランジスタが設けられているため、選択信号によりＣＣＤの駆動方式に適した出力トランジスタのオン抵抗を設定することができる。
以上のように、実施例１の撮像装置における垂直ドライバ６においては、第１の制御回路２０に入力された駆動制御信号により、２値・３値兼用出力ブロックがMiddleレベル電圧又はLowレベル電圧のいずれかの電圧を出力する２値出力ブロックとして機能し、若しくはHighレベル電圧、Middleレベル電圧又はLowレベル電圧のいずれかの電圧を出力する３値出力ブロックとして機能する。そして、第２の制御回路２１に入力された選択信号により、各出力ドライバ２５，２６，２７の出力トランジスタのオン抵抗を所望の値に設定することができる。
なお、実施例１の撮像装置における垂直ドライバ６においては、基本的には、各出力ドライバ２５，２６，２７において１つの出力トランジスタが駆動される構成であり、必要があれば選択信号により複数の出力トランジスタが駆動されるよう構成されている。
以上のように、図３に示した実施例１における垂直ドライバ６の各２値・３値兼用出力ブロックにおいては、第１の制御回路２０からの制御信号、及び第２の制御回路２１からの選択信号により、出力レベル及びＣＣＤ駆動能力を選択することができる。従って、実施例１の撮像装置における垂直ドライバ６においては、タイミングジェネレータ７からの駆動制御信号と選択信号により２値・３値兼用出力ブロックの機能を切り替えられるプログラマブルな垂直ドライバを構成することが可能となる。選択信号は装置外部からの入力信号としてもよい。
なお、実施例１において、ＡＦＥ３，垂直ドライバ６，タイミングジェネレータ７は半導体集積回路で構成されている。
以下、本発明に係る実施例２として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図４を用いて説明する。
図４は本発明に係る実施例２の撮像装置における垂直ドライバ６０の１つの２値・３値兼用出力ブロックの構成を示すブロック図である。実施例２の撮像装置において、垂直ドライバ６０以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例２において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
実施例２の撮像装置における垂直ドライバ６０には、ＣＣＤイメージセンサ２の仕様に合わせて複数の２値・３値兼用出力ブロックが設けられている。実施例２における垂直ドライバ６０は、実施例１の垂直ドライバ６と異なり、Highレベル電圧のためのＣＣＤ駆動能力選択回路が設けられておらず、制御信号がHighレベル出力ドライバ３６に直接入力されるよう構成されている。なお、実施例２における垂直ドライバ６０には、Middleレベル電圧を形成するためのＣＣＤ駆動能力選択回路３４とMiddleレベル出力ドライバ３７、及びLowレベル電圧を形成するためのＣＣＤ駆動能力選択回路３５とLowレベル出力ドライバ３８、が設けられている。垂直ドライバ６０において形成された、駆動信号であるHighレベル電圧、Middleレベル電圧又はLowレベル電圧は、出力端子３０を介してＣＣＤイメージセンサ２に出力され、ＣＣＤイメージセンサ２の垂直レジスタを駆動制御する。
実施例２の撮像装置における垂直ドライバ６０において、第１の制御回路２０からの制御信号はHighレベル電圧が接続されているHighレベル出力ドライバ３６と、ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４と、ＣＣＤ駆動能力選択回路（Lowレベル電圧）３５に入力される。
なお、２値・３値兼用出力ブロックが２値出力ブロックとして機能するか、３値出力ブロックとして機能するかは、タイミングジェネレータ７から入力される駆動制御信号により決定される。２値出力ブロックとして機能する場合には第１の制御端子２８に入力される駆動制御信号のみが用いられ、３値出力ブロックとして機能する場合には第１の制御端子２８と第２の制御端子２９に入力される２種類の駆動制御信号が用いられる。
第２の制御回路３９には、装置外部からの入力信号である選択信号が選択端子４０を介して入力される。第２の制御回路３９は、ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）３５のそれぞれに接続されており、それぞれに対して選択信号を出力する。ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４とＣＣＤ駆動能力選択回路（Lowレベル電圧）３５は、第２の制御回路３９からの選択信号により駆動制御される。
第２の制御回路３９からの選択信号は、実施例１において説明したように、Middleレベル出力ドライバ３７及びLowレベル出力ドライバ３８における出力トランジスタのオン抵抗を可変するために用いられる。これは、２値・３値兼用出力ブロックを２値出力ブロックとして使用する場合には、３値出力ブロックとして使用した場合に比べて出力トランジスタのオン抵抗を小さくする必要があるためである。従って、２値・３値兼用出力ブロックを２値出力ブロックとして使用する場合、Middleレベル電圧を出力するときにはＣＣＤ駆動能力選択回路（Middleレベル電圧）３４によりMiddleレベル出力ドライバ３７における２つの出力トランジスタ３７ａ，３７ｂが並列に用いられる。そして、Lowレベル電圧を出力するときには、ＣＣＤ駆動能力選択回路（Lowレベル電圧）３５によりLowレベル出力ドライバ３８における２つの出力トランジスタ３８ａ，３８ｂが並列に用いられる。このように構成された実施例２の撮像装置においては、２値出力ブロックとして使用する場合には、Middleレベル出力ドライバ３７及びLowレベル出力ドライバ３８における出力トランジスタのオン抵抗が、ＣＣＤを適切に駆動できるよう所望の値に低減される。
なお、実施例２の撮像装置においては、２値・３値兼用出力ブロックを３値出力ブロックとして使用する場合、Highレベル出力ドライバ３６の１つの出力トランジスタ３６ａが用いられ、Middleレベル出力ドライバ３７の１つの出力トランジスタ３７ａが用いられ、及びLowレベル出力ドライバ３８の１つの出力トランジスタ３８ａが用いられる。
実施例２の撮像装置における垂直ドライバ６０の技術的手段は、既存の３値出力ブロックを２値出力ブロックとして使用する場合、及び垂直ドライバを２種類のパターンで切り替える構成とする場合に用いることができる有効な手段である。
上記のように、本発明のイメージセンサ駆動装置は、ＣＣＤ（Charge Coupled Device）の垂直レジスタを駆動するための半導体集積装置であって、
ＣＣＤを接続している出力を共通に接続したHighレベル出力ドライバ、Middleレベル出力ドライバ、及びLowレベル出力ドライバをそれぞれ複数個備え、
前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバは、ＣＣＤを駆動するためのHighレベル電圧、Middleレベル電圧、Lowレベル電圧を出力する出力ドライバであり、
前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバの３種類のレベルを選択出力するための第１の制御回路を備え、
前記第１の制御回路により、出力にHighレベル電圧、Middleレベル電圧、Lowレベル電圧の３値を出力でき、ＣＣＤの駆動能力に応じて前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバを駆動する選択回路を備え、
前記選択回路を外部からの信号で前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバを任意の数駆動することのできる制御信号を出力する第２の制御回路２を備えている。
また、本発明のイメージセンサ駆動装置は、第１の制御回路、第２の制御回路、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバ、及び選択回路で構成された２値・３値兼用出力ブロックを複数個備えている。
また、本発明のイメージセンサ駆動装置において、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバは、Ｎチャネル、若しくはＰチャネルＭＯＳトランジスタで構成されている。
本発明のイメージセンサ駆動装置は、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバはＮチャネル若しくはＰチャネルＭＯＳトランジスタで構成され、各レベル電圧及び出力端子に接続されている。
本発明のイメージセンサ駆動装置は、選択回路が、ＣＣＤイメージセンサを駆動する能力を変更する２値・３値兼用出力ブロックに備わっている。
本発明のイメージセンサ駆動装置は、第２の制御回路が、ＣＣＤイメージセンサを駆動する能力を切り替える数に応じた入力端子数を有している。
以下、本発明に係る実施例３として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図５を用いて説明する。
図５は本発明に係る実施例３の撮像装置における垂直ドライバ７０及びその周辺装置の構成を示すブロック図である。図５に示すように、垂直ドライバ７０にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロックが複数設けられている。実施例３の撮像装置において、垂直ドライバ７０以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例３の撮像装置において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図５に示すように、タイミングジェネレータ７からは垂直ドライバ７０の複数の２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・のそれぞれに対して駆動制御信号が入力されている。図５において、垂直ドライバ７０に複数設けられている２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・の１つの構成を代表例としてブロック図で示している。２値・３値兼用出力ブロック７１Ａは、当該２値・３値兼用出力ブロック７１Ａを２値出力ブロックとして用いるか、３値出力ブロックとして用いるかを選択する出力選択ロジック回路７２を有している。出力選択ロジック回路７２には、垂直ドライバ７０を駆動制御するためのタイミングジェネレータ７からの駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力される。また、２値・３値兼用出力ブロック７１Ａは、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、及び２値専用Lowレベル出力ドライバ７７を具備している。なお、上記の各出力ドライバ７３〜７７は出力トランジスタで構成されている。
Highレベル出力ドライバ７３は、出力選択ロジック回路７２からの制御信号によりHighレベル電圧（例えば、＋１２Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。Highレベル出力ドライバ７３の出力トランジスタにはＰｃｈのＭＯＳトランジスタが設けられている。Middleレベル出力ドライバ７４は、出力選択ロジック回路７２からの制御信号によりMiddleレベル電圧（例えば、０Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。Lowレベル出力ドライバ７６は、出力選択ロジック回路７２からの制御信号によりLowレベル電圧（例えば、−６Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。
２値専用Middleレベル出力ドライバ７５は、当該２値・３値兼用出力ブロック７１Ａが２値出力ブロックとして機能する場合、出力選択ロジック回路７２からの制御信号によりMiddleレベル出力ドライバ７４とともに励起されて、Middleレベル電圧をＣＣＤイメージセンサ２に出力するトランジスタ回路である。２値専用Lowレベル出力ドライバ７７は、当該２値・３値兼用出力ブロック７１Ａが２値出力ブロックとして機能する場合、出力選択ロジック回路７２からの制御信号によりLowレベル出力ドライバ７６とともに励起されて、Lowレベル電圧をＣＣＤイメージセンサ２に出力するトランジスタ回路である。
上記のように構成された２値・３値兼用出力ブロック７１Ａと同じ構成の出力ブロックが複数設けられて垂直ドライバ７０が構成されている。図５に示す垂直ドライバ７０において、最上段に記載されている２値・３値兼用出力ブロック７１Ａは、ＣＣＤイメージセンサ２におけるフォトダイオード１３から垂直レジスタ１４への読み出し転送及び垂直レジスタ１４の垂直転送に用いられるため、３値出力ブロックとして動作する。図５においては、最上段に記載されている２値・３値兼用出力ブロック７１Ａが３値の垂直駆動パルスａ１をフォトダイオード１３と垂直レジスタ１４に出力している。
図５の垂直ドライバ７０において、２段目に記載されている２値・３値兼用出力ブロック７１Ｂは、ＣＣＤイメージセンサ２における垂直レジスタ１４の垂直転送に用いられるため、２値出力ブロックとして動作する。この２値・３値兼用出力ブロック７１Ｂは２値の垂直駆動パルスｂ１を垂直レジスタ１４に出力している。
上記のように、垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・は、対応するＣＣＤイメージセンサ２の仕様に応じて、２値出力ブロック又は３値出力ブロックとしての機能が決定される。なお、図５においては、２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・が出力する３値の垂直駆動パルスをａ１，ａ２，ａ３として示し、２値の垂直駆動パルスをｂ１，ｂ２，ｂ３として示す。
図６は図５に示したフォトダイオード１３と垂直レジスタ１４を有するＣＣＤイメージセンサ２の断面構造を示す図である。図６において、符号８１はＮ型基板、符号８２はＰ型ウェル、符号８３は読み出しゲート、符号８４は転送ゲート、符号８５は遮光膜を示している。読み出しゲート８３及び転送ゲート８４は、それぞれ入力端子８６，８７，８８，・・・に接続されている。また、図６においては、フォトダイオードを１３Ａ，１３Ｂ，１３Ｃとして示している。垂直ドライバ７０からの３値の垂直駆動パルスａ１，ａ２，ａ３は対応する読み出しゲート８３と転送ゲート８４に入力される。垂直ドライバ７０からの２値の垂直駆動パルスｂ１，ｂ２は対応する転送ゲート８４に入力される。
図６に示すＣＣＤイメージセンサ２において、フォトダイオード１３Ａに蓄積された信号電荷は、入力端子８６を介して読み出しゲート８３に印加されたHighレベル電圧により、フォトダイオード１３Ａから垂直レジスタ１４に信号電荷が転送される。転送された信号電荷は、垂直レジスタ１４に沿って水平レジスタの方向に順次転送される。信号電荷が転送されるときは、入力端子８７，８８，８９・・・においてMiddleレベル電圧とLowレベル電圧の２値の信号を適宜切り替えて転送が行われる。
図７はＣＣＤイメージセンサ２に入力される駆動信号である垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートである。図７はＣＣＤイメージセンサ２において信号電荷の転送を行う場合の垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートの１例を示している。
次に、上記のように構成された実施例３の撮像装置における垂直ドライバ７０の動作について説明する。
［３値出力ブロックとしての動作］
まず、垂直ドライバ７０における２値・３値兼用出力ブロック（例えば、図５における最上段の２値・３値兼用出力ブロック７１Ａ）を３値出力ブロックとして動作させる場合について説明する。下記の動作においては、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてHighレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）又はLowレベル電圧（−６Ｖ）をＣＣＤイメージセンサ２のフォトダイオード１３と垂直レジスタ１４に出力する場合について説明する。
タイミングジェネレータ７から２値・３値兼用出力ブロック７１Ａには駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されるよう構成されている。駆動制御信号ｃ１，ｃ２は、３値出力ブロックとして動作する場合の入力信号である。駆動制御信号ｃ３は、２値出力ブロックとして動作する場合の入力信号である。駆動制御信号ｃ４は、当該２値・３値兼用出力ブロック７１Ａを３値出力ブロックとして用いるか、２値出力ブロックとして用いるかを選択する入力信号である。当該２値・３値兼用出力ブロック７１Ａを３値出力ブロックとして使用する場合、一例として駆動制御信号ｃ４はＧＮＤレベル電圧（０Ｖ）の信号となる。また、２値・３値兼用出力ブロック７１Ｂを２値出力ブロックとして使用する場合、駆動制御信号ｃ４はＶＤＣ電圧（例えば、＋３．３Ｖ）の信号となる。
なお、タイミングジェネレータ７から入力される各駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４は、ＶＤＣ電圧、若しくはＧＮＤレベル電圧を示す信号である。
［３値出力ブロックにおけるHighレベル電圧出力］
２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてHighレベル電圧を出力させる場合の動作を説明する。Highレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＡにＧＮＤレベル電圧の駆動制御信号ｃ１とＧＮＤレベル電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Highレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはHighレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはLowレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオンさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオフさせる。また、２値専用Middleレベル出力ドライバ７５の出力トランジスタ、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてHighレベル電圧の垂直駆動パルスａ１を出力する。
［３値出力ブロックにおけるMiddleレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてMiddleレベル電圧を出力させる場合の動作を説明する。
２値・３値兼用出力ブロック７１Ａにおいて、Middleレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＡにＧＮＤレベル電圧の駆動制御信号ｃ１と、ＶＤＣ電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Middleレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはMiddleレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはHighレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオンさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバの出力トランジスタをオフさせる。また、２値専用Middleレベル出力ドライバ７５の出力トランジスタ、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてMiddleレベル電圧の垂直駆動パルスａ１を出力する。
［３値出力ブロックにおけるLowレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてLowレベル電圧を出力させる場合の動作を説明する。
２値・３値兼用出力ブロック７１Ａにおいて、Lowレベル電圧を出力させる場合、２値・３値兼用ブロック７１ＡにＶＤＣ電圧の駆動制御信号ｃ１と、ＶＤＣ電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Lowレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはLowレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはHighレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオンさせる。また、２値専用Middleレベル出力ドライバ７５、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてLowレベル電圧の垂直駆動パルスａ１を出力する。
図８は図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａの入出力電圧波形の関係を示すタイミングチャートである。図８は、２値・３値兼用出力ブロック７１Ａに対してＧＮＤレベル電圧の駆動制御信号ｃ４が入力されて３値出力ブロックとして機能している場合である。図８の（ａ）は２値・３値兼用出力ブロック７１Ａに入力される駆動制御信号ｃ１であり、（ｂ）は駆動制御信号ｃ２であり、（ｃ）は２値・３値兼用出力ブロック７１Ａから出力される駆動信号である３値の垂直駆動パルスａ１，ａ２，ａ３である。
上記のように、実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ａは、入力される駆動制御信号ｃ４がＧＮＤレベル電圧に設定されることにより、Highレベル電圧、Middleレベル電圧、又はLowレベル電圧の３種類の電圧のいずれかを出力する３値出力ブロックと同等の動作を行う。
図８に示すように、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとして動作する場合には、駆動制御信号ｃ１及びｃ２が共にＶＤＣ電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はLowレベル電圧である。駆動制御信号ｃ１がＧＮＤレベル電圧であり、駆動制御信号ｃ２がＶＤＣ電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はMiddleレベル電圧である。そして、駆動制御信号ｃ１及びｃ２が共にＧＮＤレベル電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はHighレベル電圧である。
上記のように、実施例３の撮像装置における垂直ドライバ７０においては、２値・３値兼用出力ブロック７１Ａに対して所望の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されることにより、２値・３値兼用出力ブロックは３値出力ブロックとして、Lowレベル電圧、Middleレベル電圧、又はHighレベル電圧のいずれかの電圧をＣＣＤイメージセンサ２に対して出力することができる。
［２値出力ブロックとしての動作］
次に、垂直ドライバ７０における２値・３値兼用出力ブロック（例えば、図５における２段目の２値・３値兼用出力ブロック７１Ｂ）を２値出力ブロックとして動作させる場合について以下に説明する。下記の動作においては、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてMiddleレベル電圧（０Ｖ）又はLowレベル電圧（−６Ｖ）をＣＣＤイメージセンサ２の垂直レジスタ１４に出力する場合について説明する。なお、２値・３値兼用出力ブロック７１Ｂは図５に示した２値・３値兼用出力ブロック７１Ａと同じ構成であるため、図５に示した符号を用いて説明する。
タイミングジェネレータ７から垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂに対しても、他の２値・３値兼用出力ブロックと同様にＶＤＣ電圧又はＧＮＤレベル電圧の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されるよう構成されている。
［２値出力ブロックにおけるMiddleレベル電圧出力］
２値・３値兼用出力ブロック７１Ｂに入力される駆動制御信号ｃ１及びｃ２は、３値出力ブロックとして動作するときの入力信号であるため、２値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ｂに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。Middleレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＢにＧＮＤレベル電圧の駆動制御信号ｃ３が入力される。駆動制御信号Ｃ４は、２値出力ブロックとして動作させるためにＶＤＣ電圧の信号である。
２値・３値兼用出力ブロック７１Ｂに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとして動作し、Middleレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された２値・３値兼用出力ブロック７１Ｂの出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＢはMiddleレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはHighレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオンさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオフさせる。２値専用Middleレベル出力ドライバ７５の出力トランジスタのゲートにはHighレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５の出力トランジスタをオンさせる。２値専用Lowレベル出力ドライバ７７の出力トランジスタのゲートにはLowレベル電圧が印加され、２値専用Lowレベル出力ドライバ７７の出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとしてMiddleレベル電圧の垂直駆動パルスｂ１を出力する。即ち、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてMiddleレベル電圧を出力する場合、Middleレベル出力ドライバ７４及び２値専用Middleレベル出力ドライバ７５が励起されて、Middleレベル電圧出力時の出力トランジスタのオン抵抗が低減されている。
［２値出力ブロックにおけるLowレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ｂにおいて、Lowレベル電圧を出力させる場合、駆動制御信号ｃ１及びｃ２は、３値出力ブロックとして動作するときの入力信号であるため、２値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ｂに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。Lowレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＢにＶＤＣ電圧の駆動制御信号ｃ３が入力される。駆動制御信号Ｃ４は、２値出力ブロックとして動作させるためにＶＤＣ電圧の信号である。
２値・３値兼用出力ブロック７１Ｂに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとして動作し、Lowレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された２値・３値兼用出力ブロック７１Ｂの出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加して、２値・３値兼用出力ブロック７１ＢがLowレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはHighレベル電圧が印加され、Lowレベル出力ドライバの出力トランジスタをオンさせる。２値専用Middleレベル出力ドライバ７５の出力トランジスタのゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５の出力トランジスタをオフさせる。２値専用Lowレベル出力ドライバ７７の出力トランジスタのゲートにはHighレベル電圧が印加され、２値専用Lowレベル出力ドライバ７７の出力トランジスタをオンさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとしてLowレベル電圧の垂直駆動パルスｂ１を出力する。即ち、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてLowレベル電圧を出力する場合、Lowレベル出力ドライバ７６及び２値専用Lowレベル出力ドライバ７７が励起されて、Lowレベル電圧出力時の出力トランジスタのオン抵抗が低減されている。
実施例３の撮像装置における垂直ドライバ７０においては、２値・３値兼用出力ブロック７１Ｂを２値出力ブロックとして動作させる場合、Middleレベル電圧の出力時にはMiddleレベル出力ドライバ７４及び２値専用Middleレベル出力ドライバ７５における出力トランジスタが共に励起され、Lowレベル電圧の出力時にはLowレベル出力ドライバ７６及び２値専用Lowレベル出力ドライバ７７における出力トランジスタが共に励起される。このように、実施例３の垂直ドライバ７０においては、２値専用Middleレベル出力ドライバの出力トランジスタ、又は２値専用Lowレベル出力ドライバの出力トランジスタがオンするよう構成されているため、Middleレベル電圧、及びLowレベル電圧を出力するトランジスタ数が増加することになる。この結果、Middleレベル電圧、及びLowレベル電圧を出力するときの出力トランジスタのオン抵抗を小さくすることができ、２値出力ブロックとして動作する場合に必要なオン抵抗に適した値を実現することができる。
図９は図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ｂの入出力電圧波形の関係を示すタイミングチャートである。図９は、２値・３値兼用出力ブロック７１Ｂに対してＶＤＣ電圧の駆動制御信号ｃ４が入力されて２値出力ブロックとして機能している場合である。図９の（ａ）は２値・３値兼用出力ブロック７１Ｂに入力される駆動制御信号ｃ３であり、（ｂ）は２値・３値兼用出力ブロック７１Ｂから出力される駆動信号である２値の垂直駆動パルスｂ１，ｂ２，ｂ３である。
実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂは、入力される駆動制御信号ｃ４がＶＤＣ電圧に設定されることにより、Middleレベル電圧又はLowレベル電圧の２種類の電圧のいずれかを出力する２値出力ブロックと同等の動作を行う。
図９に示すように、２値・３値兼用出力ブロックが２値出力ブロックとして動作する場合には、駆動制御信号ｃ３がＶＤＣ電圧のとき、垂直駆動パルスｂ１，ｂ２，ｂ３はLowレベル電圧である。一方、駆動制御信号ｃ３がＧＮＤレベル電圧のとき、垂直駆動パルスｂ１，ｂ２，ｂ３はMiddleレベル電圧である。
実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂにおいて、２値出力ブロックとして動作させる場合、２値専用Middleレベル出力ドライバ７５と２値専用Lowレベル出力ドライバ７７が起動するため、垂直駆動パルスの立ち上がり波形、立ち下がり波形が調整され、各出力ドライバ７５，７７の駆動能力は２値動作に適したオン抵抗を有する設定となる。
以下、本発明に係る実施例４として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図１０を用いて説明する。
図１０は本発明に係る実施例４の撮像装置における垂直ドライバ９１及びその周辺装置の構成を示すブロック図である。図１０に示すように、垂直ドライバ９１にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・が複数設けられている。実施例４の撮像装置において、垂直ドライバ９１以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例４において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図１０に示すように、タイミングジェネレータ７から垂直ドライバ９１の複数の２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・のそれぞれに対して駆動制御信号ｃ１，ｃ２，ｃ３が入力されている。実施例４における垂直ドライバ９１には、複数の２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・の他に、記憶装置を有する２値・３値選択ブロック９２が設けられている。この２値・３値選択ブロック９２には、装置外部から選択信号ｓ１が入力されている。選択信号ｓ１は、該当する２値・３値兼用出力ブロックを２値出力ブロックとして動作させるか、３値出力ブロックとして動作させるかを設定する設定信号である。なお、駆動制御信号ｃ１，ｃ２，ｃ３は、前述の実施例３において説明した駆動制御信号ｃ１，ｃ２，ｃ３と同様の機能を有する（図８及び図９参照。）。
２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・は、前述の実施例３と同様に、Highレベル出力ドライバ、Middleレベル出力ドライバ、２値専用Middleレベル出力ドライバ、Lowレベル出力ドライバ、及び２値専用Lowレベル出力ドライバを具備している。
２値・３値選択ブロック９２、は記憶装置を備えており、外部からの選択信号ｓ１により、全ての２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・のそれぞれが３値出力ブロック、又は２値出力ブロックのいずれの出力ブロックとして動作するかを設定することができるよう構成されている。
従って、２値・３値選択ブロック９２に対して、選択信号ｓ１により２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・の全チャンネル設定を一度記憶させることにより、ＣＣＤイメージセンサ２を駆動させることができる。また、対応するＣＣＤイメージセンサ２の仕様が変更となった場合においても、選択信号ｓ１により２値・３値選択ブロック９２における記憶されたデータを変更することにより対応することが可能となる。
以下、本発明に係る実施例５として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図１１を用いて説明する。
図１１は本発明に係る実施例５の撮像装置における垂直ドライバ９４及びその周辺装置の構成を示すブロック図である。図１１に示すように、垂直ドライバ９４にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・が複数設けられている。実施例５の撮像装置において、垂直ドライバ９４以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例５の撮像装置において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図１１に示すように、タイミングジェネレータ７から垂直ドライバ９４の複数の２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・のそれぞれに対して駆動制御信号ｃ１，ｃ２，ｃ３が入力されている。実施例５における垂直ドライバ９４には、複数の２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・の他に、記憶装置を有する２値・３値選択ブロック９５が設けられている。２値・３値選択ブロック９５には、装置の外部から選択信号ｓ２が入力される構成である。選択信号ｓ２は、該当する２値・３値兼用出力ブロックを２値出力ブロックとして動作させるか、３値出力ブロックとして動作させるかを設定する設定信号であるとともに、該当する２値・３値兼用出力ブロックの各出力レベルにおいて適切なオン抵抗を設定する設定信号である。
なお、駆動制御信号ｃ１，ｃ２，ｃ３は、前述の実施例３において説明した駆動制御信号ｃ１，ｃ２，ｃ３と同様の機能を有する（図８及び図９参照。）。
図１１に示すように、２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・は、出力選択ロジック回路７２、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、及びLowレベル出力ドライバ７６を具備している。さらに、各２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・は、能力調整用Highレベル出力ドライバ９７、能力調整用Middleレベル出力ドライバ９８、及び能力調整用Lowレベル出力ドライバ９９、を具備している。図１１においては、２値・３値兼用出力ブロック９６Ａのみ、その構成を記載したが、他の２値・３値兼用出力ブロックにおいても同様の構成を有する。
実施例５の撮像装置における垂直ドライバ９４において、出力選択ロジック回路７２にはタイミングジェネレータ７から駆動制御信号ｃ１，ｃ２，ｃ３が入力され、２値・３値選択ブロック９５から選択信号が入力される。駆動制御信号ｃ１，ｃ２，ｃ３及び選択信号が入力された出力選択ロジック回路７２は、各出力レベルにおいて適切にＣＣＤイメージセンサ２を駆動できるように、各出力レベルにおいて能力調整用Highレベル出力ドライバ９７、能力調整用Middleレベル出力ドライバ９８、又は能力調整用Lowレベル出力ドライバ９９における出力トランジスタを励起するよう構成されている。即ち、出力選択ロジック回路７２は、外部から入力された選択信号ｓ２に基づいて、各出力ドライバの出力トランジスタのオン抵抗を対応するＣＣＤに合わせて調整している。
以上のように、実施例５の撮像装置における垂直ドライバ９４においては、２値・３値選択ブロック９５からの選択信号により、各出力ドライバにおける出力トランジスタのオン抵抗の微調整が可能となり、フルプログラマブルの垂直ドライバが構成が可能となる。
上記の各実施例で説明したように、本発明においては、ＣＣＤイメージセンサを適切に駆動させるために、垂直ドライバに２値・３値兼用出力ブロックを複数設けて、２値・３値兼用出力ブロックの各出力端子をＣＣＤイメージセンサの読み出しゲートや転送ゲートに接続するとともに、各２値・３値兼用出力ブロックに対して制御信号を入力することにより可能となる。本発明においては、２値・３値兼用出力ブロックを複数準備しておけば、各種のＣＣＤイメージセンサの仕様に合わせて、当該２値・３値兼用出力ブロックを任意に３値出力ブロック又は２値出力ブロックとして用いることができる。
本発明のイメージセンサ駆動装置においては、ＣＣＤイメージセンサの構造において、フォトダイオードからの読み出しゲート位置が変更され、２値・３値兼用出力ブロックの２値出力と３値出力が入れ替わった場合においても、タイミングジェネレータなどからの信号により柔軟に２値・３値兼用出力ブロックの３値出力と２値出力を切り替えることが可能となる。
本発明のイメージセンサ駆動装置である垂直ドライバの出力端子に接続されているＣＣＤは容量と等価に置き換えることができるため、垂直ドライバの出力レベル電圧の切り替え時の立ち上がり時間、立ち下り時間は、垂直ドライバの出力トランジスタのオン抵抗を「Ｒ」、ＣＣＤの容量を「Ｃ」とすると、「ＲＣ」の時定数で決まる。ＣＣＤの容量は２値出力ブロック、３値出力ブロック、ＣＣＤの駆動方式などの種種により異なるため、２値・３値兼用出力ブロックを前述の各実施例で説明した構成とすることにより、ＣＣＤイメージセンサの駆動方式に適した出力トランジスタのオン抵抗を設定することができ、プログラマブルな垂直ドライバを構成することができる。
本発明は、イメージセンサ駆動装置を１つの半導体集積回路で構成することが可能であり、出力トランジスタのオン抵抗を調整することができるため、多岐にわたるイメージセンサ駆動装置として有効である。
本発明はイメージセンサを駆動するためのイメージセンサ駆動装置に関し、特にイメージセンサにおける垂直レジスタを駆動するイメージセンサ駆動装置に関する。
図１２はＣＣＤイメージセンサを有する一般的な撮像装置、例えばデジタルスチルカメラ等に用いられている撮像装置１００の概略構成を示すブロック図である。図１２に示すように、この撮像装置１００には、レンズ、絞り機構及びシャッタ機構等の光学機器を有する光学ブロック１０１、光学ブロック１０１からの光を受け取り電気信号に変換するＣＣＤイメージセンサ１０２、ＣＣＤイメージセンサ１０２からの電気信号をデジタル化するＡＦＥ（Analog Front-End)１０３、ＡＦＥ１０３からのデジタル信号が入力されて画像信号を出力する画像処理部１０４、光学ブロック１０１の絞り機構やシャッタ機構等を制御する光学ブロック制御部１０５、ＣＣＤイメージセンサ１０２の垂直レジスタを駆動制御する垂直ドライバ１０６、画像処理部１０４からの同期信号等が入力されてＣＣＤイメージセンサ１０２とＡＦＥ１０３と光学ブロック制御部１０５と垂直ドライバ１０６に駆動制御信号を出力するタイミングジェネレータ１０７が設けられている。ここで、ＡＦＥ１０３はＣＤＳ(Correlated Double Sampling)、ＡＧＣ(Automatic Gain Control)、ＡＤＣ(Analog Digital Converter)を有して構成されている。
ＣＣＤイメージセンサ１０２は光学ブロック１０１からの光を電荷に変換するフォトダイオード、及び変換された電荷をＡＦＥ１０３に転送するための垂直レジスタと水平レジスタとを備えている。ＣＣＤイメージセンサ１０２の垂直レジスタと水平レジスタを駆動するためには、垂直駆動パルスと水平駆動パルスの各駆動信号を形成する必要がある。ＣＣＤイメージセンサ１０２の水平レジスタを駆動するための駆動信号はタイミングジェネレータ１０７から直接入力される。垂直レジスタを駆動する垂直駆動パルスは、水平駆動パルスに比べて、高電圧が必要であるため、垂直駆動パルスを生成するための垂直ドライバ１０６が設けられている。垂直駆動パルスの電圧としては、フォトダイオードに蓄積された電荷を垂直レジスタに転送するためのHighレベル電圧（例えば、＋１２Ｖ）、垂直レジスタに転送された電荷を、垂直レジスタ内を順次転送してから水平レジスタに転送するためのMiddleレベル電圧（例えば、０Ｖ）及びLowレベル電圧（例えば、−６Ｖ）の３種類の電圧が必要である。垂直ドライバ１０６は、タイミングジェネレータ１０７からの駆動制御信号を、ＣＣＤイメージセンサ１０２の垂直レジスタを駆動するための垂直駆動パルスに変換する。一方、水平駆動パルス（例えば、電圧が＋３．３Ｖ）は、タイミングジェネレータ１０７において形成された駆動制御信号が用いられ、ＣＣＤイメージセンサ１０２に直接入力される。
図１３は従来の垂直ドライバ１０６の概略内部構成を示すブロック図である。図１３に示すように、垂直ドライバ１０６には、２値出力ブロック２００と３値出力ブロック３００の２種類の出力ブロックを備えている。２値出力ブロック２００と３値出力ブロック３００は、ＣＣＤイメージセンサ１０２の仕様、例えば、画素数、駆動方式等に応じて必要数備えられている。各２値出力ブロック２００には、タイミングジェネレータ１０７からの駆動制御信号である１つの２値入力信号が入力され、ＣＣＤイメージセンサ１０２へ出力される１つの２値駆動信号を形成する。３値出力ブロック３００にはタイミングジェネレータ１０７からの駆動制御信号である２つの２値入力信号が入力され、ＣＣＤイメージセンサ１０２へ出力される１つの３値駆動信号を形成する。
図１４は従来の垂直ドライバ１０６における２値出力ブロック２００と３値出力ブロック３００のそれぞれの内部構成を示すブロック図である。２値出力ブロック２００はタイミングジェネレータ１０７からの駆動制御信号を所望のMiddleレベル電圧（例えば、０Ｖ）又はLowレベル電圧（例えば、−６Ｖ）に変換してＣＣＤイメージセンサ１０２の垂直レジスタに２値駆動信号として出力する。３値出力ブロック３００はタイミングジェネレータ１０７からの駆動制御信号をHighレベル電圧（例えば、＋１２Ｖ）、Middleレベル電圧（例えば、０Ｖ）又はLowレベル電圧（例えば、−６Ｖ）に変換してＣＣＤイメージセンサ１０２の垂直レジスタに３値駆動信号として出力する。
タイミングジェネレータ１０７からの駆動制御信号である、２値出力ブロック２００への２値入力信号は、制御回路２０１に入力される。制御回路２０１から出力された制御信号は、Lowレベル電圧を出力するLowレベル出力ドライバ２０２、及びMiddleレベル電圧を出力するMiddleレベル出力ドライバ２０３に出力される。Lowレベル出力ドライバ２０２又はMiddleレベル出力ドライバ２０３のいずれかの出力ドライバが励起されて、Lowレベル電圧又はMiddleレベル電圧のいずれかの電圧が２値駆動信号として該当するＣＣＤに出力される。
また、３値出力ブロック３００には、第１の３値入力信号と第２の３値入力信号の２種類の駆動制御信号が入力される。第１の３値入力信号と第２の３値入力信号は制御回路３０１に入力される。制御回路３０１からの制御信号は、Lowレベル電圧を出力するLowレベル出力ドライバ３０２、Middleレベル電圧を出力するMiddleレベル出力ドライバ３０３、及びHighレベル電圧を出力するHighレベル出力ドライバ３０４に出力され、いずれかの出力ドライバ３０２，３０３，３０４を励起させる。その結果、３値出力ブロック３００は所望の出力レベルの３値駆動信号を該当するＣＣＤに出力する。
２値出力ブロック２００と３値出力ブロック３００のそれぞれが備えているLowレベル出力ドライバ２０２，３０２、Middleレベル出力ドライバ２０３，３０３、及び３値出力ブロック３００が備えているHighレベル出力ドライバ３０４の各出力ドライバにおける出力トランジスタはＣＣＤの駆動能力に合わせてオン抵抗が予め設定されている。
上記のように、従来の撮像装置１００の垂直ドライバ１０６には複数の２値出力ブロック２００と複数の３値出力ブロック３００のそれぞれが別回路にて構成されていた。２値出力ブロック２００と３値出力ブロック３００は、共に出力レベルが切り替わるとき、出力トランジスタのオン抵抗とＣＣＤイメージセンサ１０２の負荷容量の影響により、駆動信号における立ち上がり波形、及び立ち下がり波形が急峻ではなく緩やかになっている。ＣＣＤイメージセンサ１０２の負荷容量は画素数等によりその容量値が大きく変わるため、垂直ドライバ１０６はＣＣＤイメージセンサ１０２の負荷容量に合わせた最適なオン抵抗を持つように各出力ドライバの出力トランジスタの素子サイズ（オン抵抗）を決定しなければならなかった。
従来において、撮像装置を設計する場合、そのイメージセンサのチャンネル数や駆動方式に対応するよう垂直ドライバを個別に開発し製造していた。したがって、イメージセンサの仕様に合った垂直ドライバをその都度設計する必要があり、開発工数、製造コストが増大していた。
特開昭６０−０１９３１５号公報
前述のように、従来の撮像装置の構成においては、垂直ドライバが２値出力ブロックと３値出力ブロックとをそれぞれ複数設けた構成であるため、各イメージセンサに対応した垂直ドライバを個々に開発する必要があり、開発工数、製造コストの増大が大きな問題となっていた。
本発明の目的は、前述の従来における問題を解決するものであり、２値出力ブロックと３値出力ブロックの両方の機能を備えた出力ブロックを複数設けて、様々な仕様のイメージセンサに対応することができるイメージセンサ駆動装置を提供することである。
本発明のイメージセンサ駆動装置は、前述の目的を達成するために、２値出力ブロックと３値出力ブロックの両方の機能を備えた２値・３値兼用出力ブロックが設けられている。本発明によれば、２値・３値兼用出力ブロックをイメージセンサの駆動方式に合わせて複数用意することにより、様々な仕様のイメージセンサに対応する駆動装置を構築することが可能となる。本発明のイメージセンサ駆動装置においては、垂直ドライバの出力トランジスタのオン抵抗の値を選択制御信号により可変とすることができるため、出力トランジスタに低オン抵抗の切り替え手段を備える必要がなく、汎用性の高い垂直ドライバを提供することができる。
本発明のイメージセンサ駆動装置においては、２値出力ブロックと３値出力ブロックの両方の機能を兼ね備えた２値・３値兼用出力ブロックが複数設けられており、タイミングジェネレータからの駆動制御信号により、２値出力ブロック又は３値出力ブロックの機能を任意に選択することができる。
本発明のイメージセンサ駆動装置においては、２値・３値兼用出力ブロックを複数用意しておけばイメージセンサに合わせて、制御回路からの駆動制御信号により、２値・３値兼用出力ブロックを任意に３値出力ブロック又は２値出力ブロックとして設定でき、各種のＣＣＤイメージセンサを駆動することが可能となる。
本発明のイメージセンサ用駆動装置において、２値・３値兼用出力ブロックは、複数の出力レベル電圧を出力する出力段トランジスタを複数備えており、駆動制御信号により各出力レベルの電圧を出力段トランジスタから選択出力することができる。
また、本発明のイメージセンサ用駆動装置においては、複数の出力レベル電圧を出力する出力トランジスタのオン抵抗を、出力端子に接続される素子に合わせて変更するために、出力選択ロジック回路において出力トランジスタを制御するよう構成されている。本発明においては、２値・３値兼用出力ブロックを複数用意することにより、イメージセンサのチャンネル数に合わせて、２値出力と３値出力のチャンネル数を任意に設定するこができる。
本発明の第１の観点のイメージセンサ用駆動装置は、イメージセンサを駆動するために２値又は３値の電圧レベルの信号を出力することが可能な２値・３値兼用出力ブロックを複数有するイメージセンサ駆動装置であって、
前記２値・３値兼用出力ブロックは、
第１の電圧レベルの信号を出力する第１の電圧レベル出力ドライバ、
第２の電圧レベルの信号を出力する第２の電圧レベル出力ドライバ、及び
第３の電圧レベルの信号を出力する第３の電圧レベル出力ドライバ、を有し、
前記２値・３値兼用出力ブロックは、入力された駆動制御信号に応じて前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する２値出力動作を行うか、若しくは前記第１の電圧レベル、前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する３値出力動作を行うよう構成されている。
本発明の第２の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバの各出力トランジスタが、入力された駆動制御信号により所定数だけ起動するよう構成されている。
本発明の第３の観点のイメージセンサ用駆動装置は、第１の観点の前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記２値・３値兼用出力ブロックが２値出力動作を行うとき、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは複数の出力ドライバが起動するよう構成されている。
本発明の第４の観点のイメージセンサ用駆動装置は、第１の観点の前記第２の電圧レベル出力ドライバが２値専用第２の電圧レベル出力ドライバを有し、
前記第３の電圧レベル出力ドライバが２値専用第３の電圧レベル出力ドライバを有し、
前記２値・３値兼用出力ブロックが２値出力動作を行うときのみ、前記第２の電圧レベル出力ドライバと共に前記２値専用第２の電圧レベル出力ドライバが起動し、若しくは前記第３の電圧レベル出力ドライバと共に前記２値専用第３の電圧レベル出力ドライバが起動するよう構成されている。
本発明の第５の観点のイメージセンサ用駆動装置は、第１の観点の装置外部からの選択信号により、前記前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成されている。
本発明の第６の観点のイメージセンサ用駆動装置は、第５の観点の前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成されている。
本発明の第７の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバが能力調整第１の電圧レベル出力ドライバを有し、
前記第２の電圧レベル出力ドライバが能力調整第２の電圧レベル出力ドライバを有し、
前記第３の電圧レベル出力ドライバが能力調整第３の電圧レベル出力ドライバを有し、
装置外部からの駆動制御信号により前記イメージセンサの駆動能力に応じて前記能力調整第１の電圧レベル出力ドライバ、前記能力調整第２の電圧レベル出力ドライバ、及び前記能力調整第３の電圧レベル出力ドライバが起動するよう構成され、
装置外部からの選択信号により、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成されている。
本発明の第８の観点のイメージセンサ用駆動装置は、第７の観点の前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成されている。
本発明の第９の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベルがHighレベル電圧であり、前記第２の電圧レベルがMiddleレベル電圧であり、そして前記第３の電圧レベルがLowレベル電圧であり、第１の電圧レベル＞第２の電圧レベル＞第３の電圧レベルの関係を有して、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルはＣＣＤイメージセンサの垂直レジスタの駆動に用いられている。
本発明の第１０の観点のイメージセンサ用駆動装置は、第１の観点の前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは、Ｎチャネル、若しくはＰチャネルのＭＯＳトランジスタで構成された請求項１に記載のイメージセンサ駆動装置。
本発明のイメージセンサ駆動装置は、２値出力ブロックと３値出力ブロックの両方の機能を兼ね備えた２値・３値兼用出力ブロックを複数設けて、タイミングジェネレータからの駆動制御信号により２値出力と３値出力とを切り替え、且つ出力トランジスタを制御することにより、出力トランジスタのオン抵抗を調整し、各出力レベルに対応する素子に合わせて出力ブロックの特性を最適化することが可能になる。この結果、本発明によれば、各種のイメージセンサに対応した垂直ドライバを個々に開発する必要がなくなり、開発工数、製造コストを大幅に抑制することができる。従って、本発明のイメージセンサ駆動装置においては、１つの垂直ドライバ用のＬＳＩ回路（Large-scale Integrated circuit)に予め備わっている各電圧レベルを出力する２値と３値の出力ブロックの機能を切り替えることにより、イメージセンサの駆動方式の違いにより別途ＬＳＩを設計する必要がなくなり、開発工数、製造コストを低減することが可能となる。
以下、本発明のイメージセンサ駆動装置の好適な実施例として、ＣＣＤイメージセンサを用いた撮像装置を例に挙げて添付の図面を参照しつつ説明する。なお、本発明の技術的思想はＣＣＤイメージセンサに限定するものではなく、他のイメージセンサの駆動装置に適用することができる。
図１は、本発明に係る実施例１のイメージセンサ駆動装置を用いた撮像装置の概略構成を示すブロック図である。実施例１の撮像装置としては、デジタルスチルカメラを例に説明する。図１に示すように、撮像装置１０には、レンズ、絞り機構及びシャッタ機構等の光学機器を有する光学ブロック１、光学ブロック１からの光を受け取り電気信号に変換するＣＣＤイメージセンサ２、ＣＣＤイメージセンサ２からの電気信号をデジタル化するＡＦＥ（Analog Front-End)３、ＡＦＥ３からのデジタル信号が入力されて画像処理して画像信号を出力する画像処理部４、光学ブロック１の絞り機構やシャッタ機構等を制御する光学ブロック制御部５、ＣＣＤイメージセンサ２の垂直レジスタを駆動制御する２値・３値兼用出力ブロックを有する垂直ドライバ６、及び画像処理部４からの同期信号等が入力されてＣＣＤイメージセンサ２とＡＦＥ３と垂直ドライバ６とを駆動制御するタイミングジェネレータ７が設けられている。ここで、ＡＦＥ３はＣＤＳ(Correlated Double Sampling)、ＡＧＣ(Automatic Gain Control)、ＡＤＣ(Analog Digital Converter)を有して構成されている。また、実施例１の撮像装置には、画像処理部４で処理するデータを記憶するメモリ８と、演算処理を行い画像処理部４とタイミングジェネレータ７と光学ブロック制御部５を制御するＣＰＵ（中央処理装置）９を有し、画像処理部４からの画像信号等はエンコーダ１１及びＤＡコンバータ１２を介して出力される。
図２はＣＣＤイメージセンサ２の内部構造を示す概略構成図である。図２において、ＣＣＤイメージセンサ２は、光学ブロック１から入ってきた光を信号電荷に変換し蓄積するためのフォトダイオード１３、フォトダイオード１３に蓄積された信号電荷を垂直方向（図２において上から下方向）に転送するための垂直レジスタ１４、垂直レジスタ１４から受け取った信号電荷を水平方向（図２における右から左方向）に転送する水平レジスタ１５、及び水平レジスタ１５から信号電荷を受け取り、電圧に変換するための電荷-電圧変換回路１６を有している。ＣＣＤイメージセンサ２には、その仕様に応じて複数の３値駆動信号用入力端子１７と２値駆動信号用入力端子１８が設けられている。また、電荷−電圧変換回路１６には出力端子１９が設けられている。
図２に示すように、ＣＣＤイメージセンサ２の基本動作は、フォトダイオード１３において入ってきた光が信号電荷に変換され蓄積された後、対応する垂直レジスタ１４のセルに読み出し転送（例えば、図２において矢印Ａ方向への転送）が行われる。垂直レジスタ１４に転送された信号電荷は、各セルを順次垂直転送（図２において矢印Ｂ方向への転送）される。垂直レジスタ１４を垂直転送した信号電荷は、次に、水平レジスタ１５の各セルを順次水平転送（図２において矢印Ｃ方向への転送）されていく。水平レジスタ１５を水平転送した信号電荷は、電荷−電圧変換回路１６に送られ電圧に変換される。
フォトダイオード１３から垂直レジスタ１４への読み出し転送（Ａ）を行うためには、垂直ドライバ６の２値・３値兼用出力ブロックから出力される駆動信号である垂直駆動パルスのHighレベル電圧、例えば＋１２Ｖ、の電圧信号が用いられる。垂直レジスタ１４において垂直転送（Ｂ）を行うためには、２値・３値兼用出力ブロックから出力される駆動信号である垂直駆動パルスのMiddleレベル電圧、例えば０ＣＶ、又はLowレベル電圧、例えば−６Ｖ、の電圧信号が用いられる。
図２に示したＣＣＤイメージセンサ２の内部構造は、基本構造であり、画素の高画素化、駆動方式の多様化等によりその構造が異なっており、垂直ドライバ６の構成もＣＣＤイメージセンサ２の仕様に応じて異なるものである。
図３は本発明に係る実施例１の撮像装置における垂直ドライバ６の２値・３値兼用出力ブロックの構成を示すブロック図である。垂直ドライバ６には、ＣＣＤイメージセンサ２の仕様に合わせて、図３に示した２値・３値兼用出力ブロックが複数設けられている。図３に示すように、垂直ドライバ６の各２値・３値兼用ブロックには、第１の制御回路２０及び第２の制御回路２１が設けられており、タイミングジェネレータ７からの駆動制御信号が入力されるよう構成されている。また、２値・３値兼用出力ブロックには、Highレベル電圧を形成するためのＣＣＤ駆動能力選択回路２２とHighレベル出力ドライバ２５、Middleレベル電圧を形成するためのＣＣＤ駆動能力選択回路２３とMiddleレベル出力ドライバ２６、及びLowレベル電圧を形成するためのＣＣＤ駆動能力選択回路２４とLowレベル出力ドライバ２７、が設けられている。２値・３値兼用垂直ドライバ６において形成された、Highレベル電圧、Middleレベル電圧又はLowレベル電圧は、出力端子３０に接続されたＣＣＤイメージセンサ２に出力され、ＣＣＤイメージセンサ２の垂直レジスタ１４を駆動制御する。実施例１において、Highレベル電圧は＋１２Ｖであり、Middleレベル電圧は０Ｖであり、Lowレベル電圧は−６Ｖである。実施例１において、Highレベル電圧、Middleレベル電圧及びLowレベル電圧のためのＣＣＤ駆動能力選択回路２２，２３，２４により選択回路が構成されている。
２値・３値兼用出力ブロックの第１の制御回路２０にはタイミングジェネレータ７からの駆動制御信号が入力される第１の制御端子２８と第２の制御端子２９が設けられている。第２の制御回路２１には３つの選択端子３１，３２，３３が設けられている。
第１の制御回路２０において形成された制御信号は、選択回路５０におけるＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４のそれぞれに入力される。
なお、２値・３値兼用出力ブロックが２値出力ブロックとして機能するか、３値出力ブロックとして機能するかは、タイミングジェネレータ７から入力される駆動制御信号により決定される。２値出力ブロックとして機能する場合には第１の制御端子２８に入力される駆動制御信号のみが用いられ、３値出力ブロックとして機能する場合には第１の制御端子２８と第２の制御端子２９に入力される２種類の駆動制御信号が用いられる。
さらに、各ＣＣＤ駆動能力選択回路２２，２３，２４は、第２の制御回路２１からの選択信号により制御されている。第２の制御回路２１には、外部からの入力信号である３種類の駆動制御信号が選択端子３１，３２，３３のそれぞれを介して入力される。第２の制御回路２１は、ＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４のそれぞれに接続されており、それぞれに対して選択信号を出力する。
第２の制御回路２１からの選択信号は、後述するように、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６及びLowレベル出力ドライバ２７における出力トランジスタのオン抵抗を可変するために用いられる。
ＣＣＤ駆動能力選択回路（Highレベル電圧）２２、ＣＣＤ駆動能力選択回路（Middleレベル電圧）２３、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）２４からの信号は、Highレベル電圧が入力されているHighレベル出力ドライバ２５、Middleレベル電圧が入力されているMiddleレベル出力ドライバ２６、Lowレベル電圧が入力されているLowレベル出力ドライバ２７にそれぞれ入力される。その結果、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、又はLowレベル出力ドライバ２７のいずれかが励起され、Highレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）、又はLowレベル電圧（−６Ｖ）のいずれかの電圧が出力端子３０を介してＣＣＤイメージセンサ２に出力される。
上記のように、実施例１の撮像装置における垂直ドライバ６においては、第１の制御回路２０からの制御信号により、Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、Lowレベル出力ドライバ２７のいずれかが駆動され、Highレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）、又はLowレベル電圧（−６Ｖ）のいずれかの電圧が出力される。
実施例１の撮像装置における垂直ドライバ６の各２値・３値兼用出力ブロックにおいて、Highレベル出力ドライバ２５は複数の出力トランジスタ２５ａ，２５ｂ、・・・が並列に接続されて構成されている。同様に、Middleレベル出力ドライバ２６は出力トランジスタ２６ａ，２６ｂ、・・・が並列に接続されており、Lowレベル出力ドライバ２７は出力トランジスタ２７ａ，２７ｂ、・・・が並列に接続されて構成されている。
Highレベル出力ドライバ２５、Middleレベル出力ドライバ２６、Lowレベル出力ドライバ２７における各出力トランジスタはオン抵抗を有している。垂直ドライバ６における２値・３値兼用出力ブロックにおいては、各出力ドライバ２５，２６，２７に複数の出力トランジスタが備えられているため、出力トランジスタの励起する個数を制御することにより、各出力ドライバ２５，２６，２７の出力トランジスタのオン抵抗を可変することができる。
出力端子３０はＣＣＤイメージセンサ２に接続されており、出力端子３０に接続されているＣＣＤは容量を有している。このため、２値・３値兼用出力ブロックの出力レベル電圧の切り替え時の立ち上がり時間、立ち下り時間は、２値・３値兼用出力ブロックの出力トランジスタのオン抵抗に大きく依存する。出力トランジスタのオン抵抗を「Ｒ」、ＣＣＤの容量を「Ｃ」とすると、出力レベル切り替え時の立ち上がり時間及び立ち下がり時間は「ＲＣ」の時定数で決まる。ＣＣＤの容量は、２値出力構成、３値出力構成、及びＣＣＤの駆動方式により異なるため、２値出力構成及び３値出力構成のそれぞれの場合において、ＣＣＤの駆動方式に適した出力トランジスタのオン抵抗を設定する必要がある。
例えば、Highレベル出力ドライバ２５からHighレベル電圧を出力端子３０に出力する場合、出力トランジスタを１つだけ使用した際の出力トランジスタのオン抵抗ではＣＣＤを駆動できない場合がある。この場合には、第２の制御回路２１からの選択信号によりHighレベル出力ドライバ２５の出力トランジスタを複数同期して駆動するよう設定にすることにより、対応するＣＣＤを駆動することが可能となる。即ち、実施例１の構成においては、選択信号によりHighレベル出力ドライバ２５の出力トランジスタのサイズを増加して、所望のオン抵抗を設定することが可能となる。
同様に、Middleレベル出力ドライバ２６及びLowレベル出力ドライバ２７においても、複数の出力トランジスタが設けられているため、選択信号によりＣＣＤの駆動方式に適した出力トランジスタのオン抵抗を設定することができる。
以上のように、実施例１の撮像装置における垂直ドライバ６においては、第１の制御回路２０に入力された駆動制御信号により、２値・３値兼用出力ブロックがMiddleレベル電圧又はLowレベル電圧のいずれかの電圧を出力する２値出力ブロックとして機能し、若しくはHighレベル電圧、Middleレベル電圧又はLowレベル電圧のいずれかの電圧を出力する３値出力ブロックとして機能する。そして、第２の制御回路２１に入力された選択信号により、各出力ドライバ２５，２６，２７の出力トランジスタのオン抵抗を所望の値に設定することができる。
なお、実施例１の撮像装置における垂直ドライバ６においては、基本的には、各出力ドライバ２５，２６，２７において１つの出力トランジスタが駆動される構成であり、必要があれば選択信号により複数の出力トランジスタが駆動されるよう構成されている。
以上のように、図３に示した実施例１における垂直ドライバ６の各２値・３値兼用出力ブロックにおいては、第１の制御回路２０からの制御信号、及び第２の制御回路２１からの選択信号により、出力レベル及びＣＣＤ駆動能力を選択することができる。従って、実施例１の撮像装置における垂直ドライバ６においては、タイミングジェネレータ７からの駆動制御信号と選択信号により２値・３値兼用出力ブロックの機能を切り替えられるプログラマブルな垂直ドライバを構成することが可能となる。選択信号は装置外部からの入力信号としてもよい。
なお、実施例１において、ＡＦＥ３，垂直ドライバ６，タイミングジェネレータ７は半導体集積回路で構成されている。
以下、本発明に係る実施例２として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図４を用いて説明する。
図４は本発明に係る実施例２の撮像装置における垂直ドライバ６０の１つの２値・３値兼用出力ブロックの構成を示すブロック図である。実施例２の撮像装置において、垂直ドライバ６０以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例２において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
実施例２の撮像装置における垂直ドライバ６０には、ＣＣＤイメージセンサ２の仕様に合わせて複数の２値・３値兼用出力ブロックが設けられている。実施例２における垂直ドライバ６０は、実施例１の垂直ドライバ６と異なり、Highレベル電圧のためのＣＣＤ駆動能力選択回路が設けられておらず、制御信号がHighレベル出力ドライバ３６に直接入力されるよう構成されている。なお、実施例２における垂直ドライバ６０には、Middleレベル電圧を形成するためのＣＣＤ駆動能力選択回路３４とMiddleレベル出力ドライバ３７、及びLowレベル電圧を形成するためのＣＣＤ駆動能力選択回路３５とLowレベル出力ドライバ３８、が設けられている。垂直ドライバ６０において形成された、駆動信号であるHighレベル電圧、Middleレベル電圧又はLowレベル電圧は、出力端子３０を介してＣＣＤイメージセンサ２に出力され、ＣＣＤイメージセンサ２の垂直レジスタを駆動制御する。
実施例２の撮像装置における垂直ドライバ６０において、第１の制御回路２０からの制御信号はHighレベル電圧が接続されているHighレベル出力ドライバ３６と、ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４と、ＣＣＤ駆動能力選択回路（Lowレベル電圧）３５に入力される。
なお、２値・３値兼用出力ブロックが２値出力ブロックとして機能するか、３値出力ブロックとして機能するかは、タイミングジェネレータ７から入力される駆動制御信号により決定される。２値出力ブロックとして機能する場合には第１の制御端子２８に入力される駆動制御信号のみが用いられ、３値出力ブロックとして機能する場合には第１の制御端子２８と第２の制御端子２９に入力される２種類の駆動制御信号が用いられる。
第２の制御回路３９には、装置外部からの入力信号である選択信号が選択端子４０を介して入力される。第２の制御回路３９は、ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４、及びＣＣＤ駆動能力選択回路（Lowレベル電圧）３５のそれぞれに接続されており、それぞれに対して選択信号を出力する。ＣＣＤ駆動能力選択回路（Middleレベル電圧）３４とＣＣＤ駆動能力選択回路（Lowレベル電圧）３５は、第２の制御回路３９からの選択信号により駆動制御される。
第２の制御回路３９からの選択信号は、実施例１において説明したように、Middleレベル出力ドライバ３７及びLowレベル出力ドライバ３８における出力トランジスタのオン抵抗を可変するために用いられる。これは、２値・３値兼用出力ブロックを２値出力ブロックとして使用する場合には、３値出力ブロックとして使用した場合に比べて出力トランジスタのオン抵抗を小さくする必要があるためである。従って、２値・３値兼用出力ブロックを２値出力ブロックとして使用する場合、Middleレベル電圧を出力するときにはＣＣＤ駆動能力選択回路（Middleレベル電圧）３４によりMiddleレベル出力ドライバ３７における２つの出力トランジスタ３７ａ，３７ｂが並列に用いられる。そして、Lowレベル電圧を出力するときには、ＣＣＤ駆動能力選択回路（Lowレベル電圧）３５によりLowレベル出力ドライバ３８における２つの出力トランジスタ３８ａ，３８ｂが並列に用いられる。このように構成された実施例２の撮像装置においては、２値出力ブロックとして使用する場合には、Middleレベル出力ドライバ３７及びLowレベル出力ドライバ３８における出力トランジスタのオン抵抗が、ＣＣＤを適切に駆動できるよう所望の値に低減される。
なお、実施例２の撮像装置においては、２値・３値兼用出力ブロックを３値出力ブロックとして使用する場合、Highレベル出力ドライバ３６の１つの出力トランジスタ３６ａが用いられ、Middleレベル出力ドライバ３７の１つの出力トランジスタ３７ａが用いられ、及びLowレベル出力ドライバ３８の１つの出力トランジスタ３８ａが用いられる。
実施例２の撮像装置における垂直ドライバ６０の技術的手段は、既存の３値出力ブロックを２値出力ブロックとして使用する場合、及び垂直ドライバを２種類のパターンで切り替える構成とする場合に用いることができる有効な手段である。
上記のように、本発明のイメージセンサ駆動装置は、ＣＣＤ（Charge Coupled Device）の垂直レジスタを駆動するための半導体集積装置であって、
ＣＣＤを接続している出力を共通に接続したHighレベル出力ドライバ、Middleレベル出力ドライバ、及びLowレベル出力ドライバをそれぞれ複数個備え、
前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバは、ＣＣＤを駆動するためのHighレベル電圧、Middleレベル電圧、Lowレベル電圧を出力する出力ドライバであり、
前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバの３種類のレベルを選択出力するための第１の制御回路を備え、
前記第１の制御回路により、出力にHighレベル電圧、Middleレベル電圧、Lowレベル電圧の３値を出力でき、ＣＣＤの駆動能力に応じて前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバを駆動する選択回路を備え、
前記選択回路を外部からの信号で前記Highレベル出力ドライバ、前記Middleレベル出力ドライバ、前記Lowレベル出力ドライバを任意の数駆動することのできる制御信号を出力する第２の制御回路２を備えている。
また、本発明のイメージセンサ駆動装置は、第１の制御回路、第２の制御回路、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバ、及び選択回路で構成された２値・３値兼用出力ブロックを複数個備えている。
また、本発明のイメージセンサ駆動装置において、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバは、Ｎチャネル、若しくはＰチャネルＭＯＳトランジスタで構成されている。
本発明のイメージセンサ駆動装置は、Highレベル出力ドライバ、Middleレベル出力ドライバ、Lowレベル出力ドライバはＮチャネル若しくはＰチャネルＭＯＳトランジスタで構成され、各レベル電圧及び出力端子に接続されている。
本発明のイメージセンサ駆動装置は、選択回路が、ＣＣＤイメージセンサを駆動する能力を変更する２値・３値兼用出力ブロックに備わっている。
本発明のイメージセンサ駆動装置は、第２の制御回路が、ＣＣＤイメージセンサを駆動する能力を切り替える数に応じた入力端子数を有している。
以下、本発明に係る実施例３として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図５を用いて説明する。
図５は本発明に係る実施例３の撮像装置における垂直ドライバ７０及びその周辺装置の構成を示すブロック図である。図５に示すように、垂直ドライバ７０にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロックが複数設けられている。実施例３の撮像装置において、垂直ドライバ７０以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例３の撮像装置において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図５に示すように、タイミングジェネレータ７からは垂直ドライバ７０の複数の２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・のそれぞれに対して駆動制御信号が入力されている。図５において、垂直ドライバ７０に複数設けられている２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・の１つの構成を代表例としてブロック図で示している。２値・３値兼用出力ブロック７１Ａは、当該２値・３値兼用出力ブロック７１Ａを２値出力ブロックとして用いるか、３値出力ブロックとして用いるかを選択する出力選択ロジック回路７２を有している。出力選択ロジック回路７２には、垂直ドライバ７０を駆動制御するためのタイミングジェネレータ７からの駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力される。また、２値・３値兼用出力ブロック７１Ａは、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、及び２値専用Lowレベル出力ドライバ７７を具備している。なお、上記の各出力ドライバ７３〜７７は出力トランジスタで構成されている。
Highレベル出力ドライバ７３は、出力選択ロジック回路７２からの制御信号によりHighレベル電圧（例えば、＋１２Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。Highレベル出力ドライバ７３の出力トランジスタにはＰｃｈのＭＯＳトランジスタが設けられている。Middleレベル出力ドライバ７４は、出力選択ロジック回路７２からの制御信号によりMiddleレベル電圧（例えば、０Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。Lowレベル出力ドライバ７６は、出力選択ロジック回路７２からの制御信号によりLowレベル電圧（例えば、−６Ｖ）をＣＣＤイメージセンサ２に出力するトランジスタ回路である。
２値専用Middleレベル出力ドライバ７５は、当該２値・３値兼用出力ブロック７１Ａが２値出力ブロックとして機能する場合、出力選択ロジック回路７２からの制御信号によりMiddleレベル出力ドライバ７４とともに励起されて、Middleレベル電圧をＣＣＤイメージセンサ２に出力するトランジスタ回路である。２値専用Lowレベル出力ドライバ７７は、当該２値・３値兼用出力ブロック７１Ａが２値出力ブロックとして機能する場合、出力選択ロジック回路７２からの制御信号によりLowレベル出力ドライバ７６とともに励起されて、Lowレベル電圧をＣＣＤイメージセンサ２に出力するトランジスタ回路である。
上記のように構成された２値・３値兼用出力ブロック７１Ａと同じ構成の出力ブロックが複数設けられて垂直ドライバ７０が構成されている。図５に示す垂直ドライバ７０において、最上段に記載されている２値・３値兼用出力ブロック７１Ａは、ＣＣＤイメージセンサ２におけるフォトダイオード１３から垂直レジスタ１４への読み出し転送及び垂直レジスタ１４の垂直転送に用いられるため、３値出力ブロックとして動作する。図５においては、最上段に記載されている２値・３値兼用出力ブロック７１Ａが３値の垂直駆動パルスａ１をフォトダイオード１３と垂直レジスタ１４に出力している。
図５の垂直ドライバ７０において、２段目に記載されている２値・３値兼用出力ブロック７１Ｂは、ＣＣＤイメージセンサ２における垂直レジスタ１４の垂直転送に用いられるため、２値出力ブロックとして動作する。この２値・３値兼用出力ブロック７１Ｂは２値の垂直駆動パルスｂ１を垂直レジスタ１４に出力している。
上記のように、垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・は、対応するＣＣＤイメージセンサ２の仕様に応じて、２値出力ブロック又は３値出力ブロックとしての機能が決定される。なお、図５においては、２値・３値兼用出力ブロック７１Ａ，７１Ｂ，７１Ｃ，・・・が出力する３値の垂直駆動パルスをａ１，ａ２，ａ３として示し、２値の垂直駆動パルスをｂ１，ｂ２，ｂ３として示す。
図６は図５に示したフォトダイオード１３と垂直レジスタ１４を有するＣＣＤイメージセンサ２の断面構造を示す図である。図６において、符号８１はＮ型基板、符号８２はＰ型ウェル、符号８３は読み出しゲート、符号８４は転送ゲート、符号８５は遮光膜を示している。読み出しゲート８３及び転送ゲート８４は、それぞれ入力端子８６，８７，８８，・・・に接続されている。また、図６においては、フォトダイオードを１３Ａ，１３Ｂ，１３Ｃとして示している。垂直ドライバ７０からの３値の垂直駆動パルスａ１，ａ２，ａ３は対応する読み出しゲート８３と転送ゲート８４に入力される。垂直ドライバ７０からの２値の垂直駆動パルスｂ１，ｂ２は対応する転送ゲート８４に入力される。
図６に示すＣＣＤイメージセンサ２において、フォトダイオード１３Ａに蓄積された信号電荷は、入力端子８６を介して読み出しゲート８３に印加されたHighレベル電圧により、フォトダイオード１３Ａから垂直レジスタ１４に信号電荷が転送される。転送された信号電荷は、垂直レジスタ１４に沿って水平レジスタの方向に順次転送される。信号電荷が転送されるときは、入力端子８７，８８，８９・・・においてMiddleレベル電圧とLowレベル電圧の２値の信号を適宜切り替えて転送が行われる。
図７はＣＣＤイメージセンサ２に入力される駆動信号である垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートである。図７はＣＣＤイメージセンサ２において信号電荷の転送を行う場合の垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートの１例を示している。
次に、上記のように構成された実施例３の撮像装置における垂直ドライバ７０の動作について説明する。
［３値出力ブロックとしての動作］
まず、垂直ドライバ７０における２値・３値兼用出力ブロック（例えば、図５における最上段の２値・３値兼用出力ブロック７１Ａ）を３値出力ブロックとして動作させる場合について説明する。下記の動作においては、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてHighレベル電圧（＋１２Ｖ）、Middleレベル電圧（０Ｖ）又はLowレベル電圧（−６Ｖ）をＣＣＤイメージセンサ２のフォトダイオード１３と垂直レジスタ１４に出力する場合について説明する。
タイミングジェネレータ７から２値・３値兼用出力ブロック７１Ａには駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されるよう構成されている。駆動制御信号ｃ１，ｃ２は、３値出力ブロックとして動作する場合の入力信号である。駆動制御信号ｃ３は、２値出力ブロックとして動作する場合の入力信号である。駆動制御信号ｃ４は、当該２値・３値兼用出力ブロック７１Ａを３値出力ブロックとして用いるか、２値出力ブロックとして用いるかを選択する入力信号である。当該２値・３値兼用出力ブロック７１Ａを３値出力ブロックとして使用する場合、一例として駆動制御信号ｃ４はＧＮＤレベル電圧（０Ｖ）の信号となる。また、２値・３値兼用出力ブロック７１Ｂを２値出力ブロックとして使用する場合、駆動制御信号ｃ４はＶＤＣ電圧（例えば、＋３．３Ｖ）の信号となる。
なお、タイミングジェネレータ７から入力される各駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４は、ＶＤＣ電圧、若しくはＧＮＤレベル電圧を示す信号である。
［３値出力ブロックにおけるHighレベル電圧出力］
２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてHighレベル電圧を出力させる場合の動作を説明する。Highレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＡにＧＮＤレベル電圧の駆動制御信号ｃ１とＧＮＤレベル電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Highレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはHighレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはLowレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオンさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオフさせる。また、２値専用Middleレベル出力ドライバ７５の出力トランジスタ、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてHighレベル電圧の垂直駆動パルスａ１を出力する。
［３値出力ブロックにおけるMiddleレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてMiddleレベル電圧を出力させる場合の動作を説明する。
２値・３値兼用出力ブロック７１Ａにおいて、Middleレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＡにＧＮＤレベル電圧の駆動制御信号ｃ１と、ＶＤＣ電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Middleレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはMiddleレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはHighレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオンさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバの出力トランジスタをオフさせる。また、２値専用Middleレベル出力ドライバ７５の出力トランジスタ、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてMiddleレベル電圧の垂直駆動パルスａ１を出力する。
［３値出力ブロックにおけるLowレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとしてLowレベル電圧を出力させる場合の動作を説明する。
２値・３値兼用出力ブロック７１Ａにおいて、Lowレベル電圧を出力させる場合、２値・３値兼用ブロック７１ＡにＶＤＣ電圧の駆動制御信号ｃ１と、ＶＤＣ電圧の駆動制御信号ｃ２が入力される。駆動制御信号ｃ３は２値出力ブロックとして動作するときの入力信号であるため、３値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ａに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。駆動制御信号Ｃ４は、３値出力ブロックとして動作させるためにＧＮＤレベル電圧の信号である。
２値・３値兼用出力ブロック７１Ａに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとして動作し、Lowレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＡはLowレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはHighレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオンさせる。また、２値専用Middleレベル出力ドライバ７５、及び２値専用Lowレベル出力ドライバ７７の出力トランジスタの各ゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５及び２値専用Lowレベル出力ドライバ７７のそれぞれの出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ａは３値出力ブロックとしてLowレベル電圧の垂直駆動パルスａ１を出力する。
図８は図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａの入出力電圧波形の関係を示すタイミングチャートである。図８は、２値・３値兼用出力ブロック７１Ａに対してＧＮＤレベル電圧の駆動制御信号ｃ４が入力されて３値出力ブロックとして機能している場合である。図８の（ａ）は２値・３値兼用出力ブロック７１Ａに入力される駆動制御信号ｃ１であり、（ｂ）は駆動制御信号ｃ２であり、（ｃ）は２値・３値兼用出力ブロック７１Ａから出力される駆動信号である３値の垂直駆動パルスａ１，ａ２，ａ３である。
上記のように、実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ａは、入力される駆動制御信号ｃ４がＧＮＤレベル電圧に設定されることにより、Highレベル電圧、Middleレベル電圧、又はLowレベル電圧の３種類の電圧のいずれかを出力する３値出力ブロックと同等の動作を行う。
図８に示すように、２値・３値兼用出力ブロック７１Ａが３値出力ブロックとして動作する場合には、駆動制御信号ｃ１及びｃ２が共にＶＤＣ電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はLowレベル電圧である。駆動制御信号ｃ１がＧＮＤレベル電圧であり、駆動制御信号ｃ２がＶＤＣ電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はMiddleレベル電圧である。そして、駆動制御信号ｃ１及びｃ２が共にＧＮＤレベル電圧のとき、出力信号である垂直駆動パルスａ１，ａ２，ａ３はHighレベル電圧である。
上記のように、実施例３の撮像装置における垂直ドライバ７０においては、２値・３値兼用出力ブロック７１Ａに対して所望の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されることにより、２値・３値兼用出力ブロックは３値出力ブロックとして、Lowレベル電圧、Middleレベル電圧、又はHighレベル電圧のいずれかの電圧をＣＣＤイメージセンサ２に対して出力することができる。
［２値出力ブロックとしての動作］
次に、垂直ドライバ７０における２値・３値兼用出力ブロック（例えば、図５における２段目の２値・３値兼用出力ブロック７１Ｂ）を２値出力ブロックとして動作させる場合について以下に説明する。下記の動作においては、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてMiddleレベル電圧（０Ｖ）又はLowレベル電圧（−６Ｖ）をＣＣＤイメージセンサ２の垂直レジスタ１４に出力する場合について説明する。なお、２値・３値兼用出力ブロック７１Ｂは図５に示した２値・３値兼用出力ブロック７１Ａと同じ構成であるため、図５に示した符号を用いて説明する。
タイミングジェネレータ７から垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂに対しても、他の２値・３値兼用出力ブロックと同様にＶＤＣ電圧又はＧＮＤレベル電圧の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力されるよう構成されている。
［２値出力ブロックにおけるMiddleレベル電圧出力］
２値・３値兼用出力ブロック７１Ｂに入力される駆動制御信号ｃ１及びｃ２は、３値出力ブロックとして動作するときの入力信号であるため、２値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ｂに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。Middleレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＢにＧＮＤレベル電圧の駆動制御信号ｃ３が入力される。駆動制御信号Ｃ４は、２値出力ブロックとして動作させるためにＶＤＣ電圧の信号である。
２値・３値兼用出力ブロック７１Ｂに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとして動作し、Middleレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された２値・３値兼用出力ブロック７１Ｂの出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加することにより、２値・３値兼用出力ブロック７１ＢはMiddleレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはHighレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオンさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはLowレベル電圧が印加され、Lowレベル出力ドライバ７６の出力トランジスタをオフさせる。２値専用Middleレベル出力ドライバ７５の出力トランジスタのゲートにはHighレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５の出力トランジスタをオンさせる。２値専用Lowレベル出力ドライバ７７の出力トランジスタのゲートにはLowレベル電圧が印加され、２値専用Lowレベル出力ドライバ７７の出力トランジスタをオフさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとしてMiddleレベル電圧の垂直駆動パルスｂ１を出力する。即ち、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてMiddleレベル電圧を出力する場合、Middleレベル出力ドライバ７４及び２値専用Middleレベル出力ドライバ７５が励起されて、Middleレベル電圧出力時の出力トランジスタのオン抵抗が低減されている。
［２値出力ブロックにおけるLowレベル電圧出力］
次に、２値・３値兼用出力ブロック７１Ｂにおいて、Lowレベル電圧を出力させる場合、駆動制御信号ｃ１及びｃ２は、３値出力ブロックとして動作するときの入力信号であるため、２値出力ブロックとして動作する２値・３値兼用出力ブロック７１Ｂに対してはＶＤＣ電圧又はＧＮＤレベル電圧のいずれかの信号で固定される。Lowレベル電圧を出力させる場合、２値・３値兼用出力ブロック７１ＢにＶＤＣ電圧の駆動制御信号ｃ３が入力される。駆動制御信号Ｃ４は、２値出力ブロックとして動作させるためにＶＤＣ電圧の信号である。
２値・３値兼用出力ブロック７１Ｂに対して、上記の駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が出力選択ロジック回路７２に入力されることにより、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとして動作し、Lowレベル電圧を出力する。
上記のように駆動制御信号ｃ１，ｃ２，ｃ３，ｃ４が入力された２値・３値兼用出力ブロック７１Ｂの出力選択ロジック回路７２は、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７の各出力トランジスタに対して下記に示す電圧を印加して、２値・３値兼用出力ブロック７１ＢがLowレベル電圧を出力する。
Highレベル出力ドライバ７３の出力トランジスタのゲートにはHighレベル電圧が印加され、Highレベル出力ドライバ７３の出力トランジスタをオフさせる。Middleレベル出力ドライバ７４の出力トランジスタのゲートにはLowレベル電圧が印加され、Middleレベル出力ドライバ７４の出力トランジスタをオフさせる。Lowレベル出力ドライバ７６の出力トランジスタのゲートにはHighレベル電圧が印加され、Lowレベル出力ドライバの出力トランジスタをオンさせる。２値専用Middleレベル出力ドライバ７５の出力トランジスタのゲートにはLowレベル電圧が印加され、２値専用Middleレベル出力ドライバ７５の出力トランジスタをオフさせる。２値専用Lowレベル出力ドライバ７７の出力トランジスタのゲートにはHighレベル電圧が印加され、２値専用Lowレベル出力ドライバ７７の出力トランジスタをオンさせる。
上記のように、出力選択ロジック回路７２が、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、２値専用Middleレベル出力ドライバ７５、Lowレベル出力ドライバ７６、２値専用Lowレベル出力ドライバ７７における各出力トランジスタのゲートに対して所望の電圧を印加して、２値・３値兼用出力ブロック７１Ｂは２値出力ブロックとしてLowレベル電圧の垂直駆動パルスｂ１を出力する。即ち、２値・３値兼用出力ブロック７１Ｂが２値出力ブロックとしてLowレベル電圧を出力する場合、Lowレベル出力ドライバ７６及び２値専用Lowレベル出力ドライバ７７が励起されて、Lowレベル電圧出力時の出力トランジスタのオン抵抗が低減されている。
実施例３の撮像装置における垂直ドライバ７０においては、２値・３値兼用出力ブロック７１Ｂを２値出力ブロックとして動作させる場合、Middleレベル電圧の出力時にはMiddleレベル出力ドライバ７４及び２値専用Middleレベル出力ドライバ７５における出力トランジスタが共に励起され、Lowレベル電圧の出力時にはLowレベル出力ドライバ７６及び２値専用Lowレベル出力ドライバ７７における出力トランジスタが共に励起される。このように、実施例３の垂直ドライバ７０においては、２値専用Middleレベル出力ドライバの出力トランジスタ、又は２値専用Lowレベル出力ドライバの出力トランジスタがオンするよう構成されているため、Middleレベル電圧、及びLowレベル電圧を出力するトランジスタ数が増加することになる。この結果、Middleレベル電圧、及びLowレベル電圧を出力するときの出力トランジスタのオン抵抗を小さくすることができ、２値出力ブロックとして動作する場合に必要なオン抵抗に適した値を実現することができる。
図９は図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ｂの入出力電圧波形の関係を示すタイミングチャートである。図９は、２値・３値兼用出力ブロック７１Ｂに対してＶＤＣ電圧の駆動制御信号ｃ４が入力されて２値出力ブロックとして機能している場合である。図９の（ａ）は２値・３値兼用出力ブロック７１Ｂに入力される駆動制御信号ｃ３であり、（ｂ）は２値・３値兼用出力ブロック７１Ｂから出力される駆動信号である２値の垂直駆動パルスｂ１，ｂ２，ｂ３である。
実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂは、入力される駆動制御信号ｃ４がＶＤＣ電圧に設定されることにより、Middleレベル電圧又はLowレベル電圧の２種類の電圧のいずれかを出力する２値出力ブロックと同等の動作を行う。
図９に示すように、２値・３値兼用出力ブロックが２値出力ブロックとして動作する場合には、駆動制御信号ｃ３がＶＤＣ電圧のとき、垂直駆動パルスｂ１，ｂ２，ｂ３はLowレベル電圧である。一方、駆動制御信号ｃ３がＧＮＤレベル電圧のとき、垂直駆動パルスｂ１，ｂ２，ｂ３はMiddleレベル電圧である。
実施例３における垂直ドライバ７０の２値・３値兼用出力ブロック７１Ｂにおいて、２値出力ブロックとして動作させる場合、２値専用Middleレベル出力ドライバ７５と２値専用Lowレベル出力ドライバ７７が起動するため、垂直駆動パルスの立ち上がり波形、立ち下がり波形が調整され、各出力ドライバ７５，７７の駆動能力は２値動作に適したオン抵抗を有する設定となる。
以下、本発明に係る実施例４として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図１０を用いて説明する。
図１０は本発明に係る実施例４の撮像装置における垂直ドライバ９１及びその周辺装置の構成を示すブロック図である。図１０に示すように、垂直ドライバ９１にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・が複数設けられている。実施例４の撮像装置において、垂直ドライバ９１以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例４において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図１０に示すように、タイミングジェネレータ７から垂直ドライバ９１の複数の２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・のそれぞれに対して駆動制御信号ｃ１，ｃ２，ｃ３が入力されている。実施例４における垂直ドライバ９１には、複数の２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・の他に、記憶装置を有する２値・３値選択ブロック９２が設けられている。この２値・３値選択ブロック９２には、装置外部から選択信号ｓ１が入力されている。選択信号ｓ１は、該当する２値・３値兼用出力ブロックを２値出力ブロックとして動作させるか、３値出力ブロックとして動作させるかを設定する設定信号である。なお、駆動制御信号ｃ１，ｃ２，ｃ３は、前述の実施例３において説明した駆動制御信号ｃ１，ｃ２，ｃ３と同様の機能を有する（図８及び図９参照。）。
２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・は、前述の実施例３と同様に、Highレベル出力ドライバ、Middleレベル出力ドライバ、２値専用Middleレベル出力ドライバ、Lowレベル出力ドライバ、及び２値専用Lowレベル出力ドライバを具備している。
２値・３値選択ブロック９２、は記憶装置を備えており、外部からの選択信号ｓ１により、全ての２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・のそれぞれが３値出力ブロック、又は２値出力ブロックのいずれの出力ブロックとして動作するかを設定することができるよう構成されている。
従って、２値・３値選択ブロック９２に対して、選択信号ｓ１により２値・３値兼用出力ブロック９３Ａ，９３Ｂ，９３Ｃ，・・・の全チャンネル設定を一度記憶させることにより、ＣＣＤイメージセンサ２を駆動させることができる。また、対応するＣＣＤイメージセンサ２の仕様が変更となった場合においても、選択信号ｓ１により２値・３値選択ブロック９２における記憶されたデータを変更することにより対応することが可能となる。
以下、本発明に係る実施例５として、半導体集積装置であるイメージセンサ駆動装置を用いた撮像装置について図１１を用いて説明する。
図１１は本発明に係る実施例５の撮像装置における垂直ドライバ９４及びその周辺装置の構成を示すブロック図である。図１１に示すように、垂直ドライバ９４にはＣＣＤイメージセンサ２の仕様に合わせて２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・が複数設けられている。実施例５の撮像装置において、垂直ドライバ９４以外の構成は、図１に示した実施例１の撮像装置と同じである。実施例５の撮像装置において、前述の実施例１の撮像装置の構成要素と同じ、機能、構成を有するものには同じ符号を付し、その説明は実施例１における説明を適用する。
図１１に示すように、タイミングジェネレータ７から垂直ドライバ９４の複数の２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・のそれぞれに対して駆動制御信号ｃ１，ｃ２，ｃ３が入力されている。実施例５における垂直ドライバ９４には、複数の２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・の他に、記憶装置を有する２値・３値選択ブロック９５が設けられている。２値・３値選択ブロック９５には、装置の外部から選択信号ｓ２が入力される構成である。選択信号ｓ２は、該当する２値・３値兼用出力ブロックを２値出力ブロックとして動作させるか、３値出力ブロックとして動作させるかを設定する設定信号であるとともに、該当する２値・３値兼用出力ブロックの各出力レベルにおいて適切なオン抵抗を設定する設定信号である。
なお、駆動制御信号ｃ１，ｃ２，ｃ３は、前述の実施例３において説明した駆動制御信号ｃ１，ｃ２，ｃ３と同様の機能を有する（図８及び図９参照。）。
図１１に示すように、２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・は、出力選択ロジック回路７２、Highレベル出力ドライバ７３、Middleレベル出力ドライバ７４、及びLowレベル出力ドライバ７６を具備している。さらに、各２値・３値兼用出力ブロック９６Ａ，９６Ｂ，・・・は、能力調整用Highレベル出力ドライバ９７、能力調整用Middleレベル出力ドライバ９８、及び能力調整用Lowレベル出力ドライバ９９、を具備している。図１１においては、２値・３値兼用出力ブロック９６Ａのみ、その構成を記載したが、他の２値・３値兼用出力ブロックにおいても同様の構成を有する。
実施例５の撮像装置における垂直ドライバ９４において、出力選択ロジック回路７２にはタイミングジェネレータ７から駆動制御信号ｃ１，ｃ２，ｃ３が入力され、２値・３値選択ブロック９５から選択信号が入力される。駆動制御信号ｃ１，ｃ２，ｃ３及び選択信号が入力された出力選択ロジック回路７２は、各出力レベルにおいて適切にＣＣＤイメージセンサ２を駆動できるように、各出力レベルにおいて能力調整用Highレベル出力ドライバ９７、能力調整用Middleレベル出力ドライバ９８、又は能力調整用Lowレベル出力ドライバ９９における出力トランジスタを励起するよう構成されている。即ち、出力選択ロジック回路７２は、外部から入力された選択信号ｓ２に基づいて、各出力ドライバの出力トランジスタのオン抵抗を対応するＣＣＤに合わせて調整している。
以上のように、実施例５の撮像装置における垂直ドライバ９４においては、２値・３値選択ブロック９５からの選択信号により、各出力ドライバにおける出力トランジスタのオン抵抗の微調整が可能となり、フルプログラマブルの垂直ドライバが構成が可能となる。
上記の各実施例で説明したように、本発明においては、ＣＣＤイメージセンサを適切に駆動させるために、垂直ドライバに２値・３値兼用出力ブロックを複数設けて、２値・３値兼用出力ブロックの各出力端子をＣＣＤイメージセンサの読み出しゲートや転送ゲートに接続するとともに、各２値・３値兼用出力ブロックに対して制御信号を入力することにより可能となる。本発明においては、２値・３値兼用出力ブロックを複数準備しておけば、各種のＣＣＤイメージセンサの仕様に合わせて、当該２値・３値兼用出力ブロックを任意に３値出力ブロック又は２値出力ブロックとして用いることができる。
本発明のイメージセンサ駆動装置においては、ＣＣＤイメージセンサの構造において、フォトダイオードからの読み出しゲート位置が変更され、２値・３値兼用出力ブロックの２値出力と３値出力が入れ替わった場合においても、タイミングジェネレータなどからの信号により柔軟に２値・３値兼用出力ブロックの３値出力と２値出力を切り替えることが可能となる。
本発明のイメージセンサ駆動装置である垂直ドライバの出力端子に接続されているＣＣＤは容量と等価に置き換えることができるため、垂直ドライバの出力レベル電圧の切り替え時の立ち上がり時間、立ち下り時間は、垂直ドライバの出力トランジスタのオン抵抗を「Ｒ」、ＣＣＤの容量を「Ｃ」とすると、「ＲＣ」の時定数で決まる。ＣＣＤの容量は２値出力ブロック、３値出力ブロック、ＣＣＤの駆動方式などの種種により異なるため、２値・３値兼用出力ブロックを前述の各実施例で説明した構成とすることにより、ＣＣＤイメージセンサの駆動方式に適した出力トランジスタのオン抵抗を設定することができ、プログラマブルな垂直ドライバを構成することができる。
本発明は、イメージセンサ駆動装置を１つの半導体集積回路で構成することが可能であり、出力トランジスタのオン抵抗を調整することができるため、多岐にわたるイメージセンサ駆動装置として有効である。
本発明に係る実施例１のイメージセンサ駆動装置を用いた撮像装置の概略構成を示すブロック図である。 ＣＣＤイメージセンサ２の内部構造を示す概略構成図である。 本発明に係る実施例１の撮像装置における垂直ドライバ６の２値・３値兼用出力ブロックの構成を示すブロック図である。 本発明に係る実施例２の撮像装置における垂直ドライバ６０の１つの２値・３値兼用出力ブロックの構成を示すブロック図である。 本発明に係る実施例３の撮像装置における垂直ドライバ７０及びその周辺装置の構成を示すブロック図である。 図５に示したフォトダイオード１３と垂直レジスタ１４を有するＣＣＤイメージセンサ２の断面構造を示す図である。 ＣＣＤイメージセンサ２に入力される駆動信号である垂直駆動パルスａ１，ａ２，ａ３及びｂ１，ｂ２，ｂ３のタイミングチャートである。 図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ａの入出力電圧波形の関係を示すタイミングチャートである。 図５に示した垂直ドライバ７０における２値・３値兼用出力ブロック７１Ｂの入出力電圧波形の関係を示すタイミングチャートである。 本発明に係る実施例４の撮像装置における垂直ドライバ９１及びその周辺装置の構成を示すブロック図である。 本発明に係る実施例５の撮像装置における垂直ドライバ９４及びその周辺装置の構成を示すブロック図である。 ＣＣＤイメージセンサを有する一般的な撮像装置に用いられている撮像装置１００の概略構成を示すブロック図である。 従来の垂直ドライバ１０６の概略内部構成を示すブロック図である。 従来の垂直ドライバ１０６における２値出力ブロック２００と３値出力ブロック３００のそれぞれの内部構成を示すブロック図である。
符号の説明
１ 光学ブロック
２ ＣＣＤイメージセンサ
３ ＡＦＥ
４ 画像処理部
５ 光学ブロック制御部
６ 垂直ドライバ
７ タイミングジェネレータ
２０ 第１の制御回路
２１ 第２の制御回路
２２，２３，２４ ＣＣＤ駆動能力選択回路
２５ Highレベル出力ドライバ
２６ Middleレベル出力ドライバ
２７ Lowレベル出力ドライバ
本発明の第５の観点のイメージセンサ用駆動装置は、第１の観点の装置外部からの選択信号により、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成されている。

Claims (10)

  1. イメージセンサを駆動するために２値又は３値の電圧レベルの信号を出力することが可能な２値・３値兼用出力ブロックを複数有するイメージセンサ駆動装置であって、
    前記２値・３値兼用出力ブロックは、
    第１の電圧レベルの信号を出力する第１の電圧レベル出力ドライバ、
    第２の電圧レベルの信号を出力する第２の電圧レベル出力ドライバ、及び
    第３の電圧レベルの信号を出力する第３の電圧レベル出力ドライバ、を有し、
    前記２値・３値兼用出力ブロックは、入力された駆動制御信号に応じて前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する２値出力動作を行うか、若しくは前記第１の電圧レベル、前記第２の電圧レベル又は前記第３の電圧レベルのいずれかの信号を出力する３値出力動作を行うよう構成されたイメージセンサ駆動装置。
  2. 前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバの各出力トランジスタが、入力された駆動制御信号により所定数だけ起動するよう構成された請求項１に記載のイメージセンサ駆動装置。
  3. 前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバのそれぞれが複数の出力トランジスタを有して構成され、前記２値・３値兼用出力ブロックが２値出力動作を行うとき、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは複数の出力ドライバが起動するよう構成された請求項１に記載のイメージセンサ駆動装置。
  4. 前記第２の電圧レベル出力ドライバが２値専用第２の電圧レベル出力ドライバを有し、
    前記第３の電圧レベル出力ドライバが２値専用第３の電圧レベル出力ドライバを有し、
    前記２値・３値兼用出力ブロックが２値出力動作を行うときのみ、前記第２の電圧レベル出力ドライバと共に前記２値専用第２の電圧レベル出力ドライバが起動し、若しくは前記第３の電圧レベル出力ドライバと共に前記２値専用第３の電圧レベル出力ドライバが起動するよう構成された請求項１に記載のイメージセンサ駆動装置。
  5. 装置外部からの選択信号により、前記前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成された請求項１に記載のイメージセンサ駆動装置。
  6. 前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成された請求項５に記載のイメージセンサ駆動装置。
  7. 前記第１の電圧レベル出力ドライバが能力調整第１の電圧レベル出力ドライバを有し、
    前記第２の電圧レベル出力ドライバが能力調整第２の電圧レベル出力ドライバを有し、
    前記第３の電圧レベル出力ドライバが能力調整第３の電圧レベル出力ドライバを有し、
    装置外部からの駆動制御信号により前記イメージセンサの駆動能力に応じて前記能力調整第１の電圧レベル出力ドライバ、前記能力調整第２の電圧レベル出力ドライバ、及び前記能力調整第３の電圧レベル出力ドライバが起動するよう構成され、
    装置外部からの選択信号により、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかが設定されるよう構成された請求項１に記載のイメージセンサ駆動装置。
  8. 前記２値・３値兼用出力ブロックが記憶手段を有し、前記２値・３値兼用出力ブロックが２値出力動作を行うか、３値出力動作を行うかを示す前記選択信号の情報を記憶するよう構成された請求項７に記載のイメージセンサ駆動装置。
  9. 前記第１の電圧レベルがHighレベル電圧であり、前記第２の電圧レベルがMiddleレベル電圧であり、そして前記第３の電圧レベルがLowレベル電圧であり、第１の電圧レベル＞第２の電圧レベル＞第３の電圧レベルの関係を有して、前記第１の電圧レベル、前記第２の電圧レベル及び前記第３の電圧レベルはＣＣＤイメージセンサの垂直レジスタの駆動に用いられる請求項１に記載のイメージセンサ駆動装置。
  10. 前記第１の電圧レベル出力ドライバ、前記第２の電圧レベル出力ドライバ及び前記第３の電圧レベル出力ドライバは、Ｎチャネル、若しくはＰチャネルのＭＯＳトランジスタで構成された請求項１に記載のイメージセンサ駆動装置。
JP2008528795A 2006-08-09 2007-08-02 イメージセンサ駆動装置 Ceased JPWO2008018363A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006216981 2006-08-09
JP2006216981 2006-08-09
PCT/JP2007/065174 WO2008018363A1 (fr) 2006-08-09 2007-08-02 dispositif d'entraînement de capteur d'image

Publications (1)

Publication Number Publication Date
JPWO2008018363A1 true JPWO2008018363A1 (ja) 2009-12-24

Family

ID=39032895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528795A Ceased JPWO2008018363A1 (ja) 2006-08-09 2007-08-02 イメージセンサ駆動装置

Country Status (4)

Country Link
US (1) US20100177230A1 (ja)
JP (1) JPWO2008018363A1 (ja)
CN (1) CN101502100A (ja)
WO (1) WO2008018363A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450861B1 (ja) * 2009-08-19 2010-04-14 日本アート・アナログ株式会社 撮像素子制御信号発生装置およびその方法
US9332193B2 (en) 2011-11-14 2016-05-03 Omnivision Technologies, Inc. Synchronization of image acquisition in multiple image sensors with a synchronization clock signal
US9119544B2 (en) 2012-09-19 2015-09-01 Omnivision Technologies, Inc. Acquiring global shutter-type video images with CMOS pixel array by strobing light during vertical blanking period in otherwise dark environment
US8810670B2 (en) * 2011-11-14 2014-08-19 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring clock and control signals
US8890945B2 (en) 2011-11-14 2014-11-18 Omnivision Technologies, Inc. Shared terminal of an image sensor system for transferring image data and control signals
JP5975322B2 (ja) * 2012-01-11 2016-08-23 Ｎｅｃスペーステクノロジー株式会社 固体撮像素子の駆動装置
JP6021410B2 (ja) * 2012-04-26 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 発振器、発振方法、イメージセンサ、及び、撮像装置
CN103837781B (zh) * 2014-03-24 2016-03-23 中国电子科技集团公司第四十四研究所 Ccd测试装置
CN105301471A (zh) * 2015-11-30 2016-02-03 苏州佳像视讯科技有限公司 一种ccd检测装置
US10652491B2 (en) 2016-01-14 2020-05-12 Sony Corporation Solid-state imaging element, driving method, and electronic device
JP6902000B2 (ja) * 2018-07-10 2021-07-14 株式会社東芝 演算装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723299A (ja) * 1993-06-30 1995-01-24 Sony Corp 駆動パルス生成回路
JPH10200817A (ja) * 1997-01-08 1998-07-31 Sony Corp 固体撮像装置
JP2000295536A (ja) * 1999-04-02 2000-10-20 Fuji Photo Film Co Ltd Ｃｃｄ駆動装置
JP2001285725A (ja) * 2000-03-31 2001-10-12 Olympus Optical Co Ltd 撮像装置用ｉｃ素子
JP2002027333A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 固体撮像素子の駆動装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697738B2 (ja) * 1985-10-07 1994-11-30 ソニー株式会社 ロ−レベルクランプ回路
JPH05176241A (ja) * 1991-12-24 1993-07-13 Nec Corp 電荷結合撮像装置の駆動回路
GB9404111D0 (en) * 1994-03-03 1994-04-20 Philips Electronics Uk Ltd A charge storage device
JP3452444B2 (ja) * 1995-05-23 2003-09-29 シャープ株式会社 ドライバ回路
US5786713A (en) * 1995-05-23 1998-07-28 Sharp, Kabushiki, Kaisha Driver circuit and a method for generating a driving signal
JP2003169261A (ja) * 2001-11-29 2003-06-13 Fuji Film Microdevices Co Ltd 駆動用集積回路
JP2003174591A (ja) * 2001-12-06 2003-06-20 Fuji Film Microdevices Co Ltd Ｃｃｄ転送電極の駆動用集積回路
JP2004336152A (ja) * 2003-04-30 2004-11-25 Sony Corp 正弦波発生回路
US7852331B2 (en) * 2005-11-14 2010-12-14 Case Western Reserve University High-voltage ternary driver using dynamic ground

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723299A (ja) * 1993-06-30 1995-01-24 Sony Corp 駆動パルス生成回路
JPH10200817A (ja) * 1997-01-08 1998-07-31 Sony Corp 固体撮像装置
JP2000295536A (ja) * 1999-04-02 2000-10-20 Fuji Photo Film Co Ltd Ｃｃｄ駆動装置
JP2001285725A (ja) * 2000-03-31 2001-10-12 Olympus Optical Co Ltd 撮像装置用ｉｃ素子
JP2002027333A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 固体撮像素子の駆動装置

Also Published As

Publication number Publication date
CN101502100A (zh) 2009-08-05
US20100177230A1 (en) 2010-07-15
WO2008018363A1 (fr) 2008-02-14

Similar Documents

Publication Publication Date Title
JPWO2008018363A1 (ja) イメージセンサ駆動装置
CN111432146B (zh) 成像装置
US10681294B2 (en) Solid-state imaging device and camera system
CN101320974B (zh) 模数转换电路、其控制方法、固态成像设备和成像装置
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
KR100455870B1 (ko) 촬상 장치
CN113194273B (zh) 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
US7394054B2 (en) Photoelectric converter and a method of driving the same
JP4455874B2 (ja) クランプ回路を有するイメージセンサ
CN109479106B (zh) 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法
KR20160040139A (ko) 촬상 장치, 전자 기기
US8847938B2 (en) Imaging device, method for controlling the imaging device, and camera using the imaging device
JP2010056965A (ja) 固体撮像装置
US20110058082A1 (en) CMOS Image Sensor with Noise Cancellation
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
US20230155602A1 (en) Analog-to-digital converting circuit using output voltage clipping and operation method thereof
JP2009284015A (ja) 固体撮像装置および固体撮像装置の駆動方法
JP4228167B2 (ja) Ｃｃｄ電荷転送用駆動回路
CN100512370C (zh) 三值脉冲发生电路
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
JP2008306289A (ja) 固体撮像装置、撮像装置
WO2013088634A1 (ja) 固体撮像装置及び撮像装置
WO2024009600A1 (ja) 固体撮像素子、および、撮像装置
JP2007074023A (ja) 固体撮像装置
JP2006060294A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20111220