JP4450861B1 - 撮像素子制御信号発生装置およびその方法 - Google Patents
撮像素子制御信号発生装置およびその方法 Download PDFInfo
- Publication number
- JP4450861B1 JP4450861B1 JP2009189794A JP2009189794A JP4450861B1 JP 4450861 B1 JP4450861 B1 JP 4450861B1 JP 2009189794 A JP2009189794 A JP 2009189794A JP 2009189794 A JP2009189794 A JP 2009189794A JP 4450861 B1 JP4450861 B1 JP 4450861B1
- Authority
- JP
- Japan
- Prior art keywords
- register
- control
- control signal
- control data
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 52
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 25
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000001444 catalytic combustion detection Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 21
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
Abstract
【解決手段】コマンド生成部402は、所定のタイミングごとに、前記複数の制御信号に対応する制御データを1つずつ生成する。レジスタ602は、生成された制御データを、前記タイミングごとに順次受け入れて、前記受け入れた制御データのうちの1つ以上を、これらの制御データに対してあらかじめ定められたタイミングで、コマンド実行部52に対して同時に出力する。コマンド実行部52は、レジスタ602から前記同時に入力された1つ以上の制御データそれぞれに対応する値の制御信号を、これらの制御データに対してあらかじめ定められたタイミングで、同時に発生する。
【選択図】図8
Description
また、例えば、特許文献2は、タイミング信号を時分割多重化したCCD電荷転送用駆動装置を開示する。
また、例えば、特許文献3は、データ信号の値の組み合わせに基づき、垂直駆動信号を、選択して変化させる固体撮像装置を開示する。
しかしながら、特許文献1〜3は、1つ以上の制御信号を選択して、出力状態を指定する制御データを、所定のタイミングで順次受け入れて、受け入れた複数の制御データを、これらの制御データに対してあらかじめ定められたタイミングで同時に出力することにより、1つ以上の制御信号を、指定された出力状態で、同時に発生する構成を開示していない。
以下、本願発明に係る実施形態の理解を助けるために、一般的な画像処理機器の構成の一部を示して、本願発明がなされるに至った経緯について説明する。
図1は、ディジタルカメラなどの画像処理機器8の一般的な構成の一部を例示する図である。
図2は、図1に示したTG120からの入力信号と、Vドライバ122から出力される制御信号の出力状態との関係を例示する図であり、(A)は、Vドライバ122の3値ドライバ124−1〜124−mにおける入力信号と出力状態との関係を例示する図であり、(B)は、Vドライバ122の2値ドライバ126−1〜126−nにおける入力信号と出力状態との関係を例示する図である。
また、Vドライバ122は、3値ドライバ124−1〜124−mおよび2値ドライバ126−1〜126−nから構成される。
なお、m,nは1以上の整数を示すが、すべてのm,nが常に同じ数を示すとは限らない。
また、以下、3値ドライバ124−1〜124−mなど、複数ある構成部分のいずれか1つ以上を特定せずに示すときには、単に3値ドライバ124などと略記することがある。
以下、各図において実質的に同じ構成部分には同じ符号が付される。
制御信号の出力状態は、例えば、制御信号の電圧レベルを示す。
例えば、V3<i>の出力状態は、Lレベルの電圧(例えば−7V)、Mレベルの電圧(例えば−1〜+1V)またはH(例えば+12V)レベルの電圧を示す。
図2(A)に示すように、例えば、入力制御信号XV3<i>の値が0、XP<i>の値が0のときは、3値ドライバ124−iは、Hレベルの電圧で、出力制御信号V3<i>を出力する。
例えば、2値制御信号V2<1>〜V2<11>の出力状態は、Lレベルの電圧またはMレベルの電圧を示す。
図2(B)に示すように、例えば、入力制御信号XV2<j>の値が0のときは、2値ドライバ126−jは、Mレベルの電圧で、出力制御信号V2<j>を出力する。
以下、3値ドライバ124および2値ドライバ126から出力された出力制御信号を、それぞれ3値制御信号および2値制御信号と記述する。
また、3値制御信号および2値制御信号を、単に制御信号と総称することがある。
Vドライバ122は、クロックジェネレータ128が生成するクロック信号に基づいた所定のタイミングで、上述した3値ドライバ124および2値ドライバ126から出力された3値制御信号V3<1>〜V3<m>および2値制御信号V2<1>〜V2<n>を、CCDイメージング素子(CCD Imaging Device)あるいはCMOSイメージング素子などのCCD撮像素子2に対して出力し、CCD撮像素子2を制御する。
なお、クロックジェネレータ128が生成するクロック信号は、所定のタイミングの基準として用いられるが、所定の周期を定めるための基準として用いられ得る。
したがって、CCD撮像素子2を制御するために必要な3値ドライバ124および2値ドライバ126の数が増えると、TG120から出力される制御信号の数も増えるので、TG120およびVドライバ122の回路規模を大きくしなければならないことがある。
本願発明は、以上に説明した経緯によりなされたものであり、小さな回路規模で、撮像素子を制御するための多くの信号を発生できるように工夫されている。
以下、本願発明の第1の実施形態を説明する。
図3は、本願発明が適用されるディジタルカメラ(Digital Camera)1の外観を例示する図である。
図4は、図3に示したディジタルカメラ1の構成を例示する図である。
図4に示すように、図3に示したディジタルカメラ1は、光学系100、CCD撮像素子2、画像メモリ102、画像処理部104、記録装置106、記録媒体108、ユーザインターフェース(UI; User Interface)部110、ディジタルカメラ1の各構成部分を制御するCPU112、クロックジェネレータ128、切替信号発生部3および制御信号発生部4から構成される。
また、切替信号発生部3は、CPU300およびメモリ302から構成される。
また、ディジタルカメラ1の各構成部分は、専用のハードウェアによっても、CPU112あるいはDSPにインストールされたOS上で実行されるソフトウェアによっても実現されうる。
また、ディジタルカメラ1の構成部分の任意の2つ以上は一体に構成されることができ、また、ディジタルカメラ1の任意の構成部分は、機能ごとに、より多くの構成部分に分けて実現されうる。
また、図3,図4には、本願発明が、ディジタルスチルカメラ(Digital Still Camera)に適用される場合が例示してあるが、本願発明は、ディジタルビデオカメラ(Digital Video Camera)などの他の画像処理機器に適用可能である。
図5は、図4に示したCCD撮像素子2の構成を例示する図である。
なお、図5においては、制御信号発生部4からCCD撮像素子2に対して、4本の制御信号が供給される場合が例示される。
図5に示すように、CCD撮像素子2は、フレーム(Frame)読み出し方式のCCD撮像素子であって、それぞれn個の垂直CCDセル(Vertical CCD Cell)204−r−sおよび2n個のフォトダイオード(PD;Photo Diode)200−r−2sを有する垂直CCD200−1〜200−m、水平CCD206および出力アンプ(Output Amplifier)208から構成される。
なお、i,j,m,n,r,sは整数であって、m≧i,r≧1,n≧j,s≧1であるが、i,j,m,n,r,sは常に同じ数を示すとは限らない。
CCD撮像素子2の垂直CCD200は、制御信号発生部4から、3値制御信号V3<1>,V3<2>と、2値制御信号V2<1>,V2<2>とを受けて、PD202の電荷を水平CCD206に転送し、出力アンプ208を介して、画像メモリ102に対して、画像信号として出力する。
なお、CCD撮像素子2において、3値制御信号は、電荷読み出しに用いられ、2値制御信号は、電荷の転送のために用いられる。
画像処理部104は、画像メモリ102から入力された画像データを処理し、記録装置106およびUI部110に対して出力する。
記録装置106は、不揮発性メモリなどの記録媒体108に対して、画像処理部104から入力された画像データを記録する。
また、記録装置106は、記録媒体108に記録されたデータを読み出して、画像処理部104に対して記憶させる。
UI部110は、ユーザ(User)に対する撮像対象の画像の表示、および、シャッター(Shutter)の押下などの操作の受け入れなどを行う。
図4に示した切替信号発生部3は、図1に示したTG120に対応し、TG120が出力する入力信号に代えて、以下に説明する切替信号を発生する。
切替信号発生部3のCPU300は、クロックジェネレータ128が生成するクロック信号に基づいた所定のタイミングで、メモリ302に記憶されたプログラムを実行して、制御信号発生部4に対して、7本の切替信号VGRP<1>〜VGRP<5>およびVLVL<1>,VLVL<2>を発生する。
なお、図4において、切替信号の数は、7本の場合を示しているが、この数は例示であって、ディジタルカメラ1の構成に応じて、切替信号の数は、任意に変更されうる。
以下、VGRP<1>〜VGRP<5>,VLVL<1>,VLVL<2>を、それぞれVGRP<1:5>,VLVL<1:2>と記述することがある。
VGRP<1:5>により生成されるグループ識別情報に従って、グループが選択される。
グループは、制御信号V3<1>〜V3<11>,V2<1>〜V2<11>の内、電圧レベルなどを示す出力状態を、同時に変化させる複数の制御信号の集合を示す。
例えば、以下の表1のように、複数のグループと、それぞれのグループに対応するグループ識別情報とを、あらかじめ定義することができる。
つまり、VGRP<1>が0、VGRP<2>が0、VGRP<3>が0、VGRP<4>が0、VGRP<5>が1の値を示す信号を発生するときは、グループ識別情報は、"00001"となり、グループG1に対応する。
また、表1に示すように、例えば、グループG1には、制御信号V3<1>,V3<3>が属している。
つまり、VGRP<1:5>によって、グループG1が選択されると、制御信号V3<1>,V3<3>の出力状態が同時に変化する。
また、表1に示すように、制御信号V3<3>は、グループG1とG31とに属しているが、このように、1つの制御信号が、複数のグループに属してもよい。
また、表1に示すように、グループG3は、制御信号V3<5>のみが属しているが、このように、1つの制御信号のみを変化させるよう定義してもよい。
VLVL<1:2>により生成される出力状態情報に従って、制御信号V3<1>〜V3<11>、V2<1>〜V2<11>の内、VGRP<1:5>に従って選択されたグループに属する制御信号の出力状態が決定される。
(1−1)出力状態情報"00"は、3値制御信号のHレベルの出力状態に対応する。
(1−2)出力状態情報"01"は、3値制御信号のMレベルの出力状態に対応する。
(1−3)出力状態情報"10"および"11"は、3値制御信号のLレベルの出力状態に対応する。
(2−1)出力状態情報"00"および"01"は、2値制御信号のMレベルの出力状態に対応する。
(2−2)出力状態情報"10"および"11"は、2値制御信号のLレベルの出力状態に対応する。
つまり、例えば、表1に示すグループG2のように、VGRP<1:5>によって、3値制御信号と2値制御信号との両方が属しているグループが選択され、VLVL<1:2>が出力状態情報"00"を指定しているときは、3値制御信号はHレベル、2値制御信号はMレベルの出力状態で、それぞれ出力される。
図6は、図4に示した第1の制御信号発生部4の構成と、クロックジェネレータ128とを示す図である。
図7は、図6に示したコマンド生成部402が生成する切替コマンドを例示する図である。
図6に示すように、第1の制御信号発生部4は、第1のレジスタ400、コマンド生成部402および第1のコマンド実行部50から構成される。
第1のコマンド実行部50は、第1の選択部404、3値デコーダ406−1〜406−m、および、2値デコーダ408−1〜408−nから構成される。
mおよびnは、それぞれCCD画像素子2に対して出力される3値制御信号の数および2値制御信号の数と一致する。
なお、以下の図においては、m=11,n=11の場合が例示される。
第1のレジスタ400を構成するレジスタR3<1>〜R3<11>,R2<1>〜R2<11>のレジスタ格納値は、制御信号V3<1>〜V3<11>,V2<1>〜V2<11>が属するグループ識別情報を示し、CPU112(図4)による制御に従って、第1のコマンド実行部50に対して出力される。
例えば、グループG1に属する制御信号V3<1>のレジスタR3<1>のレジスタ格納値は、"00001"であり、グループG2に属する制御信号V2<1>のレジスタR2<1>のレジスタ格納値は、"00010"であり、グループG1およびG31に属する制御信号V3<3>のレジスタR3<3>のレジスタ格納値は"00001","11111"である。
コマンド生成部402は、切替信号発生部3から入力されたVGRP<1:5>と、VLVL<1:2>とに基づいて、切替コマンドを生成する。
また、コマンド生成部402は、クロックジェネレータ128が生成したクロック信号に基づいた所定のタイミングで、第1のコマンド実行部50に対して、生成した切替コマンドを出力する。
3値デコーダ406−1〜406−11(図6)は、それぞれ3値の制御信号V3<1>〜V3<11>を、Lレベル、MレベルおよびHレベルの内のいずれかの出力状態で、CCD撮像素子2に対して出力する。
また、3値デコーダ406−i(1≦i≦11)は、第1の選択部404から切替コマンドの出力状態情報が入力されたときは、3値制御信号V3<i>の出力状態を、入力された出力状態情報に対応する出力状態に切り替えて出力する。
また、出力状態情報が入力されたとき以外は、3値デコーダ406−p(1≦p≦11、p≠i)は、もとの出力状態のまま、3値制御信号V3<p>を出力する。
また、2値デコーダ408−j(1≦j≦11)は、第1の選択部404から切替コマンドの出力状態情報を入力されたときは、2値制御信号V2<j>の出力状態を、入力された出力状態情報に対応する出力状態に切り替えて出力する。
また、出力状態情報が入力されたとき以外は、2値デコーダ408−q(1≦q≦11、q≠j)は、もとの出力状態のまま、2値制御信号V2<q>を出力する。
なお、以下、3値デコーダ406および2値デコーダ408を、単にデコーダと総称することがある。
具体的には、例えば、第1の選択部404は、レジスタR3<1>〜R3<11>,R2<1>〜R2<11>のレジスタ格納値それぞれと、切替コマンドのグループ識別情報の値とが、一致するか否かを判定する。
一致するときは、第1の選択部404は、そのレジスタ格納値を有するレジスタに対応する制御信号を発生するデコーダに対して、切替コマンドの出力状態情報を出力する。
以下、図4に示した切替信号発生部3および第1の制御信号発生部4の全体的な動作例を説明する。
切替信号発生部3(図4)は、メモリ302に記憶されたプログラムを実行し、第1の制御信号発生部4に対して、切替信号を出力する。
第1の制御信号発生部4のコマンド生成部402(図6)は、切替信号発生部3(図4)からの切替信号を受けて、グループ識別情報と、出力状態情報とを含む切替コマンド(図7)を生成する。
また、第1の選択部404は、選択した制御信号に対応する3値デコーダ406および2値デコーダ408に対して、切替コマンドの出力状態情報を出力する。
第1の選択部404から、切替コマンドの出力状態情報が入力されたデコーダは、対応する制御信号を、入力された出力状態情報に対応する出力状態に切り替えて出力する。
それ以外のデコーダは、対応する制御信号を、そのままの出力状態で出力する。
以下、本願発明の第2の実施形態を説明する。
図8は、図3,4に示したディジタルカメラ1において、第1の制御信号発生部4の代わりに用いられる第2の制御信号発生部60の構成と、クロックジェネレータ128とを示す図である。
図8に示すように、第2の制御信号発生部60は、第1の制御信号発生部4の第1のコマンド実行部50を、第2のコマンド実行部52で置換し、さらに、第1の転送部70および第2のレジスタ602が追加された構成をとる。
また、第2のコマンド実行部52は、図6と同様の3値デコーダ406、2値デコーダ408(図示せず)および第2の選択部604から構成される。
なお、以下、第2の制御信号発生部60が、制御信号を同時に切り替えて出力するために受け入れる複数の切替信号(以下、「同期される切替信号」と記述する)の最大数は、7つの場合を例示するが、ディジタルカメラ1の構成に応じて、任意に変更されうる。
また、同期される切替信号の数が7つ未満の場合は、同期される切替信号の最後に、デリミタを示す特別な切替信号(以下、「デリミタ信号」と記述する)が付加される。
デリミタは、同期される切替信号と、別の同期される切替信号とを区別するための区切りを示し、例えば、同期される3つの切替信号の後に、デリミタが付加されると、3つの切替信号が同期され、デリミタの後の切替信号は、別のタイミングで同期される。
なお、以下、図8においては、r=7の場合が例示され、第2のレジスタ602は、レジスタR1<1>〜R1<7>,R2<1>〜R2<6>,R3<1>〜R3<5>,R4<1>〜R4<4>,R5<1>〜R5<3>,R6<1>,R6<2>,R7<1>から構成される。
また、以下、第1の転送部70から切替コマンドが直接入力されるレジスタを先頭レジスタ、第2のコマンド実行部52に対して、切替コマンドを直接出力するレジスタを終端レジスタ、それ以外のレジスタを中間レジスタと、それぞれ記述することがある。
具体的には、例えば、図8においては、レジスタR1<1>〜R6<1>が先頭レジスタ、レジスタR1<7>,R2<6>,R3<5>,R4<4>,R5<3>,R6<2>が終端レジスタとなり、レジスタR7<1>は、先頭レジスタにも終端レジスタにもなりうる。
また、横方向に並ぶレジスタを、「同じ行のレジスタ」(例えば、レジスタR1<1>〜R1<7>)と、縦方向に並ぶレジスタを、「同じ列のレジスタ」(例えば、レジスタR1<1>〜R7<1>)と記述することがある。
また、第1の転送部70は、第2のレジスタ602の先頭レジスタおよび中間レジスタを制御して、各レジスタの同じ行の右側に隣接するレジスタに対して、各レジスタが保持する切替コマンドを出力させる。
また、第1の転送部70は、第2のレジスタ602の終端レジスタを制御して、第2のコマンド実行部52に対して、各レジスタが保持する切替コマンドを出力させる。
なお、以下、第2のレジスタ602の各レジスタに対して、上述のように切替コマンドを出力させる処理を、「右シフト処理」と記述する。
第1の転送部70は、上述した切替コマンドの出力および右シフト処理を、クロックジェネレータ128が生成するクロック信号に基づいて、1クロックごとに1回行う。
初期値が第2のコマンド実行部52に入力されても、第2のコマンド実行部52は、何も実行しない。
また、第2のレジスタ602の先頭レジスタは、第1の転送部70から入力された切替コマンドを保持する。
第2のレジスタ602の中間レジスタおよび終端レジスタは、第1の転送部70による右シフト処理により、同じ行の左側に隣接するレジスタから入力された切替コマンドを保持する。
次に、第2の選択部604は、入力された各切替コマンドに従って、第1の第1の選択部404(図6)と同様の方法で、出力状態を切り替える制御信号を選択する。
なお、1つの制御信号が、複数のグループに属する場合があるが、これら複数のグループは、それぞれCCD撮像素子2(図4,5)の異なる制御モード(例えば、静止画像モードやモニターモード)において選択されるので、複数の切替コマンドにより、これら複数のグループの内の2つ以上が同時に選択されることはない。
図9は、図8に示した第1の転送部70の処理を例示するフローチャートである。
以下、図9を参照して、第1の転送部70の処理をさらに説明する。
ステップ700(S700)において、第1の転送部70は、内部に記憶するsの値を1に初期化する。
sは、第2のレジスタ602(図8)の行番号を示す。
例えば、s=1のときは、レジスタR1<1>に対応することを意味する。
ステップ702(S702)において、第1の転送部70は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
ステップ704(S704)において、第1の転送部70は、コマンド生成部402から入力される切替コマンドを取得する。
デリミタコマンドは、デリミタ信号から生成され、例えば、VGRP<1:5>の値が示す5つのビット列"00000"を示す。
デリミタコマンドであるときは、S700の処理に進み、それ以外のときには、S708の処理に進む。
ステップ708(S708)において、第1の転送部70は、先頭レジスタR(s)<1>に対して、S704において取得した切替コマンドを出力する。
7と等しいときは、S700の処理に進み、それ以外のときには、S712の処理に進む。
ステップ712(S712)において、第1の転送部70は、sに1を足し合わせて、S702の処理に進む。
第1の転送部70は、1クロックごとに、上述したS700またはS702からの処理を行う。
図10は、切替信号発生部3(図4)から出力される切替信号に基づいた制御信号の発生を例示する図である。
以下、図10を参照して、切替信号発生部3および第2の制御信号発生部60の全体的な動作例を説明する。
切替信号発生部3(図4)は、メモリ302に記憶されたプログラムを実行し、第2の制御信号発生部60(図8)に対して、1クロックごとに、切替信号を1回出力する。
例えば、図10においては、切替信号発生部3は、第2の制御信号発生部60に対して、切替信号を12回出力している。
コマンド生成部402(図8)は、1つ目の切替信号を受けて、グループ識別情報"00000"(つまり、デリミタコマンド)と、出力状態情報"00"とを含む1つ目の切替コマンドを生成する。
なお、以下、n個目の切替信号および切替コマンドを、それぞれ「切替信号n」、「切替コマンドn」と記述する(nは1以上の整数)。
第1の転送部70(図8)は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
なお、切替コマンド1は、デリミタコマンドなので、第2のレジスタ602のレジスタR1<1>に対して出力されない。
第1の転送部70は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
また、第1の転送部70は、コマンド生成部402から取得した切替コマンド2を、レジスタR1<1>に出力する。
第1の転送部70は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
つまり、右シフト処理により、切替コマンド2は、レジスタR1<2>に保持される。
なお、切替コマンド3は、デリミタコマンドなので、第2のレジスタ602のレジスタR2<1>に対して出力されない。
第1の転送部70は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
つまり、右シフト処理により、切替コマンド2は、R1<3>に保持される。
また、第1の転送部70は、コマンド生成部402から取得した切替コマンド4を、レジスタR1<1>に出力する。
第1の転送部70は、第2のレジスタ602の各レジスタに対して、右シフト処理を行う。
つまり、右シフト処理により、切替コマンド2,4は、それぞれ、レジスタR1<4>,R1<2>に保持される。
また、第1の転送部70は、切替コマンド5を、レジスタR2<1>に出力する。
次のクロック(コマンド生成部402が、切替信号9を受けるクロック)において、第2のレジスタ602の各レジスタに対して、右シフト処理が行われると、レジスタR1<7>に保持されている切替コマンド2が、第2のコマンド実行部52(図8)に対して出力される。
図10に示すように、第2のコマンド実行部52は、切替コマンド2を実行することにより、グループ識別信号"00001"が示すグループ(例えば、グループG1)に属する制御信号(例えば、V3<1>)を、Hレベルの出力状態で出力する。
次のクロック(コマンド生成部402が、切替信号11を受けるクロック)において、レジスタR1<7>,R2<6>,・・・,R7<1>がそれぞれ保持する切替コマンド4〜10が、第2のコマンド実行部52(図8)に対して出力される。
図10に示すように、第2のコマンド実行部52は、切替コマンド4〜10を実行することにより、グループ識別信号"00001","00011","00100""00101","01010","01011","01100"が示すグループ(例えば、それぞれグループG1,G3〜G5,G9〜G11)に属する制御信号(例えば、V3<5>,V2<1>,V2<11>)を、Mレベルの出力状態で出力する。
コマンド生成部402(図8)は、切替信号11,12を受けて、同様に処理する。
以下、本願発明の第3の実施形態について説明する。
図11は、図8に示した第2の制御信号発生部60の代わりに用いられる第3の制御信号発生部62の構成と、クロックジェネレータ128とを示す図である。
図11に示すように、第3の制御信号発生部62は、第2の制御信号発生部60の第1の転送部70および第2のレジスタ602を、それぞれ第2の転送部72および第3のレジスタ622で置換し、さらに、マルチプレクサ(MUX; Multiplexer)626−1,626−2を追加した構成をとる。
また、第2の転送部72は、カウンタ生成部412を含む。
第3のレジスタ622の各レジスタのレジスタ格納値は、初期値(例えば、"0")が保持されることにより、初期化される。
レジスタR0は、コマンド生成部402から入力された切替コマンドを保持する。
また、MUX626−1は、レジスタR1<1>〜R1<3>のいずれも、切替コマンドを保持していないときは、第2のコマンド実行部52に対して、初期値を出力する。
MUX626−2は、レジスタR2<1>,R2<2>が保持する切替コマンドまたは初期値を受け入れると、切替コマンドを入力したレジスタR2<1>,R2<2>の内、列番号が最大のレジスタが保持する切替コマンドを、第2のコマンド実行部52に対して出力する。
また、MUX626−2は、レジスタR2<1>,R2<2>のいずれも、切替コマンドを保持していないときは、第2のコマンド実行部52に対して、初期値を出力する。
第2の転送部72は、レジスタR0を介して、コマンド生成部402が生成したコマンドを受け入れる。
カウンタの値は、例えば、1から7までの整数を示し、1から開始して、クロックジェネレータ128(図11)が生成するクロック信号に基づいて、1クロックごとに、1増加する。
カウンタの値が7のときに、第2の転送部72が、第3のレジスタ622が保持する切替コマンドまたは初期値を、第2のコマンド実行部52に対して出力すると、そのカウンタは消滅する。
また、カウンタは複数生成されることができ、生成された順にカウンタ1,カウンタ2,・・・,カウンタn(nは1以上の整数)と記述することがある。
図12は、図11に示した第2の転送部72の処理を例示するフローチャートである。
以下、図12を参照して、第2の転送部72の処理をさらに説明する。
ステップ720(S720)において、第2の転送部72は、内部に記憶するsの値を1に初期化する。
sは、第3のレジスタ622(図11)の行番号を示す。
ステップ74(S74)において、第2の転送部72のカウンタ生成部412は、必要に応じてカウンタを生成する(図13を参照して後述)。
ステップ726(S726)において、第2の転送部72は、生成されているカウンタ内、カウンタの値が7と等しいものが存在するか否かを判定する。
当該カウンタが存在するときは、S728の処理に進み、それ以外のときは、S730の処理に進む。
(3−1)MUX626−1に対して、レジスタR1<1>〜R1<3>が保持する切替コマンドまたは初期値を出力することにより選択された切替コマンドまたは初期値。
(3−2)MUX626−2に対して、レジスタR2<1>,R2<2>が保持する切替コマンドまたは初期値を出力することにより選択された切替コマンドまたは初期値。
(3−3)レジスタR0,R3<1>〜R6<1>が保持する切替コマンドまたは初期値。
デリミタコマンドであるときは、S720の処理に進み、それ以外のときには、S732の処理に進む。
ステップ732(S732)において、第2の転送部72は、第3のレジスタ622(図11)のs行目の各レジスタを右シフト処理する。
ただし、第3のレジスタ622の3行目〜6行目のレジスタは、1つしか存在しないので、右シフト処理は行われない。
ステップ734(S734)において、第2の転送部72は、先頭レジスタR(s)<1>に対して、S722においてレジスタR0に格納された切替コマンドを出力する。
6と等しいときは、S720の処理に進み、それ以外のときには、S738の処理に進む。
ステップ738(S738)において、第2の転送部72は、sに1を足し合わせて、S722の処理に進む。
図13は、図12に示したカウンタ生成処理(S74)を示すフローチャートである。
カウンタ生成処理では、第2の転送部72が、第3のレジスタ622のレジスタR1<1>(図11)に対して、デリミタコマンド以外の切替コマンドを出力するときに、カウンタ生成部412(図11)が、新たなカウンタを生成する。
以下、図13を参照して、カウンタ生成処理をさらに説明する。
1と等しいときは、S742の処理に進み、それ以外のときは、処理を終了する。
ステップ742(S742)において、カウンタ生成部412は、切替コマンドがデリミタコマンドか否かを判定する。
デリミタコマンドであるときは、処理を終了し、それ以外のときは、S724の処理に進む。
ステップ744(S744)において、カウンタ生成部412は、カウンタを生成して、処理を終了する。
図14は、図11に示した第3の制御信号発生部62のコマンド生成部402が、切替信号発生部3(図4)から連続して入力された切替信号に従って生成した、デリミタを含まない7つの切替コマンド列を例示する図である。
図15は、図11に示した第3の制御信号発生部62のコマンド生成部402が、切替信号発生部3から連続して入力された切替信号に従って生成した、デリミタが1つのコマンドおきに含まれる8つのコマンド列と、各クロックにおける、第3のレジスタ622のレジスタR1<1>〜R1<3>,R2<1>,R2<2>,R3<1>の切替コマンドの保持状態とを例示する図である。
図16は、図11に示した第3の制御信号発生部62のコマンド生成部402が、切替信号発生部3から連続して入力された切替信号に従って生成した、デリミタを含む11個のコマンド列と、各クロックにおける、第3のレジスタ622のレジスタR1<1>〜R1<3>,R2<1>,R2<2>,R3<1>の切替コマンドの保持状態とを例示する図である。
以下、図14〜16に示す切替コマンド列それぞれに対する、第3の制御信号発生部62の第1〜3の動作例を説明する。
以下、図14に示す切替コマンド列に対する、第3の制御信号発生部62の第1の動作例を説明する。
コマンド生成部402(図11)は、第3のレジスタ622のレジスタR0に対して、切替コマンド1を出力する。
切替コマンド1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ1を生成する。
第2の転送部72は、レジスタR1<1>〜R1<3>に対して右レジスタ処理を行う。
また、第2の転送部72は、レジスタR0が保持する切替コマンド1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
第2の転送部72は、カウンタ1の#2〜#6において、#1における処理と同様の処理を行い、レジスタR0がそれぞれ保持する切替コマンド2〜6を受け入れると、この時点で、切替コマンド2〜6は、それぞれレジスタR2<1>〜R6<1>に保持されている。
カウンタ1の#7において、第2の転送部72は、第3のレジスタ622のレジスタR1<1>が保持する切替コマンド1と、レジスタR1<2>およびレジスタR1<3>が保持する初期値とを、MUX626−1に対して出力する。
また、カウンタ1の#7において、第2の転送部72は、レジスタR2<1>が保持する切替コマンド2と、レジスタR2<2>が保持する初期値とを、MUX626−2に対して出力する。
また、カウンタ1の#7において、第2の転送部72は、レジスタR3<1>〜R6<1>,R0が保持する切替コマンド3〜7を、第2のコマンド実行部52に対して出力する。
つまり、第2のコマンド実行部52は、切替コマンド1〜7のグループ識別情報が示すグループに属する制御信号を、それぞれの切替コマンドの出力状態情報が示す出力状態で、同時に出力する。
以下、図15に示す切替コマンド列に対する、第3制御信号発生部62の第2の動作例を説明する。
コマンド生成部402(図11)は、第3のレジスタ622のレジスタR0に対して、切替コマンド1−1を出力する。
切替コマンド1−1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ1を生成する。
第2の転送部72は、第3のレジスタ622のレジスタR1<1>〜R1<3>に対して、右シフト処理を行う。
また、第2の転送部72は、レジスタR0が保持する切替コマンド1−1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
切替コマンド1−2は、デリミタコマンドであるので、第2の転送部72は、レジスタR0から受け入れた切替コマンド1−2を、第3のレジスタ622のいずれのレジスタにも出力しない。
つまり、図15に示すように、カウンタ1の#2においては、切替コマンド1−1が、レジスタR1<1>に保持されているのみである。
切替コマンド2−1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ2を生成する。
第2の転送部72は、第3のレジスタ622のレジスタR1<1>〜R1<3>に対して、右シフト処理を行う。
つまり、レジスタR1<1>が保持する切替コマンド1−1は、レジスタR1<2>に対して出力されて、保持される。
また、第2の転送部72は、レジスタR0が保持する切替コマンド2−1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
切り替えコマンド2−2は、デリミタコマンドであるので、第2の転送部72は、レジスタR0から受け入れた切替コマンド2−2を、第3のレジスタ622のいずれのレジスタにも出力しない。
つまり、図15に示すように、カウンタ1の#4においては、切替コマンド1−1,2−1が、それぞれレジスタR1<2>,R1<1>に保持されている。
切替コマンド3−1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ3を生成する。
第2の転送部72は、第3のレジスタ622のレジスタR1<1>〜R1<3>に対して、右シフト処理を行う。
つまり、レジスタR1<1>が保持する切替コマンド2−1は、レジスタR1<2>に対して出力されて、保持され,レジスタR1<2>が保持する切替コマンド1−1は、レジスタR1<3>に対して出力されて、保持される。
また、第2の転送部72は、レジスタR0が保持する切替コマンド3−1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
切り替えコマンド3−2は、デリミタコマンドであるので、第2の転送部72は、レジスタR0から受け入れた切替コマンド3−2を、第3のレジスタ622のいずれのレジスタにも出力しない。
つまり、図15に示すように、カウンタ1の#6においては、切替コマンド1−1,2−1,3−1が、それぞれレジスタR1<3>,R1<2>,R1<1>に保持されている。
つまり、レジスタR1<3>が保持する切替コマンド1−1が、MUX626−1を介して、第2のコマンド実行部52に対して出力される。
第2のコマンド実行部52は、切替コマンド1−1のグループ識別情報が示すグループに属する制御信号を、切替コマンドの出力状態情報が示す出力状態で出力する。
つまり、レジスタR1<3>が保持する切替コマンド2−1が、MUX626−1を介して、第2のコマンド実行部52に対して出力される。
第2のコマンド実行部52は、切替コマンド2−1のグループ識別情報が示すグループに属する制御信号を、切替コマンドの出力状態情報が示す出力状態で出力する。
以下、図16に示す切替コマンド列に対する、第3の制御信号発生部62の第3の動作例を説明する。
コマンド生成部402(図11)は、第3のレジスタ622のレジスタR0に対して、切替コマンド1−1を出力する。
切替コマンド1−1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ1を生成する。
第2の転送部72は、第3のレジスタ622のレジスタR1<1>〜R1<3>に対して、右シフト処理を行う。
また、第2の転送部72は、レジスタR0が保持する切替コマンド1−1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
切替コマンド1−2は、デリミタコマンドではないが、レジスタR1<1>に出力される切替コマンドではないので、新たなカウンタは生成されない。
第2の転送部72は、第3のレジスタ622のレジスタR2<1>,R2<2>に対して、右シフト処理を行う。
また、第2の転送部72は、レジスタR0が保持する切替コマンド1−2を受け入れて、第3のレジスタ622のレジスタR2<1>に対して出力する。
切替コマンド1−3は、デリミタコマンドではないが、レジスタR1<1>に出力される切替コマンドではないので、新たなカウンタは生成されない。
また、第2の転送部72は、レジスタR0が保持する切替コマンド1−3を受け入れて、第3のレジスタ622のレジスタR3<1>に対して出力する。
切り替えコマンド1−4は、デリミタコマンドであるので、第2の転送部72は、レジスタR0から受け入れた切替コマンド1−4を、第3のレジスタ622のいずれのレジスタにも出力しない。
つまり、図16に示すように、カウンタ1の#5においては、切替コマンド1−1,1−2,1−3が、それぞれレジスタR1<1>,R2<1>,R3<1>に保持されている。
切替コマンド2−1は、レジスタR1<1>に出力され、かつ、デリミタコマンドではないので、カウンタ生成部412は、カウンタ2を生成する。
第2の転送部72は、第3のレジスタ622のレジスタR1<1>〜R1<3>に対して、右シフト処理を行う。
つまり、レジスタR1<1>が保持する切替コマンド1−1は、レジスタR1<2>に対して出力されて、保持される。
また、第2の転送部72は、レジスタR0が保持する切替コマンド2−1を受け入れて、第3のレジスタ622のレジスタR1<1>に対して出力する。
カウンタ1の#7において、第2の転送部72は、第3のレジスタ622のレジスタR1<1>,R1<2>がそれぞれ保持する切替コマンド2−1,1−1と、レジスタR1<3>が保持する初期値とを、MUX626−1に対して出力する。
また、カウンタ1の#7において、第2の転送部72は、第3のレジスタ622のレジスタR2<1>,R2<2>がそれぞれ保持する切替コマンド2−2,1−2を、MUX626−2に対して出力する。
また、カウンタ1の#7において、第2の転送部72は、レジスタR3<1>が保持する切替コマンド1−3を、第2のコマンド実行部52に対して出力する。
第2のコマンド実行部52は、切替コマンド1−1〜1−3のグループ識別情報が示すグループに属する制御信号を、切替コマンドの出力状態情報が示す出力状態で、同時に出力する。
カウンタ2の#7において、第2の転送部72は、第3のレジスタ622のレジスタR1<1>,R1<2>がそれぞれ保持する切替コマンド3−1,2−1と、レジスタR1<3>が保持する初期値とを、MUX626−1に対して出力する。
また、カウンタ2の#7において、第2の転送部72は、第3のレジスタ622のレジスタR2<1>が保持する切替コマンド2−2と、レジスタR2<2>が保持する初期値とを、MUX626−2に対して出力する。
また、カウンタ2の#7において、第2の転送部72は、レジスタR3<1>が保持する切替コマンド2−3を、第2のコマンド実行部52に対して出力する。
第2のコマンド実行部52は、切替コマンド2−1〜2−3のグループ識別情報が示すグループに属する制御信号を、切替コマンドの出力状態情報が示す出力状態で、同時に出力する。
2・・・CCD,
200・・・垂直CCD,
202・・・PD,
204・・・CCDセル,
206・・・水平CCD,
208・・・出力アンプ,
3・・・切替信号発生部,
300・・・CPU,
302・・・メモリ,
4、60、62・・・制御信号発生部,
400、602、622・・・レジスタ,
402・・・コマンド生成部,
50、52・・・コマンド実行部,
404、604・・・選択部,
406・・・3値デコーダ,
408・・・2値デコーダ,
70、72・・・転送部,
412・・・カウンタ生成部,
626・・・MUX,
100・・・光学系,
102・・・画像メモリ,
104・・・画像処理,
106・・・記録装置,
108・・・記録媒体,
110・・・UI,
112・・・CPU,
8・・・一般的な構成,
120・・・TG,
122・・・Vドライバ,
124・・・3値ドライバ,
126・・・2値ドライバ,
128・・・クロックジェネレータ
Claims (7)
- 撮像素子の制御に用いられる複数の制御信号を発生する撮像素子制御信号発生装置であって、
あらかじめ定められたタイミングごとに、前記複数の制御信号に対応する制御データを1つずつ生成する制御データジェネレータと、
前記生成された制御データを、前記タイミングごとに順次受け入れて、前記受け入れた制御データのうちの1つ以上を、これらの制御データに対してあらかじめ定められたタイミングで同時に出力する第1の記憶ユニットと、
前記同時に出力された1つ以上の制御データそれぞれに対応する値の制御信号を、これらの制御データに対してあらかじめ定められたタイミングで、同時に発生する制御信号ジェネレータと
を有する撮像素子制御信号発生装置であって、
前記第1の記憶ユニットは、
シフトレジスタとしての構成をとる複数の単位記憶ユニットであって、前記複数の単位記憶ユニットそれぞれは、前記タイミングごとに、前記制御データジェネレータまたは前段の前記単位記憶ユニットから制御データを受け入れて保持し、それまで保持していた制御データを、次段の前記単位記憶ユニットまたは前記制御信号ジェネレータに対して出力する複数の単位記憶ユニット
を有する
撮像素子制御信号発生装置。 - 前記制御データジェネレータに前記制御データを生成させる切替信号を発生する切替信号ジェネレータをさらに有し、
前記制御データジェネレータは、前記切替信号に応じて、前記制御データを生成する
請求項1に記載の撮像素子制御信号発生装置。 - 前記複数の制御信号は、それぞれ1つ以上のグループに属することができ、
前記複数の制御信号それぞれが、前記グループのうちのいずれに属するかを示すグループ識別データを記憶する第2の記憶ユニット
をさらに有し、
前記制御データは、
前記グループのうちの1つを選択するグループ選択データと、前記選択された1つのグループに属する1つ以上の制御信号の値を指定する出力状態データと
を含み、
前記制御信号ジェネレータは、
前記グループ選択データに対応する前記グループ識別データに基づいて、前記グループに属する1つ以上の制御信号を選択するセレクタと、
前記選択された1つ以上の制御信号を、前記出力状態データに対応する出力状態に切り替えて発生するデコーダと
を有する
請求項1に記載の撮像素子制御信号発生装置。 - 前記複数の制御信号それぞれの値は、2種類または3種類の値を取りうる
請求項1に記載の撮像素子制御信号発生装置。 - 請求項1に記載の撮像素子制御信号発生装置により撮像素子の制御を行うように構成された
画像処理装置。 - 撮像素子の制御に用いられる複数の制御信号を発生させる制御信号ジェネレータに用いられる制御データを、シフトレジスタとしての構成をとる複数の記憶ユニットを有するコンピュータに生成させる制御データ発生方法であって、前記制御信号ジェネレータは、同時に出力された1つ以上の制御データそれぞれに対応する値の制御信号を、あらかじめ定められたタイミングで、同時に発生し、
前記タイミングごとに、前記複数の制御信号に対応する前記制御データを1つずつ生成する制御データ生成ステップと、
前記タイミングごとに、前記複数の記憶ユニットそれぞれに、前記生成された制御データまたは前段の前記記憶ユニットからの制御データを受け入れさせて、保持させ、それまで保持させていた制御データを、次段の前記記憶ユニットまたは前記制御信号ジェネレータに対して同時に出力させる出力ステップと
を前記コンピュータに実行させる
画像素子制御信号発生方法。 - 撮像素子の制御に用いられる複数の制御信号を発生させる制御信号ジェネレータに用いられる制御データを、シフトレジスタとしての構成をとる複数の記憶ユニットを有するコンピュータに生成させるプログラムであって、前記制御信号ジェネレータは、同時に出力された1つ以上の制御データそれぞれに対応する値の制御信号を、あらかじめ定められたタイミングで、同時に発生し、
前記タイミングごとに、前記複数の制御信号に対応する前記制御データを1つずつ生成する制御データ生成ステップと、
前記タイミングごとに、前記複数の記憶ユニットそれぞれに、前記生成された制御データまたは前段の前記記憶ユニットからの制御データを受け入れさせて、保持させ、それまで保持させていた制御データを、次段の前記記憶ユニットまたは前記制御信号ジェネレータに対して同時に出力させる出力ステップと
を前記コンピュータに実行させる
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189794A JP4450861B1 (ja) | 2009-08-19 | 2009-08-19 | 撮像素子制御信号発生装置およびその方法 |
US12/845,180 US8633988B2 (en) | 2009-08-19 | 2010-07-28 | Image pickup device control signal generating apparatus and method using shift registers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189794A JP4450861B1 (ja) | 2009-08-19 | 2009-08-19 | 撮像素子制御信号発生装置およびその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4450861B1 true JP4450861B1 (ja) | 2010-04-14 |
JP2011044766A JP2011044766A (ja) | 2011-03-03 |
Family
ID=42211640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189794A Expired - Fee Related JP4450861B1 (ja) | 2009-08-19 | 2009-08-19 | 撮像素子制御信号発生装置およびその方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8633988B2 (ja) |
JP (1) | JP4450861B1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361560A (ja) * | 1986-09-01 | 1988-03-17 | Fuji Photo Film Co Ltd | イメ−ジセンサ−の駆動回路 |
JP2001245218A (ja) * | 2000-02-29 | 2001-09-07 | Fuji Film Microdevices Co Ltd | タイミング信号発生装置 |
JP2001285705A (ja) * | 2000-01-28 | 2001-10-12 | Fuji Photo Film Co Ltd | タイミング信号発生装置およびその発生方法 |
JP2004242069A (ja) * | 2003-02-06 | 2004-08-26 | Texas Instr Japan Ltd | データ伝送の方法およびシステム |
JP2008141684A (ja) * | 2006-12-05 | 2008-06-19 | Renesas Technology Corp | タイミングパルス発生装置及びそれを用いたccd撮像装置、cmos撮像装置、lcd表示装置、撮像素子セット。 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4426685A (en) * | 1978-03-20 | 1984-01-17 | The United States Of America As Represented By The Secretary Of The Navy | Solid state delay device |
US5033067A (en) * | 1989-12-15 | 1991-07-16 | Alcatel Na Network Systems Corp. | Variable shift register |
US5396290A (en) * | 1993-03-19 | 1995-03-07 | Eastman Kodak Company | Apparatus and method for controlling a high resolution charge coupled device image sensor to provide alternative modes of picture imaging |
US5945862A (en) * | 1997-07-31 | 1999-08-31 | Rambus Incorporated | Circuitry for the delay adjustment of a clock signal |
US6972790B2 (en) * | 2000-01-21 | 2005-12-06 | Psion Teklogix Systems Inc. | Host interface for imaging arrays |
JP4228167B2 (ja) | 2000-08-16 | 2009-02-25 | 富士フイルム株式会社 | Ccd電荷転送用駆動回路 |
JP4314755B2 (ja) | 2001-06-22 | 2009-08-19 | 富士フイルム株式会社 | Ccd電荷転送用駆動装置 |
JP2004040317A (ja) * | 2002-07-01 | 2004-02-05 | Canon Inc | タイミング信号発生装置、システム及び撮像装置 |
JP2004254080A (ja) * | 2003-02-20 | 2004-09-09 | Konica Minolta Holdings Inc | Ccd用パルスジェネレータ |
TWI247484B (en) * | 2003-07-16 | 2006-01-11 | Matsushita Electric Ind Co Ltd | Timing generator, solid-state imaging device and camera system |
JP2005110140A (ja) | 2003-10-01 | 2005-04-21 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
CN101502100A (zh) * | 2006-08-09 | 2009-08-05 | 松下电器产业株式会社 | 图象传感器驱动装置 |
-
2009
- 2009-08-19 JP JP2009189794A patent/JP4450861B1/ja not_active Expired - Fee Related
-
2010
- 2010-07-28 US US12/845,180 patent/US8633988B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361560A (ja) * | 1986-09-01 | 1988-03-17 | Fuji Photo Film Co Ltd | イメ−ジセンサ−の駆動回路 |
JP2001285705A (ja) * | 2000-01-28 | 2001-10-12 | Fuji Photo Film Co Ltd | タイミング信号発生装置およびその発生方法 |
JP2001245218A (ja) * | 2000-02-29 | 2001-09-07 | Fuji Film Microdevices Co Ltd | タイミング信号発生装置 |
JP2004242069A (ja) * | 2003-02-06 | 2004-08-26 | Texas Instr Japan Ltd | データ伝送の方法およびシステム |
JP2008141684A (ja) * | 2006-12-05 | 2008-06-19 | Renesas Technology Corp | タイミングパルス発生装置及びそれを用いたccd撮像装置、cmos撮像装置、lcd表示装置、撮像素子セット。 |
Also Published As
Publication number | Publication date |
---|---|
US20110043645A1 (en) | 2011-02-24 |
JP2011044766A (ja) | 2011-03-03 |
US8633988B2 (en) | 2014-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100420282C (zh) | 固态成像设备与用于驱动其的方法以及成像装置 | |
CN103297686B (zh) | 摄像装置及摄像方法 | |
CN101909149B (zh) | 摄像装置 | |
JP2007020108A (ja) | 画像処理装置および撮像装置 | |
WO2008001760A1 (fr) | Dispositif de captage d'image à semi-conducteurs, procédé de transmission de données et dispositif de captage d'image | |
TW200847770A (en) | Imager, imaging circuit, and image processing circuit | |
US8634012B2 (en) | Solid-state image pickup device and method of driving the same | |
KR101934260B1 (ko) | 이미지 센서 | |
US11172149B2 (en) | Image sensing system using average pixel data and operating method thereof | |
CN105049753A (zh) | 图像传感器和摄像设备 | |
JP4806595B2 (ja) | 固体撮像素子駆動装置及びデジタルカメラ | |
CN101931745B (zh) | 数字相机装置 | |
US8305475B2 (en) | Solid-state image sensing device and image signal output circuit | |
JP4450861B1 (ja) | 撮像素子制御信号発生装置およびその方法 | |
CN102572321A (zh) | 暂停图像传感器中的列寻址 | |
CN106937060B (zh) | 光电转换装置和成像系统 | |
JP4645344B2 (ja) | 画像処理装置および撮像装置 | |
WO2016167021A1 (ja) | 固体撮像素子、電子機器および固体撮像素子の制御方法 | |
JP2020182026A (ja) | 撮像装置およびその制御方法 | |
JP6985846B2 (ja) | 信号処理装置及び信号処理方法 | |
JP7294407B2 (ja) | 撮像素子、及び、撮像装置 | |
JP2019161438A (ja) | 画像処理装置、画像処理方法及び画像処理システム | |
CN104754209A (zh) | 合成多个图像的图像处理设备及其控制方法和摄像装置 | |
JP6270398B2 (ja) | 撮像装置 | |
JP4662387B1 (ja) | 撮像素子制御信号発生装置およびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4450861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160205 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |