JP4314755B2 - Ccd電荷転送用駆動装置 - Google Patents
Ccd電荷転送用駆動装置 Download PDFInfo
- Publication number
- JP4314755B2 JP4314755B2 JP2001189845A JP2001189845A JP4314755B2 JP 4314755 B2 JP4314755 B2 JP 4314755B2 JP 2001189845 A JP2001189845 A JP 2001189845A JP 2001189845 A JP2001189845 A JP 2001189845A JP 4314755 B2 JP4314755 B2 JP 4314755B2
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- signal group
- timing
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明はCCD電荷転送用駆動装置に係り、特にタイミング信号発生回路と固体撮像素子の垂直ドライバ間の端子数の削減に関する。
【0002】
【従来の技術】
図4はCCD電荷転送用駆動装置を含む撮像装置の要部ブロック図である。同図に示すように固体撮像素子(例えば、CCDイメージセンサ)10は、各画素ごとに入射光量に応じた信号電荷を蓄積する。
【0003】
タイミング信号発生回路12は、垂直ドライバ14及び水平ドライバ16にそれぞれタイミング信号Vsig 及びHsig を出力する。垂直ドライバ14は、入力するタイミング信号Vsig に基づいて読出パルス及び垂直転送パルスを含む垂直駆動パルスVdrを生成し、これをCCDイメージセンサの10の垂直CCDシフトレジスタに出力し、水平ドライバ16は、入力するタイミング信号Hsig に基づいて水平駆動パルスHdrを生成し、これをCCDイメージセンサ10の水平CCDシフトレジスタに出力する。
【0004】
CCDイメージセンサ10に蓄積された信号電荷は、上記垂直ドライバ14から加えられる垂直駆動パルスVdr、及び水平ドライバ16から加えられえる水平駆動パルスHdrに基づいて信号電荷に応じた電圧のCCD出力信号として順次読み出される。
【0005】
CCDイメージセンサ10から読み出されたCCD出力信号は、コンデンサCを介してアナログ・フロント・エンド(AFE)18に加えられる。AFE18は、図5に示すようにCDS回路18A、アンプ18B、A/Dコンバータ18C等を有し、CDS回路18Aはタイミング信号発生回路12から加えられるCDSパルスに基づいて入力するCCD信号を相関二重サンプリング処理する。CDS回路18Aによって処理された信号は、アンプ18Bによってゲインコントロールされたのち、A/Dコンバータ18Cに加えられる。A/Dコンバータ18Cは、タイミング信号発生回路12から加えられるADパルスに基づいて入力信号を画素ごとにデジタル信号に変換する。
【0006】
上記AFE18によってアナログ処理、A/D変換などの前処理が行われたデジタルの画像信号Asig は、パラレルデータとして複数本の信号線19を介して信号処理回路20に出力される。信号処理回路20は、ホワイトバランス回路、ガンマ補正回路、YC処理回路、圧縮伸長回路等を有し、AFE18から入力した画像信号Asig に対して各種のデジタル処理を施した後、図示しない記録媒体に記録する。
【0007】
図6は上記タイミング信号発生回路12及びVドライバ14の従来例を示す図である。同図に示すようにタイミング信号発生回路12は、垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを合計8本の信号線を介してVドライバ14に出力するようにしている。尚、これらのタイミング信号の他に、実際には電源、SUB制御信号などが含まれている。
【0008】
図7は上記垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の一例を示すタイミングチャートであり、CCD10のトランスファーゲートTG1A( 図示せず) に対応する受光部に蓄積された電荷を垂直転送路に読み出し、この読み出した電荷を水平転送路に向かって転送する場合に関して示している。
【0009】
図7に示すようにトランスファーゲートTG1Aに対応する受光部に蓄積された電荷を垂直転送路に読み出す場合には、その読出期間T1 だけ読出パルス用のタイミング信号XTG1A はLレベルとなり、他のタイミング信号XTG1B,XTG3A,XTG3B はHレベルとなっている。このとき、垂直転送パルス用のタイミング信号XV1 は、前記タイミング信号XTG1A のLレベルの期間T 1 を含む期間T2 だけLレベルとなり、タイミング信号XV2,XV3 はLレベルとなり、タイミング信号XV4 はHレベルとなっている。
【0010】
一方、この読み出した電荷を水平転送路に向かって転送する場合には、垂直転送パルス用のタイミング信号XV1 〜XV4 は、垂直転送路を4相駆動して電荷を転送するためのパルス波形とされ、このときの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、すべてHレベルとなっている。
【0011】
図6に戻って、Vドライバ14は、上記垂直転送パルス用のタイミング信号XV1 〜XV4 、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力する6個のドライバ14−1〜14−6を有しており、ドライバ14−1、14−2、14−4、14−5はそれぞれ2入力の状態に応じて3値(VH、VM、VL)のうちのいずれかを出力し、ドライバ14−3、14−6は1入力の状態に応じて2値(VM、VL)のうちのいずれかを出力する。
【0012】
図8は図7に示す垂直転送パルス用のタイミング信号XV1 〜XV4 、及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力する6個のドライバ14−1〜14−6の出力信号(垂直駆動パルスV1A,V1B,V2,V3A,V3B,V4)を示している。
【0013】
周知のように転送時の電圧VMよりも更に高い電圧VHを、CCDのトランスファーゲートに対応する電極に印加することにより、そのトランスファーゲートに対応する受光部に蓄積された電荷が垂直転送路に読み出される。
【0014】
【発明が解決しようとする課題】
ところで、図4に示す撮像装置はタイミング信号発生回路12をAFE18と同一の半導体集積回路(IC)22内に設けることにより集積化が図られているが、タイミング信号発生回路12から外部の回路(Vドライバ14、Hドライバ16)にタイミング信号Hsig 、Vsig 等を送出するための端子群26をIC22に設けなければならず、ICの端子数が多くなるという問題がある。
【0015】
この問題を解決するために特願2000−246969に記載のCCD電荷転送用駆動装置は、上記タイミング信号Vsig をコード化し、タイミング信号発生回路及びVドライバの端子数(信号線の本数)の削減を図っている。
【0016】
しかしながら、特願2000−246969に記載のCCD電荷転送用駆動装置は、Vドライバ側にコード化されたタイミング信号を復号化するためのデコーダをオンチップする必要があり、チップサイズが大きくなるという問題がある。また、タイミング信号発生回路側にもタイミング信号をコード化するための新たなエンコーダを搭載する必要があり、こちらもコストアップの要因となる。
【0017】
本発明はこのような事情に鑑みてなされたもので、タイミング信号発生手段及び固体撮像素子の垂直駆動手段の端子数の削減を図るとともに、この端子数の削減のために増加するタイミング信号発生手段及び垂直駆動手段の回路規模を最小限に抑えることができるCCD電荷転送用駆動装置を提供することを目的とする。
【0018】
【課題を解決するための手段】
前記目的を達成するために本願請求項1に係る発明は、第1のタイミング信号群及び第2のタイミング信号群を出力するタイミング信号発生手段と、前記第1のタイミング信号群及び第2のタイミング信号群に基づいてそれぞれ読出パルス及び垂直転送パルスを生成し、該読出パルス及び垂直転送パルスを固体撮像素子に出力する垂直駆動手段とを有し、前記読出パルスにより前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出し、前記垂直転送パルスにより前記垂直転送路に読み出された電荷を水平転送路に向かって転送するCCD電荷転送用駆動装置において、前記タイミング信号発生手段は、前記第1のタイミング信号群と第2のタイミング信号群とを時分割して前記垂直駆動手段との間に設けられた共通の信号線に送出する時分割多重化手段を有し、前記垂直駆動手段は、前記共通の信号線を介して受入する時分割多重化された前記第1のタイミング信号群と第2のタイミング信号群とを分離する多重分離手段を有し、前記時分割多重化手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記第1のタイミング信号群を出力し、前記所定の期間外に前記第2のタイミング信号群を出力する第1のスイッチ手段からなり、前記多重分離手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記時分割多重化手段から入力するタイミング信号群を前記第1のタイミング信号群とし、前記所定の期間外に前記時分割多重化手段から入力するタイミング信号群を前記第2のタイミング信号群として分離して出力する第2のスイッチ手段と、前記第2のスイッチ手段から前記第1のタイミング信号群が切替出力されている期間、該第1のタイミング信号群への切替出力直前の前記第2のタイミング信号群の出力を保持するラッチ手段と、前記第2のスイッチ手段から出力される第1のタイミング信号群と、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出さないときの前記第1のタイミング信号群の出力状態を示す所定の信号群のうちのいずれか一方を切替出力する第3のスイッチ手段であって、前記第2のスイッチ手段から第1のタイミング信号群が出力されていない期間、前記所定の信号群を切替出力する第3のスイッチ手段と、を有することを特徴としている。即ち、固体撮像素子の読出パルス用の第1のタイミング信号群と、垂直転送パルス用の第2のタイミング信号群とが出力される信号線(端子)を、時分割共有することにより、前記タイミング信号発生手段が搭載される半導体集積回路及び垂直駆動手段が搭載される半導体集積回路の端子数の増加を抑制するようにしている。
また、前記時分割多重化手段及び多重分離手段はスイッチ手段から構成されるため、回路規模を最小限に抑えることができ、更に、前記ラッチ手段により、第2のスイッチ手段から第1のタイミング信号群が切替出力されている期間中も第2のタイミング信号群は正常に出力されることになる。また、第1のタイミング信号群は、読出パルスを発生しない場合には所定の出力状態にあるため、前記第3のスイッチ手段によって所定の出力状態に切り替えられる。
【0019】
本願請求項2に示すように前記第1のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴としている。
【0020】
本願請求項3に示すように前記第2のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴としている。
【0021】
本願請求項4に示すように前記第3のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴としている。請求項2、3、4に示すように第1のスイッチ手段、第2のスイッチ手段、及び第3のスイッチ手段の切替制御は、第1のタイミング信号群に基づいて行うことができ、切替制御用の信号を別途生成する必要がない。
【0024】
【発明の実施の形態】
以下添付図面に従って本発明に係るCCD電荷転送用駆動装置の好ましい実施の形態について詳説する。
【0025】
図1は本発明に係るCCD電荷転送用駆動装置の概要を示すブロック図である。このCCD電荷転送用駆動装置は、主としてタイミング信号発生回路30と、垂直駆動回路(Vドライバ)40とから構成されている。これらのタイミング信号発生回路30及びVドライバ40は、それぞれ別々の半導体集積回路内に設けられており、この実施の形態では5本の信号線(5つの端子)を介して電気的に接続されている。
【0026】
また、タイミング信号発生回路30は、図6に示した従来のタイミング信号発生回路12と比較して時分割多重化回路34が付加されており、Vドライバ40は、図6に示した従来のVドライバ14と比較して多重分離回路42が付加されている。
【0027】
タイミング信号発生回路30内のロジック回路32は、図6に示した従来のタイミング信号発生回路12から出力されるタイミング信号と同じ垂直転送パルス用のタイミング信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多重化回路34に出力する。尚、図7はこれらのタイミング信号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B の一例を示している。
【0028】
また、ロジック回路32は、タイミング信号XV1 〜XV4 と、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを切り替えるための切替信号XGATEを出力している。この切替信号XGATEは、4つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力し、これらのアンド条件をとるアンド回路の出力信号として得られ、それぞれ時分割多重化回路34及び多重分離回路42に加えられる。
【0029】
図2は図1に示した時分割多重化回路34及び多重分離回路42の一例を示す回路図である。
【0030】
図2に示すように時分割多重化回路34は、第1のスイッチ回路34−1〜34−4によって構成され、多重分離回路42は、第2のスイッチ回路44−1〜44−4と、ラッチ回路46−1〜46−4と、第3のスイッチ回路48−1〜48−4とから構成されている。
【0031】
上記第1のスイッチ回路34−1〜34−4、第2のスイッチ回路44−1〜44−4、及び第3のスイッチ回路48−1〜48−4には、切替信号XGATEが加えられおり、ラッチ回路46−1〜46−4には、インバータ45を介して切替信号XGATEを反転した信号が加えられている。
【0032】
これらの第1のスイッチ回路34−1〜34−4、第2のスイッチ回路44−1〜44−4、及び第3のスイッチ回路48−1〜48−4は、切替信号XGATEによって切替制御され、また、ラッチ回路46−1〜46−4は、切替信号XGATEの反転信号に応じて入力信号を保持又は通過させる。
【0033】
即ち、第1のスイッチ回路34−1〜34−4は、後述するようにHレベルの切替信号XGATEを入力している期間、垂直転送パルス用のタイミング信号XV1 〜XV4 を出力し、Lレベルの切替信号XGATEを入力している期間、読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力する。また、第2のスイッチ回路44−1〜44−4は、Hレベルの切替信号XGATEを入力している期間、入力するタイミング信号をラッチ回路46−1〜46−4に出力し、Lレベルの切替信号XGATEを入力している期間、入力するタイミング信号を第3のスイッチ回路48−1〜48−4に出力する。
【0034】
ラッチ回路46−1〜46−4は、Hレベルの反転信号を入力すると、その入力直前に第2のスイッチ回路44−1〜44−4から入力しているタイミング信号を保持し、Lレベルの反転信号を入力すると、保持を解除して第2のスイッチ回路44−1〜44−4から入力しているタイミング信号をそのまま通過させる。尚、第2のスイッチ回路44−1〜44−4が切替制御される直前の出力信号をラッチ回路46−1〜46−4が保持できるように適宜の遅延手段を設けることが好ましい。
【0035】
第3のスイッチ回路48−1〜48−4の一方の入力には、CCDの受光部に蓄積された電荷を垂直転送路に読み出さない期間のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の出力状態を示す信号(この実施の形態では、すべてHレベルの信号)が加えられており、他の入力には第2のスイッチ回路44−1〜44−4の出力信号が加えられるようになっており、第3のスイッチ回路48−1〜48−4は、Hレベルの切替信号XGATEを入力している期間、一方の入力信号(すべてHレベルの信号)を出力し、Lレベルの切替信号XGATEを入力している期間、第2のスイッチ回路44−1〜44−4から入力するタイミング信号を出力する。
【0036】
尚、上記第1、第2、第3のスイッチ回路はトランジスタを用いたゲート回路によって構成されている。
【0037】
次に、上記構成のCCD電荷転送用駆動装置の動作について、図3及び図7に示すタイミングチャートを参照しながら説明する。
【0038】
図2に示した第1のスイッチ回路34−1〜34−4は、図7に示した垂直転送パルス用のタイミング信号XV1 〜XV4 、及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力しており、図3に示すようにLレベルの切替信号XGATEを入力すると、タイミング信号XTG1A,XTG1B,XTG3A,XTG3B を4ビットの信号b0 〜b3 として出力し、Hレベルの切替信号XGATEを入力すると、タイミング信号XV1 〜XV4 を信号b0 〜b3 として出力する。
【0039】
ここで、切替信号XGATEは、前述したように4つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B のアンド条件をとることによって作成される信号であり、CCDの受光部に蓄積された電荷を垂直転送路に読み出すときのみLレベルとなる信号である。この実施の形態では、切替信号XGATEは、読出期間T1 だけLレベルとなるタイミング信号XTG1A と同じ信号である。
【0040】
従って、第1のスイッチ回路34−1〜34−4は、切替信号XGATEがHレベルかLレベルかに応じて垂直転送パルス用のタイミング信号XV1 〜XV4 、又は読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を切替出力しており、これによりタイミング信号XV1 〜XV4 とタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多重化し、共通の端子(信号線)を時分割共有できるようにしている。
【0041】
一方、上記のようにして時分割多重化された4ビットの信号b0 〜b3 は、第2のスイッチ回路34−1〜34−4に加えられ、ここで分離される。即ち、第2のスイッチ回路34−1〜34−4は、Hレベルの切替信号XGATEを入力している期間に入力する信号b0 〜b3 (タイミング信号XV1 〜XV4 )をラッチ回路46−1〜46−4に出力し、Lレベルの切替信号XGATEを入力している期間に入力する信号b0 〜b3 (タイミング信号XTG1A,XTG1B,XTG3A,XTG3B )を第3のスイッチ回路48−1〜48−4に出力する。
【0042】
ラッチ回路46−1〜46−4は、Hレベルの切替信号XGATEにより第2のスイッチ回路34−1〜34−4からタイミング信号XV1 〜XV4 を入力しているときには、このHレベルの切替信号XGATEの反転信号により入力信号の保持を行わずにタイミング信号XV1 〜XV4 をそのまま通過させ、一方、Lレベルの切替信号XGATEにより第2のスイッチ回路34−1〜34−4からタイミング信号XV1 〜XV4 を入力していていないときには、このLレベルの切替信号XGATEの反転信号により直前に入力していたタイミング信号XV1 〜XV4 を保持して出力する。これにより、ラッチ回路46−1〜46−4は、図7に示した垂直転送パルス用のタイミング信号XV1 〜XV4 を出力することになる。
【0043】
また、第3のスイッチ回路48−1〜48−4は、Hレベルの切替信号XGATEにより第2のスイッチ回路34−1〜34−4からタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力していないときには、すべてHレベルの信号(CCDの受光部に蓄積された電荷を垂直転送路に読み出さない期間のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の出力状態を示す信号)をタイミング信号XTG1A,XTG1B,XTG3A,XTG3B として出力し、一方、Lレベルの切替信号XGATEにより第2のスイッチ回路34−1〜34−4からタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力しているときには、このタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力する。これにより、第3のスイッチ回路48−1〜48−4は、図7に示した読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を出力することになる。
【0044】
上記のようにして第2のスイッチ回路44−1〜44−4、ラッチ回路46−1〜46−4、及び第3のスイッチ回路48−1〜48−4から構成された多重分離回路42から出力される垂直転送パルス用のタイミング信号XV1 〜XV4 及び読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、それぞれ図1に示すようにドライバ40−1〜40−6に加えられる。
【0045】
これらのドライバ40−1〜40−6は、図6に示したドライバ14−1、14−2、14−4、14−5と同様にして図8に示した垂直駆動パルスV1A,V1B,V2,V3A,V3B,V4 を生成し、これをCCDの垂直転送路の各電極に出力する。 尚、この実施の形態では、垂直転送パルス用の4つのタイミング信号XV1 〜XV4 及び4つの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B の場合について説明したが、垂直転送パルス用のタイミング信号の数、及び読出パルス用のタイミング信号の数はこれに限定されない。また、垂直転送パルス用のタイミング信号の数と読出パルス用のタイミング信号の数とは必ずしも一致しなくてもよく、この場合には、両者のタイミング信号の数の差だけ、時分割共有されない専用の端子(信号線)が設けられることになる。
【0046】
【発明の効果】
以上説明したように本発明によれば、固体撮像素子の読出パルス用のタイミング信号群と、垂直転送パルス用のタイミング信号群とが出力される信号線(端子)を時分割共有するようにしたため、タイミング信号発生手段が搭載されるIC及び垂直駆動手段が搭載されるICの端子数の増加を抑制することができる。また、時分割多重化及び多重分離するための手段は、スイッチ手段などによって構成できるため、端子数の削減のために増加するタイミング信号発生手段及び垂直駆動手段の回路規模を最小限に抑えることができる。
【図面の簡単な説明】
【図1】本発明に係るCCD電荷転送用駆動装置の概要を示すブロック図
【図2】図1に示した時分割多重化回路及び多重分離回路の一例を示す回路図
【図3】タイミング信号の時分割多重化を説明するために用いたタイミングチャート
【図4】従来のCCD電荷転送用駆動装置を含む撮像装置の要部ブロック図
【図5】図4に示したAFEの内部構成の一例を示すブロック図
【図6】図4に示したタイミング信号発生回路及びVドライバの従来例を示す図
【図7】垂直転送パルス用のタイミング信号と読出パルス用のタイミング信号の一例を示すタイミングチャート
【図8】Vドライバから出力される垂直駆動パルスの一例を示す波形図
【符号の説明】
10…固体撮像素子(CCDイメージセンサ)、30…タイミング信号発生回路、32…ロジック回路、34…時分割多重化回路、34−1〜34−4…第1のスイッチ回路、40…Vドライバ、40−1〜40−6…ドライバ、42…多重分離回路、44−1〜44−4…第2のスイッチ回路、46−1〜46−4…ラッチ回路、48−1〜48−4…第3のスイッチ回路
Claims (4)
- 第1のタイミング信号群及び第2のタイミング信号群を出力するタイミング信号発生手段と、前記第1のタイミング信号群及び第2のタイミング信号群に基づいてそれぞれ読出パルス及び垂直転送パルスを生成し、該読出パルス及び垂直転送パルスを固体撮像素子に出力する垂直駆動手段とを有し、前記読出パルスにより前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出し、前記垂直転送パルスにより前記垂直転送路に読み出された電荷を水平転送路に向かって転送するCCD電荷転送用駆動装置において、
前記タイミング信号発生手段は、前記第1のタイミング信号群と第2のタイミング信号群とを時分割して前記垂直駆動手段との間に設けられた共通の信号線に送出する時分割多重化手段を有し、
前記垂直駆動手段は、前記共通の信号線を介して受入する時分割多重化された前記第1のタイミング信号群と第2のタイミング信号群とを分離する多重分離手段を有し、
前記時分割多重化手段は、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記第1のタイミング信号群を出力し、前記所定の期間外に前記第2のタイミング信号群を出力する第1のスイッチ手段からなり、
前記多重分離手段は、
前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出す所定の期間に前記時分割多重化手段から入力するタイミング信号群を前記第1のタイミング信号群とし、前記所定の期間外に前記時分割多重化手段から入力するタイミング信号群を前記第2のタイミング信号群として分離して出力する第2のスイッチ手段と、
前記第2のスイッチ手段から前記第1のタイミング信号群が切替出力されている期間、該第1のタイミング信号群への切替出力直前の前記第2のタイミング信号群の出力を保持するラッチ手段と、
前記第2のスイッチ手段から出力される第1のタイミング信号群と、前記固体撮像素子の受光部に蓄積された電荷を垂直転送路に読み出さないときの前記第1のタイミング信号群の出力状態を示す所定の信号群のうちのいずれか一方を切替出力する第3のスイッチ手段であって、前記第2のスイッチ手段から第1のタイミング信号群が出力されていない期間、前記所定の信号群を切替出力する第3のスイッチ手段と、を有することを特徴とするCCD電荷転送用駆動装置。 - 前記第1のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴とする請求項1のCCD電荷転送用駆動装置。
- 前記第2のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴とする請求項1又は2のCCD電荷転送用駆動装置。
- 前記第3のスイッチ手段は、前記第1のタイミング信号群に基づいて切替制御されることを特徴とする請求項1乃至3のいずれかに記載のCCD電荷転送用駆動装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001189845A JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ccd電荷転送用駆動装置 |
US10/176,047 US7053950B2 (en) | 2001-06-22 | 2002-06-21 | Drive unit for transferring CCD charge |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001189845A JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ccd電荷転送用駆動装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003008995A JP2003008995A (ja) | 2003-01-10 |
JP2003008995A5 JP2003008995A5 (ja) | 2006-03-16 |
JP4314755B2 true JP4314755B2 (ja) | 2009-08-19 |
Family
ID=19028704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001189845A Expired - Fee Related JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ccd電荷転送用駆動装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7053950B2 (ja) |
JP (1) | JP4314755B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929584B2 (ja) * | 2004-11-04 | 2012-05-09 | ソニー株式会社 | 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置 |
JP4614843B2 (ja) * | 2005-08-03 | 2011-01-19 | パナソニック株式会社 | 固体撮像装置 |
JP4791559B2 (ja) | 2009-03-31 | 2011-10-12 | パナソニック株式会社 | 時分割多重化回路、信号伝送装置 |
JP4450861B1 (ja) | 2009-08-19 | 2010-04-14 | 日本アート・アナログ株式会社 | 撮像素子制御信号発生装置およびその方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0505117B1 (en) * | 1991-03-16 | 1998-07-08 | Kabushiki Kaisha Toshiba | Color imaging method with integration time control |
US5422670A (en) * | 1992-08-31 | 1995-06-06 | Sony Corporation | Control circuit for a solid state imaging device which allows a high speed object to be detected |
US5696553A (en) * | 1992-09-25 | 1997-12-09 | Bristol-Myers Squibb Co. | Remote imager video camera cable compensation circuitry |
JP3822919B2 (ja) * | 1994-05-27 | 2006-09-20 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
FR2749468B1 (fr) * | 1996-05-29 | 1998-08-14 | Sgs Thomson Microelectronics | Systeme de conversion de signaux de television numeriques avec insertion de menus interactifs |
JP3800673B2 (ja) * | 1996-06-24 | 2006-07-26 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
JPH1042176A (ja) * | 1996-07-25 | 1998-02-13 | Canon Inc | 撮像装置 |
JP3906496B2 (ja) * | 1996-08-02 | 2007-04-18 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びにカメラ |
JPH10322298A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
JP4307602B2 (ja) * | 1998-11-24 | 2009-08-05 | オリンパス株式会社 | 撮像装置及び撮像装置の動作モード設定方法 |
JP4228167B2 (ja) | 2000-08-16 | 2009-02-25 | 富士フイルム株式会社 | Ccd電荷転送用駆動回路 |
-
2001
- 2001-06-22 JP JP2001189845A patent/JP4314755B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-21 US US10/176,047 patent/US7053950B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7053950B2 (en) | 2006-05-30 |
JP2003008995A (ja) | 2003-01-10 |
US20020196356A1 (en) | 2002-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101010944B (zh) | 摄像装置及摄像结果的输出方法 | |
US5998779A (en) | Photoelectric conversion apparatus | |
JP4594911B2 (ja) | 読み取り信号処理装置、画像読み取り装置、及び画像形成装置 | |
JP4404241B2 (ja) | 固体撮像装置およびその出力方法 | |
JP2000287130A (ja) | 増幅型固体撮像装置 | |
JP2776292B2 (ja) | 固体撮像装置 | |
EP0909086B1 (en) | Image sensor with photosensor chips and output circuit on a single mounting substrate | |
JP4314755B2 (ja) | Ccd電荷転送用駆動装置 | |
US7355760B2 (en) | Solid-state image sensing device, driving method thereof, and image scanner | |
US6546150B2 (en) | Analogue signal processing circuit | |
JP3545230B2 (ja) | 撮像装置およびそれを備えるディジタルカメラ | |
JPH10304133A (ja) | 相関二重サンプリング回路 | |
JP3581554B2 (ja) | イメージセンサ及び画像読取装置 | |
JP2856940B2 (ja) | 画像読取り装置 | |
JPH06339077A (ja) | 固体撮像装置 | |
KR100305334B1 (ko) | 클럭신호위상이스위칭되는촬상장치의신호전하전송방법 | |
JP2690312B2 (ja) | 映像信号のディジタル記憶装置 | |
JP4277310B2 (ja) | タイミング信号発生装置及び撮像装置 | |
JPH09321953A (ja) | 撮像装置 | |
US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
JP3997033B2 (ja) | イメージセンサユニット及びそれを用いた画像読み取り装置 | |
JP3036494B2 (ja) | 固体撮像素子 | |
JP3003760B2 (ja) | 撮像装置 | |
JPS63111788A (ja) | Ccd光センサ | |
JP2004266363A (ja) | 撮像装置及び撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |