JP4404241B2 - 固体撮像装置およびその出力方法 - Google Patents
固体撮像装置およびその出力方法 Download PDFInfo
- Publication number
- JP4404241B2 JP4404241B2 JP2002033883A JP2002033883A JP4404241B2 JP 4404241 B2 JP4404241 B2 JP 4404241B2 JP 2002033883 A JP2002033883 A JP 2002033883A JP 2002033883 A JP2002033883 A JP 2002033883A JP 4404241 B2 JP4404241 B2 JP 4404241B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- unit
- pixel
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 87
- 238000000034 method Methods 0.000 title claims description 13
- 239000000872 buffer Substances 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
Description
【０００１】
【発明の属する技術分野】
本発明は、被写体を撮影して映像信号を出力する各種のイメージセンサやカメラシステムに用いられる固体撮像装置およびその出力方法に関する。
【０００２】
【従来の技術】
従来より、この種の固体撮像装置においては、例えば１０ｂｉｔデジタル出力の場合には、そのｂｉｔ幅に合わせた１０個の出力端子を有するものとなっていた。
すなわち、この固体撮像装置において、撮像画素部から読み出された光信号は１画素ごとに１０ｂｉｔにサンプリングされ、１０個の出力端子がクロックに同期して High か Lowになり、１クロックで１画素の信号を出力していた。なお、出力信号と同期したクロックを別に出すものもあった。
【０００３】
ところで、近年では、読出し速度の高速化が重要になっている。例えば、画素数が約３０万のＶＧＡフォーマットでは、出力レートが１２ＭＨｚで、人間の目に滑らかな動画に見える、１秒当り３０枚の画像を出力できる。
しかし、３００万画素、３０００万画素の固体撮像装置から３０枚／秒の画像を出力するには、１２０ＭＨｚ、１．２ＧＨｚといった高速動作になる。
また、このような超多画素でない場合でも、例えば自動車の衝突実験や、野球の打者のボールインパクトの瞬間など、時間解像度が要求されるカメラシステムを構成する場合には、１秒当り１００枚〜１０００枚の画像を出力する必要があり、高速出力が要求される。
このため、従来は出力端子を増やし、何百個という出力端子を用意して、映像信号を並列に出力していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このように単に並列に出力端子を設ける構成では、出力端子の数が多いために、固体撮像装置の面積が大きくなり、コストがアップすることになる。
また、次段のＩＣも入力端子が増えて大きくなり、この結果、実装が難しい、カメラの小型化が難しい、たくさんの出力信号の同期を取るのが難しい、同期の問題から高いクロックで出力するのが難しいといった種々の問題が生じる。
【０００５】
一方、出力端子数を削減するにはクロックの高速化が必要となるが、クロックを高めて行くと、次段のＩＣまでのパスの容量を充放電する時間が無視できなくなり、波形がなまってくる。そして、最悪の場合には、次段のＩＣの High ／ Lowレベルに届かなくなり、次段のＩＣで信号が認識できなくなるという問題が生じる。
なお、このような問題は、高速化以外でも、内視鏡のように次段ＩＣまでのパスを長くしたい場合など、何らかの理由で信号経路中の容量が増える場合にも同様に生じるものである。
また、高いクロックで出力すると、固体撮像装置と次段のＩＣとの間の信号経路から不要輻射を放出してしまい、他の電子機器や固体撮像装置自体の動作に影響を与えてしまう。例えば音響／画像機器では音質／画質劣化を引き起こすという問題が生じる。
【０００６】
そこで本発明の目的は、映像信号の超高速化を実現でき、不要輻射を軽減できる固体撮像装置およびその出力方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部と、タイミング信号を生成するタイミング信号生成部を有し、前記信号処理部は、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含み、さらに、前記Ａ／Ｄ変換部におけるデジタル信号の１画素信号のビット数に対応する本数のバスラインを有し、前記映像信号は、前記撮像画素部から画素行単位で読み出され、前記Ａ／Ｄ変換部は、前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、前記選択手段は、前記Ａ／Ｄ変換部からのデジタル信号を１画素信号ずつ前記バスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に入力し、前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、前記データ出力端子と前記反転データ出力端子とで、次段装置までの経路が互いに近接されており、また、前記クロック出力端子と前記反転クロック出力端子とで、次段装置までの経路が互いに近接されていることを特徴とする。
また、本発明は、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部と、タイミング信号を生成するタイミング信号生成部とを有する固体撮像装置の出力方法において、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部によって前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、前記選択手段によって前記Ａ／Ｄ変換部から前記デジタル信号を１画素信号ずつ選択し、前記デジタル信号の１画素信号のビット数に対応する本数のバスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に導き、前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、前記データ出力と前記反転データ出力は、互いに近接された経路を伝搬し、また、前記クロック出力と前記反転クロック出力は、互いに近接された経路を伝搬することを特徴とする。
【０００８】
本発明の固体撮像装置おいては、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明の出力方法においても、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【０００９】
【発明の実施の形態】
以下、本発明による固体撮像装置およびその出力方法の実施の形態例について説明する。
本実施の形態による固体撮像装置は、その出力方法を差動出力構成とし、また、次段のＩＣの入力を差動アンプ構成とすることにより、クロックの高速化を抑制しつつ、映像信号の超高速化を実現するものである。これにより、不要輻射の問題も軽減され、シリアル出力で出力端子数の節約も可能となる。また、後述するようにストローブ信号出力を採用すると、さらに好ましいものとなる。
以下、本発明の具体例について説明する。
【００１０】
図１は、本発明の第１の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、具体的にはＣＭＯＳ型イメージセンサであり、半導体チップ１０上に形成された撮像画素部１２、Ｖ選択手段１４、Ｈ選択手段１６、タイミングジェネレータ（ＴＧ）１８、ＣＤＳ・ＰＧＡ部２０、Ａ／Ｄ部２２、定電流部２４、水平バスライン２６、出力バッファ部２８、通信部３０等を含んでいる。
【００１１】
撮像画素部１２には、多数の画素が２次元マトリクス状に配列されており、各画素には、受光量に応じた信号電荷を生成し蓄積する光電変換素子であるフォトダイオードと、このフォトダイオードが変換して蓄積した信号電荷をフローティングディフュージョン部（ＦＤ部）に転送する転送トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、ＦＤ部の電位に対応する出力信号を出力する増幅トランジスタ等の各ＭＯＳトランジスタが設けられている。
また、撮像画素部１２には各ＭＯＳトランジスタを駆動制御するための各種駆動配線（図示せず）が水平方向に配線されており、撮像画素部１２の各画素は、Ｖ選択手段１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素の信号が垂直信号線（図示せず）を通して画素列毎にＣＤＳ・ＰＧＡ部２０に読み出される。
【００１２】
ＣＤＳ・ＰＧＡ部２０は、撮像画素部１２の画素列毎にＣＤＳ・ＰＧＡ回路を設けたものであり、撮像画素部１２の各画素列から読み出された画素信号に対し、ＣＤＳ（相関二重サンプリング）やＰＧＡ（プログラマブルゲインコントロール）等の信号処理を行い、その画素信号をＡ／Ｄ部２２に出力する。
Ａ／Ｄ部２２は、撮像画素部１２の各画素列に対応してＡ／Ｄ変換回路を設けたものであり、ＣＤＳ・ＰＧＡ部２０からの各画素列毎の画素信号をアナログ信号からデジタル信号に変換して出力する。
また、Ｈ選択手段１６は、Ａ／Ｄ部２２からのデジタル信号出力を水平方向に選択して、これを水平バスライン２６に出力するものである。なお、本例では、１０ｂｉｔ出力とし、水平バスライン２６も１０本あるものとする。
【００１３】
また、定電流部２４は、上述のような撮像画素部１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１８は、上述した撮像画素部１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力バッファ部２８は、水平バスライン２６から送られてきたデジタル信号を半導体チップ１０の外部端子に出力するものである。
また、通信部３０は、半導体チップ１０の外部との通信を行い、例えばタイミングジェネレータ１８による動作モードを制御したり、半導体チップ１０の状態を表すパラメータを外部に出力するような動作を行う。
【００１４】
以上の構成は、基本的には従来の固体撮像装置と同様のものであるが、本例では、出力バッファ部２８による映像信号の出力方法とタイミングジェネレータ１８によるクロックが従来と異なる特徴部分である。
まず、本例の出力バッファ部２８は、水平バスライン２６からのデジタル信号をバッファして出力するが、このときに通常の映像信号に加えて、その反転出力をも生成する。
これらは、それぞれ映像信号出力端子２８Ａと反転映像信号出力端子２８Ｂからチップ１０の外部に出力される。
なお、図１では省略しているが、１０ｂｉｔの映像信号に対して反転映像信号も１０ｂｉｔであり、各出力端子２８Ａ、２８Ｂは合わせて２０個（２０ｂｉｔ）となっている。
【００１５】
次に、出力バッファ部２８へのクロック（出力クロック）はタイミングジェネレータ１８から供給されるが、これも別の出力バッファ部３２によってバッファリングされ、やはり反転されたものとともに、出力端子３２Ａ、３２Ｂより外部に出力される。
図２は、本例における信号波形を示すタイミングチャートであり、図２（Ａ）は出力クロック、図２（Ｂ）は反転出力クロック、図２（Ｃ）はある１つの映像信号、図２（Ｄ）は図２（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、出力クロックの立ち上がり、立ち下りの両エッジに信号を切替えており、出力クロックの半クロックで１画素１０ｂｉｔの出力を行う。
【００１６】
図３は、固体撮像装置（半導体チップ１０）と次段ＩＣ６０の接続例を示すブロック図である。
次段ＩＣ６０は、映像信号と反転映像信号を受け取って各種の信号処理を行う信号処理回路やＤＳＰ（デジタルシグナルプロセッサ）等を搭載したものである。そして、この次段ＩＣ６０では、入力段に差動アンプを有することにより、従来の許容範囲以上になまった波形でも、入力信号を認識することができる。これにより、システムの超高速化、または信号経路への容量付加、または、固体撮像装置の出力バッファの小型化が可能である。
また、出力信号が High とLow に切り替わるときに、パスの充放電電流が例えば図示の矢印ａ、ｂの方向に流れるが、出力と反転出力とで反対方向に電流が流れるので、各経路を近接させておけば、互いに打ち消しあって不要輻射を減らすことができる。なお、ここでは映像信号で説明したが、出力クロックでも同じことが言える。
なお、図１に示す例は、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、デジタルの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００１７】
次に、本発明の第２の実施の形態例について説明する。
上述した第２の実施の形態例では、映像信号および反転映像信号の出力端子を合計で２０個のパラレル端子としたが、本発明の第２の実施の形態例では、映像信号の出力端子と反転映像信号の出力端子を１個ずつ設け、時分割で出力するような構成とする。なお、水平バスラインは上述した第１の例と同様に１０本あるものとする
【００１８】
図４は、本例における出力バッファ部の構成を示すブロック図である。
図示のように、本例では、水平バスライン２６と出力バッファ部２８との間にマルチプレクサ４０が設けられている。
このマルチプレクサ４０は、適切なタイミングで水平バスライン２６を選択するものである。出力バッファ部２８には、選択された水平バスライン２６の信号が入力され、バッファリングされて映像信号出力端子２８Ａおよび反転信号出力端子２８Ｂに導かれる。
このようにして、１０ｂｉｔの映像信号を１０またはそれ以上のクロックでチップ外に読み出すことで、上述した第１の例より出力端子数を減らすことができる。したがって、出力端子数が減ることにより、固体撮像装置やそれを用いたカメラ等の小型化を実現できる。また、出力端子が合計で２個であるので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
【００１９】
また、このような構成では、上述したクロック信号の代わりにストローブ信号を出力することが好ましい。
ここでストローブ信号とは、映像信号が反転しないタイミングで反転する信号である。
図５は、本例における信号波形を示すタイミングチャートであり、図５（Ａ）はストローブ信号、図５（Ｂ）は反転ストローブ信号、図５（Ｃ）はある１つの映像信号、図５（Ｄ）は図５（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、映像信号とストローブ信号のいずれか一方が反転するので、各クロックタイミングでのデバイス出力にかかる負荷が片方分で済み、しかも一定である。ストローブ信号と映像信号の排他的論理和を取ることによって、次段ＩＣでクロックを再現することができる。
【００２０】
次に、本発明の第３の実施の形態例について説明する。
図６は、本発明の第３の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、図１に示すＡ／Ｄ部２２を削除し、また、ＣＤＳ・ＰＧＡ部２０の代わりにＰＧＡ部を削除したＣＤＳ部５０を用い、さらに出力バッファ部２８の代わりにアナログの差動出力アンプ５２を用いることにより、アナログ出力を行うようにしたものである。
なお、ＣＤＳ部５０は、ＣＤＳ・ＰＧＡ部２０のＣＤＳ部と同様のものである。また、その他は図１に示す例と同様であるので、同一符号を付して説明は省略する。
【００２１】
このような構成において、水平バスライン２６（水平信号線）からの信号は、差動出力アンプ５２によってチップ外への出力されるが、この際、アナログ映像信号と反転アナログ映像信号の差動信号の形態で出力する。
図７は、差動出力アンプ５２の構成例を示すブロック図である。
図示のように、この差動出力アンプ５２は、駆動電源Ｖｄと定電流源５６との間に抵抗Ｒ１、Ｒ２およびＭＯＳトランジスタＱ１、Ｑ２による差動回路を設けたものであり、上述したアナログ映像信号と反転アナログ映像信号は、抵抗Ｒ１、Ｒ２とＭＯＳトランジスタＱ１、Ｑ２の接続点よりアナログ出力１、アナログ出力２として出力される。
【００２２】
また、ＭＯＳトランジスタＱ１、Ｑ２による入力段も差動形となっており、一方のＭＯＳトランジスタＱ１のゲートには、水平バスライン２６（水平信号線）が接続され、もう一方のＭＯＳトランジスタＱ２のゲートには、クランプ電圧Ｖclp が入っている。
また、水平信号線２６とクランプ電圧Ｖclp の間には、クランプスイッチ５４が挿入されている。水平信号線２６は、このクランプスイッチ５４を通してクランプ電圧Ｖclp にリセットされる。
クランプスイッチ５４を開いてから水平信号線２６にＣＤＳ部５０からの信号が載せられ、クランプ電圧Ｖclp との差が増幅されて、アナログ出力１およびアナログ出力２に出力される。
なお、負荷の設定によっては、この後段に駆動能力のさらに大きい差動増幅器を配置する２段構成としても良いし、ボルテージフォロアを通して出力する構成としてもよい。
【００２３】
このようなアナログ出力は、もともと映像出力端子が１つであるので装置の小型化には有利である。
また、この例では２つの出力になるが、小型化の点で大きな問題になるほどではない。そして、２つのアナログ出力は一方が高電位になったときに、もう一方は低電位になるので、図３の例で説明したのと同じ理由で次段ＩＣまでの配線に流れる電流が互いに逆方向になり、不要輻射が軽減されるという効果がある。また、次段ＩＣまでの経路にノイズが乗っても、その影響を受けにくい。
これにより、高速クロック出力に伴う問題や次段ＩＣまでの距離が遠いことに伴う問題、あるいは近くに輻射に弱い装置があるといった問題を軽減することができる。
なお、図５に示す例においても、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、アナログの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００２４】
【発明の効果】
以上説明したように本発明による固体撮像装置によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明による固体撮像装置の出力方法によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【００２５】
また、特に上述した第１の実施の形態例では、次段ＩＣの入力段に差動アンプを使い、よりなまった波形でも信号を認識することができるので、システムの高速化、または信号経路への容量付加、または固体撮像装置の出力バッファ部の小型化が可能である。また、出力信号が切り替わるときに、パスの充放電電流が例えば図の方向に流れるが、出力と反転出力で反対方向に流れるので、経路を近接させておけば打ち消しあって不要輻射を減らすことができる。
また、上述した第２の実施の形態例では、第１の実施の形態例に加えて出力端子を減らすことができる。出力端子が減るので、固体撮像装置やそれを用いたカメラの小型化ができる。また、信号出力端子が反転含めて２個なので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
また、上述した第３の実施の形態例では、不要輻射の問題を軽減でき、次段ＩＣへの経路で乗るノイズの影響を受けにくいという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例の固体撮像装置の概要を示す平面図である。
【図２】図１に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図３】図１に示す固体撮像装置と次段ＩＣの接続例を示すブロック図である。
【図４】本発明の第２の実施の形態例の固体撮像装置における出力バッファ部の構成を示すブロック図である。
【図５】図４に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図６】本発明の第３の実施の形態例の固体撮像装置の概要を示す平面図である。
【図７】図６に示す固体撮像装置に設けられる差動出力アンプの構成例を示すブロック図である。
【符号の説明】
１０……半導体チップ、１２……撮像画素部、１４……Ｖ選択手段、１６……Ｈ選択手段、１８……タイミングジェネレータ（ＴＧ）、２０……ＣＤＳ・ＰＧＡ部、２２……Ａ／Ｄ部、２４……定電流部、２６……水平バスライン、２８、３２……出力バッファ部、３０……通信部、４０……マルチプレクサ、５０……ＣＤＳ部、５２……差動出力アンプ、５４……クランプスイッチ、５６……定電流源、６０……次段ＩＣ。
【発明の属する技術分野】
本発明は、被写体を撮影して映像信号を出力する各種のイメージセンサやカメラシステムに用いられる固体撮像装置およびその出力方法に関する。
【０００２】
【従来の技術】
従来より、この種の固体撮像装置においては、例えば１０ｂｉｔデジタル出力の場合には、そのｂｉｔ幅に合わせた１０個の出力端子を有するものとなっていた。
すなわち、この固体撮像装置において、撮像画素部から読み出された光信号は１画素ごとに１０ｂｉｔにサンプリングされ、１０個の出力端子がクロックに同期して High か Lowになり、１クロックで１画素の信号を出力していた。なお、出力信号と同期したクロックを別に出すものもあった。
【０００３】
ところで、近年では、読出し速度の高速化が重要になっている。例えば、画素数が約３０万のＶＧＡフォーマットでは、出力レートが１２ＭＨｚで、人間の目に滑らかな動画に見える、１秒当り３０枚の画像を出力できる。
しかし、３００万画素、３０００万画素の固体撮像装置から３０枚／秒の画像を出力するには、１２０ＭＨｚ、１．２ＧＨｚといった高速動作になる。
また、このような超多画素でない場合でも、例えば自動車の衝突実験や、野球の打者のボールインパクトの瞬間など、時間解像度が要求されるカメラシステムを構成する場合には、１秒当り１００枚〜１０００枚の画像を出力する必要があり、高速出力が要求される。
このため、従来は出力端子を増やし、何百個という出力端子を用意して、映像信号を並列に出力していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このように単に並列に出力端子を設ける構成では、出力端子の数が多いために、固体撮像装置の面積が大きくなり、コストがアップすることになる。
また、次段のＩＣも入力端子が増えて大きくなり、この結果、実装が難しい、カメラの小型化が難しい、たくさんの出力信号の同期を取るのが難しい、同期の問題から高いクロックで出力するのが難しいといった種々の問題が生じる。
【０００５】
一方、出力端子数を削減するにはクロックの高速化が必要となるが、クロックを高めて行くと、次段のＩＣまでのパスの容量を充放電する時間が無視できなくなり、波形がなまってくる。そして、最悪の場合には、次段のＩＣの High ／ Lowレベルに届かなくなり、次段のＩＣで信号が認識できなくなるという問題が生じる。
なお、このような問題は、高速化以外でも、内視鏡のように次段ＩＣまでのパスを長くしたい場合など、何らかの理由で信号経路中の容量が増える場合にも同様に生じるものである。
また、高いクロックで出力すると、固体撮像装置と次段のＩＣとの間の信号経路から不要輻射を放出してしまい、他の電子機器や固体撮像装置自体の動作に影響を与えてしまう。例えば音響／画像機器では音質／画質劣化を引き起こすという問題が生じる。
【０００６】
そこで本発明の目的は、映像信号の超高速化を実現でき、不要輻射を軽減できる固体撮像装置およびその出力方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部と、タイミング信号を生成するタイミング信号生成部を有し、前記信号処理部は、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含み、さらに、前記Ａ／Ｄ変換部におけるデジタル信号の１画素信号のビット数に対応する本数のバスラインを有し、前記映像信号は、前記撮像画素部から画素行単位で読み出され、前記Ａ／Ｄ変換部は、前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、前記選択手段は、前記Ａ／Ｄ変換部からのデジタル信号を１画素信号ずつ前記バスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に入力し、前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、前記データ出力端子と前記反転データ出力端子とで、次段装置までの経路が互いに近接されており、また、前記クロック出力端子と前記反転クロック出力端子とで、次段装置までの経路が互いに近接されていることを特徴とする。
また、本発明は、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部と、タイミング信号を生成するタイミング信号生成部とを有する固体撮像装置の出力方法において、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部によって前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、前記選択手段によって前記Ａ／Ｄ変換部から前記デジタル信号を１画素信号ずつ選択し、前記デジタル信号の１画素信号のビット数に対応する本数のバスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に導き、前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、前記データ出力と前記反転データ出力は、互いに近接された経路を伝搬し、また、前記クロック出力と前記反転クロック出力は、互いに近接された経路を伝搬することを特徴とする。
【０００８】
本発明の固体撮像装置おいては、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明の出力方法においても、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【０００９】
【発明の実施の形態】
以下、本発明による固体撮像装置およびその出力方法の実施の形態例について説明する。
本実施の形態による固体撮像装置は、その出力方法を差動出力構成とし、また、次段のＩＣの入力を差動アンプ構成とすることにより、クロックの高速化を抑制しつつ、映像信号の超高速化を実現するものである。これにより、不要輻射の問題も軽減され、シリアル出力で出力端子数の節約も可能となる。また、後述するようにストローブ信号出力を採用すると、さらに好ましいものとなる。
以下、本発明の具体例について説明する。
【００１０】
図１は、本発明の第１の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、具体的にはＣＭＯＳ型イメージセンサであり、半導体チップ１０上に形成された撮像画素部１２、Ｖ選択手段１４、Ｈ選択手段１６、タイミングジェネレータ（ＴＧ）１８、ＣＤＳ・ＰＧＡ部２０、Ａ／Ｄ部２２、定電流部２４、水平バスライン２６、出力バッファ部２８、通信部３０等を含んでいる。
【００１１】
撮像画素部１２には、多数の画素が２次元マトリクス状に配列されており、各画素には、受光量に応じた信号電荷を生成し蓄積する光電変換素子であるフォトダイオードと、このフォトダイオードが変換して蓄積した信号電荷をフローティングディフュージョン部（ＦＤ部）に転送する転送トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、ＦＤ部の電位に対応する出力信号を出力する増幅トランジスタ等の各ＭＯＳトランジスタが設けられている。
また、撮像画素部１２には各ＭＯＳトランジスタを駆動制御するための各種駆動配線（図示せず）が水平方向に配線されており、撮像画素部１２の各画素は、Ｖ選択手段１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素の信号が垂直信号線（図示せず）を通して画素列毎にＣＤＳ・ＰＧＡ部２０に読み出される。
【００１２】
ＣＤＳ・ＰＧＡ部２０は、撮像画素部１２の画素列毎にＣＤＳ・ＰＧＡ回路を設けたものであり、撮像画素部１２の各画素列から読み出された画素信号に対し、ＣＤＳ（相関二重サンプリング）やＰＧＡ（プログラマブルゲインコントロール）等の信号処理を行い、その画素信号をＡ／Ｄ部２２に出力する。
Ａ／Ｄ部２２は、撮像画素部１２の各画素列に対応してＡ／Ｄ変換回路を設けたものであり、ＣＤＳ・ＰＧＡ部２０からの各画素列毎の画素信号をアナログ信号からデジタル信号に変換して出力する。
また、Ｈ選択手段１６は、Ａ／Ｄ部２２からのデジタル信号出力を水平方向に選択して、これを水平バスライン２６に出力するものである。なお、本例では、１０ｂｉｔ出力とし、水平バスライン２６も１０本あるものとする。
【００１３】
また、定電流部２４は、上述のような撮像画素部１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１８は、上述した撮像画素部１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力バッファ部２８は、水平バスライン２６から送られてきたデジタル信号を半導体チップ１０の外部端子に出力するものである。
また、通信部３０は、半導体チップ１０の外部との通信を行い、例えばタイミングジェネレータ１８による動作モードを制御したり、半導体チップ１０の状態を表すパラメータを外部に出力するような動作を行う。
【００１４】
以上の構成は、基本的には従来の固体撮像装置と同様のものであるが、本例では、出力バッファ部２８による映像信号の出力方法とタイミングジェネレータ１８によるクロックが従来と異なる特徴部分である。
まず、本例の出力バッファ部２８は、水平バスライン２６からのデジタル信号をバッファして出力するが、このときに通常の映像信号に加えて、その反転出力をも生成する。
これらは、それぞれ映像信号出力端子２８Ａと反転映像信号出力端子２８Ｂからチップ１０の外部に出力される。
なお、図１では省略しているが、１０ｂｉｔの映像信号に対して反転映像信号も１０ｂｉｔであり、各出力端子２８Ａ、２８Ｂは合わせて２０個（２０ｂｉｔ）となっている。
【００１５】
次に、出力バッファ部２８へのクロック（出力クロック）はタイミングジェネレータ１８から供給されるが、これも別の出力バッファ部３２によってバッファリングされ、やはり反転されたものとともに、出力端子３２Ａ、３２Ｂより外部に出力される。
図２は、本例における信号波形を示すタイミングチャートであり、図２（Ａ）は出力クロック、図２（Ｂ）は反転出力クロック、図２（Ｃ）はある１つの映像信号、図２（Ｄ）は図２（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、出力クロックの立ち上がり、立ち下りの両エッジに信号を切替えており、出力クロックの半クロックで１画素１０ｂｉｔの出力を行う。
【００１６】
図３は、固体撮像装置（半導体チップ１０）と次段ＩＣ６０の接続例を示すブロック図である。
次段ＩＣ６０は、映像信号と反転映像信号を受け取って各種の信号処理を行う信号処理回路やＤＳＰ（デジタルシグナルプロセッサ）等を搭載したものである。そして、この次段ＩＣ６０では、入力段に差動アンプを有することにより、従来の許容範囲以上になまった波形でも、入力信号を認識することができる。これにより、システムの超高速化、または信号経路への容量付加、または、固体撮像装置の出力バッファの小型化が可能である。
また、出力信号が High とLow に切り替わるときに、パスの充放電電流が例えば図示の矢印ａ、ｂの方向に流れるが、出力と反転出力とで反対方向に電流が流れるので、各経路を近接させておけば、互いに打ち消しあって不要輻射を減らすことができる。なお、ここでは映像信号で説明したが、出力クロックでも同じことが言える。
なお、図１に示す例は、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、デジタルの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００１７】
次に、本発明の第２の実施の形態例について説明する。
上述した第２の実施の形態例では、映像信号および反転映像信号の出力端子を合計で２０個のパラレル端子としたが、本発明の第２の実施の形態例では、映像信号の出力端子と反転映像信号の出力端子を１個ずつ設け、時分割で出力するような構成とする。なお、水平バスラインは上述した第１の例と同様に１０本あるものとする
【００１８】
図４は、本例における出力バッファ部の構成を示すブロック図である。
図示のように、本例では、水平バスライン２６と出力バッファ部２８との間にマルチプレクサ４０が設けられている。
このマルチプレクサ４０は、適切なタイミングで水平バスライン２６を選択するものである。出力バッファ部２８には、選択された水平バスライン２６の信号が入力され、バッファリングされて映像信号出力端子２８Ａおよび反転信号出力端子２８Ｂに導かれる。
このようにして、１０ｂｉｔの映像信号を１０またはそれ以上のクロックでチップ外に読み出すことで、上述した第１の例より出力端子数を減らすことができる。したがって、出力端子数が減ることにより、固体撮像装置やそれを用いたカメラ等の小型化を実現できる。また、出力端子が合計で２個であるので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
【００１９】
また、このような構成では、上述したクロック信号の代わりにストローブ信号を出力することが好ましい。
ここでストローブ信号とは、映像信号が反転しないタイミングで反転する信号である。
図５は、本例における信号波形を示すタイミングチャートであり、図５（Ａ）はストローブ信号、図５（Ｂ）は反転ストローブ信号、図５（Ｃ）はある１つの映像信号、図５（Ｄ）は図５（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、映像信号とストローブ信号のいずれか一方が反転するので、各クロックタイミングでのデバイス出力にかかる負荷が片方分で済み、しかも一定である。ストローブ信号と映像信号の排他的論理和を取ることによって、次段ＩＣでクロックを再現することができる。
【００２０】
次に、本発明の第３の実施の形態例について説明する。
図６は、本発明の第３の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、図１に示すＡ／Ｄ部２２を削除し、また、ＣＤＳ・ＰＧＡ部２０の代わりにＰＧＡ部を削除したＣＤＳ部５０を用い、さらに出力バッファ部２８の代わりにアナログの差動出力アンプ５２を用いることにより、アナログ出力を行うようにしたものである。
なお、ＣＤＳ部５０は、ＣＤＳ・ＰＧＡ部２０のＣＤＳ部と同様のものである。また、その他は図１に示す例と同様であるので、同一符号を付して説明は省略する。
【００２１】
このような構成において、水平バスライン２６（水平信号線）からの信号は、差動出力アンプ５２によってチップ外への出力されるが、この際、アナログ映像信号と反転アナログ映像信号の差動信号の形態で出力する。
図７は、差動出力アンプ５２の構成例を示すブロック図である。
図示のように、この差動出力アンプ５２は、駆動電源Ｖｄと定電流源５６との間に抵抗Ｒ１、Ｒ２およびＭＯＳトランジスタＱ１、Ｑ２による差動回路を設けたものであり、上述したアナログ映像信号と反転アナログ映像信号は、抵抗Ｒ１、Ｒ２とＭＯＳトランジスタＱ１、Ｑ２の接続点よりアナログ出力１、アナログ出力２として出力される。
【００２２】
また、ＭＯＳトランジスタＱ１、Ｑ２による入力段も差動形となっており、一方のＭＯＳトランジスタＱ１のゲートには、水平バスライン２６（水平信号線）が接続され、もう一方のＭＯＳトランジスタＱ２のゲートには、クランプ電圧Ｖclp が入っている。
また、水平信号線２６とクランプ電圧Ｖclp の間には、クランプスイッチ５４が挿入されている。水平信号線２６は、このクランプスイッチ５４を通してクランプ電圧Ｖclp にリセットされる。
クランプスイッチ５４を開いてから水平信号線２６にＣＤＳ部５０からの信号が載せられ、クランプ電圧Ｖclp との差が増幅されて、アナログ出力１およびアナログ出力２に出力される。
なお、負荷の設定によっては、この後段に駆動能力のさらに大きい差動増幅器を配置する２段構成としても良いし、ボルテージフォロアを通して出力する構成としてもよい。
【００２３】
このようなアナログ出力は、もともと映像出力端子が１つであるので装置の小型化には有利である。
また、この例では２つの出力になるが、小型化の点で大きな問題になるほどではない。そして、２つのアナログ出力は一方が高電位になったときに、もう一方は低電位になるので、図３の例で説明したのと同じ理由で次段ＩＣまでの配線に流れる電流が互いに逆方向になり、不要輻射が軽減されるという効果がある。また、次段ＩＣまでの経路にノイズが乗っても、その影響を受けにくい。
これにより、高速クロック出力に伴う問題や次段ＩＣまでの距離が遠いことに伴う問題、あるいは近くに輻射に弱い装置があるといった問題を軽減することができる。
なお、図５に示す例においても、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、アナログの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００２４】
【発明の効果】
以上説明したように本発明による固体撮像装置によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明による固体撮像装置の出力方法によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【００２５】
また、特に上述した第１の実施の形態例では、次段ＩＣの入力段に差動アンプを使い、よりなまった波形でも信号を認識することができるので、システムの高速化、または信号経路への容量付加、または固体撮像装置の出力バッファ部の小型化が可能である。また、出力信号が切り替わるときに、パスの充放電電流が例えば図の方向に流れるが、出力と反転出力で反対方向に流れるので、経路を近接させておけば打ち消しあって不要輻射を減らすことができる。
また、上述した第２の実施の形態例では、第１の実施の形態例に加えて出力端子を減らすことができる。出力端子が減るので、固体撮像装置やそれを用いたカメラの小型化ができる。また、信号出力端子が反転含めて２個なので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
また、上述した第３の実施の形態例では、不要輻射の問題を軽減でき、次段ＩＣへの経路で乗るノイズの影響を受けにくいという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態例の固体撮像装置の概要を示す平面図である。
【図２】図１に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図３】図１に示す固体撮像装置と次段ＩＣの接続例を示すブロック図である。
【図４】本発明の第２の実施の形態例の固体撮像装置における出力バッファ部の構成を示すブロック図である。
【図５】図４に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図６】本発明の第３の実施の形態例の固体撮像装置の概要を示す平面図である。
【図７】図６に示す固体撮像装置に設けられる差動出力アンプの構成例を示すブロック図である。
【符号の説明】
１０……半導体チップ、１２……撮像画素部、１４……Ｖ選択手段、１６……Ｈ選択手段、１８……タイミングジェネレータ（ＴＧ）、２０……ＣＤＳ・ＰＧＡ部、２２……Ａ／Ｄ部、２４……定電流部、２６……水平バスライン、２８、３２……出力バッファ部、３０……通信部、４０……マルチプレクサ、５０……ＣＤＳ部、５２……差動出力アンプ、５４……クランプスイッチ、５６……定電流源、６０……次段ＩＣ。
Claims (7)
- 複数の画素から構成された撮像画素部と、
前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、
前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、
前記映像信号を出力する出力バッファ部と、
タイミング信号を生成するタイミング信号生成部を有し、
前記信号処理部は、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含み、
さらに、前記Ａ／Ｄ変換部におけるデジタル信号の１画素信号のビット数に対応する本数のバスラインを有し、
前記映像信号は、前記撮像画素部から画素行単位で読み出され、
前記Ａ／Ｄ変換部は、前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、
前記選択手段は、前記Ａ／Ｄ変換部からのデジタル信号を１画素信号ずつ前記バスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に入力し、
前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、
前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、
前記データ出力端子と前記反転データ出力端子とで、次段装置までの経路が互いに近接されており、また、前記クロック出力端子と前記反転クロック出力端子とで、次段装置までの経路が互いに近接されている、
ことを特徴とする固体撮像装置。 - 複数の画素から構成された撮像画素部と、
前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、
前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、
前記映像信号を出力する出力バッファ部とを有し、
前記信号処理部は、前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含み、
さらに、前記Ａ／Ｄ変換部におけるデジタル信号の１画素信号のビット数に対応する本数のバスラインを有し、
前記映像信号は、前記撮像画素部から画素行単位で読み出され、
前記Ａ／Ｄ変換部は、前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、
前記選択手段は、前記Ａ／Ｄ変換部からのデジタル信号を１画素信号ずつ前記バスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に入力し、
前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、
前記デジタル信号または反転デジタル信号と排他的論理和をとることでクロックを再現できるストローブ信号を生成して１つのストローブ出力端子から出力し、前記ストローブ信号を反転した反転ストローブ信号を生成して１つの反転ストローブ出力端子から出力し、
前記データ出力端子と前記反転データ出力端子とで、次段装置までの経路が互いに近接されており、また、前記ストローブ出力端子と前記反転ストローブ出力端子とで、次段装置までの経路が互いに近接されている、
ことを特徴とする固体撮像装置。 - 前記撮像画素部の各画素が２次元マトリクス状に配列されていることを特徴とする請求項１または２記載の固体撮像装置。
- 前記撮像画素部の各画素が、光電変換素子と、前記光電変換素子が変換して蓄積した信号電荷をフローティングディフュージョン部に転送する転送手段と、前記フローティングディフュージョン部の電位をリセットするリセット手段と、前記フローティングディフュージョン部の電位に対応する出力信号を出力する増幅手段とを備えていることを特徴とする請求項３記載の固体撮像装置。
- 前記撮像画素部の水平方向の各画素行を垂直方向に選択する垂直選択手段と、前記垂直選択手段によって選択された画素行の各画素を画素駆動配線を介して駆動する画素駆動手段とを有することを特徴とする請求項４記載の固体撮像装置。
- 複数の画素から構成された撮像画素部と、
前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、
前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、
前記映像信号を出力する出力バッファ部と、
タイミング信号を生成するタイミング信号生成部とを有する固体撮像装置の出力方法において、
前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部によって前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、
前記選択手段によって前記Ａ／Ｄ変換部から前記デジタル信号を１画素信号ずつ選択し、前記デジタル信号の１画素信号のビット数に対応する本数のバスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に導き、
前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、
前記タイミング信号によって前記デジタル信号の出力と同期したクロックを１つのクロック出力端子から出力し、その前記クロックを反転した反転クロックを１つの反転クロック出力端子から出力し、
前記データ出力と前記反転データ出力は、互いに近接された経路を伝搬し、また、前記クロック出力と前記反転クロック出力は、互いに近接された経路を伝搬する、
ことを特徴とする固体撮像装置の出力方法。 - 複数の画素から構成された撮像画素部と、
前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、
前記信号処理部によって処理された映像信号を水平方向に選択する選択手段と、
前記映像信号を出力する出力バッファ部とを有する固体撮像装置の出力方法において、
前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部によって前記撮像画素部の対応する画素列から読み出された映像信号をデジタル信号に変換し、
前記選択手段によって前記Ａ／Ｄ変換部から前記デジタル信号を１画素信号ずつ選択し、前記デジタル信号の１画素信号のビット数に対応する本数のバスラインに読み出し、前記バスライン上の前記１画素信号をマルチプレクサにより時分割して前記出力バッファ部に導き、
前記出力バッファ部は、前記デジタル信号の全ｂｉｔデータを１つのデータ出力端子から時分割で出力し、前記デジタル信号を反転した反転デジタル信号の全ｂｉｔデータを１つの反転データ出力端子から時分割で出力し、
前記デジタル信号または反転デジタル信号と排他的論理和をとることでクロックを再現できるストローブ信号を生成して１つのストローブ出力端子から出力し、前記ストローブ信号を反転した反転ストローブ信号を生成して１つの反転ストローブ出力端子から出力し、
前記データ出力と前記反転データ出力は、互いに近接された経路を伝搬し、また、前記ストローブ出力と前記反転ストローブ出力は、互いに近接された経路を伝搬する、
ことを特徴とする固体撮像装置の出力方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033883A JP4404241B2 (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその出力方法 |
| US10/355,065 US7138617B2 (en) | 2002-02-12 | 2003-01-31 | Solid-state image pickup device and output method thereof |
| US11/600,845 US7291823B2 (en) | 2002-02-12 | 2006-11-17 | Image pickup device with pixel signal and inverted pixel signal analog outputs |
| US11/600,846 US7339151B2 (en) | 2002-02-12 | 2006-11-17 | Image pickup device with time division output of pixel signal and inverted pixel signal |
| US11/600,849 US7304287B2 (en) | 2002-02-12 | 2006-11-17 | Solid-state image pickup device and output method thereof |
| US12/073,299 US8031233B2 (en) | 2002-02-12 | 2008-03-04 | Solid-state image pickup device and method with time division video signal outputs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002033883A JP4404241B2 (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその出力方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006127606A Division JP2006262512A (ja) | 2006-05-01 | 2006-05-01 | カメラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234957A JP2003234957A (ja) | 2003-08-22 |
| JP4404241B2 true JP4404241B2 (ja) | 2010-01-27 |
Family
ID=27654899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002033883A Expired - Fee Related JP4404241B2 (ja) | 2002-02-12 | 2002-02-12 | 固体撮像装置およびその出力方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (5) | US7138617B2 (ja) |
| JP (1) | JP4404241B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4404241B2 (ja) * | 2002-02-12 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその出力方法 |
| JP2004312107A (ja) * | 2003-04-02 | 2004-11-04 | Olympus Corp | 固体撮像装置及びその読み出し方法 |
| JP4457613B2 (ja) | 2003-09-04 | 2010-04-28 | ソニー株式会社 | 固体撮像装置 |
| US7046284B2 (en) * | 2003-09-30 | 2006-05-16 | Innovative Technology Licensing Llc | CMOS imaging system with low fixed pattern noise |
| JP2006018663A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 電流安定化回路、電流安定化方法、及び固体撮像装置 |
| JP4481758B2 (ja) * | 2004-07-28 | 2010-06-16 | 株式会社東芝 | 信号処理装置及びデータ処理装置 |
| JP4826213B2 (ja) * | 2005-03-02 | 2011-11-30 | ソニー株式会社 | レベルシフト回路およびシフトレジスタ並びに表示装置 |
| JP2006303752A (ja) * | 2005-04-19 | 2006-11-02 | Sony Corp | 撮像装置 |
| JP4277911B2 (ja) | 2007-02-27 | 2009-06-10 | ソニー株式会社 | 固体撮像装置及び撮像装置 |
| FR2916056A1 (fr) * | 2007-05-10 | 2008-11-14 | St Microelectronics Sa | Exploration d'une cavite avec plusieurs capteurs d'image |
| JP5156434B2 (ja) | 2008-02-29 | 2013-03-06 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP4858480B2 (ja) * | 2008-04-14 | 2012-01-18 | ソニー株式会社 | 固体撮像装置 |
| JP2009296311A (ja) * | 2008-06-05 | 2009-12-17 | Sony Corp | 半導体装置および固体撮像装置 |
| JP5435916B2 (ja) * | 2008-09-18 | 2014-03-05 | 富士フイルム株式会社 | 電子内視鏡システム |
| JP5392533B2 (ja) * | 2008-10-10 | 2014-01-22 | ソニー株式会社 | 固体撮像素子、光学装置、信号処理装置及び信号処理システム |
| JP5460465B2 (ja) | 2010-05-25 | 2014-04-02 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP2013090116A (ja) * | 2011-10-18 | 2013-05-13 | Olympus Corp | 固体撮像装置および内視鏡装置 |
| JP5159940B2 (ja) * | 2011-10-21 | 2013-03-13 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| US9294703B2 (en) * | 2012-12-03 | 2016-03-22 | Samsung Electronics Co., Ltd. | Image sensor including data transmission circuit having split bus segments |
| US10110837B2 (en) | 2017-03-01 | 2018-10-23 | Omnivision Technologies, Inc. | Method and apparatus for data transmission in an image sensor |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5674746A (en) | 1979-11-22 | 1981-06-20 | Fuji Electric Co Ltd | Data processing unit |
| JPS6432722A (en) | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Parallel/serial converting circuit |
| JP2824518B2 (ja) | 1989-11-30 | 1998-11-11 | 株式会社日立製作所 | パラレル／シリアル変換回路 |
| JP3048180B2 (ja) * | 1991-02-27 | 2000-06-05 | キヤノン株式会社 | 撮像装置及び撮像信号処理装置 |
| JP2919292B2 (ja) | 1995-02-28 | 1999-07-12 | 九州日本電気株式会社 | 半導体集積回路 |
| JPH09238286A (ja) | 1996-02-29 | 1997-09-09 | Toshiba Corp | デジタル光学センサ |
| JP2778576B2 (ja) | 1996-04-02 | 1998-07-23 | 日本電気株式会社 | Ｅｍｉ対策回路 |
| US5939904A (en) | 1998-02-19 | 1999-08-17 | Lucent Technologies, Inc. | Method and apparatus for controlling the common-mode output voltage of a differential buffer |
| JPH11261046A (ja) | 1998-03-12 | 1999-09-24 | Canon Inc | 固体撮像装置 |
| US6977684B1 (en) * | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| JP4200545B2 (ja) | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| JP3502264B2 (ja) * | 1998-06-10 | 2004-03-02 | 株式会社沖コムテック | 受信装置 |
| JP2000287133A (ja) | 1999-03-30 | 2000-10-13 | Toshiba Corp | 固体撮像素子 |
| JP2000333081A (ja) | 1999-05-21 | 2000-11-30 | Olympus Optical Co Ltd | シリアルデータ伝送機能付ｃｍｏｓセンサユニット、それを用いた撮像ユニット及び画像データ送受信システム |
| JP2001274253A (ja) | 2000-03-28 | 2001-10-05 | Toshiba Corp | Ｆｐｇａ互換ゲートアレイ |
| JP2001332714A (ja) | 2000-05-22 | 2001-11-30 | Canon Inc | 固体撮像装置 |
| JP2002016839A (ja) * | 2000-06-30 | 2002-01-18 | Minolta Co Ltd | 固体撮像装置 |
| JP3715873B2 (ja) | 2000-07-27 | 2005-11-16 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
| US20020063198A1 (en) * | 2000-10-26 | 2002-05-30 | Krymski Alexander I. | Frame shutter for CMOS APS |
| JP2002247135A (ja) * | 2001-02-20 | 2002-08-30 | Sony Corp | 信号伝送方法及び装置、並びに信号伝送システム |
| AU2002303217A1 (en) * | 2001-03-30 | 2002-10-21 | Micron Technology, Inc. | Readout of array-based analog data in semiconductor-based devices |
| JP4404241B2 (ja) * | 2002-02-12 | 2010-01-27 | ソニー株式会社 | 固体撮像装置およびその出力方法 |
-
2002
- 2002-02-12 JP JP2002033883A patent/JP4404241B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-31 US US10/355,065 patent/US7138617B2/en not_active Expired - Lifetime
-
2006
- 2006-11-17 US US11/600,846 patent/US7339151B2/en not_active Expired - Lifetime
- 2006-11-17 US US11/600,849 patent/US7304287B2/en not_active Expired - Lifetime
- 2006-11-17 US US11/600,845 patent/US7291823B2/en not_active Expired - Lifetime
-
2008
- 2008-03-04 US US12/073,299 patent/US8031233B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070057155A1 (en) | 2007-03-15 |
| US7304287B2 (en) | 2007-12-04 |
| US20030150976A1 (en) | 2003-08-14 |
| JP2003234957A (ja) | 2003-08-22 |
| US20070057156A1 (en) | 2007-03-15 |
| US20070057154A1 (en) | 2007-03-15 |
| US7138617B2 (en) | 2006-11-21 |
| US8031233B2 (en) | 2011-10-04 |
| US7291823B2 (en) | 2007-11-06 |
| US7339151B2 (en) | 2008-03-04 |
| US20080158380A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8031233B2 (en) | Solid-state image pickup device and method with time division video signal outputs | |
| US10212377B2 (en) | Solid-state image sensing apparatus | |
| US8553101B2 (en) | Solid-state image sensing device and image sensing system | |
| JP4819561B2 (ja) | 固体撮像装置 | |
| JP5251592B2 (ja) | 固体撮像装置、撮像装置、半導体装置 | |
| KR20090125006A (ko) | 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동 방법 | |
| JP2007173950A (ja) | 固体撮像装置及びその画素平均化処理方法 | |
| US9497398B2 (en) | Solid-state imaging device and camera for reducing random row noise | |
| JP6025348B2 (ja) | 信号伝送装置、光電変換装置および撮像システム | |
| JP5400428B2 (ja) | 撮像装置、撮像素子およびその駆動方法 | |
| JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
| JP2010041460A (ja) | 固体撮像装置 | |
| JP2007166486A (ja) | 固体撮像装置 | |
| JP2006262512A (ja) | カメラシステム | |
| JP4858480B2 (ja) | 固体撮像装置 | |
| JP4833010B2 (ja) | 固体撮像装置 | |
| JP2011010370A (ja) | 物理情報取得方法および物理情報取得装置 | |
| WO2023171133A1 (ja) | 固体撮像素子、および電子機器 | |
| JP4277310B2 (ja) | タイミング信号発生装置及び撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060517 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090521 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4404241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |