JPH09321953A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH09321953A JPH09321953A JP8133809A JP13380996A JPH09321953A JP H09321953 A JPH09321953 A JP H09321953A JP 8133809 A JP8133809 A JP 8133809A JP 13380996 A JP13380996 A JP 13380996A JP H09321953 A JPH09321953 A JP H09321953A
- Authority
- JP
- Japan
- Prior art keywords
- line sensor
- image
- image data
- light receiving
- reference level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】
【課題】 ラインセンサを用いた撮像装置の解像度を向
上させる。 【解決手段】 ラインセンサ１１をデュアルチャンネル
方式とし、２系統の出力を合成してアナログ処理回路２
に取り込む。アナログ信号処理された画像信号Ｙ1(t)を
デジタル変換して画像データＤ0(n)とし、この画像デー
タＤ0(n)に対して基準レベル補正回路１２で黒基準レベ
ルの補正処理を施す。基準レベル補正回路１２は、ライ
ンセンサ１１の奇数画素及び偶数画素に対応する奇数レ
ジスタ１２ａ及び偶数レジスタ１２ｂを含み、各レジス
タ１１ａ、１１ｂにそれぞれ個別の黒基準レベルを格納
する。そして、各レジスタ１１ａ、１１ｂから交互に読
み出した黒基準レベルを画像データＤ0(n)から減算し、
基準レベルが揃えられた画像データＤ0'(n)を得る。
上させる。 【解決手段】 ラインセンサ１１をデュアルチャンネル
方式とし、２系統の出力を合成してアナログ処理回路２
に取り込む。アナログ信号処理された画像信号Ｙ1(t)を
デジタル変換して画像データＤ0(n)とし、この画像デー
タＤ0(n)に対して基準レベル補正回路１２で黒基準レベ
ルの補正処理を施す。基準レベル補正回路１２は、ライ
ンセンサ１１の奇数画素及び偶数画素に対応する奇数レ
ジスタ１２ａ及び偶数レジスタ１２ｂを含み、各レジス
タ１１ａ、１１ｂにそれぞれ個別の黒基準レベルを格納
する。そして、各レジスタ１１ａ、１１ｂから交互に読
み出した黒基準レベルを画像データＤ0(n)から減算し、
基準レベルが揃えられた画像データＤ0'(n)を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、１次元の固体撮像
素子を被写体に対して相対的に移動させることにより２
次元の画像を得る撮像装置に関する。
素子を被写体に対して相対的に移動させることにより２
次元の画像を得る撮像装置に関する。
【０００２】
【従来の技術】紙面に描かれた文字または図形を読み取
るファクシミリやイメージスキャナ等では、撮像素子に
対して原稿を一定のピッチで相対的に移動させることに
より、１次元の固体撮像素子（ラインセンサ）を用いて
２次元の画像を得られるように構成される。
るファクシミリやイメージスキャナ等では、撮像素子に
対して原稿を一定のピッチで相対的に移動させることに
より、１次元の固体撮像素子（ラインセンサ）を用いて
２次元の画像を得られるように構成される。
【０００３】図３は、ラインセンサを用いる撮像装置の
構成を示すブロック図で、図４は、各信号の波形図であ
る。ラインセンサ１は、複数の受光画素１ａ、シフトレ
ジスタ１ｂ及び出力部１ｃが共通の半導体基板上に集積
化されて形成される。複数の受光画素１ａは、直線状に
配列され、被写体からの入射光に応答して発生する情報
電荷をそれぞれ蓄積する。これらの受光画素１ａの内、
出力側の端部に配置される適数個は、黒基準レベルを取
り出せるように光学的に遮光される。シフトレジスタ１
ｂは、受光画素１ａの配列に沿って配置され、各ビット
に複数の受光画素１ａの各々が接続される。このシフト
レジスタ１ｂは、多相の転送クロックφHによりパルス
駆動され、各受光画素１ａから各ビットに取り込んだ情
報電荷を一方向に順次転送する。出力部１ｃは、シフト
レジスタ１ｂから１ビットずつ出力される情報電荷を蓄
積する容量を含み、各ビットの情報電荷の量を電圧値に
変換して画像信号Ｙ0(t)として出力する。この出力部１
ｃでは、転送クロックφHに同期したリセットクロック
φRを受け、容量に蓄積された情報電荷を繰り返し排出
させるようにして、１ビット単位での電荷量／電圧値変
換を可能にしている。
構成を示すブロック図で、図４は、各信号の波形図であ
る。ラインセンサ１は、複数の受光画素１ａ、シフトレ
ジスタ１ｂ及び出力部１ｃが共通の半導体基板上に集積
化されて形成される。複数の受光画素１ａは、直線状に
配列され、被写体からの入射光に応答して発生する情報
電荷をそれぞれ蓄積する。これらの受光画素１ａの内、
出力側の端部に配置される適数個は、黒基準レベルを取
り出せるように光学的に遮光される。シフトレジスタ１
ｂは、受光画素１ａの配列に沿って配置され、各ビット
に複数の受光画素１ａの各々が接続される。このシフト
レジスタ１ｂは、多相の転送クロックφHによりパルス
駆動され、各受光画素１ａから各ビットに取り込んだ情
報電荷を一方向に順次転送する。出力部１ｃは、シフト
レジスタ１ｂから１ビットずつ出力される情報電荷を蓄
積する容量を含み、各ビットの情報電荷の量を電圧値に
変換して画像信号Ｙ0(t)として出力する。この出力部１
ｃでは、転送クロックφHに同期したリセットクロック
φRを受け、容量に蓄積された情報電荷を繰り返し排出
させるようにして、１ビット単位での電荷量／電圧値変
換を可能にしている。
【０００４】アナログ処理回路２は、ラインセンサから
出力される画像信号Ｙ0(t)を受け、サンプルホールド、
レベルクランプ等の各種の処理を施した後、画像信号Ｙ
1(t)として出力する。サンプルホールド処理では、出力
部１ｃの容量が充放電を繰り返すのに合わせて基準レベ
ルと信号レベルとが繰り返される画像信号Ｙ0(t)に対し
て、信号レベルのみを取り出すように構成される。ま
た、クランプ処理では、遮光された受光画素１ａに対応
して取り出される信号レベルを所定の値にクランプし、
画像信号Ｙ0(t)の１ライン毎の黒基準レベルを固定す
る。Ａ／Ｄ変換回路３は、アナログ処理回路２の処理動
作（固体撮像素子１の出力動作）に同期して画像信号Ｙ
1(t)を各画素毎にデジタル変換し、画像データＤ0(n)を
生成する。これにより、画像データＤ0(n)は、ラインセ
ンサ１の各受光画素１ａに蓄積される情報電荷の量を表
すことになる。
出力される画像信号Ｙ0(t)を受け、サンプルホールド、
レベルクランプ等の各種の処理を施した後、画像信号Ｙ
1(t)として出力する。サンプルホールド処理では、出力
部１ｃの容量が充放電を繰り返すのに合わせて基準レベ
ルと信号レベルとが繰り返される画像信号Ｙ0(t)に対し
て、信号レベルのみを取り出すように構成される。ま
た、クランプ処理では、遮光された受光画素１ａに対応
して取り出される信号レベルを所定の値にクランプし、
画像信号Ｙ0(t)の１ライン毎の黒基準レベルを固定す
る。Ａ／Ｄ変換回路３は、アナログ処理回路２の処理動
作（固体撮像素子１の出力動作）に同期して画像信号Ｙ
1(t)を各画素毎にデジタル変換し、画像データＤ0(n)を
生成する。これにより、画像データＤ0(n)は、ラインセ
ンサ１の各受光画素１ａに蓄積される情報電荷の量を表
すことになる。
【０００５】歪み補正回路４は、画像データＤ0(n)に対
して被写体からの光をラインセンサ１の受光画素１ａへ
導入する光学系の歪みを補正するシェーディング補正及
び画像再生時の視覚的な非線形特性を補正するガンマ補
正を行い、新たな画像データＤ1(n)として出力する。シ
ェーディング補正では、ラインセンサ１の受光画素１ａ
の位置に対応して固有の係数を設定し、その係数を各画
像データＤ0(n)に乗算するように構成され、ガンマ補正
では、入力値に対して所定の変換曲線を設定し、その変
換曲線に合わせて非線形変換を行うように構成される。
この歪み補正回路４では、ラインセンサ１で受光した光
のレベルに対して補正処理を行うようにするため、画像
データＤ0(n)の入力段階で黒基準レベルの分を各画像デ
ータＤ0(n)から差し引くようにしている。即ち、画像デ
ータＤ0(n)には、図２に示すように、ラインセンサ１で
の暗電流等の影響により、一定のオフセット成分が含ま
れているため、このオフセット成分を除いた真の信号レ
ベルに対して補正処理を施すようにしている。
して被写体からの光をラインセンサ１の受光画素１ａへ
導入する光学系の歪みを補正するシェーディング補正及
び画像再生時の視覚的な非線形特性を補正するガンマ補
正を行い、新たな画像データＤ1(n)として出力する。シ
ェーディング補正では、ラインセンサ１の受光画素１ａ
の位置に対応して固有の係数を設定し、その係数を各画
像データＤ0(n)に乗算するように構成され、ガンマ補正
では、入力値に対して所定の変換曲線を設定し、その変
換曲線に合わせて非線形変換を行うように構成される。
この歪み補正回路４では、ラインセンサ１で受光した光
のレベルに対して補正処理を行うようにするため、画像
データＤ0(n)の入力段階で黒基準レベルの分を各画像デ
ータＤ0(n)から差し引くようにしている。即ち、画像デ
ータＤ0(n)には、図２に示すように、ラインセンサ１で
の暗電流等の影響により、一定のオフセット成分が含ま
れているため、このオフセット成分を除いた真の信号レ
ベルに対して補正処理を施すようにしている。
【０００６】以上のようにして生成される画像データＤ
1(n)については、ファクシミリの場合には、二値化処理
された後にモデムを介して電話回線へ送出され、イメー
ジスキャナの場合には、データのフォーマットが整えら
れてコンピュータ機器の記憶媒体に記憶される。尚、撮
像装置には、上述の構成の他にも、被写体原稿をライン
センサ１に対して一定のピッチで送る副走査機構やライ
ンセンサ１の撮像動作と副走査機構の動作とを同期させ
るタイミング制御回路等が設けられる。
1(n)については、ファクシミリの場合には、二値化処理
された後にモデムを介して電話回線へ送出され、イメー
ジスキャナの場合には、データのフォーマットが整えら
れてコンピュータ機器の記憶媒体に記憶される。尚、撮
像装置には、上述の構成の他にも、被写体原稿をライン
センサ１に対して一定のピッチで送る副走査機構やライ
ンセンサ１の撮像動作と副走査機構の動作とを同期させ
るタイミング制御回路等が設けられる。
【０００７】
【発明が解決しようとする課題】ラインセンサ１を用い
た撮像装置では、主走査方向の解像度がラインセンサ１
の受光画素１ａの配列ピッチによって決定され、副走査
方向の解像度が副走査機構の送りピッチによって決定さ
れる。高解像度化を図ろうとする場合、ラインセンサ１
の受光画素１ａに配列ピッチを狭くすることと、副走査
機構の送りピッチの精度を向上することが必要となる。
た撮像装置では、主走査方向の解像度がラインセンサ１
の受光画素１ａの配列ピッチによって決定され、副走査
方向の解像度が副走査機構の送りピッチによって決定さ
れる。高解像度化を図ろうとする場合、ラインセンサ１
の受光画素１ａに配列ピッチを狭くすることと、副走査
機構の送りピッチの精度を向上することが必要となる。
【０００８】ところで、高解像度化を図るため、受光画
素列の両側にシフトレジスタを配置し、各受光画素の出
力を両側に振り分けて出力するデュアルチャンネル方式
のラインセンサが考えられている。このデュアルチャン
ネル方式のラインセンサは、一対のシフトレジスタに受
光画素が交互に接続されているため、受光画素の配列で
シフトレジスタの構造上の制限を受けにくく、配列ピッ
チを狭くするのに有利である。しかしながら、画像信号
の出力が２系統となるため、互いの出力特性を完全に一
致させることが困難であり、その出力特性の差がノイズ
成分となって画像信号に混入するという問題を有してい
る。
素列の両側にシフトレジスタを配置し、各受光画素の出
力を両側に振り分けて出力するデュアルチャンネル方式
のラインセンサが考えられている。このデュアルチャン
ネル方式のラインセンサは、一対のシフトレジスタに受
光画素が交互に接続されているため、受光画素の配列で
シフトレジスタの構造上の制限を受けにくく、配列ピッ
チを狭くするのに有利である。しかしながら、画像信号
の出力が２系統となるため、互いの出力特性を完全に一
致させることが困難であり、その出力特性の差がノイズ
成分となって画像信号に混入するという問題を有してい
る。
【０００９】そこで本発明は、デュアルチャネル方式の
ラインセンサを用いて主走査方向の解像度を高めなが
ら、ノイズ成分を抑圧できるようにすることを目的とす
る。
ラインセンサを用いて主走査方向の解像度を高めなが
ら、ノイズ成分を抑圧できるようにすることを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、直線状に配列された複数の受光画素を挟んで一対の
シフトレジスタが配置され、各シフトレジスタに受光画
素の奇数番目及び偶数番目がそれぞれ対応付けらたライ
ンセンサと、上記複数の受光画素に蓄積される情報電荷
を上記一対のシフトレジスタの各ビットに取り込み、そ
れぞれ出力側へ転送して上記受光画素列で受光した画像
に対応する画像信号を出力する駆動回路と、上記ライン
センサから出力される画像信号をデジタル変換し、上記
複数の受光画素の各々に対応する画像データを生成する
Ａ／Ｄ変換回路と、上記一対のシフトレジスタの一方に
対応した第１の基準データ及び他方に対応した第２の基
準データをそれぞれ記憶し、上記画像データから上記第
１及び第２の基準データを交互に差し引いて第２の画像
データを生成する基準レベル補正回路と、を備えたこと
にある。
解決するために成されたもので、その特徴とするところ
は、直線状に配列された複数の受光画素を挟んで一対の
シフトレジスタが配置され、各シフトレジスタに受光画
素の奇数番目及び偶数番目がそれぞれ対応付けらたライ
ンセンサと、上記複数の受光画素に蓄積される情報電荷
を上記一対のシフトレジスタの各ビットに取り込み、そ
れぞれ出力側へ転送して上記受光画素列で受光した画像
に対応する画像信号を出力する駆動回路と、上記ライン
センサから出力される画像信号をデジタル変換し、上記
複数の受光画素の各々に対応する画像データを生成する
Ａ／Ｄ変換回路と、上記一対のシフトレジスタの一方に
対応した第１の基準データ及び他方に対応した第２の基
準データをそれぞれ記憶し、上記画像データから上記第
１及び第２の基準データを交互に差し引いて第２の画像
データを生成する基準レベル補正回路と、を備えたこと
にある。
【００１１】本発明によれば、２つのシフトレジスタが
配置されるデュアルチャンネル方式のラインセンサから
得られる画像データの処理過程で、各シフトレジスタの
出力に対応して個別に基準レベルの補正が行われる。従
って、ラインセンサの２つのシフトレジスタの出力特性
に差が生じた場合でも、この差に起因する画像信号の基
準レベルの差が補正されることになる。
配置されるデュアルチャンネル方式のラインセンサから
得られる画像データの処理過程で、各シフトレジスタの
出力に対応して個別に基準レベルの補正が行われる。従
って、ラインセンサの２つのシフトレジスタの出力特性
に差が生じた場合でも、この差に起因する画像信号の基
準レベルの差が補正されることになる。
【００１２】
【発明の実施の形態】図１は、本発明の撮像装置の構成
を示すブロック図で、図２は、各信号の波形図である。
この図において、アナログ処理回路２ａ、Ａ／Ｄ変換回
路３及び歪み補正回路４は、図３と同一であり、ライン
センサ１１から出力される画像信号Ｙ0(t)から最終的に
歪み補正された画像データＤ1(n)を生成する。尚、ライ
ンセンサ１１を被写体に対して相対移動させる副走査機
構及びその副走査機構に対するラインセンサの撮像動作
のタイミングを制御するタイミング制御回路について
は、説明を省略する。
を示すブロック図で、図２は、各信号の波形図である。
この図において、アナログ処理回路２ａ、Ａ／Ｄ変換回
路３及び歪み補正回路４は、図３と同一であり、ライン
センサ１１から出力される画像信号Ｙ0(t)から最終的に
歪み補正された画像データＤ1(n)を生成する。尚、ライ
ンセンサ１１を被写体に対して相対移動させる副走査機
構及びその副走査機構に対するラインセンサの撮像動作
のタイミングを制御するタイミング制御回路について
は、説明を省略する。
【００１３】本発明の特徴とするところは、ラインセン
サ１１をデュアルチャンネル方式とすると共に、２種類
の黒基準データを保持してラインセンサ１１の各出力チ
ャンネル毎に黒基準レベルの補正を行う黒基準補正回路
１２を設けたことにある。デュアルチャンネル方式のラ
インセンサ１１は、複数の受光画素１１ａ、一対のシフ
トレジスタ１１ｂ、１１ｃ及び一対の出力部１１ｄ、１
１ｅにより構成される。複数の受光画素１１ａは、図３
のラインセンサ１と同様に、直線状に配列され、被写体
からの入射光に応答して発生する情報電荷をそれぞれ蓄
積する。これらの受光画素１１ａの内、出力側の端部に
配置される適数個は、黒基準レベルを取り出せるように
光学的に遮光される。一対のシフトレジスタ１１ｂ、１
１ｃは、受光画素１１ａの配列に沿って受光画素１１ａ
の両側に配置される。第１のシフトレジスタ１１ｂは、
各ビットが複数の受光画素１１ａの奇数番目（奇数画
素）にそれぞれ接続され、第２のシフトレジスタ１１ｃ
は、各ビットが複数の受光画素１１ａの偶数番目（偶数
画素）にそれぞれ接続される。各シフトレジスタ１１
ｂ、１１ｃは、それぞれ多相の転送クロックφHにより
パルス駆動され、各受光画素１１ａから各ビットに取り
込んだ情報電荷を一方向に順次転送する。この転送動作
においては、第１のシフトレジスタ１１ｂ側と第２のシ
フトレジスタ１１ｃ側とで１／２周期の位相差が与えら
れており、情報電荷が各シフトレジスタ１１ｂ、１１ｃ
から交互に出力されるようにしている。一対の出力部１
１ｄ、１１ｅは、各シフトレジスタ１１ｂ、１１ｃから
１ビットずつ出力される情報電荷を蓄積する容量を含
み、各ビットの情報電荷の量を電圧値に変換してそれぞ
れ画像信号Ｙo(t)、Ｙe(t)として出力する。ここで、画
像信号Ｙo(t)、Ｙe(t)については、２つのシフトレジス
タ１１ｂ、１１ｃの転送動作の差により、図２に示すよ
うに、それぞれの信号レベルの出力が互いに重なること
がないようにして交互に出力される。そして、画像信号
Ｙo(t)、Ｙe(t)は、各出力部１１ｄ、１１ｅの出力側で
合成され、アナログ処理回路２へ供給される。尚、各出
力部１１ｄ、１１ｅでは、図３のラインセンサ１と同様
に、リセットクロックφRを受けて容量に蓄積された情
報電荷を繰り返し排出させ、１ビット単位での電荷量／
電圧値変換を可能にしている。
サ１１をデュアルチャンネル方式とすると共に、２種類
の黒基準データを保持してラインセンサ１１の各出力チ
ャンネル毎に黒基準レベルの補正を行う黒基準補正回路
１２を設けたことにある。デュアルチャンネル方式のラ
インセンサ１１は、複数の受光画素１１ａ、一対のシフ
トレジスタ１１ｂ、１１ｃ及び一対の出力部１１ｄ、１
１ｅにより構成される。複数の受光画素１１ａは、図３
のラインセンサ１と同様に、直線状に配列され、被写体
からの入射光に応答して発生する情報電荷をそれぞれ蓄
積する。これらの受光画素１１ａの内、出力側の端部に
配置される適数個は、黒基準レベルを取り出せるように
光学的に遮光される。一対のシフトレジスタ１１ｂ、１
１ｃは、受光画素１１ａの配列に沿って受光画素１１ａ
の両側に配置される。第１のシフトレジスタ１１ｂは、
各ビットが複数の受光画素１１ａの奇数番目（奇数画
素）にそれぞれ接続され、第２のシフトレジスタ１１ｃ
は、各ビットが複数の受光画素１１ａの偶数番目（偶数
画素）にそれぞれ接続される。各シフトレジスタ１１
ｂ、１１ｃは、それぞれ多相の転送クロックφHにより
パルス駆動され、各受光画素１１ａから各ビットに取り
込んだ情報電荷を一方向に順次転送する。この転送動作
においては、第１のシフトレジスタ１１ｂ側と第２のシ
フトレジスタ１１ｃ側とで１／２周期の位相差が与えら
れており、情報電荷が各シフトレジスタ１１ｂ、１１ｃ
から交互に出力されるようにしている。一対の出力部１
１ｄ、１１ｅは、各シフトレジスタ１１ｂ、１１ｃから
１ビットずつ出力される情報電荷を蓄積する容量を含
み、各ビットの情報電荷の量を電圧値に変換してそれぞ
れ画像信号Ｙo(t)、Ｙe(t)として出力する。ここで、画
像信号Ｙo(t)、Ｙe(t)については、２つのシフトレジス
タ１１ｂ、１１ｃの転送動作の差により、図２に示すよ
うに、それぞれの信号レベルの出力が互いに重なること
がないようにして交互に出力される。そして、画像信号
Ｙo(t)、Ｙe(t)は、各出力部１１ｄ、１１ｅの出力側で
合成され、アナログ処理回路２へ供給される。尚、各出
力部１１ｄ、１１ｅでは、図３のラインセンサ１と同様
に、リセットクロックφRを受けて容量に蓄積された情
報電荷を繰り返し排出させ、１ビット単位での電荷量／
電圧値変換を可能にしている。
【００１４】基準レベル補正回路１２は、一対のレジス
タ１２ａ、１２ｂ及び減算器１２ｃにより構成され、２
種類の黒基準データを保持してラインセンサ１１の各出
力チャンネル毎に黒基準レベルを補正する。一対のレジ
スタ１２ａ、１２ｂは、ラインセンサ１１の各出力アン
プ１１ｄ、１１ｅから出力される画像信号Ｙo(t)、Ｙe
(t)の黒基準レベルを保持する。即ち、各レジスタ１２
ａ、１２ｂは、出力端の遮光された受光画素１１ａから
の情報電荷の出力に合わせてタイミングが設定される書
き込み許可信号ＷＥo、ＷＥeを受け、各シフトレジスタ
１１ｂ、１１ｃからの出力に対応した黒基準レベルを格
納する。これにより、奇数レジスタ１２ａは、遮光され
た受光画素１１ａから第１のシフトレジスタ１１ｂを経
由して取り出される情報電荷の量を表すデータを格納
し、偶数レジスタ１２ｂは、遮光された受光画素１１ａ
から第２のシフトレジスタ１１ｃを経由して取り出され
る情報電荷の量を表すデータを格納する。そして、各レ
ジスタ１２ａ、１２ｂは、格納した黒基準データをＡ／
Ｄ変換回路３の変換動作に同期して交互に出力し、減算
器１２ｃに供給する。減算回路１２ｃは、各レジスタ１
２ａ、１２ｂから交互に出力される黒基準データをＡ／
Ｄ変換回路３から出力される画像データＤ0(n)から減算
し、黒基準レベルを補正した新たな画像データＤ0'(n)
として出力する。
タ１２ａ、１２ｂ及び減算器１２ｃにより構成され、２
種類の黒基準データを保持してラインセンサ１１の各出
力チャンネル毎に黒基準レベルを補正する。一対のレジ
スタ１２ａ、１２ｂは、ラインセンサ１１の各出力アン
プ１１ｄ、１１ｅから出力される画像信号Ｙo(t)、Ｙe
(t)の黒基準レベルを保持する。即ち、各レジスタ１２
ａ、１２ｂは、出力端の遮光された受光画素１１ａから
の情報電荷の出力に合わせてタイミングが設定される書
き込み許可信号ＷＥo、ＷＥeを受け、各シフトレジスタ
１１ｂ、１１ｃからの出力に対応した黒基準レベルを格
納する。これにより、奇数レジスタ１２ａは、遮光され
た受光画素１１ａから第１のシフトレジスタ１１ｂを経
由して取り出される情報電荷の量を表すデータを格納
し、偶数レジスタ１２ｂは、遮光された受光画素１１ａ
から第２のシフトレジスタ１１ｃを経由して取り出され
る情報電荷の量を表すデータを格納する。そして、各レ
ジスタ１２ａ、１２ｂは、格納した黒基準データをＡ／
Ｄ変換回路３の変換動作に同期して交互に出力し、減算
器１２ｃに供給する。減算回路１２ｃは、各レジスタ１
２ａ、１２ｂから交互に出力される黒基準データをＡ／
Ｄ変換回路３から出力される画像データＤ0(n)から減算
し、黒基準レベルを補正した新たな画像データＤ0'(n)
として出力する。
【００１５】基準レベル補正回路１２から出力された画
像データＤ0'(n)は、歪み補正回路４に供給される。歪
み補正回路４は、図３と同一であり、画像データＤ'0
(n)に対してシェーディング補正やガンマ補正を行い、
新たな画像データＤ1(n)として出力する。歪み補正回路
４では、ラインセンサ１１からの情報電荷の出力経路の
違いによる黒基準レベルの差が吸収された画像データＤ
0'(n)に対して処理を行うようにしているため、画像デ
ータＤ0'(n)の全てが同じ条件で処理されることにな
る。このようにして出力される画像データＤ1(n)は、例
えば、ファクシミリの場合であればモデムを介して電話
回線へ送出され、イメージスキャナの場合であればコン
ピュータ機器のメモリへ転送される。
像データＤ0'(n)は、歪み補正回路４に供給される。歪
み補正回路４は、図３と同一であり、画像データＤ'0
(n)に対してシェーディング補正やガンマ補正を行い、
新たな画像データＤ1(n)として出力する。歪み補正回路
４では、ラインセンサ１１からの情報電荷の出力経路の
違いによる黒基準レベルの差が吸収された画像データＤ
0'(n)に対して処理を行うようにしているため、画像デ
ータＤ0'(n)の全てが同じ条件で処理されることにな
る。このようにして出力される画像データＤ1(n)は、例
えば、ファクシミリの場合であればモデムを介して電話
回線へ送出され、イメージスキャナの場合であればコン
ピュータ機器のメモリへ転送される。
【００１６】尚、以上の実施の形態においては、ライン
センサ１１の２系統の出力を出力段階でそのまま合成す
るように構成したが、２系統の出力をそのままアナログ
処理回路２に取り込み、アナログ信号処理の過程で合成
するようにしてもよい。
センサ１１の２系統の出力を出力段階でそのまま合成す
るように構成したが、２系統の出力をそのままアナログ
処理回路２に取り込み、アナログ信号処理の過程で合成
するようにしてもよい。
【００１７】
【発明の効果】本発明によれば、ラインセンサをデュア
ルチャンネル方式として高解像度化に対応できるように
しながら、ラインセンサの出力経路の違いによる黒基準
レベルの差を歪み補正の前段階で補正することができ
る。従って、撮像装置の解像度を向上できると同時に画
質の劣化を防止することができる。
ルチャンネル方式として高解像度化に対応できるように
しながら、ラインセンサの出力経路の違いによる黒基準
レベルの差を歪み補正の前段階で補正することができ
る。従って、撮像装置の解像度を向上できると同時に画
質の劣化を防止することができる。
【図１】本発明の撮像装置の構成を示すブロック図であ
る。
る。
【図２】本発明の撮像装置の各部の信号の波形図であ
る。
る。
【図３】従来の撮像装置の構成を示すブロック図であ
る。
る。
【図４】従来の撮像装置の各部の信号の波形図である。
１、１１ ラインセンサ １ａ、１１ａ 受光画素 １ｂ、１１ｂ、１１ｃ シフトレジスタ １ｃ、１１ｄ、１１ｅ 出力アンプ ２ アナログ処理回路 ３ Ａ／Ｄ変換回路 ４ 歪み補正回路 １２ 基準レベル補正回路 １２ａ 奇数画素レジスタ １２ｂ 偶数画素レジスタ １２ｃ 減算回路
Claims (2)
- 【請求項１】 直線状に配列された複数の受光画素を挟
んで一対のシフトレジスタが配置され、各シフトレジス
タに受光画素の奇数番目及び偶数番目がそれぞれ対応付
けらたラインセンサと、上記複数の受光画素に蓄積され
る情報電荷を上記一対のシフトレジスタの各ビットに取
り込み、それぞれ出力側へ転送して上記受光画素列で受
光した画像に対応する画像信号を出力する駆動回路と、
上記ラインセンサから出力される画像信号をデジタル変
換し、上記複数の受光画素の各々に対応する画像データ
を生成するＡ／Ｄ変換回路と、上記一対のシフトレジス
タの一方に対応した第１の基準データ及び他方に対応し
た第２の基準データをそれぞれ記憶し、上記画像データ
から上記第１及び第２の基準データを交互に差し引いて
第２の画像データを生成する基準レベル補正回路と、を
備えたことを特徴とする撮像装置。 - 【請求項２】 上記固体撮像素子の複数の受光画素の端
部の適数個が光学的に遮光され、この遮光された受光画
素に対応する画像データを第１及び第２の基準データと
して上記レジスタに格納することを特徴とする請求項１
に記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8133809A JPH09321953A (ja) | 1996-05-28 | 1996-05-28 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8133809A JPH09321953A (ja) | 1996-05-28 | 1996-05-28 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321953A true JPH09321953A (ja) | 1997-12-12 |
Family
ID=15113551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8133809A Pending JPH09321953A (ja) | 1996-05-28 | 1996-05-28 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321953A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076200A1 (fr) * | 1999-06-09 | 2000-12-14 | Sony Corporation | Appareil de formation d'images a semi-conducteurs, methode de commande de celui-ci et peripherique d'entree d'image |
| US6798896B2 (en) | 2000-03-02 | 2004-09-28 | Nec Corporation | Image input apparatus |
| CN100426849C (zh) * | 2005-12-02 | 2008-10-15 | 佳能株式会社 | 固态摄像设备和处理来自固态摄像设备的信号的方法 |
| JP2010004577A (ja) * | 1999-06-09 | 2010-01-07 | Sony Corp | 固体撮像装置およびその駆動方法並びに画像入力装置 |
| WO2011104771A1 (ja) * | 2010-02-24 | 2011-09-01 | 三菱電機株式会社 | イメージセンサ用ｉｃ及びそれを用いた密着型イメージセンサ |
-
1996
- 1996-05-28 JP JP8133809A patent/JPH09321953A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000076200A1 (fr) * | 1999-06-09 | 2000-12-14 | Sony Corporation | Appareil de formation d'images a semi-conducteurs, methode de commande de celui-ci et peripherique d'entree d'image |
| US6744539B1 (en) | 1999-06-09 | 2004-06-01 | Sony Corporation | Solid-state image pick-up apparatus, driving method therefor, and image input apparatus |
| JP2010004577A (ja) * | 1999-06-09 | 2010-01-07 | Sony Corp | 固体撮像装置およびその駆動方法並びに画像入力装置 |
| US6798896B2 (en) | 2000-03-02 | 2004-09-28 | Nec Corporation | Image input apparatus |
| CN100426849C (zh) * | 2005-12-02 | 2008-10-15 | 佳能株式会社 | 固态摄像设备和处理来自固态摄像设备的信号的方法 |
| WO2011104771A1 (ja) * | 2010-02-24 | 2011-09-01 | 三菱電機株式会社 | イメージセンサ用ｉｃ及びそれを用いた密着型イメージセンサ |
| CN102763402A (zh) * | 2010-02-24 | 2012-10-31 | 三菱电机株式会社 | 图像传感器用ic及使用其的接触式图像传感器 |
| EP2541887A1 (en) * | 2010-02-24 | 2013-01-02 | Mitsubishi Electric Corporation | Image sensor ic and contact image sensor using same |
| EP2541887A4 (en) * | 2010-02-24 | 2013-12-25 | Mitsubishi Electric Corp | IMAGE SENSOR IC AND CONTACT IMAGE SENSOR THEREWITH |
| KR101379853B1 (ko) * | 2010-02-24 | 2014-04-01 | 미쓰비시덴키 가부시키가이샤 | 이미지 센서용 ｉｃ 및 그것을 사용한 밀착형 이미지 센서 |
| US9438762B2 (en) | 2010-02-24 | 2016-09-06 | Mitsubishi Electric Corporation | Image sensor IC having linearly and obliquely disposed light receiving elements and contact image sensor using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2161919B1 (en) | Read out method for a CMOS imager with reduced dark current | |
| US4772958A (en) | Image reading device | |
| JP2776292B2 (ja) | 固体撮像装置 | |
| JP4540280B2 (ja) | 光学走査装置 | |
| JP3239087B2 (ja) | 撮像装置 | |
| JPH09298647A (ja) | リニアイメージセンサのオフセットレベル補正方法およびその装置 | |
| JPH09321953A (ja) | 撮像装置 | |
| US6853402B2 (en) | Combined multiplexing and offset correction for an image sensor array | |
| US6339213B2 (en) | Solid state imaging device and method for driving the same | |
| JPH10304133A (ja) | 相関二重サンプリング回路 | |
| JP2856940B2 (ja) | 画像読取り装置 | |
| US5726776A (en) | Method and arrangement for synchronizing the image recordings of monochrome and color recordings by means of light-sensitive sensors | |
| JP4227274B2 (ja) | 固体撮像装置 | |
| JP2663889B2 (ja) | 二重チャネルの信号処理回路 | |
| JP3080003B2 (ja) | カラー画像入力装置 | |
| JP3182303B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| KR100272338B1 (ko) | 인터라인트랜스퍼시시디의출력신호변환장치 | |
| JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
| JP4303875B2 (ja) | 固体撮像装置 | |
| JPH11164087A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0416087A (ja) | 画像読取装置 | |
| JP3432002B2 (ja) | 撮像装置 | |
| JP3459586B2 (ja) | スキャナ装置 | |
| JP3601617B2 (ja) | 画像読取装置 | |
| KR100269747B1 (ko) | 축소형 칼라 이미지스캐너 |