JP2003008995A - Ｃｃｄ電荷転送用駆動装置 - Google Patents
Ｃｃｄ電荷転送用駆動装置Info
- Publication number
- JP2003008995A JP2003008995A JP2001189845A JP2001189845A JP2003008995A JP 2003008995 A JP2003008995 A JP 2003008995A JP 2001189845 A JP2001189845 A JP 2001189845A JP 2001189845 A JP2001189845 A JP 2001189845A JP 2003008995 A JP2003008995 A JP 2003008995A
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- signal group
- timing
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】タイミング信号発生手段及び固体撮像素子の垂
直駆動手段の端子数の削減を図るとともに、この端子数
の削減のために増加するタイミング信号発生手段及び垂
直駆動手段の回路規模を最小限に抑える。 【解決手段】タイミング信号発生回路３０に時分割多重
化回路３４を設け、この時分割多重化回路３４により垂
直転送パルス用のタイミング信号XV1 〜XV4 と、読出パ
ルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを
時分割多重化する。一方、Ｖドライバ４０に多重分離回
路４２を設け、この多重分離回路４２により時分割多重
化した４ビットの信号ｂ0 〜ｂ3 から元のタイミング信
号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,XTG3
B を分離する。これによりタイミング信号発生回路３０
及び時分割多重化回路３４の端子数（信号線の本数）を
削減する。
直駆動手段の端子数の削減を図るとともに、この端子数
の削減のために増加するタイミング信号発生手段及び垂
直駆動手段の回路規模を最小限に抑える。 【解決手段】タイミング信号発生回路３０に時分割多重
化回路３４を設け、この時分割多重化回路３４により垂
直転送パルス用のタイミング信号XV1 〜XV4 と、読出パ
ルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを
時分割多重化する。一方、Ｖドライバ４０に多重分離回
路４２を設け、この多重分離回路４２により時分割多重
化した４ビットの信号ｂ0 〜ｂ3 から元のタイミング信
号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,XTG3
B を分離する。これによりタイミング信号発生回路３０
及び時分割多重化回路３４の端子数（信号線の本数）を
削減する。
Description
【０００１】
【発明の属する技術分野】本発明はＣＣＤ電荷転送用駆
動装置に係り、特にタイミング信号発生回路と固体撮像
素子の垂直ドライバ間の端子数の削減に関する。
動装置に係り、特にタイミング信号発生回路と固体撮像
素子の垂直ドライバ間の端子数の削減に関する。
【０００２】
【従来の技術】図４はＣＣＤ電荷転送用駆動装置を含む
撮像装置の要部ブロック図である。同図に示すように固
体撮像素子（例えば、ＣＣＤイメージセンサ）１０は、
各画素ごとに入射光量に応じた信号電荷を蓄積する。
撮像装置の要部ブロック図である。同図に示すように固
体撮像素子（例えば、ＣＣＤイメージセンサ）１０は、
各画素ごとに入射光量に応じた信号電荷を蓄積する。
【０００３】タイミング信号発生回路１２は、垂直ドラ
イバ１４及び水平ドライバ１６にそれぞれタイミング信
号Ｖsig 及びＨsig を出力する。垂直ドライバ１４は、
入力するタイミング信号Ｖsig に基づいて読出パルス及
び垂直転送パルスを含む垂直駆動パルスＶdrを生成し、
これをＣＣＤイメージセンサの１０の垂直ＣＣＤシフト
レジスタに出力し、水平ドライバ１６は、入力するタイ
ミング信号Ｈsig に基づいて水平駆動パルスＨdrを生成
し、これをＣＣＤイメージセンサ１０の水平ＣＣＤシフ
トレジスタに出力する。
イバ１４及び水平ドライバ１６にそれぞれタイミング信
号Ｖsig 及びＨsig を出力する。垂直ドライバ１４は、
入力するタイミング信号Ｖsig に基づいて読出パルス及
び垂直転送パルスを含む垂直駆動パルスＶdrを生成し、
これをＣＣＤイメージセンサの１０の垂直ＣＣＤシフト
レジスタに出力し、水平ドライバ１６は、入力するタイ
ミング信号Ｈsig に基づいて水平駆動パルスＨdrを生成
し、これをＣＣＤイメージセンサ１０の水平ＣＣＤシフ
トレジスタに出力する。
【０００４】ＣＣＤイメージセンサ１０に蓄積された信
号電荷は、上記垂直ドライバ１４から加えられる垂直駆
動パルスＶdr、及び水平ドライバ１６から加えられえる
水平駆動パルスＨdrに基づいて信号電荷に応じた電圧の
ＣＣＤ出力信号として順次読み出される。
号電荷は、上記垂直ドライバ１４から加えられる垂直駆
動パルスＶdr、及び水平ドライバ１６から加えられえる
水平駆動パルスＨdrに基づいて信号電荷に応じた電圧の
ＣＣＤ出力信号として順次読み出される。
【０００５】ＣＣＤイメージセンサ１０から読み出され
たＣＣＤ出力信号は、コンデンサＣを介してアナログ・
フロント・エンド（ＡＦＥ）１８に加えられる。ＡＦＥ
１８は、図５に示すようにＣＤＳ回路１８Ａ、アンプ１
８Ｂ、Ａ／Ｄコンバータ１８Ｃ等を有し、ＣＤＳ回路１
８Ａはタイミング信号発生回路１２から加えられるＣＤ
Ｓパルスに基づいて入力するＣＣＤ信号を相関二重サン
プリング処理する。ＣＤＳ回路１８Ａによって処理され
た信号は、アンプ１８Ｂによってゲインコントロールさ
れたのち、Ａ／Ｄコンバータ１８Ｃに加えられる。Ａ／
Ｄコンバータ１８Ｃは、タイミング信号発生回路１２か
ら加えられるＡＤパルスに基づいて入力信号を画素ごと
にデジタル信号に変換する。
たＣＣＤ出力信号は、コンデンサＣを介してアナログ・
フロント・エンド（ＡＦＥ）１８に加えられる。ＡＦＥ
１８は、図５に示すようにＣＤＳ回路１８Ａ、アンプ１
８Ｂ、Ａ／Ｄコンバータ１８Ｃ等を有し、ＣＤＳ回路１
８Ａはタイミング信号発生回路１２から加えられるＣＤ
Ｓパルスに基づいて入力するＣＣＤ信号を相関二重サン
プリング処理する。ＣＤＳ回路１８Ａによって処理され
た信号は、アンプ１８Ｂによってゲインコントロールさ
れたのち、Ａ／Ｄコンバータ１８Ｃに加えられる。Ａ／
Ｄコンバータ１８Ｃは、タイミング信号発生回路１２か
ら加えられるＡＤパルスに基づいて入力信号を画素ごと
にデジタル信号に変換する。
【０００６】上記ＡＦＥ１８によってアナログ処理、Ａ
／Ｄ変換などの前処理が行われたデジタルの画像信号Ａ
sig は、パラレルデータとして複数本の信号線１９を介
して信号処理回路２０に出力される。信号処理回路２０
は、ホワイトバランス回路、ガンマ補正回路、ＹＣ処理
回路、圧縮伸長回路等を有し、ＡＦＥ１８から入力した
画像信号Ａsig に対して各種のデジタル処理を施した
後、図示しない記録媒体に記録する。
／Ｄ変換などの前処理が行われたデジタルの画像信号Ａ
sig は、パラレルデータとして複数本の信号線１９を介
して信号処理回路２０に出力される。信号処理回路２０
は、ホワイトバランス回路、ガンマ補正回路、ＹＣ処理
回路、圧縮伸長回路等を有し、ＡＦＥ１８から入力した
画像信号Ａsig に対して各種のデジタル処理を施した
後、図示しない記録媒体に記録する。
【０００７】図６は上記タイミング信号発生回路１２及
びＶドライバ１４の従来例を示す図である。同図に示す
ようにタイミング信号発生回路１２は、垂直転送パルス
用のタイミング信号XV1 〜XV4 と、読出パルス用のタイ
ミング信号XTG1A,XTG1B,XTG3A,XTG3B とを合計８本の信
号線を介してＶドライバ１４に出力するようにしてい
る。尚、これらのタイミング信号の他に、実際には電
源、ＳＵＢ制御信号などが含まれている。
びＶドライバ１４の従来例を示す図である。同図に示す
ようにタイミング信号発生回路１２は、垂直転送パルス
用のタイミング信号XV1 〜XV4 と、読出パルス用のタイ
ミング信号XTG1A,XTG1B,XTG3A,XTG3B とを合計８本の信
号線を介してＶドライバ１４に出力するようにしてい
る。尚、これらのタイミング信号の他に、実際には電
源、ＳＵＢ制御信号などが含まれている。
【０００８】図７は上記垂直転送パルス用のタイミング
信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B の一例を示すタイミングチャート
であり、ＣＣＤ１０のトランスファーゲートTG1A( 図示
せず) に対応する受光部に蓄積された電荷を垂直転送路
に読み出し、この読み出した電荷を水平転送路に向かっ
て転送する場合に関して示している。
信号XV1 〜XV4 と、読出パルス用のタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B の一例を示すタイミングチャート
であり、ＣＣＤ１０のトランスファーゲートTG1A( 図示
せず) に対応する受光部に蓄積された電荷を垂直転送路
に読み出し、この読み出した電荷を水平転送路に向かっ
て転送する場合に関して示している。
【０００９】図７に示すようにトランスファーゲートTG
1Aに対応する受光部に蓄積された電荷を垂直転送路に読
み出す場合には、その読出期間Ｔ1 だけ読出パルス用の
タイミング信号XTG1A はＬレベルとなり、他のタイミン
グ信号XTG1B,XTG3A,XTG3B はＨレベルとなっている。こ
のとき、垂直転送パルス用のタイミング信号XV1 は、前
記タイミング信号XTG1A のＬレベルの期間Ｔ2 を含む期
間Ｔ2 だけＬレベルとなり、タイミング信号XV2,XV3 は
Ｌレベルとなり、タイミング信号XV4 はＨレベルとなっ
ている。
1Aに対応する受光部に蓄積された電荷を垂直転送路に読
み出す場合には、その読出期間Ｔ1 だけ読出パルス用の
タイミング信号XTG1A はＬレベルとなり、他のタイミン
グ信号XTG1B,XTG3A,XTG3B はＨレベルとなっている。こ
のとき、垂直転送パルス用のタイミング信号XV1 は、前
記タイミング信号XTG1A のＬレベルの期間Ｔ2 を含む期
間Ｔ2 だけＬレベルとなり、タイミング信号XV2,XV3 は
Ｌレベルとなり、タイミング信号XV4 はＨレベルとなっ
ている。
【００１０】一方、この読み出した電荷を水平転送路に
向かって転送する場合には、垂直転送パルス用のタイミ
ング信号XV1 〜XV4 は、垂直転送路を４相駆動して電荷
を転送するためのパルス波形とされ、このときの読出パ
ルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、
すべてＨレベルとなっている。
向かって転送する場合には、垂直転送パルス用のタイミ
ング信号XV1 〜XV4 は、垂直転送路を４相駆動して電荷
を転送するためのパルス波形とされ、このときの読出パ
ルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B は、
すべてＨレベルとなっている。
【００１１】図６に戻って、Ｖドライバ１４は、上記垂
直転送パルス用のタイミング信号XV1 〜XV4 、読出パル
ス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力
する６個のドライバ１４−１〜１４−６を有しており、
ドライバ１４−１、１４−２、１４−４、１４−５はそ
れぞれ２入力の状態に応じて３値（ＶＨ、ＶＭ、ＶＬ）
のうちのいずれかを出力し、ドライバ１４−３、１４−
６は１入力の状態に応じて２値（ＶＭ、ＶＬ）のうちの
いずれかを出力する。
直転送パルス用のタイミング信号XV1 〜XV4 、読出パル
ス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を入力
する６個のドライバ１４−１〜１４−６を有しており、
ドライバ１４−１、１４−２、１４−４、１４−５はそ
れぞれ２入力の状態に応じて３値（ＶＨ、ＶＭ、ＶＬ）
のうちのいずれかを出力し、ドライバ１４−３、１４−
６は１入力の状態に応じて２値（ＶＭ、ＶＬ）のうちの
いずれかを出力する。
【００１２】図８は図７に示す垂直転送パルス用のタイ
ミング信号XV1 〜XV4 、及び読出パルス用のタイミング
信号XTG1A,XTG1B,XTG3A,XTG3B を入力する６個のドライ
バ１４−１〜１４−６の出力信号（垂直駆動パルスV1A,
V1B,V2,V3A,V3B,V4)を示している。
ミング信号XV1 〜XV4 、及び読出パルス用のタイミング
信号XTG1A,XTG1B,XTG3A,XTG3B を入力する６個のドライ
バ１４−１〜１４−６の出力信号（垂直駆動パルスV1A,
V1B,V2,V3A,V3B,V4)を示している。
【００１３】周知のように転送時の電圧ＶＭよりも更に
高い電圧ＶＨを、ＣＣＤのトランスファーゲートに対応
する電極に印加することにより、そのトランスファーゲ
ートに対応する受光部に蓄積された電荷が垂直転送路に
読み出される。
高い電圧ＶＨを、ＣＣＤのトランスファーゲートに対応
する電極に印加することにより、そのトランスファーゲ
ートに対応する受光部に蓄積された電荷が垂直転送路に
読み出される。
【００１４】
【発明が解決しようとする課題】ところで、図４に示す
撮像装置はタイミング信号発生回路１２をＡＦＥ１８と
同一の半導体集積回路（ＩＣ）２２内に設けることによ
り集積化が図られているが、タイミング信号発生回路１
２から外部の回路（Ｖドライバ１４、Ｈドライバ１６）
にタイミング信号Ｈsig 、Ｖsig 等を送出するための端
子群２６をＩＣ２２に設けなければならず、ＩＣの端子
数が多くなるという問題がある。
撮像装置はタイミング信号発生回路１２をＡＦＥ１８と
同一の半導体集積回路（ＩＣ）２２内に設けることによ
り集積化が図られているが、タイミング信号発生回路１
２から外部の回路（Ｖドライバ１４、Ｈドライバ１６）
にタイミング信号Ｈsig 、Ｖsig 等を送出するための端
子群２６をＩＣ２２に設けなければならず、ＩＣの端子
数が多くなるという問題がある。
【００１５】この問題を解決するために特願２０００−
２４６９６９に記載のＣＣＤ電荷転送用駆動装置は、上
記タイミング信号Ｖsig をコード化し、タイミング信号
発生回路及びＶドライバの端子数（信号線の本数）の削
減を図っている。
２４６９６９に記載のＣＣＤ電荷転送用駆動装置は、上
記タイミング信号Ｖsig をコード化し、タイミング信号
発生回路及びＶドライバの端子数（信号線の本数）の削
減を図っている。
【００１６】しかしながら、特願２０００−２４６９６
９に記載のＣＣＤ電荷転送用駆動装置は、Ｖドライバ側
にコード化されたタイミング信号を復号化するためのデ
コーダをオンチップする必要があり、チップサイズが大
きくなるという問題がある。また、タイミング信号発生
回路側にもタイミング信号をコード化するための新たな
エンコーダを搭載する必要があり、こちらもコストアッ
プの要因となる。
９に記載のＣＣＤ電荷転送用駆動装置は、Ｖドライバ側
にコード化されたタイミング信号を復号化するためのデ
コーダをオンチップする必要があり、チップサイズが大
きくなるという問題がある。また、タイミング信号発生
回路側にもタイミング信号をコード化するための新たな
エンコーダを搭載する必要があり、こちらもコストアッ
プの要因となる。
【００１７】本発明はこのような事情に鑑みてなされた
もので、タイミング信号発生手段及び固体撮像素子の垂
直駆動手段の端子数の削減を図るとともに、この端子数
の削減のために増加するタイミング信号発生手段及び垂
直駆動手段の回路規模を最小限に抑えることができるＣ
ＣＤ電荷転送用駆動装置を提供することを目的とする。
もので、タイミング信号発生手段及び固体撮像素子の垂
直駆動手段の端子数の削減を図るとともに、この端子数
の削減のために増加するタイミング信号発生手段及び垂
直駆動手段の回路規模を最小限に抑えることができるＣ
ＣＤ電荷転送用駆動装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】前記目的を達成するため
に本願請求項１に係る発明は、第１のタイミング信号群
及び第２のタイミング信号群を出力するタイミング信号
発生手段と、前記第１のタイミング信号群及び第２のタ
イミング信号群に基づいてそれぞれ読出パルス及び垂直
転送パルスを生成し、該読出パルス及び垂直転送パルス
を固体撮像素子に出力する垂直駆動手段とを有し、前記
読出パルスにより前記固体撮像素子の受光部に蓄積され
た電荷を垂直転送路に読み出し、前記垂直転送パルスに
より前記垂直転送路に読み出された電荷を水平転送路に
向かって転送するＣＣＤ電荷転送用駆動装置において、
前記タイミング信号発生手段は、前記第１のタイミング
信号群と第２のタイミング信号群とを時分割して前記垂
直駆動手段との間に設けられた共通の信号線に送出する
時分割多重化手段を有し、前記垂直駆動手段は、前記共
通の信号線を介して受入する時分割多重化された前記第
１のタイミング信号群と第２のタイミング信号群とを分
離する多重分離手段を有することを特徴としている。即
ち、固体撮像素子の読出パルス用の第１のタイミング信
号群と、垂直転送パルス用の第２のタイミング信号群と
が出力される信号線（端子）を、時分割共有することに
より、前記タイミング信号発生手段が搭載される半導体
集積回路及び垂直駆動手段が搭載される半導体集積回路
の端子数の増加を抑制するようにしている。
に本願請求項１に係る発明は、第１のタイミング信号群
及び第２のタイミング信号群を出力するタイミング信号
発生手段と、前記第１のタイミング信号群及び第２のタ
イミング信号群に基づいてそれぞれ読出パルス及び垂直
転送パルスを生成し、該読出パルス及び垂直転送パルス
を固体撮像素子に出力する垂直駆動手段とを有し、前記
読出パルスにより前記固体撮像素子の受光部に蓄積され
た電荷を垂直転送路に読み出し、前記垂直転送パルスに
より前記垂直転送路に読み出された電荷を水平転送路に
向かって転送するＣＣＤ電荷転送用駆動装置において、
前記タイミング信号発生手段は、前記第１のタイミング
信号群と第２のタイミング信号群とを時分割して前記垂
直駆動手段との間に設けられた共通の信号線に送出する
時分割多重化手段を有し、前記垂直駆動手段は、前記共
通の信号線を介して受入する時分割多重化された前記第
１のタイミング信号群と第２のタイミング信号群とを分
離する多重分離手段を有することを特徴としている。即
ち、固体撮像素子の読出パルス用の第１のタイミング信
号群と、垂直転送パルス用の第２のタイミング信号群と
が出力される信号線（端子）を、時分割共有することに
より、前記タイミング信号発生手段が搭載される半導体
集積回路及び垂直駆動手段が搭載される半導体集積回路
の端子数の増加を抑制するようにしている。
【００１９】本願請求項２に示すように前記時分割多重
化手段は、前記固体撮像素子の受光部に蓄積された電荷
を垂直転送路に読み出す所定の期間に前記第１のタイミ
ング信号群を出力し、前記所定の期間外に前記第２のタ
イミング信号群を出力する第１のスイッチ手段からなる
ことを特徴としている。本願請求項３に示すように前記
第１のスイッチ手段は、前記第１のタイミング信号群に
基づいて切替制御されることを特徴としている。
化手段は、前記固体撮像素子の受光部に蓄積された電荷
を垂直転送路に読み出す所定の期間に前記第１のタイミ
ング信号群を出力し、前記所定の期間外に前記第２のタ
イミング信号群を出力する第１のスイッチ手段からなる
ことを特徴としている。本願請求項３に示すように前記
第１のスイッチ手段は、前記第１のタイミング信号群に
基づいて切替制御されることを特徴としている。
【００２０】本願請求項４に示すように前記多重分離手
段は、前記固体撮像素子の受光部に蓄積された電荷を垂
直転送路に読み出す所定の期間に前記時分割多重化手段
から入力するタイミング信号群を前記第１のタイミング
信号群とし、前記所定の期間外に前記時分割多重化手段
から入力するタイミング信号群を前記第２のタイミング
信号群として分離して出力する第２のスイッチ手段を有
することを特徴としている。本願請求項５に示すように
前記第２のスイッチ手段は、前記第１のタイミング信号
群に基づいて切替制御されることを特徴としている。
段は、前記固体撮像素子の受光部に蓄積された電荷を垂
直転送路に読み出す所定の期間に前記時分割多重化手段
から入力するタイミング信号群を前記第１のタイミング
信号群とし、前記所定の期間外に前記時分割多重化手段
から入力するタイミング信号群を前記第２のタイミング
信号群として分離して出力する第２のスイッチ手段を有
することを特徴としている。本願請求項５に示すように
前記第２のスイッチ手段は、前記第１のタイミング信号
群に基づいて切替制御されることを特徴としている。
【００２１】即ち、請求項２、４に示すように前記時分
割多重化手段及び多重分離手段はスイッチ手段から構成
されるため、回路規模を最小限に抑えることができる。
また、請求項３、５に示すように第１のスイッチ手段及
び第２のスイッチ手段の切替制御は、第１のタイミング
信号群に基づいて行うことができ、切替制御用の信号を
別途生成する必要がない。
割多重化手段及び多重分離手段はスイッチ手段から構成
されるため、回路規模を最小限に抑えることができる。
また、請求項３、５に示すように第１のスイッチ手段及
び第２のスイッチ手段の切替制御は、第１のタイミング
信号群に基づいて行うことができ、切替制御用の信号を
別途生成する必要がない。
【００２２】本願請求項６に示すように前記多重分離手
段は、前記第２のスイッチ手段から前記第１のタイミン
グ信号群が切替出力されている期間、該第１のタイミン
グ信号群への切替出力直前の前記第２のタイミング信号
群の出力を保持するラッチ手段を有することを特徴とし
ている。これにより、第２のスイッチ手段から第１のタ
イミング信号群が切替出力されている期間中も第２のタ
イミング信号群は正常に出力されることになる。
段は、前記第２のスイッチ手段から前記第１のタイミン
グ信号群が切替出力されている期間、該第１のタイミン
グ信号群への切替出力直前の前記第２のタイミング信号
群の出力を保持するラッチ手段を有することを特徴とし
ている。これにより、第２のスイッチ手段から第１のタ
イミング信号群が切替出力されている期間中も第２のタ
イミング信号群は正常に出力されることになる。
【００２３】本願請求項７に示すように前記多重分離手
段は、前記第２のスイッチ手段から出力される第１のタ
イミング信号群と、前記固体撮像素子の受光部に蓄積さ
れた電荷を垂直転送路に読み出さないときの前記第１の
タイミング信号群の出力状態を示す所定の信号群のうち
のいずれか一方を切替出力する第３のスイッチ手段を有
し、前記第３のスイッチ手段は、前記第２のスイッチ手
段から第１のタイミング信号群が出力されていない期
間、前記所定の信号群を切替出力することを特徴として
いる。即ち、第１のタイミング信号群は、読出パルスを
発生しない場合には所定の出力状態にあるため、前記第
３のスイッチ手段によって所定の出力状態に切り替えら
れる。
段は、前記第２のスイッチ手段から出力される第１のタ
イミング信号群と、前記固体撮像素子の受光部に蓄積さ
れた電荷を垂直転送路に読み出さないときの前記第１の
タイミング信号群の出力状態を示す所定の信号群のうち
のいずれか一方を切替出力する第３のスイッチ手段を有
し、前記第３のスイッチ手段は、前記第２のスイッチ手
段から第１のタイミング信号群が出力されていない期
間、前記所定の信号群を切替出力することを特徴として
いる。即ち、第１のタイミング信号群は、読出パルスを
発生しない場合には所定の出力状態にあるため、前記第
３のスイッチ手段によって所定の出力状態に切り替えら
れる。
【００２４】
【発明の実施の形態】以下添付図面に従って本発明に係
るＣＣＤ電荷転送用駆動装置の好ましい実施の形態につ
いて詳説する。
るＣＣＤ電荷転送用駆動装置の好ましい実施の形態につ
いて詳説する。
【００２５】図１は本発明に係るＣＣＤ電荷転送用駆動
装置の概要を示すブロック図である。このＣＣＤ電荷転
送用駆動装置は、主としてタイミング信号発生回路３０
と、垂直駆動回路（Ｖドライバ）４０とから構成されて
いる。これらのタイミング信号発生回路３０及びＶドラ
イバ４０は、それぞれ別々の半導体集積回路内に設けら
れており、この実施の形態では５本の信号線（５つの端
子）を介して電気的に接続されている。
装置の概要を示すブロック図である。このＣＣＤ電荷転
送用駆動装置は、主としてタイミング信号発生回路３０
と、垂直駆動回路（Ｖドライバ）４０とから構成されて
いる。これらのタイミング信号発生回路３０及びＶドラ
イバ４０は、それぞれ別々の半導体集積回路内に設けら
れており、この実施の形態では５本の信号線（５つの端
子）を介して電気的に接続されている。
【００２６】また、タイミング信号発生回路３０は、図
１及び図６に示した従来のタイミング信号発生回路１２
と比較して時分割多重化回路３４が付加されており、Ｖ
ドライバ４０は、図１及び図６に示した従来のＶドライ
バ１４と比較して多重分離回路４２が付加されている。
１及び図６に示した従来のタイミング信号発生回路１２
と比較して時分割多重化回路３４が付加されており、Ｖ
ドライバ４０は、図１及び図６に示した従来のＶドライ
バ１４と比較して多重分離回路４２が付加されている。
【００２７】タイミング信号発生回路３０内のロジック
回路３２は、図６に示した従来のタイミング信号発生回
路１２から出力されるタイミング信号と同じ垂直転送パ
ルス用のタイミング信号XV1 〜XV4 と、読出パルス用の
タイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多
重化回路３４に出力する。尚、図７はこれらのタイミン
グ信号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,
XTG3B の一例を示している。
回路３２は、図６に示した従来のタイミング信号発生回
路１２から出力されるタイミング信号と同じ垂直転送パ
ルス用のタイミング信号XV1 〜XV4 と、読出パルス用の
タイミング信号XTG1A,XTG1B,XTG3A,XTG3B とを時分割多
重化回路３４に出力する。尚、図７はこれらのタイミン
グ信号XV1 〜XV4 、タイミング信号XTG1A,XTG1B,XTG3A,
XTG3B の一例を示している。
【００２８】また、ロジック回路３２は、タイミング信
号XV1 〜XV4 と、タイミング信号XTG1A,XTG1B,XTG3A,XT
G3B とを切り替えるための切替信号ＸGATEを出力してい
る。この切替信号ＸGATEは、４つのタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B を入力し、これらのアンド条件を
とるアンド回路の出力信号として得られ、それぞれ時分
割多重化回路３４及び多重分離回路４２に加えられる。
号XV1 〜XV4 と、タイミング信号XTG1A,XTG1B,XTG3A,XT
G3B とを切り替えるための切替信号ＸGATEを出力してい
る。この切替信号ＸGATEは、４つのタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B を入力し、これらのアンド条件を
とるアンド回路の出力信号として得られ、それぞれ時分
割多重化回路３４及び多重分離回路４２に加えられる。
【００２９】図２は図１に示した時分割多重化回路３４
及び多重分離回路４２の一例を示す回路図である。
及び多重分離回路４２の一例を示す回路図である。
【００３０】図２に示すように時分割多重化回路３４
は、第１のスイッチ回路３４−１〜３４−４によって構
成され、多重分離回路４２は、第２のスイッチ回路４４
−１〜４４−４と、ラッチ回路４６−１〜４６−４と、
第３のスイッチ回路４８−１〜４８−４とから構成され
ている。
は、第１のスイッチ回路３４−１〜３４−４によって構
成され、多重分離回路４２は、第２のスイッチ回路４４
−１〜４４−４と、ラッチ回路４６−１〜４６−４と、
第３のスイッチ回路４８−１〜４８−４とから構成され
ている。
【００３１】上記第１のスイッチ回路３４−１〜３４−
４、第２のスイッチ回路４４−１〜４４−４、及び第３
のスイッチ回路４８−１〜４８−４には、切替信号Ｘ
GATEが加えられおり、ラッチ回路４６−１〜４６−４に
は、インバータ４５を介して切替信号ＸGATEを反転した
信号が加えられている。
４、第２のスイッチ回路４４−１〜４４−４、及び第３
のスイッチ回路４８−１〜４８−４には、切替信号Ｘ
GATEが加えられおり、ラッチ回路４６−１〜４６−４に
は、インバータ４５を介して切替信号ＸGATEを反転した
信号が加えられている。
【００３２】これらの第１のスイッチ回路３４−１〜３
４−４、第２のスイッチ回路４４−１〜４４−４、及び
第３のスイッチ回路４８−１〜４８−４は、切替信号Ｘ
GATEによって切替制御され、また、ラッチ回路４６−１
〜４６−４は、切替信号ＸGA TEの反転信号に応じて入力
信号を保持又は通過させる。
４−４、第２のスイッチ回路４４−１〜４４−４、及び
第３のスイッチ回路４８−１〜４８−４は、切替信号Ｘ
GATEによって切替制御され、また、ラッチ回路４６−１
〜４６−４は、切替信号ＸGA TEの反転信号に応じて入力
信号を保持又は通過させる。
【００３３】即ち、第１のスイッチ回路３４−１〜３４
−４は、後述するようにＨレベルの切替信号ＸGATEを入
力している期間、垂直転送パルス用のタイミング信号XV
1 〜XV4 を出力し、Ｌレベルの切替信号ＸGATEを入力し
ている期間、読出パルス用のタイミング信号XTG1A,XTG1
B,XTG3A,XTG3B を出力する。また、第２のスイッチ回路
４４−１〜４４−４は、Ｈレベルの切替信号ＸGATEを入
力している期間、入力するタイミング信号発生回路をラ
ッチ回路４６−１〜４６−４に出力し、Ｌレベルの切替
信号ＸGATEを入力している期間、入力するタイミング信
号発生回路を第３のスイッチ回路４８−１〜４８−４に
出力する。
−４は、後述するようにＨレベルの切替信号ＸGATEを入
力している期間、垂直転送パルス用のタイミング信号XV
1 〜XV4 を出力し、Ｌレベルの切替信号ＸGATEを入力し
ている期間、読出パルス用のタイミング信号XTG1A,XTG1
B,XTG3A,XTG3B を出力する。また、第２のスイッチ回路
４４−１〜４４−４は、Ｈレベルの切替信号ＸGATEを入
力している期間、入力するタイミング信号発生回路をラ
ッチ回路４６−１〜４６−４に出力し、Ｌレベルの切替
信号ＸGATEを入力している期間、入力するタイミング信
号発生回路を第３のスイッチ回路４８−１〜４８−４に
出力する。
【００３４】ラッチ回路４６−１〜４６−４は、Ｈレベ
ルの反転信号を入力すると、その入力直前に第２のスイ
ッチ回路４４−１〜４４−４から入力しているタイミン
グ信号を保持し、Ｌレベルの反転信号を入力すると、保
持を解除して第２のスイッチ回路４４−１〜４４−４か
ら入力しているタイミング信号をそのまま通過させる。
尚、第２のスイッチ回路４４−１〜４４−４が切替制御
される直前の出力信号をラッチ回路４６−１〜４６−４
が保持できるように適宜の遅延手段を設けることが好ま
しい。
ルの反転信号を入力すると、その入力直前に第２のスイ
ッチ回路４４−１〜４４−４から入力しているタイミン
グ信号を保持し、Ｌレベルの反転信号を入力すると、保
持を解除して第２のスイッチ回路４４−１〜４４−４か
ら入力しているタイミング信号をそのまま通過させる。
尚、第２のスイッチ回路４４−１〜４４−４が切替制御
される直前の出力信号をラッチ回路４６−１〜４６−４
が保持できるように適宜の遅延手段を設けることが好ま
しい。
【００３５】第３のスイッチ回路４８−１〜４８−４の
一方の入力には、ＣＣＤの受光部に蓄積された電荷を垂
直転送路に読み出さない期間のタイミング信号XTG1A,XT
G1B,XTG3A,XTG3B の出力状態を示す信号（この実施の形
態では、すべてＨレベルの信号）が加えられており、他
の入力には第２のスイッチ回路４４−１〜４４−４の出
力信号が加えられるようになっており、第３のスイッチ
回路４８−１〜４８−４は、Ｈレベルの切替信号ＸGATE
を入力している期間、一方の入力信号（すべてＨレベル
の信号）を出力し、Ｌレベルの切替信号ＸGATEを入力し
ている期間、第２のスイッチ回路４４−１〜４４−４か
ら入力するタイミング信号を出力する。
一方の入力には、ＣＣＤの受光部に蓄積された電荷を垂
直転送路に読み出さない期間のタイミング信号XTG1A,XT
G1B,XTG3A,XTG3B の出力状態を示す信号（この実施の形
態では、すべてＨレベルの信号）が加えられており、他
の入力には第２のスイッチ回路４４−１〜４４−４の出
力信号が加えられるようになっており、第３のスイッチ
回路４８−１〜４８−４は、Ｈレベルの切替信号ＸGATE
を入力している期間、一方の入力信号（すべてＨレベル
の信号）を出力し、Ｌレベルの切替信号ＸGATEを入力し
ている期間、第２のスイッチ回路４４−１〜４４−４か
ら入力するタイミング信号を出力する。
【００３６】尚、上記第１、第２、第３のスイッチ回路
はトランジスタを用いたゲート回路によって構成されて
いる。
はトランジスタを用いたゲート回路によって構成されて
いる。
【００３７】次に、上記構成のＣＣＤ電荷転送用駆動装
置の動作について、図３及び図７に示すタイミングチャ
ートを参照しながら説明する。
置の動作について、図３及び図７に示すタイミングチャ
ートを参照しながら説明する。
【００３８】図２に示した第１のスイッチ回路３４−１
〜３４−４は、図７に示した垂直転送パルス用のタイミ
ング信号XV1 〜XV4 、及び読出パルス用のタイミング信
号XTG1A,XTG1B,XTG3A,XTG3B を入力しており、図３に示
すようにＬレベルの切替信号ＸGATEを入力すると、タイ
ミング信号XTG1A,XTG1B,XTG3A,XTG3B を４ビットの信号
ｂ0 〜ｂ3 として出力し、Ｈレベルの切替信号ＸGATEを
入力すると、タイミング信号XV1 〜XV4 を信号ｂ0 〜ｂ
3 として出力する。
〜３４−４は、図７に示した垂直転送パルス用のタイミ
ング信号XV1 〜XV4 、及び読出パルス用のタイミング信
号XTG1A,XTG1B,XTG3A,XTG3B を入力しており、図３に示
すようにＬレベルの切替信号ＸGATEを入力すると、タイ
ミング信号XTG1A,XTG1B,XTG3A,XTG3B を４ビットの信号
ｂ0 〜ｂ3 として出力し、Ｈレベルの切替信号ＸGATEを
入力すると、タイミング信号XV1 〜XV4 を信号ｂ0 〜ｂ
3 として出力する。
【００３９】ここで、切替信号ＸGATEは、前述したよう
に４つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B のア
ンド条件をとることによって作成される信号であり、Ｃ
ＣＤの受光部に蓄積された電荷を垂直転送路に読み出す
ときのみＬレベルとなる信号である。この実施の形態で
は、切替信号ＸGATEは、読出期間Ｔ1 だけＬレベルとな
るタイミング信号XTG1A と同じ信号である。
に４つのタイミング信号XTG1A,XTG1B,XTG3A,XTG3B のア
ンド条件をとることによって作成される信号であり、Ｃ
ＣＤの受光部に蓄積された電荷を垂直転送路に読み出す
ときのみＬレベルとなる信号である。この実施の形態で
は、切替信号ＸGATEは、読出期間Ｔ1 だけＬレベルとな
るタイミング信号XTG1A と同じ信号である。
【００４０】従って、第１のスイッチ回路３４−１〜３
４−４は、切替信号ＸGATEがＨレベルかＬレベルかに応
じて垂直転送パルス用のタイミング信号XV1 〜XV4 、又
は読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XT
G3B を切替出力しており、これによりタイミング信号XV
1 〜XV4 とタイミング信号XTG1A,XTG1B,XTG3A,XTG3Bと
を時分割多重化し、共通の端子（信号線）を時分割共有
できるようにしている。
４−４は、切替信号ＸGATEがＨレベルかＬレベルかに応
じて垂直転送パルス用のタイミング信号XV1 〜XV4 、又
は読出パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XT
G3B を切替出力しており、これによりタイミング信号XV
1 〜XV4 とタイミング信号XTG1A,XTG1B,XTG3A,XTG3Bと
を時分割多重化し、共通の端子（信号線）を時分割共有
できるようにしている。
【００４１】一方、上記のようにして時分割多重化され
た４ビットの信号ｂ0 〜ｂ3 は、第２のスイッチ回路３
４−１〜３４−４に加えられ、ここで分離される。即
ち、第２のスイッチ回路３４−１〜３４−４は、Ｈレベ
ルの切替信号ＸGATEを入力している期間に入力する信号
ｂ0 〜ｂ3 （タイミング信号XV1 〜XV4 ）をラッチ回路
４６−１〜４６−４に出力し、Ｌレベルの切替信号Ｘ
GATEを入力している期間に入力する信号ｂ0 〜ｂ3 （タ
イミング信号XTG1A,XTG1B,XTG3A,XTG3B ）を第３のスイ
ッチ回路４８−１〜４８−４に出力する。
た４ビットの信号ｂ0 〜ｂ3 は、第２のスイッチ回路３
４−１〜３４−４に加えられ、ここで分離される。即
ち、第２のスイッチ回路３４−１〜３４−４は、Ｈレベ
ルの切替信号ＸGATEを入力している期間に入力する信号
ｂ0 〜ｂ3 （タイミング信号XV1 〜XV4 ）をラッチ回路
４６−１〜４６−４に出力し、Ｌレベルの切替信号Ｘ
GATEを入力している期間に入力する信号ｂ0 〜ｂ3 （タ
イミング信号XTG1A,XTG1B,XTG3A,XTG3B ）を第３のスイ
ッチ回路４８−１〜４８−４に出力する。
【００４２】ラッチ回路４６−１〜４６−４は、Ｈレベ
ルの切替信号ＸGATEにより第２のスイッチ回路３４−１
〜３４−４からタイミング信号XV1 〜XV4 を入力してい
るときには、このＨレベルの切替信号ＸGATEの反転信号
により入力信号の保持を行わずにタイミング信号XV1 〜
XV4 をそのまま通過させ、一方、Ｌレベルの切替信号Ｘ
GATEにより第２のスイッチ回路３４−１〜３４−４から
タイミング信号XV1 〜XV4 を入力していていないときに
は、このＬレベルの切替信号ＸGATEの反転信号により直
前に入力していたタイミング信号XV1 〜XV4 を保持して
出力する。これにより、ラッチ回路４６−１〜４６−４
は、図７に示した垂直転送パルス用のタイミング信号XV
1 〜XV4 を出力することになる。
ルの切替信号ＸGATEにより第２のスイッチ回路３４−１
〜３４−４からタイミング信号XV1 〜XV4 を入力してい
るときには、このＨレベルの切替信号ＸGATEの反転信号
により入力信号の保持を行わずにタイミング信号XV1 〜
XV4 をそのまま通過させ、一方、Ｌレベルの切替信号Ｘ
GATEにより第２のスイッチ回路３４−１〜３４−４から
タイミング信号XV1 〜XV4 を入力していていないときに
は、このＬレベルの切替信号ＸGATEの反転信号により直
前に入力していたタイミング信号XV1 〜XV4 を保持して
出力する。これにより、ラッチ回路４６−１〜４６−４
は、図７に示した垂直転送パルス用のタイミング信号XV
1 〜XV4 を出力することになる。
【００４３】また、第３のスイッチ回路４８−１〜４８
−４は、Ｈレベルの切替信号ＸGATEにより第２のスイッ
チ回路３４−１〜３４−４からタイミング信号XTG1A,XT
G1B,XTG3A,XTG3B を入力していないときには、すべてＨ
レベルの信号（ＣＣＤの受光部に蓄積された電荷を垂直
転送路に読み出さない期間のタイミング信号XTG1A,XTG1
B,XTG3A,XTG3B の出力状態を示す信号）をタイミング信
号XTG1A,XTG1B,XTG3A,XTG3B として出力し、一方、Ｌレ
ベルの切替信号ＸGATEにより第２のスイッチ回路３４−
１〜３４−４からタイミング信号XTG1A,XTG1B,XTG3A,XT
G3B を入力しているときには、このタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B を出力する。これにより、第３の
スイッチ回路４８−１〜４８−４は、図７に示した読出
パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を
出力することになる。
−４は、Ｈレベルの切替信号ＸGATEにより第２のスイッ
チ回路３４−１〜３４−４からタイミング信号XTG1A,XT
G1B,XTG3A,XTG3B を入力していないときには、すべてＨ
レベルの信号（ＣＣＤの受光部に蓄積された電荷を垂直
転送路に読み出さない期間のタイミング信号XTG1A,XTG1
B,XTG3A,XTG3B の出力状態を示す信号）をタイミング信
号XTG1A,XTG1B,XTG3A,XTG3B として出力し、一方、Ｌレ
ベルの切替信号ＸGATEにより第２のスイッチ回路３４−
１〜３４−４からタイミング信号XTG1A,XTG1B,XTG3A,XT
G3B を入力しているときには、このタイミング信号XTG1
A,XTG1B,XTG3A,XTG3B を出力する。これにより、第３の
スイッチ回路４８−１〜４８−４は、図７に示した読出
パルス用のタイミング信号XTG1A,XTG1B,XTG3A,XTG3B を
出力することになる。
【００４４】上記のようにして第２のスイッチ回路４４
−１〜４４−４、ラッチ回路４６−１〜４６−４、及び
第３のスイッチ回路４８−１〜４８−４から構成された
多重分離回路４２から出力される垂直転送パルス用のタ
イミング信号XV1 〜XV4 及び読出パルス用のタイミング
信号XTG1A,XTG1B,XTG3A,XTG3B は、それぞれ図１に示す
ようにドライバ４０−１〜４０−６に加えられる。
−１〜４４−４、ラッチ回路４６−１〜４６−４、及び
第３のスイッチ回路４８−１〜４８−４から構成された
多重分離回路４２から出力される垂直転送パルス用のタ
イミング信号XV1 〜XV4 及び読出パルス用のタイミング
信号XTG1A,XTG1B,XTG3A,XTG3B は、それぞれ図１に示す
ようにドライバ４０−１〜４０−６に加えられる。
【００４５】これらのドライバ４０−１〜４０−６は、
図６に示したドライバ１４−１、１４−２、１４−４、
１４−５と同様にして図８に示した垂直駆動パルスV1A,
V1B,V2,V3A,V3B,V4 を生成し、これをＣＣＤの垂直転送
路の各電極に出力する。 尚、この実施の形態では、垂
直転送パルス用の４つのタイミング信号XV1 〜XV4 及び
４つの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3
A,XTG3B の場合について説明したが、垂直転送パルス用
のタイミング信号の数、及び読出パルス用のタイミング
信号の数はこれに限定されない。また、垂直転送パルス
用のタイミング信号の数と読出パルス用のタイミング信
号の数とは必ずしも一致しなくてもよく、この場合に
は、両者のタイミング信号の数の差だけ、時分割共有さ
れない専用の端子（信号線）が設けられることになる。
図６に示したドライバ１４−１、１４−２、１４−４、
１４−５と同様にして図８に示した垂直駆動パルスV1A,
V1B,V2,V3A,V3B,V4 を生成し、これをＣＣＤの垂直転送
路の各電極に出力する。 尚、この実施の形態では、垂
直転送パルス用の４つのタイミング信号XV1 〜XV4 及び
４つの読出パルス用のタイミング信号XTG1A,XTG1B,XTG3
A,XTG3B の場合について説明したが、垂直転送パルス用
のタイミング信号の数、及び読出パルス用のタイミング
信号の数はこれに限定されない。また、垂直転送パルス
用のタイミング信号の数と読出パルス用のタイミング信
号の数とは必ずしも一致しなくてもよく、この場合に
は、両者のタイミング信号の数の差だけ、時分割共有さ
れない専用の端子（信号線）が設けられることになる。
【００４６】
【発明の効果】以上説明したように本発明によれば、固
体撮像素子の読出パルス用のタイミング信号群と、垂直
転送パルス用のタイミング信号群とが出力される信号線
（端子）を時分割共有するようにしたため、タイミング
信号発生手段が搭載されるＩＣ及び垂直駆動手段が搭載
されるＩＣの端子数の増加を抑制することができる。ま
た、時分割多重化及び多重分離するための手段は、スイ
ッチ手段などによって構成できるため、端子数の削減の
ために増加するタイミング信号発生手段及び垂直駆動手
段の回路規模を最小限に抑えることができる。
体撮像素子の読出パルス用のタイミング信号群と、垂直
転送パルス用のタイミング信号群とが出力される信号線
（端子）を時分割共有するようにしたため、タイミング
信号発生手段が搭載されるＩＣ及び垂直駆動手段が搭載
されるＩＣの端子数の増加を抑制することができる。ま
た、時分割多重化及び多重分離するための手段は、スイ
ッチ手段などによって構成できるため、端子数の削減の
ために増加するタイミング信号発生手段及び垂直駆動手
段の回路規模を最小限に抑えることができる。
【図１】本発明に係るＣＣＤ電荷転送用駆動装置の概要
を示すブロック図
を示すブロック図
【図２】図１に示した時分割多重化回路及び多重分離回
路の一例を示す回路図
路の一例を示す回路図
【図３】タイミング信号の時分割多重化を説明するため
に用いたタイミングチャート
に用いたタイミングチャート
【図４】従来のＣＣＤ電荷転送用駆動装置を含む撮像装
置の要部ブロック図
置の要部ブロック図
【図５】図４に示したＡＦＥの内部構成の一例を示すブ
ロック図
ロック図
【図６】図４に示したタイミング信号発生回路及びＶド
ライバの従来例を示す図
ライバの従来例を示す図
【図７】垂直転送パルス用のタイミング信号と読出パル
ス用のタイミング信号の一例を示すタイミングチャート
ス用のタイミング信号の一例を示すタイミングチャート
【図８】Ｖドライバから出力される垂直駆動パルスの一
例を示す波形図
例を示す波形図
１０…固体撮像素子（ＣＣＤイメージセンサ）、３０…
タイミング信号発生回路、３２…ロジック回路、３４…
時分割多重化回路、３４−１〜３４−４…第１のスイッ
チ回路、４０…Ｖドライバ、４０−１〜４０−６…ドラ
イバ、４２…多重分離回路、４４−１〜４４−４…第２
のスイッチ回路、４６−１〜４６−４…ラッチ回路、４
８−１〜４８−４…第３のスイッチ回路
タイミング信号発生回路、３２…ロジック回路、３４…
時分割多重化回路、３４−１〜３４−４…第１のスイッ
チ回路、４０…Ｖドライバ、４０−１〜４０−６…ドラ
イバ、４２…多重分離回路、４４−１〜４４−４…第２
のスイッチ回路、４６−１〜４６−４…ラッチ回路、４
８−１〜４８−４…第３のスイッチ回路
Claims (7)
- 【請求項１】 第１のタイミング信号群及び第２のタイ
ミング信号群を出力するタイミング信号発生手段と、前
記第１のタイミング信号群及び第２のタイミング信号群
に基づいてそれぞれ読出パルス及び垂直転送パルスを生
成し、該読出パルス及び垂直転送パルスを固体撮像素子
に出力する垂直駆動手段とを有し、前記読出パルスによ
り前記固体撮像素子の受光部に蓄積された電荷を垂直転
送路に読み出し、前記垂直転送パルスにより前記垂直転
送路に読み出された電荷を水平転送路に向かって転送す
るＣＣＤ電荷転送用駆動装置において、 前記タイミング信号発生手段は、前記第１のタイミング
信号群と第２のタイミング信号群とを時分割して前記垂
直駆動手段との間に設けられた共通の信号線に送出する
時分割多重化手段を有し、 前記垂直駆動手段は、前記共通の信号線を介して受入す
る時分割多重化された前記第１のタイミング信号群と第
２のタイミング信号群とを分離する多重分離手段を有す
ることを特徴とするＣＣＤ電荷転送用駆動装置。 - 【請求項２】 前記時分割多重化手段は、前記固体撮像
素子の受光部に蓄積された電荷を垂直転送路に読み出す
所定の期間に前記第１のタイミング信号群を出力し、前
記所定の期間外に前記第２のタイミング信号群を出力す
る第１のスイッチ手段からなることを特徴とする請求項
１のＣＣＤ電荷転送用駆動装置。 - 【請求項３】 前記第１のスイッチ手段は、前記第１の
タイミング信号群に基づいて切替制御されることを特徴
とする請求項２のＣＣＤ電荷転送用駆動装置。 - 【請求項４】 前記多重分離手段は、前記固体撮像素子
の受光部に蓄積された電荷を垂直転送路に読み出す所定
の期間に前記時分割多重化手段から入力するタイミング
信号群を前記第１のタイミング信号群とし、前記所定の
期間外に前記時分割多重化手段から入力するタイミング
信号群を前記第２のタイミング信号群として分離して出
力する第２のスイッチ手段を有することを特徴とする請
求項１乃至３のいずれかに記載のＣＣＤ電荷転送用駆動
装置。 - 【請求項５】 前記第２のスイッチ手段は、前記第１の
タイミング信号群に基づいて切替制御されることを特徴
とする請求項４のＣＣＤ電荷転送用駆動装置。 - 【請求項６】 前記多重分離手段は、前記第２のスイッ
チ手段から前記第１のタイミング信号群が切替出力され
ている期間、該第１のタイミング信号群への切替出力直
前の前記第２のタイミング信号群の出力を保持するラッ
チ手段を有することを特徴とする請求項１乃至５のいず
れかに記載のＣＣＤ電荷転送用駆動装置。 - 【請求項７】 前記多重分離手段は、前記第２のスイッ
チ手段から出力される第１のタイミング信号群と、前記
固体撮像素子の受光部に蓄積された電荷を垂直転送路に
読み出さないときの前記第１のタイミング信号群の出力
状態を示す所定の信号群のうちのいずれか一方を切替出
力する第３のスイッチ手段を有し、 前記第３のスイッチ手段は、前記第２のスイッチ手段か
ら第１のタイミング信号群が出力されていない期間、前
記所定の信号群を切替出力することを特徴とする請求項
１乃至７のいずれかに記載のＣＣＤ電荷転送用駆動装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189845A JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ｃｃｄ電荷転送用駆動装置 |
| US10/176,047 US7053950B2 (en) | 2001-06-22 | 2002-06-21 | Drive unit for transferring CCD charge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001189845A JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ｃｃｄ電荷転送用駆動装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003008995A true JP2003008995A (ja) | 2003-01-10 |
| JP2003008995A5 JP2003008995A5 (ja) | 2006-03-16 |
| JP4314755B2 JP4314755B2 (ja) | 2009-08-19 |
Family
ID=19028704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001189845A Expired - Fee Related JP4314755B2 (ja) | 2001-06-22 | 2001-06-22 | Ｃｃｄ電荷転送用駆動装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7053950B2 (ja) |
| JP (1) | JP4314755B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007015401A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| US8325647B2 (en) | 2009-03-31 | 2012-12-04 | Panasonic Corporation | Time-division multiplexer and signal transmission apparatus |
| US8633988B2 (en) | 2009-08-19 | 2014-01-21 | Art Analog Japan Limited | Image pickup device control signal generating apparatus and method using shift registers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929584B2 (ja) * | 2004-11-04 | 2012-05-09 | ソニー株式会社 | 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0505117B1 (en) * | 1991-03-16 | 1998-07-08 | Kabushiki Kaisha Toshiba | Color imaging method with integration time control |
| US5422670A (en) * | 1992-08-31 | 1995-06-06 | Sony Corporation | Control circuit for a solid state imaging device which allows a high speed object to be detected |
| US5696553A (en) * | 1992-09-25 | 1997-12-09 | Bristol-Myers Squibb Co. | Remote imager video camera cable compensation circuitry |
| JP3822919B2 (ja) * | 1994-05-27 | 2006-09-20 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| FR2749468B1 (fr) * | 1996-05-29 | 1998-08-14 | Sgs Thomson Microelectronics | Systeme de conversion de signaux de television numeriques avec insertion de menus interactifs |
| JP3800673B2 (ja) * | 1996-06-24 | 2006-07-26 | ソニー株式会社 | 固体撮像装置およびその駆動方法 |
| JPH1042176A (ja) * | 1996-07-25 | 1998-02-13 | Canon Inc | 撮像装置 |
| JP3906496B2 (ja) * | 1996-08-02 | 2007-04-18 | ソニー株式会社 | 固体撮像装置およびその駆動方法、並びにカメラ |
| JPH10322298A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
| JP4307602B2 (ja) * | 1998-11-24 | 2009-08-05 | オリンパス株式会社 | 撮像装置及び撮像装置の動作モード設定方法 |
| JP4228167B2 (ja) | 2000-08-16 | 2009-02-25 | 富士フイルム株式会社 | Ｃｃｄ電荷転送用駆動回路 |
-
2001
- 2001-06-22 JP JP2001189845A patent/JP4314755B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-21 US US10/176,047 patent/US7053950B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007015401A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2007043482A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4614843B2 (ja) * | 2005-08-03 | 2011-01-19 | パナソニック株式会社 | 固体撮像装置 |
| US8325647B2 (en) | 2009-03-31 | 2012-12-04 | Panasonic Corporation | Time-division multiplexer and signal transmission apparatus |
| US8633988B2 (en) | 2009-08-19 | 2014-01-21 | Art Analog Japan Limited | Image pickup device control signal generating apparatus and method using shift registers |
Also Published As
| Publication number | Publication date |
|---|---|
| US7053950B2 (en) | 2006-05-30 |
| US20020196356A1 (en) | 2002-12-26 |
| JP4314755B2 (ja) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5998779A (en) | Photoelectric conversion apparatus | |
| CN101010944A (zh) | 摄像装置及摄像结果的输出方法 | |
| JP4404241B2 (ja) | 固体撮像装置およびその出力方法 | |
| US6803952B1 (en) | Signal readout circuit of an amplification type solid-state imaging device | |
| WO2008018363A1 (fr) | dispositif d'entraînement de capteur d'image | |
| KR870005542A (ko) | 비데오 카메라장치 | |
| EP0909086B1 (en) | Image sensor with photosensor chips and output circuit on a single mounting substrate | |
| JP4314755B2 (ja) | Ｃｃｄ電荷転送用駆動装置 | |
| US4866528A (en) | Image pickup apparatus providing lessened flicker in electronic still cameras and the like | |
| JP3545230B2 (ja) | 撮像装置およびそれを備えるディジタルカメラ | |
| US20030146996A1 (en) | Imaging apparatus | |
| KR100305334B1 (ko) | 클럭신호위상이스위칭되는촬상장치의신호전하전송방법 | |
| JP3583942B2 (ja) | 信号処理装置 | |
| JPH06339077A (ja) | 固体撮像装置 | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| JP2517544B2 (ja) | 撮像装置 | |
| JP4277310B2 (ja) | タイミング信号発生装置及び撮像装置 | |
| JP3182303B2 (ja) | 固体撮像素子及びこれを用いた撮像装置 | |
| JP3003760B2 (ja) | 撮像装置 | |
| JP3036494B2 (ja) | 固体撮像素子 | |
| JP2825489B2 (ja) | タイミングパルス発生回路 | |
| SU1665543A1 (ru) | Устройство дл формировани видеосигнала изображени | |
| JPH07322144A (ja) | 撮像装置 | |
| JPH06291934A (ja) | イメージセンサ | |
| JP2000299762A (ja) | イメージセンサユニット及びそれを用いた画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |