以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
先ず、本発明に係る固体撮像装置の第1実施形態について説明する。図1は、第1実施形態に係る固体撮像装置1の概略構成図である。この図に示される固体撮像装置1は、APS方式のものであって、受光部11、第1ホールド部21、第2ホールド部22、出力選択部31、AD変換部40、バイアス部50および制御部61を備える。これらは共通の基板上にモノリシックに形成されているのが好適であり、その場合の基板上の配置の一例は図示のとおりである。
受光部11は、M行N列に2次元配列されたAPS方式の画素部P1,1〜PM,Nを含む。各画素部Pm,nは、入射光量に応じた量の電荷を発生するフォトダイオードを有している。ここで、M,Nは2以上の整数であり、mは1以上M以下の任意の整数であり、nは1以上N以下の任意の整数である。
第1ホールド部21は、受光部11における何れかの第m行のN個の画素部Pm,1〜Pm,Nそれぞれのフォトダイオードで発生した電荷の量に応じた電圧値を入力し、これらを電圧値V1m,1〜V1m,Nとして保持し出力する。同様に、第2ホールド部22は、受光部11における何れかの第m行のN個の画素部Pm,1〜Pm,Nそれぞれのフォトダイオードで発生した電荷の量に応じた電圧値を入力し、これらを電圧値V2m,1〜V2m,Nとして保持し出力する。
出力選択部31は、第1ホールド部21から出力されるN個の電圧値V1m,1〜V1m,Nを入力するとともに、第2ホールド部22から出力されるN個の電圧値V2m,1〜V2m,Nをも入力する。そして、出力選択部31は、電圧値V1m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力するとともに、電圧値V1m,nが基準電圧値Vsat未満であるときには電圧値V1m,nを選択的に出力し、そうでないときには電圧値V2m,nを選択的に出力する。
AD変換部40は、出力選択部31から出力された電圧値を入力し、この電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。バイアス部50は、受光部11、出力選択部31およびAD変換部40それぞれに対して、基準電圧を供給する。制御部61は、外部から入力されるCLK信号およびST信号に基づいて、受光部11,第1ホールド部21,第2ホールド部22,出力選択部31およびAD変換部40それぞれの動作を制御するための制御信号を生成して出力するものであり、シフトレジスタ等の論理回路を含む。
図2は、第1実施形態に係る固体撮像装置1に含まれる受光部11,第1ホールド部21および第2ホールド部22の構成図である。受光部11には、共通の構成を有するM×N個の画素部P1,1〜PM,Nが2次元配列されており、第m行第n列に画素部Pm,nが位置している。第1ホールド部21はN個のホールド回路H1,1〜H1,Nを含む。また、第2ホールド部22はN個のホールド回路H2,1〜H2,Nを含む。N個のホールド回路H1,1〜H1,NおよびN個のホールド回路H2,1〜H2,Nは共通の構成を有する。
受光部11に含まれる第n列のM個の画素部P1,n〜PM,nそれぞれの出力端、第1ホールド部21に含まれるホールド回路H1,nの入力端、および、第2ホールド部22に含まれるホールド回路H2,nの入力端は、共通の配線Vline(n)により接続されている。第1ホールド部21に含まれるN個のホールド回路H1,1〜H1,Nそれぞれの出力端は共通の配線により接続されている。また、第2ホールド部22に含まれるN個のホールド回路H2,1〜H2,Nそれぞれの出力端は共通の配線により接続されている。
図3は、第1実施形態に係る固体撮像装置1に含まれる画素部Pm,n,ホールド回路H1,nおよびホールド回路H2,nの回路図である。APS方式の各画素部Pm,nは、フォトダイオードPDおよび4つのトランジスタT1〜T4を含む。この図に示されるように、トランジスタT1,トランジスタT2およびフォトダイオードPDは順に直列的に接続されていて、バイアス部50から供給される基準電圧Vb1がトランジスタT1のドレイン端子に入力され、フォトダイオードPDのアノ−ド端子が接地されている。トランジスタT3およびトランジスタT4は直列的に接続されていて、バイアス部50から供給される基準電圧Vb2がトランジスタT3のドレイン端子に入力され、トランジスタT4のソース端子が配線Vline(n)に接続されている。トランジスタT1とトランジスタT2との接続点がトランジスタT3のゲート端子に接続されている。また、配線Vline(n)には定電流源が接続されている。
制御部61から供給されるVreset(m)信号がトランジスタT1のゲート端子に入力され、制御部61から供給されるVtrans(m)信号がトランジスタT2のゲート端子に入力され、制御部61から供給されるVaddress(m)信号がトランジスタT4のゲート端子に入力される。これらVreset(m)信号,Vtrans(m)信号およびVaddress(m)信号は、第m行のN個の画素部Pm,1〜Pm,Nに対して共通に入力される。Vreset(m)信号およびVtrans(m)信号がハイレベルであるとき、フォトダイオードPDの接合容量部が放電される。放電された状態において、更にVaddress(m)信号をハイレベルにすると、画素部Pm,nから配線Vline(n)へノイズ成分が出力される。Vreset(m)信号がローレベルであって、Vtrans(m)信号およびVaddress(m)信号がハイレベルであるとき、フォトダイオードPDの接合容量部に蓄積されている電荷の量に応じた電圧値が配線Vline(n)へ信号成分として出力される。
第1ホールド部21に含まれる各ホールド回路H1,nは、2つの容量素子C1,C2、および、4つのスイッチSW11,SW12,SW21,SW22、を含む。このホールド回路H1,nでは、スイッチSW11およびスイッチSW12は、直列的に接続されて配線Vline(n)と配線Hline_s1との間に設けられ、容量素子C1の一端は、スイッチSW11とスイッチSW12との間の接続点に接続され、容量素子C1の他端は接地されている。また、スイッチSW21およびスイッチSW22は、直列的に接続されて配線Vline(n)と配線Hline_n1との間に設けられ、容量素子C2の一端は、スイッチSW21とスイッチSW22との間の接続点に接続され、容量素子C2の他端は接地されている。
このホールド回路H1,nでは、スイッチSW11は、制御部61から供給されるset_s1信号のレベルに応じて開閉する。スイッチSW21は、制御部61から供給されるset_n1信号のレベルに応じて開閉する。set_s1信号およびset_n1信号は、第1ホールド部21に含まれるN個のホールド回路H1,1〜H1,Nに対して共通に入力される。スイッチSW12,SW22は、制御部61から供給されるhshiht(n)信号のレベルに応じて開閉する。
このホールド回路H1,nでは、set_n1信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていたノイズ成分が、それ以降、容量素子C2により電圧値out_n1(n)として保持される。set_s1信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていた信号成分が、それ以降、容量素子C1により電圧値out_s1(n)として保持される。そして、hshiht(n)信号がハイレベルになると、容量素子C1により保持されていた電圧値out_s1(n)が配線Hline_s1へ出力され、容量素子C2により保持されていた電圧値out_n1(n)が配線Hline_n1へ出力される。これら電圧値out_s1(n)と電圧値out_n1(n)との差が、画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値V1m,nを表す。
第2ホールド部22に含まれる各ホールド回路H2,nは、2つの容量素子C1,C2、および、4つのスイッチSW11,SW12,SW21,SW22、を含む。このホールド回路H2,nでは、スイッチSW11およびスイッチSW12は、直列的に接続されて配線Vline(n)と配線Hline_s2との間に設けられ、容量素子C1の一端は、スイッチSW11とスイッチSW12との間の接続点に接続され、容量素子C1の他端は接地されている。また、スイッチSW21およびスイッチSW22は、直列的に接続されて配線Vline(n)と配線Hline_n2との間に設けられ、容量素子C2の一端は、スイッチSW21とスイッチSW22との間の接続点に接続され、容量素子C2の他端は接地されている。
このホールド回路H2,nでは、スイッチSW11は、制御部61から供給されるset_s2信号のレベルに応じて開閉する。スイッチSW21は、制御部61から供給されるset_n2信号のレベルに応じて開閉する。set_s2信号およびset_n2信号は、第2ホールド部22に含まれるN個のホールド回路H2,1〜H2,Nに対して共通に入力される。スイッチSW12,SW22は、制御部61から供給されるhshiht(n)信号のレベルに応じて開閉する。
このホールド回路H2,nでは、set_n2信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていたノイズ成分が、それ以降、容量素子C2により電圧値out_n2(n)として保持される。set_s2信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていた信号成分が、それ以降、容量素子C1により電圧値out_s2(n)として保持される。そして、hshiht(n)信号がハイレベルになると、容量素子C1により保持されていた電圧値out_s2(n)が配線Hline_s2へ出力され、容量素子C2により保持されていた電圧値out_n2(n)が配線Hline_n2へ出力される。これら電圧値out_s2(n)と電圧値out_n2(n)との差が、画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値V2m,nを表す。
図4は、第1実施形態に係る固体撮像装置1に含まれる出力選択部31の構成図である。この出力選択部31は、差演算回路311、差演算回路312、比較回路313、ラッチ回路314、論理反転回路315、スイッチSW30〜SW32およびスイッチSW40〜SW42を含む。
差演算回路311の第1入力端子は、バッファアンプを介して配線Hline_s1と接続されていて、ホールド回路H1,nから配線Hline_s1へ出力される電圧値out_s1(n)を入力する。差演算回路311の第2入力端子は、バッファアンプを介して配線Hline_n1と接続されていて、ホールド回路H1,nから配線Hline_n1へ出力される電圧値out_n1(n)を入力する。そして、差演算回路311は、これら電圧値out_s1(n)と電圧値out_n1(n)との差を表す電圧値V1m,nを出力する。
差演算回路312の第1入力端子は、バッファアンプを介して配線Hline_s2と接続されていて、ホールド回路H2,nから配線Hline_s2へ出力される電圧値out_s2(n)を入力する。差演算回路312の第2入力端子は、バッファアンプを介して配線Hline_n2と接続されていて、ホールド回路H2,nから配線Hline_n2へ出力される電圧値out_n2(n)を入力する。そして、差演算回路312は、これら電圧値out_s2(n)と電圧値out_n2(n)との差を表す電圧値V2m,nを出力する。
配線Hline_s1はスイッチSW31を介して接地され、このスイッチSW31が閉じることで差演算回路311の第1入力端子への入力電圧値が初期化される。配線Hline_n1はスイッチSW32を介して接地され、このスイッチSW32が閉じることで差演算回路311の第2入力端子への入力電圧値が初期化される。配線Hline_s2はスイッチSW41を介して接地され、このスイッチSW41が閉じることで差演算回路312の第1入力端子への入力電圧値が初期化される。配線Hline_n2はスイッチSW42を介して接地され、このスイッチSW42が閉じることで差演算回路312の第2入力端子への入力電圧値が初期化される。これらのスイッチSW31,SW32,SW41,SW42それぞれの開閉動作は、制御部61から供給されるhreset信号により制御される。
比較回路313は、差演算回路311から出力される電圧値V1m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力する。ラッチ回路314は、比較回路313から出力されるmode_out信号を入力し、そのmode_out信号を一定期間に亘って保持して出力する。論理反転回路315は、ラッチ回路314から出力されるmode_out信号を入力して論理反転し、その反転後の信号を出力する。
スイッチSW30は、一端が差演算回路311の出力端に接続されていて、ラッチ回路314から出力されるmode_out信号に基づいて開閉動作する。スイッチSW40は、一端が差演算回路312の出力端に接続されていて、論理反転回路315から出力される信号(mode_out信号の反転信号)に基づいて開閉動作する。スイッチSW30およびスイッチSW40のうち一方が開状態であるときには他方が閉状態であり、スイッチSW30の他端とスイッチSW40の他端とは互いに接続されていて、その接続点から出力されるvideo_a信号は、電圧値V1m,nおよび電圧値V2m,nの何れか一方となる。
したがって、この出力選択部31から出力されるvideo_a信号は、電圧値V1m,nが基準電圧値Vsat未満であるときには電圧値V1m,nとなり、そうでないときには電圧値V2m,nとなる。ここで、基準電圧値Vsatは、電圧値V1m,nが飽和しているか否かを比較回路313において判定できるよう適切な値に設定される。AD変換部40は、出力選択部31から出力されるvideo_a信号を入力して、この信号の電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。
図5は、出力選択部31に含まれる差演算回路311,312の回路図である。差演算回路311,312は、共通の構成を有しており、差動アンプAおよび抵抗器R1〜R4を含む。差動アンプAの反転入力端子は、抵抗器R1を介して電圧値v1を入力し、抵抗器R2を介して差動アンプAの出力端子と接続されている。差動アンプAの非反転入力端子は、抵抗器R3を介して電圧値v2を入力し、抵抗器R4を介して接地されている。抵抗器R1〜R4それぞれの抵抗値が等しいとき、差動アンプAの出力端子から出力される電圧値vdは、入力した2つの電圧値v1と電圧値v2との差となる。
次に、第1実施形態に係る固体撮像装置1の動作について説明する。図6は、第1実施形態に係る固体撮像装置1における各信号のレベル変化を説明するタイミングチャートである。このタイミングチャートに示される各信号を上から順に説明すると以下のとおりである。
CLK信号は、外部から制御部61に入力される信号であって、固体撮像装置1全体を動作させるマスタークロック信号である。ST信号は、外部から制御部61に入力される信号であって、読み出し開始を指示するマスタースタート信号である。Vst信号は、制御部61で作成される信号であって、受光部11の第1行〜第M行を順次に選択する動作の開始を指示するスタート信号である。Vclk信号は、制御部61で作成される信号であって、受光部11の各行を順次に選択することを指示するクロック信号であり、これに基づいてVshift信号が変化する。
Vreset信号は、制御部61で作成される信号であって、Vshift信号で選択された行の画素部のリセットを指示する信号である。Vtrans信号は、制御部61で作成される信号であって、Vshift信号で選択された行の画素部の画素データ転送を指示する信号である。Vaddress信号は、制御部61で作成される信号であって、Vshift信号で選択された行の画素部の画素データ読み出しを指示する信号である。Vshift信号は、Vclk信号およびVst信号に基づいて制御部61で作成される信号であって、受光部11の行の選択を指示する信号である。
set_n1信号は、制御部61で作成される信号であって、画素部から出力される長期間蓄積データ(ノイズ成分)を第1ホールド回路21に保持することを指示する信号である。set_s1信号は、制御部61で作成される信号であって、画素部から出力される長期間蓄積データ(信号成分)を第1ホールド回路21に保持することを指示する信号である。set_n2信号は、制御部61で作成される信号であって、画素部から出力される短期間蓄積データ(ノイズ成分)を第2ホールド回路22に保持することを指示する信号である。set_s2信号は、制御部61で作成される信号であって、画素部から出力される短期間蓄積データ(信号成分)を第2ホールド回路22に保持することを指示する信号である。
Hst信号は、制御部61で作成される信号であって、第1ホールド回路21および第2ホールド回路22それぞれからのデータ読出の開始を指示するスタート信号である。Hclk信号は、制御部61で作成される信号であって、第1ホールド回路21および第2ホールド回路22それぞれからのデータの順次読出を指示するクロック信号である。Hshift信号は、Hclk信号およびHst信号に基づいて制御部61で作成される信号であって、第1ホールド回路21および第2ホールド回路22それぞれからのデータ読出を指示する信号である。video_a信号は、出力選択部31から出力される信号であって、画素部に含まれるフォトダイオードへの入射光量に応じた値である。
図7は、第1実施形態に係る固体撮像装置1の動作を説明するタイミングチャートである。この図は、受光部11の各画素部のフォトダイオードにおける電荷蓄積のタイミング、受光部11から出力される電圧値が第1ホールド部21および第2ホールド部22それぞれにより保持されるタイミング、および、第1ホールド部21および第2ホールド部22それぞれにより保持された電圧値が出力選択部31へ出力されるタイミング、を示している。なお、この動作は、図6に示したような制御部61から出力される各制御信号に基づいて行われる。また、ここでは、図示の簡便の為に、M値を4とし、N値を4としている。
このタイミングチャートには、上から順に、第1行の画素部P1,1〜P1,4それぞれのフォトダイオードにおける電荷蓄積動作、第2行の画素部P2,1〜P2,4それぞれのフォトダイオードにおける電荷蓄積動作、第3行の画素部P3,1〜P3,4それぞれのフォトダイオードにおける電荷蓄積動作、第4行の画素部P4,1〜P4,4それぞれのフォトダイオードにおける電荷蓄積動作、第1ホールド部21に含まれるホールド回路H1,1〜H1,4それぞれによる電圧値保持動作、第2ホールド部22に含まれるホールド回路H2,1〜H2,4それぞれによる電圧値保持動作、ならびに、出力選択部31からのvideo_a信号出力動作、が示されている。
受光部11において、各行のN個の画素部は同一タイミングで動作するが、行間では一定時間づつ異なるタイミングで動作する。そして、受光部11における第1行〜第M行それぞれについて順次に以下のような動作が行われる。
第m行の各画素部Pm,nのフォトダイオードは、第1期間T1に亘る光入射に応じた電荷蓄積動作、第1期間T1の後の初期化動作、第2期間T2に亘る光入射に応じた電荷蓄積動作、および、第2期間T2の後の初期化動作、を繰り返し行う。ただし、第1期間T1より第2期間T2が短い。図7の上方に示したT1,T2は第1行の各画素部P1,n(n=1〜4)のものを示している。
第1期間T1に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値は、配線Vline(n)を経て第1ホールド部21に入力されて、電圧値V1m,nとして第1ホールド部21のホールド回路H1,nにより保持される。このとき、ホールド回路H1,nには信号成分out_s1(n)およびノイズ成分out_n1(n)が保持されて、これら信号成分out_s1(n)とノイズ成分out_n1(n)との差が電圧値V1m,nを表す。この第1期間T1の後に第m行の各画素部Pm,nは初期化される、
この初期化の後に、第1期間T1より短い第2期間T2に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値は、配線Vline(n)を経て第2ホールド部22に入力されて、電圧値V2m,nとして第2ホールド部22のホールド回路H2,nにより保持される。このとき、ホールド回路H2,nには信号成分out_s2(n)およびノイズ成分out_n2(n)が保持されて、これら信号成分out_s2(n)とノイズ成分out_n2(n)との差が電圧値V2m,nを表す。この第2期間T2の後に第m行の各画素部Pm,nは初期化される、
第1ホールド部21により保持された電圧値V1m,nは、配線Hline_s1,Hline_n1を経て出力選択部31に入力される。第2ホールド部22により保持された電圧値V2m,nは、配線Hline_s2,Hline_n2を経て出力選択部31に入力される。出力選択部31には、先ず電圧値V1m,1および電圧値V2m,1が入力され、次に電圧値V1m,2および電圧値V2m,2が入力され、更に次に電圧値V1m,3および電圧値V2m,3が入力され、・・・というように、第1列から第N列へ順に電圧値V1m,n,V2m,nが入力される。そして、電圧値V1m,nまたは電圧値V2m,nが出力選択部31から選択的に出力される。
出力選択部31から出力されるvideo_a信号の値は、電圧値V1m,nが基準電圧値Vsat未満であるとき(すなわち、電圧値V1m,nが飽和していないとき)電圧値V1m,nとなり、そうでないときには電圧値V2m,nとなる。前述したように、電圧値V1m,nは、比較的長い第1期間T1に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値であり、電圧値V2m,nは、比較的短い第2期間T2に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値である。
光入射強度が比較的小さい場合には、電荷蓄積時間が比較的長くても、電圧値V1m,nが飽和しないので、この電圧値V1m,nが選択される。光入射強度が比較的大きい場合には、電圧値V1m,nが飽和するので、電圧値V2m,nが選択される。したがって、この固体撮像装置1は、複数の画素部それぞれについてダイナミックレンジが拡大される。また、この固体撮像装置1は、フレームメモリを必要とせず、小規模の回路を追加しただけであるので、小型化が可能で安価なものとすることができる。
また、この固体撮像装置1では、比較的長い第1期間T1に亘って電荷蓄積をした後に比較的短い第2期間T2に亘って電荷蓄積をすることにより、第1ホールド部21および第2ホールド部22それぞれの電圧値保持タイミングの差が小さい。また、その後、出力選択部31による処理が完了するまでに、第1ホールド部21および第2ホールド部22それぞれが電圧値を保持しておく時間が短い。したがって、この点でも、追加回路の規模が小さくて済む。
(第2実施形態)
次に、本発明に係る固体撮像装置の第2実施形態について説明する。図8は、第2実施形態に係る固体撮像装置2の概略構成図である。この図に示される固体撮像装置2は、APS方式のものであって、受光部11、第1ホールド部21、第2ホールド部22、第3ホールド部23、出力選択部32、AD変換部40、バイアス部50および制御部62を備える。これらは共通の基板上にモノリシックに形成されているのが好適であり、その場合の基板上の配置の一例は図示のとおりである。
前の第1実施形態に係る固体撮像装置1の構成と比較すると、この第2実施形態に係る固体撮像装置2は、第3ホールド部23を更に備える点、出力選択部31に替えて出力選択部32を備える点、および、制御部61に替えて制御部62を備える点、で相違する。
第3ホールド部23は、第1ホールド部21および第2ホールド部22それぞれと同様の構成を有しており、受光部11における何れかの第m行のN個の画素部Pm,1〜Pm,Nそれぞれのフォトダイオードで発生した電荷の量に応じた電圧値を入力し、これらを電圧値V3m,1〜V3m,Nとして保持し出力する。
出力選択部32は、第1ホールド部21から出力されるN個の電圧値V1m,1〜V1m,Nを入力し、第2ホールド部22から出力されるN個の電圧値V2m,1〜V2m,Nを入力し、また、第3ホールド部23から出力されるN個の電圧値V3m,1〜V3m,Nをも入力する。そして、出力選択部32は、電圧値V1m,nまたは電圧値V2m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力するとともに、電圧値V1m,nまたは電圧値V2m,nが基準電圧値Vsat未満であるときには電圧値V1m,nまたは電圧値V2m,nを選択的に出力し、そうでないときには電圧値V3m,nを選択的に出力する。
AD変換部40は、出力選択部32から出力された電圧値を入力し、この電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。バイアス部50は、受光部11、出力選択部32およびAD変換部40それぞれに対して、基準電圧を供給する。制御部62は、外部から入力されるCLK信号およびST信号に基づいて、受光部11,第1ホールド部21,第2ホールド部22,第3ホールド部23,出力選択部32およびAD変換部40それぞれの動作を制御するための制御信号を生成して出力するものであり、シフトレジスタ等の論理回路を含む。
図9は、第2実施形態に係る固体撮像装置2に含まれる受光部11,第1ホールド部21,第2ホールド部22および第3ホールド部23の構成図である。受光部11には、共通の構成を有するM×N個の画素部P1,1〜PM,Nが2次元配列されており、第m行第n列に画素部Pm,nが位置している。第1ホールド部21はN個のホールド回路H1,1〜H1,Nを含む。第2ホールド部22はN個のホールド回路H2,1〜H2,Nを含む。また、第3ホールド部23はN個のホールド回路H3,1〜H3,Nを含む。N個のホールド回路H1,1〜H1,N,N個のホールド回路H2,1〜H2,NおよびN個のホールド回路H3,1〜H3,Nは共通の構成を有する。
受光部11に含まれる第n列のM個の画素部P1,n〜PM,nそれぞれの出力端、第1ホールド部21に含まれるホールド回路H1,nの入力端、第2ホールド部22に含まれるホールド回路H2,nの入力端、および、第3ホールド部23に含まれるホールド回路H3,nの入力端は、共通の配線Vline(n)により接続されている。第1ホールド部21に含まれるN個のホールド回路H1,1〜H1,Nそれぞれの出力端は共通の配線により接続されている。第2ホールド部22に含まれるN個のホールド回路H2,1〜H2,Nそれぞれの出力端は共通の配線により接続されている。また、第3ホールド部23に含まれるN個のホールド回路H3,1〜H3,Nそれぞれの出力端は共通の配線により接続されている。
図10は、第2実施形態に係る固体撮像装置2に含まれる画素部Pm,n,ホールド回路H1,n,ホールド回路H2,nおよびホールド回路H3,nの回路図である。各画素部Pm,n,第1ホールド部21に含まれる各ホールド回路H1,n,および、第2ホールド部22に含まれる各ホールド回路H2,nそれぞれは、図3中に示された構成と同様のものである。
第3ホールド部23に含まれる各ホールド回路H3,nは、2つの容量素子C1,C2、および、4つのスイッチSW11,SW12,SW21,SW22、を含む。このホールド回路H3,nでは、スイッチSW11およびスイッチSW12は、直列的に接続されて配線Vline(n)と配線Hline_s3との間に設けられ、容量素子C1の一端は、スイッチSW11とスイッチSW12との間の接続点に接続され、容量素子C1の他端は接地されている。また、スイッチSW21およびスイッチSW22は、直列的に接続されて配線Vline(n)と配線Hline_n3との間に設けられ、容量素子C2の一端は、スイッチSW21とスイッチSW22との間の接続点に接続され、容量素子C2の他端は接地されている。
このホールド回路H3,nでは、スイッチSW11は、制御部62から供給されるset_s3信号のレベルに応じて開閉する。スイッチSW21は、制御部62から供給されるset_n3信号のレベルに応じて開閉する。set_s3信号およびset_n3信号は、第3ホールド部23に含まれるN個のホールド回路H3,1〜H3,Nに対して共通に入力される。スイッチSW12,SW22は、制御部62から供給されるhshiht(n)信号のレベルに応じて開閉する。
このホールド回路H3,nでは、set_n3信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていたノイズ成分が、それ以降、容量素子C2により電圧値out_n3(n)として保持される。set_s3信号がハイレベルからローレベルに転じるときに画素部Pm,nから配線Vline(n)へ出力されていた信号成分が、それ以降、容量素子C1により電圧値out_s3(n)として保持される。そして、hshiht(n)信号がハイレベルになると、容量素子C1により保持されていた電圧値out_s3(n)が配線Hline_s3へ出力され、容量素子C2により保持されていた電圧値out_n3(n)が配線Hline_n3へ出力される。これら電圧値out_s3(n)と電圧値out_n3(n)との差が、画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値V3m,nを表す。
図11は、第2実施形態に係る固体撮像装置2に含まれる出力選択部32の構成図である。この出力選択部32は、差演算回路311、差演算回路312、比較回路313、ラッチ回路314、論理反転回路315、スイッチSW30〜SW34、スイッチSW41〜SW44およびスイッチSW50〜SW52を含む。
差演算回路311の第1入力端子は、スイッチSW33およびバッファアンプを介して配線Hline_s1と接続されており、また、スイッチSW43およびバッファアンプを介して配線Hline_s2と接続されていて、この第1入力端子は、スイッチSW33が閉じているときには、ホールド回路H1,nから配線Hline_s1へ出力される電圧値out_s1(n)を入力し、一方、スイッチSW43が閉じているときには、ホールド回路H2,nから配線Hline_s2へ出力される電圧値out_s2(n)を入力する。
差演算回路311の第2入力端子は、スイッチSW34およびバッファアンプを介して配線Hline_n1と接続されており、また、スイッチSW44およびバッファアンプを介して配線Hline_n2と接続されている。この第2入力端子は、スイッチSW34が閉じているときには、ホールド回路H1,nから配線Hline_n1へ出力される電圧値out_n1(n)を入力し、一方、スイッチSW44が閉じているときには、ホールド回路H2,nから配線Hline_n2へ出力される電圧値out_n2(n)を入力する。
スイッチSW33およびスイッチSW34は同一タイミングで開閉動作する。また、スイッチSW43およびスイッチSW44も同一タイミングで開閉動作する。そして、スイッチSW33およびスイッチSW34の組と、スイッチSW43およびスイッチSW44の組とは、一方が開状態であるときには他方が閉状態となる。したがって、差演算回路311は、スイッチSW33およびスイッチSW34が閉じているときには、電圧値out_s1(n)と電圧値out_n1(n)との差を表す電圧値V1m,nを出力し、一方、スイッチSW43およびスイッチSW44が閉じているときには、電圧値out_s2(n)と電圧値out_n2(n)との差を表す電圧値V2m,nを出力する。
差演算回路312の第1入力端子は、バッファアンプを介して配線Hline_s3と接続されていて、ホールド回路H3,nから配線Hline_s3へ出力される電圧値out_s3(n)を入力する。差演算回路312の第2入力端子は、バッファアンプを介して配線Hline_n3と接続されていて、ホールド回路H3,nから配線Hline_n3へ出力される電圧値out_n3(n)を入力する。そして、差演算回路312は、これら電圧値out_s3(n)と電圧値out_n3(n)との差を表す電圧値V3m,nを出力する。
配線Hline_s1はスイッチSW31を介して接地され、このスイッチSW31が閉じることで差演算回路311の第1入力端子への入力電圧値が初期化される。配線Hline_n1はスイッチSW32を介して接地され、このスイッチSW32が閉じることで差演算回路311の第2入力端子への入力電圧値が初期化される。配線Hline_s2はスイッチSW41を介して接地され、このスイッチSW41が閉じることで差演算回路312の第1入力端子への入力電圧値が初期化される。配線Hline_n2はスイッチSW42を介して接地され、このスイッチSW42が閉じることで差演算回路312の第2入力端子への入力電圧値が初期化される。配線Hline_s3はスイッチSW51を介して接地され、このスイッチSW51が閉じることで差演算回路312の第1入力端子への入力電圧値が初期化される。配線Hline_n3はスイッチSW52を介して接地され、このスイッチSW52が閉じることで差演算回路312の第2入力端子への入力電圧値が初期化される。これらのスイッチSW31,SW32,SW41,SW42,SW51,SW52それぞれの開閉動作は、制御部62から供給されるhreset信号により制御される。
比較回路313は、差演算回路311から出力される電圧値V1m,nまたはV2m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力する。ラッチ回路314は、比較回路313から出力されるmode_out信号を入力し、そのmode_out信号を一定期間に亘って保持して出力する。論理反転回路315は、ラッチ回路314から出力されるmode_out信号を入力して論理反転し、その反転後の信号を出力する。
スイッチSW30は、一端が差演算回路311の出力端に接続されていて、ラッチ回路314から出力されるmode_out信号に基づいて開閉動作する。スイッチSW50は、一端が差演算回路312の出力端に接続されていて、論理反転回路315から出力される信号(mode_out信号の反転信号)に基づいて開閉動作する。スイッチSW30およびスイッチSW50のうち一方が開状態であるときには他方が閉状態であり、スイッチSW30の他端とスイッチSW50の他端とは互いに接続されていて、その接続点から出力されるvideo_a信号は、電圧値V1m,nもしくは電圧値V2m,nまたは電圧値V3m,nとなる。
したがって、この出力選択部32から出力されるvideo_a信号は、スイッチSW33およびスイッチSW34が閉じていて電圧値V1m,nが基準電圧値Vsat未満であるときには電圧値V1m,nとなり、スイッチSW43およびスイッチSW44が閉じていて電圧値V2m,nが基準電圧値Vsat未満であるときには電圧値V2m,nとなり、これらの何れでもないときには電圧値V3m,nとなる。ここで、基準電圧値Vsatは、電圧値V1m,nまたは電圧値V2m,nが飽和しているか否かを比較回路313において判定できるよう適切な値に設定される。AD変換部40は、出力選択部32から出力されるvideo_a信号を入力して、この信号の電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。
次に、第2実施形態に係る固体撮像装置2の動作について説明する。図12は、第2実施形態に係る固体撮像装置2の動作を説明するタイミングチャートである。この図は、受光部11の各画素部のフォトダイオードにおける電荷蓄積のタイミング、受光部11から出力される電圧値が第1ホールド部21,第2ホールド部22および第3ホールド部23それぞれにより保持されるタイミング、および、第1ホールド部21,第2ホールド部22および第3ホールド部23それぞれにより保持された電圧値が出力選択部32へ出力されるタイミング、を示している。なお、この動作は、制御部62から出力される各制御信号に基づいて行われる。また、ここでは、図示の簡便の為に、M値を4とし、N値を4としている。
このタイミングチャートには、上から順に、第1行の画素部P1,1〜P1,4それぞれのフォトダイオードにおける電荷蓄積動作、第2行の画素部P2,1〜P2,4それぞれのフォトダイオードにおける電荷蓄積動作、第3行の画素部P3,1〜P3,4それぞれのフォトダイオードにおける電荷蓄積動作、第4行の画素部P4,1〜P4,4それぞれのフォトダイオードにおける電荷蓄積動作、第1ホールド部21に含まれるホールド回路H1,1〜H1,4それぞれによる電圧値保持動作、第2ホールド部22に含まれるホールド回路H2,1〜H2,4それぞれによる電圧値保持動作、第3ホールド部23に含まれるホールド回路H3,1〜H3,4それぞれによる電圧値保持動作、ならびに、出力選択部32からのvideo_a信号出力動作、が示されている。
受光部11において、各行のN個の画素部は同一タイミングで動作するが、行間では一定時間づつ異なるタイミングで動作する。そして、受光部11における第1行〜第M行それぞれについて順次に以下のような動作が行われる。
第m行の各画素部Pm,nのフォトダイオードは、第1期間T1に亘る光入射に応じた電荷蓄積動作、第1期間T1の後の初期化動作、第2期間T2に亘る光入射に応じた電荷蓄積動作、および、第2期間T2の後の初期化動作、を繰り返し行う。ただし、第1期間T1より第2期間T2が短い。図12の上方に示したT1,T2は第1行の各画素部P1,n(n=1〜4)のものを示している。
第1期間T1に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値は、配線Vline(n)を経て、m値が奇数のときには第1ホールド部21に入力されて電圧値V1m,nとしてホールド回路H1,nにより保持され、m値が偶数のときには第2ホールド部22に入力されて電圧値V2m,nとしてホールド回路H2,nにより保持される。このとき、ホールド回路H1,nには信号成分out_s1(n)およびノイズ成分out_n1(n)が保持されて、これら信号成分out_s1(n)とノイズ成分out_n1(n)との差が電圧値V1m,nを表す。ホールド回路H2,nには信号成分out_s2(n)およびノイズ成分out_n2(n)が保持されて、これら信号成分out_s2(n)とノイズ成分out_n2(n)との差が電圧値V2m,nを表す。この第1期間T1の後に第m行の各画素部Pm,nは初期化される。
この初期化の後に、第1期間T1より短い第2期間T2に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値は、配線Vline(n)を経て第3ホールド部23に入力されて、電圧値V3m,nとして第3ホールド部23のホールド回路H3,nにより保持される。このとき、ホールド回路H3,nには信号成分out_s3(n)およびノイズ成分out_n3(n)が保持されて、これら信号成分out_s3(n)とノイズ成分out_n3(n)との差が電圧値V3m,nを表す。この第2期間T2の後に第m行の各画素部Pm,nは初期化される、
出力選択部32には、m値が奇数のときには、第1ホールド部21により保持された電圧値V1m,nが配線Hline_s1,Hline_n1を経て入力され、m値が偶数のときには、第2ホールド部22により保持された電圧値V2m,nが配線Hline_s2,Hline_n2を経て入力され、また、m値に拘らず、第3ホールド部23により保持された電圧値V3m,nが配線Hline_s3,Hline_n3を経て入力される。
m値が奇数のときには、出力選択部32には、先ず電圧値V1m,1および電圧値V3m,1が入力され、次に電圧値V1m,2および電圧値V3m,2が入力され、更に次に電圧値V1m,3および電圧値V3m,3が入力され、・・・というように、第1列から第N列へ順に電圧値V1m,nおよび電圧値V3m,nが入力される。m値が偶数のときには、出力選択部32には、先ず電圧値V2m,1および電圧値V3m,1が入力され、次に電圧値V2m,2および電圧値V3m,2が入力され、更に次に電圧値V2m,3および電圧値V3m,3が入力され、・・・というように、第1列から第N列へ順に電圧値V2m,nおよび電圧値V3m,nが入力される。そして、m値が奇数のときには、電圧値V1m,nまたは電圧値V3m,nが出力選択部32から選択的に出力され、m値が偶数のときには、電圧値V2m,nまたは電圧値V3m,nが出力選択部32から選択的に出力される。
出力選択部32から出力されるvideo_a信号の値は、m値が奇数であって電圧値V1m,nが基準電圧値Vsat未満であるとき(すなわち、電圧値V1m,nが飽和していないとき)電圧値V1m,nとなり、m値が偶数であって電圧値V2m,nが基準電圧値Vsat未満であるとき(すなわち、電圧値V2m,nが飽和していないとき)電圧値V2m,nとなり、これらの何れでもないときには電圧値V3m,nとなる。前述したように、電圧値V1m,nおよび電圧値V2m,nそれぞれは、比較的長い第1期間T1に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値であり、電圧値V3m,nは、比較的短い第2期間T2に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値である。
光入射強度が比較的小さい場合には、電荷蓄積時間が比較的長くても、電圧値V1m,nまたは電圧値V2m,nが飽和しないので、この電圧値V1m,nまたは電圧値V2m,nが選択される。光入射強度が比較的大きい場合には、電圧値V1m,nまたは電圧値V2m,nが飽和するので、電圧値V3m,nが選択される。したがって、この固体撮像装置2は、複数の画素部それぞれについてダイナミックレンジが拡大される。また、この固体撮像装置2は、フレームメモリを必要とせず、小規模の回路を追加しただけであるので、小型化が可能で安価なものとすることができる。
また、この固体撮像装置2では、比較的長い第1期間T1に亘って電荷蓄積をした後に比較的短い第2期間T2に亘って電荷蓄積をすることにより、第1ホールド部21および第2ホールド部22それぞれの電圧値保持タイミングの差が小さい。また、その後、出力選択部32による処理が完了するまでに、第1ホールド部21および第2ホールド部22それぞれが電圧値を保持しておく時間が短い。したがって、この点でも、追加回路の規模が小さくて済む。
さらに、この固体撮像装置2は、第1ホールド回路21と第2ホールド回路22とを交互に使用することから、例えば、第1ホールド回路21から或る行について電圧値を読み出している期間に、第2ホールド回路22により次の行について電圧値を保持することができる。これにより、或る行について出力選択部32による処理が行われている間に、次の行の第2期間の電荷蓄積が可能になる。したがって、第2実施形態の固体撮像装置2では、第1期間T1および第2期間T2それぞれの設定の自由度が高く、第1実施形態の固体撮像装置1よりも更に、フレームレートを高速にすることが可能である。
(第3実施形態)
次に、本発明に係る固体撮像装置の第3実施形態について説明する。図13は、第3実施形態に係る固体撮像装置3の概略構成図である。この図に示される固体撮像装置3は、PPS方式のものであって、受光部13、積分部20、第1ホールド部24、第2ホールド部25、出力選択部33、AD変換部40、バイアス部50および制御部63を備える。これらは共通の基板上にモノリシックに形成されているのが好適であり、その場合の基板上の配置の一例は図示のとおりである。
受光部13は、M行N列に2次元配列されたPPS方式の画素部P1,1〜PM,Nを含む。各画素部Pm,nは、入射光量に応じた量の電荷を発生するフォトダイオードを有している。ここで、M,Nは2以上の整数であり、mは1以上M以下の任意の整数であり、nは1以上N以下の任意の整数である。
積分部20は、受光部13における何れかの第m行のN個の画素部Pm,1〜Pm,Nそれぞれのフォトダイオードで発生した電荷を入力し、その電荷の量に応じた電圧値を出力する。第1ホールド部24は、積分部20から出力された電圧値を入力し、これらを電圧値V1m,1〜V1m,Nとして保持し出力する。同様に、第2ホールド部25は、積分部20から出力された電圧値を入力し、これらを電圧値V2m,1〜V2m,Nとして保持し出力する。
出力選択部33は、第1ホールド部24から出力されるN個の電圧値V1m,1〜V1m,Nを入力するとともに、第2ホールド部25から出力されるN個の電圧値V2m,1〜V2m,Nをも入力する。そして、出力選択部33は、電圧値V1m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力するとともに、電圧値V1m,nが基準電圧値Vsat未満であるときには電圧値V1m,nを選択的に出力し、そうでないときには電圧値V2m,nを選択的に出力する。
AD変換部40は、出力選択部33から出力された電圧値を入力し、この電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。バイアス部50は、積分部20、出力選択部33およびAD変換部40それぞれに対して、基準電圧を供給する。制御部63は、外部から入力されるCLK信号およびST信号に基づいて、受光部13,積分部20,第1ホールド部24,第2ホールド部25,出力選択部33およびAD変換部40それぞれの動作を制御するための制御信号を生成して出力するものであり、シフトレジスタ等の論理回路を含む。
図14は、第3実施形態に係る固体撮像装置3に含まれる受光部13,積分部20,第1ホールド部24および第2ホールド部25の構成図である。受光部13には、共通の構成を有するM×N個の画素部P1,1〜PM,Nが2次元配列されており、第m行第n列に画素部Pm,nが位置している。積分部20は、共通の構成を有するN個の積分回路I1〜INを含む。第1ホールド部24はN個のホールド回路H1,1〜H1,Nを含む。また、第2ホールド部25はN個のホールド回路H2,1〜H2,Nを含む。N個のホールド回路H1,1〜H1,NおよびN個のホールド回路H2,1〜H2,Nは共通の構成を有する。
受光部13に含まれる第n列のM個の画素部P1,n〜PM,nそれぞれの出力端、および、積分部20に含まれる積分回路Inの入力端は、共通の配線Vline(n)により接続されている。積分部20に含まれる積分回路Inの出力端は、第1ホールド部24に含まれるホールド回路H1,nの入力端、および、第2ホールド部25に含まれるホールド回路H2,nの入力端は、共通の配線により接続されている。第1ホールド部24に含まれるN個のホールド回路H1,1〜H1,Nそれぞれの出力端は共通の配線により接続されている。また、第2ホールド部25に含まれるN個のホールド回路H2,1〜H2,Nそれぞれの出力端は共通の配線により接続されている。
図15は、第3実施形態に係る固体撮像装置3に含まれる画素部Pm,n,積分回路In,ホールド回路H1,nおよびホールド回路H2,nの回路図である。PPS方式の各画素部Pm,nは、フォトダイオードPDおよびスイッチSWを含む。フォトダイオードPDのアノード端子は接地され、フォトダイオードPDのカソード端子はスイッチSWを介して配線Vline(n)に接続されている。このスイッチSWは、制御部63から供給されるVaddress(m)信号のレベルに応じて開閉して、閉じているときに、フォトダイオードPDの接合容量部に蓄積されていた電荷を配線Vline(n)に出力させる。
積分部20に含まれる各積分回路Inは、その入力端子と出力端子との間に並列的にアンプA,容量素子CおよびスイッチSWが設けられている。各積分回路Inの入力端子は、配線Vline(n)と接続されており、何れかの行の画素部Pm,nから出力される電荷を入力する。このスイッチSWは、制御部63から供給されるReset1信号のレベルに応じて開閉する。積分回路Inは、スイッチSWが閉じているときには、容量素子Cを放電して、出力端子から出力される電圧値を初期化する。一方、積分回路Inは、スイッチSWが開いているときには、入力端子に入力した電荷を容量素子Cに蓄積して、その蓄積した電荷の量に応じた電圧値を出力端子から出力する。
第1ホールド部24に含まれる各ホールド回路H1,nは、容量素子Cおよび2つのスイッチSW1,SW2を含む。このホールド回路H1,nでは、スイッチSW1およびスイッチSW2は、直列的に接続されて積分回路Inの出力端子と配線Hline_s1との間に設けられ、容量素子Cの一端は、スイッチSW1とスイッチSW2との間の接続点に接続され、容量素子Cの他端は接地されている。スイッチSW1は、制御部63から供給されるset_s1信号のレベルに応じて開閉する。set_s1信号は、第1ホールド部24に含まれるN個のホールド回路H1,1〜H1,Nに対して共通に入力される。スイッチSW2は、制御部63から供給されるhshiht(n)信号のレベルに応じて開閉する。set_s1信号がハイレベルからローレベルに転じるときに積分回路Inから出力されていた電圧値が、それ以降、容量素子Cにより電圧値out_s1(n)として保持される。そして、hshiht(n)信号がハイレベルになると、容量素子Cにより保持されていた電圧値out_s1(n)が配線Hline_s1へ出力される。この電圧値out_s1(n)が、画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値V1m,nを表す。
第2ホールド部25に含まれる各ホールド回路H2,nは、容量素子Cおよび2つのスイッチSW1,SW2を含む。このホールド回路H2,nでは、スイッチSW1およびスイッチSW2は、直列的に接続されて積分回路Inの出力端子と配線Hline_s2との間に設けられ、容量素子Cの一端は、スイッチSW1とスイッチSW2との間の接続点に接続され、容量素子Cの他端は接地されている。スイッチSW1は、制御部63から供給されるset_s2信号のレベルに応じて開閉する。set_s2信号は、第2ホールド部25に含まれるN個のホールド回路H2,1〜H2,Nに対して共通に入力される。スイッチSW2は、制御部63から供給されるhshiht(n)信号のレベルに応じて開閉する。set_s2信号がハイレベルからローレベルに転じるときに積分回路Inから出力されていた電圧値が、それ以降、容量素子Cにより電圧値out_s2(n)として保持される。そして、hshiht(n)信号がハイレベルになると、容量素子Cにより保持されていた電圧値out_s2(n)が配線Hline_s2へ出力される。この電圧値out_s2(n)が、画素部Pm,nのフォトダイオードPDで発生した電荷の量に応じた電圧値V2m,nを表す。
図16は、第3実施形態に係る固体撮像装置3に含まれる出力選択部33の構成図である。この出力選択部33は、積分回路331、積分回路332、比較回路333、ラッチ回路334、論理反転回路335、スイッチSW30およびスイッチSW40を含む。
積分回路331および積分回路332それぞれは、図15中の積分回路Inと同様の回路構成を有している。積分回路331の入力端子は、配線Hline_s1と接続されていて、ホールド回路H1,nから配線Hline_s1へ出力される電圧値out_s1(n)を入力して、電圧値V1m,nを出力する。積分回路332の入力端子は、配線Hline_s2と接続されていて、ホールド回路H2,nから配線Hline_s2へ出力される電圧値out_s2(n)を入力して、電圧値V2m,nを出力する。
比較回路333は、積分回路331から出力される電圧値V1m,nと基準電圧値Vsatとを大小比較して、その比較結果を示すmode_out信号を出力する。ラッチ回路334は、比較回路333から出力されるmode_out信号を入力し、そのmode_out信号を一定期間に亘って保持して出力する。論理反転回路335は、ラッチ回路334から出力されるmode_out信号を入力して論理反転し、その反転後の信号を出力する。
スイッチSW30は、一端が積分回路331の出力端に接続されていて、ラッチ回路334から出力されるmode_out信号に基づいて開閉動作する。スイッチSW40は、一端が積分回路332の出力端に接続されていて、論理反転回路335から出力される信号(mode_out信号の反転信号)に基づいて開閉動作する。スイッチSW30およびスイッチSW40のうち一方が開状態であるときには他方が閉状態であり、スイッチSW30の他端とスイッチSW40の他端とは互いに接続されていて、その接続点から出力されるvideo_a信号は、電圧値V1m,nおよび電圧値V2m,nの何れか一方となる。
したがって、この出力選択部33から出力されるvideo_a信号は、電圧値V1m,nが基準電圧値Vsat未満であるときには電圧値V1m,nとなり、そうでないときには電圧値V2m,nとなる。ここで、基準電圧値Vsatは、電圧値V1m,nが飽和しているか否かを比較回路333において判定できるよう適切な値に設定される。AD変換部40は、出力選択部33から出力されるvideo_a信号を入力して、この信号の電圧値(アナログ値)をデジタル値に変換して、このデジタル値video_dataを出力する。
次に、第3実施形態に係る固体撮像装置3の動作について説明する。第3実施形態に係る固体撮像装置3の動作を説明するタイミングチャートは、図7に示されたタイミングチャートと同様である。
受光部13において、各行のN個の画素部は同一タイミングで動作するが、行間では一定時間づつ異なるタイミングで動作する。そして、受光部13における第1行〜第M行それぞれについて順次に以下のような動作が行われる。
第m行の各画素部Pm,nのフォトダイオードは、第1期間T1に亘る光入射に応じた電荷蓄積動作、第1期間T1の後の初期化動作、第2期間T2に亘る光入射に応じた電荷蓄積動作、および、第2期間T2の後の初期化動作、を繰り返し行う。ただし、第1期間T1より第2期間T2が短い。
第1期間T1に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷は配線Vline(n)を経て積分回路Inに入力されて、この電荷量に応じた電圧値が積分回路Inから出力される。積分回路Inから出力された電圧値は、第1ホールド部24に入力されて、電圧値V1m,n(out_s1(n))として第1ホールド部24のホールド回路H1,nにより保持される。この第1期間T1の後に第m行の各画素部Pm,nは初期化される、
この初期化の後に、第1期間T1より短い第2期間T2に亘る光入射に応じて第m行の各画素部Pm,nのフォトダイオードで発生した電荷は配線Vline(n)を経て積分回路Inに入力されて、この電荷量に応じた電圧値が積分回路Inから出力される。積分回路Inから出力された電圧値は、第2ホールド部25に入力されて、電圧値V2m,n(out_s2(n))として第2ホールド部25のホールド回路H2,nにより保持される。この第2期間T2の後に第m行の各画素部Pm,nは初期化される、
第1ホールド部24により保持された電圧値V1m,nは、配線Hline_s1を経て出力選択部33に入力される。第2ホールド部25により保持された電圧値V2m,nは、配線Hline_s2を経て出力選択部33に入力される。出力選択部33には、先ず電圧値V1m,1および電圧値V2m,1が入力され、次に電圧値V1m,2および電圧値V2m,2が入力され、更に次に電圧値V1m,3および電圧値V2m,3が入力され、・・・というように、第1列から第N列へ順に電圧値V1m,n,V2m,nが入力される。そして、電圧値V1m,nまたは電圧値V2m,nが出力選択部33から選択的に出力される。
出力選択部33から出力されるvideo_a信号の値は、電圧値V1m,nが基準電圧値Vsat未満であるとき(すなわち、電圧値V1m,nが飽和していないとき)電圧値V1m,nとなり、そうでないときには電圧値V2m,nとなる。前述したように、電圧値V1m,nは、比較的長い第1期間T1に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値であり、電圧値V2m,nは、比較的短い第2期間T2に亘る光入射に応じて画素部Pm,nのフォトダイオードで発生した電荷の量に応じた電圧値である。
光入射強度が比較的小さい場合には、電荷蓄積時間が比較的長くでも、電圧値V1m,nが飽和しないので、この電圧値V1m,nが選択される。光入射強度が比較的大きい場合には、電圧値V1m,nが飽和するので、電圧値V2m,nが選択される。したがって、この固体撮像装置3は、複数の画素部それぞれについてダイナミックレンジが拡大される。また、この固体撮像装置3は、フレームメモリを必要とせず、小規模の回路を追加しただけであるので、小型化が可能で安価なものとすることができる。
また、この固体撮像装置3では、比較的長い第1期間T1に亘って電荷蓄積をした後に比較的短い第2期間T2に亘って電荷蓄積をすることにより、第1ホールド部24および第2ホールド部25それぞれの電圧値保持タイミングの差が小さい。また、その後、出力選択部33による処理が完了するまでに、第1ホールド部24および第2ホールド部25それぞれが電圧値を保持しておく時間が短い。したがって、この点でも、追加回路の規模が小さくて済む。
(変形例)
上記の第1実施形態に係る固体撮像装置1は2つのホールド部を備えるAPS方式のものであり、第2実施形態に係る固体撮像装置2は3つのホールド部を備えるAPS方式のものであり、第3実施形態に係る固体撮像装置3は2つのホールド部を備えるPPS方式のものであった。本発明に係る固体撮像装置は3つのホールド部を備えるPPS方式のものであってもよい。
1〜3…固体撮像装置、11,13…受光部、20…積分部、21…第1ホールド部、22…第2ホールド部、23…第3ホールド部、24…第1ホールド部、25…第2ホールド部、31〜33…出力選択部、40…AD変換部、50…バイアス部、61〜63…制御部。