JP2006064525A - 光検出装置 - Google Patents

Abstract

【課題】 高感度かつ高ダイナミックレンジで光検出をすることができる光検出装置を提供する。
【解決手段】 画素部Ｐ_ｍ,ｎは、フォトダイオードＰＤ、第１容量部Ｃ_１、第２容量部Ｃ_２およびトランジスタＴ_１〜Ｔ_６を含む。トランジスタＴ_１は、フォトダイオードＰＤで発生した電荷を第１容量部Ｃ_１へ転送する。トランジスタＴ_２は、フォトダイオードＰＤで発生した電荷を第２容量部Ｃ_２へ転送する。増幅用トランジスタＴ_３は、第１容量部Ｃ_１に蓄積されている電荷の量に応じた電圧値を出力する。トランジスタＴ_４は、増幅用トランジスタＴ_３から出力される電圧値を配線Ｌ_１,ｎへ選択的に出力する。トランジスタＴ_３およびトランジスタＴ_４は、ソースフォロワ回路を構成している。トランジスタＴ_５およびトランジスタＴ_６は、第１容量部Ｃ_１および第２容量部Ｃ_２それぞれに蓄積されている電荷を配線Ｌ_２,ｎへ選択的に出力する。
【選択図】 図３

Description

本発明は、光検出装置に関するものである。

光検出装置として、ＣＭＯＳ技術を用いたものが知られており、また、その中でもアクティブピクセル方式のものが知られている（例えば特許文献１を参照）。アクティブピクセル方式の光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むアクティブピクセル型の画素部を有していて、画素部において光入射に応じてフォトダイオードで発生した電荷を、トランジスタからなるソースフォロワ回路を経て電荷-電圧変換するものであり、高感度かつ低ノイズで光検出を行なうことができる。

画素部内においてフォトダイオードで発生した電荷を蓄積する寄生容量部の容量値をＣ_ｆとし、その電荷の量をＱとすると、電荷-電圧変換により得られる出力電圧値Ｖは「Ｖ＝Ｑ／Ｃ_ｆ」なる式で表される。この式から判るように、寄生容量部の容量値Ｃ_ｆを小さくすることで、光検出の感度を高くすることができる。

一方、出力電圧値Ｖは、使用可能な電源電圧範囲および回路系の制約により、数Ｖ程度が上限である。このことから、寄生容量部に蓄積され得る電荷の量Ｑにも上限がある。

仮に、この寄生容量部に蓄積され得る電荷の量Ｑの上限値（飽和電荷量）を大きくするには、寄生容量部の容量値Ｃ_ｆを大きくするか、または、電源電圧値を大きくすることが考えられる。しかし、寄生容量部の容量値Ｃ_ｆを大きくするには、微細ＣＭＯＳプロセスにより製造せざるを得ないことから、電源電圧値を小さくせざるを得ないこととなり、結局、飽和電荷量を大きくすることはできない。また、寄生容量部の容量値Ｃ_ｆを大きくすると、せっかくの高感度という利点が失われてしまう。
特開平１１−２７４４５４号公報

以上のように、従来の光検出装置は、高感度で光検出をすることができるものの、飽和電荷量の制約に因り、光検出のダイナミックレンジが低いという欠点を有している。

本発明は、上記問題点を解消する為になされたものであり、高感度かつ高ダイナミックレンジで光検出をすることができる光検出装置を提供することを目的とする。

本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、フォトダイオードで発生した電荷を蓄積する第１容量部および第２容量部と、フォトダイオードで発生した電荷を第１容量部へ転送する第１転送手段と、フォトダイオードで発生した電荷を第２容量部へ転送する第２転送手段と、ゲート端子が第１容量部に接続されていて第１容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、増幅用トランジスタから出力される電圧値を選択的に出力する第１出力手段と、第１容量部および第２容量部それぞれに蓄積されている電荷を選択的に出力する第２出力手段と、第１容量部および第２容量部それぞれの電荷を初期化する初期化手段と、を含む画素部と、(2) 画素部の第１出力手段により出力される電圧値を読み出して、この電圧値に応じた第１電圧値を出力する第１信号処理部と、(3) 画素部の第２出力手段により出力される電荷量を読み出して、この電荷量に応じた第２電圧値を出力する第２信号処理部と、を備えることを特徴とする。

この光検出装置では、画素部において、入射光強度に応じた量の電荷がフォトダイオードで発生すると、その電荷は、第１転送手段により転送されて第１容量部により蓄積され、或いは、第２転送手段により転送されて第２容量部により蓄積される。第１容量部に蓄積されている電荷の量に応じた電圧値が増幅用トランジスタから出力され、その電圧値は第１出力手段により画素部から選択的に出力される。第１容量部および第２容量部それぞれに蓄積されている電荷は第２出力手段により画素部から選択的に出力される。画素部の第１出力手段により出力される電圧値は、第１信号処理部により読み出されて、この電圧値に応じた第１電圧値が出力される。また、画素部の第２出力手段により出力される電荷量は、第２信号処理部により読み出されて、この電荷量に応じた第２電圧値が出力される。第１電圧値は、画素部への入射光強度を高感度で表すものである。一方、第２電圧値は、画素部への入射光強度を高ダイナミックレンジで表すものである。

本発明に係る光検出装置は、(1) 画素部が、第１容量部および第２容量部を経ること無くフォトダイオードで発生した電荷を選択的に出力する第３出力手段を更に含み、(2) 画素部の第３出力手段により出力される電荷量を読み出して、この電荷量に応じた第３電圧値を出力する第３信号処理部を更に備えるのが好適である。第２信号処理部と第３信号処理部とは共通であってもよい。この場合には、画素部のフォトダイオードで発生した電荷は、第１容量部および第２容量部を経ること無く、第３出力手段により選択的に出力される。その電荷量は第３信号処理部により読み出されて、この電荷量に応じた第３電圧値が出力される。この第２電圧値は、画素部への入射光強度を更に高ダイナミックレンジで表すものである。

第２信号処理部は、(1) 第１入力端子，第２入力端子および出力端子を有し、画素部の第２出力手段により出力される電荷量を第１入力端子に入力し、基準電圧を第２入力端子に入力する増幅器と、(2) 増幅器の第１入力端子と出力端子との間に接続された帰還容量部とを含み、画素部の第２出力手段により出力される電荷量を帰還容量部に蓄積して、その蓄積電荷量に応じた第２電圧値を出力するのが好適である。また、第２信号処理部の増幅器の第１入力端子は、画素部の第２出力手段および初期化手段と共通端子を介して接続され、第２信号処理部の増幅器の第２入力端子に入力する基準電圧の値が可変であるのが好適である。この場合、帰還容量部の容量値が可変であるのが好適である。

本発明に係る光検出装置は、第１信号処理部から出力される第１電圧値、および、第２信号処理部から出力される第２電圧値を入力して、これら第１電圧値および第２電圧値のうちの何れか一つの電圧値を選択して出力する選択部を更に備えるのが好適である。或いは、本発明に係る光検出装置は、第３信号処理部を備える場合には、第１信号処理部から出力される第１電圧値、第２信号処理部から出力される第２電圧値、および、第３信号処理部から出力される第３電圧値を入力して、これら第１電圧値，第２電圧値および第３電圧値のうちの何れか一つの電圧値を選択して出力する選択部を更に備えるのが好適である。選択部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備えるのが好適である。また、Ａ／Ｄ変換部から出力されるデジタル値を入力し、選択部において何れが選択されたかに応じてデジタル値のビットをシフトして出力するビットシフト部を更に備えるのが好適である。

本発明によれば、高感度かつ高ダイナミックレンジで光検出をすることができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、ＭおよびＮそれぞれは２以上の整数であり、特に明示しない限りは、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。

図１は、本実施形態に係る光検出装置１の概略構成図である。図２は、本実施形態に係る光検出装置１の光検出部１０の構成図である。これらの図に示される光検出装置１は、光検出部１０、第１信号処理部２０、第２信号処理部３０、データ出力部４０およびタイミング制御部５０を有する。これらは、共通の半導体基板上に形成されているのが好適であり、その場合の基板上の配置が図示のとおりであるのが好適である。なお、タイミング制御部５０は、この光検出装置１の全体の動作を制御するものであるが、複数の部分に分割されて互いに離れて基板上に配置されていてもよい。

光検出部１０は、Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素部Ｐ_ｍ,ｎを有する。各画素部Ｐ_ｍ,ｎは第ｍ行第ｎ列に位置する。各画素部Ｐ_ｍ,ｎは、フォトダイオード等を含み共通の構成を有しており、該フォトダイオードに入射した光の強度に応じた電圧値を配線Ｌ_１,ｎへ出力するとともに、当該光強度に応じた量の電荷を配線Ｌ_２,ｎへ出力する。各配線Ｌ_１,ｎは、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの出力端に共通に接続されている。また、各配線Ｌ_２,ｎは、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれの他の端子に共通に接続されている。

第１信号処理部２０は、Ｎ本の配線Ｌ_１,１〜Ｌ_１,Ｎと接続されており、各画素部Ｐ_ｍ,ｎから配線Ｌ_１,ｎへ出力される電圧値を入力して、所定の処理を行なった後に、画素データを表す第１電圧値Ｖ_１,ｍ,ｎを順次に出力する。各電圧値Ｖ_１,ｍ,ｎは、画素部Ｐ_ｍ,ｎへ入射する光の強度に応じた値である。特に、この第１電圧値Ｖ_１,ｍ,ｎは、画素部Ｐ_ｍ,ｎの容量部が飽和していないとき、すなわち、画素部Ｐ_ｍ,ｎへの入射光の強度が比較的小さいときに、その入射光強度を高感度で検出した結果を高精度に表す。

第２信号処理部３０は、Ｎ本の配線Ｌ_２,１〜Ｌ_２,Ｎと接続されており、各画素部Ｐ_ｍ,ｎから配線Ｌ_２,ｎへ出力される電荷を入力し、その電荷を容量部に蓄積して、その容量部に蓄積した電荷の量に応じた第２電圧値Ｖ_２,ｍ,ｎを順次に出力する。この第２信号処理部３０に含まれる容量部の容量値は、画素部Ｐ_ｍ,ｎに含まれる容量部の容量値より大きい。各電圧値Ｖ_２,ｍ,ｎは、画素部Ｐ_ｍ,ｎへ入射する光の強度に応じた値である。また、この第２電圧値Ｖ_２,ｍ,ｎは、画素部Ｐ_ｍ,ｎの容量部が飽和しているとき、すなわち、画素部Ｐ_ｍ,ｎへの入射光の強度が比較的大きいときにも、その入射光強度を検出した結果を高精度に表す。

データ出力部４０は、第１信号処理部２０から出力される第１電圧値Ｖ_１,ｍ,ｎと、第２信号処理部３０から出力される第２電圧値Ｖ_２,ｍ,ｎとを入力し、所定の処理を行なってデジタル値Ｄ_ｍ,ｎを出力する。各デジタル値Ｄ_ｍ,ｎは、第１電圧値Ｖ_１,ｍ,ｎおよび第２電圧値Ｖ_２,ｍ,ｎの何れか一方がＡ／Ｄ変換された結果の値であり、画素部Ｐ_ｍ,ｎへ入射する光の強度を表す。

タイミング制御部５０は、光検出部１０、第１信号処理部２０、第２信号処理部３０およびデータ出力部４０それぞれの動作を制御する。タイミング制御部５０は、例えばシフトレジスタ回路により所定のタイミングで各種の制御信号を発生させて、これらの制御信号を光検出部１０、第１信号処理部２０、第２信号処理部３０およびデータ出力部４０それぞれへ送出する。なお、図１および図２では、制御信号を送る為の配線の図示が一部省略されている。

図３は、本実施形態に係る光検出装置１の光検出部１０に含まれる画素部Ｐ_ｍ,ｎの回路図である。各画素部Ｐ_ｍ,ｎは、フォトダイオードＰＤ、第１容量部Ｃ_１、第２容量部Ｃ_２およびトランジスタＴ_１〜Ｔ_６を含む。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生するものであり、そのアノード端子が接地電位とされている。第１容量部Ｃ_１および第２容量部Ｃ_２は、各々の第１端が接地されていて、フォトダイオードＰＤで発生した電荷を蓄積するものである。第２容量部Ｃ_２の容量値は、第１容量部Ｃ_１の容量値より大きく、第１容量部Ｃ_１の容量値の１０倍以上であるのが好適である。

トランジスタＴ_１は、フォトダイオードＰＤのカソード端子と第１容量部Ｃ_１の第２端との間に設けられ、ゲート端子に入力するTrans1信号がハイレベルであるときにソース端子とドレイン端子との間が低抵抗となって、フォトダイオードＰＤで発生した電荷を第１容量部Ｃ_１へ転送する第１転送手段として作用する。また、トランジスタＴ_２は、フォトダイオードＰＤのカソード端子と第２容量部Ｃ_２の第２端との間に設けられ、ゲート端子に入力するTrans2信号がハイレベルであるときにソース端子とドレイン端子との間が低抵抗となって、フォトダイオードＰＤで発生した電荷を第２容量部Ｃ_２へ転送する第２転送手段として作用する。

増幅用トランジスタＴ_３は、ゲート端子が第１容量部Ｃ_１に接続されていて、第１容量部Ｃ_１に蓄積されている電荷の量に応じた電圧値を出力する。なお、第１容量部Ｃ_１は、増幅用トランジスタＴ_３のゲート端子に形成された寄生容量部であってもよいし、意図的に作り込まれた容量部であってもよい。トランジスタＴ_４は、増幅用トランジスタＴ_３と配線Ｌ_１,ｎとの間に設けられ、ゲート端子に入力するSelect信号がハイレベルであるときにソース端子とドレイン端子との間が低抵抗となって、増幅用トランジスタＴ_３から出力される電圧値を配線Ｌ_１,ｎへ選択的に出力する第１出力手段として作用する。配線Ｌ_１,ｎには定電流源が接続されている。トランジスタＴ_３およびトランジスタＴ_４は、ソースフォロワ回路を構成している。

トランジスタＴ_５は、第１容量部Ｃ_１と配線Ｌ_２,ｎとの間に設けられ、ゲート端子に入力するReset信号がハイレベルであるときにソース端子とドレイン端子との間が低抵抗となる。また、トランジスタＴ_６は、第１容量部Ｃ_１と第２容量部Ｃ_２との間に設けられ、ゲート端子に入力するCom信号がハイレベルであるときにソース端子とドレイン端子との間が低抵抗となる。これらトランジスタＴ_５およびトランジスタＴ_６は、第１容量部Ｃ_１および第２容量部Ｃ_２それぞれに蓄積されている電荷を配線Ｌ_２,ｎへ選択的に出力する第２出力手段として作用するとともに、第１容量部Ｃ_１および第２容量部Ｃ_２それぞれの電荷を初期化する初期化手段としても作用する。これら第２出力手段および初期化手段は、共通端子を介して、第２信号処理部３０と接続されている。

このように構成される各画素部Ｐ_ｍ,ｎは、Trans1信号がローレベルであってReset信号およびCom信号がハイレベルであるときに、配線Ｌ_２,ｎからバイアス電位がトランジスタＴ_５に入力すると、第１容量部Ｃ_１および第２容量部Ｃ_２それぞれの電荷が初期化される。Select信号がハイレベルであれば、その初期化状態に応じた電圧値（暗信号成分）が増幅用トランジスタＴ_３からトランジスタＴ_４を経て配線Ｌ_１,ｎに出力される。

一方、Reset信号がローレベルであってTrans1信号がハイレベルであるときに、フォトダイオードＰＤで発生した電荷は第１容量部Ｃ_１に蓄積される。また、Reset信号がローレベルであってTrans2信号がハイレベルであるときに、フォトダイオードＰＤで発生した電荷は第２容量部Ｃ_２に蓄積される。そして、Select信号がハイレベルであれば、第１容量部Ｃ_１における蓄積電荷量に応じた電圧値（明信号成分）が、増幅用トランジスタＴ_３からトランジスタＴ_４を経て配線Ｌ_１,ｎに出力される。また、Reset信号およびCom信号がハイレベルになると、第１容量部Ｃ_１に蓄積されていた電荷はトランジスタＴ_５を経て配線Ｌ_２,ｎに出力され、第２容量部Ｃ_２に蓄積されていた電荷はトランジスタＴ_６およびトランジスタＴ_５を経て配線Ｌ_２,ｎに出力される。

なお、Trans1信号、Trans2信号、Select信号、Reset信号およびCom信号それぞれは、タイミング制御部５０から出力される。

図４は、画素部Ｐ_ｍ,ｎに含まれるフォトダイオードＰＤの断面図である。この図に示されるように、フォトダイオードＰＤは、埋込型のものであるのが好適である。フォトダイオードＰＤは、ｐ領域１０１と、このｐ領域１０１の上のｎ⁻領域１０２と、このｎ⁻領域１０２の上のｐ^＋領域１０３と、を含んで構成される。ｐ領域１０１とｎ⁻領域１０２とはｐｎ接合を形成しており、ｎ⁻領域１０２とｐ^＋領域１０３との間でもｐｎ接合を形成している。また、ｎ⁻領域１０２の一部は半導体層表面に達している。

トランジスタＴ_１は、ｐ領域１０１の上のｎ領域１０４と、ｎ⁻領域１０２のうち半導体層表面に達している部分と、これらの間の領域であって絶縁層１０５上に形成されたゲート電極１０６と、を含んで構成される。ｎ領域１０４は、増幅用トランジスタＴ_３のゲート端子と電気的に接続され、トランジスタＴ_５のソース端子と電気的に接続されている。ｐ領域１０１とｎ領域１０４とは、ｐｎ接合を形成しており、画素部Ｐ_ｍ,ｎ内においてフォトダイオードＰＤで発生した電荷を蓄積する寄生容量部（第１容量部Ｃ_１）を構成している。

このようにフォトダイオードＰＤが埋込型のものである場合には、表面によるリーク電流の発生が抑制される。また、フォトダイオードＰＤで発生した電荷を寄生容量部へ転送する期間に、フォトダイオードＰＤの逆バイアス電圧を大きくすることで、フォトダイオードＰＤのｐｎ接合部における空乏層を完全なものとして、フォトダイオードＰＤの接合容量値を殆ど零にすることができるので、フォトダイオードＰＤで発生した電荷を殆ど完全に寄生容量部へ転送することができる。したがって、フォトダイオードＰＤが埋込型のものである場合には、光検出のＳ／Ｎ比向上および高感度化に有効である。

図５は、本実施形態に係る光検出装置１の第１信号処理部２０の構成図である。第１信号処理部２０は、Ｎ個の電圧保持部Ｈ_１〜Ｈ_Ｎ、２つの電圧フォロワ回路Ｆ_１，Ｆ_２、および、減算回路Ｓを含む。各電圧保持部Ｈ_ｎは、共通の構成を有していて、配線Ｌ_１,ｎと接続されており、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれから配線Ｌ_１,ｎへ出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。Ｎ個の電圧保持部Ｈ_１〜Ｈ_Ｎそれぞれは順次に電圧値を出力する。各電圧保持部Ｈ_ｎが保持し出力する電圧値は、画素部Ｐ_ｍ,ｎから互いに異なる時刻に出力される２つの電圧値Ｖ_ｎ,１，Ｖ_ｎ,２である。

２つの電圧フォロワ回路Ｆ_１，Ｆ_２それぞれは、共通の構成を有しており、増幅器の反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し、理想的には増幅率１の増幅回路である。一方の電圧フォロワ回路Ｆ_１は、Ｎ個の電圧保持部Ｈ_１〜Ｈ_Ｎそれぞれから順次に出力される一方の電圧値Ｖ_ｎ,１を非反転入力端子に入力する。他方の電圧フォロワ回路Ｆ_２は、Ｎ個の電圧保持部Ｈ_１〜Ｈ_Ｎそれぞれから順次に出力される他方の電圧値Ｖ_ｎ,２を非反転入力端子に入力する。

減算回路Ｓは、増幅器および４個の抵抗器Ｒ_１〜Ｒ_４を有している。増幅器の反転入力端子は、抵抗器Ｒ_１を介して電圧フォロワ回路Ｆ_１の出力端子と接続され、抵抗器Ｒ_３を介して自己の出力端子と接続されている。増幅器の非反転入力端子は、抵抗器Ｒ_２を介して電圧フォロワ回路Ｆ_２の出力端子と接続され、抵抗器Ｒ_４を介して接地電位と接続されている。電圧フォロワ回路Ｆ_１，Ｆ_２それぞれの増幅率を１として、４個の抵抗器Ｒ_１〜Ｒ_４それぞれの抵抗値が互いに等しいとすると、減算回路Ｓの出力端子から出力される第１電圧値Ｖ_１,ｍ,ｎは「Ｖ_１,ｍ,ｎ＝Ｖ_ｎ,２−Ｖ_ｎ,１」なる式で表される。

図６は、本実施形態に係る光検出装置１の第１信号処理部２０に含まれる電圧保持部Ｈ_ｎの回路図である。各電圧保持部Ｈ_ｎは、第１保持部Ｈ_ｎ,１および第２保持部Ｈ_ｎ,２を含む。第１保持部Ｈ_ｎ,１および第２保持部Ｈ_ｎ,２それぞれは、互いに同様の構成であり、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれのトランジスタＴ_４から順次に出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。

第１保持部Ｈ_ｎ,１は、トランジスタＴ_１１、トランジスタＴ_１２および容量素子Ｃ_１０を含む。容量素子Ｃ_１０の一端は接地電位とされ、容量素子Ｃ_１０の他端は、トランジスタＴ_１１のドレイン端子およびトランジスタＴ_１２のソース端子それぞれと接続されている。トランジスタＴ_１１のソース端子は、配線Ｌ_１,ｎを介して画素部Ｐ_ｍ,ｎのトランジスタＴ_４と接続されている。トランジスタＴ_１２のドレイン端子は、電圧フォロワ回路Ｆ_１と接続されている。このように構成される第１保持部Ｈ_ｎ,１は、トランジスタＴ_１１のゲート端子に入力するHold1信号がハイレベルであるときに、配線Ｌ_１,ｎを介して接続されている画素部Ｐ_ｍ,ｎから出力される電圧値を容量素子Ｃ_１０に保持させ、トランジスタＴ_１２のゲート端子に入力するOutput信号がハイレベルであるときに、容量素子Ｃ_１０に保持されている電圧値Ｖ_ｎ,１を電圧フォロワ回路Ｆ_１へ出力する。

第２保持部Ｈ_ｎ,２は、トランジスタＴ_２１、トランジスタＴ_２２および容量素子Ｃ_２０を含む。容量素子Ｃ_２０の一端は接地電位とされ、容量素子Ｃ_２０の他端は、トランジスタＴ_２１のドレイン端子およびトランジスタＴ_２２のソース端子それぞれと接続されている。トランジスタＴ_２１のソース端子は、配線Ｌ_１,ｎを介して画素部Ｐ_ｍ,ｎのトランジスタＴ_４と接続されている。トランジスタＴ_２２のドレイン端子は、電圧フォロワ回路Ｆ_２と接続されている。このように構成される第２保持部Ｈ_ｎ,２は、トランジスタＴ_２１のゲート端子に入力するHold2信号がハイレベルであるときに、配線Ｌ_１,ｎを介して接続されている画素部Ｐ_ｍ,ｎから出力される電圧値を容量素子Ｃ_２０に保持させ、トランジスタＴ_２２のゲート端子に入力するOutput信号がハイレベルであるときに、容量素子Ｃ_２０に保持されている電圧値Ｖ_ｎ,２を電圧フォロワ回路Ｆ_２へ出力する。

第１保持部Ｈ_ｎ,１および第２保持部Ｈ_ｎ,２それぞれは、互いに異なるタイミングで動作する。例えば、第１保持部Ｈ_ｎ,１は、配線Ｌ_１,ｎを介して接続されている画素部Ｐ_ｍ,ｎにおいてTrans1信号がローレベルであってReset信号およびSelect信号それぞれがハイレベルであるときに増幅用トランジスタＴ_３から出力される電圧値（暗信号成分）Ｖ_ｎ,１を入力して保持する。一方、第２保持部Ｈ_ｎ,２は、配線Ｌ_１,ｎを介して接続されている画素部Ｐ_ｍ,ｎにおいてReset信号がローレベルであってTrans1信号およびSelect信号それぞれがハイレベルであるときに増幅用トランジスタＴ_３から出力される電圧値（明信号成分）Ｖ_ｎ,２を入力して保持する。なお、Hold1信号、Hold2信号およびOutput信号それぞれは、タイミング制御部５０から出力される。

図７は、本実施形態に係る光検出装置１の第２信号処理部３０の構成図である。第２信号処理部３０は、Ｎ個の積分回路３１_１〜３１_Ｎ、Ｎ個のＣＤＳ回路３２_１〜３２_Ｎ、および、Ｎ個の保持回路３３_１〜３３_Ｎを含む。各積分回路３１_ｎは、共通の構成を有していて、配線Ｌ_２,ｎと接続されており、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれから配線Ｌ_２,ｎへ出力される電荷を入力して蓄積し、その蓄積電荷量に応じた電圧値を出力する。各ＣＤＳ回路３２_ｎは、共通の構成を有していて、積分回路３１_ｎから出力される電圧値を入力して、或る時刻と他の時刻それぞれにおける入力電圧値の差に応じた電圧値を出力する。各保持回路３３_ｎは、共通の構成を有していて、ＣＤＳ回路３２_ｎから出力される電圧値を入力して保持し、その保持した電圧値Ｖ_２,ｍ,ｎを出力する。

図８は、本実施形態に係る光検出装置１の第２信号処理部３０に含まれる積分回路３１_ｎ、ＣＤＳ回路３２_ｎおよび保持回路３３_ｎそれぞれの回路図である。

各積分回路３１_ｎは、アンプＡ_３１、容量素子Ｃ_３１１〜Ｃ_３１３およびスイッチＳＷ_３１０〜ＳＷ_３１４を含む。アンプＡ_３１の非反転入力端子は、スイッチＳＷ_３１４を介して、基準電圧Ｖ_ｒｅｆ１および基準電圧Ｖ_ｒｅｆ２の何れかが印加される。基準電圧Ｖ_ｒｅｆ１より基準電圧Ｖ_ｒｅｆ２が大きく、例えば、基準電圧Ｖ_ｒｅｆ１は１.５Ｖ程度であり、基準電圧Ｖ_ｒｅｆ２は３Ｖ程度である。アンプＡ_３１の反転入力端子は、配線Ｌ_２,ｎと接続されていて、第ｎ列にあるＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎそれぞれから配線Ｌ_２,ｎへ出力される電荷を入力する。

アンプＡ_３１の反転入力端子と出力端子との間には、スイッチＳＷ_３１０、直列接続された容量素子Ｃ_３１１およびスイッチＳＷ_３１１、直列接続された容量素子Ｃ_３１２およびスイッチＳＷ_３１２、ならびに、直列接続された容量素子Ｃ_３１３およびスイッチＳＷ_３１３が、互いに並列的に設けられている。容量素子Ｃ_３１１〜Ｃ_３１３およびスイッチＳＷ_３１１〜ＳＷ_３１３は、容量値が可変である帰還容量部を構成している。すなわち、これらからなる帰還容量部は、アンプＡ_３１の反転入力端子と出力端子との間に接続されていて、スイッチＳＷ_３１１〜ＳＷ_３１３それぞれの開閉状態に応じて異なる容量値を有する。

容量素子Ｃ_３１１〜Ｃ_３１３それぞれの容量値は、画素部Ｐ_ｍ,ｎに含まれる第１容量部Ｃ_１の容量値より大きい。帰還容量部の容量値の最大値は、画素部Ｐ_ｍ,ｎに含まれる第１容量部Ｃ_１および第２容量部Ｃ_２それぞれの容量値の和の程度、または、それ以上である。帰還容量部の容量値の最大値は、スイッチＳＷ_３１１〜ＳＷ_３１３それぞれの開閉動作の態様にも依るが、スイッチＳＷ_３１１〜ＳＷ_３１３が同時に閉じる場合があれば、帰還容量部の容量値の最大値は、容量素子Ｃ_３１１〜Ｃ_３１３それぞれの容量値の総和であり、スイッチＳＷ_３１１〜ＳＷ_３１３のうちの何れか１つのみが閉じるのであれば、帰還容量部の容量値の最大値は、容量素子Ｃ_３１１〜Ｃ_３１３それぞれの容量値のうちの最大値である。

この積分回路３１_ｎでは、スイッチＳＷ_３１１〜ＳＷ_３１３が閉じているときに、スイッチＳＷ_３１０も閉じると、容量素子Ｃ_３１１〜Ｃ_３１３が放電されて、アンプＡ_３１の出力端子から出力される電圧値が初期化される。スイッチＳＷ_３１０が開いていると、配線Ｌ_２,ｎを経て入力した電荷が帰還容量部に蓄積されて、その蓄積電荷量および帰還容量部の容量値に応じた電圧値がアンプＡ_３１の出力端子から出力される。

各ＣＤＳ回路３２_ｎは、アンプＡ_３２、容量素子Ｃ_３２およびスイッチＳＷ_３２１，ＳＷ_３２２を含む。容量素子Ｃ_３２の一端は、スイッチＳＷ_３２１を介して、積分回路３１_ｎのアンプＡ_３１の出力端子と接続されている。容量素子Ｃ_３２の他端は、アンプＡ_３２の入力端子と接続されるとともに、スイッチＳＷ_３２２を介して接地電位と接続されている。このＣＤＳ回路３２_ｎでは、第１時刻にスイッチＳＷ_３２２が閉状態から開状態に転じ、その後の第２時刻にスイッチＳＷ_３２１が閉状態から開状態に転じることで、第１時刻および第２時刻それぞれにおいて積分回路３１_ｎから出力された電圧値の差に応じた電圧値がアンプＡ_３２の出力端子から出力される。

各保持回路３３_ｎは、容量素子Ｃ_３３およびスイッチＳＷ_３３１，ＳＷ_３３２を含む。スイッチＳＷ_３３１の一端は、ＣＤＳ回路３２_ｎのアンプＡ_３２の出力端子に接続されている。スイッチＳＷ_３３２の一端は、保持回路３３_ｎの出力端に接続されている。スイッチＳＷ_３３１の他端とスイッチＳＷ_３３２の他端とは互いに接続されていて、その接続点は容量素子Ｃ_３３を介して接地電位と接続されている。この保持回路３３_ｎでは、スイッチＳＷ_３３１が閉じているときに、ＣＤＳ回路３２_ｎから出力される電圧値が容量素子Ｃ_３３に保持され、スイッチＳＷ_３３２が閉じているときに、容量素子Ｃ_３３に保持されている電圧値が第２電圧値Ｖ_２,ｍ,ｎとして出力される。

各積分回路３１_ｎのスイッチＳＷ_３１０〜ＳＷ_３１４、各ＣＤＳ回路３２_ｎのスイッチＳＷ_３２１，ＳＷ_３２２、および、各保持回路３３_ｎのスイッチＳＷ_３３１，ＳＷ_３３２それぞれは、タイミング制御部５０から出力される制御信号に基づいて開閉動作する。

図９は、本実施形態に係る光検出装置１のデータ出力部４０の構成図である。データ出力部４０は、選択部４１、Ａ／Ｄ変換部４２およびビットシフト部４３を含む。

選択部４１は、第１信号処理部２０から出力される第１電圧値Ｖ_１,ｍ,ｎ、および、第２信号処理部３０から出力される第２電圧値Ｖ_２,ｍ,ｎを入力し、第１電圧値Ｖ_１,ｍ,ｎと基準値とを大小比較した結果に基づいて、第１電圧値Ｖ_１,ｍ,ｎおよび第２電圧値Ｖ_２,ｍ,ｎのうちの何れか一つの電圧値を選択して出力する。

具体的には、基準値は、第１信号処理部２０から出力される第１電圧値の飽和値、または、これより幾らか小さい値、に設定される。つまり、第１電圧値Ｖ_１,ｍ,ｎと基準値とを大小比較することで、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１が飽和しているか否かが判定され得る。そして、選択部４１は、第１電圧値Ｖ_１,ｍ,ｎが基準値より小さいときには第１電圧値Ｖ_１,ｍ,ｎを出力し、一方、第１電圧値Ｖ_１,ｍ,ｎが基準値以上であるときには第２電圧値Ｖ_２,ｍ,ｎを出力する。

なお、第１電圧値Ｖ_１,ｍ,ｎと基準値とを大小比較するのでは無く、第２電圧値Ｖ_２,ｍ,ｎと基準値とを大小比較してもよい。この場合にも、基準値は、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１が飽和しているか否かを判定し得る値に設定される。

Ａ／Ｄ変換部４２は、選択部４１から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力する。

ビットシフト部４３は、Ａ／Ｄ変換部４２から出力されるデジタル値を入力し、選択部４１において第１電圧値Ｖ_１,ｍ,ｎおよび第２電圧値Ｖ_２,ｍ,ｎのうちの何れが選択されたかに応じて、必要ビット数だけ入力デジタル値のビットをシフトして出力する。具体的には、画素部Ｐ_ｍ,ｎに含まれる第１容量部Ｃ_１の容量値に対して、各積分回路３１_ｎの帰還容量部の容量値が２^Ｋ倍（Ｋは１以上の整数）であるとすると、選択部４１において第１電圧値Ｖ_１,ｍ,ｎが選択された場合には、ビットシフト部４３は入力デジタル値をそのまま出力デジタル値Ｄ_ｍ,ｎとして出力し、一方、選択部４１において第２電圧値Ｖ_２,ｍ,ｎが選択された場合には、ビットシフト部４３は入力デジタル値をＫビットだけ上位にシフトしたものを出力デジタル値Ｄ_ｍ,ｎとして出力する。この出力デジタル値Ｄ_ｍ,ｎは、パラレルデータであってもよいし、シリアルデータであってもよい。

このように、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１が飽和していないとき、すなわち、画素部Ｐ_ｍ,ｎへの入射光の強度が比較的小さいときには、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１における蓄積電荷量に応じた電圧値が第１出力手段（トランジスタＴ_４）により配線Ｌ_１,ｎに出力され、この電圧値に応じた第１電圧値Ｖ_１,ｍ,ｎが第１信号処理部２０から出力されて、この第１電圧値Ｖ_１,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０からデジタル値Ｄ_ｍ,ｎとして出力されるので、高感度で光検出が可能である。

一方、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１が飽和しているとき（または、飽和寸前の状態であるとき）、すなわち、画素部Ｐ_ｍ,ｎへの入射光の強度が比較的大きいときには、画素部Ｐ_ｍ,ｎの第１容量部Ｃ_１および第２容量部Ｃ_２に一旦蓄積された電荷が第２出力手段（トランジスタＴ_５，Ｔ_６）により配線Ｌ_２,ｎに出力され、この電荷量に応じた第２電圧値Ｖ_２,ｍ,ｎが第２信号処理部３０から出力されて、この第２電圧値Ｖ_２,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０からデジタル値Ｄ_ｍ,ｎとして出力されるので、高ダイナミックレンジで光検出が可能である。

したがって、本実施形態に係る光検出装置１は、高感度かつ高ダイナミックレンジで撮像をすることができる。

更に、この光検出装置１では、各画素部Ｐ_ｍ,ｎは、第１容量部Ｃ_１および第２容量部Ｃ_２を経ること無くフォトダイオードＰＤで発生した電荷を選択的に出力する第３出力手段を更に含む。また、各画素部Ｐ_ｍ,ｎの第３出力手段により出力される電荷量を読み出して該電荷量に応じた第３電圧値Ｖ_３,ｍ,ｎを出力する第３信号処理部が更に設けられている。なお、第３信号処理部は第２信号処理部３０と別個に設けられていてもよいが、第３信号処理部は第２信号処理部３０と同様の構成であってもよいので、第２信号処理部３０が第３信号処理部を兼ねることができる。ただし、第２信号処理部３０が第３信号処理部を兼ねる場合には、第２信号処理部３０は、第２電圧値Ｖ_２,ｍ,ｎを保持して出力する保持回路３３_ｎとは別に、第３電圧値Ｖ_３,ｍ,ｎを保持して出力する他の保持回路をも備える。

また、このように第３出力手段および第３信号処理部が設けられる場合、データ出力部４０の選択部４１は、第１信号処理部２０から出力される第１電圧値Ｖ_１,ｍ,ｎ、第２信号処理部３０から出力される第２電圧値Ｖ_２,ｍ,ｎ、および、第３信号処理部（兼用の場合には第２信号処理部３０）から出力される第３電圧値Ｖ_３,ｍ,ｎを入力して、これら第１電圧値Ｖ_１,ｍ,ｎ，第２電圧値Ｖ_２,ｍ,ｎおよび第３電圧値Ｖ_３,ｍ,ｎのうちの何れか一つの電圧値を選択して出力する。そして、ビットシフト部４３は、Ａ／Ｄ変換部４２から出力されるデジタル値を入力し、選択部４１において第１電圧値Ｖ_１,ｍ,ｎ，第２電圧値Ｖ_２,ｍ,ｎおよび第３電圧値Ｖ_３,ｍ,ｎのうちの何れが選択されたかに応じて、必要ビット数だけ入力デジタル値のビットをシフトして出力する。

選択部４１において第３電圧値Ｖ_３,ｍ,ｎが選択される場合には、第２電圧値Ｖ_２,ｍ,ｎが選択される場合と比較して、画素部Ｐ_ｍ,ｎへの入射光の強度が更に大きいときにも、その入射光強度を表すデジタル値Ｄ_ｍ,ｎがデータ出力部４０から出力されるので、更に高ダイナミックレンジで光検出が可能である。

次に、本実施形態に係る光検出装置１の動作例について説明する。図１０は、本実施形態に係る光検出装置１の動作例を説明するタイミングチャートである。以下に説明する光検出装置１の動作は、タイミング制御部５０から出力される各種の制御信号による制御の下に行われる。

この図には、上から順に、各画素部Ｐ_ｍ.ｎのトランジスタＴ_５のゲート端子に入力するReset信号、各画素部Ｐ_ｍ.ｎのトランジスタＴ_１のゲート端子に入力するTrans1信号、各画素部Ｐ_ｍ.ｎのトランジスタＴ_２のゲート端子に入力するTrans2信号、各画素部Ｐ_ｍ.ｎのトランジスタＴ_６のゲート端子に入力するCom信号、各画素部Ｐ_ｍ.ｎのトランジスタＴ_４のゲート端子に入力するSelect信号、各電圧保持部Ｈ_ｎのトランジスタＴ_１１のゲート端子に入力するHold1信号、および、各電圧保持部Ｈ_ｎのトランジスタＴ_２１のゲート端子に入力するHold2信号、それぞれのレベルの時間変化が示されている。また、この図には、光検出部１０に含まれるＭ×Ｎ個の画素部Ｐ_ｍ,ｎのうち或る第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれについて動作が示されている。

時刻ｔ_１前には、Reset信号、Trans1信号、Trans2信号、Com信号、Select信号、Hold1信号およびHold2信号それぞれはローレベルである。時刻ｔ_１に、Reset信号、Trans1信号、Trans2信号、Com信号およびSelect信号それぞれはハイレベルに転じる。また、各積分回路３１_ｎにおいて、スイッチＳＷ_３１４の動作により、アンプＡ_３１の非反転入力端子に基準電圧Ｖ_ｒｅｆ２（例えば３Ｖ）が入力する。これにより、各画素部Ｐ_ｍ.ｎの第１容量部Ｃ_１および第２容量部Ｃ_２それぞれが放電される。その後、時刻ｔ_２にReset信号がローレベルに転じ、また、時刻ｔ_２前にTrans2信号およびCom信号それぞれがローレベルに転じる。

時刻ｔ_２の直後にHold1信号が一旦ハイレベルに転じ、時刻ｔ_３にHold1信号がローレベルに転じる。時刻ｔ_３より後にHold2信号が一旦ハイレベルに転じ、時刻ｔ_２から一定期間経過した時刻ｔ_４にHold2信号がローレベルに転じる。また、時刻ｔ_４にSelect信号がローレベルに転じる。これにより、時刻ｔ_３に各画素部Ｐ_ｍ.ｎのトランジスタＴ_４から配線Ｌ_１,ｎに出力された電圧値（暗信号成分）Ｖ_ｎ,１が、その時刻ｔ_３以降、電圧保持部Ｈ_ｎの第１保持部Ｈ_ｎ,１の容量素子Ｃ_１０により保持される。また、各画素部Ｐ_ｍ.ｎにおいて、時刻ｔ_２から時刻ｔ_４までの一定期間にフォトダイオードＰＤで発生した電荷が第１容量部Ｃ_１に蓄積され、時刻ｔ_４に各画素部Ｐ_ｍ.ｎのトランジスタＴ_４から配線Ｌ_１,ｎに出力された電圧値（明信号成分）Ｖ_ｎ,２が、その時刻ｔ_４以降、電圧保持部Ｈ_ｎの第２保持部Ｈ_ｎ,２の容量素子Ｃ_２０により保持される。その後、Ｎ個の電圧保持部Ｈ_１〜Ｈ_Ｎそれぞれに入力するOutput信号が順次にハイレベルとなることで、第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれについての第１電圧値Ｖ_１,ｍ,ｎ（＝Ｖ_ｎ,２−Ｖ_ｎ,１）が第１信号処理部２０から順次に出力される。

時刻ｔ_４より後の時刻ｔ_５にTrans2信号がハイレベルに転じ、その後の時刻ｔ_６にTrans2信号がローレベルに転じる。これにより、各画素部Ｐ_ｍ.ｎにおいて、時刻ｔ_２から時刻ｔ_６までの期間にフォトダイオードＰＤで発生した電荷が第１容量部Ｃ_１および第２容量部Ｃ_２の双方に蓄積されることになる。

時刻ｔ_６より後の時刻ｔ_７に、Reset信号およびCom信号それぞれがハイレベルに転じる。その後の時刻ｔ_８に、Com信号がローレベルに転じるとともに、Trans1信号がハイレベルに転じる。更に後の時刻ｔ_９に、Reset信号およびTrans1信号それぞれがローレベルに転じる。

Reset信号およびCom信号がハイレベルである時刻ｔ_７から時刻ｔ_８までの期間に、各画素部Ｐ_ｍ.ｎの第１容量部Ｃ_１および第２容量部Ｃ_２の双方に蓄積されていた電荷は、トランジスタＴ_５から配線Ｌ_２,ｎへ出力されて第２信号処理部３０に入力し、この第２信号処理部３０から、その電荷量に応じた第２電圧値Ｖ_２,ｍ,ｎが出力される。

Reset信号およびTrans1信号がハイレベルである時刻ｔ_８から時刻ｔ_９までの期間に、各画素部Ｐ_ｍ.ｎのフォトダイオードＰＤで発生した電荷は、第１容量部Ｃ_１および第２容量部Ｃ_２を経ること無くトランジスタＴ_５から配線Ｌ_２,ｎへ出力されて第２信号処理部３０に入力し、この第２信号処理部３０から、その電荷量に応じた第３電圧値Ｖ_３,ｍ,ｎが出力される。このとき、第２信号処理部３０の各積分回路３１_ｎの帰還容量部が各容量値に順次に設定されて、その各容量値について、第３電圧値Ｖ_３,ｍ,ｎが出力されてもよい。

また、このとき、各積分回路３１_ｎにおいて、スイッチＳＷ_３１４の動作により、アンプＡ_３１の非反転入力端子に基準電圧Ｖ_ｒｅｆ１（例えば１.５Ｖ）が入力する。このように、比較的低い基準電圧Ｖ_ｒｅｆ２がアンプＡ_３１の非反転入力端子に入力することにより、光検出のダイナミックレンジを高くすることができる。

そして、時刻ｔ_９より後に、データ出力部４０において、第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれについて、第１電圧値Ｖ_１,ｍ,ｎ，第２電圧値Ｖ_２,ｍ,ｎおよび第３電圧値Ｖ_３,ｍ,ｎのうちの何れか一つの電圧値が選択部４１により選択され、その電圧値がＡ／Ｄ変換部４２によりデジタル値に変換され、さらに、３つの電圧値のうちの何れが選択されたかに応じてビットシフト部４３により必要ビット数だけデジタル値のビットがシフトされてデジタル値Ｄ_ｍ,ｎが出力される。

以上のようにして第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれについて処理が終了すると、次の第(ｍ＋１)行のＮ個の画素部Ｐ_{ｍ＋１,１}〜Ｐ_{ｍ＋１,Ｎ}それぞれについて処理が行われる。なお、第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれについて時刻ｔ_９より後にデータ出力部４０において処理が行われている間に、次の第(ｍ＋１)行のＮ個の画素部Ｐ_{ｍ＋１,１}〜Ｐ_{ｍ＋１,Ｎ}それぞれについて、上記時刻ｔ_１から時刻ｔ_９までの処理に相当する処理が行われてもよい。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。上記実施形態では、各列のＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎにつき１つの電圧保持部Ｈ_ｎが第１信号処理部２０内に設けられたが、１つの画素部Ｐ_ｍ,ｎにつき１つの電圧保持部が第１信号処理部２０内に設けられていてもよい。後者の場合には、同一期間における各画素部Ｐ_ｍ,ｎへの入射光強度に応じた第１電圧値Ｖ_１,ｍ,ｎが、該画素部Ｐ_ｍ,ｎに対応する電圧保持部により保持され得る。

また、上記実施形態では、各列のＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎにつき１組の積分回路３１_ｎ，ＣＤＳ回路３２_ｎおよび保持回路３３_ｎが第２信号処理部３０内に設けられたが、１つの画素部Ｐ_ｍ,ｎにつき１組の積分回路，ＣＤＳ回路および保持回路が第２信号処理部３０内に設けられていてもよい。後者の場合には、同一期間における各画素部Ｐ_ｍ,ｎへの入射光強度に応じた第２電圧値Ｖ_２,ｍ,ｎが、該画素部Ｐ_ｍ,ｎに対応する保持回路により保持され得る。第３信号処理部についても同様である。

本実施形態に係る光検出装置１の概略構成図である。 本実施形態に係る光検出装置１の光検出部１０の構成図である。 本実施形態に係る光検出装置１の光検出部１０に含まれる画素部Ｐ_ｍ,ｎの回路図である。 画素部Ｐ_ｍ,ｎに含まれるフォトダイオードＰＤの断面図である。 本実施形態に係る光検出装置１の第１信号処理部２０の構成図である。 本実施形態に係る光検出装置１の第１信号処理部２０に含まれる電圧保持部Ｈ_ｎの回路図である。 本実施形態に係る光検出装置１の第２信号処理部３０の構成図である。 本実施形態に係る光検出装置１の第２信号処理部３０に含まれる積分回路３１_ｎ、ＣＤＳ回路３２_ｎおよび保持回路３３_ｎそれぞれの回路図である。 本実施形態に係る光検出装置１のデータ出力部４０の構成図である。 本実施形態に係る光検出装置１の動作例を説明するタイミングチャートである。

符号の説明

１…光検出装置、１０…光検出部、２０…第１信号処理部、３０…第２信号処理部、４０…データ出力部、５０…タイミング制御部。

Claims (10)

1. 入射光強度に応じた量の電荷を発生するフォトダイオードと、前記フォトダイオードで発生した電荷を蓄積する第１容量部および第２容量部と、前記フォトダイオードで発生した電荷を前記第１容量部へ転送する第１転送手段と、前記フォトダイオードで発生した電荷を前記第２容量部へ転送する第２転送手段と、ゲート端子が前記第１容量部に接続されていて前記第１容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、前記増幅用トランジスタから出力される電圧値を選択的に出力する第１出力手段と、前記第１容量部および前記第２容量部それぞれに蓄積されている電荷を選択的に出力する第２出力手段と、前記第１容量部および前記第２容量部それぞれの電荷を初期化する初期化手段と、を含む画素部と、
   前記画素部の前記第１出力手段により出力される電圧値を読み出して、この電圧値に応じた第１電圧値を出力する第１信号処理部と、
   前記画素部の前記第２出力手段により出力される電荷量を読み出して、この電荷量に応じた第２電圧値を出力する第２信号処理部と、
   を備えることを特徴とする光検出装置。
2. 前記画素部が、前記第１容量部および前記第２容量部を経ること無く前記フォトダイオードで発生した電荷を選択的に出力する第３出力手段を更に含み、
   前記画素部の前記第３出力手段により出力される電荷量を読み出して、この電荷量に応じた第３電圧値を出力する第３信号処理部を更に備える、
   ことを特徴とする請求項１記載の光検出装置。
3. 前記第２信号処理部と前記第３信号処理部とが共通であることを特徴とする請求項２記載の光検出装置。
4. 前記第２信号処理部が、
   第１入力端子，第２入力端子および出力端子を有し、前記画素部の前記第２出力手段により出力される電荷量を前記第１入力端子に入力し、基準電圧を前記第２入力端子に入力する増幅器と、
   前記増幅器の前記第１入力端子と前記出力端子との間に接続された帰還容量部と、
   を含み、
   前記画素部の前記第２出力手段により出力される電荷量を前記帰還容量部に蓄積して、その蓄積電荷量に応じた第２電圧値を出力する、
   ことを特徴とする請求項１記載の光検出装置。
5. 前記第２信号処理部の前記増幅器の前記第１入力端子が、前記画素部の前記第２出力手段および前記初期化手段と共通端子を介して接続され、
   前記第２信号処理部の前記増幅器の前記第２入力端子に入力する基準電圧の値が可変である、
   ことを特徴とする請求項４記載の光検出装置。
6. 前記帰還容量部の容量値が可変であることを特徴とする請求項４記載の光検出装置。
7. 前記第１信号処理部から出力される第１電圧値、および、前記第２信号処理部から出力される第２電圧値を入力して、これら第１電圧値および第２電圧値のうちの何れか一つの電圧値を選択して出力する選択部を更に備えることを特徴とする請求項１記載の光検出装置。
8. 前記第１信号処理部から出力される第１電圧値、前記第２信号処理部から出力される第２電圧値、および、前記第３信号処理部から出力される第３電圧値を入力して、これら第１電圧値，第２電圧値および第３電圧値のうちの何れか一つの電圧値を選択して出力する選択部を更に備えることを特徴とする請求項２記載の光検出装置。
9. 前記選択部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備えることを特徴とする請求項７または８記載の光検出装置。
10. 前記Ａ／Ｄ変換部から出力されるデジタル値を入力し、前記選択部において何れが選択されたかに応じて前記デジタル値のビットをシフトして出力するビットシフト部を更に備えることを特徴とする請求項９記載の光検出装置。
    

Images