JP4969792B2

JP4969792B2 - 固体撮像装置

Info

Publication number: JP4969792B2
Application number: JP2005117388A
Authority: JP
Inventors: 行信杉山; 誠一郎水野
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2012-07-04
Anticipated expiration: 2025-04-14
Also published as: US7718945B2; JP2006295833A; WO2006112314A1; EP1874044A1; EP1874044A4; EP1874044B1; US20090084937A1

Description

本発明は、２次元画像を撮像することができる固体撮像装置に関するものである。

２次元画像を撮像する固体撮像装置は、各々フォトダイオードを含むＭ×Ｎ個の画素がＭ行Ｎ列に２次元配列された光検出部を備える。この光検出部の各画素において、入射光強度に応じた量の電荷がフォトダイオードで発生して蓄積され、その電荷蓄積量に応じたデータが出力される。そして、この画素毎のデータに基づいて、光検出部に入射する光の像が得られる。
特開２００４−１２９０１５号公報

従来では、固体撮像装置の各画素の光検出のダイナミックレンジより、この固体撮像装置により撮像しようとする画像における画素間の光強度のコントラストが大きいと、光強度が高い画素から出力されるデータが飽和したり、或いは、光強度が低い画素から出力されるデータがノイズに埋もれたりして、高精度な画像を得ることができない。

本発明は、上記問題点を解消する為になされたものであり、各画素の光検出のダイナミックレンジより画像における画素間の光強度のコントラストが大きい場合であっても高精度な画像を得ることができる固体撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、(1) Ｍ×Ｎ個の画素がＭ行Ｎ列に２次元配列され、第ｍ行第ｎ列にある画素Ｐ_ｍ,ｎがフォトダイオードＰＤ１_ｍ,ｎを含む光検出部と、(2) 光検出部のＭ行のうちから１以上の行を選択して、その選択した行にある各画素に対し光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷の蓄積を指示するとともに、光検出部の行毎に各画素の電荷蓄積量に応じたデータの出力を指示する行選択部と、(3) 行選択部からの指示により光検出部の行毎に出力された各画素のデータを入力して、画素毎にデータを出力する第１信号処理部と、を備えることを特徴とする。さらに、行選択部が、光検出部のＭ行のうちから選択する行を指示するＭビットデータを保持するラッチ回路を含み、このラッチ回路により保持されたＭビットデータのうちの第ｍビットのデータが有意値であるときに光検出部のＭ行のうちの第ｍ行を選択して、その選択した第ｍ行にある各画素に対し光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷の蓄積を指示することを特徴とする。ただし、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。

本発明に係る固体撮像装置では、光検出部に含まれるＭ×Ｎ個の画素はＭ行Ｎ列に２次元配列されていて、第ｍ行第ｎ列にある画素Ｐ_ｍ,ｎはフォトダイオードＰＤ１_ｍ,ｎを含む。行選択部により、光検出部のＭ行のうちから１以上の行が選択され、その選択された行にある各画素において光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が蓄積される。また、この各画素における電荷蓄積の後、行選択部により、光検出部の行毎に各画素の電荷蓄積量に応じたデータの出力が指示される。そして、行選択部からの指示により光検出部の行毎に出力された各画素のデータは、第１信号処理部に入力されて、この第１信号処理部から画素毎に出力される。

光検出部のＭ行のうち行選択部により選択された行の各画素における電荷の蓄積は、１期間のみ行われてもよいし、連続する複数の期間で行われてもよい。電荷蓄積期間が複数である場合には、これらの期間は、一定時間であってもよいし、異なる時間であってもよい。また、複数の期間それぞれにおいて電荷の蓄積が行われる光検出部の行は、一部または全部が重なっていてもよいし、全く異なっていてもよい。このように光検出部のＭ行それぞれにおいて所望の時間（時間０の場合も含む。）だけフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が蓄積され得るので、行によって光検出の感度を異ならせることができる。すなわち、撮像しようとする画像における画素間の光強度のコントラストが大きい場合であっても、その画像中の光強度が強い画素を含む行において、他の行と比較して電荷蓄積時間を短くすることができ、これにより高精度な画像を得ることができる。

また、本発明に係る固体撮像装置は、(1) 光検出部の各画素Ｐ_ｍ,ｎがフォトダイオードＰＤ２_ｍ,ｎを更に含み、第ｍ行にあるＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎが配線Ｌ２_ｍにより電気的に接続されており、(2) 各配線Ｌ２_ｍに接続されたＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎで発生した電荷を入力し蓄積して当該電荷蓄積量に応じた電圧値を出力する第２信号処理部を更に備えるのが好適である。また、(1) 光検出部の各画素Ｐ_ｍ,ｎがフォトダイオードＰＤ３_ｍ,ｎを更に含み、第ｎ列にあるＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎが配線Ｌ３_ｎにより電気的に接続されており、(2) 各配線Ｌ３_ｎに接続されたＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎで発生した電荷を入力し蓄積して当該電荷蓄積量に応じた電圧値を出力する第３信号処理部を更に備えるのが好適である。

この場合には、各画素Ｐ_ｍ,ｎに含まれるフォトダイオードＰＤ２_ｍ,ｎおよび第２信号処理部により、光検出部に入射する光の強度の２次元分布を列方向について加算したもの（すなわち、光検出部に入射する光の強度の行方向の１次元分布）が得られる。また、各画素Ｐ_ｍ,ｎに含まれるフォトダイオードＰＤ３_ｍ,ｎおよび第３信号処理部により、光検出部に入射する光の強度の２次元分布を行方向について加算したもの（すなわち、光検出部に入射する光の強度の列方向の１次元分布）が得られる。この結果を用いることにより、光検出部の各行における電荷蓄積時間が行選択部により適切に設定され得る。

本発明によれば、固体撮像装置の各画素の光検出のダイナミックレンジより、この固体撮像装置により撮像しようとする画像における画素間の光強度のコントラストが大きい場合であっても、高精度な画像を得ることができる。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１実施形態）
先ず、本発明に係る固体撮像装置の第１実施形態について説明する。図１は、第１実施形態に係る固体撮像装置１の構成図である。この図に示される固体撮像装置１は、光検出部１１、行選択部２０および第１信号処理部３０を備える。

光検出部１１は、Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素Ｐ_１,１〜Ｐ_Ｍ,Ｎを含む。画素Ｐ_ｍ,ｎは第ｍ行第ｎ列に位置している。各画素Ｐ_ｍ,ｎは、互いに共通の構成を有していて、光入射に応じて電荷を発生するフォトダイオードＰＤ１_ｍ,ｎを含む。第ｍ行にあるＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎは、行選択部２０から共通の制御信号が与えられる。第ｎ列にあるＭ個の画素Ｐ_１,ｎ〜Ｐ_Ｍ,ｎは、共通の配線Ｌ１_ｎにより第１信号処理部３０と接続されている。ここで、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。

行選択部２０は、光検出部１１へ与える制御信号により、光検出部１１のＭ行のうちから１以上の行を選択して、その選択した行にある各画素に対し光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷の蓄積を指示する。また、行選択部２０は、光検出部１１へ与える制御信号により、光検出部１１の行毎に各画素の電荷蓄積量に応じたデータの出力を指示する。第１信号処理部３０は、行選択部２０からの指示により光検出部１１の行毎に出力された各画素のデータを、配線Ｌ１_ｎを介して入力して、画素毎にデータを出力する。

図２は、第１実施形態に係る固体撮像装置１の光検出部１１に含まれる各画素Ｐ_ｍ,ｎの回路図である。各画素Ｐ_ｍ,ｎは、ＡＰＳ（Active PixelSensor）構成のものであって、フォトダイオードＰＤ１_ｍ,ｎおよび５個のＦＥＴトランジスタＭ１〜Ｍ５を含む。トランジスタＭ１のドレイン端子は基準電圧が入力される。トランジスタＭ１のソース端子はトランジスタＭ２のドレイン端子と接続されている。トランジスタＭ２のソース端子はフォトダイオードＰＤ１_ｍ,ｎのカソード端子と接続されている。フォトダイオードＰＤ１_ｍ,ｎのアノード端子は接地されている。

トランジスタＭ３のドレイン端子はトランジスタＭ１のソース端子およびトランジスタＭ２のドレイン端子と接続されている。トランジスタＭ３のソース端子はトランジスタＭ４のゲート端子と接続されている。トランジスタＭ４のドレイン端子は基準電圧が入力される。トランジスタＭ４のソース端子はトランジスタＭ５のドレイン端子と接続されている。トランジスタＭ５のソース端子は、配線Ｌ１_ｎを介して第１信号処理部３０と接続されている。トランジスタＭ４およびトランジスタＭ５は、ソースフォロワ回路を構成している。

トランジスタＭ１のゲート端子はＶreset(m)信号が入力される。トランジスタＭ２のゲート端子はＶtrans(m)信号が入力される。トランジスタＭ３のゲート端子はＶhold(m)信号が入力される。また、トランジスタＭ５のゲート端子はＶadrs(m)信号が入力される。これらＶreset(m)信号，Ｖtrans(m)信号，Ｖhold(m)信号およびＶadrs信号(m) は、行選択部２０から光検出部１１の第ｍ行にあるＮ個の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎに対して共通に出力される。

Ｖreset(m)信号およびＶtrans(m)信号がハイレベルであると、フォトダイオードＰＤ１_ｍ,ｎの接合容量部は放電され、さらにＶhold(m)信号もハイレベルであると、トランジスタＭ４のゲート端子の電位も初期化され、配線Ｌ１_ｎへの出力電圧値は初期化される。Ｖreset(m)信号，Ｖtrans(m)信号およびＶhold(m)信号がローレベルであると、光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷は接合容量部に蓄積される。Ｖreset(m)信号がローレベルであって、Ｖtrans(m)信号およびＶhold(m)信号がハイレベルであると、フォトダイオードＰＤ１_ｍ,ｎの接合容量部に蓄積されていた電荷はトランジスタＭ４のゲート端子に転送され、Ｖadrs信号(m)がハイレベルであると、その電荷量に応じた電圧値が配線Ｌ１_ｎへ出力される。

図３は、第１実施形態に係る固体撮像装置１の行選択部２０の回路図である。行選択部２０は、ラッチ回路２１、Ｍ個のＤフリップフロップ２２_１〜２２_Ｍ、Ｍ個の論理和ゲート回路２３_１〜２３_Ｍおよび４Ｍ個のスイッチＳＷ２_１,１〜ＳＷ２_Ｍ,４を含む。

ラッチ回路２１は、Ｖlatch信号およびＭビットデータを入力し、Ｖlatch信号がハイレベルからローレベルに転じるタイミングでＭビットデータのうちの第ｍビットのレベルをdv(m)として保持し、これ以降、この保持したレベルdv(1)〜dv(M)を出力する。例えば、ラッチ回路２１からdv(1)〜dv(M)の全てをハイレベルとして出力したい場合には、ラッチ回路２１へ入力するＭビットデータの全ビットをハイレベルとする。ラッチ回路２１からdv(1)〜dv(M)の全てをローレベルとして出力したい場合には、ラッチ回路２１へ入力するＭビットデータの全ビットをローレベルとする。また、ラッチ回路２１からdv(1)〜dv(M)のうちdv(1)のみをハイレベルとして出力したい場合には、ラッチ回路２１へ入力するＭビットデータを[000…01]（最下位ビットのみをハイレベル）とする。

各Ｄフリップフロップ２２_ｍは、入力するＶclk信号がハイレベルからローレベルに転じる時にＤ入力端子に入力していたレベルを、これ以降、Ｑ出力端子から出力する。Ｍ個のＤフリップフロップ２２_１〜２２_Ｍは縦続接続されている。初段のＤフリップフロップ２２_１のＤ入力端子はＶst信号を入力する。第２段以降のＤフリップフロップ２２_ｍのＤ入力端子は、その前の段のＤフリップフロップ２２_ｍ−１のＱ出力端子から出力されるレベルを入力する。すなわち、これらＭ個のＤフリップフロップ２２_１〜２２_Ｍはシフトレジスタを構成している。

各論理和ゲート回路２３_ｍは、ラッチ回路２１から出力されるレベルdv(m)を入力するとともにＤフリップフロップ２２_ｍのＱ出力端子から出力されるレベルをも入力して、これら２つのレベルの論理和のレベルを出力する。

各スイッチＳＷ２_ｍ,１は、論理和ゲート回路２３_ｍからの出力レベルがハイレベルであるとき閉じて、一端に入力するＶreset信号を他端からＶreset(m)信号として光検出部１１の第ｍ行の各画素へ出力する。各スイッチＳＷ２_ｍ,２は、論理和ゲート回路２３_ｍからの出力レベルがハイレベルであるとき閉じて、一端に入力するＶtrans信号を他端からＶtrans(m)信号として光検出部１１の第ｍ行の各画素へ出力する。

各スイッチＳＷ２_ｍ,３は、論理和ゲート回路２３_ｍからの出力レベルがハイレベルであるときに閉じて、一端に入力するＶhold信号を他端からＶhold(m)信号として光検出部１１の第ｍ行の各画素へ出力する。また、各スイッチＳＷ２_ｍ,４は、Ｄフリップフロップ２２_ｍのＱ出力端子からの出力レベルがハイレベルであるときに閉じて、一端に入力するＶadrs信号を他端からＶadrs(m)信号として光検出部１１の第ｍ行の各画素へ出力する。

この行選択部２０では、光検出部１１の何れかの行の画素において電荷蓄積の動作を行う場合には、Ｍ個のＤフリップフロップ２２_１〜２２_ＭそれぞれのＱ出力端子からの出力論理値はローレベルとされる。また、何れかのビットがハイレベルであるＭビットデータがラッチ回路２１に入力され、そのハイレベルのビットに対応するdv(m)がハイレベルとしてラッチ回路２１から出力され、論理和ゲート回路２３_ｍからの出力論理値がハイレベルとなり、スイッチＳＷ２_ｍ,１〜ＳＷ２_ｍ,３が閉じる。そして、この状態において、Ｖreset信号，Ｖtrans信号およびＶhold信号それぞれが所定のタイミングで変化することにより、Ｍビットデータにおいてハイレベルとされたビットに対応する行の画素に対してＶreset(m)信号，Ｖtrans(m)信号およびＶhold(m)信号が同様のタイミングで与えられて、それらの画素において電荷蓄積動作が行われる。

一方、光検出部１１からのデータ読出の動作を行う場合には、これに先立って、全ビットがローレベルであるＭビットデータがラッチ回路２１に入力され、ラッチ回路２１から出力されるdv(1)〜dv(M)の全てがローレベルとされる。この状態において、Ｍ個のＤフリップフロップ２２_１〜２２_Ｍから構成されるシフトレジスタが動作して、Ｍ個のＤフリップフロップ２２_１〜２２_ＭそれぞれのＱ出力端子からの出力論理値が順次にハイレベルとなり、同時に、Ｍ個の論理和ゲート回路２３_１〜２３_Ｍそれぞれからの出力論理値が順次にハイレベルとなって、出力論理値がハイレベルとなっているＤフリップフロップ２２_ｍおよび論理和ゲート回路２３_ｍに対応するスイッチＳＷ２_ｍ,１〜ＳＷ２_ｍ,４が閉じる。そして、Ｖreset信号，Ｖhold信号およびＶadrs信号それぞれが所定のタイミングで変化することにより、光検出部１１の第１行〜第Ｍ行に対して順次にＶreset(m)信号，Ｖhold(m)信号およびＶadrs信号(m)が同様のタイミングで与えられて、データ読出動作が行われる。

図４は、第１実施形態に係る固体撮像装置１の第１信号処理部３０の回路図である。第１信号処理部３０は、Ｎ個のホールド回路３１_１〜３１_Ｎ、Ｎ個のＤフリップフロップ３２_１〜３２_Ｎ、減算回路３３および２Ｎ個のスイッチＳＷ３_１,１〜ＳＷ３_Ｎ,２を含む。

各ホールド回路３１_ｎは、光検出部１１の何れかの行の画素Ｐ_ｍ,ｎから配線Ｌ１_ｎに出力された電圧値を入力して保持し、その保持した電圧値を出力する。各ホールド回路３１_ｎは互いに異なる２つの時刻それぞれの電圧値を保持することができ、その場合、一方の電圧値はノイズ成分であり、他方の電圧値はノイズ成分が重畳された光出力成分である。なお、各配線Ｌ１_ｎには定電流源が接続されている。

各Ｄフリップフロップ３２_ｎは、入力するＨclk信号がハイレベルからローレベルに転じる時にＤ入力端子に入力していた値を、これ以降、Ｑ出力端子から出力する。Ｎ個のＤフリップフロップ３２_１〜３２_Ｎは縦続接続されている。初段のＤフリップフロップ３２_１のＤ入力端子はＨst信号を入力する。第２段以降のＤフリップフロップ３２_ｎのＤ入力端子は、その前の段のＤフリップフロップ３２_ｎ−１のＱ出力端子から出力される値を入力する。すなわち、これらＮ個のＤフリップフロップ３２_１〜３２_Ｎはシフトレジスタを構成している。

各ホールド回路３１_ｎの出力側に設けられたスイッチＳＷ３_ｎ,１，ＳＷ３_ｎ,２は、Ｄフリップフロップ３２_ｎのＱ出力端子からの出力値がハイレベルであるときに閉じて、ホールド回路３１_ｎから出力される２つの電圧値を減算回路３３に入力させる。減算回路３３は、入力した２つの電圧値の差に応じた電圧値Videoを出力する。

次に、第１実施形態に係る固体撮像装置１の動作について図５および図６を用いて説明する。図５は、第１実施形態に係る固体撮像装置１の光検出部１１における電荷蓄積動作を説明するためのタイミングチャートである。また、図６は、第１実施形態に係る固体撮像装置１の光検出部１１からのデータ読出動作を説明するためのタイミングチャートである。図５には、(a) 行選択部２０に入力するＭビットデータ、(b) 行選択部２０に入力するＶlatch信号、(c) 行選択部２０に入力するＶst信号、(d) 行選択部２０に入力するＶclk信号、(e) 行選択部２０に入力するＶreset信号、(f) 行選択部２０に入力するＶtrans信号、(g) 行選択部２０に入力するＶhold信号、および、(h) 行選択部２０に入力するＶadrs信号、が示されている。また、図６には、これら(a)〜(h)に加えて、(i) 第１信号処理部３０に入力するＨst信号、(j) 第１信号処理部３０に入力するＨclk信号、および、(k) 第１信号処理部３０から出力されるVideo信号、が示されている。

第１実施形態に係る固体撮像装置１の光検出部１１における電荷蓄積動作は図５に示されるように以下のように行われる。この電荷蓄積動作の期間では、行選択部２０に入力するＶst信号は常にローレベルであり、行選択部２０に入力するＶclk信号は常にハイレベルであり、行選択部２０に入力するＶadrs信号は常にローレベルであり、また、第１信号処理部３０に入力するＨst信号は常にローレベルである。

時刻ｔ_１から時刻ｔ_４までの期間、全ビットがハイレベルであるＭビットデータDATA0が行選択部２０のラッチ回路２１に入力される。時刻ｔ_２から時刻ｔ_６までの期間、行選択部２０に入力するＶreset信号、Ｖtrans信号およびＶhold信号は何れもハイレベルとなる。Ｖlatch信号は、時刻ｔ_３にハイレベルからローレベルに転じ、時刻ｔ_４にハイレベルに転じる。

Ｖlatch信号がローレベルに転じる時刻ｔ_３に、ＭビットデータDATA0がラッチ回路２１により保持され、これ以降、その保持されたデータがdv(1)〜dv(M)としてラッチ回路２１から出力される。このとき出力されるdv(1)〜dv(M)は全てハイレベルである。これにより、光検出部１１に含まれる全ての画素Ｐ_１,１〜Ｐ_Ｍ,Ｎにおいて、フォトダイオードＰＤ１_ｍ,ｎの接合容量部が放電され、また、トランジスタＭ４のゲート端子の電位が初期化されて、全ての配線Ｌ１_ｎへの出力電圧値も初期化される。

時刻ｔ_５から時刻ｔ_８までの期間、次に光検出部１１において電荷蓄積すべき行に対応するビットのみがハイレベルであるＭビットデータDATA1が行選択部２０のラッチ回路２１に入力される。時刻ｔ_７から時刻ｔ_８までの期間、行選択部２０に入力するＶreset信号およびＶtrans信号は何れもハイレベルとなるが、Ｖhold信号はローレベルのままである。Ｖlatch信号は、時刻ｔ_７にローレベルに転じ、時刻ｔ_８にハイレベルに転じる。Ｖtrans信号およびＶhold信号は、時刻ｔ_１０から時刻ｔ_１１までの期間、ハイレベルとなる。

Ｖlatch信号がローレベルに転じる時刻ｔ_７に、ＭビットデータDATA1がラッチ回路２１により保持され、これ以降、その保持されたデータがdv(1)〜dv(M)としてラッチ回路２１から出力される。このとき出力されるdv(1)〜dv(M)は、次に光検出部１１において電荷蓄積すべき行に対応するビットがハイレベルであり、他のビットがローレベルである。これにより、dv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて、Ｖreset信号およびＶtrans信号がハイレベルである時刻ｔ_７から時刻ｔ_８までの期間にフォトダイオードＰＤ１_ｍ,ｎの接合容量部が放電され、その後の時刻ｔ_８から時刻ｔ_１０までの期間にフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が接合容量部に蓄積され、更にその後のＶtrans信号およびＶhold信号がハイレベルである時刻ｔ_１０から時刻ｔ_１１までの期間に電荷が接合容量部からトランジスタＭ４のゲート端子に転送される。

時刻ｔ_９から時刻ｔ_１３までの期間、次に光検出部１１において電荷蓄積すべき行に対応するビットのみがハイレベルであるＭビットデータDATA2が行選択部２０のラッチ回路２１に入力される。時刻ｔ_１２から時刻ｔ_１３までの期間、行選択部２０に入力するＶreset信号およびＶtrans信号は何れもハイレベルとなるが、Ｖhold信号はローレベルのままである。Ｖlatch信号は、時刻ｔ_１２にローレベルに転じ、時刻ｔ_１３にハイレベルに転じる。Ｖtrans信号およびＶhold信号は、時刻ｔ_１５から時刻ｔ_１６までの期間、ハイレベルとなる。

Ｖlatch信号がローレベルに転じる時刻ｔ_１２に、ＭビットデータDATA2がラッチ回路２１により保持され、これ以降、その保持されたデータがdv(1)〜dv(M)としてラッチ回路２１から出力される。このとき出力されるdv(1)〜dv(M)は、次に光検出部１１において電荷蓄積すべき行に対応するビットがハイレベルであり、他のビットがローレベルである。これにより、dv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて、Ｖreset信号およびＶtrans信号がハイレベルである時刻ｔ_１２から時刻ｔ_１３までの期間にフォトダイオードＰＤ１_ｍ,ｎの接合容量部が放電され、その後の時刻ｔ_１３から時刻ｔ_１５までの期間にフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が接合容量部に蓄積され、更にその後のＶtrans信号およびＶhold信号がハイレベルである時刻ｔ_１５から時刻ｔ_１６までの期間に電荷が接合容量部からトランジスタＭ４のゲート端子に転送される。

時刻ｔ_１４から時刻ｔ_１８までの期間、次に光検出部１１において電荷蓄積すべき行に対応するビットのみがハイレベルであるＭビットデータDATA3が行選択部２０のラッチ回路２１に入力される。時刻ｔ_１７から時刻ｔ_１８までの期間、行選択部２０に入力するＶreset信号およびＶtrans信号は何れもハイレベルとなるが、Ｖhold信号はローレベルのままである。Ｖlatch信号は、時刻ｔ_１７にローレベルに転じ、時刻ｔ_１８にハイレベルに転じる。Ｖtrans信号およびＶhold信号は、時刻ｔ_２０から時刻ｔ_２１までの期間、ハイレベルとなる。

Ｖlatch信号がローレベルに転じる時刻ｔ_１７に、ＭビットデータDATA3がラッチ回路２１により保持され、これ以降、その保持されたデータがdv(1)〜dv(M)としてラッチ回路２１から出力される。このとき出力されるdv(1)〜dv(M)は、次に光検出部１１において電荷蓄積すべき行に対応するビットがハイレベルであり、他のビットがローレベルである。これにより、dv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて、Ｖreset信号およびＶtrans信号がハイレベルである時刻ｔ_１７から時刻ｔ_１８までの期間にフォトダイオードＰＤ１_ｍ,ｎの接合容量部が放電され、その後の時刻ｔ_１８から時刻ｔ_２０までの期間にフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が接合容量部に蓄積され、更にその後のＶtrans信号およびＶhold信号がハイレベルである時刻ｔ_２０から時刻ｔ_２１までの期間に電荷が接合容量部からトランジスタＭ４のゲート端子に転送される。

時刻ｔ_１９から時刻ｔ_２３までの期間、全ビットがローレベルであるＭビットデータDATA4が行選択部２０のラッチ回路２１に入力される。Ｖlatch信号は、時刻ｔ_２２にハイレベルからローレベルに転じ、時刻ｔ_２３にハイレベルに転じる。Ｖlatch信号がローレベルに転じる時刻ｔ_２２に、ＭビットデータDATA4がラッチ回路２１により保持され、これ以降、その保持されたデータがdv(1)〜dv(M)としてラッチ回路２１から出力される。このとき出力されるdv(1)〜dv(M)は全てローレベルである。これにより、電荷蓄積動作が終了され、以降はデータ読出動作が可能となる。

以上に説明したように、時刻ｔ_８から時刻ｔ_１１までの期間Ｔ１における電荷の蓄積および転送の動作は、ＭビットデータDATA1により指定されたdv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて行われ、時刻ｔ_１３から時刻ｔ_１６までの期間Ｔ２における電荷の蓄積および転送の動作は、ＭビットデータDATA2により指定されたdv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて行われ、また、時刻ｔ_１８から時刻ｔ_２１までの期間Ｔ３における電荷の蓄積および転送の動作は、ＭビットデータDATA3により指定されたdv(m)がハイレベルである第ｍ行の各画素Ｐ_ｍ,ｎにおいて行われる。

ここで、期間Ｔ１〜Ｔ３は、一定時間であってもよいし、異なる時間であってもよい。また、期間Ｔ１〜Ｔ３それぞれにおいて電荷の蓄積および転送の動作が行われる光検出部１１の行は、一部または全部が重なっていてもよいし、全く異なっていてもよい。

なお、以上の動作例では、期間Ｔ１〜Ｔ３それぞれにおいて、電荷の蓄積および転送が同じ行で行われた。しかし、期間Ｔ１〜Ｔ３それぞれで異なる行において電荷を蓄積して、最後に、その蓄積した電荷を一括して転送するようにしてもよい。また、期間Ｔ１〜Ｔ３それぞれの初めにＶreset信号をハイレベルにしてフォトダイオードＰＤ１_ｍ,ｎの接合容量部を放電することをしなければ、期間Ｔ１〜Ｔ３それぞれで同じ行において電荷を蓄積することもできる。

以上に説明した電荷蓄積動作の後、第１実施形態に係る固体撮像装置１の光検出部１１からのデータ読出動作は図６に示されるように以下のように行われる。このデータ読出動作の期間では、行選択部２０に入力するＶlatch信号は常にハイレベルであり、また、行選択部２０に入力するＶtrans信号は常にローレベルである。

時刻ｔ_３０から時刻ｔ_３２までの期間にＶst信号はハイレベルとなり、その間の時刻ｔ_３１にＶclk信号はハイレベルからローレベルに転じ、時刻ｔ_３３にＶclk信号はハイレベルに転じる。さらに後の時刻ｔ_４１にＶclk信号はローレベルに転じ、時刻ｔ_４３にＶclk信号はハイレベルに転じる。以降も同様にＶclk信号はレベルを変化させる。このようなＶclk信号が行選択部２０内のＭ個のＤフリップフロップ２２_１〜２２_Ｍそれぞれに入力されることで、これらＭ個のＤフリップフロップ２２_１〜２２_Ｍから構成されるシフトレジスタが動作して、Ｍ個のＤフリップフロップ２２_１〜２２_ＭそれぞれのＱ出力端子からの出力論理値が順次にハイレベルとなり、同時に、Ｍ個の論理和ゲート回路２３_１〜２３_Ｍそれぞれからの出力論理値が順次にハイレベルとなる。

時刻ｔ_３１から時刻ｔ_４１までの期間では、行選択部２０内のＭ個のＤフリップフロップ２２_１〜２２_Ｍのうち初段のＤフリップフロップ２２_１のＱ出力端子からの出力論理値のみがハイレベルとなり、また、Ｍ個の論理和ゲート回路２３_１〜２３_Ｍのうち論理和ゲート回路２３_１からの出力論理値がハイレベルとなっていて、これらに対応するスイッチＳＷ２_１,１〜ＳＷ２_１,４が閉じている。この時刻ｔ_３１から時刻ｔ_４１までの期間において、時刻ｔ_３２にＶadrs信号がローレベルからハイレベルに転じ、時刻ｔ_３３にＶreset信号がローレベルからハイレベルに転じ、時刻ｔ_３４にＶhold信号がローレベルからハイレベルに転じ、時刻ｔ_３５にＶhold信号がローレベルに転じ、時刻ｔ_３６にＶreset信号がローレベルに転じ、時刻ｔ_３８にＶadrs信号がローレベルに転じる。

これにより、光検出部１１の第１行の各画素に対して、Ｖreset(1)信号，Ｖhold(1)信号およびＶadrs信号(1)が与えられて、第１行の各画素Ｐ_１,ｎから電荷蓄積量に応じた電圧値が配線Ｌ１_ｎへ出力される。なお、このとき、Ｖadrs信号(1)がハイレベルであってＶreset(1)信号およびＶhold信号(1)がローレベルである時刻ｔ_３２から時刻ｔ_３３までの期間、第１行の各画素Ｐ_１,ｎから出力される電圧値は、ノイズ成分が重畳された光出力成分の値を表す。この電圧を第１信号処理部３０のホールド回路３１_ｎに一度転送・保持する。一方、Ｖadrs信号(1) ，Ｖreset(1)信号およびＶhold信号(1)の全てがハイレベルとなった後にＶadrs信号(1)がハイレベルのまま、Ｖreset(1)信号およびＶhold信号(1)がローレベルである期間、第１行の各画素Ｐ_１,ｎから出力される電圧値は、ノイズ成分の値を表す。この電圧も第１信号処理部３０のホールド回路３１_ｎに転送・保持する。そして、各画素Ｐ_１,ｎから配線Ｌ１_ｎへ出力された電圧値（光出力成分およびノイズ成分）は、第１信号処理部３０のホールド回路３１_ｎにより保持される。

各画素Ｐ_１,ｎから出力された電圧値がホールド回路３１_ｎにより保持された後、時刻ｔ_３７から時刻ｔ_３９までの期間にＨst信号はハイレベルとなり、その間の時刻ｔ_３８にＨclk信号はハイレベルからローレベルに転じ、時刻ｔ_３９にＨclk信号はハイレベルに転じる。以降も同様にＨclk信号はレベルを周期的に変化させる。このようなＨclk信号が第１信号処理部３０内のＮ個のＤフリップフロップ３２_１〜３２_Ｎそれぞれに入力されることで、これらＮ個のＤフリップフロップ３２_１〜３２_Ｎから構成されるシフトレジスタが動作して、Ｎ個のＤフリップフロップ３２_１〜３２_ＮそれぞれのＱ出力端子からの出力論理値が順次にハイレベルとなり、各ホールド回路３１_ｎの出力側に設けられたスイッチＳＷ３_ｎ,１，ＳＷ３_ｎ,２が順次に閉じる。

これにより、Ｎ個のホールド回路３１_１〜３１_Ｎそれぞれから順次に電圧値（光出力成分およびノイズ成分）が減算回路３３へ出力される。そして、減算回路３３において、入力した２つの電圧値の差に応じた電圧値Videoが演算され出力される。このとき減算回路３３から出力される電圧値Videoは、光検出部１１の第１行の画素Ｐ_１,１〜Ｐ_１,Ｎそれぞれにおいて蓄積されていた電荷の量に応じたものであって、ノイズ成分が除去されたものである。

続く時刻ｔ_４１から時刻ｔ_４９後までの期間では、行選択部２０内のＭ個のＤフリップフロップ２２_１〜２２_Ｍのうち第２段のＤフリップフロップ２２_２のＱ出力端子からの出力論理値のみがハイレベルとなり、また、Ｍ個の論理和ゲート回路２３_１〜２３_Ｍのうち論理和ゲート回路２３_２からの出力論理値がハイレベルとなっていて、これらに対応するスイッチＳＷ２_２,１〜ＳＷ２_２,４が閉じている。この時刻ｔ_４１から時刻ｔ_４９後までの期間において、時刻ｔ_４２にＶadrs信号がローレベルからハイレベルに転じ、時刻ｔ_４３にＶreset信号がローレベルからハイレベルに転じ、時刻ｔ_４４にＶhold信号がローレベルからハイレベルに転じ、時刻ｔ_４５にＶhold信号がローレベルに転じ、時刻ｔ_４６にＶreset信号がローレベルに転じ、時刻ｔ_４８にＶadrs信号がローレベルに転じる。

これにより、光検出部１１の第２行の各画素に対して、Ｖreset(2)信号，Ｖhold(2)信号およびＶadrs信号(2)が与えられて、第２行の各画素Ｐ_２,ｎから電荷蓄積量に応じた電圧値が配線Ｌ１_ｎへ出力される。なお、このとき、Ｖadrs信号(2)がハイレベルであってＶreset(2)信号およびＶhold信号(2)がローレベルである時刻ｔ_４２から時刻ｔ_４３までの期間、第２行の各画素Ｐ_２,ｎから出力される電圧値は、ノイズ成分が重畳された光出力成分の値を表す。この電圧を第１信号処理部３０のホールド回路３１_ｎに一度転送・保持する。一方、Ｖadrs信号(2) ，Ｖreset(2)信号およびＶhold信号(2)の全てがハイレベルとなった後にＶadrs信号(2)がハイレベルのまま、Ｖreset(2)信号およびＶhold信号(2)がローレベルである期間、第２行の各画素Ｐ_２,ｎから出力される電圧値は、ノイズ成分の値を表す。この電圧も第１信号処理部３０のホールド回路３１_ｎに転送・保持する。そして、各画素Ｐ_２,ｎから配線Ｌ１_ｎへ出力された電圧値（光出力成分およびノイズ成分）は、第１信号処理部３０のホールド回路３１_ｎにより保持される。

各画素Ｐ_２,ｎから出力された電圧値がホールド回路３１_ｎにより保持された後、時刻ｔ_４７から時刻ｔ_４９までの期間にＨst信号はハイレベルとなり、その間の時刻ｔ_４８にＨclk信号はハイレベルからローレベルに転じ、時刻ｔ_４９にＨclk信号はハイレベルに転じる。以降も同様にＨclk信号はレベルを周期的に変化させる。このようなＨclk信号が第１信号処理部３０内のＮ個のＤフリップフロップ３２_１〜３２_Ｎそれぞれに入力されることで、これらＮ個のＤフリップフロップ３２_１〜３２_Ｎから構成されるシフトレジスタが動作して、Ｎ個のＤフリップフロップ３２_１〜３２_ＮそれぞれのＱ出力端子からの出力論理値が順次にハイレベルとなり、各ホールド回路３１_ｎの出力側に設けられたスイッチＳＷ３_ｎ,１，ＳＷ３_ｎ,２が順次に閉じる。

これにより、Ｎ個のホールド回路３１_１〜３１_Ｎそれぞれから順次に電圧値（光出力成分およびノイズ成分）が減算回路３３へ出力される。そして、減算回路３３において、入力した２つの電圧値の差に応じた電圧値Videoが演算され出力される。このとき減算回路３３から出力される電圧値Videoは、光検出部１１の第２行の画素Ｐ_２,１〜Ｐ_２,Ｎそれぞれにおいて蓄積されていた電荷の量に応じたものであって、ノイズ成分が除去されたものである。

以降も同様にして、光検出部１１の第３行以降の画素Ｐ_ｍ,１〜Ｐ_ｍ,Ｎそれぞれにおいて蓄積されていた電荷の量に応じた電圧値は、光検出部１１の各行の画素から出力されて第１信号処理部３０のホールド回路３１_１〜３１_Ｎにより保持され、減算回路３３によりノイズ成分が除去されて第１信号処理部３０から電圧値Videoとして出力される。

以上のように、本実施形態に係る固体撮像装置１では、光検出部１１に含まれるＭ×Ｎ個の画素はＭ行Ｎ列に２次元配列されていて、第ｍ行第ｎ列にある画素Ｐ_ｍ,ｎはフォトダイオードＰＤ１_ｍ,ｎを含む。行選択部２０により、光検出部１１のＭ行のうちから１以上の行が選択され、その選択された行にある各画素において光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が蓄積される。また、この各画素における電荷蓄積の後、行選択部２０により、光検出部１１の行毎に各画素の電荷蓄積量に応じたデータの出力が指示される。そして、行選択部２０からの指示により光検出部１１の行毎に出力された各画素のデータは、第１信号処理部３０に入力されて、この第１信号処理部３０から画素毎に出力される。

光検出部１１のＭ行のうち行選択部２０により選択された行の各画素における電荷の蓄積は、１期間のみ行われることも可能であり、複数の期間で行われることも可能である。電荷蓄積期間が複数である場合には、これらの期間は、一定時間であることも可能であり、異なる時間であることも可能である。また、複数の期間それぞれにおいて電荷の蓄積が行われる光検出部１１の行は、一部または全部が重なっていることも可能であり、全く異なっていることも可能である。このように光検出部１１のＭ行それぞれにおいて所望の時間（時間０の場合も含む。）だけフォトダイオードＰＤ１_ｍ,ｎで発生した電荷が蓄積され得るので、行によって光検出の感度を異ならせることができる。すなわち、撮像しようとする画像における画素間の光強度のコントラストが大きい場合であっても、その画像中の光強度が強い画素を含む行において、他の行と比較して電荷蓄積時間を短くすることができ、これにより高精度な画像を得ることができる。すなわち、各行の電荷蓄積時間を変えることにより、固体撮像装置の各画素の光検出のダイナミックレンジより、この固体撮像装置により撮像しようとする画像における画素間の光強度のコントラストが大きい場合であっても高精度な画像を得ることができる。

（第２実施形態）
次に、本発明に係る固体撮像装置の第２実施形態について説明する。図７は、第２実施形態に係る固体撮像装置２の構成図である。この図に示される固体撮像装置２は、光検出部１２、行選択部２０、第１信号処理部３０、第２信号処理部４０および第３信号処理部５０を備える。この第２実施形態における行選択部２０および第１信号処理部３０それぞれは、前の第１実施形態における行選択部２０および第１信号処理部３０と同様のものである。第１実施形態に係る固体撮像装置１と比較すると、この第２実施形態に係る固体撮像装置２は、光検出部１２に含まれる各画素Ｐ_ｍ,ｎの構成の点で相違し、また、第２信号処理部４０および第３信号処理部５０を更に備える点で相違する。

図８は、第２実施形態に係る固体撮像装置２の光検出部１２に含まれる各画素Ｐ_ｍ,ｎの回路図である。この第２実施形態における画素Ｐ_ｍ,ｎは、前の第１実施形態における画素Ｐ_ｍ,ｎと比較すると、フォトダイオードＰＤ２_ｍ,ｎおよびフォトダイオードＰＤ３_ｍ,ｎを更に含む点で相違する。第ｍ行にあるＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎは、配線Ｌ２_ｍにより電気的に接続されており、この配線Ｌ２_ｍを介して第２信号処理部４０と接続されている。第２信号処理部４０は、各配線Ｌ２_ｍを経て入力した電荷を蓄積して当該電荷蓄積量に応じた電圧値を出力する。また、第ｎ列にあるＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎは、配線Ｌ３_ｎにより電気的に接続されており、この配線Ｌ３_ｎを介して第３信号処理部５０と接続されている。第３信号処理部５０は、各配線Ｌ３_ｎを経て入力した電荷を蓄積して当該電荷蓄積量に応じた電圧値を出力する。

図９は、第２実施形態に係る固体撮像装置２の第２信号処理部４０の回路図である。第２信号処理部４０は、Ｍ個のＤフリップフロップ４１_１〜４１_Ｍ、積分回路４２およびＭ個のスイッチＳＷ４_１〜ＳＷ４_Ｍを含む。Ｍ個のＤフリップフロップ４１_１〜４１_Ｍは、縦続接続されていて、シフトレジスタを構成している。このシフトレジスタが動作することにより、Ｍ個のＤフリップフロップ４１_１〜４１_ＭそれぞれのＱ出力端子から出力される論理レベルは順次にハイレベルとなり、Ｍ個のスイッチＳＷ４_１〜ＳＷ４_Ｍは順次に閉じて、Ｍ本の配線Ｌ２_１〜Ｌ２_Ｍは順次に積分回路４２に接続される。積分回路４２は、互いに並列的に接続された容量素子ＣおよびスイッチＳＷがアンプＡの入力端子と出力端子との間に設けられたものである。この積分回路４２は、スイッチＳＷが所定のタイミングで開閉することにより、入力した電荷を容量素子Ｃに蓄積し、その蓄積した電荷の量に応じた電圧値を出力することができる。

この第２信号処理部４０の積分回路４２から出力される電圧値は、配線Ｌ２_ｍに接続される第ｍ行のＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎそれぞれで発生した電荷の総和に応じたものであり、各行について順次に出力される。すなわち、この第２信号処理部４０の積分回路４２から出力される電圧値の分布は、光検出部１２に入射する光の強度の２次元分布を列方向について加算したもの（すなわち、光検出部１２に入射する光の強度の行方向の１次元分布）を表す。

第３信号処理部５０の構成は、第２信号処理部４０の構成と同様である。第３信号処理部５０から出力される電圧値は、配線Ｌ３_ｎに接続される第ｎ列のＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎそれぞれで発生した電荷の総和に応じたものであり、各列について順次に出力される。すなわち、この第３信号処理部５０から出力される電圧値の分布は、光検出部１２に入射する光の強度の２次元分布を行方向について加算したもの（すなわち、光検出部１２に入射する光の強度の列方向の１次元分布）を表す。

第２実施形態に係る固体撮像装置２では、第２信号処理部４０および第３信号処理部５０それぞれから出力される電圧値の分布を用いることにより、撮像しようとする画像における画素間の光強度のコントラストが各画素の光検出のダイナミックレンジより大きいか否かを判定することができ、また、光検出部１２の各行における電荷蓄積時間を行選択部２０により適切に設定することができる。本実施形態では、第１実施形態と同じく、各行の電荷蓄積時間を変えることにより、固体撮像装置の各画素の光検出のダイナミックレンジより、この固体撮像装置により撮像しようとする画像における画素間の光強度のコントラストが大きい場合であっても高精度な画像を得ることができ、しかも各行に適切な電荷蓄積時間を設定することが可能となる。

（変形例）
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、光検出部の各画素Ｐ_ｍ,ｎは、上記実施形態ではＡＰＳ構造のものであったが、ＰＰＳ（PassivePixel Sensor）構造のものであってもよい。

第１実施形態に係る固体撮像装置１の構成図である。第１実施形態に係る固体撮像装置１の光検出部１１に含まれる各画素Ｐ_ｍ,ｎの回路図である。第１実施形態に係る固体撮像装置１の行選択部２０の回路図である。第１実施形態に係る固体撮像装置１の第１信号処理部３０の回路図である。第１実施形態に係る固体撮像装置１の光検出部１１における電荷蓄積動作を説明するためのタイミングチャートである。第１実施形態に係る固体撮像装置１の光検出部１１からのデータ読出動作を説明するためのタイミングチャートである。第２実施形態に係る固体撮像装置２の構成図である。第２実施形態に係る固体撮像装置２の光検出部１２に含まれる各画素Ｐ_ｍ,ｎの回路図である。第２実施形態に係る固体撮像装置２の第２信号処理部４０の回路図である。

符号の説明

１，２…固体撮像装置、１１，１２…光検出部、２０…行選択部、２１…ラッチ回路、２２…Ｄフリップフロップ、２３…論理和ゲート回路、３０…第１信号処理部、３１…ホールド回路、３２…Ｄフリップフロップ、３３…減算回路、４０…第２信号処理部、４１…Ｄフリップフロップ、４２…積分回路、５０…第３信号処理部。

Claims

Ｍ×Ｎ個の画素がＭ行Ｎ列に２次元配列され、第ｍ行第ｎ列にある画素Ｐ_ｍ,ｎがフォトダイオードＰＤ１_ｍ,ｎを含む光検出部と、
前記光検出部のＭ行のうちから１以上の行を選択して、その選択した行にある各画素に対し光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷の蓄積を指示するとともに、前記光検出部の行毎に各画素の電荷蓄積量に応じたデータの出力を指示する行選択部と、
前記行選択部からの指示により前記光検出部の行毎に出力された各画素のデータを入力して、画素毎にデータを出力する第１信号処理部と、
を備え、
前記行選択部が、前記光検出部のＭ行のうちから選択する行を指示するＭビットデータを保持するラッチ回路を含み、このラッチ回路により保持されたＭビットデータのうちの第ｍビットのデータが有意値であるときに前記光検出部のＭ行のうちの第ｍ行を選択して、その選択した第ｍ行にある各画素に対し光入射に応じてフォトダイオードＰＤ１_ｍ,ｎで発生した電荷の蓄積を指示する、
ことを特徴とする固体撮像装置（ただし、Ｍ，Ｎは２以上の整数、ｍは１以上Ｍ以下の任意の整数、ｎは１以上Ｎ以下の任意の整数）。
前記光検出部の各画素Ｐ_ｍ,ｎがフォトダイオードＰＤ２_ｍ,ｎを更に含み、第ｍ行にあるＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎが配線Ｌ２_ｍにより電気的に接続されており、
各配線Ｌ２_ｍに接続されたＮ個のフォトダイオードＰＤ２_ｍ,１〜ＰＤ２_ｍ,Ｎで発生した電荷を入力して蓄積し当該電荷蓄積量に応じた電圧値を出力する第２信号処理部を更に備える、
ことを特徴とする請求項１記載の固体撮像装置。
前記光検出部の各画素Ｐ_ｍ,ｎがフォトダイオードＰＤ３_ｍ,ｎを更に含み、第ｎ列にあるＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎが配線Ｌ３_ｎにより電気的に接続されており、
各配線Ｌ３_ｎに接続されたＭ個のフォトダイオードＰＤ３_１,ｎ〜ＰＤ３_Ｍ,ｎで発生した電荷を入力して蓄積し当該電荷蓄積量に応じた電圧値を出力する第３信号処理部を更に備える、
ことを特徴とする請求項１記載の固体撮像装置。