JPH0923382A - 自己走査型撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 画面の必要な部分のデータのみを得るため、
所望の走査開始位置から必要な箇所のみを他の画素の影
響を受けることなく走査できるようにする。 【構成】 シフトレジスタ（４，８）によって複数の画
素（１）を順次走査して画像信号の読み出しを行なう自
己走査型撮像装置において、前記シフトレジスタ（４，
８）の複数の回路段へ並列にデータ設定を行なう並列デ
ータ設定手段（３，７）と、リセットすべき画素の位置
を指定するマスキング手段（６，１０）を設ける。マス
キング手段（６，１０）で指定された画素をリセットし
た後、シフトレジスタ（４，８）を並列データ設定手段
（３，７）で設定されたデータに基づきシフト動作させ
て画素の走査を行ない、所望の画素の画像データを読み
出す。並列データ設定手段（３，７）およびマスキング
手段（６，１０）に数値データによってデータ設定を行
なうデコーダ（１１）を設けることもできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自己走査型撮像装
置に関し、特に撮像画面の一部のみを選択して画像信号
を読み出すことができるようにした撮像装置に関する。

【０００２】

【従来の技術】図５は、従来のシフトレジスタを使用し
た自己走査型撮像装置の構成例を示す。同図は、３行×
３列のマトリクス状に配置された画素を備えたＭＯＳ型
撮像装置を示す。各々の画素はラインスイッチを構成す
るＭＯＳトランジスタとフォトダイオードからなる。す
なわち、ラインスイッチＳ１１，Ｓ１２，Ｓ１３のゲー
トは水平（行）ラインＬ１に接続され、ラインスイッチ
ＳＳ２１、２２，Ｓ２３のゲートは水平ラインＬ２に接
続され、ラインスイッチＳ３１，Ｓ３２，Ｓ３３のゲー
トは水平ラインＬ３に接続されている。各水平ラインＬ
１，Ｌ２，Ｌ３は垂直シフトレジスタ３３の各回路段に
接続されている。

【０００３】各ラインスイッチＳ１１，Ｓ２１，Ｓ３１
のドレインは列ラインまたは垂直信号線Ｖ１に接続さ
れ、該垂直信号線Ｖ１はＭＯＳトランジスタからなる水
平走査スイッチＳｈ１のドレイン−ソース回路を介して
出力部３４の入力に接続されている。各ラインスイッチ
Ｓ１２，Ｓ２２、Ｓ３２のドレインは垂直信号線Ｖ２に
接続され、該垂直信号線Ｖ２は水平走査スイッチＳｈ２
のドレイン−ソース回路を介して出力増部３４の入力に
接続されている。さらに、ラインスイッチＳ１３、Ｓ２
３、Ｓ３３のドレインは垂直信号線Ｖ３に接続され、該
垂直信号線Ｖ３はＭＯＳトランジスタからなる水平走査
スイッチＳｈ３のドレイン−ソース回路を介して出力増
部３４の入力に接続されている。

【０００４】各々のラインスイッチＳ１１，Ｓ１２，
…，Ｓ３３のソースとグランド間には被写体の画像光を
電気信号に変換するためのフォトダイオードＰＤ１１，
ＰＤ１２，…，ＰＤ３３がそれぞれ接続されている。ま
た、水平走査スイッチＳｈ１，Ｓｈ２，Ｓｈ３のゲート
はそれぞれ水平シフトレジスタ３２の各回路段の出力に
接続されている。

【０００５】図５の撮像装置においては、垂直シフトレ
ジスタ３３は垂直スタートパルスＶｓの入力と垂直クロ
ックＶｃｌｋ１，Ｖｃｌｋ２によって、走査方向の最初
から１水平ラインずつ選択され、選択された水平ライン
のラインスイッチをオンとし該ラインスイッチに接続さ
れたフォトダイオードからの光電荷を各垂直信号線Ｖ１
〜Ｖ３に転送する。例えば、垂直シフトレジスタ３３が
水平ラインＬ１を選択すれば、ラインスイッチＳ１１、
Ｓ１２、Ｓ１３がオンとなり、それぞれのラインスイッ
チにつながるフォトダイオードＰＤ１１，ＰＤ１２，Ｐ
Ｄ１３の光電荷が垂直信号線Ｖ１〜Ｖ３に転送される。
その後、水平スタートパルスＨｓの入力と水平クロック
Ｈｃｌｋ１，Ｈｃｌｋ２によって、水平走査スイッチＳ
ｈ１，Ｓｈ２，Ｓｈ３が順番に走査され、すなわち順番
にオンとされ、各垂直信号線Ｖ１〜Ｖ３につながるそれ
ぞれの１画素ずつ画像信号が読み出され出力部３４によ
って増幅された後出力される。

【０００６】図５の撮像装置においては、垂直シフトレ
ジスタ３３および水平シフトレジスタ３２は各シフトレ
ジスタの最初の回路段から例えば高レベルの信号が順次
後段の回路段へとシフトされ、それによって各画素が所
定の順序で順次選択されて読み出される。

【０００７】

【発明が解決しようとする課題】このような従来の撮像
装置においては、画像の走査開始位置は撮像装置の構造
によって一義的に決まっている。例えば図５の装置で
は、水平ラインはＬ１，Ｌ２，Ｌ３へと順に選択され、
垂直信号線はＶ１からＶ２、Ｖ３へと順に選択される。

【０００８】したがって、このような従来の撮像装置で
は、撮像画面の一部分のみの画像信号を利用したい場合
には、画素の走査開始位置などが該撮像装置の構造によ
って一義的に決まっているため、全ての画素についての
画像信号を読み出した後に必要な部分の信号のみをゲー
ト回路などによって取り出す必要があった。このため、
必要以外の余分な画素まで読み出す必要があり、読み出
しのための処理時間が長くなりかつ読み出した画像信号
から必要な部分を選択するために複雑な回路を使用する
必要があった。

【０００９】本発明の目的は、前述の従来例の撮像装置
における問題点に鑑み、自己走査型撮像装置において、
比較的簡単な回路構成により必要な部分のみの画素を迅
速かつ的確に読み出し可能とすることにある。

【００１０】本発明の他の目的は、自己走査型撮像装置
において、読み出しが必要な部分の指定を短時間で行な
うことができるようにし、必要な部分を選択して迅速に
読み出しが行なわれるようにすることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態様によれば、各々光電変換素子を
備えた複数の画素と、複数の回路段を備え前記複数の画
素を順次指定して画像信号の読み出しを行なわせるため
のシフトレジスタとを有する自己走査型撮像装置におい
て、前記シフトレジスタの複数の回路段へ並列にデータ
設定を行なう並列データ設定手段と、リセットすべき画
素の位置を指定するマスキング手段とを設け、前記マス
キング手段によって指定された位置の画素をリセットし
た後、前記シフトレジスタを前記並列データ設定手段に
よって設定されたデータに基づきシフト動作させて画素
を走査することにより、前記複数の画素のうちから部分
的に画像信号を読み出し可能とする。

【００１２】さらに、このような構成において、前記並
列データ設定手段から前記シフトレジスタに設定するデ
ータおよび前記マスキング手段から出力されるマスク位
置指定データのうち少くとも一方のデータを該データの
ビット数よりも少ないビット数の入力データから生成可
能とするデコード手段を設けると好都合である。

【００１３】また、前記並列データ設定手段は前記シフ
トレジスタに設定すべき並列入力データを記憶する手段
を含むよう構成することができる。

【００１４】また、前記マスキング手段にもマスキング
を行なう画素の位置を示すデータを記憶する手段を設け
ることができる。

【００１５】さらに、前記マスキング手段で指定した箇
所の画素を一括読み出しすることによって該画素のリセ
ットを行なうと好都合である。

【００１６】前記デコード手段は画素の走査の開始位置
を示すデータを受け入れて前記並列データ設定手段への
入力データを生成することもできる。

【００１７】前記デコード手段は前記複数の画素のうち
マスキングを開始すべき位置と終了すべき位置とを示す
データを受け入れて前記マスキング手段に入力されるデ
ータを生成することもできる。

【００１８】あるいは、前記デコード手段は前記複数の
画素のうちマスキングを開始すべき位置とマスキングを
行なうべき画素の数を示すデータを受け入れて前記マス
キング手段に入力されるデータを生成してもよい。

【００１９】さらに、本発明の第２の様態によれば、各
々光電変換素子を備えマトリクス状に配置された複数の
画素と、前記マトリクス状に配置された複数の画素の行
選択を行なう垂直シフトレジスタと、前記マトリクス状
に配置された複数の画素の列選択を行なう水平シフトレ
ジスタとを備え、前記垂直シフトレジスタおよび前記水
平シフトレジスタによって前記複数の画素の読み出し位
置を順次指定して画像信号の読み出しを行なう自己走査
型撮像装置において、前記垂直シフトレジスタの各回路
段へ並列にデータ設定を行なうための垂直走査位置指定
レジスタと、前記マトリクス状に配置された複数の画素
のうちリセットすべき画素行を指定する垂直マスキング
回路と、前記水平シフトレジスタの各回路段へ並列にデ
ータ設定を行なうための水平走査位置指定レジスタと、
前記マトリクス状に配置された複数の画素のうちリセッ
トすべき画素列を指定する水平マスキング回路とを設
け、前記垂直マスキング回路および前記水平マスキング
回路によって指定された画素をリセットした後、前記垂
直シフトレジスタおよび水平シフトレジスタをそれぞれ
前記垂直走査位置指定レジスタおよび前記水平走査位置
指定レジスタによって設定されたデータに基づきシフト
動作させて画素を走査することにより、前記マトリクス
状に配置された複数の画素のうちから部分的に画像信号
を読み出し可能とする。

【００２０】さらに、このような構成において、前記垂
直マスキング回路に入力されるマスク行指定データを一
時記憶する垂直マスクレジスタと、前記水平マスキング
回路に入力されるマスク列指定データを一時記憶する水
平マスクレジスタと、前記水平マスクレジスタおよび前
記垂直マスクレジスタに入力すべきマスク行指定データ
およびマスク列指定データをそれぞれのデータのビット
数よりも少ないビット数の入力データから生成するデコ
ーダとを設けると好都合である。

【００２１】また、前記垂直走査位置指定レジスタおよ
び前記水平走査位置指定レジスタに入力すべき走査位置
指定データを、ぞれぞれの走査位置指定データのビット
数よりも少ないビット数の入力データから生成するデコ
ーダを設けることもできる。

【００２２】

【作用】上述の本発明の第１の態様に係わる撮像装置に
おいては、並列データ設定手段からシフトレジスタの複
数の回路段へ並列的にデータ設定が行なわれる。また、
マスキング手段によって複数の画素のうちリセットすべ
き画素の位置が指定される。これに応じて前記撮像装置
はマスキング手段によって指定された位置の画素を空読
みすることによりリセットを行なった後、前記シフトレ
ジスタを並列データ設定手段によって設定されたデータ
からシフト動作させる。これによって、並列データ設定
手段によって設定されたデータで示される回路段に対応
する画素から走査が開始され、複数の画素のうち所望の
部分の画像信号を読み出すことが可能になる。すなわ
ち、並列データ設定手段から設定された位置から走査が
開始するので、無駄な画素データを読み出すことがな
い。また、走査しない画素を前記マスキング手段によっ
て走査に先立ちリセットできるから、走査しない画素か
らの光電荷の漏れ込みや溢れ出しを防止することがで
き、所望の部分の画像データを高品質で読み出すことが
可能になる。

【００２３】さらに、前記デコード手段によって、前記
並列データ設定手段からシフトレジスタに設定するデー
タおよび前記マスキング手段から出力されるマスク位置
指定データのうち少なくとも一方のデータを該データの
ビット数よりも少ないビット数の入力データから生成で
きるから、走査開始位置やマスク位置を指定するために
シフトレジスタの段数分のビット数のデータを書込まな
くともそれらのデータより短い数値データで設定でき
る。したがって、走査開始位置やマスク位置を極めて容
易にかつ的確に設定することができる。

【００２４】さらに、前記並列データ設定手段は前記シ
フトレジスタに設定すべき並列入力データを記憶する手
段を含むよう構成することができ、例えば前記並列デー
タ設定手段をレジスタによって構成することができる。
この場合は、並列データ設定手段がシフトレジスタに設
定すべき並列入力データを記憶しておくことができるた
め、一旦設定した並列入力データで複数回の画像信号の
読み出しが可能であり、画像信号の読み出しごとにデー
タを設定する必要もなくなる。また、例えば前記並列デ
ータ設定手段が複数個ある場合に、例えば水平および垂
直シフトレジスタ用に各々１個ずつある場合、前記デコ
ード手段によって順次アドレスを指定してデータを設定
することができ、デコード手段の有効利用を図ることも
できる。

【００２５】また、前記マスキング手段にもマスキング
を行なう画素の位置を示すデータを記憶する手段を設け
ることにより、前記並列データ設定手段の場合と同様の
利点が得られる。例えば、複数回の画像信号読み出しに
もマスキング手段へのデータの設定は読み出し毎に行な
う必要が無くなり、また単一のデコード手段によって複
数のマスキング手段および並列データ設定手段などに対
してデータ設定を行なうことができ、デコード手段の有
効利用が図られる。

【００２６】さらに、前記マスキング手段で指定した箇
所の画素を一括読み出しすることによってリセットする
ことにより、画像信号の読み出し前に短時間で走査しな
い画素のリセットを行なうことができ、信号の読み出し
を迅速にかつ的確に行なうことが可能になる。

【００２７】前記デコード手段は画素の走査の開始位置
を示すデータを受け入れて前記並列データ設定手段への
入力データを生成するよう構成することにより、走査開
始位置を迅速かつ容易に設定できる。

【００２８】また、前記デコード手段は複数の画素のう
ちマスキングを開始すべき位置と終了すべき位置とを示
すデータを受け入れてマスキング手段に入力されるデー
タを生成することができ、この場合は極めて容易にかつ
的確にマスキング手段にマスキングすべき範囲の画素の
位置を示すデータ、例えば“１”または“０”を設定す
ることができる。

【００２９】或いは、前記デコード手段はマスキングを
開始すべき位置とマスキングを行なうべき画素の数を示
すデータを受け入れてマスキング手段に入力されるデー
タを生成することもでき、この場合も迅速かつ的確にマ
スキングを行なうべき画素の範囲に対し所定のデータ
“１”または“０”を必要な数だけ設定できる。

【００３０】さらに、前述の本発明の第２の態様に係わ
る自己走査型撮像装置においては、マトリクス状に配置
された複数の画素を垂直シフトレジスタおよび水平シフ
トレジスタによって選択して画像信号の読み出しを行な
う。この場合、垂直走査位置指定レジスタおよび水平走
査位置指定レジスタによってそれぞれ垂直シフトレジス
タおよび水平シフトレジスタの各回路段へ並列にデータ
設定が行なわれる。また、垂直マスキング回路および水
平マスキング回路によって前記マトリクス状に配置され
た複数の画素のうちそれぞれリセットすべき画素の行ま
たは水平ラインおよびリセットすべき画素の列または垂
直ラインを指定する。これに応じて、垂直マスキング回
路および水平マスキング回路によって指定された画素を
リセットした後に、前記垂直走査位置指定レジスタおよ
び水平走査位置指定レジスタによってデータが設定され
た垂直シフトレジスタおよび水平シフトレジスタがシフ
ト動作を行なう。これによって、予め走査しない画素の
リセットを行なった後に水平および垂直方向の走査が行
なわれて必要な部分のみの画素の信号が読み出される。
これによって、前述の第１の態様に係わる撮像装置の場
合と同様に、指定された行および列から走査が開始する
ので無駄なデータの読み出しが無くなる。また、マスキ
ングによって走査に先立ち走査しない画素をリセットで
きるので、走査しない画素からの光電荷の漏れ込みや溢
れ出しを防止でき、必要部分のみの信号を高品質で読み
出すことができる。

【００３１】また、上記第２の態様に係わる撮像装置に
おいて、垂直マスクレジスタおよび水平マスクレジスタ
とデコーダとを設けた場合には、デコーダからの少ない
ビット数の入力データによって垂直および水平マスクレ
ジスタにそれぞれデータを設定することができ、迅速か
つ容易にマスク行およびマスク列の指定が可能となる。
また、垂直マスクレジスタおよび水平マスクレジスタを
使用することにより、それぞれ垂直マスキング回路およ
び水平マスキング回路に入力されるデータを一時記憶し
ておくことができ、デコーダの有効利用を図ることがで
きると共に、複数回の信号読み出しを行なう場合にも読
み出しの度毎にデータを設定する必要が無くなり画像読
み出しの効率が向上する。

【００３２】また、前記垂直走査位置指定レジスタおよ
び水平走査位置指定レジスタに入力すべきデータを、そ
れぞれのデータのビット数よりも少ないビット数の入力
データから生成するデコーダを設けることにより、垂直
および水平方向の走査位置の指定を極めて容易にかつ迅
速に行なうことができる。なお、マスキング回路に入力
されるデータおよび走査位置指定レジスタに入力される
データを共通のデコーダから入力することもできる。

【００３３】

【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１は、本発明の１実施例に係わる自己走査
型撮像装置の概略の構成を示す。同図の装置は、マトリ
クス状に配置された複数の画素からなる画素マトリクス
１を備えている。画素マトリクス１は、本実施例では、
ｎ行、ｍ列に配置されたｎ×ｍ個の画素を有している。
各画素は図５に示したようなＭＯＳ型撮像素子であって
もよく、一般にＸＹアドレス型といわれる選択された行
と列の画素が順次出力部に出力される方式のものであれ
ば増幅型撮像素子であっても構わない。これらｎ行、ｍ
列の画素はｎ本の行ラインまたは水平ラインＬ１，…，
Ｌｉ，…，Ｌｎとｍ本の列ラインまたは垂直ラインＶ
１，…，Ｖｊ，…，Ｖｍとの交差部に配置されかつ接続
されている。なお、画素マトリクス１からの読み出し信
号を増幅しかつ必要な信号処理を行なって外部に供給す
るために出力部２が設けられている。

【００３４】前記画素マトリクス１の水平ラインＬ１，
…，Ｌｉ，…，Ｌｎには垂直走査位置指定レジスタ３、
垂直シフトレジスタ４、および垂直マスク回路６が並列
的に接続されている。垂直マスク回路６には垂直マスク
レジスタ５からの出力が接続されている。なお、図にお
いて太線は該太線で示されるラインが複数ビット分の並
列ラインであるか、或いは複数ビットのデータを直列的
にまたは直並列的に転送可能なラインであることを示し
ている。

【００３５】画素マトリクス１につながる垂直ラインＶ
１，…，Ｖｊ，…，Ｖｍにも水平走査位置指定レジスタ
７、水平シフトレジスタ８、水平マスク回路１０が並列
的に接続されており、水平マスク回路１０には水平マス
クレジスタ９からの入力が供給できるよう構成されてい
る。さらに、デコーダ１１が設けられ、該デコーダは、
データ入力１２に与えられた数値データのようなデータ
をアドレスおよび制御ライン１３から与えられたアドレ
スおよび制御信号に基づき前記垂直走査位置指定レジス
タ３、垂直マスクレジスタ５、水平走査位置指定レジス
タ７、水平マスクレジスタ９のいずれかにそれぞれの所
定のフォーマットの信号にデコードして選択的に供給す
る。

【００３６】垂直シフトレジスタ４はｎ段の走査シフト
レジスタであり、クロック入力１４、１５からのクロッ
ク信号Ｖｃｌｋ１，Ｖｃｌｋ２に同期してｎ本の水平ま
たは行ラインＬ１，…，Ｌｉ，…，Ｌｎを順次選択して
いく。垂直シフトレジスタ４の走査開始位置は、垂直走
査位置指定レジスタ３から与えられるデータを、ライン
２２に与えられる垂直スタートパルスＶｓの入力タイミ
ングで垂直シフトレジスタ４の全段に入力することによ
り設定される。垂直走査位置指定レジスタ３は、この実
施例では垂直走査のスタート位置を指定するために使用
され、ｎビットのデータを持ち、例えば指定されたビッ
ト、例えばｉ番目のビット、が“１”であり、残りのビ
ットが全て“０”とされる。このようなデータが垂直シ
フトレジスタ４に並列に設定された後、垂直シフトレジ
スタ４はｉ番目の行に対応するｉ番目の回路段から順次
シフト動作を行ない、したがって画素マトリクス１のｉ
番目の行から順次画素行の選択が行なわれ走査される。

【００３７】垂直マスク回路６は、後に詳細に説明する
ようにそれぞれの画素行に対応してｎ行分の回路ユニッ
トを有し、垂直リセットパルス（Ｖｒｓｔ）１７に同期
して垂直マスクレジスタ５で指定される行の空読みを行
なってその行の画素をリセットすると共に、垂直転送パ
ルス（Ｖｌｔ）１６に同期して垂直シフトレジスタ４で
指定される行の読み出しを行なう。

【００３８】水平シフトレジスタ８は、ｍ段の回路段を
有する走査シフトレジスタでクロック入力１８，１９か
らのクロックＨｃｌｋ１，Ｈｃｌｋ２に同期して画素マ
トリクス１の読み出し列を順次選択するようシフト動作
を行なう。水平走査位置指定レジスタ７はこの実施例で
は水平走査のスタート位置を指定するために使用され
る。したがって、水平シフトレジスタ８の走査開始位置
は前記垂直シフトレジスタ４の場合と同様に、水平走査
位置指定レジスタ７からライン２３の水平スタートパル
スＨｓの入力タイミングで水平シフトレジスタ８の全回
路段にデータを設定する。水平走査位置指定レジスタ７
はｍビットのデータを有し、例えば指定されたビット、
例えばｊ番目のビット、が“１”であり残りのビットは
全て“０”とされる。このようなデータが水平シフトレ
ジスタ８の各回路段に並列にセットされると、ｊ番目の
列から順次選択走査されて読み出しが行なわれる。

【００３９】水平マスク回路１０は、後に詳細に説明す
るようにｍ列分の回路ユニットからなり、ライン２１に
与えられる水平リセットパルスＨｒｓｔに同期して水平
マスクレジスタ９で指定される列から読みを行なってそ
の列の画素をリセットすると共に、ライン２２に与えら
れる水平転送パルスＨｔに同期して水平シフトレジスタ
８で指定される列の読み出しを行なう。

【００４０】なお、垂直マスクレジスタ５および水平マ
スクレジスタ９は、それぞれ垂直マスク回路６および水
平マスク回路１０にマスキングすべき行および列を指示
するためのデータを記憶するものである。これら垂直マ
スクレジスタ５および水平マスクレジスタ９へのデータ
設定はデコーダ１１から行なわれる。

【００４１】図２は、図１の装置における垂直マスク回
路６の１行分の回路の例を示す。図２の回路は、２個の
ＡＮＤゲート２４，２５、ＡＮＤゲート２４の第１の入
力からＡＮＤゲート２５の第１の入力へと接続されたイ
ンバータ２６、そしてＡＮＤゲート２４，２５の出力が
共に入力されるＯＲゲート２７を備えている。ＡＮＤゲ
ート２４の前記第１の入力には前記垂直リセットパルス
Ｖｒｓｔが入力され、第２の入力には垂直マスクレジス
タ５（図１）のｉ番目の出力であるＶｍａｓｋｉが入力
される。ＡＮＤゲート２５の第２の入力には垂直シフト
レジスタ４のｉ番目の出力であるＶｏｕｔｉが入力さ
れ、第３の入力には前記垂直転送パルスＶｌｔが入力さ
れる。ＯＲゲート２７の出力は画素マトリクス１の対応
する行ラインに接続されている。

【００４２】図２の回路においては、垂直リセットパル
スＶｒｓｔが“１”になるとＡＮＤゲート２４がイネー
ブルされ、垂直マスクレジスタ５からの出力Ｖｍａｓｋ
ｉが出力されＯＲゲート２７を介して出力される。した
がって、この場合は垂直マスクレジスタ５で選択または
指定された行が“１”になり、空読みによってリセット
が行なわれる。垂直リセットパルスＶｒｓｔが“１”で
ない場合は、ＡＮＤゲート２５がイネーブルされ、垂直
シフトレジスタ４の出力Ｖｏｕｔｉが“１”の行のみ垂
直転送パルスＶｌｔが対応する行に供給される。

【００４３】また、図３は、図１の水平マスク回路１０
の１列分の回路を示す。図３の回路は、２個のＡＮＤゲ
ート２８，２９と、ＡＮＤゲート２８の第１の入力から
ＡＮＤゲート２９の第１の入力へと接続されたインバー
タ３０と、ＡＮＤゲート２８，２９の各出力および前記
垂直リセットパルスＶｒｓｔが入力されるＯＲゲート３
１によって構成される。ＡＮＤゲート２８の第１の入力
には水平リセットパルスＨｒｓｔが入力され、第２の入
力には水平マスクレジスタ５のｊ番目の出力であるＨｍ
ａｓｋｊが入力されている。ＡＮＤゲート２９の第２の
入力には前記水平転送パルスＨｔが入力され、第３の入
力には水平シフトレジスタ８のｊ番目の出力であるＨｏ
ｕｔｊが入力されている。ＯＲゲート３１の出力は対応
する列ラインに接続されている。

【００４４】図３の回路においては、水平リセットパル
スＨｒｓｔが“１”の場合は水平マスクレジスタ９の出
力ＨｍａｓｋｊがＯＲゲート３１から出力され、したが
って水平マスクレジスタ９で選択された列が“１”にな
って空読みによるリセットが行なわれる。水平リセット
パルスＨｒｓｔが“１”でない場合は、ＡＮＤゲート２
９がイネーブルされ水平シフトレジスタ８の出力Ｈｔが
“１”の列のみ水平転送パルスＨｔが出力される。ま
た、垂直リセットパルスＶｒｓｔが“１”の場合は強制
的に全ての列が選択される。

【００４５】次に、図４を参照して図１の撮像装置の動
作を詳細に説明する。図１の撮像装置において画素マト
リクス１の部分的な読み出しを行なう場合には、デコー
ダ１１から垂直走査位置指定レジスタ３、垂直マスクレ
ジスタ５、水平走査位置指定レジスタ７、水平マスクレ
ジスタ９にそれぞれデータを設定して走査開始位置及び
マスクビットを指定する。デコーダ１１にライン１２か
ら入力されるデータは前記垂直走査位置指定レジスタ
３、垂直マスクレジスタ５、水平走査位置指定レジスタ
７、垂直マスクレジスタ９について予め決めてあるアド
レスを指定して各部にロードする。すなわち、各レジス
タを示すアドレスをライン１３から入力し、ロードすべ
きデータをライン１２から入力して、ライトパルス（Ｗ
Ｒ）の立ち下がりでアドレスが指定され、すなわちレジ
スタが選択され、ライトパルス（ＷＲ）の立ち上がりで
データがそのレジスタにロードされる。なお、ライトパ
ルス（ＷＲ）もライン１３から入力される。

【００４６】例えば、垂直走査位置指定レジスタ３を示
すアドレスをライン１３から入力し、走査開始位置の行
番号ｉをデータとしてライン１２から入力する。これに
応じて、デコーダ１１は垂直走査位置指定レジスタ３の
ｉ行目の位置に“１”を書込む。一般に、ｎビットの垂
直走査位置指定レジスタ３のデータを直接ロードするよ
りも、このように行番号によって間接的に指定した方が
ロードするデータビット幅は少なくてすむ。

【００４７】また、垂直マスクレジスタ５へのデータの
ロードは、デコーダ１１内に例えば走査開始行番号位置
を示すレジスタと信号処理に必要な行数を示すレジスタ
（図示せず）を内蔵しており、これらのレジスタのアド
レスを指定して対応するデータをロードすることによ
り、垂直マスクレジスタ５に指定した部分に“０”が書
かれ、その他の部分に“１”が書かれる。このようなデ
ータの受け渡し方法を用いることにより、ロードするデ
ータのビット数を節約できる。

【００４８】なお、垂直マスクレジスタ５にロードすべ
きデータのデコードは“０”の開始位置と終了位置を指
定することによって行なってもよい。逆に、“１”の開
始位置と終了位置を指定し、或いは“１”の開始位置と
“１”の連続する長さを指定することで行なってもよ
い。水平走査位置指定レジスタ７へのデータのロード、
水平マスクレジスタ９へのデータのロードも同様に行な
うことができる。画素マトリクス１の走査に先立ち、こ
のように必要なレジスタへのデータ設定が行なわれる。

【００４９】次に、画素マトリクス１を走査して読み出
しを行なう場合には、垂直の走査に先立って前記垂直リ
セットパルスＶｒｓｔを入力することで垂直マスクレジ
スタ５で指定される垂直走査しない行の画素の一括リセ
ットが行なわれる（時間Ｔ１）。リセットの具体的方法
は画素マトリクス１に使用されている撮像素子の種類に
よって異なる。図５の従来例で説明したＭＯＳ型撮像素
子であれば、選択された行の垂直信号線へのスイッチと
垂直信号線から出力部への全ての列のスイッチを一括し
て開くことで空読みによるリセットが行える。また、各
画素部にＳＩＴを使用した増幅型撮像素子の場合では、
選択された行のゲートもしくはソースを特定の電位にす
ることによりリセットできる。

【００５０】このようにして、垂直走査しない行の画素
の一括リセットが時刻Ｔ１において行なわれた後、時刻
Ｔ２において、垂直スタートパルスＶｓが垂直シフトレ
ジスタ４に入力され、該垂直シフトレジスタ４に垂直走
査位置指定レジスタ５から最初の選択行（この場合ｉ）
が入力される。最初の選択行ではシフトレジスタクロッ
クＶｃｌｋ１，Ｖｃｌｋ２は入力されず、垂直転送パル
スＶｌｔが入力され、垂直信号線に選択された行の信号
が転送される（時刻Ｔ４）。

【００５１】その直後、水平リセットパルスＨｒｓｔが
入力されて水平マスクレジスタ９で指定される列のデー
タがリセットされる（時刻Ｔ５）。このリセットの方法
は選択された列の信号を一括して出力部２へ転送し、読
み出すことによって達成される。なお、出力部２にリセ
ット回路があれば読み出す代わりに該リセット回路を使
用してリセットを行なうことができる。

【００５２】リセット終了後、水平走査に入り、水平ス
タートパルスＨｓが入力され、水平シフトレジスタ８に
水平走査位置指定レジスタ７から最初のスタート列（こ
の場合ｊ）が入力され（時刻Ｔ６）、以後水平転送パル
スＨｔによって信号が読み出される（Ｔ７）。

【００５３】次に、水平クロックＨｃｌｋ２の立ち上が
りに同期して水平シフトレジスタ８がシフト動作を行な
い（時刻Ｔ８）、次の列の信号が読み出される。このよ
うにして、必要な列まで読み出しを行なった後、垂直ク
ロック信号Ｖｃｌｋ１，Ｖｃｌｋ２が入力され（時刻Ｔ
９）、垂直クロックＶｃｌｋ２の立ち上がりに同期して
垂直シフトレジスタ４が次の行に進む。そして、垂直転
送パルスＶｌｔが入力され（Ｔ４）、上述のように水平
リセット、水平走査が同様に行なわれる。

【００５４】このようにして、１行ずつ、必要な行まで
走査を終了すると、再び元に戻り時刻Ｔ１において垂直
リセットを行なった後上述のようにして次のフレームの
走査を行なう。

【００５５】なお、以上の実施例においては、各画素に
行選択手段のみが設けられ、各画素の信号は一旦画素の
列数ある（この場合はｍ個）垂直信号線に転送された後
に、該垂直信号線の一つずつに接続された水平転送手段
により読み出される場合を想定した。しかしながら本発
明はこのように画素から垂直信号線への転送を水平列の
走査に先だって終了する場合に限られるものではなく、
水平列の走査の前に垂直信号線への転送を終了しておく
必要のない場合にも適用でき、そのような場合には垂直
転送パルスＶ１ｔは必要なく、それに付随する回路も必
要ない。そのような場合としては、例えば、１つの画素
に付随して行選択手段と列選択手段がその画素からの信
号経路に直列に１つずつ設けてあり行選択手段で規定さ
れる行を選択したままで列選択して列走査をする場合や
一般的なＭＯＳ撮像素子のように指定される行の画素と
それぞれの対応する垂直信号線を接続したままで水平走
査される場合のようなものが想定される。

【００５６】

【発明の効果】以上のように、本発明では、複数の画素
を備えた撮像装置において、該撮像装置の一部の画素か
ら読み出しを行なう場合に、設定した位置から走査を開
始することができるから、無駄なデータを読み出すこと
がなく効率的かつ迅速に必要なデータを読み出すことが
できる。また、マスキング手段によって走査に先立ち、
走査しない画素をリセットできるので、走査しない画素
からの光電荷の漏れ込みや溢れ出しを防止し、高品質の
画像データを得ることが可能になる。

【００５７】また、デコーダ回路を使用して、走査開始
位置やマスク位置を数値データで指定できるから、走査
用のシフトレジスタの段数分のビットのデータを書き込
まなくとも走査開始位置やマスク位置を設定できる。こ
のため、これらの走査開始位置やマスク位置の設定が極
めて容易にかつ迅速に行なうことができる。このため、
走査開始位置やマスク位置を絶えず変更する場合にも、
そのような変更を極めて迅速かつ容易に行なうことがで
きる。このような走査の制御、すなわち走査開始位置や
マスク位置の制御、は例えばマイクロコントローラを使
用して簡単に短時間で設定することもでき、走査条件を
リアルタイムで切り換えながら信号処理を行なうことも
可能となる。

【００５８】すなわち、本発明による撮像装置は画像品
質を損なうことなく、画面の必要なところのみを走査し
て画像表示や各種の信号処理に供することができ、この
ために必要な処理時間や回路規模も少なくてすむ。

【図面の簡単な説明】

【図１】本発明の１実施例に係わる撮像装置の構成を示
すブロック図である。

【図２】図１の撮像装置に使用されている垂直マスク回
路の詳細な構成を示す論理回路図である。

【図３】図１の撮像装置に使用されている水平マスク回
路の詳細な構成を示す論理回路図である。

【図４】図１の撮像装置の動作を説明するためのタイミ
ング図である。

【図５】従来例の撮像装置の構成を示すブロック回路図
である。

【符号の説明】

１ 画素マトリクス ２，３４ 出力部 ３ 垂直走査位置指定レジスタ ４，３３ 垂直シフトレジスタ ５ 垂直マスクレジスタ ６ 垂直マスク回路 ７ 水平走査位置指定レジスタ ８，３２ 水平シフトレジスタ ９ 水平マスクレジスタ １０ 水平マスク回路 １１ デコーダ ２４，２５，２８，２９ ＡＮＤゲート ２６，３０ インバータ ２７，３１ ＯＲゲート

Claims (11)

【特許請求の範囲】
1. 【請求項１】 各々光電変換素子を備えた複数の画素
   と、複数の回路段を備え前記複数の画素を順次指定して
   画像信号の読み出しを行なわせるためのシフトレジスタ
   とを有する自己走査型撮像装置であって、 前記シフトレジスタの複数の回路段へ並列にデータ設定
   を行なう並列データ設定手段と、 リセットすべき画素の位置を指定するマスキング手段
   と、 を具備し、前記マスキング手段によって指定された位置
   の画素をリセットした後、前記シフトレジスタを前記並
   列データ設定手段によって設定されたデータに基づきシ
   フト動作させて画素を走査することにより、前記複数の
   画素のうちから部分的に画像信号を読み出し可能とした
   ことを特徴とする自己走査型撮像装置。
2. 【請求項２】 さらに、 前記並列データ設定手段から前記シフトレジスタに設定
   するデータおよび前記マスキング手段から出力されるマ
   スク位置指定データのうち少くとも一方のデータを該デ
   ータのビット数よりも少ないビット数の入力データから
   生成可能とするデコード手段、 を有することを特徴とする請求項１に記載の自己走査型
   撮像装置。
3. 【請求項３】 前記並列データ設定手段は前記シフトレ
   ジスタに設定すべき並列入力データを記憶する手段を含
   むことを特徴とする請求項１または２に記載の自己走査
   型撮像装置。
4. 【請求項４】 前記マスキング手段はマスキングを行な
   う画素の位置を示すデータを記憶する手段を有すること
   を特徴とする請求項１または２に記載の自己走査型撮像
   装置。
5. 【請求項５】 前記マスキング手段で指定した箇所の画
   素を一括読み出しすることによって該画素のリセットを
   行なうことを特徴とする請求項１または２に記載の自己
   走査型撮像装置。
6. 【請求項６】 前記デコード手段は画素の走査の開始位
   置を示すデータを受け入れて前記並列データ設定手段へ
   の入力データを生成すること特徴とする請求項２に記載
   の自己走査型撮像装置。
7. 【請求項７】 前記デコード手段は前記複数の画素のう
   ちマスキングを開始すべき位置と終了すべき位置とを示
   すデータを受け入れて前記マスキング手段に入力される
   データを生成することを特徴とする請求項２に記載の自
   己走査型撮像装置。
8. 【請求項８】 前記デコード手段は前記複数の画素のう
   ちマスキングを開始すべき位置とマスキングを行なうべ
   き画素の数を示すデータを受け入れて前記マスキング手
   段に入力されるデータを生成することを特徴とする請求
   項２に記載の自己走査型撮像装置。
9. 【請求項９】 各々光電変換素子を備えマトリクス状に
   配置された複数の画素と、前記マトリクス状に配置され
   た複数の画素の行選択を行なう垂直シフトレジスタと、
   前記マトリクス状に配置された複数の画素の列選択を行
   なう水平シフトレジスタとを備え、前記垂直シフトレジ
   スタおよび前記水平シフトレジスタによって前記複数の
   画素の読み出し位置を順次指定して画像信号の読み出し
   を行なう自己走査型撮像装置であって、 前記垂直シフトレジスタの各回路段へ並列にデータ設定
   を行なうための垂直走査位置指定レジスタと、 前記マトリクス状に配置された複数の画素のうちリセッ
   トすべき画素行を指定する垂直マスキング回路と、 前記水平シフトレジスタの各回路段へ並列にデータ設定
   を行なうための水平走査位置指定レジスタと、 前記マトリクス状に配置された複数の画素のうちリセッ
   トすべき画素列を指定する水平マスキング回路と、 を具備し、前記垂直マスキング回路および前記水平マス
   キング回路によって指定された画素をリセットした後、
   前記垂直シフトレジスタおよび水平シフトレジスタをそ
   れぞれ前記垂直走査位置指定レジスタおよび前記水平走
   査位置指定レジスタによって設定されたデータに基づき
   シフト動作させて画素を走査することにより、前記マト
   リクス状に配置された複数の画素のうちから部分的に画
   像信号を読み出し可能としたことを特徴とする自己走査
   型撮像装置。
10. 【請求項１０】 さらに、 前記垂直マスキング回路に入力されるマスク行指定デー
    タを一時記憶する垂直マスクレジスタと、 前記水平マスキング回路に入力されるマスク列指定デー
    タを一時記憶する水平マスクレジスタと、 前記水平マスクレジスタおよび前記垂直マスクレジスタ
    に入力すべきマスク行指定データおよびマスク列指定デ
    ータをそれぞれのデータのビット数よりも少ないビット
    数の入力データから生成するデコーダと、 を具備することを特徴とする請求項９に記載の自己走査
    型撮像装置。
11. 【請求項１１】 さらに、前記垂直走査位置指定レジス
    タおよび前記水平走査位置指定レジスタに入力すべき走
    査位置指定データを、ぞれぞれの走査位置指定データの
    ビット数よりも少ないビット数の入力データから生成す
    るデコーダを具備することを特徴とする請求項９に記載
    の自己走査型撮像装置。