JP3192444B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3192444B2 JP3192444B2 JP19304791A JP19304791A JP3192444B2 JP 3192444 B2 JP3192444 B2 JP 3192444B2 JP 19304791 A JP19304791 A JP 19304791A JP 19304791 A JP19304791 A JP 19304791A JP 3192444 B2 JP3192444 B2 JP 3192444B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- display device
- picture element
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
液晶表示装置等の表示装置に関するものである。
液晶表示装置等の表示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス液晶表示装置等の
表示装置に於いて、映像信号の供給を複数に分割して行
うことが提案されている（Ｈ．Ｎｏｄａら、ＪＡＰＡＮ
ＤＩＳＰＬＡＹ ’８９、ｐ２５６−２５９）。例え
ば２分割して駆動する場合には、１絵素列（即ち、１信
号線）当たりの映像信号の書き込み時間を、分割せずに
映像信号を供給する場合に比較して２倍にすることがで
きる。従って、このような駆動に於いては、高密度表示
を行う場合にも駆動周波数を低くすることが出来る。
表示装置に於いて、映像信号の供給を複数に分割して行
うことが提案されている（Ｈ．Ｎｏｄａら、ＪＡＰＡＮ
ＤＩＳＰＬＡＹ ’８９、ｐ２５６−２５９）。例え
ば２分割して駆動する場合には、１絵素列（即ち、１信
号線）当たりの映像信号の書き込み時間を、分割せずに
映像信号を供給する場合に比較して２倍にすることがで
きる。従って、このような駆動に於いては、高密度表示
を行う場合にも駆動周波数を低くすることが出来る。
【０００３】図６に改良されたアクティブマトリクス液
晶表示装置を示す。この液晶表示装置は、スイッチング
素子として薄膜トランジスタ（以下ＴＦＴと略称する）
６を用いるものであり、ＴＦＴ６に対してはゲート駆動
回路１よりゲートバスライン５を通じて送られるゲート
信号によってオンオフの制御がなされる。また、ソース
駆動回路２の出力によってアナログスイッチ４ａ1〜４
ａn及び４ｂ1〜４ｂnのオンオフの制御がなされる。ア
ナログスイッチ４ａ1〜４ｂnは、２本の映像信号供給線
３ａ、３ｂと信号線であるソースバスライン１１との間
に介在する。映像信号は、映像信号供給線３ａ又は３ｂ
から、選択されたアナログスイッチ４ａ1〜４ｂn、信号
線１１及びＴＦＴ６を通じて絵素電極に順次書き込まれ
る。書き込まれた映像信号は、対向電極との間に液晶を
挟む形で構成される絵素８、及び絵素と並列に配置され
た付加容量７によって保持される。
晶表示装置を示す。この液晶表示装置は、スイッチング
素子として薄膜トランジスタ（以下ＴＦＴと略称する）
６を用いるものであり、ＴＦＴ６に対してはゲート駆動
回路１よりゲートバスライン５を通じて送られるゲート
信号によってオンオフの制御がなされる。また、ソース
駆動回路２の出力によってアナログスイッチ４ａ1〜４
ａn及び４ｂ1〜４ｂnのオンオフの制御がなされる。ア
ナログスイッチ４ａ1〜４ｂnは、２本の映像信号供給線
３ａ、３ｂと信号線であるソースバスライン１１との間
に介在する。映像信号は、映像信号供給線３ａ又は３ｂ
から、選択されたアナログスイッチ４ａ1〜４ｂn、信号
線１１及びＴＦＴ６を通じて絵素電極に順次書き込まれ
る。書き込まれた映像信号は、対向電極との間に液晶を
挟む形で構成される絵素８、及び絵素と並列に配置され
た付加容量７によって保持される。
【０００４】この例の場合、表示部が左側表示領域と右
側表示領域に分割されている。ソース駆動回路２は２個
のソース駆動回路部２ａ及び２ｂによって構成されてい
る。これらの駆動回路部２ａ及び２ｂはそれぞれ左側表
示領域、右側表示領域を駆動する。このような構成の利
点の一つは同時に複数の絵素に対応する映像信号を供給
することができ、前述のように、分割せずに書き込む場
合に比べて１絵素当りの書き込み時間を２倍にすること
ができ、特に高密度表示を行う場合に駆動周波数を低く
することができる。
側表示領域に分割されている。ソース駆動回路２は２個
のソース駆動回路部２ａ及び２ｂによって構成されてい
る。これらの駆動回路部２ａ及び２ｂはそれぞれ左側表
示領域、右側表示領域を駆動する。このような構成の利
点の一つは同時に複数の絵素に対応する映像信号を供給
することができ、前述のように、分割せずに書き込む場
合に比べて１絵素当りの書き込み時間を２倍にすること
ができ、特に高密度表示を行う場合に駆動周波数を低く
することができる。
【０００５】本来の映像信号はシーケンシャルに送られ
てくるため、このような分割表示をさせるためには映像
信号のタイミングをずらす必要がある。そのために、ア
ナログ映像信号源４１からのアナログ映像信号は、Ａ／
Ｄ変換回路４２によってデジタル映像信号に一旦変換さ
れた後にメモリ４３に格納される。その後に、適当なタ
イミングでメモリ４３から読み出されたデジタル映像信
号はＤ／Ａ変換回路４４ａ及び４４ｂによって再びアナ
ログ信号に変換されて各々の分割表示領域に対応する映
像信号供給線３ａ及び３ｂに送出される。
てくるため、このような分割表示をさせるためには映像
信号のタイミングをずらす必要がある。そのために、ア
ナログ映像信号源４１からのアナログ映像信号は、Ａ／
Ｄ変換回路４２によってデジタル映像信号に一旦変換さ
れた後にメモリ４３に格納される。その後に、適当なタ
イミングでメモリ４３から読み出されたデジタル映像信
号はＤ／Ａ変換回路４４ａ及び４４ｂによって再びアナ
ログ信号に変換されて各々の分割表示領域に対応する映
像信号供給線３ａ及び３ｂに送出される。
【０００６】ソース駆動回路部２ａ及び２ｂは図６中の
矢印の方向に各アナログスイッチ４ａ1〜４ｂnを順次に
駆動走査して映像信号を各ソースバスライン１１に供給
する。この場合のソース駆動回路部２ａ及び２ｂの走査
方向は、従来の表示装置に於けるソース駆動回路の走査
方向と同じである。
矢印の方向に各アナログスイッチ４ａ1〜４ｂnを順次に
駆動走査して映像信号を各ソースバスライン１１に供給
する。この場合のソース駆動回路部２ａ及び２ｂの走査
方向は、従来の表示装置に於けるソース駆動回路の走査
方向と同じである。
【０００７】
【発明が解決しようとする課題】図７に、あるゲートバ
スラインに接続される１行の各絵素に映像信号を供給す
るタイミングを示す。図７の（ａ）はゲート駆動回路２
１よりゲートバスライン５の１本に出力される信号（ゲ
ート信号）を示しており、図７の（ｂ）は走査方向の最
初のソースバスライン１１に接続されているアナログス
イッチ４ａ1又は４ｂ1のゲートに印加される信号（以下
ではこのような信号を「サンプリング信号」と称す）を
示しており、図７の（ｃ）は走査方向の最後のソースバ
スライン１１に接続されているアナログスイッチ４ａn
又は４ｂnのゲートに印加されるサンプリング信号を示
している。それぞれのソースバスライン１１には対応す
るサンプリング信号がＨとなっている間に映像信号供給
線３ａ又は３ｂから映像信号が読み出され、順次各絵素
へ書き込まれる。
スラインに接続される１行の各絵素に映像信号を供給す
るタイミングを示す。図７の（ａ）はゲート駆動回路２
１よりゲートバスライン５の１本に出力される信号（ゲ
ート信号）を示しており、図７の（ｂ）は走査方向の最
初のソースバスライン１１に接続されているアナログス
イッチ４ａ1又は４ｂ1のゲートに印加される信号（以下
ではこのような信号を「サンプリング信号」と称す）を
示しており、図７の（ｃ）は走査方向の最後のソースバ
スライン１１に接続されているアナログスイッチ４ａn
又は４ｂnのゲートに印加されるサンプリング信号を示
している。それぞれのソースバスライン１１には対応す
るサンプリング信号がＨとなっている間に映像信号供給
線３ａ又は３ｂから映像信号が読み出され、順次各絵素
へ書き込まれる。
【０００８】この場合、各ソースバスラインのサンプリ
ング信号のパルス幅、即ちそれぞれの絵素に対応する映
像信号が映像信号供給線３ａ又は３ｂより各ソースバス
ライン１１へ読み出される時間は同じである。しかし、
映像信号供給線３ａ又は３ｂに接続されているアナログ
スイッチ４ａ1〜４ｂnが閉じてからゲート信号が立ち下
げられて各絵素電極への信号の書き込みが終わるまでの
時間は、走査方向中の最初のソースバスラインと最後の
ソースバスラインとでは各ゲートバスライン５の駆動時
間に近い時間の差がある。アナログスイッチ４ａ1〜４
ｂnのオフ抵抗は有限であるため、この時間の間には読
み出した映像信号がアナログスイッチ４ａ1〜４ｂnやソ
ースバスライン１１とグランドとの間の容量１０を通じ
るリーク電流によって減衰し、それぞれの絵素に対して
書き込まれる映像信号のレベルが変化してしまう。この
ため、列方向に隣接する絵素間では、同一レベルの表示
を行うべき場合であっても、表示レベルに差が生じるこ
とになる。
ング信号のパルス幅、即ちそれぞれの絵素に対応する映
像信号が映像信号供給線３ａ又は３ｂより各ソースバス
ライン１１へ読み出される時間は同じである。しかし、
映像信号供給線３ａ又は３ｂに接続されているアナログ
スイッチ４ａ1〜４ｂnが閉じてからゲート信号が立ち下
げられて各絵素電極への信号の書き込みが終わるまでの
時間は、走査方向中の最初のソースバスラインと最後の
ソースバスラインとでは各ゲートバスライン５の駆動時
間に近い時間の差がある。アナログスイッチ４ａ1〜４
ｂnのオフ抵抗は有限であるため、この時間の間には読
み出した映像信号がアナログスイッチ４ａ1〜４ｂnやソ
ースバスライン１１とグランドとの間の容量１０を通じ
るリーク電流によって減衰し、それぞれの絵素に対して
書き込まれる映像信号のレベルが変化してしまう。この
ため、列方向に隣接する絵素間では、同一レベルの表示
を行うべき場合であっても、表示レベルに差が生じるこ
とになる。
【０００９】この表示レベルが場所的に緩やかに変化し
ているのであれば視認できないため問題ではない。しか
しながら図６の様に表示部の中央で２分割されている場
合には表示部のなかで最も映像信号の減衰が大きい絵素
と小さく絵素とが隣合っているために、その映像信号の
違いが著しく目立つことになる。その結果、図６の構成
においては表示部の中心に縦線が視認され表示特性が損
なわれるという問題がある。
ているのであれば視認できないため問題ではない。しか
しながら図６の様に表示部の中央で２分割されている場
合には表示部のなかで最も映像信号の減衰が大きい絵素
と小さく絵素とが隣合っているために、その映像信号の
違いが著しく目立つことになる。その結果、図６の構成
においては表示部の中心に縦線が視認され表示特性が損
なわれるという問題がある。
【００１０】本発明は、駆動周波数を低減することが可
能であり、しかも良好な表示特性が得られる表示装置を
提供することを目的としている。
能であり、しかも良好な表示特性が得られる表示装置を
提供することを目的としている。
【００１１】
【課題を解決するための手段】本発明の表示装置は、基
板上に絵素がマトリクス状に配列された画像表示部を備
えた表示装置であって、該画像表示部が、複数の絵素列
をそれぞれ有する３以上の複数の表示領域に分割されて
おり、該複数の表示領域にそれぞれ対応して設けられ、
対応する表示領域に於いて該複数の絵素列にそれぞれ接
続された複数の信号線を所定方向に走査して映像信号を
供給する複数の信号線駆動部を更に備え、各信号線駆動
部から供給される映像信号によって、対応する各表示領
域のそれぞれの信号線が、互いに隣合う表示領域におい
て、それぞれ逆向きになるよう走査され、そのことによ
り上記目的が達成される。さらに、本発明の表示装置
は、基板上に絵素がマトリクス状に配列された画像表示
部を備えた表示装置であって、該画像表示部が、複数の
絵素列をそれぞれ有する複数の表示領域に分割されてお
り、 該複数の表示領域にそれぞれ対応して設けられ、
対応する表示領域に於いて該複数の絵素列にそれぞれ接
続された複数の信号線を所定方向に走査して映像信号を
供給する複数の信号線駆動部を更に備え、該信号線駆動
部の出力数は、信号線数と同一になっており、各信号線
駆動部から供給される映像信号によって、対応する各表
示領域のそれぞれの信号線が、互いに隣合う表示領域に
おいて、それぞれ逆向きになるよう走査され、そのこと
により上記目的が達成される。さらに、本発明の表示装
置は、基板上に絵素がマトリクス状に配列された画像表
示部を備えた表示装置であって、該画像表示部が、複数
の絵素列をそれぞれ有する３以上の複数の表示領域に分
割されており、 該複数の表示領域にそれぞれ対応して
設けられ、対応する表示領域に於いて該複数の絵素列に
それぞれ接続された複数の信号線を所定方向に走査して
映像信号を供給する複数の信号線駆動部を更に備え、各
信号線駆動部は、対応する表示領域の各信号線にそれぞ
れ接続されたアナログスイッチに対して順番にサンプリ
ング信号を与えるようになっており、互いに隣合う表示
領域におけるサンプリング信号が順番に与えられる方向
がそれぞれ逆向きになっており、そのことにより上記目
的が達成される。さらに、本発明の表示装置は、基板上
に絵素がマトリクス状に配列された画像表示部を備えた
表示装置であって、該画像表示部が、複数の絵素列をそ
れぞれ有する複数の表示領域に分割されており、 該複
数の表示領域にそれぞれ対応して設けられ、対応する表
示領域に於いて該複数の絵素列にそれぞれ接続された複
数の信号線を所定方向に走査して映像信号を供給する複
数の信号線駆動部を更に備え、該信号線駆動部の出力数
は、信号線数と同一になっており、各信号線駆動部は、
対応する表示領域の各信号線にそれぞれ接続されたアナ
ログスイッチに対して順番にサンプリング信号を与える
ようになっており、互いに隣合う表示領域におけるサン
プリング信号が順番に与えられる方向がそれぞれ逆向き
になっており、そのことにより上記目的が達成される。
板上に絵素がマトリクス状に配列された画像表示部を備
えた表示装置であって、該画像表示部が、複数の絵素列
をそれぞれ有する３以上の複数の表示領域に分割されて
おり、該複数の表示領域にそれぞれ対応して設けられ、
対応する表示領域に於いて該複数の絵素列にそれぞれ接
続された複数の信号線を所定方向に走査して映像信号を
供給する複数の信号線駆動部を更に備え、各信号線駆動
部から供給される映像信号によって、対応する各表示領
域のそれぞれの信号線が、互いに隣合う表示領域におい
て、それぞれ逆向きになるよう走査され、そのことによ
り上記目的が達成される。さらに、本発明の表示装置
は、基板上に絵素がマトリクス状に配列された画像表示
部を備えた表示装置であって、該画像表示部が、複数の
絵素列をそれぞれ有する複数の表示領域に分割されてお
り、 該複数の表示領域にそれぞれ対応して設けられ、
対応する表示領域に於いて該複数の絵素列にそれぞれ接
続された複数の信号線を所定方向に走査して映像信号を
供給する複数の信号線駆動部を更に備え、該信号線駆動
部の出力数は、信号線数と同一になっており、各信号線
駆動部から供給される映像信号によって、対応する各表
示領域のそれぞれの信号線が、互いに隣合う表示領域に
おいて、それぞれ逆向きになるよう走査され、そのこと
により上記目的が達成される。さらに、本発明の表示装
置は、基板上に絵素がマトリクス状に配列された画像表
示部を備えた表示装置であって、該画像表示部が、複数
の絵素列をそれぞれ有する３以上の複数の表示領域に分
割されており、 該複数の表示領域にそれぞれ対応して
設けられ、対応する表示領域に於いて該複数の絵素列に
それぞれ接続された複数の信号線を所定方向に走査して
映像信号を供給する複数の信号線駆動部を更に備え、各
信号線駆動部は、対応する表示領域の各信号線にそれぞ
れ接続されたアナログスイッチに対して順番にサンプリ
ング信号を与えるようになっており、互いに隣合う表示
領域におけるサンプリング信号が順番に与えられる方向
がそれぞれ逆向きになっており、そのことにより上記目
的が達成される。さらに、本発明の表示装置は、基板上
に絵素がマトリクス状に配列された画像表示部を備えた
表示装置であって、該画像表示部が、複数の絵素列をそ
れぞれ有する複数の表示領域に分割されており、 該複
数の表示領域にそれぞれ対応して設けられ、対応する表
示領域に於いて該複数の絵素列にそれぞれ接続された複
数の信号線を所定方向に走査して映像信号を供給する複
数の信号線駆動部を更に備え、該信号線駆動部の出力数
は、信号線数と同一になっており、各信号線駆動部は、
対応する表示領域の各信号線にそれぞれ接続されたアナ
ログスイッチに対して順番にサンプリング信号を与える
ようになっており、互いに隣合う表示領域におけるサン
プリング信号が順番に与えられる方向がそれぞれ逆向き
になっており、そのことにより上記目的が達成される。
【００１２】前記信号線駆動部は、前記画像表示部が設
けられた基板上に形成されているのが好ましい。
けられた基板上に形成されているのが好ましい。
【００１３】
【作用】本発明の表示装置に於いては、分割境界におい
て隣合う絵素についての映像信号の書き込み時間、又は
映像信号が供給されたときの信号の保持時間は同じにな
る。その結果隣合う絵素における駆動タイミングの同一
性が向上し、表示部中で視認される縦線の発生が抑制さ
れて表示特性が向上する。
て隣合う絵素についての映像信号の書き込み時間、又は
映像信号が供給されたときの信号の保持時間は同じにな
る。その結果隣合う絵素における駆動タイミングの同一
性が向上し、表示部中で視認される縦線の発生が抑制さ
れて表示特性が向上する。
【００１４】
【実施例】本発明を実施例について以下に説明する。
【００１５】本発明の第１の実施例を図１に示す。この
実施例の構成はソース駆動回路２を除いては前述の図６
の液晶表示装置のそれと略同様である。従って、同様の
部分については説明を省略する。本実施例では、ソース
駆動回路２は２個のソース駆動回路部２ａ及び２ｂを備
えている。ソース駆動回路部２ａの出力２ａ1〜２ａnは
それぞれｎ個のアナログスイッチ４ａ1〜４ａnのゲート
に接続されており、ソース駆動回路部２ｂの出力２ｂ1
〜２ｂnはそれぞれｎ個のアナログスイッチ４ｂ1〜４ｂ
nのゲートに接続されている。
実施例の構成はソース駆動回路２を除いては前述の図６
の液晶表示装置のそれと略同様である。従って、同様の
部分については説明を省略する。本実施例では、ソース
駆動回路２は２個のソース駆動回路部２ａ及び２ｂを備
えている。ソース駆動回路部２ａの出力２ａ1〜２ａnは
それぞれｎ個のアナログスイッチ４ａ1〜４ａnのゲート
に接続されており、ソース駆動回路部２ｂの出力２ｂ1
〜２ｂnはそれぞれｎ個のアナログスイッチ４ｂ1〜４ｂ
nのゲートに接続されている。
【００１６】ソース駆動回路部２ａは、図２に示すよう
に出力２ａ1、２ａ2、…、２ａnをこの順にハイにす
る、即ち図示矢印ａの方向（左から右）に順次にサンプ
リング信号を与える。従って、アナログスイッチ４ａ1
〜４ａnはこの順にオンとなり、映像信号は表示部の左
側表示領域の各絵素電極に対しては矢印ａの方向に与え
られる。
に出力２ａ1、２ａ2、…、２ａnをこの順にハイにす
る、即ち図示矢印ａの方向（左から右）に順次にサンプ
リング信号を与える。従って、アナログスイッチ４ａ1
〜４ａnはこの順にオンとなり、映像信号は表示部の左
側表示領域の各絵素電極に対しては矢印ａの方向に与え
られる。
【００１７】一方、ソース駆動回路部２ｂは、出力２ｂ
n、２ｂn-1、…、２ｂ1をこの順にハイにする、即ち図
示矢印ｂの方向（右から左）に順次にサンプリング信号
を与える。従って、アナログスイッチ４ｂn〜４ｂ1はこ
の順にオンとなり、映像信号は表示部の右側表示領域の
各絵素電極に矢印ｂの方向に与えられる。
n、２ｂn-1、…、２ｂ1をこの順にハイにする、即ち図
示矢印ｂの方向（右から左）に順次にサンプリング信号
を与える。従って、アナログスイッチ４ｂn〜４ｂ1はこ
の順にオンとなり、映像信号は表示部の右側表示領域の
各絵素電極に矢印ｂの方向に与えられる。
【００１８】図３にソース駆動回路２の構成の概略を示
す。ソース駆動回路部２ａ及び２ｂはそれぞれｎ段のシ
フトレジスタで構成されている。シフトレジスタ内の数
字はそのシフトレジスタの段を示している。本実施例で
は、ソース駆動回路部２ａを構成するシフトレジスタは
図の左から右の方向に段が配列されており、ソース駆動
回路部２ｂを構成するシフトレジスタは図の右から左の
方向に段が配列されている。スタート信号が入力される
と各シフトレジスタは初段の出力からハイの出力を開始
し、以後はクロック信号が入力される毎にハイを出力す
る段が順に一段ずつ後段にずれていく。従って、ソース
駆動回路部２ａを構成するシフトレジスタからは矢印ａ
の方向にサンプリング信号が順に出力され、ソース駆動
回路部２ｂを構成するシフトレジスタからは矢印ｂの方
向にサンプリング信号が順に出力される。このシフト方
向はシフトレジスタの回路構成によって決定される。こ
の構成により、両ソース駆動回路部２ａ及び２ｂは互い
に逆方向の駆動走査を行うことができる。又、各シフト
レジスタに方向制御信号を与え、この方向制御信号に応
じてシフト方向（即ち、サンプリング信号出力順の方
向）を適宜に変化させるようにすることもできる。
す。ソース駆動回路部２ａ及び２ｂはそれぞれｎ段のシ
フトレジスタで構成されている。シフトレジスタ内の数
字はそのシフトレジスタの段を示している。本実施例で
は、ソース駆動回路部２ａを構成するシフトレジスタは
図の左から右の方向に段が配列されており、ソース駆動
回路部２ｂを構成するシフトレジスタは図の右から左の
方向に段が配列されている。スタート信号が入力される
と各シフトレジスタは初段の出力からハイの出力を開始
し、以後はクロック信号が入力される毎にハイを出力す
る段が順に一段ずつ後段にずれていく。従って、ソース
駆動回路部２ａを構成するシフトレジスタからは矢印ａ
の方向にサンプリング信号が順に出力され、ソース駆動
回路部２ｂを構成するシフトレジスタからは矢印ｂの方
向にサンプリング信号が順に出力される。このシフト方
向はシフトレジスタの回路構成によって決定される。こ
の構成により、両ソース駆動回路部２ａ及び２ｂは互い
に逆方向の駆動走査を行うことができる。又、各シフト
レジスタに方向制御信号を与え、この方向制御信号に応
じてシフト方向（即ち、サンプリング信号出力順の方
向）を適宜に変化させるようにすることもできる。
【００１９】本実施例では、アナログスイッチ４ａnに
接続されたソースバスライン１１に接続された絵素列
と、アナログスイッチ４ｂ1に接続されたソースバスラ
イン１１に接続された絵素列との間に表示領域の境界が
ある。前述のように、アナログスイッチ４ａn及びアナ
ログスイッチ４ｂ1は両ソース駆動回路部２ａ及び２ｂ
の１走査に於いて最後に駆動されるアナログスイッチで
あり、両アナログスイッチ４ａn及び４ｂ1は実質的に同
時に駆動される。従って、両表示領域間の境界両側の互
いに隣接する絵素は実質的に同時に駆動され、それらの
表示特性は同じであり、同一レベルの映像信号が書き込
まれた場合にはこれらの隣接する絵素は同一レベルの表
示を行う。このため、両表示領域間の境界において縦線
が視認されることがない。
接続されたソースバスライン１１に接続された絵素列
と、アナログスイッチ４ｂ1に接続されたソースバスラ
イン１１に接続された絵素列との間に表示領域の境界が
ある。前述のように、アナログスイッチ４ａn及びアナ
ログスイッチ４ｂ1は両ソース駆動回路部２ａ及び２ｂ
の１走査に於いて最後に駆動されるアナログスイッチで
あり、両アナログスイッチ４ａn及び４ｂ1は実質的に同
時に駆動される。従って、両表示領域間の境界両側の互
いに隣接する絵素は実質的に同時に駆動され、それらの
表示特性は同じであり、同一レベルの映像信号が書き込
まれた場合にはこれらの隣接する絵素は同一レベルの表
示を行う。このため、両表示領域間の境界において縦線
が視認されることがない。
【００２０】ソース駆動回路２は、表示部が形成されて
いるガラス基板１２の上に形成されている。この構成に
よれば、表示領域境界付近の駆動回路及びアナログスイ
ッチとなる能動素子が同じ基板上でしかも近接して形成
できるため、特性の差がより小さくなるという利点がも
たらされる。駆動回路を基板１２外に形成する所謂外付
ドライバの場合には、駆動回路は異なったウェハから得
られるＬＳＩを組み合わせて構成されるため、駆動回路
毎の特性の差を小さくするためＬＳＩを選別して使用し
なければならない。本実施例では、そのような選別が不
要になる。
いるガラス基板１２の上に形成されている。この構成に
よれば、表示領域境界付近の駆動回路及びアナログスイ
ッチとなる能動素子が同じ基板上でしかも近接して形成
できるため、特性の差がより小さくなるという利点がも
たらされる。駆動回路を基板１２外に形成する所謂外付
ドライバの場合には、駆動回路は異なったウェハから得
られるＬＳＩを組み合わせて構成されるため、駆動回路
毎の特性の差を小さくするためＬＳＩを選別して使用し
なければならない。本実施例では、そのような選別が不
要になる。
【００２１】図４に本発明の第２の実施例を示す。この
実施例では、表示部は５個の表示領域に分割されてお
り、それに対応してソース駆動回路２は５個のソース駆
動回路部２ａ〜２ｅを備えている。また、各表示領域に
対する映像信号は５本の映像信号供給線３ａ〜３ｅから
供給される。ソース駆動回路部２ａ、２ｃ及び２ｅは矢
印ａの方向にサンプリング信号を出力する。一方、ソー
ス駆動回路部２ｂ及び２ｄは矢印ｂの方向にサンプリン
グ信号を出力する。それらのサンプリング信号によって
アナログスイッチ４ａ1〜４ｂnが開閉する。従って、各
表示領域間の境界両側の互いに隣接する絵素は実質的に
同時に駆動され、それらの表示特性は同じであり、同一
レベルの映像信号が書き込まれた場合にはこれらの隣接
する絵素は同一レベルの表示を行う。このため、本実施
例に於いても、各表示領域間の境界において縦線が視認
されることがない。
実施例では、表示部は５個の表示領域に分割されてお
り、それに対応してソース駆動回路２は５個のソース駆
動回路部２ａ〜２ｅを備えている。また、各表示領域に
対する映像信号は５本の映像信号供給線３ａ〜３ｅから
供給される。ソース駆動回路部２ａ、２ｃ及び２ｅは矢
印ａの方向にサンプリング信号を出力する。一方、ソー
ス駆動回路部２ｂ及び２ｄは矢印ｂの方向にサンプリン
グ信号を出力する。それらのサンプリング信号によって
アナログスイッチ４ａ1〜４ｂnが開閉する。従って、各
表示領域間の境界両側の互いに隣接する絵素は実質的に
同時に駆動され、それらの表示特性は同じであり、同一
レベルの映像信号が書き込まれた場合にはこれらの隣接
する絵素は同一レベルの表示を行う。このため、本実施
例に於いても、各表示領域間の境界において縦線が視認
されることがない。
【００２２】上述の各実施例に於ける各ソース駆動回路
部の走査方向は、隣合う表示領域の走査方向が互いに逆
向きとなるように適宜に選択される。
部の走査方向は、隣合う表示領域の走査方向が互いに逆
向きとなるように適宜に選択される。
【００２３】また、映像信号をソースバスライン１１に
直接書き込む駆動方式の実施例を説明したが、本発明は
このような駆動方式の表示装置に限定されるものではな
い。例えば、本発明は図５に示すような、映像信号供給
線３から読み出した映像信号を容量６２に一旦蓄え、そ
れをトランスファ信号によってソースバスライン１１に
供給する方式の表示装置にも適用できる。この駆動方式
の表示装置に図１の実施例と同様の構成を適用した実施
例を説明する。この第３の実施例の場合には、図２に示
したサンプリング信号によって開閉するアナログスイッ
チ４を介して映像信号供給線３に与えられた映像信号は
容量６２に一旦蓄えられる。この容量６２に蓄えられた
映像信号はトランスファ信号によってアナログスイッチ
６３がオンになるとソースバスライン１１に供給され
る。この映像信号のソースバスライン１１への供給は分
割表示領域毎に一度に行われる。この実施例に於いて
は、両表示領域間の境界両側の互いに隣接する絵素に対
する映像信号の容量６２による保持時間は同じになる。
従って、それらの表示特性は同じになり、同一レベルの
映像信号が書き込まれた場合にはこれらの隣接する絵素
は同一レベルの表示を行う。そのため、この実施例に於
いても両表示領域間の境界において縦線が視認されるこ
とがない。
直接書き込む駆動方式の実施例を説明したが、本発明は
このような駆動方式の表示装置に限定されるものではな
い。例えば、本発明は図５に示すような、映像信号供給
線３から読み出した映像信号を容量６２に一旦蓄え、そ
れをトランスファ信号によってソースバスライン１１に
供給する方式の表示装置にも適用できる。この駆動方式
の表示装置に図１の実施例と同様の構成を適用した実施
例を説明する。この第３の実施例の場合には、図２に示
したサンプリング信号によって開閉するアナログスイッ
チ４を介して映像信号供給線３に与えられた映像信号は
容量６２に一旦蓄えられる。この容量６２に蓄えられた
映像信号はトランスファ信号によってアナログスイッチ
６３がオンになるとソースバスライン１１に供給され
る。この映像信号のソースバスライン１１への供給は分
割表示領域毎に一度に行われる。この実施例に於いて
は、両表示領域間の境界両側の互いに隣接する絵素に対
する映像信号の容量６２による保持時間は同じになる。
従って、それらの表示特性は同じになり、同一レベルの
映像信号が書き込まれた場合にはこれらの隣接する絵素
は同一レベルの表示を行う。そのため、この実施例に於
いても両表示領域間の境界において縦線が視認されるこ
とがない。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
の表示装置に於いては、分割境界において隣合う絵素に
ついての映像信号の書き込み時間、又は映像信号が供給
されたときの信号の保持時間は同じになる。その結果、
隣合う絵素における表示特性が同じになり、分割境界で
の縦線の発生が抑制されて表示特性が向上する。
の表示装置に於いては、分割境界において隣合う絵素に
ついての映像信号の書き込み時間、又は映像信号が供給
されたときの信号の保持時間は同じになる。その結果、
隣合う絵素における表示特性が同じになり、分割境界で
の縦線の発生が抑制されて表示特性が向上する。
【図１】本発明の第１の実施例における表示部を２分割
したアクティブマトリクス基板の構成を説明する図であ
る。
したアクティブマトリクス基板の構成を説明する図であ
る。
【図２】第１の実施例に於けるサンプリング信号のタイ
ミングチャートである。
ミングチャートである。
【図３】第１の実施例に於けるソース駆動回路部の構成
を示す図である。
を示す図である。
【図４】本発明の第２の実施例の構成を説明する図であ
る。
る。
【図５】本発明の第３の実施例に於ける１絵素に映像信
号を書き込む部分の等価回路図である。
号を書き込む部分の等価回路図である。
【図６】改良された表示装置の構成を説明する図であ
る。
る。
【図７】図６の表示装置に於けるサンプリング信号のタ
イミングチャートである。
イミングチャートである。
１ ゲート駆動回路 ２ ソース駆動回路 ２ａ、２ｂ ソース駆動回路部 ３ａ、３ｂ 映像信号供給線 ４ａ1〜４ａn アナログスイッチ
フロントページの続き (56)参考文献 特開 平４−326323（ＪＰ，Ａ) 特開 平５−35219（ＪＰ，Ａ) 特開 平１−321476（ＪＰ，Ａ) 特開 平３−125187（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66
Claims (5)
- 【請求項１】基板上に絵素がマトリクス状に配列された
画像表示部を備えた表示装置であって、 該画像表示部が、複数の絵素列をそれぞれ有する３以上
の複数の表示領域に分割されており、 該複数の表示領域にそれぞれ対応して設けられ、対応す
る表示領域に於いて該複数の絵素列にそれぞれ接続され
た複数の信号線を所定方向に走査して映像信号を供給す
る複数の信号線駆動部を更に備え、各信号線駆動部から供給される映像信号によって、対応
する各表示領域のそれぞれの信号線が、互いに隣合う表
示領域において、それぞれ逆向きになるよう走査され
る、 表示装置。 - 【請求項２】基板上に絵素がマトリクス状に配列された
画像表示部を備えた表示装置であって、 該画像表示部が、複数の絵素列をそれぞれ有する複数の
表示領域に分割されており、 該複数の表示領域にそれぞれ対応して設けられ、対応す
る表示領域に於いて該複数の絵素列にそれぞれ接続され
た複数の信号線を所定方向に走査して映像信号を供給す
る複数の信号線駆動部を更に備え、 該信号線駆動部の出力数は、信号線数と同一になってお
り、各信号線駆動部から供給される映像信号によって、対応
する各表示領域のそれぞれの信号線が、互いに隣合う表
示領域において、それぞれ逆向きになるよう走査され
る、 表示装置。 - 【請求項３】基板上に絵素がマトリクス状に配列された
画像表示部を備えた表示装置であって、 該画像表示部が、複数の絵素列をそれぞれ有する３以上
の複数の表示領域に分割されており、 該複数の表示領域にそれぞれ対応して設けられ、対応す
る表示領域に於いて該複数の絵素列にそれぞれ接続され
た複数の信号線を所定方向に走査して映像信号を供給す
る複数の信号線駆動部を更に備え、各信号線駆動部は、対応する表示領域の各信号線にそれ
ぞれ接続されたアナログスイッチに対して順番にサンプ
リング信号を与えるようになっており、互いに隣合う表
示領域におけるサンプリング信号が順番に与えられる方
向がそれぞれ逆向きになっている、 表示装置。 - 【請求項４】基板上に絵素がマトリクス状に配列された
画像表示部を備えた表示装置であって、 該画像表示部が、複数の絵素列をそれぞれ有する複数の
表示領域に分割されており、 該複数の表示領域にそれぞれ対応して設けられ、対応す
る表示領域に於いて該複数の絵素列にそれぞれ接続され
た複数の信号線を所定方向に走査して映像信号を供給す
る複数の信号線駆動部を更に備え、 該信号線駆動部の出力数は、信号線数と同一になってお
り、各信号線駆動部は、対応する表示領域の各信号線にそれ
ぞれ接続されたアナログスイッチに対して順番にサンプ
リング信号を与えるようになっており、互いに隣合う表
示領域におけるサンプリング信号が順番に与えられる方
向がそれぞれ逆向きになっている、 表示装置。 - 【請求項５】前記信号線駆動部は、前記画像表示部が設
けられた基板上に形成されている請求項１〜４のいずれ
かに記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19304791A JP3192444B2 (ja) | 1991-08-01 | 1991-08-01 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19304791A JP3192444B2 (ja) | 1991-08-01 | 1991-08-01 | 表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393858A Division JP2001222267A (ja) | 2000-12-25 | 2000-12-25 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0535221A JPH0535221A (ja) | 1993-02-12 |
| JP3192444B2 true JP3192444B2 (ja) | 2001-07-30 |
Family
ID=16301298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19304791A Expired - Lifetime JP3192444B2 (ja) | 1991-08-01 | 1991-08-01 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192444B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3583525B2 (ja) * | 1994-10-07 | 2004-11-04 | 株式会社半導体エネルギー研究所 | アクティブマトリックスパネル |
| US6023260A (en) | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
| KR100580550B1 (ko) * | 1998-12-09 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 블록순차구동방법및그장치 |
| US7133012B2 (en) | 2002-01-17 | 2006-11-07 | Nec Corporation | Semiconductor device provided with matrix type current load driving circuits, and driving method thereof |
| JP2005070444A (ja) * | 2003-08-25 | 2005-03-17 | Sony Corp | 表示装置 |
| JP4152934B2 (ja) | 2003-11-25 | 2008-09-17 | シャープ株式会社 | 表示装置及びその駆動方法 |
| JP4749687B2 (ja) | 2004-07-30 | 2011-08-17 | シャープ株式会社 | 表示装置 |
| JP4693757B2 (ja) * | 2005-12-02 | 2011-06-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9922600B2 (en) | 2005-12-02 | 2018-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2009058977A (ja) * | 2008-12-05 | 2009-03-19 | Nec Corp | 液晶表示装置 |
-
1991
- 1991-08-01 JP JP19304791A patent/JP3192444B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535221A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671772B2 (ja) | 液晶ディスプレイとその駆動方法 | |
| US5801673A (en) | Liquid crystal display device and method for driving the same | |
| US6040812A (en) | Active matrix display with integrated drive circuitry | |
| US6437767B1 (en) | Active matrix devices | |
| JPH08101669A (ja) | 表示装置駆動回路 | |
| JPH0980382A (ja) | Ｌｃｄ駆動回路 | |
| JP3192444B2 (ja) | 表示装置 | |
| KR100280056B1 (ko) | 액티브 매트릭스형 표시장치 | |
| KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
| JP3345349B2 (ja) | シフトレジスタ回路および画像表示装置 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| KR100455883B1 (ko) | 액티브매트릭스 표시장치 | |
| JPH06202588A (ja) | シフトレジスタ及びこれを用いた液晶表示装置 | |
| JP2815102B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH07152350A (ja) | 表示装置及びその駆動方法 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JP2001222267A (ja) | 表示装置 | |
| JP2001242838A (ja) | 液晶表示器の補償回路 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JPS61156187A (ja) | アクティブマトリクス回路 | |
| JPH08305322A (ja) | 表示装置 | |
| JPH08327979A (ja) | 液晶表示装置 | |
| JPH07261714A (ja) | アクティブマトリクス表示素子及びディスプレイシステム | |
| JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
| JPH0830242A (ja) | 液晶駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010502 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |