KR100280056B1 - 액티브 매트릭스형 표시장치 - Google Patents

액티브 매트릭스형 표시장치 Download PDF

Info

Publication number
KR100280056B1
KR100280056B1 KR1019950033816A KR19950033816A KR100280056B1 KR 100280056 B1 KR100280056 B1 KR 100280056B1 KR 1019950033816 A KR1019950033816 A KR 1019950033816A KR 19950033816 A KR19950033816 A KR 19950033816A KR 100280056 B1 KR100280056 B1 KR 100280056B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
counter
display device
active matrix
Prior art date
Application number
KR1019950033816A
Other languages
English (en)
Other versions
KR960015370A (ko
Inventor
준 코야마
리쓰코 스즈키
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR960015370A publication Critical patent/KR960015370A/ko
Application granted granted Critical
Publication of KR100280056B1 publication Critical patent/KR100280056B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

다계조 표시를 행하는 액티브 매트릭스형 표시장치의 신호선 구동회로에 있어서, 동기식 클록 카운터의 출력신호가 어드레스선을 통해 어드레스 디코더회로에 어드레스 신호로서 공급된다. 계조 데이터는 래치 펄스로서 사용되는 어드레스 신호에 따라 래치회로에 보유된다. 동기회로에서, 래치회로에 보유된 계조 데이터의 출력 타이밍이 표시주사 타이밍과 동기된다. 출력 계조 데이터가 아날로그 계조 전압으로 변환된 후, 그 아날로그 계조 전압이 아날로그 스위치를 통해 화소부에 인가된다.

Description

액티브 매트릭스형 표시장치
제 1 도는 액정표시장치 전체의 개략도.
제 2 도는 아날로그 방식의 선순차 주사 구동회로를 나타내는 도면.
제 3 도는 어드레스 디코더를 사용하는 디지털 구동회로를 나타내는 도면.
제 4 도는 3판(板)식 투영형(投影型) 표시장치의 구조를 나타내는 도면.
제 5(a) 도 및 제 5(b) 도는 쌍방향 드라이버가 장착된 표시장치의 개략도.
제 6 도는 비동기식 카운터의 논리회로도.
제 7 도는 카운터회로의 출력파형도.
제 8 도는 동기식 카운터의 논리회로도.
제 9 도는 본 발명의 일 실시예에 있어서의 카운터를 사용한 신호선 구동회로를 나타내는 도면.
제 10 도는 업다운(up-down) 카운터의 논리회로도.
제 11 도는 업 카운터의 출력파형도.
제 12 도는 다운 카운터의 출력파형도.
제 13 도는 본 발명의 일 실시예에 있어서의 카운터를 사용한 주사선 구동회로를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
301 : 어드레스 디코더 302 : 제1 래치회로
303 : 래치 펄스 304 : 데이터 신호
305 : 제2 래치회로 306 : 래치 펄스
307 : 디코더 308 : 계조신호
309 : 아날로그 스위치 310 : 신호선
901 : 클록 펄스 902 : 동기식 카운터
903 : 어드레스선 904 : 어드레스 디코더
905 : 제1 래치회로 906 : 래치 펄스
907 : 데이터 신호 908 : 제2 래치회로
909 : 래치 펄스 910 : 디코더
911 : 계조신호 912 : 아날로그 스위치
913 : 신호선 1301 : 클록 펄스
1302 : 동기식 카운터 1303 : 어드레스 디코더
1304 : 주사선 1305 : 레벨 시프터
1306 : 버퍼 1307 : 화소부
본 발명은 액티브 매트릭스형 표시장치에 관한 것으로, 특히 액티브 매트릭스형 액정표시장치의 구동회로에 관한 것이다.
최근, 액티브 매트릭스형 액정표시장치와 같은 표시장치의 구동회로로서, 시프트 레지스터를 사용한 선순차(線順次) 주사회로가 주로 사용되어 왔다.
계조(階調)표시를 부여하기 위한 계조신호는 디지털 방식과 아날로그 방식으로 분류된다. 양 방식에서, n단(n: 수평방향 또는 수직방향으로의 화소의 수)만큼 직렬로 접속된 레지스터들에 신호를 입력하고, 그 신호를 지연 및 전달시키는 것으로 선순차 주사 동작을 행한다. 각각의 레지스터는 샘플 홀드회로 및 신호증폭회로에 접속되고, 이들 회로를 통과한 신호는 신호선을 통해 화소부로 전달된다.
액정표시장치 전체의 개략도가 제 1 도에 나타내어져 있다. 신호선 구동회로(101)와 주사선 구동회로(102)가 동일 유리기판상에 배치되고, 표시장치의 중앙부에 액정 화소부(103)가 배치되어 있다.
신호선 구동회로(101)와 액정 화소부(103)가 열(列)방향의 신호선(X1, X2,‥‥)을 통해 서로 접속되는 반면, 주사선 구동회로(102)와 액정 화소부(103)는 행(行)방향의 주사선(Y1, Y2,‥‥)을 통해 서로 접속되어 있다. 신호선과 주사선의 각 교차부에는, 스위칭소자로서 박막트랜지스터(TFT)가 매트릭스 형태로 배치되어 있다.
TFT의 소스 전극이 신호선에 접속되고, 게이트 전극이 주사선에 접속되며, 드레인 전극이 액정 화소부(103)의 화소전극에 접속되어 있다. 화소전극은 액정을 사이에 두고 대향전극과 마주 향하여 있다.
신호선 구동회로(101)에 의해 신호선(X1, X2,‥‥)이 순차로 구동되는 타이밍과 동기하여 주사선 구동회로(102)로부터 주사선(Y1, Y2,‥‥)을 통해 액정 화소부(103)로 신호가 보내져, 화상표시에 필요한 신호를 제공한다.
이러한 타입의 아날로그 방식의 선순차 구동회로의 일례가 제 2 도에 나타내어져 있다. 제 2 도에서, 부호 220은 신호선 구동회로를 나타내고, 부호 201은 주사선 구동회로를 나타낸다.
신호선 구동회로(220)에서, 시프트 레지스터(200)가 전원전압 Vdd(202)와 Vss(203) 및 클록 펄스(CP)(204)에 접속되어 있고, 입력된 스타트 펄스(SP)(205)가 내부에서 직렬로 접속된 플립플롭회로(F.F.회로)에 의해 지연 및 전달된다.
n단 직렬접속으로 구성된 시프트 레지스터(200)의 출력이 Q0, Q1,…,Qn이다. 이들 신호를 타이밍 신호로 사용함으로써, 비디오 신호(206)가 아날로그 스위치(207)를 통해 샘플링 회로(도시하지 않음)로 출력된다. 그 샘플링 회로에서, 계조 데이터가 샘플링된다. 샘플링된 아날로그 계조 데이터는 화소부에 입력되기 전에, 샘플 홀드회로를 구성하는 아날로그 메모리(208)에 일단 축적된다.
아날로그 메모리(208)에 축적된 아날로그 계조 데이터는, 외부로부터 입력되는 래치 펄스(209)에 의한 주사 타이밍에 따라 아날로그 버퍼(210)에 의해 임피던스 변환된 후 신호선(211)을 통해 화소부(화소 TFT)(212)에 전달된다.
상기 경로는 각 단의 시프트 레지스터(200)를 통해 얻어져, 화상 선순차 주사 동작이 행해진다.
이상, 아날로그 방식에 있어서의 선순차 주사 구동회로의 예를 설명하였으나, 디지털 방식에서는, 계조 데이터를 축적하기 위해 아날로그 메모리(208) 대신에 래치 회로가 사용된다.
그러나, 아날로그 방식과 디지털 방식중의 어느 방식에서도, 선순차 주사동작이 시프트 레지스터를 사용하여 행해지기 때문에, 다수 단으로 접속된 시프트 레지스터에 결함회로가 하나라도 존재하면, 결함회로가 존재하는 단의 뒤에 있는 단들에 배치된 레지스터에는 신호가 전달되지 않는다. 그 결과, 우수한 표시상태가 얻어질 수 없고, 표시장치의 생산수율이 저하한다.
제 4 도에 나타낸 바와 같은 액정 프로젝터(projector)로 대표되는 일반적인 투영(投影)형 표시장치에서, 3판식에서는 R(적), G(녹), B(청)에 대한 3개의 액정 광 밸브(light valve)(401, 402, 403)가 독립적으로 사용된다. 램프로부터 조사된 광은 편광 프리즘에 의해 편광되고, 다이크로익 미러(dichroic mirror)에 의해 적색 편광성분, 녹색 편광성분, 청색 편광성분으로 분리된다. 적색 편광성분, 녹색 편광성분 및 청색 편광성분은 투영용 렌즈를 통해 각각 적색 액정 패널, 녹색 액정 패널 및 청색 액정 패널에 입사한다.
이때, 액정 광밸브(401, 402, 403)를 통과한 후, 녹색 편광성분과 청색 편광성분이 반사경에 의해 짝수회 반전되고, 적색 편광성분은 홀수회 반전된다. 따라서, 최종적으로는 적색 화상이 반전되어야 하기 때문에, 적색 화상의 구동회로만, 주사선(또는 신호선)의 선택방향을 역방향으로 할 필요가 있다.
통상의 구동회로에 있어서는, 예를 들어, 주사선의 역방향 선택을 행하기 위해, 주사선 구동회로가 표시장치의 좌측에 1개 설치되어 있으나, 제 5(a) 도와 같이, 순방향 선택을 위한 주사선 구동회로를 액정 화소부의 일측에 배치하고, 그 반대측에 역방향 선택을 위한 주사선 구동회로를 배치할 수도 있고, 또는, 제 5(b) 도와 같이, 순방향 선택을 위한 주사선 구동회로와 역방향 선택을 위한 주사선 구동회로 모두를 액정 화소부의 일측에 배치할 수도 있다. 이들 구성에서는, 쌍방향 구동회로가 구성된다.
상기 구성은, 순방향 선택을 위한 것과 역방향 선택을 위한 것의 2종류의 표시장치를 제작하는 것과 비교하면, 제작시에 2종류의 마스크를 필요로 하지 않고, 제작공정을 증가시키지 않아, 비용을 저하시킬 수 있다. 그러나, 구동회로의 수가 증가하기 때문에, 표시장치 자체의 크기가 커지는 것을 피할 수 없다. 또한, 불량발생률도 증가하기 때문에, 생산수율 저하의 큰 요인이 된다.
시프트 레지스터를 사용한 지연신호 전달방식의 종래의 선순차 주사에 있어서는, 하나의 결함회로가 존재하면 그 결함회로 뒤의 회로에는 신호가 전달되지 않게 되어, 전체 회로가 부작동으로 된다. 그 결과, 양호한 표시가 얻어질 수 없고, 표시장치 전체로서는 생산수율이 저하한다. 또한, 반전 화상을 얻기 위해서는, 순방향 선택을 위한 구동회로와 역방향 선택을 위한 구동회로를 가지는 2종류의 구동회로가 요구된다.
상기 단점을 해결하기 위해, 본 발명자들은 시프트 레지스터부분을 디코더회로로 대체함으로써 어드레스 신호에 따라 표시화소부를 직접 선택하는 디코더식 구동회로를 제안한다.
디지털 방식의 디코더식 구동회로를 제 3 도에 나타낸다.
표시될 화소의 어드레스 신호가 외부 단자로부터 어드레스 디코더(301)에 입력되고 그 어드레스 디코더(301)에서 2진수의 디지털 신호로서 표시화소가 선택된다.
어드레스 신호는 화상신호의 비트 수에 상응하는 수만큼 서로 병렬로 접속된 제1 래치회로(302)에 입력되는 래치 펄스(303)를 구성한다. 그 제1 래치회로(302)는 D형(지연형) 플립플롭회로(D-F.F.회로)로 구성되어 있다.
계조를 선택하기 위한 데이터 신호(304)가 이들 제1 래치회로(302)에 입력되고, 표시될 화상 데이터의 계조가 어드레스 디코더(301)로부터 출력되는 래치 펄스(303)의 타이밍으로 선택된 다음, 논리로서 제1 래치회로(302)에 저장된다.
이 상태에서, 선택된 신호는 제1 래치회로(302)에 직렬로 접속된 후속의 제2 래치회로(305)의 입력신호로서 제공된다. 제2 래치회로(305)는 외부로부터 제공되는 래치 펄스(306)에 따라 표시장치의 1회 주사 타이밍과 동기된 신호를 출력한다. 제2 래치회로(305)로부터 출력된 신호는 표시될 화상 데이터의 계조가 선택된 상태에서 디코더(307)에 입력된다.
디코더(307)의 출력은 계조에 대응하는 전위를 저항분할함으로써 미리 준비된 계조신호(308)에 접속된 아날로그 스위치(309)의 게이트에 입력되어, 표시될 화소와 그의 계조를 선택한다. 선택된 디지털 표시 데이터는 신호선(310)를 통해 표시될 화소부로 전달된다.
디코더식 구동회로는 하나의 결함회로가 다른 회로에 악영향을 주는 것을 방지하여 우수한 표시상태를 얻을 수 있게 하고, 표시장치의 생산수율을 현저하게 향상시킨다.
또한, 디코더식 구동회로는 랜덤 액세스를 사용하는 표시구동회로 때문에 소비전력을 저하시킬 수 있어, 비용을 낮출 수 있는 것으로 기대된다.
그러나, 디코더식 구동회로에서는, 비트의 수가 증가할수록 입력단자의 수도 증가한다. 각각의 입력단자에는 외부로부터의 어드레스 신호선이 접속되어 있다. 입력단자들은 어드레스 신호선과 접속되기 때문에 기판의 상면의 넓은 면적을 차지한다. 그 결과, 입력단자의 수가 많으면, 입력단자를 배치하기 위한 면적이 증가하여, 표시장치의 소형화를 저해한다는 부가적인 문제가 생긴다.
또한, 어드레스 디코더 방식의 구동회로에 있어서는, 어드레스 신호의 비트 수의 증가에 따라, 배선의 증가와 배선에 필요한 면적의 증가가 필연적이다. 또한, 어드레스 신호선에 전압이 랜덤하게 인가되기 때문에, 누화(criss-talk)가 일어날 가능성이 있다.
본 발명의 목적은 상기한 바와 같은 문제들이 없고 표시장치의 수율을 향상시킬 수 있게 하는 어드레스 디코더 방식의 구동회로를 제공하는데 있다.
본 발명의 다른 목적은 주사선 또는 신호선을 역방향으로 주사하기 위한 구동회로를 추가로 제공함이 없이 주사선 또는 신호선의 쌍방향 주사를 가능하게 하는 어드레스 디코더 방식의 구동회로를 제공하는데 있다.
본 발명의 또다른 목적은 단자의 수를 대폭 줄여 표시장치의 소형화를 용이하게 하는 어드레스 디코더 방식의 구동회로를 제공하는데 있다.
본 발명에 따르면, 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 그 어드레스 디코더회로에 접속된 다수의 신호선 또는 주사선을 포함하는 것을 특징으로 하는 표시장치 구동회로가 제공된다.
또한, 본 발명에 따르면, 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 그 어드레스 디코더회로에 접속된 다수의 신호선 또는 주사선을 포함하고, 상기 동기식 클록 카운터가 업다운 카운터(up-down counter)인 것을 특징으로 하는 표시장치 구동회로가 제공된다.
또한, 본 발명에 따르면, 다계조 표시를 행하기 위한 액티브 매트릭스형 표시장치의 구동회로에 있어서, 신호선 구동회로가 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 계조 데이터를 보유하는 계조보유회로와, 그 계조보유회로에 보유된 계조 데이터의 출력 타이밍을 표시장치의 주사 타이밍과 동기시키는 계조동기회로와, 그 계조동기회로에 의해 동기된 계조 데이터를 아날로그 계조전압으로 변환하는 회로를 포함하는 것을 특징으로 하는 표시장치 구동회로가 제공된다.
또한, 본 발명에 따르면, 다계조 표시를 행하기 위한 액티브 매트릭스형 표시장치의 구동회로에 있어서, 신호선 구동회로가 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 계조 데이터를 보유하는 계조보유회로와, 그 계조보유회로에 보유된 계조 데이터의 출력 타이밍을 표시장치의 주사 타이밍과 동기시키는 계조동기회로와, 그 계조동기회로에 의해 동기된 계조 데이터를 아날로그 계조전압으로 변환하는 회로를 포함하고, 상기 동기식 클록 카운터가 업다운 카운터인 것을 특징으로 하는 표시장치 구동회로가 제공된다.
또한, 본 발명에 따르면, 액티브 매트릭스형 표시장치의 구동회로에 있어서, 주사선 구동회로가 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 그 어드레스 디코더로부터 출력된 신호를 증폭하여 증폭된 신호를 주사선에 출력하는 증폭회로를 포함하는 것을 특징으로 하는 표시장치 구동회로가 제공된다.
또한, 본 발명에 따르면, 액티브 매트릭스형 표시장치의 구동회로에 있어서, 주사선 구동회로가 동기식 클록 카운터와, 그 동기식 클록 카운터의 출력을 어드레스 신호로서 입력하는 어드레스 디코더회로와, 그 어드레스 디코더로부터 출력된 신호를 증폭하여 증폭된 신호를 주사선에 출력하는 증폭회로를 포함하고, 상기 동기식 클록 카운터가 업다운 카운터인 것을 특징으로 하는 표시장치 구동회로가 제공된다.
즉, 본 발명에서는 신호선 또는 주사선의 선택이 어드레스 디코더회로에 의해 행해지고, 동기식 클록 카운터의 출력이 어드레스 디코더회로에 입력되는 어드레스 신호로서 사용된다.
동기식 카운터는, 입력신호로서 클록신호를 수신하고 신호선 또는 주사선을 카운트하는데 필요한 수의 비트 수를 가지며 서로 병렬로 접속된 JK-F.F.회로에 의해 구성된다.
본 발명에 따르면, 클록신호에 대한 동기식 카운터의 출력이 어드레스 신호로서 어드레스 디코더회로에 입력된다. 이러한 구성은 시프트 레지스터를 사용하지 않는, 즉, 지연신호전달형이 아닌 선순차 주사를 가능하게 한다.
본 발명의 표시장치 구동회로에 있어서는, 구동회로에의 입력신호선이 클록 펄스에 대하여 단지 하나이고, 어드레스 디코더 방식에 의해 신호선 또는 주사선이 선택되는 방식에 비하여 입력단자의 수가 대폭 감소될 수 있다. 그 결과, 표시장치가 소형화될 수 있다.
또한, 어드레스 디코더회로에서는, 하나의 신호선(또는 주사선)에 접속된 회로에 결함이 생길지라도, 다른 신호선(또는 주사선)에 접속된 회로는 결함회로에 의해 악영향을 받지 않는다. 따라서, 결함회로의 하류측의 모든 회로가 표시하지 못하게 되는 것과 같은, 시프트 레지스터를 사용한 구동회로에서 생기는 문제가 방지될 수 있다. 그 결과, 양호한 표시를 행하는 표시장치가 높은 수율로 얻어질 수 있다.
또한, 본 발명의 구동회로에서는, 동기식 카운터가 클록신호의 상승(업-카운트)시에 동작하는가 하강(다운-카운트)시에 동작하는가를 선택함으로써, 신호선 또는 주사선을 선택하는 방향이 순방향 또는 역방향으로 용이하게 변경될 수 있고, 구동 회로의 수의 증가없이 쌍방향 구동이 가능하게 된다.
카운터는 크게 나누어 비동기식 카운터와 동기식 카운터로 분류된다. 비동기식 카운터가 제 6 도에 나타내어져 있다.
클록 펄스(CP)(601)를 입력신호로 수신하는 JK-F.F. 회로는 신호선 또는 주사선을 카운트하는데 필요한 수의 비트 수만큼 n단으로 직렬로 접속되어 있다. 수평방향의 화소의 수가 500개일 때, 즉, 신호선의 수가 500개일 때, 신호선 구동회로의 입력에 9 비트가 필요하다.
두번째 단 이후의 JK-F.F. 회로의 입력신호는 이전 단의 JK-F.F. 회로의 출력신호이다. 입력되는 클록 펄스를 카운트하기 위해서는, 첫번째 단의 JK-F.F. 회로는 하나의 클록 펄스를 수신할 때마다 신호를 반전시키고, 두번째 단의 JK-F.F. 회로는 2개의 클록 펄스를 수신할 때마다 신호를 반전시키며, 그 외의 JK-F.F. 회로는 신호를 보유하는 것이 요구된다. 이 때문에, 첫번째 단의 JK-F.F. 회로는 클록신호를 수신할 때마다 신호를 반전시키도록 그의 J 및 K 입력단자에 하이 레벨 신호가 입력된다. 마찬가지로 두번째 단 이후도 JK-F.F. 회로의 J 및 K 입력단자는 하이 레벨로 유지되고, 입력신호가 하이(“H”라고 한다)로부터 로우(“L”이라고 한다)로 변하는 타이밍에서 회로의 출력신호가 상승한다. 따라서, 제 7 도에 나타낸 파형이 얻어진다.
그러나, 이러한 비동기식 카운터에서는, 두번째 단 이후의 카운트가 이전 단의 회로의 출력신호에 의존하기 때문에, 실제로는 전달지연시간의 축적이 생겨 고속 동작이 곤란하게 되는 동시에 그 신호의 지연에 따라 위험이 생긴다. 따라서, 높은 클록 주파수에 대해서는 비동기식 카운터가 적절하지 못하다. 이 때문에, 본 발명에서는 동기식 카운터가 사용된다.
이하, 본 발명의 구성을 가지는 액티브 매트릭스형 액정표시장치의 일 실시예를 설명한다.
본 실시예에 있어서의 액정표시장치는 제 1 도에 나타낸 구성을 가지고, 신호선 구동회로(101)와 주사선 구동회로(102)가 배치되고, 동기식 카운터의 출력신호가 어드레스 디코더회로에 입력되는 어드레스 신호로 되는 구성을 가진다. 액정 화소부(103)는 매트릭스 형태로 배열된 화소전극과 대향전극이 액정을 사이에 두고 대향하여 있도록 배치되어 있다.
스위칭소자를 구성하는 박막트랜지스터(TFT)의 드레인 전극이 각 화소전극에 접속되고, 각 박막트랜지스터의 소스 전극이 신호선에 접속되며, 게이트 전극이 주사선에 접속되어 있다.
본 실시예에 있어서의 신호선 구동회로의 구성이 제 9 도에 나타내어져 있다. 여기서, 동기식 카운터(902)에 관하여 설명한다. 동기식 카운터(902)는 이전 단의 회로의 출력신호를 입력신호로 취하지 않고, 클록 펄스를 각 단에 입력신호로서 제공한다. 또한, 동기식 카운터(902)는 그의 J 및 K 입력을 제어함으로써, 비동기식 카운터의 결함인 시간지연 없이 정확한 카운트를 행한다.
제 8 도에 나타낸 바와 같이, 동기식 카운터는, 클록 펄스(CP)를 입력신호로 수신하고 신호선을 카운트하는데 필요한 수의 비트 수만큼 n단으로 병렬로 접속된 JK-F.F. 회로로 구성된다.
본 실시예에서는, 500×500개의 화소 구성으로 단색 표시를 행하기 위해, 신호선 구동회로의 입력에 9 비트가 필요하다. 여기서 클록 펄스는 개개의 단에 동시에 입력된다.
이하, 이 회로의 동작을 설명한다.
(Qn-1)번째 단의 회로의 출력신호를 Qn번째 단의 회로의 출력단자에 보유하고자 할 때는, J 및 K 입력단자 모두는 로우 레벨(L) 신호로 설정된다. (Qn-1)번째 단의 회로의 출력신호를 Qn번째 단의 회로의 출력단자에서 강제적으로 반전시키고자 할 때는, J 및 K 입력단자 모두는 하이 레벨(H) 신호로 설정되어야 한다.
이 때문에, 첫번째 단의 JK-F.F. 회로의 J 및 K 입력단자는 클록신호를 수신할 때마다 신호를 반전시키도록 H신호가 되게 설정된다. 이 출력파형이 제 7(a) 도에 나타내어져 있다.
두번째 단의 JK-F.F.회로는 2개의 클록 펄스를 수신할 때마다 신호를 반전시키고, 그 외에는 신호를 보유하는 것이 요구된다. 따라서, 이전 단의 JK-F.F.회로의 출력신호가 J 및 K 입력신호로서 사용된다. 즉, 자체로 보유된 신호는, J 및 K 입력단자가 처음부터 H신호로 설정됨이 없이 이전 단의 회로의 출력신호가 H신호로 변한 후에 반전된다. 이 출력파형이 제 7(b) 도에 나타내어져 있다.
세번째 단 이후의 J 및 K 입력단자는 다음과 같이 제어된다. 제 7 도로부터 알 수 있는 바와 같이, Q0번째, Q1번째,…,(Qn-1)번째 단 모두가 H신호일 때, Qn번째 단의 출력이 반전된다(J 및 K입력이 H신호이다). 따라서, Q0번째, Q1번째,…,(Qn-1)번째 단의 AND회로의 출력신호가 n단의 JK-F.F.회로의 J 및 K 입력단자의 입력신호이면, Q0번째, Q1번째,…,(Qn-1)번째 단 모두가 H신호일 때는, J 및 K입력이 H신호이고, n단의 JK-F.F.회로의 출력신호가 반전되며, 그 외의 경우에는, 신호가 보유된다. 이 출력파형이 제 7(c)도에 나타내어져 있다.
제 9 도에 나타낸 신호선 구동회로에서, 클록 펄스(CP)(901)가 동기식 카운터(902)에 입력신호로서 입력된다. 이 상태에서, 카운트된 클록의 수가 어드레스 신호로 간주되고, 그 어드레스 신호는 어드레스선(903)을 통해 어드레스 디코더(904)에 입력되고, 표시화소가 2진수의 디지털 신호로서 선택된다.
따라서, 어드레스선(903)은 동기식 카운터(902)의 상류측에 존재하지 않고, 클록 펄스(CP)(901)를 위한 하나의 배선만이 동기식 카운터(902)로부터 외부접속단자로 연장하여 있다.
어드레스 신호는 화상신호(계조신호)의 비트 수에 상응하는 수만큼 병렬로 접속된 제1 래치회로(905)의 래치 펄스(906)가 된다. 제1 래치회로(905)는 지연형 플립플롭회로(D-F.F.회로)로 구성되어 있다.
제1 래치회로(905)는 계조 데이터를 공급하는 데이터신호(907)를 입력신호로 서 수신한다. 제1 래치회로(905)는 어드레스 디코더(904)로부터 출력되는 래치 펄스(906)의 타이밍으로 데이터 신호(907)를 나타내는 계조신호를 수신한 다음, 그 결과를 논리로서 내부에 보유한다.
선택된 신호는 제1 래치회로(905)에 직렬로 접속된 후속의 제2 래치회로(908)의 입력신호로서 취해진다. 제2 래치회로(908)는 외부로부터 공급되는 래치 펄스(909)에 따라 표시장치의 1회 주사 타이밍과 동기된 신호를 출력하고, 그 출력 신호는 표시될 화상 데이터의 계조가 선택된 상태에서 디코더(910)에 입력된다.
디코더(910)의 출력은 입력된 계조 데이터에 상응하는 아날로그 스위치(912)의 게이트에 입력된다. 아날로그 스위치(912)는 계조신호(911)의 선들에 접속되어 있다. 계조신호(911)의 선들은 계조에 상응하는 전압을 저항분할함으로써 준비된다.
계조신호(911)들중 선택된 신호가 신호선(913)을 통해 표시될 화소부로 출력된다. 필요한 경우, 계조신호(911)는 화소부로 출력되기 전에 증폭회로(도시하지 않음)에 의해 증폭될 수도 있다.
다음에, 쌍방향 구동에 관하여 설명한다. 쌍방향 구동에 있어서는, 회로가 클록신호의 상승시에 동작하는지 또는 하강시에 동작하는지에 대하여 선택할 수 있는 업다운 카운터가 사용된다.
업다운 카운터의 논리회로가 제 10 도에 나타내어져 있다. 업 카운터와 다운 카운터를 변환하는 스위치의 입력단자(s)(1001)에 H가 입력될 때, 그 카운터는 업 카운터로 되고, 회로가 클록의 하강시에 동작한다. 그 입력단자(s)(1001)에 L이 입력될 때, 카운터는 다운 카운터로 되고, 회로가 클록의 상승시에 동작한다.
업다운 카운터의 회로동작을 설명한다. 첫번째 단의 JK-F.F.회로의 J 및 K 입력단자는 그 JK-F.F.회로가 상기한 실시예와 마찬가지로 클록신호를 수신할 때마다 신호를 반전시키도록 H로 유지된다.
두번째 단 이후의 JK-F.F.회로의 J 및 K 입력단자에는, 업다운 전환 스위치의 입력(s)(1001)과 Q0, Q1,…,Qn-1을 NAND회로(1002)에 의해 낸딩(NANDing)하고 상기 입력(s)(1001)을 반전시켜 얻어진 신호(??)(1008)와 ??을 NAND회로[1003]에 의해 낸딩한 다음, 이들 출력신호를 인버터를 통해 OR회로[1004]에 의해 오어링[ORing]함으로써 얻어진 신호가 입력된다.
업다운 전환 스위치의 입력(s)(1001)이 H일 때의 회로 동작을 설명한다. 두번째 단의 JK-F.F.회로에서, 상류측 단의 NAND출력(1005)은 Qn-1 = H일 때 L이지만, Qn-1 = L일 때는 H이다. 즉, 전환신호로서 H가 고정되어 입력되기 때문에, 출력은 Qn-1의 레벨에 따라 변화한다.
이것에 대하여, 하류측 단의 NAND출력(1006)은 L이 고정신호로서 입력되기 때문에, 출력은 ??의 레벨에 관계없이 항상 H이다.
따라서, 인버터를 통해 OR회로에 입력되는 신호는 Qn-1 = H일 때 H, L이 되고, 출력(1007)은 H가 된다(Qn은 신호반전). 한편, Qn-1 = L일 때, 그 신호는 L, L이 되고, 출력(1007)은 L이 된다(Qn은 신호보유).
두번째 단 이후에서도 동일한 회로동작이 행해지고, 그 출력파형이 제 11 도에 나타내어져 있다. 즉, 업다운 전환 스위치의 입력(s)(1001)이 H일 때, 카운터는 업 카운터로서 작용한다. 출력 Q0, Q1,…,Qn-1 모두가 H일 때, J 및 K입력이 H가 되고, 신호가 반전된다. 출력 Q0, Q1,…,Qn-1중 적어도 하나가 L이면, Qn은 신호보유상태가 된다.
업다운 전환 스위치의 입력(s)(1001)이 L일 때의 회로 동작을 설명한다. 두번째 단의 JK-F.F.회로에서, 상류측 단의 NAND출력(1005)은 L이 고정신호로서 입력되기 때문에 Qn-1의 레벨에 관계없이 출력은 항상 H이다.
이것에 대하여, 하류측 단의 NAND출력(1006)은 Qn-1 = H일 때는 L을 갖지만, Qn-1 = L일 때는 H를 갖는다. 즉, 전환신호의 반전신호로서 H가 고정되어 입력되기 때문에, Qn-1의 레벨에 따라 출력이 변화한다.
따라서, Qn-1 = H일 때, 인버터를 통해 OR회로에 입력되는 신호는 L, L이 되고, 출력(1007)은 L이 된다(Qn은 신호보유). 한편, Qn-1 = L일 때, 신호는 H, L이 되고, 출력(1007)은 H가 된다(Qn은 신호반전).
동일 방식으로 얻어진 출력파형이 제 12 도에 나타내어져 있다. 즉, 업다운 전환 스위치의 입력(s)(1001)이 L일 때, 카운터는 다운 카운터로서 작용한다. 출력 Q0, Q1,…,Qn-1 모두가 L일 때, J 및 K입력은 H가 되고, Qn의 신호가 반전된다. 출력 Q0, Q1,…,Qn-1중의 적어도 하나가 H이면, Qn은 신호보유상태가 된다.
이렇게 하여, 신호선의 선택방향이 업다운 전환 스위치에 의해 극히 용이하게 전환될 수 있다. 예를 들어, 신호선을 선택하는 방향은, 그 방향이 좌에서 우로 이동(시프트)하는 상태로부터 그 방향이 우에서 좌로 이동하는 상태로 변할 수 있어, 좌우가 반전된 화상을 쉽게 얻을 수 있다.
다음에, 본 실시예에 있어서의 주사선 구동회로가 제 13 도에 나타내어져 있다. 본 실시예에 있어서는, 주사선 구동회로에서도 동기식 클록 카운터의 출력이 어드레스 디코더회로에 어드레스 신호로서 입력된다.
제 13 도에 나타낸 바와 같이, 클록 펄스(CP)(1301)를 입력신호로서 수신하는 동기식 카운터(1302)의 출력은 어드레스 디코더(1303)에 입력되는 어드레스 신호로서 사용된다. 어드레스 디코더(1303)의 출력은 어드레스 신호의 어드레스 지정에 의해 선택된 주사선(1304)을 통해 레벨 시프터(1305)와 버퍼(1306)에 의해 증폭된 다음, 하나의 선상의 각 화소의 박막트랜지스터의 게이트 전극에 접속된 화소부(1307)로 전달된다.
이 주사선 구동회로에 있어서, 동기식 클록 카운터가 업다운 카운터로서 제공됨으로써, 주사선의 선택방향이 변경될 수 있다. 이 경우, 그러한 변경에 의해, 표시화상의 상하가 반전될 수 있다.
상기한 바와 같이, 본 발명에 의해 구성된 액정표시장치는, 하나의 신호선이 불량하여 표시를 불가능하게 할지라도 다른 신호선은 그 영향을 받지 않고 양호한 표시상태를 얻을 수 있다.
또한, 어드레스 신호선의 배선이 없고, 클록 펄스 배선만이 회로의 주변에서 연장하여 있기 때문에, 어드레스 신호선이 접속되는 부위가 요구되지 않아 표시장치가 소형화될 수 있다.
또한, 이런 형의 3개의 액정표시장치가 제 4 도에 나타낸 투영형 표시장치에 사용되는 경우, 동일 구성을 가지는 표시장치에 의해, 구동회로의 증설 없이 반전 표시화상과 비반전 화상을 얻을 수 있어, 양호한 투영 화상이 얻어질 수 있다.
상기한 바와 같이, 본 발명에 따르면, 시프트 레지스터를 사용한 지연신호전달 방식의 선순차 주사(선택) 구동회로 대신에 선순차 주사(선택)가 가능하게 된다.
이 때문에, 하나의 신호선(또는 주사선)에 접속된 결함회로가 후속 단의 회로의 동작에 악영향을 끼치지 않고, 양호한 표시상태가 얻어질 수 있다. 그 결과, 표시장치 전체의 수율이 현저하게 향상될 수 있다.
또한, 어드레스 디코더의 사용에 따른 외부입력단자의 수의 증가에 의한 표시장치의 대형화와 입력선의 수의 증가에 의한 누화의 발생 가능성과 같은 문제가 동기식 카운터의 채용에 의해 해결될 수 있다.
어드레스 디코더회로에 어드레스 값을 직접 공급하여 구동하는 경우와 비교하여, 어드레스 신호 공급을 위한 배선의 수가 하나로 현저히 줄어들기 때문에, 표시 장치의 소형화가 용이하게 될 수 있다.
또한, 클록 카운터회로에서, 신호선 또는 주사선을 선택하는 방향이 상승동작과 하강동작중 하나를 선택함으로써 하나의 구동회로에 의해 전환될 수 있어, 디자인과 제작공정이 단순화되어 비용절감을 실현할 수 있다. 특히, 투영형 표시장치에 있어서, 반전 화상을 표시하는 액정표시장치와 비반전 화상을 표시하는 액정표시장치가 요구되는 경우, 비용절감이 용이하게 된다.
또한, 본 발명의 구동회로는 신호선 구동회로와 주사선 구동회로 어느 것에도 사용될 수 있다.

Claims (37)

  1. 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 상기 화소를 구동시키기 위해 상기 신호선 또는 상기 주사선에 접속된 적어도 하나의 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 구동회로가, 업다운(up-dewn) 카운터로서 기능하고 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 어드레스선을 통해 상기 동기식 클록 카운터의 출력을 어드레스 신호로서 수신하는 어드레스 디코더회로를 포함하고, 상기 어드레스 디코더회로에 의해 상기 신호선 또는 상기 주사선을 선택하는 방향이, 상기 업다운 전환 스위치의 입력에 따라 상기 업다운 카운터가 상기 클록신호의 상승시에 동작하는지 또는 하강시에 동작하는지를 선택함으로써 변경되고, 상기 어드레스선이 상기 어드레스 디코더회로를 상기 동기식 클록 카운터에만 접속하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  2. 제1항에 있어서, 상기 화소와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로를 포함하는 상기 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  3. 제1항에 있어서, 상기 표시장치가 액티브 매트릭스형 액정표시장치를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  4. 제1항에 있어서, 상기 어드레스 디코더회로가 상기 신호선 또는 상기 주사선에 접속되고, 그 접속된 선들의 선택을 상기 어드레스 신호를 사용하여 행하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  5. 제1항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  6. 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소를 가지고 있는 화소회로; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 상기 화소회로를 구동시키기 위해 상기 신호선 또는 상기 주사선에 접속된 적어도 하나의 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 구동회로가, 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 어드레스선을 통해 상기 동기식 클록 카운터에 접속되고, 또한, 상기 신호선 또는 상기 주사선에도 접속된 어드레스 디코더회로를 포함하고, 상기 어드레스 디코더회로가 상기 동기식 클록 카운터로부터 발생되는 어드레스 신호에 따라, 표시될 화소의 박막트랜지스터를 스위칭하기 위한 상기 신호선 또는 상기 주사선의 선택을 행하고, 상기 동기식 클록 카운터가 상기 신호선 또는 주사선의 선택방향을 변경시키기 위한 업다운 카운터로서 기능하고, 상기 업다운 전환 스위치의 입력에 따라 상기 클록신호의 상승시 또는 하강시에 동작하고, 상기 어드레스 신호가 상기 동기식 클록 카운터에 의해 카운트되는 클록의 수인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  7. 제6항에 있어서, 상기 화소회로와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로를 포함하는 상기 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  8. 제6항에 있어서, 상기 표시장치가 액티브 매트릭스형 액정표시장치를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  9. 제6항에 있어서, 상기 어드레스 디코더회로가 접속된 상기 신호선 또는 상기 주사선의 선택이 상기 어드레스 신호를 사용하여 행해지는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  10. 제6항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  11. 다계조 표시를 행하는 액티브 매트릭스형 표시장치로서, 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소를 가지고 있는 화소회로; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 적어도 하나의 신호선 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 신호선 구동회로가, 업다운 카운터로서 기능하고 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 상기 동기식 클록 카운터의 출력을 어드레스 신호로서 수신하기 위해 어드레스선을 통해 상기 동기식 클록 카운터에 접속된 어드레스 디코더회로와, 상기 어드레스 디코더회로의 출력에 따라 계조 데이터를 보유하는 보유회로와, 상기 보유회로에 보유된 계조 데이터의 출력 타이밍을 표시주사 타이밍과 동기시키는 동기회로, 및 출력된 계조 데이터를 아날로그 계조전압으로 변환하는 변환회로를 포함하고, 상기 어드레스 디코더회로에 의해 상기 신호선을 선택하는 방향이, 상기 업다운 전환 스위치의 입력에 따라 상기 업다운 카운터가 상기 클록신호의 상승시에 동작하는지 또는 하강시에 동작하는지를 선택함으로써 변경되고, 상기 어드레스선이 상기 어드레스 디코더회로를 상기 동기식 클록 카운터에만 접속하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  12. 제11항에 있어서, 상기 신호선이 상기 변환회로에 접속된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  13. 제11항에 있어서, 상기 화소회로와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로와 상기 보유회로와 상기 동기회로와 상기 변환회로를 포함하는 상기 신호선 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  14. 다계조 표시를 행하는 액티브 매트릭스형 표시장치로서, 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소를 가지고 있는 화소회로; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 적어도 하나의 신호선 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 신호선 구동회로가, 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 상기 동기식 클록 카운터의 출력을 어드레스 신호로서 수신하기 위해 어드레스 선을 통해 상기 동기식 클록 카운터에 접속된 어드레스 디코더회로와, 상기 어드레스 디코더회로의 출력에 따라 계조 데이터를 보유하는 보유회로와, 상기 보유회로에 보유된 계조 데이터의 출력 타이밍을 표시주사 타이밍과 동기시키는 동기회로, 및 출력된 계조 데이터를 아날로그 계조전압으로 변환하는 변환회로를 포함하고, 상기 동기식 클록 카운터가 상기 신호선 선택방향을 변경시키기 위한 업다운 카운터로서 기능하고, 상기 업다운 전환 스위치의 입력에 따라 상기 클록신호의 상승시 또는 하강시에 동작하고, 상기 어드레스 신호가 상기 동기식 클록 카운터에 의해 카운트되는 클록의 수인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  15. 제14항에 있어서, 상기 신호선이 상기 변환회로에 접속된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  16. 제14항에 있어서, 상기 화소회로와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로와 상기 보유회로와 상기 동기회로와 상기 변환회로를 포함하는 상기 신호선 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  17. 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소를 포함하는 화소회로; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 적어도 하나의 주사선 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 주사선 구동회로가, 업다운 카운터로서 기능하고 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 어드레스선을 통해 상기 동기식 클록 카운터의 출력을 어드레스 신호로서 수신하는 어드레스 디코더회로, 및 상기 어드레스 디코더회로의 출력을 증폭하도록 기능하고 상기 주사선에 접속된 다수의 증폭회로를 포함하고, 상기 어드레스 디코더회로에 의해 상기 주사선을 선택하는 방향이, 상기 업다운 전환 스위치의 입력에 따라 상기 업다운 카운터가 상기 클록신호의 상승시에 동작하는지 또는 하강시에 동작하는지를 선택함으로써 변경되고, 상기 어드레스선이 상기 어드레스 디코더회로를 상기 동기식 클록 카운터에만 접속하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  18. 제17항에 있어서, 상기 어드레스 디코더회로가, 표시될 화소를 스위칭하기 위해 그 어드레스 디코더회로에 접속된 주사선들을 선택하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  19. 제17항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  20. 각각 박막트랜지스터를 포함하고 매트릭스 형태로 배치된 다수의 화소를 포함하는 화소회로; 해당 박막트랜지스터에 각각 접속된 다수의 신호선과 다수의 주사선; 및 적어도 하나의 주사선 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서, 상기 주사선 구동회로가, 업다운 카운터로서 기능하고 클록신호와 업다운 전환 스위치의 입력을 수신하는 동기식 클록 카운터와, 어드레스선을 통해 상기 동기식 클록 카운터의 출력을 어드레스 신호로서 수신하는 어드레스 디코더회로, 및 상기 어드레스 디코더회로의 출력을 증폭하는 다수의 증폭회로를 포함하고, 상기 어드레스 디코더회로가 표시될 화소의 박막트랜지스터를 스위칭하기 위한 상기 주사선의 선택을 행하고, 상기 주사선 선택방향이 상기 업다운 카운터의 출력에 따라 순방향 또는 역방향으로 변경되고, 상기 동기식 클록 카운터가 상기 업다운 전환 스위치의 입력에 따라 상기 클록 신호의 상승시 또는 하강시에 동작하고, 상기 어드레스 신호가 상기 동기식 클록 카운터에 의해 카운트되는 클록의 수인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  21. 제20항에 있어서, 상기 화소회로와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로와 상기 증폭회로를 포함하는 상기 주사선 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  22. 제20항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  23. 제1항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이(High)일 때, 상기 상기 업다운 카운터가 업 카운터로 전환되고 상기 클록신호의 하강시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  24. 제1항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우(Low)일 때, 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  25. 제6항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이[High]일 때, 상기 업다운 카운터가 업 커운터로 전환되고 상기 클록신호의 하강 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  26. 제6항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우(Low)일 때, 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  27. 제11항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이[High]일 때, 상기 업다운 카운터가 업 커운터로 전환되고 상기 클록신호의 하강시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  28. 제11항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우(Low)일 때, 상기 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  29. 제14항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이(High)일 때, 상기 업다운 카운터가 업 커운터로 전환되고 상기 클록신호의 하강시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  30. 제14항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우[Low]일 때, 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  31. 제17항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이(High)일 때, 상기 업다운 카운터가 업 커운터로 전환되고 상기 클록신호의 하강시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  32. 제17항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우[Low]일 때, 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  33. 제20항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 하이[High]일 때, 상기 업다운 카운터가 업 커운터로 전환되고 상기 클록신호의 하강시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  34. 제20항에 있어서, 상기 업다운 전환 스위치의 상기 입력이 로우[Low]일 때, 상기 업다운 카운터가 다운 커운터로 전환되고 상기 클록신호의 상승시에 동작하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  35. 제11항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  36. 제14항에 있어서, 상기 동기식 클록 카운터의 상류측에는 어드레스선이 존재하지 않는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  37. 제17항에 있어서, 상기 화소회로와, 상기 신호선 및 주사선과, 상기 동기식 클록 카운터와 상기 어드레스 디코더회로와 상기 증폭회로를 포함하는 상기 주사선 구동회로가 동일 기판상에 제공된 것을 특징으로 하는 액티브 매트릭스형 표시장치.
KR1019950033816A 1994-10-03 1995-10-04 액티브 매트릭스형 표시장치 KR100280056B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6263097A JPH08106272A (ja) 1994-10-03 1994-10-03 表示装置駆動回路
JP94-263097 1994-10-03

Publications (2)

Publication Number Publication Date
KR960015370A KR960015370A (ko) 1996-05-22
KR100280056B1 true KR100280056B1 (ko) 2001-02-01

Family

ID=17384789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033816A KR100280056B1 (ko) 1994-10-03 1995-10-04 액티브 매트릭스형 표시장치

Country Status (3)

Country Link
US (1) US6177920B1 (ko)
JP (1) JPH08106272A (ko)
KR (1) KR100280056B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
FR2776107A1 (fr) * 1998-03-10 1999-09-17 Thomson Lcd Procede d'affichage de donnees sur un afficheur matriciel
US6774868B1 (en) * 1999-01-15 2004-08-10 Microsoft Corporation Method for tiling multiple displays to generate a large area display of moving data
US6642961B1 (en) * 2000-07-12 2003-11-04 Vanguard International Semiconductor Corp. Method of defective pixel address detection for image sensors having windowing function
JP2002049345A (ja) * 2000-08-04 2002-02-15 Kawasaki Microelectronics Kk パターン出力回路およびパターン出力方法
US7385579B2 (en) * 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TWI277057B (en) * 2000-10-23 2007-03-21 Semiconductor Energy Lab Display device
US6927753B2 (en) * 2000-11-07 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3579368B2 (ja) * 2001-05-09 2004-10-20 三洋電機株式会社 駆動回路および表示装置
US6738036B2 (en) * 2001-08-03 2004-05-18 Koninklijke Philips Electronics N.V. Decoder based row addressing circuitry with pre-writes
JP2005070673A (ja) * 2003-08-27 2005-03-17 Renesas Technology Corp 半導体回路
KR101157940B1 (ko) * 2005-12-08 2012-06-25 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
JP2008241930A (ja) * 2007-03-26 2008-10-09 Sanyo Electric Co Ltd 液晶駆動装置
TWI386903B (zh) * 2008-05-05 2013-02-21 Novatek Microelectronics Corp 掃描驅動器
JP2014085619A (ja) * 2012-10-26 2014-05-12 Lapis Semiconductor Co Ltd 表示パネルドライバ及びその駆動方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1581221A (en) * 1976-06-15 1980-12-10 Citizen Watch Co Ltd Matrix driving method for electro-optical display device
US4122494A (en) * 1977-06-28 1978-10-24 International Business Machines Corporation Synchronization for oscillating optical beam deflecting device
DE3026392C2 (de) * 1980-02-26 1985-08-22 Sharp K.K., Osaka Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung
JPS58137892A (ja) * 1982-02-10 1983-08-16 株式会社東芝 ディスプレイ装置
JPS6273294A (ja) * 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置
US4782340A (en) * 1986-08-22 1988-11-01 Energy Conversion Devices, Inc. Electronic arrays having thin film line drivers
US4841453A (en) * 1986-11-10 1989-06-20 Ibm Corporation Multidirectional scan and print capability
US5233446A (en) * 1987-03-31 1993-08-03 Canon Kabushiki Kaisha Display device
US5157386A (en) * 1987-06-04 1992-10-20 Seiko Epson Corporation Circuit for driving a liquid crystal display panel
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
DE3852610T2 (de) * 1987-10-26 1995-05-18 Canon Kk Treiberschaltung.
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JP2634866B2 (ja) * 1988-07-19 1997-07-30 株式会社日立製作所 液晶表示装置
JPH0246490A (ja) 1988-08-06 1990-02-15 Mitsubishi Electric Corp メモリ回路
DE68922197T2 (de) * 1988-12-23 1995-08-10 Fujitsu Ltd Methode und Vorrichtung zum Betrieb einer Flüssigkristallanzeige.
JP2755689B2 (ja) * 1989-06-12 1998-05-20 株式会社東芝 液晶表示用集積回路および液晶表示装置
JPH03198087A (ja) * 1989-12-27 1991-08-29 Sharp Corp 表示装置の列電極駆動回路
US5610627A (en) * 1990-08-10 1997-03-11 Sharp Kabushiki Kaisha Clocking method and apparatus for display device with calculation operation
JPH04168477A (ja) * 1990-10-31 1992-06-16 Sharp Corp 表示装置の行電極駆動回路
JP2554785B2 (ja) * 1991-03-30 1996-11-13 株式会社東芝 表示駆動制御用集積回路及び表示システム
US5347294A (en) * 1991-04-17 1994-09-13 Casio Computer Co., Ltd. Image display apparatus
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JP2989952B2 (ja) * 1992-01-13 1999-12-13 日本電気株式会社 アクティブマトリクス液晶表示装置
JP2957799B2 (ja) * 1992-03-31 1999-10-06 シャープ株式会社 表示装置の表示駆動用サンプルホールド回路
JPH06180564A (ja) * 1992-05-14 1994-06-28 Toshiba Corp 液晶表示装置
JPH06118904A (ja) 1992-09-14 1994-04-28 Hitachi Ltd 液晶駆動回路
TW247359B (en) * 1993-08-30 1995-05-11 Hitachi Seisakusyo Kk Liquid crystal display and liquid crystal driver
US5574475A (en) * 1993-10-18 1996-11-12 Crystal Semiconductor Corporation Signal driver circuit for liquid crystal displays
US5739803A (en) * 1994-01-24 1998-04-14 Arithmos, Inc. Electronic system for driving liquid crystal displays
US6011535A (en) * 1995-11-06 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and scanning circuit
JP3516323B2 (ja) * 1996-05-23 2004-04-05 シャープ株式会社 シフトレジスタ回路および画像表示装置

Also Published As

Publication number Publication date
US6177920B1 (en) 2001-01-23
JPH08106272A (ja) 1996-04-23
KR960015370A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
KR100280056B1 (ko) 액티브 매트릭스형 표시장치
US6630920B1 (en) Pel drive circuit, combination pel-drive-circuit/pel-integrated device, and liquid crystal display device
JP3329008B2 (ja) 双方向信号伝送回路網及び双方向信号転送シフトレジスタ
US7688302B2 (en) Shift register and display device using same
KR100475975B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법
US5977944A (en) Data signal output circuit for an image display device
EP0678845B1 (en) Multistandard active matrix display device with partitioned shift register
JPH08101669A (ja) 表示装置駆動回路
JPH0980382A (ja) Lcd駆動回路
JP2000227784A (ja) 電気光学装置の駆動回路および電気光学装置
JPH1039823A (ja) シフトレジスタ回路および画像表示装置
US6507332B1 (en) Active-matrix-type image display and a driving method thereof
JP3958271B2 (ja) レベルシフタ及びそれを用いた表示装置
JP2646974B2 (ja) 走査回路およびその駆動方法
US6496169B1 (en) Liquid crystal display device
KR20000023433A (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JP3192444B2 (ja) 表示装置
JPH06202588A (ja) シフトレジスタ及びこれを用いた液晶表示装置
JPH0961788A (ja) 液晶表示装置
JP3893819B2 (ja) 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器
JP2835254B2 (ja) 表示装置の駆動回路
JPH11109924A (ja) アクティブマトリクスパネル及び表示装置
JP3645316B2 (ja) 表示装置
JPH05210361A (ja) 液晶表示装置の駆動回路
JPH0830242A (ja) 液晶駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee