JPH0961788A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0961788A JPH0961788A JP21386995A JP21386995A JPH0961788A JP H0961788 A JPH0961788 A JP H0961788A JP 21386995 A JP21386995 A JP 21386995A JP 21386995 A JP21386995 A JP 21386995A JP H0961788 A JPH0961788 A JP H0961788A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- signal
- liquid crystal
- crystal display
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
理をブランキング期間内に高速に行い得る様にして、マ
ルチシンク液晶表示に適応可能とする。 【解決手段】 マトリクスアレイ101 の垂直駆動回路10
2 をシフトレジスタ104-1 〜104-256 にて構成し、その
シフトクロックとして走査クロックの数倍の周波数を有
する高速クロックの正逆相信号を用いて、シフトレジス
タを各高速クロックのハーフビットで動作させて走査線
駆動データVSTaを高速シフトする。このシフトはブラン
キング期間内のAGC期間(水平駆動回路103 へ入力さ
れる映像信号OUT1〜OUTXの黒表示相当信号のレベル調整
期間)に行い、シフト終了後にシフトデータをホールド
して、ゲート制御信号G1〜G8により対応走査線を選
択的に駆動して、AGC処理後の黒表示信号を書込む。
その後、再び高速クロックでシフトを行いシフトレジス
タ内のデータを高速で掃き出して初期化する。以上の処
理全てがブランキング期間内で処理可能である。
Description
し、特にディスプレイ、プロジェクタ、テレビジョン等
に使用されるアクティブマトリクス型液晶表示装置の駆
動方式に関するものである。
数,画素数,走査方式の異なる、さまざまなパーソナル
コンピュータ(以下、PC),ワークステーション(以
下、WS),テレビジョン等に対応可能な液晶表示装置
が要求されるようになってきている。
ライン,偶数ラインに関係なく順番に走査する順次走査
方式を行う必要がある。一方、現行のテレビジョンや、
ハイビジョンに対応するためには、送られてくる信号に
従って、奇数フィールドで奇数ラインの画素を順次走査
し、偶数フィールドで偶数ラインの画素を順次走査す
る、いわゆるインタレース駆動を行う必要があり、これ
に対応できる液晶表示装置が求められている。
さい画素数の映像を、縦・横夫々任意の倍数にして拡大
表示できる液晶表示装置が望まれている。その際、液晶
表示装置が持つ画素数よりも小さい画素数の映像を表示
する場合には、映像表示領域外の余った上下、あるいは
左右の画素を黒表示にしておくため、ブランキング期間
中にその画素の黒表示書込みを行う必要がある。
ション用ディスプレイとして普及が進んでいる液晶プロ
ジェクタでは、液晶表示装置を通過した光の反射・折り
曲げ回数の違いから、赤・緑・青に対応した3枚の液晶
表示装置のうち1枚のパネルについて、画像をミラー反
転させる必要がある。更に、1台の液晶プロジェクタ装
置で、フロント投射,リア投射,床置き,天吊りに対応
できる柔軟な液晶表示装置が求められている。このた
め、垂直駆動回路,水平駆動回路を構成する走査回路
は、共に双方向に走査できることが要求される。
示,移動,黒表示書込み,双方向走査を全て包括できる
液晶表示装置が、来るマルチメディア時代の液晶表示装
置として強く望まれている。以下、このような液晶表示
装置をマルチシンク液晶表示と記す。
を狙って、液晶表示基板と同じ基板上に周辺駆動回路を
集積化する技術の開発が進んでいる。周辺駆動回路は、
アクティブマトリクスアレイを形成する薄膜トランジス
タのゲートを走査する垂直駆動回路と、画像信号を画素
に供給する水平駆動回路に分けられる。
る場合には、垂直駆動回路に用いられる走査回路として
シフトレジスタ回路が使われている。しかしながら、シ
フトレジスタ回路を用いた場合、回路スピードの限界,
データの書込み周波数の限界から、限られたブランキン
グ期間中に上述した黒表示書込みを行うことができず、
先に述べたマルチシンク液晶表示装置を実現することは
困難である。
動回路には、アドレスデコーダが用いられている。図5
は、アドレスデコーダを用いた従来の液晶表示装置の構
成を示す図である。図に示す様に、液晶表示装置は、映
像を表示するアクティブマトリクスアレイ401と、垂
直駆動回路402と、水平駆動回路403とで構成され
ている。垂直駆動回路402には、走査線を選択するた
めの制御信号404が複数本入力されている。
デコーダを用いた液晶表示装置の従来の駆動方法の一例
を示す図である。ここでは、順次走査の例を示してい
る。また、水平駆動回路403は、マルチシンク液晶表
示装置に対応した回路であるものとする。また、走査線
の数を1024本としており、その場合、制御信号40
4の数は、A0,反転A0,A1,反転A1,・・・A
9,反転A9の20個となる。
御信号404としては図示する如き位相関係を有するク
ロック信号が入力されており、Ai+1 の(i は0から9
までの整数)クロック周期は、Ai のクロック周期の2
倍となっている。この様な制御信号404を入力するこ
とにより、走査線GP1,GP2,・・・,GP102
4を順次走査する信号を得ることができる。
04の論理レベルの組み合わせにより、任意の走査線を
1本、あるいは複数本を同時に選択することができる。
従って、図6に示した順次走査の他、インタレース走
査,2ライン同時駆動も容易に行うことができる。ま
た、拡大表示,表示領域の移動,双方向走査にも対応で
きる。
黒表示書込みを行いたい画素の走査線を同時に選択する
ことができるので、上下の黒表示書込みの時間を十分長
くとれる。これらの理由により、マルチシンク液晶表示
装置の垂直駆動回路にはアドレスデコーダが用いられて
いる。
書込みに要する時間は、一般的にPC等から出力される
時間に比べ、より多く必要となる。従って、通常はPC
等よりの映像信号を信号処理部にて液晶表示部の入力に
適するX本(Xは正の整数)に分岐して液晶表示部に送
っている。
信号処理部にて複数本(X本)に分岐して液晶表示部へ
送出する方式の液晶表示装置においては、各分岐後の映
像信号間で振幅偏差があると、表示画像の質が低下して
問題となる。そこで、垂直ブランキング期間中に、AG
C(自動利得調整)処理を行ってX本全ての出力振幅が
規定の値となる様にしている。
キング期間中の多くの時間が費やされるために、上述し
た黒表示書込み処理の時間を、この垂直ブランキング期
間内にとることは困難となっている。
振幅(正側)と最小振幅(負側)との2つの振幅につい
て行うことが必要であり、従って垂直ブランキング期間
内で2度のAGC処理が行われる関係上、黒表示書込み
処理の時間をとることは更に困難となり、垂直駆動回路
にシフトレジスタを用いた場合には勿論のこと、図5に
示す如く、アドレスデコーダを用いた場合にも同様とな
る。
数が増大すると、それに伴って制御線の数も増大するた
め、液晶ディスプレイモジュールが大きくなり、コスト
高となる等の問題が生じる。例えば、走査線の数が10
24本の場合には、20個の制御端子が必要となる。更
に走査線の数が1024本を越える場合には、22個以
上の制御端子が必要となる。
いた場合は、シフトレジスタを駆動するために必要なク
ロック信号端子、入力信号端子の数は、走査線の数に関
係なく、合わせて3本程度で済むが、先に述べたよう
に、シフトレジスタでは、回路スピードの限界から、マ
ルチシンク液晶表示装置に対応することはできない。
に対して黒信号を書込むための処理を垂直ブランキング
期間にて高速にて行い得る様にしてマルチシンク液晶表
示に適応可能な液晶表示装置を提供することである。
用制御信号の数を、アドレスデコーダに比して大幅に削
減して、小型,低コストの液晶表示装置を提供すること
である。
走査線と複数の信号線との各交点にスイッチング素子が
夫々配置されてなるアクティブマトリックスアレイ構成
の液晶表示手段と、前記走査線を駆動する垂直駆動手段
と、前記信号線を駆動する水平駆動手段と、入力映像信
号を複数に分岐して各分岐信号の黒表示信号に相当する
信号の振幅調整処理を垂直ブランキング期間内に行う信
号処理手段とを含む液晶表示装置であって、前記垂直駆
動手段は、シフトクロックに従って前記走査線の駆動信
号を順次シフトするシフト手段と、前記シフトクロック
として走査用クロックの周波数を逓倍した逓倍クロック
を用いて前記シフト手段のシフト動作の開始/停止制御
を行うシフト制御手段と、前記シフト手段のシフト動作
停止後の各シフト出力を前記走査線対応に選択制御信号
に従って選択する選択ゲート手段とを有し、前記シフト
制御手段は、垂直ブランキング期間内で、前記シフト手
段のシフト開始を行った後所定期間シフト動作を停止す
るよう制御し、前記水平駆動手段は、前記所定期間にお
いて前記振幅調整処理後の信号を前記信号線へ供給する
ようにしたことを特徴とする液晶表示装置が得られる。
すなわち、走査線を駆動する駆動データを、垂直ブラン
キング期間中において、高速にシフトレジスタでシフト
転送し一定期間そのシフトデータをホールドして保持
し、この保持期間中にAGC処理後の最大/最小振幅の
信号(最大,最小振幅共に黒表示に相当する信号であ
る)を当該ホールドデータに従って書込むようにしてい
る。
ブランキング期間の開始直後に行われるAGC処理期間
中に高速クロックにて行い、直後にこのシフトレジスタ
のホールドを行ってこのホールド期間中にAGC処理さ
れた黒表示相当信号を当該ホールドデータに従って書込
むことで、高速に黒信号書込み処理が、垂直ブランキン
グ期間に可能となり、またシフトレジスタ構成とするこ
とで、制御信号数の削減をも可能としている。
いて詳述する。
示す図である。液晶表示装置は図1に示した液晶表示部
と図2に示した信号処理部とにより構成される。
との各交点に薄膜トランジスタを夫々配置して構成され
たアクティブマトリクスアレイ101と、各走査線を駆
動する垂直駆動回路102と、各信号線を駆動する水平
駆動回路103とで構成されている。本実施例では、走
査線の数を1024本としている。
02は、図に示すように、シフト入力端子107から入
力された走査線駆動パルス信号VSTaをクロック信号
(図示せず)に同期して順次シフトするハーフビット構
成の256段走査回路104−1〜104−257と、
そのハーフビット構成走査回路104−1〜104−2
57の各出力信号P1,P2,・・・,P256と、ゲ
ート制御信号G1,G2,・・・,G8を入力信号とす
るNANDゲート回路105−1〜105−1024
と、そのNANDゲート回路の各出力信号を入力信号と
する出力バッファ回路106とで構成されている。各出
力バッファ回路の出力GP1〜GP1024が各走査線
の駆動信号となっている。
04−257の各出力に対し、4個のNANDゲート回
路が接続されており、隣接する8個のNANDゲート回
路の制御信号は全て異なっていることが特徴となってい
る。
−1〜104−257は双方向走査(シフト)が可能な
構成となっており、逆方向に走査するときには、他方の
入力端子108から走査線駆動パルス信号VSTbが入
力される。また、ハーフビット構成走査回路104−1
〜104−257は互いに相補的な位相関係にある2相
のクロック信号で駆動される回路を用いている。
−1〜104−257を駆動するのに必要な駆動信号の
数は、正逆方向に走査するときに入力する走査線駆動パ
ルス信号VSTa,VSTbも含めて、2相のクロック
信号2個、走査線駆動パルス入力信号2個の合計4個と
なる。更に、NANDゲート回路105−1〜105−
1024の制御信号G1〜G8を加えて、垂直駆動回路
102に入力する駆動信号の数は、合計12個となって
いる。この駆動信号の数は、走査線の数が1024本を
越えた場合でも変わらない。
ーダを垂直駆動回路に適用した場合には、先に述べた様
に、制御信号の数は20個となる。すなわち、本実施例
の液晶表示装置では、垂直駆動回路の駆動信号端子の数
が、従来の3/5となっている。また、走査線の数が1
024本を越える場合には、アドレスデコーダの制御信
号の数は22個となり、本実施例の垂直駆動回路の駆動
信号端子の数は、従来の約半分となる。
入力111より入力された映像信号を、液晶表示部の映
像入力端子数に適した数Xに展開して分岐を行う。ここ
で行われる展開の手法としては、アナログ−ディジタル
変換を用いてディジタルデータ化した後、シフトレジス
タ等を用いて層展開を行い、その後ディジタル−アナロ
グ変換を用いてアナログに戻すといったディジタル的手
法、あるいはアナログのままサンプル・アンド・ホール
ド等を用いて層展開を行うといったアナログ的手法を用
いるかの、いずれかが用いられる。
10−1〜110−Xへ夫々入力され、液晶表示部の映
像入力電圧範囲に合致するように振幅調整が行われる。
この調整は、表示される映像に対して影響がないように
ブランキング期間を使用して行われるため、層展開部に
はブランキング期間を指示する信号BLA112と、振
幅調整の最大振幅である正側電圧を出力するか、最小振
幅である負側電圧を出力するかを切り替え指示する信号
H/L113、またAGC処理の実行を指示する信号A
GC114を備える。
の一例を示す図である。本例は、図1に示した液晶表示
装置を用いて、液晶表示装置が持つ画素数よりも小さい
画素数の映像を表示する場合に、ブランキング期間中に
おいて、余った上下の画素領域を黒書込みをする駆動方
法の一例を示したものである。以下、図3を用いて、上
・下夫々16ライン分の画素を黒表示書込みする場合の
駆動方法について説明する。
フビット構成走査回路104−1〜104−257に、
クロック周期がTH のシフトクロック信号CLK,及び
パルス幅が(2×TH )の2つの走査線駆動パルス信号
A及びBを図に示すタイミングで入力する。
ら、パルス信号Bが立ち上がるまでの時間は、図に示す
ように、(124×TH )となっている。この様に、シ
フトクロック信号CLK,走査線駆動パルス信号VST
aを入力することにより、ハーフビット走査回路104
−1〜104−257の出力信号P1〜P256とし
て、二つのパルス信号A,Bが、(TH /2)ずつ順次
シフトされた信号が、図に示すタイミングで出力され
る。
ト回路のゲート制御信号G1〜G8として、全てローレ
ベルの信号を入力する。その結果、ハーフビット構成走
査回路の出力信号P1〜P256の論理レベルに関係な
く、垂直駆動回路102の出力信号GP1〜GP102
4はローレベルの状態となる。尚、この期間におけるク
ロック周波数(1/TH )は、映像信号書込み期間にお
けるクロック周波数に比べて、3桁程度高くして高速シ
フトを行っている。以上の液晶表示部の走査線の選択信
号を液晶表示部に読込ませる動作は、ブランキング期間
内の最初の第一のAGC動作の期間中に行われる。
間に比べて3桁程度高い周波数で高速にシフトするこの
期間に続いて、パルス信号Aが入力されてから、(12
8×TH )経過したところで、図に示すように、クロッ
ク信号のレベルをローにホールドする。これにより、ハ
ーフビット構成走査回路の出力信号P1〜P4及びP2
53〜P256は、図に示すように、ハイレベルでホー
ルドされる。
ト回路に入力するゲート制御信号G1〜G8として、図
に示すように、ハイレベルの信号を入力する。その結
果、NANDゲート回路の制御信号G1〜G8がハイレ
ベルになっている期間だけ、垂直駆動回路の出力信号G
P1〜GP6及びGP1009〜GP1024がハイレ
ベルとなる。
C動作を行うための出力が行われており、これを液晶表
示部はそのまま黒信号として書込みに使用する。ちなみ
に液晶表示部は、何も映像信号が書込まれないときは透
明となる、ノーマリーホワイトと呼ばれる方式であり、
AGC期間中は信号処理部より遮光するに値する正側
(あるいは負側)の映像信号が出力されているため、こ
れを書込むことにより黒表示を実現することが可能とな
る。
に、黒表示信号が書込まれる。通常、この書込み期間と
して、黒表示信号が選択された画素に十分書込まれるだ
けの長い時間を設定する。また、パルス信号A及びBの
パルス幅を調整することで、黒表示書込みを行うライン
を調整することができる。
ク周期がTH のクロック信号を、再び、ハーフビット構
成の走査回路104−1〜104−257に入力する。
これによって、ハーフビット構成の走査回路104−1
〜104−257に保持されたデータが高速に掃き出さ
れる。
ト回路の制御信号G1〜G8として、全てのローレベル
の信号を入力する。その結果、ハーフビット構成走査回
路の出力信号P1〜P256の論理レベルに関係なく、
垂直駆動回路の出力信号はローレベルの状態となる。
ける走査パルス信号を発生させるために、パルス幅TH
のパルス信号Cを図に示すタイミングで入力し、そのパ
ルス信号Cを4段目まで転送しておく。これにより、映
像書込み期間においては、5段目から転送が始まり、垂
直駆動回路の出力としては、映像表示領域である17番
目の走査線から走査が始まることになる。
他の実施例を示す図である。本例は、図3の例と同様
に、図1に示した液晶表示装置を用いて、液晶表示部が
持つ画素数よりも小さい画素数の映像を表示する場合
に、ブランキング期間中において、余った上下の画素領
域を黒書込みする駆動方法の一例を示したものである
が、上15ライン,下17ライン分の画素を黒表示書込
みする点で、先の例とは異なる。
ら、映像表示装置を1ライン上に移動させた時の駆動方
法を示したものである。この駆動方法は、映像表示領域
を自由に移動させたい時などに使用する。以下、その駆
動方法について説明する。
フビット構成走査回路104−1〜104−257に、
クロック周期がTH のシフトクロック信号CLK,走査
線駆動パルス信号A及びBを図に示すタイミングで入力
する。
ら、パルス信号Bが立ち上がるまでの時間は、図に示す
ように、(124×TH )となっている。この様に、シ
フトクロック信号CLK,走査線駆動信号VSTaを入
力することにより、ハーフビット走査回路104−1〜
104−257の出力信号P1〜P256として、二つ
の走査線駆動パルス信号A,Bが、(TH /2)ずつ順
次シフトされた信号が、図に示すタイミングで出力され
る。
ト回路の制御信号G1〜G8として、全てのローレベル
の信号を入力する。その結果、ハーフビット構成走査回
路の出力信号P1〜P256の論理レベルに関係なく、
垂直駆動回路の出力信号は、ローレベルの状態となる。
尚、この期間におけるクロック周波数(1/T) は、映
像書込み期間におけるクロック周波数に比べて3桁程度
高くしている。
間に比べて、3桁程度高い周波数で高速にシフトするこ
の期間に続いて、パルス信号Aが入力されてから、(1
27×TH )経過したところで、図に示すように、クロ
ック信号のレベルをハイにホールドする。これにより、
ハーフビット構成走査回路の出力信号P1〜P3及びP
252〜P256は、図に示すように、ハイレベルでホ
ールドされる。この期間を第1の黒書込み期間とする。
回路に入力するゲート制御信号G1〜G4及びG8をハ
イレベル、G5〜G7をローレベルにしておく。その結
果、垂直駆動回路の出力信号GP1〜GP4,GP8,
GP9〜GP12,GP1008,GP1009〜GP
1012,GP1016,GP1017〜GP102
0,GP1024がハイレベルの状態となる。この期間
において、黒表示すべき部分の一部について、黒表示書
込みが行われる。
ク信号のレベルを図に示すようにハイレベルからローレ
ベルに切換える。この期間においては、NANDゲート
回路の制御信号G1〜G8として、全てローレベルの信
号を入力し、ハーフビット構成走査回路の出力信号P1
〜P256の論理レベルに関係なく、垂直駆動回路の出
力信号を、ローレベルにしておく。
ベルをローに保持したまま、NANDゲート回路に入力
する制御信号G1〜G7をハイレベル、G8をローレベ
ルにしておく。その結果、垂直駆動回路の出力信号GP
1〜GP7,GP9〜GP15,GP1009〜GP1
015,GP1017〜GP1023がハイレベルの状
態となる。この期間において、黒表示すべき部分の一部
について、黒表示書込みが行われる。この期間を、第2
の黒書込み期間とする。
いて、クロック周期がTH のシフトクロック信号を、再
びハーフビット構成の走査回路104−1〜104−2
57に入力する。これによって、ハーフビット構成の走
査回路104−1〜104−257に保持されたデータ
が高速に掃き出される。
ト回路の制御信号G1〜G8として、全てローレベルの
信号を入力する。その結果、ハーフビット構成走査回路
の出力信号P1〜P256の論理レベルに関係なく、垂
直駆動回路の出力信号は、ローレベルの状態となる。
ける走査パルス信号を発生させるために、パルス幅TH
のパルス信号Cを図に示すタイミングで入力し、そのパ
ルス信号Cを4段目まで転送しておく。この後、クロッ
ク周波数を変調し、論理ゲート回路に入力する制御信号
として、G8,G1,G2,・・・,G7の順番で、位
相が順次シフトしたパルス信号を入力する。垂直駆動回
路の出力としては、映像表示領域である16番目の走査
線から走査が始まることになる。
ン単位で映像表示位置を移動させ、その上下の非表示領
域に黒信号の書込みを行うことができる。
部は、多結晶シリコン薄膜トランジスタをガラス基板上
に集積して作成したものである。垂直駆動回路及び水平
駆動回路はCMOSスタティック回路で構成したが、C
MOSダイナミック回路で構成することも当然可能であ
る。
トランジスタを用いたが、半導体層にアモルファスシリ
コンやカドミウムセレン等を採用した他の薄膜トランジ
スタで形成することも可能である。また、単結晶シリコ
ンMOSトランジスタで構成することも当然可能であ
る。
査線駆動データをシフトレジスタでシフト転送する方式
において、このシフト動作を走査クロックよりも高速ク
ロックを用いて高速で処理しかつ映像信号のAGC処理
後の黒表示相当信号をそのまま用いて書込む様にしたの
で、これ等走査線駆動データ転送処理及び黒信号書込み
処理が垂直ブランキング期間内で行えることになるとい
う効果がある。
を用いることにより、入力すべき制御信号等の本数が著
しく小となり、小型,低コスト化が図れるものである。
示す図である。
示す図である。
図である。
す図である。
である。
Claims (4)
- 【請求項1】 複数の走査線と複数の信号線との各交点
にスイッチング素子が夫々配置されてなるアクティブマ
トリックスアレイ構成の液晶表示手段と、前記走査線を
駆動する垂直駆動手段と、前記信号線を駆動する水平駆
動手段と、入力映像信号を複数に分岐して各分岐信号の
黒表示信号に相当する信号の振幅調整処理を垂直ブラン
キング期間内に行う信号処理手段とを含む液晶表示装置
であって、 前記垂直駆動手段は、シフトクロックに従って前記走査
線の駆動信号を順次シフトするシフト手段と、 前記シフトクロックとして走査用クロックの周波数を逓
倍した逓倍クロックを用いて前記シフト手段のシフト動
作の開始/停止制御を行うシフト制御手段と、 前記シフト手段のシフト動作停止後の各シフト出力を前
記走査線対応に選択制御信号に従って選択する選択ゲー
ト手段とを有し、 前記シフト制御手段は、垂直ブランキング期間内で、前
記シフト手段のシフト開始を行った後所定期間シフト動
作を停止するよう制御し、 前記水平駆動手段は、前記所定期間において前記振幅調
整処理後の信号を前記信号線へ供給するようにしたこと
を特徴とする液晶表示装置。 - 【請求項2】 前記信号処理手段は垂直ブランキング期
間の開始直後に前記振幅調整処理を行うよう構成されて
おり、前記シフト制御手段は前記シフト動作を前記信号
処理手段の前記振幅調整処理の期間に行うよう制御する
ことを特徴とする請求項1記載の液晶表示装置。 - 【請求項3】 前記黒表示信号に相当する信号は前記入
力映像信号の最大/最小振幅であり、前記信号処理手段
は垂直ブランキング期間の開始直後の第1の期間に最大
/最小振幅の一方の調整を行い、前記垂直ブランキング
期間の終了直前の第2の期間に最大/最小振幅の他方の
調整を行うよう構成されており、前記シフト制御手段は
前記第2の期間に前記シフト手段の内容の掃き出しを行
うよう制御することを特徴とする請求項2記載の液晶表
示装置。 - 【請求項4】 前記第1及び第2の期間の間において、
前半と後半で互いに前記選択制御信号を異なるように設
定制御して各選択制御信号に従って選択ゲート手段の出
力を制御するようにしたことを特徴とする請求項3記載
の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21386995A JP2776313B2 (ja) | 1995-08-23 | 1995-08-23 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21386995A JP2776313B2 (ja) | 1995-08-23 | 1995-08-23 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0961788A true JPH0961788A (ja) | 1997-03-07 |
JP2776313B2 JP2776313B2 (ja) | 1998-07-16 |
Family
ID=16646370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21386995A Expired - Fee Related JP2776313B2 (ja) | 1995-08-23 | 1995-08-23 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776313B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0847194A2 (en) * | 1996-12-04 | 1998-06-10 | Nec Corporation | Periphal frame-portion display control in an image display device having a liquid crystal display panel |
KR100391734B1 (ko) * | 2000-01-12 | 2003-07-16 | 닛본 덴끼 가부시끼가이샤 | 블랭킹 기간 중에 블랭킹 데이터가 기입되는 표시 장치 |
KR100538295B1 (ko) * | 1998-10-13 | 2006-03-07 | 삼성전자주식회사 | 폴리 실리콘 액정표시장치 구동장치 |
WO2006059869A1 (en) * | 2004-12-01 | 2006-06-08 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
US7701425B2 (en) | 2003-07-18 | 2010-04-20 | Seiko Epson Corporation | Display driver and electro-optical device |
JP2011175183A (ja) * | 2010-02-25 | 2011-09-08 | Samsung Mobile Display Co Ltd | 液晶パネルのゲート選択回路、蓄積容量駆動回路、駆動装置、及び駆動方法 |
US8957843B2 (en) | 2010-02-25 | 2015-02-17 | Samsung Display Co., Ltd. | Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method |
US9257080B2 (en) | 2012-04-23 | 2016-02-09 | Mitsubishi Electric Corporation | Display panel driving circuit and display device |
-
1995
- 1995-08-23 JP JP21386995A patent/JP2776313B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0847194A2 (en) * | 1996-12-04 | 1998-06-10 | Nec Corporation | Periphal frame-portion display control in an image display device having a liquid crystal display panel |
EP0847194A3 (en) * | 1996-12-04 | 1999-04-21 | Nec Corporation | Periphal frame-portion display control in an image display device having a liquid crystal display panel |
KR100538295B1 (ko) * | 1998-10-13 | 2006-03-07 | 삼성전자주식회사 | 폴리 실리콘 액정표시장치 구동장치 |
KR100391734B1 (ko) * | 2000-01-12 | 2003-07-16 | 닛본 덴끼 가부시끼가이샤 | 블랭킹 기간 중에 블랭킹 데이터가 기입되는 표시 장치 |
US7701425B2 (en) | 2003-07-18 | 2010-04-20 | Seiko Epson Corporation | Display driver and electro-optical device |
WO2006059869A1 (en) * | 2004-12-01 | 2006-06-08 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
JP2011175183A (ja) * | 2010-02-25 | 2011-09-08 | Samsung Mobile Display Co Ltd | 液晶パネルのゲート選択回路、蓄積容量駆動回路、駆動装置、及び駆動方法 |
US8957843B2 (en) | 2010-02-25 | 2015-02-17 | Samsung Display Co., Ltd. | Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method |
US9257080B2 (en) | 2012-04-23 | 2016-02-09 | Mitsubishi Electric Corporation | Display panel driving circuit and display device |
Also Published As
Publication number | Publication date |
---|---|
JP2776313B2 (ja) | 1998-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
US6437766B1 (en) | LCD driving circuitry with reduced number of control signals | |
US6630920B1 (en) | Pel drive circuit, combination pel-drive-circuit/pel-integrated device, and liquid crystal display device | |
JPH0713513A (ja) | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ | |
JP3353921B2 (ja) | 固体撮像装置 | |
JP2625389B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP2625390B2 (ja) | 液晶表示装置およびその駆動方法 | |
KR100317823B1 (ko) | 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법 | |
JP2776313B2 (ja) | 液晶表示装置 | |
JPH08106272A (ja) | 表示装置駆動回路 | |
JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
JP3755360B2 (ja) | 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法 | |
JPH099180A (ja) | 液晶表示装置の駆動方法 | |
JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
JP3488107B2 (ja) | 液晶表示装置及びその駆動方法 | |
JPH02170784A (ja) | 液晶パネルを駆動するためのラインメモリ回路 | |
JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
JP3488085B2 (ja) | 液晶表示装置及びその駆動方法 | |
JPH07230264A (ja) | 液晶表示装置の駆動方法および液晶表示装置の駆動回路 | |
EP1111576A2 (en) | Liquid crystal display and driving method for liquid crystal display | |
JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
JPH05210361A (ja) | 液晶表示装置の駆動回路 | |
JPH0422922A (ja) | シフトレジスタとそれを用いた固体撮像装置又は液晶表示装置 | |
JPH0583658A (ja) | 液晶表示装置 | |
JP3360649B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20130501 |
|
LAPS | Cancellation because of no payment of annual fees |