JP3488085B2 - 液晶表示装置及びその駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディスプレイ、プ
ロジェクタ、テレビジョン等に用いられるアクティブマ
トリクス型の液晶表示装置およびその駆動方法に関する
ものである。

【０００２】

【従来の技術】近年、映像周波数、画素数、走査方式の
異なるパ−ソナルコンピュ−タ、ワ−クステ−ション、
テレビジョン等に対応可能な液晶表示装置が要求される
ようになってきている。

【０００３】上記パ−ソナルコンピュ−タやワ−クステ
−ション、テレビジョン等のさまざまなソ−スに対応す
るためには、インタレ−ス駆動、２ライン同時駆動、ノ
ンインタ−レ−ス駆動等の各種走査方式を１台の液晶表
示装置で行う必要がある。また、液晶表示装置が持つ画
素数よりも小さい画素数の映像を自由に拡大表示できる
液晶表示装置が望まれている。これらは、主に、液晶表
示装置の垂直駆動回路の構成、駆動方法を工夫すること
によって実現されている。

【０００４】さらに、液晶表示装置が持つ画素数よりも
小さい画素数の映像を表示する場合には、液晶表示領域
外の余った上下、あるいは左右の画素を黒表示にしてお
くため、ブランキング期間中にその画素の黒表示書き込
みを行う必要がある。

【０００５】近年、大画面ディスプレイやプレゼンテ−
ション用ディスプレイとして普及が進んでいる液晶プロ
ジェクタでは、液晶表示装置を通過した光の反射・折り
曲げ回数の違いから、Ｒ、Ｇ、Ｂに対応した３枚の液晶
パネルのうち１枚は、画像をミラ−反転させる必要があ
る。さらに、１台の液晶プロジェクタ装置で、フロント
投射、リア投射、床置き、天吊りに対応できる柔軟な液
晶表示装置が求められている。このため、垂直駆動回
路、水平駆動回路を構成する走査回路は、共に双方向に
走査できることが要求される。

【０００６】以上説明したような走査方式、拡大表示、
移動、黒表示書き込み、双方向走査をすべて包括できる
液晶表示装置が強く望まれている。

【０００７】一方、液晶表示装置の小型化、低コスト化
を狙って、液晶表示装置と同じ基板上に周辺駆動回路を
集積化する技術の開発が進んでいる。周辺駆動回路は、
アクティブマトリクスアレイを形成する薄膜トランジス
タのゲ−トを走査する垂直駆動回路と、画像信号を画素
に供給する水平駆動回路に分けられる。

【０００８】このような水平駆動回路の従来例として
は、例えば特開平８−１２２７４８公報が知られてい
る。

【０００９】以下に、この従来例に開示された液晶表示
装置およびその駆動方法の具体例を詳細に説明する。図
１２は、この従来例の液晶表示装置を示す図である。こ
の液晶表示装置は、走査線と信号線の交点に薄膜トラン
ジスタを配置して構成されたアクティブマトリクスアレ
イ１０１と、走査線を駆動する垂直駆動回路１０２と、
信号線を駆動する水平駆動回路１０３とで構成されてい
る。水平駆動回路１０３は、図に示すように、水平走査
回路１０４と、その水平走査回路１０４の出力信号を制
御信号とするサンプルホ−ルドスイッチ１０８とで構成
されている。この際、サンプルホ−ルドスイッチ１０８
の制御端子は１６個ずつ共通接続され、一方、その入力
端子は１５個おきに共通接続されている。１６相展開さ
れた映像信号Ｓ１からＳ１６を、それぞれの入力端子に
入力することにより、順次選択された１６個のサンプル
ホ−ルドスイッチを通して、映像信号が１６個ずつ順番
に書き込まれる。サンプルホ−ルド容量１０９は、デ−
タバスラインに書き込まれた映像信号を保持し、その保
持された電圧を画素に書き込むための保持容量である。

【００１０】この従来例では、信号線の数を１２８０本
とし、１６相展開した映像信号を入力する場合について
示されている。この場合、図に示すように、８０ビット
の水平走査回路１０４が必要となる。

【００１１】この従来例の液晶表示装置の水平走査回路
１０４は、図に示すように、入力端子１１０から入力さ
れたパルス信号をクロック信号に同期して順次シフトす
るハ−フビット構成の２０段走査回路１０５−１・・・
１０５−２１と、そのハ−フビット構成走査回路１０５
−１・・・１０５−２１の各出力信号Ｐ１、Ｐ２、・・
・Ｐ２０と、制御信号Ｄ１、Ｄ２、Ｄ３、Ｄ４とを入力
信号とするＮＡＮＤゲ−ト回路８０１−１・・・８０１
−８０と、そのＮＡＮＤゲ−ト回路の各出力信号を入力
信号とする反転出力バッファ回路８０２−１・・・８０
２−８０とで構成されている。

【００１２】このハ−フビット構成走査回路１０５−１
・・・１０５−４１の各出力に対し、４個のＮＡＮＤゲ
−ト回路が接続されており、隣接する８個のＮＡＮＤゲ
−ト回路の制御信号はすべて異なっていることが特徴と
なっている。

【００１３】また、ハ−フビット構成の走査回路１０５
−１・・・１０５−２１は、双方向走査が可能な構成と
なっている。逆方向に走査する時には、入力端子１１１
からパルス信号が入力される。

【００１４】ハ−フビット構成走査回路１０５−１・・
・１０５−２１は、２相のクロック信号で駆動される回
路を用いている。従って、ハ−フビット構成走査回路１
０５−１・・・１０５−２１を駆動するのに必要な駆動
信号の数は、逆方向に走査する時に入力するパルス信号
も含めて、クロック信号２個、入力信号２個の合計４個
となる。さらに、ＮＡＮＤゲ−ト回路８０１−１・・・
８０１−８０の制御信号Ｄ１・・・Ｄ８を加えて、水平
走査回路１０４に入力する駆動信号の数は、合計１２個
となっている。

【００１５】この従来例では、ハ−フビット構成走査回
路の段数を２０段として、その各出力を４個のＮＡＮＤ
ゲ−ト回路に入力する構成になっているが、ハ−フビッ
ト構成走査回路の段数を１０段として、その各出力を８
個のＮＡＮＤゲ−ト回路に入力する構成にしても良い。

【００１６】図１３は、従来例の液晶表示装置の駆動方
法を示す図である。これは、図１２に示した液晶表示装
置を用いて、映像信号をデ−タバスラインに書き込むた
めの駆動方法の一例を示したものである。以下、図１３
を用いて、その駆動方法について説明する。

【００１７】まず、ハ−フビット構成走査回路１０５−
１・・・１０５−２１に、クロック周期が（８×Ｔ）
（Ｔはサンプルホ−ルドスイッチのサンプリング時間）
のクロック信号ＣＬＫ、および入力端子１１０ａからの
パルス幅が（８×Ｔ）の入力パルス信号ＶＳＴａを図１
３に示すタイミングで入力し、その入力パルス信号をク
ロック信号に同期させて順次シフトする。これにより、
ハ−フビット構成走査回路１０５−１・・・１０５−２
０の各出力信号Ｐ１・・・Ｐ２０として、図に示すよう
に、パルス幅が（８×Ｔ）で、位相が（４×Ｔ）ずつ順
次シフトしたパルス信号が出力される。走査回路は、通
常、２相のクロック信号で駆動される。

【００１８】一方、ＮＡＮＤゲ−ト回路８０１−１・・
・８０１−８０の制御信号Ｄ１・・・Ｄ８として、パル
ス幅が（Ｔ）、パルス周期が（８×Ｔ）のパルス信号
を、図１３に示すタイミングで入力する。ＮＡＮＤゲ−
トの出力は出力バッファ回路に接続される。この結果、
ＮＡＮＤゲ−ト回路の出力信号ＳＰ１・・・ＳＰ８０と
して、パルス幅が（Ｔ）、位相がＴずつ順次シフトした
サンプリングパルスが得られる。そのサンプリングパル
スによって選択されたサンプルホ−ルドスイッチは、図
に示すように、サンプリングパルスが立ち下がるタイミ
ングｔ１・ｔ２・ｔ３・・・ｔ８０で、１６相並列デ−
タ信号Ｓ１・・・Ｓ１６をサンプリングし、映像信号を
デ−タバスラインに書き込む。

【００１９】以上、説明したようにして、映像信号をデ
−タバスラインに書き込むことができる。

【００２０】この従来例では、走査回路からの出力Ｐ１
からＰ２０それぞれに４つのＮＡＮＤゲ−トが接続され
ているため、制御信号は８本であるが、これが仮に出力
Ｐ１に８つのＮＡＮＤゲ−トが接続されていた場合に
は、１６本の制御信号が必要となる。

【００２１】

【発明が解決しようとする課題】走査回路からの出力に
接続される論理ゲ−ト回路の数が増加するにしたがって
制御信号が増加する。こうした制御信号は外部回路にお
いて作成する必要がある。また、この制御信号を入力パ
ッドから駆動回路内部に引き回す配線が制御信号数必要
であるためこの配線の必要とする面積が大きくなり、こ
の信号を入力するための入力パッドを基板上に形成する
ためパッドが必要とする面積も大きくなる。従って、１
枚の液晶表示装置が要するガラス基板が大きくなってし
まい、１枚の基板から複数枚の液晶パネルを取出す場合
には基板への乗り数が少なくなる。

【００２２】また、入力パッド数が増加することはパッ
ドと外部のフレキシブル基板との接続時において歩留低
下の一因ともなる。

【００２３】本発明は、上記問題点を解決するためのも
のであり、液晶表示装置を動作させるための駆動信号が
少なく、かつ歩留向上を実現し得る液晶表示装置及びそ
の駆動方法を提供するものである。

【００２４】

【課題を解決するための手段】請求項１に係る発明の液
晶表示装置の水平駆動回路は、スタ−トパルスを入力す
ることにより、パルス信号をクロック信号の半周期分ず
つ順次シフトして出力するＮ段（Ｎは正の整数）の走査
回路と、前記各走査回路の出力パルスのパルス幅を小さ
くして出力するパルス幅短縮手段と、Ｍ個（Ｍは２以上
の整数）毎に各第１の制御端子が共通接続されて、その
共通接続された第１の制御端子毎に前記パルス幅短縮手
段からの出力信号がそれぞれ入力されるとともに、（Ｍ
−１）個おきにＭ種類の第２の制御信号を入力するため
の各第２の制御端子が共通接続された（Ｎ×Ｍ）個の第
３の論理ゲ−ト回路と、サンプルホ−ルドスイッチと、
を備え、前記パルス幅短縮手段は、前記Ｎ段の走査回路
における隣り合う出力パルスが入力される第４の論理ゲ
−ト回路であり、さらに、前記パルス幅短縮手段には、
前記Ｎ段の走査回路における前段または後段に予備の走
査回路が設けられているものである。

【００２５】それゆえ、第３の論理ゲ−ト回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【００２６】また、配線が、各パルス幅短縮手段と第３
の論理ゲ−ト回路とに分散されるので、制御線が集中す
るのを防止することができる。

【００２７】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【００２８】また、上記パルス幅短縮手段は、上記Ｎ段
の走査回路における隣り合う出力パルスが入力される第
４の論理ゲ−ト回路からなるものである。

【００２９】それゆえ、具体的なパルス幅短縮手段とし
て、Ｎ段の走査回路における隣り合う出力パルスが入力
される第４の論理ゲ−ト回路にて構成することによっ
て、配線が、第４の論理ゲ−ト回路と第３の論理ゲ−ト
回路とに分散される。

【００３０】この結果、制御線が集中するのを防止し
て、確実に、液晶表示装置を動作させるための駆動信号
が少なく、かつ歩留向上を実現し得る液晶表示装置を提
供することができるという効果を奏する。

【００３１】さらに、上記パルス幅短縮手段には、上記
Ｎ段の走査回路における前段又は後段に予備の走査回路
が設けられているものである。

【００３２】それゆえ、Ｎ段の走査回路における隣り合
う出力パルスを確実に取り出すことができるという効果
を奏する。

【００３３】請求項２に係る発明の液晶表示装置の駆動
方法は、請求項１に記載の液晶表示装置の駆動方法であ
って、前記水平駆動回路における走査回路に、サンプリ
ング時間をＴとして、パルス幅が（２×Ｍ×Ｔ）である
スタ−トパルスを入力することにより、周期が（２×Ｍ
×Ｔ）であるクロック信号を使用して半周期分順次シフ
トした信号をそれぞれ発生させ、次に、上記半周期分順
次シフトした信号をパルス幅短縮手段に入力してパルス
幅（Ｍ×Ｔ）のパルスをそれぞれ発生させ、上記パルス
幅短縮手段からの出力と、周期が（Ｍ×Ｔ）であってパ
ルス幅（Ｔ）のパルスを出力するＭ種類の第２の制御信
号とを各第６の論理ゲ−ト回路における第１の制御端子
及び第２の制御端子にそれぞれ入力し、これら各第３の
論理ゲ−ト回路から各パルス幅が（Ｔ）の信号を発生さ
せ、上記パルス幅（Ｔ）の信号を順次サンプルホ−ルド
スイッチに入力する方法である。

【００３４】それゆえ、各走査回路の出力パルス幅を小
さくして出力するパルス幅短縮手投を設けたことによ
り、第３の論理ゲ−ト回路における各第２の制御端子を
（Ｍ−１）個おきに共通接続することが可能となる。従
って、第２の制御端子の種類は、Ｍ個となり、従来の半
分となる。

【００３５】また、配線が、各パルス幅短縮手段と第３
の論理ゲ−ト回路とに分散されるので、制御線が集中す
るのを防止することができる。

【００３６】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができるという効果を
奏する。

【００３７】請求項３に係る発明の液晶表示装置の駆動
方法は、請求項２に記載の液晶表示装置の駆動方法にお
いて、前記順次サンプルホールドスイッチに入力する前
記パルス幅（Ｔ）の信号は、隣り合うパルス同士の重な
りがないというものである。

【００３８】それゆえ、他のサンプリングパルスがオン
状態となっているとき、このサンプリングパルスによる
ノイズが発生しないので正確なビデオ信号のサンプリン
グを行うことができ液晶表示装置の表示品位が良好なも
のとなる。このような重なりの無いサンプリングパルス
を発生させるためには高い周波数で走査回路を動作させ
る必要があるが駆動素子として多結晶シリコンを用いた
ＴＦＴを用いることにより実現できる。特に移動度が１
００（ｃｍ２／ｖ・ｓｅｃ）以上のＴＦＴを用いれば高
い周波数の走査回路であっても無理なく動作する。

【００３９】本発明の液晶表示装置によれば、制御端子
数を低減させることにより、駆動回路及び入力パッドの
面積を小さくできるので１枚のガラス基板から複数の液
晶表示装置を取り出す多数枚取りの場合、基板に対する
乗り数が増え良品パネル数が増える。また、駆動回路及
び入力パッドの面積が小さくなることで、液晶表示装置
の表示部周辺の額縁領域が小さくなりパ−ソナルコンピ
ュ−タ−等への組み込みが行いやすくなる。

【００４０】また、ハ−フビット走査回路からの１段か
らの論理ゲ−ト回路への入力数を増加させることにより
ハ−フビット走査回路の段数を低減できるので、特に高
精細の液晶表示装置においてはその小さい画素のピッチ
で走査回路１段分をレイアウトするのが困難であるが、
本発明においてはレイアウトが容易になる。例えば、論
理ゲ−ト回路への入力数が４であれば４画素分のピッチ
で走査回路の１段分のレイアウトを行うことができるの
でレイアウトを容易に行うことができる。

【００４１】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態について、図１ないし図３に基づいて説明すれば、
以下の通りである。

【００４２】本実施の形態の液晶表示装置は、アクティ
ブマトリクス型の液晶表示装置であり、図３に示すよう
に、走査線と信号線との交点にスイッチング素子として
の薄膜トランジスタを配置して構成されたアクティブマ
トリクスアレイ１と、信号線を駆動する水平駆動回路２
と、走査線を駆動する垂直駆動回路１０とから構成され
ている。尚、この液晶表示装置では、信号線の数を例え
ば１２８０本としている。但し、必ずしもこの数には限
らない。

【００４３】上記の液晶表示装置の水平駆動回路１０
は、図１に示すように、スタ−トパルスＳＴａをクロッ
ク信号ＣＬＫに同期して１段につき半パルスずつ順次シ
フトするハ−フビット構成の走査回路（以下、「ハ−フ
ビット構成走査回路」という）１１−１・・・１１−２
１と、これらハ−フビット構成走査回路１１−１・・・
１１−２１の各出力信号Ｐ１・Ｐ２・Ｐ３・・・Ｐ２０
が入力される第１の論理ゲ−ト回路としてのＡＮＤゲ−
ト回路１２−１・・・１２−８０と、これら各ＡＮＤゲ
−ト回路１２−１・・・１２−８０の出力ＳＰＰ１・Ｓ
ＰＰ２・・・ＳＰＰ８０が入力される第２の論理ゲ−ト
回路を構成するＮＡＮＤゲ−ト回路１３−１・・・１３
−８０と、上記ＮＡＮＤゲ−ト回路１３−１・・・１３
−８０の出力信号を入力して出力信号ＳＰ１・ＳＰ２・
・・ＳＰ８０を出力する各出力バッファ回路１４・・・
とから構成されている。尚、本実施の形態では、上記各
ＮＡＮＤゲ−ト回路１３−１・・・１３−８０と上記各
出力バッファ回路１４との組み合わせによって、各第２
の論理ゲ−ト回路が構成されている。また、この出力バ
ッファ回路の各出力は従来例と同様にそれぞれ１６個の
サンプルホ−ルドスイッチに入力される。

【００４４】上記ハ−フビット構成走査回路１１−１・
・・１１−２１は、Ｎ段（Ｎは正の整数）としての２０
段に一段を加えたものからなっている。この最後の一段
のハ−フビット構成走査回路１１−２１は終端装置とし
ての機能を有するものとなっており、この出力を取り出
すということは行われない。

【００４５】上記のハ−フビット構成走査回路１１−１
には、スタ−ト信号ＳＴａとクロック信号ＣＬＫとその
反転クロック信号／ＣＬＫが入力される。

【００４６】一方、上記ＡＮＤゲ−ト回路１２−１・・
・１２−８０のそれぞれには入力用の端子として、第１
の制御端子と第２の制御端子とが設けられている。

【００４７】各第１の制御端子は、Ｍ個（Ｍは２以上の
整数）としての例えば４個毎に共通接続されていると共
に、それら４個毎に共通接続されたものが、上記ハ−フ
ビット構成走査回路１１−１・・・１１−２０の各出力
端子に接続されている。この結果、ＡＮＤゲ−ト回路１
２−１・・・１２−８０には、４個毎にＡＮＤゲ−ト回
路１２−１・・・１２−８０からの出力信号Ｐ１・Ｐ２
・・・Ｐ２０が第１の制御端子に入力されるものとなっ
ている。

【００４８】また、ＡＮＤゲ−ト回路１２−１・・・１
２−８０は、（Ｎ×Ｍ）個としての２０×４＝８０個と
なっている。この８０個の出力は、それぞれ後にサンプ
ルホ−ルドスイッチに入力される。

【００４９】さらに、上記のＡＮＤゲ−ト回路１２−１
・・・１２−８０における各第２の制御端子には、外部
から入力される第２の制御信号Ｓ１・Ｓ２・Ｓ３・Ｓ４
が順次入力されるようになっている。

【００５０】即ち、各ＡＮＤゲ−ト回路１２−１・・・
１２−８０における各第２の制御端子には、一般的に
は、（Ｍ−１）個おきにＭ種類の異なる信号が入力され
るようになっており、本実施の形態では、Ｍ個として例
えば４個となっており、（Ｍ−１）個おきとしての３個
おきに上記各第２の制御信号Ｓ１・Ｓ２・Ｓ３・Ｓ４が
入力されている。またこれら各第２の制御信号Ｓ１同
士、各第２の制御信号Ｓ２、各第３の制御信号Ｓ３同
士、及び各第２の制御信号Ｓ４同士は、互いに共通接続
されている。

【００５１】一方、上記各ＮＡＮＤゲ−ト回路１３−１
・・・１３−８０には、上記ＡＮＤゲ−ト回路１２−１
・・・１２−８０の出力信号ＳＰＰ１・ＳＰＰ２・・・
ＳＰＰ８０が入力されると共に、第３の制御信号ＰＰ１
・ＰＰ２のうちのいずれか一方が入力されるようになっ
ている。

【００５２】本実施の形態では、上記第３の制御信号Ｐ
Ｐ１・ＰＰ２は、ＮＡＮＤゲ−ト回路１３−１・・・１
３−８０に対して、４個毎の交互に入力されるようにな
っている。即ち、最初の４個のＮＡＮＤゲ−ト回路１３
−１・・・１３−４には、第３の制御信号ＰＰ１が入力
され、次の４個のＮＡＮＤゲ−ト回路１３−５・・・１
３−８には、第３の制御信号ＰＰ２が入力される。ま
た、次の４個のＮＡＮＤゲ−ト回路１３−９・・・１３
−１２には、第３の制御信号ＰＰ１が入力され、さらに
次の４個のＮＡＮＤゲ−ト回路１３−１３・・・１３−
１６には、第３の制御信号ＰＰ２が入力される。以下同
様に、４個毎に第３の制御信号ＰＰ１・ＰＰ２が交互に
入力されるようになっている。

【００５３】上記のＮＡＮＤゲ−ト回路１３−１・・・
１３−８０の各出力信号は、出力バッファ回路１４にて
反転されて出力信号ＳＰ１・ＳＰ２・・・ＳＰ８０とし
て複数のサンプルホ−ルドスイッチに入力される。

【００５４】即ち、本水平駆動回路１０の特徴は、従来
例と比較して、前記図１２に示すＮＡＮＤゲ−ト回路８
０１−１・・・８０１−８０を、ＡＮＤゲ−ト回路１２
−１・・・１２−８０とＮＡＮＤゲ−ト回路１３−１・
・・１３−８０とを組み合わせることにより、ＡＮＤゲ
−ト回路１２−１・・・１２−８０への制御信号の本数
を半分にしていることにある。尚、本実施の形態におい
ては、ＡＮＤゲ−ト回路１２−１・・・１２−８０とＮ
ＡＮＤゲ−ト回路１３−１・・・１３−８０とを組み合
わせて使用しているか、必ずしもこれに限らず、これら
の回路と同様の機能を有する回路を組み合わせて使用す
ることも可能である。

【００５５】上記の構成の液晶表示装置における駆動方
法を、図２に示す走査を行った場合のタイミングチャ−
トにて説明する。

【００５６】先ず、前記ハ−フビット構成走査回路１１
−１・・・１１−２１に、Ｔを信号線１６本のサンプリ
ング時間としてパルス幅が（８Ｔ）であるスタ−トパル
スＳＴａ、周期が（８Ｔ）であるクロック信号ＣＬＫ及
びその反転クロック信号／ＣＬＫを入力する。これによ
り、ハ−フビット構成走査回路１１−１・・・１１−２
１から出力Ｐ１・・・Ｐ２０が発生する。

【００５７】このとき、本実施の形態では、ＡＮＤゲ−
ト回路１２−１・・・１２−８０に入力される制御信号
として、同図に示すように、第２の制御信号であるＳ１
・・・Ｓ４の４本の信号を使用する。従って、この制御
信号の本数は従来の１／２の本数となっている。

【００５８】尚、本実施の形態においては、同図に示す
ように、映像信号書込み期間直後のプランキング期間に
おいても第２の制御信号Ｓ１・・・Ｓ４のパルスが発生
しているが、必ずしもこれに限らず、ブランキング期間
にパルスを発生させなくとも良い。

【００５９】その後、これらＡＮＤゲ−ト回路１２−１
・・・１２−８０の出力ＳＰＰ１・・・ＳＰＰ８０に
は、同図に示される２個の出力パルスが現れる。これら
２個の出力パルスがＮＡＮＤゲ−ト回路１３−１・・・
１３−８０に入力する。その際、奇数段目のハ−フビッ
ト構成走査回路１１−１・１１−３・１１−５・・・の
出力が接続しているＮＡＮＤゲ−ト回路１３−１・・・
１３−４・１３−９・・・１３−１２・・・には第３の
制御信号ＰＰ１が入力される−方、偶数段目のハ−フビ
ット構成走査回路１１−２・１１−４・１１−６・・・
の出力が接続しているＮＡＮＤゲ−ト回路１３−５・・
・１３−８・１３−１３・・・１３−１６・・・には第
３の制御信号ＰＰ２が入力される。

【００６０】上記の第３の制御信号ＰＰ１としては、ハ
−フビット構成走査回路１１−１・・・１１−２１に入
力するクロック信号ＣＬＫを使用すれば良く、また、第
３の制御信号ＰＰ２として反転クロック信号／ＣＬＫを
使用すれば良い。このため、新たな制御信号を作成する
必要が無く、また、外部からの信号入力端子を新たに作
成する必要も無い。

【００６１】こうして、出力バッファ回路１４からの出
力信号としてＳＰ１・・・ＳＰ８０のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これが複数のサンプルホ−ルドスイッチに入力して
いる。また、このサンプルホ−ルドスイッチでサンプリ
ングされた映像信号が順次ＳＬ１・ＳＬ２・・・ＳＬ１
２８０に入力される。

【００６２】これら水平駆動回路２からの各出力信号Ｓ
Ｌ１・ＳＬ２・・・ＳＰ１２８０と、前記垂直駆動回路
１０からの信号により、アクティブマトリクスアレイ１
における走査線と信号線との支点に配置して設けられた
各薄膜トランジスタにＯＮ／ＯＦＦ信号を供給し、液晶
表示装置の画面が画素毎に表示される。

【００６３】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【００６４】このように、本実施の形態の液晶表示装置
及びその駆動方法では、水平駆動回路２における２０段
のハ−フビット構成走査回路１１−１・・・１１−２１
に、スタ−トパルスＳＴａが入力されると、各ハ−フビ
ット構成走査回路１１−１・・・１１−２１から、周期
が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期分
ずつ順次シフトされたパルス信号である出力信号Ｐ１・
Ｐ２・Ｐ３・・・Ｐ２０がそれぞれ出力される。

【００６５】これらパルス信号は、（２０×４）個のＡ
ＮＤゲ−ト回路１２−１・・・１２−８０の各第１の制
御端子に入力される。

【００６６】ここで、（２０×４）個のＡＮＤゲ−ト回
路１２−１・・・１２−８０は、４個毎に各第１の制御
端子が共通接続されているので、上記各ハ−フビット構
成走査回路１１−１・・・１１−２１からのパルス信号
は、それぞれ４個のＡＮＤゲ−ト回路１２−１・・・１
２−４・１２−５・・・１２−８・・・１２−７７・・
・１２−８０に入力される。

【００６７】また、各ＡＮＤゲ−ト回路１２−１・・・
１２−８０には、他の入力として、第２の制御端子か
ら、３個おきに４種類の異なる第２の制御信号Ｓ１・・
・Ｓ４がそれぞれ入力される。各第２の制御信号Ｓ１・
・・Ｓ４は、周期が（４×Ｔ）であってパルス幅（Ｔ）
のパルスからなっている。

【００６８】これによって、上記各ＡＮＤゲ−ト回路１
２−１・・・１２−８０は、パルス幅が（Ｔ）であって
位相が互いに（（４−１）×Ｔ）離れた２個のパルスを
発生する。

【００６９】次に、上記２個のパルスと周期（２×４×
Ｔ）かつパルス幅（４×Ｔ）の正・逆パルスからなる２
種類の各第３の制御信号ＰＰ１・ＰＰ２のうちのいずれ
かとをＮＡＮＤゲ−ト回路１３−１・・・１３−８０に
それぞれ入力すると、各ＮＡＮＤゲ−ト回路１３−１・
・・１３−８０及び出力バッファ回路１４・・・からパ
ルス幅（Ｔ）の信号が出力される。

【００７０】従って、これらパルス幅（Ｔ）の信号を順
次サンプルホ−ルドスイッチに入力することにより、垂
直駆動回路１０からの信号とを組み合わせて、アクティ
ブマトリクスアレイ１の薄膜トランジスタをＯＮ／ＯＦ
Ｆして液晶表示装置の画面を表示することができる。即
ち、従来であれば、ＮＡＮＤゲ−ト回路８０１−１・・
・８０１−８０（図１２参照）には、（２×４−１＝
７）個おきに種類の異なる信号が入力されていたので、
ＮＡＮＤゲ−ト回路８０１−１・・・８０１−８０に入
力される制御線が少なくとも（２×４）個必要となって
いた。このため、水平駆動回路１０に入力される制御線
が多くなり入力パッドの面積が大きくなると共に、さら
には、この制御線の本数分の配線の引き回しが必要であ
り、回路のレイアウトに必要な面積が大きくなるという
問題点があった。

【００７１】しかし、本実施の形態では、水平駆動回路
１０に入力される制御信号は、最初の走査回路ハ−フビ
ット構成走査回路１１−１に入力されるスタ−トパルス
ＳＴａ、クロック信号ＣＬＫ及び反転クロック信号／Ｃ
ＬＫと、２０×４＝８０個のＡＮＤゲ−ト回路１２−１
・・・１２−８０に入力される４種類の第２の制御信号
Ｓ１・・・Ｓ４と、ＮＡＮＤゲ−ト回路１３−１・・・
１３−８０に入力される２種類の第３の制御信号ＰＰ
１、ＰＰ２となる。即ち、ＡＮＤゲ−ト回路１２−１・
・・１２−８０における各第２の制御端子は、（４−１
＝３）個おきに共通接続されたものとなっている。

【００７２】このため、第２の制御端子の種類は、４個
となり、従来の半分となる。

【００７３】また、配線が、ＡＮＤゲ−ト回路１２−１
・・・１２−８０とＮＡＮＤゲ−ト回路１３−１・・・
１３−８０とに分散されるので、制御線が集中するのを
防止することができる。

【００７４】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができる。

【００７５】また、本実施の形態では、第３の制御信号
ＰＰ１・ＰＰ２は、クロック信号ＣＬＫ及び反転クロッ
ク信号／ＣＬＫを使用している。このため、第３の制御
信号ＰＰ１・ＰＰ２として新たな制御線を水平駆動回路
１０に入力しなくても良くなる。

【００７６】この結果、従来であれは、水平駆動回路１
０に入力される制御線が多くなり入力パッドの面積が大
きくなると共に、さらには、この制御線の本数分の配線
の引き回しが必要であり、回路のレイアウトに必要な面
積が大きくなるという問題点があったが、既設の制御線
を利用することによって、これを防止することができ
る。

【００７７】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を堤供することができる。

【００７８】（実施の形態２）本発明の他の実施の形態
について図４及び図５に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１の図
面に示した部材と同一の機能を有する部材については、
同一の符号を付し、その説明を省略する。

【００７９】本実施の形態の液晶表示装置の水平駆動回
路２０は、図４に示すように、スタ−トパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハ−フビット構成走査回路１１−Ｐ・１
１−１・・・１１−２１と、そのハ−フビット構成走査
回路１１−Ｐ・１１−１・・・１１−２１の各出力信号
Ｑ１・Ｐ１・Ｐ２・Ｐ３・・・Ｐ２０と、隣り合うこれ
らの出力信号Ｑ１とＰ１、Ｐ１とＰ２・・・Ｐ２５５と
Ｐ２０を入力信号とする第４の論理ゲ−ト回路としての
ＡＮＤゲ−ト回路２１−１・２１−２・・・２１−２０
と、これらＡＮＤゲ−ト回路２１−１・２１−２・・・
２１−２０からの出力信号ＳＰＰ１・ＳＰＰ２・‥ＳＰ
Ｐ２０と第２の制御信号Ｓ１・Ｓ２・Ｓ３・Ｓ４とを入
力信号とする第３の論理ゲ−ト回路を構成するＮＡＮＤ
ゲ−ト回路１５−１・・・１５−８０と、これらＮＡＮ
Ｄゲ−ト回路１５−１・・・１５−８０の出力信号を入
力信号とする出力バッファ回路１４とから構成されてい
る。

【００８０】尚、本実施の形態では、ＮＡＮＤゲ−ト回
路１５−１・・・１５−８０と出力バッファ回路１４・
・・との組み合わせによって、第３の論理ゲ−ト回路が
構成されている。

【００８１】また、各ハ−フビット構成走査回路１１−
１・・・１１−２１の出力パルスのパルス幅を小さくし
て出力するパルス幅短縮手段としての機能を、２０段の
ハ−フビット構成走査回路１１−１・・・１１−２１に
おける隣り合う出力パルスが入力されるＡＮＤゲ−ト回
路２１−１・２１−２・・・２１−２０にて構成するこ
とにより果たしている。

【００８２】本回路の特徴は、従来例と比較して、ハ−
フビット構成走査回路１１−Ｐ・１１−１・・・１１−
２１とＮＡＮＤゲ−ト回路１５−１・・・１５−８０と
の間に、ＡＮＤゲ−ト回路２１−１・２１−２・・・２
１−２０を設けることにより、ＮＡＮＤゲ−ト回路１５
−１・・・１５−８０への第２の制御信号Ｓ１・・・Ｓ
４の本数を半分にしていることにある。

【００８３】また、隣り合うハ−フビット構成走査回路
１１−Ｐ・１１−１・・・１１−２１からの出力信号を
ＡＮＤゲ−ト回路２１−１・２１−２・・・２１−２０
に入力している。これらＡＮＤゲ−ト回路２１−１・２
１−２・・・２１−２０からの出力信号は２０本必要で
あるので、ハ−フビット構成走査回路１１−１の前段に
もう１段の予備の走査回路１１−Ｐを設けている。尚、
この予備の走査回路１１−Ｐは、１１−２１の後段に設
けても構わない。

【００８４】上記の構成の液晶表示装置における駆動方
法を、図５に示す走査を行った場合のタイミングチャ−
トにて説明する。

【００８５】先ず、前記ハ−フビット構成走査回路１１
−Ｐ・１１−１・・・１１−２１にＴを信号線１６本の
サンプリング時間としてパルス幅が（８Ｔ）であるスタ
−トパルスＳＴａ、周期が（８Ｔ）であるクロック信号
ＣＬＫ、及びその反転信号である反転クロック信号／Ｃ
ＬＫを入力する。

【００８６】これにより、ハ−フビット構成走査回路１
１−Ｐ・１１−１・・・１１−２１からの出力Ｑ１・Ｐ
１・・・Ｐ２０が発生する。その後、隣り合うハ−フビ
ット構成走査回路１１−Ｐ・１１一１・・・１１−２１
からの出力Ｑ１とＰ１、Ｐ１とＰ２・・・Ｐ１９とＰ２
０とがＡＮＤゲ−ト回路２１−１・２１−２・・・２１
−２０に入力し、これらＡＮＤゲ−ト回路２１−１・２
１−２・・・２１−２０から、ハ−フビット構成走査回
路１１−Ｐ・１１−１・・・１１−２１からの出力パル
スの半分の出力パルス幅（４Ｔ）であるＳＰＰ１・ＳＰ
Ｐ２・・・ＳＰＰ２０が出力される。

【００８７】次に、これら出力ＳＰＰ１・・・ＳＰＰ２
０がＮＡＮＤゲ−ト回路１５−１・・・１５−８０に入
力するが、これらＮＡＮＤゲ−ト回路１５−１・・・１
５−８０の制御信号として、同図に示す第２の制御信号
Ｓ１・・・Ｓ４の４本の信号を使用し、制御信号の本数
を従来の１／２の本数とする。

【００８８】こうして、出力バッファ回路１４からの出
力信号としてＳＰ１・・・ＳＰ８０のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これが複数のサンプルホ−ルドスイッチに入力す
る。

【００８９】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【００９０】このように、本実施の形態の液晶表示装置
及びその駆動方法では、水平駆動回路２０における２０
段のハ−フビット構成走査回路１１−１・・・１１−２
１に、スタ−トパルスＳＴａが入力されると、各ハ−フ
ビット構成走査回路１１−１・・・１１−２１から、周
期が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期
分ずつ順次シフトされたパルス信号である出力信号Ｑ１
・Ｐ１・Ｐ２・Ｐ３・・・Ｐ２０がそれぞれ出力され
る。

【００９１】これらパルス信号は、パルス幅短縮手段と
してのＡＮＤゲ−ト回路２１−１・２１−２・・・２１
−２０に入力され、このＡＮＤゲ−ト回路２１−１・２
１−２・・・２１−２０にて、出力パルスのパルス幅を
小さくしてパルス幅（４×Ｔ）のパルスをそれぞれ発生
する。

【００９２】これらＡＮＤゲ−ト回路２１−１・２１−
２・・・２１−２０の出力は、（２０×４＝８０）個の
ＮＡＮＤゲ−ト回路１５−１・・・１５−８０の各第１
の制御端子に入力される。

【００９３】ここで、（２０×４＝８０）のＮＡＮＤゲ
−ト回路１５−１・・・１５−８０は、４個毎に各第１
の制御端子か共通接続されているので、上記各ＡＮＤゲ
−ト回路２１−１・２１−２・・・２１−２０からのパ
ルス信号は、それぞれ４個のＮＡＮＤゲ−ト回路１５−
１・・・１５−４・１５−５・・・１５−８・・・１５
−７７・・・１５−８０に入力される。

【００９４】また、各ＮＡＮＤゲ−ト回路１５−１・・
・１５−８０には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の異なる第２の制御
信号Ｓ１・・・Ｓ４がそれぞれ入力される。各第２の制
御信号Ｓ１・・・Ｓ４は、周期が（４×Ｔ）であってパ
ルス幅（Ｔ）のパルスからなっている。

【００９５】これによって、上記各ＮＡＮＤゲ−ト回路
１５−１・・・１５−８０及び出力バッファ回路１４か
ら、パルス幅（Ｔ）の信号が出力される。

【００９６】従って、これらパルス幅（Ｔ）の信号を順
次サンプルホ−ルドスイッチに入力することにより、垂
直駆動回路１０からの信号とを組み合わせて、アクティ
ブマトリクスアレイ１の薄膜トランジスタをＯＮ／ＯＦ
Ｆして液晶表示装置の画面を表示することができる。

【００９７】即ち、従来であれば、ＮＡＮＤゲ−ト回路
８０１−１・・・８０１−８０（図１２参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲ−ト回路８０１−１・・・８
０１−８０に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、水平駆動回路２０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題があった。

【００９８】しかし、本実施の形態では、各ハ−フビッ
ト構成走査回路１１−１・・・１１−２１の出力パルス
のパルス幅を小さくして出力するパルス幅短縮手段とし
てのＡＮＤゲ−ト回路２１−１・２１−２・・・２１−
２０を設けたことにより、ＮＡＮＤゲ−ト回路１５−１
・・・１５−８０における各第２の制御端子を（４−１
＝３）個おきに共通接続することが可能となる。従っ
て、第２の制御端子の種類は、４個となり、従来の半分
となる。

【００９９】また、配線が、各ＡＮＤゲ−ト回路２１−
１・２１−２・・・２１−２０とＮＡＮＤゲ−ト回路１
５−１・・・１５−８０とに分散されるので、制御線が
集中するのを防止することができる。

【０１００】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置及びその駆動方法を提供することができる。

【０１０１】また、本実施の形態における液晶表示装置
では、特に、各ハ−フビット構成走査回路１１−１・・
・１１−２１の出力パルスのパルス幅を小さくして出力
するパルス幅短縮手殴として、２０段のハ−フビット構
成走査回路１１−１・・・１１−２１における隣り合う
出力パルスが入力されるＡＮＤゲ−ト回路２１−１・２
１−２・・・２１−２０にて構成している。

【０１０２】この結果、確実に、液晶表示装置を動作さ
せるための駆動信号が少なく、かつ歩留向上を実現し得
る液晶表示装置及びその駆動方法を提供することができ
る。

【０１０３】（実施の形態３）本発明の他の実施の形態
について図６及び図７に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１及び
実施の形態２の図面に示した部材と同一の機能を有する
部材については、同一の符号を付し、その説明を省略す
る。

【０１０４】本業施の形態の液晶表示装置の水平駆動回
路３０は、図６に示すように、スタ−トパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハ−フビット構成走査回路１１−１・・
・１１−２１と、そのハ−フビット構成走査回路１１−
１・・・１１−２１の各出力信号Ｐ１・Ｐ２・Ｐ３・・
・Ｐ２０と第４の制御信号Ｈ１・Ｈ２を入力信号とする
パルス幅短縮手段及び第５の論理ゲ−ト回路としてのＡ
ＮＤゲ−ト回路３１−１・３１−２・・・３１−２０
と、これらＡＮＤゲ−ト回路３１−１・３１−２・・・
３１−２０からの出力信号ＰＰ１・ＰＰ２・・・ＰＰ２
０と第２の制御信号Ｓ１・Ｓ２・Ｓ３・Ｓ４とを入力信
号とするＮＡＮＤゲ−ト回路１５−１・・・１５−８０
と、それらＮＡＮＤゲ−ト回路１５−１・・・１５−８
０の出力信号を入力信号とする出力バッファ回路１４と
から構成されている。

【０１０５】本回路の特徴は、従来例と比較してＡＮＤ
ゲ−ト回路３１−１・３１−２・・・３１−２０を設け
ることにより、ＮＡＮＤゲ−ト回路１５−１・・・１５
−８０への制御信号の本数を半分にしていることにあ
る。

【０１０６】上記の構成の液晶表示装置における駆動方
法を、図７に示す順次走査を行った場合のタイミングチ
ャ−トにて説明する。

【０１０７】先ず、前記ハ−フビット構成走査回路１１
−１・・・１１−２１にＴを信号線１６本のサンプリン
グ時間としてパルス幅が（８Ｔ）であるスタ−トパルス
ＳＴａ、周期が（８Ｔ）であるクロック信号ＣＬＫ、及
びその反転信号である反転クロック信号／ＣＬＫを入力
する。

【０１０８】これにより、ハ−フビット構成走査回路１
１−１・・・１１−２１からの出力Ｐ１・・・Ｐ２０が
発生する。その後、ハ−フビット構成走査回路１１−１
・・・１１−２１からの出力Ｐ１・・・Ｐ２０と第４の
制御信号Ｈ１・Ｈ２がＡＮＤゲ−ト回路３１−１・３１
−２・・・３１−２０に入力され、これらＡＮＤゲ−ト
回路３１−１・３１−２・・・３１−２０から、ハ−フ
ビット構成走査回路１１−１・・・１１−２１からの出
力パルスの半分の出力パルス幅であるＰＰ１・ＰＰ２・
・・ＰＰ２０が出力される。

【０１０９】次に、これらＰＰ１・・・ＰＰ２０がＮＡ
ＮＤゲ−ト回路１５−１・・・１５−８０に入力される
が、これらＮＡＮＤゲ−ト回路１５−１・・・１５−８
０の制御信号として、同図に示す第２の制御信号Ｓ１・
・・Ｓ４の４本の信号を使用し、制御信号の本数を従来
の１／２の本数とする。

【０１１０】こうして、出力バッファ回路１４からの出
力信号としてＳＰ１・・・ＳＰ８０のパルス幅が（Ｔ）
であり、位相が（Ｔ）ずつ順次シフトしたパルスが発生
し、これが複数のサンプルホ−ルドスイッチに入力す
る。

【０１１１】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１１２】このように、本実施の形態の液晶表示装置
及びその駆動方法では、水平駆動回路３０における２０
段のハ−フビット構成走査回路１１−１・・・１１−２
１に、スタ−トパルスＳＴａが入力されると、各ハ−フ
ビット構成走査回路１１−１・・・１１−２１から、周
期が（２×４×Ｔ）であるクロック信号ＣＬＫの半周期
分ずつ順次シフトされたパルス信号である出力信号Ｐ１
・Ｐ２・Ｐ３・・・Ｐ２０がそれぞれ出力される。

【０１１３】これらパルス信号は、パルス幅短縮手段と
してのＡＮＤゲ−ト回路３１−１・３１−２・・・３１
−２０に入力され、このパルス幅短縮手投にて、出力パ
ルスのパルス幅を小さくしてパルス幅（Ｍ×Ｔ）のパル
スをそれぞれ発生させる。

【０１１４】これらＡＮＤゲ−ト回路３１−１・３１−
２・・・３１−２０の出力は、（２０×４＝８０）個の
ＮＡＮＤゲ−ト回路１５−１・・・１５−８０の各第１
の制御端子に入力される。

【０１１５】ここで、（２０×４＝８０）のＮＡＮＤゲ
−ト回路１５−１・・・１５−８０は、４個毎に各第１
の制御端子が共通接続されているので、上記各ＡＮＤゲ
−ト回路３１−１・３１−２・・・３１−２０からのパ
ルス信号は、それぞれ４個のＮＡＮＤゲ−ト回路１５−
１・・・１５−４・１５−５・・・１５−８・・・１５
−７７・・・１５−８０に入力される。

【０１１６】また、各ＮＡＮＤゲ−ト回路１５−１・・
・１５−８０には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の異なる第２の制御
信号Ｓ１・・・Ｓ４がそれぞれ入力される。各第２の制
御信号Ｓ１・・・Ｓ４は、周期が（４×Ｔ）であってパ
ルス幅（Ｔ）のパルスからなっている。

【０１１７】これによって、出力バッファ回路１４か
ら、パルス幅（Ｔ）の信号が出力される。

【０１１８】従って、これらパルス幅（Ｔ）の信号を順
次サンプルホ−ルドスイッチに入力することにより、前
記垂直駆動回路１０からの信号と組み合わせて、アクテ
ィブマトリクスアレイ１の薄膜トランジスタをＯＮ／Ｏ
ＦＦして液晶表示装置の画面を表示することができる。

【０１１９】即ち、従来であれば、ＮＡＮＤゲ−ト回路
８０１−１・・・８０１−８０（図１２参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲ−ト回路８０１−１・・・８
０１−８０に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、水平駆動回路３０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題点があった。

【０１２０】しかし、本実施の形態では、各ハ−フビッ
ト構成走査可路１１−１・・・１１−２１の出力パルス
のパルス幅を小さくして出力するパルス幅短縮手段とし
てＡＮＤゲ−ト回路３１−１・３１−２・・・３１−２
０を設けたことにより、ＮＡＮＤゲ−ト回路１５−１・
・・１５−８０における各第２の制御端子を（４−１＝
３）個おきに共通接続することが可能となる。従って、
第２の制御端子の種類は、４個となり、従来の半分とな
る。

【０１２１】また、配線が、各ＡＮＤゲ−ト回路３１−
１・３１−２・・・３１−２０とＮＡＮＤゲ−ト回路１
５−１・・・１５−８０とに分散されるので、制御線が
集中するのを防止することができる。

【０１２２】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置及びその駆動方法を提供することができる。

【０１２３】また、本実施の形態の液晶表示装置及びそ
の駆動方法では、特に、パルス幅短縮手段は、２０段の
ハ−フビット構成走査回路１１−１・・・１１−２１に
おける出力パルスと、周期（２×４×Ｔ）かつパルス幅
（４×Ｔ）の正・逆パルスからなる２種類の各第４の制
御信号Ｈ１・Ｈ２のうちのいずれかとが入力されるＡＮ
Ｄゲ−ト回路３１−１・３１−２・・・３１−２０から
構成している。

【０１２４】このため、確実に、液晶表示装置を動作さ
せるための駆動信号が少なく、かつ歩留向上を実現し得
る液晶表示装置及びその駆動方法を提供することができ
る。

【０１２５】また、本実施の形態の液晶表示装置及びそ
の駆動方法では、第４の制御信号Ｈ１・Ｈ２は、クロッ
ク信号ＣＬＫ及び反転クロック信号／ＣＬＫを使用して
いる。このため、第４の制御信号Ｈ１・Ｈ２として、新
たな制御線を水平駆動回路３０に入力しなくても良くな
る。また、外部回路における新たな信号作成も不要であ
る。

【０１２６】この結果、従来であれば、水平駆動回路３
０に入力される制御線が多くなり入力パッドの面積が大
きくなると共に、さらには、この制御線の本数分の配線
の引き回しが必要であり、回路のレイアウトに必要な面
積が大きくなるという問題点があったが、既設の制御線
を利用することによって、これを防止することができ
る。

【０１２７】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を提供することができる。

【０１２８】（実施の形態４）本発明の他の実施の形態
について図８及び図９に基づいて説明すれば、以下の通
りである。尚、説明の便宜上、前記の実施の形態１ない
し実施の形態３の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。

【０１２９】本実施の形態の液晶表示装置の水平駆動回
路４０は、図８に示すように、スタ−トパルスＳＴａを
クロック信号ＣＬＫに同期して１段につき半パルスずつ
順次シフトするハ−フビット構成走査回路１１−１・・
・１１−４０と、それらハ−フビット構成走査回路１１
−１・・・１１−４０を１段おきに出力した各出力信号
ＰＰ１・ＰＰ２・ＰＰ３・・・ＰＰ２０とこれら出力信
号ＰＰ１・ＰＰ２・・・ＰＰ２０と第２の制御信号Ｓ１
・Ｓ２・Ｓ３・Ｓ４とを入力信号とする第６の論理ゲ−
ト回路を構成するＮＡＮＤゲ−ト回路１５−１・・・１
５−８０と、これらＮＡＮＤゲ−ト回路１５−１・・・
１５−８０の出力信号を入力信号とする出力バッファ回
路１４とから構或されている。

【０１３０】本回路の特徴は、上記実施形態と比較して
２倍の段数のハ−フビット構成走査回路１１−１・・・
１１−４０を設け、１段おきにその出力を取出すことに
より隣り合う出力パルスにおける重なりをなくし、ＮＡ
ＮＤゲ−ト回路１５−１・・・１５−８０への制御信号
の本数を半分にしていることにある。

【０１３１】上記の構成の液晶表示装置における駆動方
法を、図９に示す走査を行った場合のタイミングチャ−
トにて説明する。

【０１３２】先ず、前記ハ−フビット構成走査回路１１
−１・・・１１−４０に、Ｔを信号線１６本のサンプリ
ング時間として、パルス幅が（４Ｔ）であるスタ−トパ
ルスＳＴａ、周期が（４Ｔ）であるクロック信号ＣＬ
Ｋ、及びその反転信号である反転クロック信号／ＣＬＫ
を入力する。次いで、これらハ−フビット構成走査回路
１１−１・・・１１−４０からの出力を１段おきに取り
出すことにより、隣り合う出力パルスにおいて重なりの
無い出力ＰＰ１・・・ＰＰ２０が発生する。

【０１３３】次に、これらＰＰ１・・・ＰＰ２０がＮＡ
ＮＤゲ−ト回路１５−１・・・１５−８０に入力され
る。これらＮＡＮＤゲ−ト回路１５−１・・・１５−８
０への制御信号として、同図に示す第２の制御信号Ｓ１
・・・Ｓ４本の信号を使用し、制御信号の本数を従来の
１／２の本数とする。

【０１３４】こうして、ＮＡＮＤゲ−ト回路１５−１・
・・１５−８０からの出力及び出力バッファ回路１４か
らの出力信号としてＳＰ１・・・ＳＰ８０のパルス幅が
（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパルス
が発生し、これにより走査線を順次走査する。

【０１３５】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１３６】このように、本実施の形態の液晶表示装置
及びその駆動方法では、水平駆動回路４０における２×
２０段に、パルス幅が（４×Ｔ）のスタ−トパルスＳＴ
ａが入力されると、各ハ−フビット構成走査回路１１−
１・・・１１−４０から、周期が（４×Ｔ）であるクロ
ック信号ＣＬＫの半周期分ずつ順次シフトされたパルス
信号がそれぞれ出力される。従って、上記２×２０段の
ハ−フビット構成走査回路１１−１・・・１１−４０か
らの１段おきに取り出した出力信号は、それぞれ１周期
分順次シフトしたものとなる。

【０１３７】これらパルス信号は、（２０×４＝８０）
個のＮＡＮＤゲ−ト回路１５−１・・・１５−８０の各
第１の制御端子に入力される。

【０１３８】ここで、（２０×４＝８０）のＮＡＮＤゲ
−ト回路１５−１・・・１５−８０は、４個毎に各第１
の制御端子が共通接続されているので、上記１段おきの
ハ−フビット構成走査回路１１−１・・・１１−５１１
からのパルス信号は、それぞれ４個のＮＡＮＤゲ−ト回
路１５−１・・・１５−４・１５−５・・・１５−８・
・・１５−７７・・・１５−８０に入力される。

【０１３９】また、各ＮＡＮＤゲ−ト回路１５−１・・
・１５−８０には、他の入力として、第２の制御端子か
ら、（４−１＝３）個おきに４種類の異なる第２の制御
信号Ｓ１・・・Ｓ４がそれぞれ入力される。各第２の制
御信号Ｓ１・・・Ｓ４は、周期が（４×Ｔ）であってパ
ルス幅（Ｔ）のパルスからなっている。

【０１４０】これによって、出力バッファ回路１４・・
・から、パルス幅（Ｔ）の信号が出力される。

【０１４１】従って、これらパルス幅（Ｔ）の信号を順
次サンプルホ−ルドスイッチに入力することにより、前
記水平駆動回路２の信号線からの信号とを組み合わせ
て、アクティブマトリクスアレイ１の薄膜トランジスタ
をＯＮ／ＯＦＦして液晶表示装置の画面を表示すること
がでさる。

【０１４２】即ち、従来であれば、ＮＡＮＤゲ−ト回路
８０１−１・・・８０１−８０（図１２参照）には、
（２×４−１＝７）個おきに種類の異なる信号が入力さ
れていたので、ＮＡＮＤゲ−ト回路８０１−１・・・８
０１−８０に入力される制御線が少なくとも（２×４＝
８）個必要となっていた。このため、水平駆動回路４０
に入力される制御線が多くなり入力パッドの面積が大き
くなると共に、さらには、この制御線の本数分の配線の
引き回しが必要であり、回路のレイアウトに必要な面積
が大きくなるという問題があった。

【０１４３】しかし、本実施の形態では、スタ−トパル
スＳＴａを入力することによりパルス信号をクロック信
号ＣＬＫの半周期分ずつ順次シフトして出力するハ−フ
ビット構成走査回路１１−１・・・１１−４０を２×２
０段（Ｎは正の整数）に設け、かつ、その出力信号の取
り出しを２×２０段のハ−フビット構成走査回路１１−
１・・・１１−４０における１段おきに行うことによっ
て、各出力信号をそれぞれ１周期分順次シフトさせてい
る。

【０１４４】この結果、ＮＡＮＤゲ−ト回路１５−１・
・・１５−８０における各第２の制御端子を（４−１＝
３）個おきに共通接続することが可能となる。従って、
第２の制御端子の種類は、４個となり、従来の半分とな
る。

【０１４５】従って、液晶表示装置を動作させるための
駆動信号が少なく、かつ歩留向上を実現し得る液晶表示
装置及びその駆動方法を提供することができる。

【０１４６】（実施の形態５）本発明の他の実施の形態
について図１０及び図１１に基づいて説明すれば、以下
の通りである。尚、説明の便宜上、前記の実施の形態１
ないし実施の形態４の図面に示した部材と同一の機能を
有する部材については、同一の符号を付し、その説明を
省略する。

【０１４７】また、前記実施の形態１〜実施の形態４に
おいては、１段分の出力信号より４本の走査線を駆動す
る例について示したか、本実施の形態においては１段分
の出力信号より２本の走査線を駆動する例について説明
を行う。

【０１４８】本実施の形態の液晶表示装置の水平駆動回
路５０は、図１０に示すように、スタ−トパルスＳＴａ
をクロック信号ＣＬＫに同期して１段につき半パルスず
つ順次シフトするハ−フビット構成走査回路１１−Ｐ・
１１−１・・・１１−４１と、それらハ−フビット構成
走査回路１１−Ｐ・１１−１・・・１１−４１の各出力
信号Ｑ１・Ｐ１・Ｐ２・Ｐ３・・・Ｐ４０と隣り合うこ
れらの出力信号Ｑ１とＰ１、Ｐ１とＰ２・・・Ｐ３９と
Ｐ４０を入力信号とする第７の論理ゲ−ト回路としての
ＡＮＤゲ−ト回路５１−１・５１−２・・・５１−４０
と、これらＡＮＤゲ−ト回路５１−１・５１−２・・・
５１−４０からの出力信号ＳＰＰ１・ＳＰＰ２・・・Ｓ
ＰＰ４０と制御信号Ｓ１・Ｓ２とを入力信号とするＮＡ
ＮＤゲ−ト回路１５−１・・・１５−８０と、これらＮ
ＡＮＤゲ−ト回路１５−１・・・１５−８０の出力信号
を入力信号とする出力バッファ回路１４とから構成され
ている。

【０１４９】即ち、本実施の形態の水平駆動回路５０
は、前記実施の形態２に示す水平駆動回路２０と類似す
るものであり、前記図４に示す水平駆動回路２０と比べ
ると、１個のＡＮＤゲ−ト回路２１−１・２１−２・・
・２１−２０からの出力を２本としているものである。

【０１５０】本回路の特徴は、従来例と比較して、ＡＮ
Ｄゲ−ト回路５１−１・５１−２・・・５１−４０を設
けることにより、ＮＡＮＤゲ−ト回路１５−１・・・１
５−８０への制御信号の本数を半分にしていることにあ
る。また、隣り合うハ−フビット構成走査回路１１−Ｐ
・１１−１・・・１１−４１からの出力信号をＡＮＤゲ
−ト回路５１−１・５１−２・・・５１−４０に入力す
る一方、これらＡＮＤゲ−ト回路５１−１・５１−２・
・・５１−４０からの出力信号は２０本必要であるの
で、ハ−フビット構成走査回路１１−１の前段にもう１
段の予備のハ−フビット構成走査回路１１−Ｐを設けて
いるものである。尚、この予備のハ−フビット構成走査
回路１１−Ｐは、ハ−フビット構成走査回路１１−４１
の後段に設けても構わない。上記の構成の液晶表示装置
における駆動方法を、図１１に示す走査を行った場合の
タイミングチャ−トにて説明する。

【０１５１】先ず、前記ハ−フビット構成走査回路１１
−Ｐ・１１−１・・・１１−４１にＴを信号線１６本の
サンプリング時間としてパルス幅が（４Ｔ）であるスタ
−トパルスＳＴａ、周期が（４Ｔ）であるクロック信号
ＣＬＫ、及びその反転信号である反転クロック信号／Ｃ
ＬＫを入力する。

【０１５２】これにより、ハ−フビット構成走査回路１
１−Ｐ・１１−１・・・１１−４１からの出力Ｑ１・Ｐ
１・・・Ｐ４０が発生する。その後、隣り合うハ−フビ
ット構成走査回路１１−Ｐ・１１−１・・・１１−４１
からの出力Ｑ１とＰ１、Ｐ１とＰ２・・・Ｐ３９とＰ４
０がＡＮＤゲ−ト回路５１−１・５１−２・・・５１−
４０に入力され、これらＡＮＤゲ−ト回路５１−１・５
１−２・・・５１−４０から、ハ−フビット構成走査回
路１１−Ｐ・１１−１・・・１１−４１からの出力パル
スの半分の出力パルス幅であるＳＰＰ１・ＳＰＰ２・・
・ＳＰＰ４０が出力される。

【０１５３】次に、これらＳＰＰ１・・・ＳＰＰ４０が
ＮＡＮＤゲ−ト回路１５−１・・・１５−８０に入力さ
れるが、これらＮＡＮＤゲ−ト回路１５−１・・・１５
−８０の制御信号として、同図に示すＳ１・Ｓ２の２本
の信号を使用する。

【０１５４】これら制御信号Ｓ１・Ｓ２は、周期が（２
Ｔ）の信号であり、制御信号Ｓ２には制御信号Ｓ１の反
転信号が利用できる。このため、信号入力端子を１本と
して制御信号Ｓ２には制御信号Ｓ１の信号に基板上に形
成されたインバ−タを介して入力することにより信号入
力端子数を削減することが可能である。

【０１５５】こうして、出力バッファ回路１４からの出
力信号として、ＳＰ１・・・ＳＰ８０のパルス幅が
（Ｔ）であり、位相が（Ｔ）ずつ順次シフトしたパルス
が発生し、これが複数のサンプルホ−ルドスイッチに入
力する。

【０１５６】この結果、制御信号数を削減することがで
きるので、液晶表示装置の小型化及び低コスト化を図る
ことができる。

【０１５７】このように、本実施の形態の液晶表示養置
及びその駆動方法では、前記実施の形態２に示す水平駆
動回路２０（図４参照）におけるハ−フビット構成走査
回路１１−１・・・１１−２１における隣り合う出力パ
ルスがＡＮＤゲ−ト回路２１−１・２１−２・・・２１
−２０に入力される構成と、ハ−フビット構成走査回路
１１−１・・・１１−２１を２倍にする構成とを組み合
わせている。

【０１５８】この結果、このような組み合わせによって
も、液晶表示装置を動作させるための駆動信号が少な
く、かつ歩留向上を実現し得る液晶表示装置及びその駆
動方法を提供することができる。

【０１５９】なお、本発明による実施形態１〜５におい
ては、論理ゲ−ト回路としてＡＮＤゲ−トとＮＡＮＤゲ
−トを使用しているが、本発明の権利範囲はこれに限ら
れるものではない。例えば、ハ−フビット走査回路から
実施形態とは反転したパルスを出力させ、制御信号も実
施形態とは反転したパルスを使用し、それらをＮＯＲゲ
−トに入力することによってこのＮＯＲゲ−トをＡＮＤ
ゲ−トの代わりに使用する等他の論理ゲ−ト回路も使用
できる。

【０１６０】さらに、本実施形態１〜５においては、隣
り合う出力パルス同士の重なりが無い。従って、他のサ
ンプリングパルスがオン状態となっているとき、このサ
ンプリングパルスによるノイズが発生しないので正確な
ビデオ信号のサンプリングを行うことができ液晶表示装
置の表示品位は良好なものとなる。このような重なりの
無いサンプリングパルスを発生させるためには高い周波
数で走査回路を動作させる必要があるが駆動素子として
多結晶シリコンを用いたＴＦＴを用いることにより実現
できる。特に移動度が１００（ｃｍ２／ｖ・ｓｅｃ）以
上のＴＦＴを用いれば高い周波数の走査回路であっても
無理なく動作する。

【０１６１】本実施形態によれば、制御信号数を削減す
ることができるので、このような液晶表示装置の小型
化、低コスト化を図ることができる。

【０１６２】

【発明の効果】請求項１に係る発明の液晶表示装置の水
平駆動回路は、スタ−トパルスを入力することにより、
パルス信号をクロック信号の半周期分ずつ順次シフトし
て出力するＮ段（Ｎは正の整数）の走査回路と、前記各
走査回路の出力パルスのパルス幅を小さくして出力する
パルス幅短縮手段と、Ｍ個（Ｍは２以上の整数）毎に各
第１の制御端子が共通接続されて、その共通接続された
第１の制御端子毎に前記パルス幅短縮手段からの出力信
号がそれぞれ入力されるとともに、（Ｍ−１）個おきに
Ｍ種類の第２の制御信号を入力するための各第２の制御
端子が共通接続された（Ｎ×Ｍ）個の第３の論理ゲ−ト
回路と、サンプルホ−ルドスイッチと、を備え、前記パ
ルス幅短縮手段は、前記Ｎ段の走査回路における隣り合
う出力パルスが入力される第４の論理ゲ−ト回路であ
り、さらに、前記パルス幅短縮手段には、前記Ｎ段の走
査回路における前段または後段に予備の走査回路が設け
られているものである。

【０１６３】それゆえ、第３の論理ゲ−ト回路における
各第２の制御端子は、（Ｍ−１）個おきに共通接続され
たものとなっている。このため、第２の制御端子の種類
は、Ｍ個となり、従来の半分となる。

【０１６４】また、配線が、各パルス幅短縮手段と第３
の論理ゲ−ト回路とに分散されるので、制御線が集中す
るのを防止することがでさる。

【０１６５】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置を提供することができるという効果を奏する。

【０１６６】また、上記パルス幅短縮手段は、上記Ｎ段
の走査回路における隣り合う出力パルスが入力される第
４の論理ゲ−ト回路からなるものである。

【０１６７】それゆえ、具体的なパルス幅短縮手段とし
て、Ｎ段の走査回路における隣り合う出力パルスが入力
される第４の論理ゲ−ト回路にて構成することによっ
て、配線が、第４の論理ゲ−ト回路と第３の論理ゲ−ト
回路とに分散される。

【０１６８】この結果、制御線が集中するのを防止し
て、確実に、液晶表示装置を動作させるための駆動信号
が少なく、かつ歩留向上を実現し得る液晶表示装置を提
供することができるという効果を奏する。

【０１６９】さらに、上記パルス幅短縮手段には、上記
Ｎ段の走査回路における前段又は後段に予備の走査回路
が設けられているものである。

【０１７０】それゆえ、Ｎ段の走査回路における隣り合
う出力パルスを確実に取り出すことができるという効果
を奏する。

【０１７１】請求項２に係る発明の液晶表示装置の駆動
方法は、請求項１に記載の液晶表示装置の駆動方法であ
って、前記水平駆動回路における走査回路に、サンプリ
ング時間をＴとして、パルス幅が（２×Ｍ×Ｔ）である
スタ−トパルスを入力することにより、周期が（２×Ｍ
×Ｔ）であるクロック信号を使用して半周期分順次シフ
トした信号をそれぞれ発生させ、次に、上記半周期分順
次シフトした信号をパルス幅短縮手段に入力してパルス
幅（Ｍ×Ｔ）のパルスをそれぞれ発生させ、上記パルス
幅短縮手段からの出力と、周期が（Ｍ×Ｔ）であってパ
ルス幅（Ｔ）のパルスを出力するＭ種類の第２の制御信
号とを各第６の論理ゲ−ト回路における第１の制御端子
及び第２の制御端子にそれぞれ入力し、これら各第３の
論理ゲ−ト回路から各パルス幅が（Ｔ）の信号を発生さ
せ、上記パルス幅（Ｔ）の信号を順次サンプルホ−ルド
スイッチに入力する方法である。

【０１７２】それゆえ、各走査回路の出力パルス幅を小
さくして出力するパルス幅短縮手投を設けたことによ
り、第３の論理ゲ−ト回路における各第２の制御端子を
（Ｍ−１）個おきに共通接続することが可能となる。従
って、第２の制御端子の種類は、Ｍ個となり、従来の半
分となる。

【０１７３】また、配線が、各パルス幅短縮手段と第３
の論理ゲ−ト回路とに分散されるので、制御線が集中す
るのを防止することができる。

【０１７４】この結果、液晶表示装置を動作させるため
の駆動信号が少なく、かつ歩留向上を実現し得る液晶表
示装置の駆動方法を提供することができるという効果を
奏する。

【０１７５】請求項３に係る発明の液晶表示装置の駆動
方法は、請求項２に記載の液晶表示装置の駆動方法にお
いて、前記順次サンプルホールドスイッチに入力する前
記パルス幅（Ｔ）の信号は、隣り合うパルス同士の重な
りがないというものである。

【０１７６】それゆえ、他のサンプリングパルスがオン
状態となっているとき、このサンプリングパルスによる
ノイズが発生しないので正確なビデオ信号のサンプリン
グを行うことができ液晶表示装置の表示品位が良好なも
のとなる。このような重なりの無いサンプリングパルス
を発生させるためには高い周波数で走査回路を動作させ
る必要があるが駆動素子として多結晶シリコンを用いた
ＴＦＴを用いることにより実現できる。特に移動度が１
００（ｃｍ２／ｖ・ｓｅｃ）以上のＴＦＴを用いれば高
い周波数の走査回路であっても無理なく動作することが
可能である。

【０１７７】本発明の液晶表示装置によれば、制御端子
数を低減させることにより、駆動回路及び入力パッドの
面積を小さくできるので１枚のガラス基板から複数の液
晶表示装置を取り出す多数枚取りの場合、基板に対する
乗り数が増え良品パネル数が増える。また、駆動回路及
び入力パッドの面積が小さくなることで、液晶表示装置
の表示部周辺の額縁領域が小さくなりパ−ソナルコンピ
ュ−タ−等への組み込みが行いやすくなる。

【０１７８】また、ハ−フビット走査回路からの１段か
らの論理ゲ−ト回路への入力数を増加させることにより
ハ−フビット走査回路の段数を低減できるので、特に高
精細の液晶表示装置においてはその小さい画素のピッチ
で走査回路１段分をレイアウトするのが困難であるが、
本発明においてはレイアウトが容易になる。例えば、論
理ゲ−ト回路への入力数が４であれば４画素分のピッチ
で走査回路の１段分のレイアウトを行うことができるの
でレイアウトを容易に行うことができる。

【図面の簡単な説明】

【図１】本発明における液晶表示装置の実施の一形態を
示すものであり、水平駆動回路の構成を示すブロック図
である。

【図２】上記水平駆動回路における駆動方法を示すタイ
ミングチャ−トである。

【図３】上記液晶表示装置における全体構成図である。

【図４】本発明における液晶表示装置の他の実施の形態
を示すものであり、水平駆動回路の構成を示すブロック
図である。

【図５】上記水平駆動回路における駆動方法を示すタイ
ミングチャ−トである。

【図６】本発明における液晶表示装置のさらに他の実施
の形態を示すものであり、水平駆動回路の構成を示すブ
ロック図である。

【図７】上記水平駆動回路における駆動方法を示すタイ
ミングチャ−トである。

【図８】本発明における液晶表示装置のさらに他の実施
の形態を示すものであり、水平駆動回路の構成を示すブ
ロック図である。

【図９】上記水平駆動回路における駆動方法を示すタイ
ミングチャ−トである。

【図１０】本発明における液晶表示装置のさらに他の実
施の形態を示すものであり、水平駆動回路の構成を示す
ブロック図である。

【図１１】上記水平駆動回路における駆動方法を示すタ
イミングチャ−トである。

【図１２】従来の液晶表示装置を示す全体構成図であ
る。

【図１３】上記液晶表示装置の水平駆動回路における駆
動方法を示すタイミングチャ−トである。

【符号の説明】

１ アクティブマトリクスアレイ ２ 水平駆動回路 １０ 垂直駆動回路 １１ ハ−フビット構成走査回路（走査回路、予備の走
査回路） １２ ＡＮＤゲ−ト回路（第１の論理ゲ−ト回路） １３ ＮＡＮＤゲ−ト回路（第２の論理ゲ−ト回路） １４ 出力バッファ回路 １５ ＮＡＮＤゲ−ト回路（第３の論理ゲ−ト回路、第
６の論理ゲ−ト回路） ２０ 水平駆動回路２１ ＡＮＤゲート回路（第４の論理ゲート回路）

フロントページの続き (56)参考文献 特開 平８−122748（ＪＰ，Ａ) 特開 平９−152574（ＪＰ，Ａ) 特開 平４−131822（ＪＰ，Ａ) 特開 平５−216441（ＪＰ，Ａ) 特開 平１−142796（ＪＰ，Ａ) 特開 平８−211852（ＪＰ，Ａ) 特開 平８−146910（ＪＰ，Ａ) 特開 平３−287291（ＪＰ，Ａ) 特開 平11−265169（ＪＰ，Ａ) 特開 平11−296129（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】複数の走査線と複数の信号線との交点にス
   イッチング素子が配置されたアクティブマトリクスアレ
   イと、前記複数の走査線を駆動する垂直駆動回路と、前
   記複数の信号線を駆動する水平駆動回路とからなる液晶
   表示装置において、 前記水平駆動回路は、 スタ−トパルスを入力することにより、パルス信号をク
   ロック信号の半周期分ずつ順次シフトして出力するＮ段
   （Ｎは正の整数）の走査回路と、前記各走査回路の出力パルスのパルス幅を小さくして出
   力するパルス幅短縮手段と、 Ｍ個（Ｍは２以上の整数）毎に各第１の制御端子が共通
   接続されて、その共通接続された第１の制御端子毎に前
   記パルス幅短縮手段からの出力信号がそれぞれ入力され
   るとともに、（Ｍ−１）個おきにＭ種類の第２の制御信
   号を入力するための各第２の制御端子が共通接続された
   （Ｎ×Ｍ）個の第３の論理ゲ−ト回路と、 サンプルホ−ルドスイッチと、を備え、 前記パルス幅短縮手段は、前記Ｎ段の走査回路における
   隣り合う出力パルスが入力される第４の論理ゲ−ト回路
   であり、 さらに、前記パルス幅短縮手段には、前記Ｎ段の走査回
   路における前段または後段に予備の走査回路が設けら れ
   ていることを特徴とする液晶表示装置。
2. 【請求項２】前記水平走査回路にＪ本（Ｊ≧１）分の信
   号線のサンプリング時間を（Ｔ）として前記走査回路に
   パルス幅が（２×Ｍ×Ｔ）であるスタ−トパルスを入力
   することにより、周期が（２×Ｍ×Ｔ）であるクロック
   信号を使用し、半周期分順次シフトした信号を発生さ
   せ、 次に、前記隣り合う半周期分順次シフトした信号をパル
   ス幅短縮手段に入力しパルス幅（Ｍ×Ｔ）のパルスをＮ
   個の論理ゲ−トから発生させ、 前記パルス幅短縮手段の出力と、周期が（Ｍ×Ｔ）であ
   ってパルス幅（Ｔ）のパルスを出力するＭ種類の第２の
   制御信号とを第３の論理ゲ−ト回路における第１の制御
   端子及び第２の制御端子にそれぞれ入力し、これら各第
   ３の論理ゲ−ト回路から各パルス幅が（Ｔ）の信号を発
   生させ、前記パルス幅（Ｔ）の信号を順次サンプルホ−
   ルドスイッチに入力することを特徴とする請求項１に記
   載の液晶表示装置の駆動方法。
3. 【請求項３】前記順次サンプルホールドスイッチに入力
   する前記パルス幅（Ｔ）の信号は、隣り合うパルス同士
   の重なりがないことを特徴とする請求項２に記載の液晶
   表示装置の駆動方法。