JPH04168477A - 表示装置の行電極駆動回路 - Google Patents
表示装置の行電極駆動回路Info
- Publication number
- JPH04168477A JPH04168477A JP2296164A JP29616490A JPH04168477A JP H04168477 A JPH04168477 A JP H04168477A JP 2296164 A JP2296164 A JP 2296164A JP 29616490 A JP29616490 A JP 29616490A JP H04168477 A JPH04168477 A JP H04168477A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- row electrode
- electrode drive
- shift direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 101100075513 Oryza sativa subsp. japonica LSI3 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- MOMWFXLCFJOAFX-UHFFFAOYSA-N OOOOOOOO Chemical compound OOOOOOOO MOMWFXLCFJOAFX-UHFFFAOYSA-N 0.000 description 1
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は表示装置の行電極駆動回路に関し、特に、マト
リクス型液晶表示装置に好適に使用される行電極駆動回
路に関する。
リクス型液晶表示装置に好適に使用される行電極駆動回
路に関する。
（従来の技術）
従来の表示装置の一例として、マトリクス型液晶表示装
置の構造を第６図に示す。第６図のマトリクス型液晶表
示装置は、基板上に互いに平行に配設された複数の行電
極６１ａと、行電極６１ａに交差する複数の列電極６１
ｂとを有する液晶パネル６１を有している。行電極６１
ａと列電極６１ｂとの各交点に、絵素電極６１ｃ及びス
イッチングトランジスタ６１ｄが配設されている。液晶
パネル６１は、スイッチングトランジスタ６１（１を１
行毎に順次にオン状態にするための行電極駆動回路６２
、及び絵素電極６１ｃに印加すべき電圧信号を列電極６
１ｂに印加するための列電極駆動回路６３によって駆動
される。行電極駆動回路６２、列電極駆動回路６３等の
動作は制御回路６４によって制御される。
置の構造を第６図に示す。第６図のマトリクス型液晶表
示装置は、基板上に互いに平行に配設された複数の行電
極６１ａと、行電極６１ａに交差する複数の列電極６１
ｂとを有する液晶パネル６１を有している。行電極６１
ａと列電極６１ｂとの各交点に、絵素電極６１ｃ及びス
イッチングトランジスタ６１ｄが配設されている。液晶
パネル６１は、スイッチングトランジスタ６１（１を１
行毎に順次にオン状態にするための行電極駆動回路６２
、及び絵素電極６１ｃに印加すべき電圧信号を列電極６
１ｂに印加するための列電極駆動回路６３によって駆動
される。行電極駆動回路６２、列電極駆動回路６３等の
動作は制御回路６４によって制御される。
従来の行電極駆動回路６２は、第７図に示すように、ク
ロックパルスφに従ってパルス信号りをシフトし、ライ
ンｑ１、ｑ２、・・・、Ｑｎにパルス信号を順次に出力
するシフトレジスタ回路７１と、ラインｑ１、ｑ２、・
・・、ｑ７に出力されたパルス信号を、スイッチングト
ランジスタ６１ｄをオン／オフ状態とするために必要な
電圧レベルに変換するレベルシフタ回路７２と、レベル
シフタ回路７２によって変換された電圧信号Ｑ１、Ｑ２
、・・・、Ｑｒｌを出力するバッファ回路７３とを備え
ている。
ロックパルスφに従ってパルス信号りをシフトし、ライ
ンｑ１、ｑ２、・・・、Ｑｎにパルス信号を順次に出力
するシフトレジスタ回路７１と、ラインｑ１、ｑ２、・
・・、ｑ７に出力されたパルス信号を、スイッチングト
ランジスタ６１ｄをオン／オフ状態とするために必要な
電圧レベルに変換するレベルシフタ回路７２と、レベル
シフタ回路７２によって変換された電圧信号Ｑ１、Ｑ２
、・・・、Ｑｒｌを出力するバッファ回路７３とを備え
ている。
第８図に行電極駆動回路６２の動作を示す。パルス信号
りの入力後にシフトレジスタ回路７１からパルス信号が
ラインｑ１、ｑ２、・・・、Ｑｎに順次出力され、この
パルス信号に基づき、レベル／フタ回路７２によって変
換された電圧信号Ｑ７、Ｑ２、・・・、Ｑ、をバッファ
回路７３を通して圧力する。
りの入力後にシフトレジスタ回路７１からパルス信号が
ラインｑ１、ｑ２、・・・、Ｑｎに順次出力され、この
パルス信号に基づき、レベル／フタ回路７２によって変
換された電圧信号Ｑ７、Ｑ２、・・・、Ｑ、をバッファ
回路７３を通して圧力する。
（発明が解決しようとする課題）
駆動すべき行電極６１ａが多数ある場合には、行電極駆
動回路６２は、通常は第９図に示すように、それぞれが
一部の行電極６１ａに対応する複数のＬＳＩ化された部
分行電極駆動回路９０ａ（ＬＳ Ｔ １）、９０ｂ（Ｌ
ＳＩ２）、９０ｃ（ＬＳＩ３）等で構成される。各部分
行電極駆動回路９０ａ、９０ｂ、９０ｃ等は、シフトレ
ジスタ回路９１ ａ、 ９ ｌ ｂ、 ９１ ｃ等（
以下、単に「９１」で示す）、レベルシフタ回路９２ａ
、９２ｂ、９２Ｃ等（以下、単に「９２」で示す）及び
バッファ回路９３ａ、９３ｂ、９３ｃ等（以下、単に「
９３」で示す）を備えている。各シフトレジスタ回路９
１、レベルシフタ回路９２及びバッファ回路９３は、駆
動する行電極数が異なる以外は第７図に示したシフトレ
ジスタ回路７１、レベル／フタ回路７２及びバッファ回
路７３とそれぞれ同様の構成を有している。このような
場合に、全ての部分行電極駆動回路９０のシフトレジス
タ回路９１ａ、９１ｂ、９１ｃ等が全体として１個のシ
フトレジスタ回路として連続的に動作する必要があるた
め、各部分行電極駆動回路（例えば９０ａ）のシフトレ
ジスタ回路９１ａの最終段の出力が次の部分行電極駆動
回路９０ｂのシフトレジスタ回路９１ｂに入力されてい
る。
動回路６２は、通常は第９図に示すように、それぞれが
一部の行電極６１ａに対応する複数のＬＳＩ化された部
分行電極駆動回路９０ａ（ＬＳ Ｔ １）、９０ｂ（Ｌ
ＳＩ２）、９０ｃ（ＬＳＩ３）等で構成される。各部分
行電極駆動回路９０ａ、９０ｂ、９０ｃ等は、シフトレ
ジスタ回路９１ ａ、 ９ ｌ ｂ、 ９１ ｃ等（
以下、単に「９１」で示す）、レベルシフタ回路９２ａ
、９２ｂ、９２Ｃ等（以下、単に「９２」で示す）及び
バッファ回路９３ａ、９３ｂ、９３ｃ等（以下、単に「
９３」で示す）を備えている。各シフトレジスタ回路９
１、レベルシフタ回路９２及びバッファ回路９３は、駆
動する行電極数が異なる以外は第７図に示したシフトレ
ジスタ回路７１、レベル／フタ回路７２及びバッファ回
路７３とそれぞれ同様の構成を有している。このような
場合に、全ての部分行電極駆動回路９０のシフトレジス
タ回路９１ａ、９１ｂ、９１ｃ等が全体として１個のシ
フトレジスタ回路として連続的に動作する必要があるた
め、各部分行電極駆動回路（例えば９０ａ）のシフトレ
ジスタ回路９１ａの最終段の出力が次の部分行電極駆動
回路９０ｂのシフトレジスタ回路９１ｂに入力されてい
る。
このような行電極駆動回路６２では、デジタル信号とア
ナログ信号が混在しているため、デジタル信号からアナ
ログ信号へ混入するノイズが問題となる。特に、このよ
うな行電極駆動回路６２を小型のテレビ画像表示機器の
表示装置に適用した場合には、電源線や信号線を介した
直接の影響に加えて、空中に放射された高周波ノイズが
機器自身のアンテナに混入し、表示画像が乱されるとい
う間接的影響も生ずる。さらに、デジタル（ｌのレベル
が変化する瞬間には比較的大きな電流が流れ、それに起
因して表示装置の画面上にデジタル信号のレベルの変化
に同期した線状の乱れが生ずる。第９図に示した行電極
駆動回路のように複数の部分行電極駆動回路（ＬＳＩ）
を従属接続した場合には、ＬＳＩ間で伝送されるデジタ
ル信号のレベルは画像表示期間中に変化し、画像の乱れ
の原因となる。また、ＬＳＩは通常高密度で実装される
ため、ＬＳＩの近傍で効果的なノイズ対策を施すことが
できない場合が多い。
ナログ信号が混在しているため、デジタル信号からアナ
ログ信号へ混入するノイズが問題となる。特に、このよ
うな行電極駆動回路６２を小型のテレビ画像表示機器の
表示装置に適用した場合には、電源線や信号線を介した
直接の影響に加えて、空中に放射された高周波ノイズが
機器自身のアンテナに混入し、表示画像が乱されるとい
う間接的影響も生ずる。さらに、デジタル（ｌのレベル
が変化する瞬間には比較的大きな電流が流れ、それに起
因して表示装置の画面上にデジタル信号のレベルの変化
に同期した線状の乱れが生ずる。第９図に示した行電極
駆動回路のように複数の部分行電極駆動回路（ＬＳＩ）
を従属接続した場合には、ＬＳＩ間で伝送されるデジタ
ル信号のレベルは画像表示期間中に変化し、画像の乱れ
の原因となる。また、ＬＳＩは通常高密度で実装される
ため、ＬＳＩの近傍で効果的なノイズ対策を施すことが
できない場合が多い。
本発明はこのような現状に鑑みてなされたものであり、
その目的とするところは、部分行電極駆動回路間を伝送
されるデジタル信号を必要としない構成を有する行電極
駆動回路を提供することにある。
その目的とするところは、部分行電極駆動回路間を伝送
されるデジタル信号を必要としない構成を有する行電極
駆動回路を提供することにある。
（課題を解決するための手段）
本発明の表示装置の行電極駆動回路は、それぞれが表示
装置の複数の行電極に対応する複数の部分行電極駆動回
路を備えており、該行電極を駆動するための、表示装置
の行電極駆動回路であって、該部分行電極駆動回路のそ
れぞれが、パルス信号をシフトして複数の出力端子に順
次に出力する、シフト方向制御信号に基づいてシフト方
向が変化するシフトレジスタ手段、該シフトレジスタ手
段の段数と同数のクロックパルスをカウントする毎にカ
ウント信号を出力するカウント手段、該シフト方向制御
信号に基づいて一方のシフト方向が指定されている場合
には、該部分行電極駆動回路の配設順序に従って該部分
行電極駆動回路に割り当てられた数値を、該シフト方向
制御信号に基づいて他方のシフト方向が指定されている
場合には、所定の数値から該割り当てられた数値を減じ
た数値を、それぞれ圧力する切換手段、及び該切換手段
より出力される数値と該カウント信号の出力回数とが所
定の関係を満足する場合に該パルス信号を出力するパル
ス信号出力手段を備えており、そのことにより上記目的
が達成される。
装置の複数の行電極に対応する複数の部分行電極駆動回
路を備えており、該行電極を駆動するための、表示装置
の行電極駆動回路であって、該部分行電極駆動回路のそ
れぞれが、パルス信号をシフトして複数の出力端子に順
次に出力する、シフト方向制御信号に基づいてシフト方
向が変化するシフトレジスタ手段、該シフトレジスタ手
段の段数と同数のクロックパルスをカウントする毎にカ
ウント信号を出力するカウント手段、該シフト方向制御
信号に基づいて一方のシフト方向が指定されている場合
には、該部分行電極駆動回路の配設順序に従って該部分
行電極駆動回路に割り当てられた数値を、該シフト方向
制御信号に基づいて他方のシフト方向が指定されている
場合には、所定の数値から該割り当てられた数値を減じ
た数値を、それぞれ圧力する切換手段、及び該切換手段
より出力される数値と該カウント信号の出力回数とが所
定の関係を満足する場合に該パルス信号を出力するパル
ス信号出力手段を備えており、そのことにより上記目的
が達成される。
（実施例）
本発明を実施例について以下に説明する。
第２図に本発明の一実施例のブロック図を示す。
本実施例は、それぞれが表示装置のに本の行電極に対応
する４個の部分行電極駆動回路１０ａ、１０ｂ、ｌ０Ｃ
１１０ｄ（以下では、部分行電極駆動回路を総称すると
きは単に「１０」で示す）を備えている。ただし、一般
的には部分行電極駆動回路１０の個数及び１個の部分行
電極駆動回路１０に対応付けられる行電極の数は任意で
ある。各部分行電極駆動回路１０ ａ、 １０ ｂ、
１０ ｃ、 １０ｄはＬＳＩ化されており（ＬＳ
ＩＩ、ＬＳＩ２、ＬＳＩ３、ＬＳＩ４）、それぞれ、シ
フトレジスタ回路１１ ａ、 １ ｌ ｂ、 １１
ｃ、 １１ ｄ （以下、単に「１１」で示す）、
レベルシフタ回路１２ａ１１２ｂ、１２ｃ、１２ｄ（以
下、単に「１２」で示す）、バッファ回路１３ａ、１３
ｂ、１３ｃ％１３ｄ（以下、単に「１３」で示す）及び
シフトレジスタ制御回路１４ ａ、 １４ ｂ、
１４ ｃ、 １４ｄ（以下、単にｒｌ ４Ｊ ）を備
えている。全ての部分行電極駆動回路１０のシフトレジ
スタ回路１１及びシフトレジスタ制御回路１４には、共
通のクロックパルスφ及びシフト方向制御信号Ｕ／Ｌが
入力される。シフトレジスタ制御回路１４にはまた、ス
タート信号Ｓも入力される。
する４個の部分行電極駆動回路１０ａ、１０ｂ、ｌ０Ｃ
１１０ｄ（以下では、部分行電極駆動回路を総称すると
きは単に「１０」で示す）を備えている。ただし、一般
的には部分行電極駆動回路１０の個数及び１個の部分行
電極駆動回路１０に対応付けられる行電極の数は任意で
ある。各部分行電極駆動回路１０ ａ、 １０ ｂ、
１０ ｃ、 １０ｄはＬＳＩ化されており（ＬＳ
ＩＩ、ＬＳＩ２、ＬＳＩ３、ＬＳＩ４）、それぞれ、シ
フトレジスタ回路１１ ａ、 １ ｌ ｂ、 １１
ｃ、 １１ ｄ （以下、単に「１１」で示す）、
レベルシフタ回路１２ａ１１２ｂ、１２ｃ、１２ｄ（以
下、単に「１２」で示す）、バッファ回路１３ａ、１３
ｂ、１３ｃ％１３ｄ（以下、単に「１３」で示す）及び
シフトレジスタ制御回路１４ ａ、 １４ ｂ、
１４ ｃ、 １４ｄ（以下、単にｒｌ ４Ｊ ）を備
えている。全ての部分行電極駆動回路１０のシフトレジ
スタ回路１１及びシフトレジスタ制御回路１４には、共
通のクロックパルスφ及びシフト方向制御信号Ｕ／Ｌが
入力される。シフトレジスタ制御回路１４にはまた、ス
タート信号Ｓも入力される。
第１図に１個の部分行電極駆動回路１０をさらニ詳細に
示ス。レベルシフタ回路１２、バッファ回路１３は従来
のもの（第７図のレベルシフタ回路７２、バッファ回路
７３）と同様である。シフトレジスタ回路工１は、シフ
ト方向制御信号Ｕ／Ｌに応じてそのシフト方向が逆転す
るようになっている。シフト方向制御信号Ｕ／ＬがＵの
場合には通常の（第１図及び第２図に於ける）右方向の
シフトが行われ、ラインｑ１、ｑ２、・・・の順にパル
ス信号が順次出力されてゆく。シフト方向制御信号Ｕ／
ＬがＬの場合には左方向のシフトが行われ、ラインｑ１
、ｑｋ−１、・・・の順にパルス信号が出力されてゆく
。シフトレジスタ回路１１に入力されるパルス信号りは
、従来の回路では部分行電極駆動回路１０の外部から与
えられていたが、本実施例ではシフトレジスタ制御回路
１４によって発生される。
示ス。レベルシフタ回路１２、バッファ回路１３は従来
のもの（第７図のレベルシフタ回路７２、バッファ回路
７３）と同様である。シフトレジスタ回路工１は、シフ
ト方向制御信号Ｕ／Ｌに応じてそのシフト方向が逆転す
るようになっている。シフト方向制御信号Ｕ／ＬがＵの
場合には通常の（第１図及び第２図に於ける）右方向の
シフトが行われ、ラインｑ１、ｑ２、・・・の順にパル
ス信号が順次出力されてゆく。シフト方向制御信号Ｕ／
ＬがＬの場合には左方向のシフトが行われ、ラインｑ１
、ｑｋ−１、・・・の順にパルス信号が出力されてゆく
。シフトレジスタ回路１１に入力されるパルス信号りは
、従来の回路では部分行電極駆動回路１０の外部から与
えられていたが、本実施例ではシフトレジスタ制御回路
１４によって発生される。
シフトレジスタ制御回路１４は、カウント回路１５、タ
イミング選択回路１６及び切換回路１７を備えている。
イミング選択回路１６及び切換回路１７を備えている。
カウント回路１５は、スタート信号Ｓが入力された直後
、及びスタート信号Ｓの入力後にクロックパルスφをに
個（ｋはシフトレジスタ回路１１の段数）カウントする
毎に、カウント信号Ｃをタイミング選択回路１６に入力
する。
、及びスタート信号Ｓの入力後にクロックパルスφをに
個（ｋはシフトレジスタ回路１１の段数）カウントする
毎に、カウント信号Ｃをタイミング選択回路１６に入力
する。
切換回路１７は、シフト方向制御信号Ｕ／ＬがＵの場合
には外部から配設されるデータＥを、シフト方向制御信
号Ｕ／ＬがＬの場合にはデータ（ｎ−１−１）を、タイ
ミング選択回路１６に与える。
には外部から配設されるデータＥを、シフト方向制御信
号Ｕ／ＬがＬの場合にはデータ（ｎ−１−１）を、タイ
ミング選択回路１６に与える。
ここでｎは部分行電極駆動回路１０の総数であり、本実
施例ではｎ＝４である。また、ｌは第２図に示すように
、部分行電極駆動回路１０の配設順序に基づいて各部分
行電極駆動回路１０ａ（ｉＪ＝ｏ）、１０１：＋ （ｊ
！＝１）、１０ｃ（ｌ工２）、１０ｄ（１＝３＞に割り
当てられた値である。切換回路１７からタイミング選択
回路１６に与えられるデータは第１図ではｌ′で代表し
て示している。すなわち、シフト方向制御信号Ｕ／Ｌが
υの場合にはｌ″ ＝２であり、シフト方向制御信号Ｕ
／ＬがＬの場合にはｌ’ ＝ （ｎ−１−１）である。
施例ではｎ＝４である。また、ｌは第２図に示すように
、部分行電極駆動回路１０の配設順序に基づいて各部分
行電極駆動回路１０ａ（ｉＪ＝ｏ）、１０１：＋ （ｊ
！＝１）、１０ｃ（ｌ工２）、１０ｄ（１＝３＞に割り
当てられた値である。切換回路１７からタイミング選択
回路１６に与えられるデータは第１図ではｌ′で代表し
て示している。すなわち、シフト方向制御信号Ｕ／Ｌが
υの場合にはｌ″ ＝２であり、シフト方向制御信号Ｕ
／ＬがＬの場合にはｌ’ ＝ （ｎ−１−１）である。
タイミング選択回路１６は、［（入力されたカウント信
号Ｃの数）＝１’ ＋１］が満足されたときに、パル
ス信号りをシフトレジスタ回路１１に出力する。
号Ｃの数）＝１’ ＋１］が満足されたときに、パル
ス信号りをシフトレジスタ回路１１に出力する。
第３図のタイミング図に、シフト方向制御信号Ｕ／Ｌが
Ｕである場合における本実施例の動作を示す。スタート
信号Ｓ（第３図（ｂ））の入力直後に、第３図（Ｃ）に
示すように、１個のカウント信号Ｃがまず発生する。そ
の後は、ｋ個のクロックパルスφ（第３図（ａ））が入
力される毎に１個のカウント信号Ｃが発生する。カウン
ト信号Ｃの発生の時間間隔１には、シフトレジスタ回路
１１の全段をパルス信号りがシフトされるのに要する時
間と同じである。同図（ｃｌ）〜（ｇ）において、パル
ス信号りには、第２図と同様に、部分行電極駆動回路１
０に割り当てられたデータｌの値（０〜３）に応じた添
え字０〜３が付加されている。
Ｕである場合における本実施例の動作を示す。スタート
信号Ｓ（第３図（ｂ））の入力直後に、第３図（Ｃ）に
示すように、１個のカウント信号Ｃがまず発生する。そ
の後は、ｋ個のクロックパルスφ（第３図（ａ））が入
力される毎に１個のカウント信号Ｃが発生する。カウン
ト信号Ｃの発生の時間間隔１には、シフトレジスタ回路
１１の全段をパルス信号りがシフトされるのに要する時
間と同じである。同図（ｃｌ）〜（ｇ）において、パル
ス信号りには、第２図と同様に、部分行電極駆動回路１
０に割り当てられたデータｌの値（０〜３）に応じた添
え字０〜３が付加されている。
以上の説明から分かるように、本実施例ではシフトレジ
スタ制御回路１４は、それ自身を含む部分行電極駆動回
路１０内のシフトレジスタ回路１１に対するパルス信号
を、データｌに基づいて適切なタイミングで発生するこ
とができる。このため、本実施例ではパルス信号Ｄ８、
Ｄｌ、Ｄ２及びＤ３は各部分行電極駆動回路１０内での
み取り扱われる。すなわち、本実施例では従来の部分行
電極駆動回路１０において部分行電極駆動回路１０間で
伝送されていたデジタル信号は必要ではなく、デジタル
信号に起因するノイズによる画像の乱れか回避される。
スタ制御回路１４は、それ自身を含む部分行電極駆動回
路１０内のシフトレジスタ回路１１に対するパルス信号
を、データｌに基づいて適切なタイミングで発生するこ
とができる。このため、本実施例ではパルス信号Ｄ８、
Ｄｌ、Ｄ２及びＤ３は各部分行電極駆動回路１０内での
み取り扱われる。すなわち、本実施例では従来の部分行
電極駆動回路１０において部分行電極駆動回路１０間で
伝送されていたデジタル信号は必要ではなく、デジタル
信号に起因するノイズによる画像の乱れか回避される。
なお、スタート信号Ｓは、画像表示期間外でレベルが変
化する信号であるため、また、部分行電極駆動回路１０
を含む１．ＳＩの外部で発生することからノイズ対策用
回路を容易に付加することができるため、画像の乱れの
原因とはならない。
化する信号であるため、また、部分行電極駆動回路１０
を含む１．ＳＩの外部で発生することからノイズ対策用
回路を容易に付加することができるため、画像の乱れの
原因とはならない。
第４図に、シフト方向制御信号Ｕ／Ｌがしてある場合に
おける本実施例の動作を示す。シフト方向制御信号Ｕ／
ＬがＬの場合には、第４図（ｄ）〜（ｇ）に示すように
、Ｄθ〜Ｄ３の発生順序がシフト方向制御信号Ｕ／Ｌが
Ｕの場合（第３図（（１）〜（ｇ））とは逆になる。ま
た、図示しないか、部分行電極駆動回路１０内のシフト
レジスタ回路１１によるパルス信号りのシフト方向もシ
フト方向制御信号Ｕ／ＬがＵである場合の反対となる。
おける本実施例の動作を示す。シフト方向制御信号Ｕ／
ＬがＬの場合には、第４図（ｄ）〜（ｇ）に示すように
、Ｄθ〜Ｄ３の発生順序がシフト方向制御信号Ｕ／Ｌが
Ｕの場合（第３図（（１）〜（ｇ））とは逆になる。ま
た、図示しないか、部分行電極駆動回路１０内のシフト
レジスタ回路１１によるパルス信号りのシフト方向もシ
フト方向制御信号Ｕ／ＬがＵである場合の反対となる。
第５図にシフトレジスタ制御回路１４の一例を示ス。こ
のシフトレジスタ制御回路１４ではに−６４である。ま
た、データｌは２ピツト（１コ、ｌｓ）で表される。シ
フト方向制御信号Ｕ／Ｌの論理は、Ｕのときには０、Ｌ
のときにはｌである。スタート信号Ｓの入力の直後に発
生されるカウント信号ＣはＤフリップフロップ１５２か
ら出力される。クロックパルスφは１／６４カウンタ１
５１によってカウントされ、その出力が６３（＝１１１
１１１）からＯ（＝ＯＯＯＯＯＯ）に変化する時点でＯ
Ｒゲート１５４から出力されるカウント信号Ｃはｌ／４
カウンタ１６１によってカウントされる。Ｄフリップフ
ロップ１５２又はＯＲゲート１５４からカウント信号Ｃ
が出力された際に、切換回路１７から与えられる２ビｙ
） （ｌ＋’ 、１８″）で表されるデータｌ′ と
１／４カウンタ１６１の出力とが一致するか否かがＮＯ
Ｒゲート１６２〜１６５で判断される。一致していれば
ＯＲゲ−）１６６からパルス信号りが出力される。
のシフトレジスタ制御回路１４ではに−６４である。ま
た、データｌは２ピツト（１コ、ｌｓ）で表される。シ
フト方向制御信号Ｕ／Ｌの論理は、Ｕのときには０、Ｌ
のときにはｌである。スタート信号Ｓの入力の直後に発
生されるカウント信号ＣはＤフリップフロップ１５２か
ら出力される。クロックパルスφは１／６４カウンタ１
５１によってカウントされ、その出力が６３（＝１１１
１１１）からＯ（＝ＯＯＯＯＯＯ）に変化する時点でＯ
Ｒゲート１５４から出力されるカウント信号Ｃはｌ／４
カウンタ１６１によってカウントされる。Ｄフリップフ
ロップ１５２又はＯＲゲート１５４からカウント信号Ｃ
が出力された際に、切換回路１７から与えられる２ビｙ
） （ｌ＋’ 、１８″）で表されるデータｌ′ と
１／４カウンタ１６１の出力とが一致するか否かがＮＯ
Ｒゲート１６２〜１６５で判断される。一致していれば
ＯＲゲ−）１６６からパルス信号りが出力される。
（発明の効果）
本発明によれば、複数の部分行電極駆動回路間で伝送さ
れるデジタル信号を必要としないため、デジタル信号に
起因するノイズによる画像の乱れを回避することができ
る。また、本発明の行電極駆動回路では、シフト方向制
御信号を制御することにより表示装置の行電極の駆動順
序を容易に逆転させることができる。
れるデジタル信号を必要としないため、デジタル信号に
起因するノイズによる画像の乱れを回避することができ
る。また、本発明の行電極駆動回路では、シフト方向制
御信号を制御することにより表示装置の行電極の駆動順
序を容易に逆転させることができる。
４、゛ の、単な説Ｈ
第１図は本発明の一実施例の１個の部分行電極駆動回路
を示すブロック図、第２図は本発明の一実施例の複数の
部分行電極駆動回路を含む行電極駆動回路を示すブロッ
ク図、第３図及び第４図はその実施例の動作を示すタイ
ミング図、第５図はシフトレジスタ制御回路の一例の詳
細な回路図、第６図は従来のマ） リクス型液晶表示装
置を模式的示す図、第７図は従来の行電極駆動回路の一
例のブロック図、第８図はその行電極駆動回路の動作を
示すタイミング図、第９図は従来の複数の部性行電極駆
動回路を含む行電極駆動回路の構成を示す図である。
を示すブロック図、第２図は本発明の一実施例の複数の
部分行電極駆動回路を含む行電極駆動回路を示すブロッ
ク図、第３図及び第４図はその実施例の動作を示すタイ
ミング図、第５図はシフトレジスタ制御回路の一例の詳
細な回路図、第６図は従来のマ） リクス型液晶表示装
置を模式的示す図、第７図は従来の行電極駆動回路の一
例のブロック図、第８図はその行電極駆動回路の動作を
示すタイミング図、第９図は従来の複数の部性行電極駆
動回路を含む行電極駆動回路の構成を示す図である。
１０・・・部分行電極駆動回路、１１・・・シフトレジ
スタ回路、１２・・・レベルシフタ回路、１３・・・バ
ッファ回路、１４・・・シフトレジスタ制御回路、１５
・・・カウント回路、１６・・・タイミング選択回路、
１７・・・切換回路 以 上
スタ回路、１２・・・レベルシフタ回路、１３・・・バ
ッファ回路、１４・・・シフトレジスタ制御回路、１５
・・・カウント回路、１６・・・タイミング選択回路、
１７・・・切換回路 以 上
Claims (1)
- 【特許請求の範囲】 １、それぞれが表示装置の複数の行電極に対応する複数
の部分行電極駆動回路を備えており、該行電極を駆動す
るための、表示装置の行電極駆動回路であつて、 該部分行電極駆動回路のそれぞれが、 パルス信号をシフトして複数の出力端子に順次に出力す
る、シフト方向制御信号に基づいてシフト方向が変化す
るシフトレジスタ手段、 該シフトレジスタ手段の段数と同数のクロックパルスを
カウントする毎にカウント信号を出力するカウント手段
、 該シフト方向制御信号に基づいて一方のシフト方向が指
定されている場合には、該部分行電極駆動回路の配設順
序に従って該部分行電極駆動回路に割り当てられた数値
を、該シフト方向制御信号に基づいて他方のシフト方向
が指定されている場合には、所定の数値から該割り当て
られた数値を減じた数値を、それぞれ出力する切換手段
、及び該切換手段より出力される数値と該カウント信号
の出力回数とが所定の関係を満足する場合に該パルス信
号を出力するパルス信号出力手段 を備えている表示装置の行電極駆動回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296164A JPH04168477A (ja) | 1990-10-31 | 1990-10-31 | 表示装置の行電極駆動回路 |
| TW080108476A TW211069B (ja) | 1990-10-31 | 1991-10-29 | |
| US07/783,890 US5253093A (en) | 1990-10-31 | 1991-10-29 | Row electrode driving circuit for a display apparatus |
| DE69116798T DE69116798T2 (de) | 1990-10-31 | 1991-10-31 | Zeilentreiberschaltung für ein Anzeigegerät |
| EP91310092A EP0484164B1 (en) | 1990-10-31 | 1991-10-31 | A row electrode driving circuit for a display apparatus |
| KR1019910019503A KR960008102B1 (ko) | 1990-10-31 | 1991-11-04 | 표시장치의 행전극 구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296164A JPH04168477A (ja) | 1990-10-31 | 1990-10-31 | 表示装置の行電極駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168477A true JPH04168477A (ja) | 1992-06-16 |
Family
ID=17829988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296164A Pending JPH04168477A (ja) | 1990-10-31 | 1990-10-31 | 表示装置の行電極駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5253093A (ja) |
| EP (1) | EP0484164B1 (ja) |
| JP (1) | JPH04168477A (ja) |
| KR (1) | KR960008102B1 (ja) |
| DE (1) | DE69116798T2 (ja) |
| TW (1) | TW211069B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0559321B1 (en) * | 1992-01-31 | 1997-07-09 | Canon Kabushiki Kaisha | Active matrix liquid crystal light valve with driver circuit |
| US5532712A (en) * | 1993-04-13 | 1996-07-02 | Kabushiki Kaisha Komatsu Seisakusho | Drive circuit for use with transmissive scattered liquid crystal display device |
| JP3059048B2 (ja) * | 1994-05-19 | 2000-07-04 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| JPH08106272A (ja) * | 1994-10-03 | 1996-04-23 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| US7050036B2 (en) | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
| TWI413986B (zh) * | 2009-07-01 | 2013-11-01 | Au Optronics Corp | 移位暫存器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54126497A (en) * | 1978-03-24 | 1979-10-01 | Sharp Corp | Dap-type liquid crystal display device |
| JPS58216289A (ja) * | 1982-06-10 | 1983-12-15 | シャープ株式会社 | 液晶表示装置駆動回路 |
| EP0106121B1 (en) * | 1982-09-20 | 1989-08-23 | Kabushiki Kaisha Toshiba | Video ram write control apparatus |
| JPS6132093A (ja) * | 1984-07-23 | 1986-02-14 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| ES2044845T3 (es) * | 1986-02-17 | 1994-01-16 | Canon Kk | Aparato excitador. |
| JPH061312B2 (ja) * | 1986-02-20 | 1994-01-05 | 富士写真フイルム株式会社 | 液晶駆動制御装置 |
| EP0275140B1 (en) * | 1987-01-09 | 1995-07-19 | Hitachi, Ltd. | Method and circuit for scanning capacitive loads |
| JPH0654421B2 (ja) * | 1987-12-07 | 1994-07-20 | シャープ株式会社 | マトリクス型液晶表示装置の列電極駆動回路 |
| JPH03198087A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 表示装置の列電極駆動回路 |
-
1990
- 1990-10-31 JP JP2296164A patent/JPH04168477A/ja active Pending
-
1991
- 1991-10-29 US US07/783,890 patent/US5253093A/en not_active Expired - Lifetime
- 1991-10-29 TW TW080108476A patent/TW211069B/zh active
- 1991-10-31 EP EP91310092A patent/EP0484164B1/en not_active Expired - Lifetime
- 1991-10-31 DE DE69116798T patent/DE69116798T2/de not_active Expired - Fee Related
- 1991-11-04 KR KR1019910019503A patent/KR960008102B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0484164B1 (en) | 1996-01-31 |
| US5253093A (en) | 1993-10-12 |
| TW211069B (ja) | 1993-08-11 |
| EP0484164A3 (en) | 1992-10-28 |
| KR960008102B1 (ko) | 1996-06-19 |
| KR920009212A (ko) | 1992-05-28 |
| DE69116798D1 (de) | 1996-03-14 |
| DE69116798T2 (de) | 1996-06-27 |
| EP0484164A2 (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172108A (en) | Multilevel image display method and system | |
| CA1203927A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
| JP2000339984A (ja) | シフトレジスタ、および、それを用いた画像表示装置 | |
| JPH01150197A (ja) | マトリクス型液晶表示装置の列電極駆動回路 | |
| JP3882678B2 (ja) | 表示装置 | |
| JPS59116790A (ja) | マトリクス型表示装置の駆動回路 | |
| JP3637898B2 (ja) | 表示駆動回路及びこれを備えた表示パネル | |
| US5166670A (en) | Column electrode driving circuit for a display apparatus | |
| US5432529A (en) | Output circuit for electronic display device driver | |
| JPH04168477A (ja) | 表示装置の行電極駆動回路 | |
| KR20040024915A (ko) | 액정표시장치 | |
| US5786800A (en) | Display device | |
| KR100873110B1 (ko) | 반도체 장치 및 액정 표시 패널 드라이버 장치 | |
| CN112530339B (zh) | 适合窄边框应用的显示面板与相关的扫描驱动电路 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JPH02127618A (ja) | 液晶表示回路 | |
| JPS6012581A (ja) | 表示装置 | |
| JPH01295228A (ja) | 液晶パネル駆動回路 | |
| JPH02235093A (ja) | 表示パネル用階調表示回路 | |
| JP3675071B2 (ja) | 液晶駆動装置 | |
| US6340969B1 (en) | Display adjustment device for personal computers and method of control thereof | |
| KR100800466B1 (ko) | 칩 사이즈의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버 | |
| TWI613632B (zh) | 閘極驅動電路 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| KR100188115B1 (ko) | 액정표시장치의 출력인에이블 신호 발생회로 |