JPS61156187A

JPS61156187A - アクティブマトリクス回路

Info

Publication number: JPS61156187A
Application number: JP59274831A
Authority: JP
Inventors: 裕司井上; 芳幸長田; 小俣　智司; 伸逸山下
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-12-28
Filing date: 1984-12-28
Publication date: 1986-07-15
Anticipated expiration: 2009-01-19
Also published as: JPH065478B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野Ｊ本発明はアクティブマトリクス回路基板の信号線の構成
に関するものである。

［従来の技術］及び［発明が解決しようとする問題点］アクティブマトリクス回路基板の代表的なものとして薄
膜トランジスタ（以下ＴＰＴと略す）をアナログスイッ
チング素子として用いた液晶表示装置が考えられる。こ
の液晶表示装置は近年、高密度化、大面積化が進み、そ
の信号線は２０００本近くにものぼっており、外部回路
との結線の問題と。

駆動用ＩＣの増大という問題が深刻化し１歩留り低下や
コスト高を招いている。

第７図は従来のアクティブマトリクス型液晶表示装置の
一例を示したものである０図中１は、表示部で、ＡＮＭ
は、画素駆動用ＴＰＴスイッチング素−／−，２は、信
号線駆動回路、３は走査線駆動回路である。４は、表示
部１と信号線駆動回路２との接続部である。

また、第８図は１表示部ｌの信号線５（１）〜Ｓ（Ｍ）
に与えるべく信号線駆動回路２でサンプルホールドされ
た映像信号と、走査線Ｇ（１）〜Ｇ（Ｎ）信号とのタイ
ミング図を表わすものである。走査線数×信号線をＮＸ
Ｍのマトリクスで構成した場合、接続部４はＭケ所ある
ことになる。密度に関しては、たとえば走査線数Ｎ　＝
　４８０本、アスペクト比３：４、画面サイズ対角７イ
ンチの液晶フルカラーテレビを考えた場合、信号線数Ｍ
　＝　１９２０、画面の横の長さｌは、１　＝　７　Ｘ　２５．４ｍｍＸ＋≠１４２ｍｍよって
信号線密度ｄはとなり１ｍｍ当り１３．５本の密度となる。

従来、この高密度且つ多数の信号線を外部の信号線駆動
回路２と接続するために実装の信頼性１歩留りの低下、
又、外部駆動用ＩＣの増大に伴うコスト高が問題となっ
た。また、これらＩＣを搭載するために基板サイズが大
きくなり、表示部に比べ外部回路部が大きいというアン
バランスも問題となっていた。

本発明は上記従来技術の問題点に鑑みなされたもので、
アクティブマトリクス回路基板の信号線の外部駆動回路
との接続数を減らし、実装の簡素化、歩留りの向上、実
装コストの低減を図るとともに、外部信号線駆動用ＩＣ
の個数の低減、前記外部駆動回路の小規模、コンパクト
化、それに伴うコストの低減を図ることを目的とするも
のである。

［問題点を解決するための手段］及び［作用］本発明は
、映像信号線をブロック毎に任意の本数に分割し、各ブ
ロック毎の信号線をスイッチング素子で共通化して映像
信号を制御するものである。すなわち、Ｍ本の映像信号
線を、ｍ本づつの共通化した映像信号線から成るｎブロ
ックから成るマトリクス回路で置き換えたものである。

このため従来に比べ信萼線の接続本数は著しく減少する
。

［実施例］第１図は本発明の実施例であり、第７図に示したＮＸＭ
画素毎にスイッチング素子を設けたＮＸＭアクティブマ
トリクス型液晶表示装置と同一基板上に破線で囲って示
したｎＸｍアクティブマトリクス回路５を設けた全体図
を表わす。第２図は第１図のｎＸｍアクティブマトリク
ス回路５の内部を表わし、図中６は、映像信号用アナロ
グスイッチングトランジスタ（以下Ａ、Ｓ、　）ランジ
スタと略す）、７は、映像信号サンプルホールド用コン
デンサーであり、５（１）〜Ｓ（ｍ）はＡ、Ｓ、　）ラ
ンジスタロへのラッチされた映像信号線、ｇ（１）〜ｇ
（ｎ）は、Ａ、Ｓ、　トランジスタ６のスイッチング用
信号線を示す。今、第７図におけるＭ本の信号線をｍ本
に共通化したマトリクス配線となる様にすると第２図の
５（ｊ）　〜Ｓ（ｍ）の信号線とｇ（１）　〜ｇ（ｎ）
の信号線とｎＸｍ個のＡ、Ｓ、　）ランジスタロ及びコ
ンデンサー７から成るマトリクス回路とすることができ
る。ただしｎは１以上の整数で、ｎ≧ｉ−である。

この時の映像性りと、第２図のＡ−Ｓ、　）ランジスタ
ロのトランジスタ及び、第１図の表示部ｌのトランジス
タとのタイミングは第３図の映像信号ラッチ回路を用い
ると第４図の関係となる。さらに詳しく見てみると、ま
ず第３図において、入力されたアナログ映像信号９がφ
１のタイミングで出力されると、シフトレジスタ８から
のパルスでトランジスタｌＯでサンプリングされ、コン
デンサ１１でホールドされ、さらにソースフォロウバッ
ファ１２でバッファリングされる。このＡ／Ｄ変換され
た映像信号がトランジスタ１３でφ２の同一タイミング
でラッチされて第１図あるいは第２図の５（１）〜Ｓ（
ｍ）へ入力される。このラッチタイミング等を各々ｔ、
、ｔ２−−とすると第４図で示す映像信号と５（１）〜
Ｓ（ｍ）の関係となる。第２図のＡ、Ｓ、　）ランジス
タロのトランジスタはｔｌ　　、ｔ２　−−ｔｎの各タ
イミングごとにΔｔ＝ｔ２−ｔ、＝ｔ３−ｊ２＝−−の
間ＯＮとなり各々の第３図より出力された映像信号をコ
ンデンサー７に保持する。モしてｔｎのタイミングでホ
ールドされた後映像信号　。

の水平帰線時間、と次のラッチタイミング時ｔｎ＋１の
間のｔＧの期間、第１図の表示部１のトランジスタスイ
ッチング信号線、すなわち画素走査線の１本がＯＮとな
り画素へＡ／Ｄ変換された映像信号が伝達される。

以上のことを走査線数くりかえすことで一画面分の映像
データが各画素へ伝達され一画面表示することとなる。

今、Ｎ　：　４８０．Ｍ　＝　１９２０にフレーム周波
数６０ＨｚのＮＴＣ９ＴＶ信号をｍ＝２４Ｏｎ＝８で表
示しようとすると１水平走査期間はＥ１３．５４ｓｅｃ
水平帰線時間は１１ＪＬｓｅｃであるから、Δｔ≦（１
３３，５−１１）　／８〜６．５８　ｐ−ｓｅｃ　ｔ　
Ｇ≦（１１＋１３．５８）　〜１７．５８　ＪＬｓｅｃ
となる。なおｇ（ｎ）がＯＮとなるタイミングとＧ（ｉ
）（ｉ番目の走査線の意味）がＯＮとなるタイミングを
同時とすることは実際上第３図より出力された（サンプ
ルホールドされた）映像信号を、第２図のＡ、Ｓ、　ト
ランジスタ６のトランジスタを介して直接画素へ伝達す
ることになるので問題はない、こうすることで画素用ス
イッチングトランジスタの充電時間を長くとることがで
きるので負荷を軽減することができ、コンパクトなトラ
ンジスタで済ますことができる。

この時、外部映像信号処理回路、第３図、と第１図ある
いは第２図の５（１）〜Ｓ（ｍ）との接続本数はｍ　＝
　２４０本であるので、信号線密度ｄはｄ”　’Ｅｒ＝
Ｔｒｒ”　’−”本／■とすることが可能となる。第５
図は、第１図又は第２図のスイッチング用信用線５（１
）〜Ｓ（ｍ）を低密度配置した場合の一例を示す、また
、第６図は５（１）〜Ｓ（朧）とｇ（１）〜ｇ（ｎ）の
別の低密度配置例である。この場合は信号線密度は。

２４０＋　８ｄニー、７−〜１．７５本／■ とやや密度は上がるもののわずかであり、接続本数低減
効果にほとんど影響しないのに対し、第３図の外部信号
処理部の１２のバッファを同一性能にそろえることがで
きるという利点がある。つまり第６図のｇ（１）〜ｇ（
ｎ）の５（１）〜５（ＩＩ）（７）？トリ２２回路基板
上での上下交差部からなる配線容量は同一となるため第
３図の回路からのデータ変動を一様に抑えることができ
るので画像のバラツキを抑えやすく設計できる。

なお、分割用スイッチングトランジスタは１画素用スイ
ッチングトランジスタと同一構成であり、データ保持用
コンデンサーも既知の技術でトランジスタ製造プロセス
内で設（することができ。

あるいは配線容量等を用いた場合には不要となるので、
同一基板上に設けられることは特に詳細に述べることも
なく明らかである。

又、本発明は、前述の画素毎のスイッチングトランジス
タを設けたアクティブマトリクス液晶素子に代えて、米
国特許第４３Ｂ７９２４号公報などに開示されたパッシ
ブマトリクス型強誘電性液晶素子を用いることができる
。この強誘電性液晶素子の信号線を、前述の方法でＴＰ
Ｔによりブロック化し、共通化することができる。この
際、強誘電性液晶としては、カイラルスメクティック液
相、特にそのＣ相、Ｈ相、！相、Ｊ相、Ｋ相、Ｃ相、Ｆ
相が適している。

［発明の効果］以上実施例から明らかなように、従来、１９２０本の信
号線を２４０本ないしは２４８本とすることができ、信
号線密度を１３．５本／履■から１．８９本７１■（８
７，５％減）ないしは１．７５本／ａｍ（８７，０％減
）と大きく抑えることができる。したがって、実装の簡
素化１歩留りの向上、外部信号処理用ＩＣ個数の低減等
、コスト的に有利となるばかりでなく、外部信号回路の
小規模化、コンパクト化、低コスト化も可能となる。

なお、説明ではアナログの映像信号を例としたが１本発
明は他の信号、例えばデジタル信号でも良く、限定され
るものではない。

【図面の簡単な説明】

第１図は１本発明のアクティブマトリクス（ＮＸＭ画素
）液晶表示装置の一実施例を示す説明図、第２図は１本
発明のｎＸｍマトリクス配線のＭ個のアクティブマトリ
クス配置の部分拡大図、第３図は、本発明によるｍ本の
信号線への映像信号出力回路図、第４図は、第１図ある
いは第２図へ第３の回路を用いた場合の映像信号と信号
線と本発明でＭ個配置されたスイッチング素子へのスイ
ッチング信号と画素走査信号とのタイミング図、第５図
は本発明を用いた低密度信号線配置図、第６図は、本発
明の別の実施例の低密度信号線配置図、第７図はＮＸＭ
アクイブマトリクス液晶表示装置第８図は信号線と走査
線のタイミング図である。ｌ・・・表示部、２・・・信号線駆動回路、３・・・走
査線駆動回路、４・・・接続部、５・・・ｎＸｍアクテ
ィブマトリクス回路。６・・・Ａ、Ｓ、　トランジスタ、７・・・コンデンサ
ー。８・・・シフトレジスタ、９・・・アナログ映像信号、
ｔｏ、１３・・・トランジスタ、１１・・・コンデンサ
、１２・・・ソースフォロウバッファ、１４・・・画素用スイッチングトランジスタ、５（１）
〜Ｓ（Ｍ）・・・信号線、Ｇ（１）〜Ｇ（Ｎ）・・・走
査線、５（１）〜Ｓ（ｍ）・・・映像信号線。ｇ（１）〜ｇ（ｎ）・・・スイッチング用信号線。

Claims

【特許請求の範囲】１）信号線を、ブロック毎に分割し、各ブロック毎の信
号線を、スイッチング素子で共通化したことを特徴とす
るアクティブマトリクス回路基板。２）前記各ブロック毎のスイッチング素子で信号をサン
プルホールドする特許請求の範囲第１項記載のアクティ
ブマトリクス回路基板。３）上記スイッチング素子をアクティブマトリクス回路
基板と画素毎のスイッチング素子とを同一基板上に一体
形成することを特徴とする特許請求の範囲第１項記載の
アクティブマトリクス回路基板。