JPS58203486A - デイスプレイパネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディスプレイパネル、特に透明電極と液晶の組
合せを用いたディスプレイパネルに関するものである。

従来表示デバイスとして用いられて来たのは、主として
ＣＲＴすなわちブラウン管であった。

ＣＲＴに代る表示デバイスとして薄型表示素子あるいは
壁かけＴＶを実現しようとする試みは数多くなされてい
るが、いまだに決定版は出現していない。近年液晶素子
の進展は目ざましいものがあり、液晶ＴＶに対する夢が
ふくらみつつあるが、今−歩の所で実用の域に達してい
ない。

表示デバイスにおける課題は面積を大きくとる必要があ
ることと画素数の増大にともない引き出し端子数が多く
なる点に集約される。ディスプレイとしては比較的小面
積で、比較的画素数の少ない表示素子においても数百本
から千木程度の端子数を必要とするのが現状である。第
１図は従来のマトリクス駆動方法を３Ｘ４画素のマトリ
クスで模式的に示したものである。１は液晶セル、２は
スイッチ素子、３は下部電極板積選択線、４は下部電極
板縦選択線、５はアースを示している。この方式では各
画素にスイッチが付属しておシ、これによシ一つの画素
を選択的にアドレスするととができる。このスイッチと
して用いられるのはＴＰＴやｆｖｌＯ８Ｉｉ’ＥＴが一
般的であるが、２端子素子である整流性ダイオードやバ
リスタを用いることも試みられている。

スイッチ素子としてＭＯＳＦＥＴを用いる場合はシリコ
ンＩＣを用いるわけであるが走査回路としてのシフトレ
ジスタも、ＦＥＴとともに同一シリコン基板上に通常の
ＩＣプロセスによって作りつけることが可能であり好都
合である。しかしながらシリコン基板の大きさが３″〜
４”であることを考慮すると１ウエハー、１素子多くて
も数素子程度の生産性しか有さないことに々す、歩留り
等を考慮するとコスト高となるのは避けがたい。シリコ
ン基板を用いた場合には液晶に対する制約条件が１つ増
し反射型の液晶を用いなければならない。ＤＳ方式の液
晶がその一例であるが、負の誘電率異方性を持つネマチ
ック！晶を用いた液晶分子の電極面初期配向は垂直にす
る。液晶は透明状態になるので表示電極を鏡面にしてお
くと外部光は全反射し、反射方向以外から眺めるとパネ
ルは暗く見える。液晶をはδむ電極間に電圧を印加する
と内部に電流が流れ液晶分子に擾乱が起シ白濁して見え
る。

第１図のスイッチ素子としてＴＰＴ（薄膜トランジスタ
）を用いることも出来る。この場合はＴＰＴをガラス上
に形成すれば液晶には透過型のものを吠うことも出来る
。ＴＮ方式の液晶は透過型で二枚の透明電極間に正の誘
電率異方性を持ったネマチック液晶分子を９０°ツウイ
スト（Ｉｗｉｓｔ）状に配列し、その外側に二枚の偏光
板を平行または直交してつける。二枚の偏光板を平行に
したとき通常光は液晶を通過せず暗く見える。しかし液
晶に電界を印加すると液晶分子は電極に垂直に配列を変
え偏光光が通過するようになり明るく見える。

ＴＦ’Ｔを１史う場合大面積化に関しての問題点と端子
数の多さが浮び上ってくる。画素数の比較的１：１１： 少ないｌ００ＸＩＯ”Ｏの場合でも２００個以上、ＴＶ
にマツチする程度の５００Ｘ４００画累では１．０００
本近い端子数を引き出すことが必要になり大いに問題で
あった。さらにＴＰＴは大面積化に際しても均一性の観
点から問題を残している。

本発明の目的は大面積が可能で、端子数の少ないディス
プレイパネルを提供することにある。画素数が１，００
０Ｘ１，０００本程度に増大しても比較的端子数の増大
が少なく、かつディスプレイ媒体の種類によらず適用可
能で透過型でも反射型でも１史うことか出来る。

本発明の主旨はディスプレイ媒体をはさむ電極板をそれ
ぞ些複数個に分割した電極から構成し、それぞれの電極
に付随したスイッチ素子を電極板上に配置することによ
り、多重のマトリクス駆動を可能にし、パネルから引き
出す端子数を極めて少なくするものである。−例をあげ
るならば２５６Ｘ２５６画素のパネルを２５６Ｘ２５６
＝１６’に分解し、１６Ｘ４＝６４個の端子で駆動する
。

いわば４重マトリクス方式をとることにより従来方式で
は５１２以上の端子を必要としたものを６４に低減する
ことができる。

本パネルは液晶に適用することを主たる目的とするもの
であるが、ディスプレイ媒体は別の媒体たとえばＥＣＤ
　（エレクトロクロミック素子）のようなものにも適用
でき応用範囲の広いものである。

以下、本発明を実施例により詳細に説明する。

第２図、第３図は本発明の一実施例を示したものである
。第２図はＴＮ型液晶を間にはさむ二枚の電極板の概略
図を示したもので、上部電極板の電極構成を第３図に示
した。第３図において２はスイッチ素子、８は上部電極
板単位電極、６は上部電極板、１１は上部電極板積選択
線、１２は上部電極板縦選択線、１４は外部スイッチで
ある。

第３図において行および列にパルスを与えることによシ
、特定の電極（図の例ではＥ１１電極）に電圧Ｖを与え
ることができる。この方式によってまず第２図の下部電
極板７に設けられた端子線３および端子線４を用いて一
つの上部電極を選択する。

ついで上部電極板に設けられた端子線１１および１２を
用いて、下部電極を選択し該上部電極単位の中に含まれ
る画素をアドレスする。第２図の例では上部電極単位中
に含まれる画素の数は４×４＝１６である。この走査が
終ると、つぎの上部電極を選択し、再度１１および１２
によシ画素電極を選択する。このような方法によって全
画素を選択し各画素に信号電圧を印加することができる
。

つぎのフィールドでは信号電圧を逆転し、液晶にかかる
電位を反転し液晶の寿命を長くするようにで作製したＦ
’ＥＴを用いた。ＰＥＴの断面図を第４図に示した。ガ
ラス基板６又は７上にまずＣｒのゲート電極１５を形成
し、この上にＳｉ、Ｎ、絶縁膜１９、アンドープの非晶
質シリコン１８、燐ドープのｎ型非晶質シリコン膜１６
を順次形成した後、アイランド領域を除いて非晶質シリ
コン膜を除去する。非晶質シリコン膜の作製はモノシラ
ンガスを用いたグロー放電Ｃｖ、ｐ法により行った。

ついでソース、ドレイン用ｋｔ電極２０．２１を蒸着に
て形成し、この電極をマスクとしてドープした非晶質シ
リコン膜１６を除去した。このようにして作製したＦＥ
Ｔは、ドレーン電圧がＩＯＶのとき、ゲート電圧のＩＯ
Ｖスイングにより１０５のＯＮ、ＯＦＦ比を得ることが
できた。このＰＥＴを用いてＴＮ型液晶セルに時系列的
に電圧を印加し８Ｘ８画素の表示を行うことができた。

この場合ガラス板上の画素電極は二つの電極板ともスパ
ッタテ形成しｆ　：［ＴＱ　（■ｎｄｉｕｍ　’ｌ’ｉ
ｎ　Ｑｘｉｄｅ　）透明電極を用い、ＴＮ型液晶セルを
透過モードで動作させることを可能にした。なおＦ’　
Ｅ　Ｔとして働（ａ−８ｉＨＨ膜は光を吸収するが、ａ
−８ｉの占める領域は場所的に限られており、液晶表示
に対する影響は少ない。

・電極板の間には液晶が存在し、これが容量を形成して
信号電荷を保持しディスプレイを可能にする。液晶のＲ
とＣの時定数は５０ｍ５であった。

本実施例における取り出し端子数は１２本である。　　
　　　　　、。

実施例２　　　　゛ 第５図は本発明の別の実施例を示したもので、８×８画
素ディスプレイパネルの全体構成図である。破線内がデ
ィスプレイパネル、を示したものでＱ＋ｔ　　Ｑｓａは
下部パネル上に配置されたＦＥＴアレ＋　ｑｌｌ　　Ｑ
２ｔは上部パネル上に配置されたＦ’ＥＴで、いずれも
非晶質水素化シリコンを半導体として用いた。非晶質シ
リコンは高純度ポリシリコンをターゲットとして用いる
几Ｆ　（１３，５６ＭＨ２）スパッタ法によって作製し
た。なお、１は液晶セル、２はスイッチ素子、３は下部
電極板積選択線、４は下部電極板縦選択線、１１，１２
．１４は実施例１で説明したものと同様である。２２は
蓄積容量、２４はディスプレイ・パネルを示している。

第６図は本パネルの下部電極部の構成断面図を示したも
のである。第６図のＡ部は蓄積スイッチ用ＦＥＴ部、Ｂ
部は画像スイッチ用Ｆ’ＥＴ部を示している。電極２７
と電極２８は対向して設けられており第５図の容量２２
を形成している。これはここで用いたＤＳ型液晶セル２
３のＣＲ時定数を増大するために配置したもので、これ
により時定数は１００ｍ５に増大しよシ明るい表示が可
能になった。これらの容量形成用電極は第５図に示（９
） したように液晶と並列に接続する形式にする必要があり
、このためのスイッチが別途下部電極板上に必要となる
。このスイッチは上部電極板上のスイッチ群（ＩＢと同
様の構成をとシ、下部電極板上に電極２８に接続したＰ
ＥＴとして第６図に示したように配置され、外部にてｑ
目と接続されて第５図に示したような蓄積容量を組込ん
だ構成を可能にしている。すなわち第６図において左側
のＦＥＴは電極２８に接続した蓄積容量スイッチ用Ｆ’
ＥＴでアリ、右側のＦＥＴは電極２７に接続した液晶ス
イッチ用ＦＥＴである。

蓄積容量スイッチ用ＦＥＴはゲート１５に電圧を印加す
ることによシソース２０、ドノーン２１間電流を制御し
スイッチ動作を行う。液晶スイッチ用ＦＥＴは同様に液
晶画素にかかる電圧をスイッチする。ａ　−Ｓ　Ｉの加
工はホトリソグラフィによりＣＦ４　ドライエッチで行
った。

本実施例においては上部電極板電極も下部電極板電極も
透明電極のＩＴＯを用い、ＴＮ型液晶を用いた。しかし
透明形液晶に限らず、反射型液晶（１０） を用いることも勿論可能である。このためには下部電極
板の電極をＩＴＯに替えて反射金属板にするだけでよい
。ゲート材料と同じ金属（たとえばＣｒ等）を用いれば
、ゲート電極作製時に同時に作ることが出来、プロセス
が簡略化される。これは下部電極板の下部（基板に近い
）電極すなわち容量形成用電極２８に限らず、下部電極
板の上部電極２７を反射型金属電極で構成することもで
きる。

実施例３ 第７図はＣｃ１８ｅを用いたＴＰＴをスイッチとして用
いた例を示したものである。ＣｄＳｅ２９は蒸着によっ
て形成したもので多結晶形態を有するものである。電極
はソース２０、ドレイン２１、ゲート電極１５ともＡｔ
を用いた。ゲートに加える電圧を変えることにより、ソ
ース、ドレーン間の電流すなわち薄膜２９を流れる電流
を制御する。

ソース電極はコンタクトホールを通してディスプレイ材
料とコンタクトをとる。前記実施例同様二枚の電極板上
にＴＰＴを形成し、この電極板間に（１１） エレクトロクロミック材料のＷＯ２を導入してディスプ
レイパネルを作り６４Ｘ６４画素の鮮明な画像表示を行
うことができた。このとき同電極板上に走査用のＩＣを
電極板当９１ケＣＣＢにてボンディングした。ボンディ
ング端子数すなわちパネルから引き出された端子数は３
２個である。

ＩＣ当り１６ケである。

本実施例においてはＣａ５ｅのＴＰＴを用いたが、材料
としてはこれに限らず’ｐｅ、　　■ｎＳｂ。

Ｓｅ、多結晶シリコン等を用いることができ、同様な効
果が得られることは無論である。

実施例４ 第８図は本発明のもう一つの実施例を示したもので、Ｔ
Ｎ型液晶の各画素２３毎に２ケのＰＥＴが付属している
。上部電極板上に設置された′ＦＥＴ２５と、下部電極
板上に設置されたＦＥＴ２が２ケのす属Ｆ・Ｅ、Ｔであ
る。Ｆ’ＥＴ２５はゲート線３と垂直信号線′ｊによシ
アドレスされ、Ｆ　Ｅ　Ｔ　２はゲート線３３と垂直線
３４によジブロック単位でアドレスされる。これによシ
各画素の選択は完（１２） 全に行われ、他画素からの影響はなくなる。ＴＮ型液晶
の比抵抗は高く、放電時定数は４０ｍ５と充分長いので
蓄積容量を特に設ける必要はない。

またＴＮ型を１史用するため電極板上の画素電極は透明
電極を用いている。

ＦＥＴはグロー放ｔｃＶＤ法によって製作した非晶質水
素化シリコン＜ａ−８ｉ：Ｈ）を用いた。

以上の実施例においては画素数の比較的少ないディスプ
レイパネルの説明を行ったが、本発明が効果的となるも
のはもつと画素数の多い場合すなわち少なくともｌｏＸ
ＩＯ以上の場合であり、とくに効果的なのは１００Ｘ１
００以上の画素といった場合すなわち１電極板当シの分
離電極数が１００をこえる場合である。

以上述べたように本発明によれば、従来のフラットパネ
ルディスプレイの実用化に際して大きな障害となってい
た、引き出し端子数を著るしく低減することが出来、デ
ィスプレイパネルの簡略化、経済性の点で大きな効果を
有するものである。

さらに具体的に述べるならば、実施例１に述べ（１３） た方法で画素数が２２ＭＸ２２Ｍのパネルにおいて必要
な端子数は２Ｍ×４にすることができる。勿論多少異な
る組合せが可能であシ、また画素数は必ずしも２ｉＭで
表わしうる訳ではないが効果を説明するにはこれで十分
である。たとえばＭ＝４の場合、すなわち２５６Ｘ２５
６画素の場合に必要な端子数は本発明によれば２’Ｘ４
＝６４ケとなる。

従来の方式によれば端子数は２５６Ｘ２＝５１２であっ
たので、１／８に低減される。

またＭ＝５すなわち１０２４Ｘ１０２４ｉｉ！ｉｉ素の
場合、従来方法では少なくとも２０４８端子必要であっ
たものが２’Ｘ４＝１２８となシ、実に１／１６に低減
される。一般に画素数が多い程低減の度合いは大きく、
２２Ｍ　Ｘ　２２Ｍの場合には２ト１分の１に低減する
ことが可能である。

実施例においてはＦＥＴ、ＴＰＴを主として説明したが
、スイッチング素子はこれらに限るわけではなく、ダイ
オードやバリスタ等の２端子素子その他のスイッチ素子
によ多構成することも可能である。

（１４） さらに両パネルとも同一構成のパネルを実施例において
説明したが、これに限るわけではなく、１方のパネルは
ガラス基板、もう１つの基板はシリコンウェーハ全開い
ることも可能である。この場合シリコン上にはＭＯＳＦ
ＥＴを内蔵したＬＳＩを用いることは従来と同様に考え
てよい。その他の組會せも可能であることは盲を俟たな
い。

【図面の簡単な説明】

第１図は従来のマトリクス駆動のディスプレイの パネル模式図、第２図は本発明の実施例の電極板へ 構成を示す斜視図、第３図は上部電極板の電極構成を示
す図、第４図はスイッチを構成するａ−Ｂｉ二Ｉ］を用
いたＦＥＴの断面図、−第５図は本発明の別の実施例を
示した全体の、構成図、第６図は１部電極板画素部の断
面図を示し、第７図は一実施例に用いた薄膜トランジス
タの断兜構造を示したものであり、第８図は本発明のも
′シ一つの実施例を示す全体構成図である。 １・・・液晶セル、２・・・スイッチ素子、３・・・下
部電極板積選択線、４・・・下部電極板縦選択線、５・
・・アー（１５） ス、６・・・上部電極板、７・・・下部電極板、８・・
・上部電極板単位電極、１１・・・上部電極板単位電極
、１２・・・上部電極板単位電極、１３．１４・・・外
部スイッチ、１５・・・ゲート、１６・・・ｎ型ａ　−
ｓｉ　：　Ｈ層、１８　”’　ａ　　Ｓ　’　：）−Ｉ
の１層、１９・・・５１３Ｎ４絶縁層、２０・・・ソー
ス電極、２１・・・ドレーン電極、２２・・・祇積容量
、２６・・・５１０２絶縁膜、２７・・・ＩＴＯ電極、
２８・・・蓄積容量用ＩＴＯ電極、２９・・・多結晶Ｃ
ｄＳｅ、２５・・・上部電極板スイッチ素子、２４・・
・ディスプレイパネル。 代理人　弁理士　薄田利幸 （１６） 開　１　図 頒　２　図 ＹＪ　３　口 几 ＼ 乙 冗　４−　図 ≧　（７） ＶＪ　ｓ　図 Ｙ　乙　図 °′２１ い ｙ　７　図 １り

Claims (1)

1. 【特許請求の範囲】 １、対向する二枚の電極板と該電極板の間に配置された
   ディスプレイ用媒体からなるディスプレイパネルにおい
   て、該二枚の電極板がそれぞれ複数個の分離された電極
   と該分離電極に付随するスイッチング素子を有し、かつ
   該二枚の電極板の少なくとも一方の電極板の電極が透明
   電極であることを特徴とするディスプレイパネル。 ２　該ディスプレイ媒体が液晶であることを特徴とする
   第１項記載のディスプレイパネル。 ３、該分離電極に付随する該スイッチング素子が、非晶
   質水素化シリコンを用い＆ＦＥＴであることを特徴とす
   る特許請求の範囲第１項記載のディスプレイパネル。