JPS5983198A - アクテイブマトリクス型液晶表示装置の駆動回路 - Google Patents
アクテイブマトリクス型液晶表示装置の駆動回路Info
- Publication number
- JPS5983198A JPS5983198A JP19381582A JP19381582A JPS5983198A JP S5983198 A JPS5983198 A JP S5983198A JP 19381582 A JP19381582 A JP 19381582A JP 19381582 A JP19381582 A JP 19381582A JP S5983198 A JPS5983198 A JP S5983198A
- Authority
- JP
- Japan
- Prior art keywords
- drive circuit
- liquid crystal
- active matrix
- crystal display
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアクティブマトリクス型液晶表示装置特にアク
ティブマトリクス型液晶画像表示装置の駆動回路に関す
る。
ティブマトリクス型液晶画像表示装置の駆動回路に関す
る。
アクティブマトリクス型液晶表示装置は、複数本のゲー
ト線、該ゲート線と直交する複数本のデータ線及びゲー
ト線とデータ線との各交点付近に形成これた複数個のＭ
ＯＳ）ランジスタより成るアクティブマトリクス基板と
、該アクティブマトリクス基板に対向する共通電極との
間に液晶を介設して成るものである。アクティブマトリ
クス基板としては、単結晶シリコン基板上にＭＯＳ）ラ
ンジスタアレイを形成したもの、あるいは透明基板上に
薄膜ＭＯ８）ランジスタアレイを形成したもの等があり
、前記アクティブマトリクス基板を用いたアクティブマ
トリクス型液晶表示装置、特にアクティブマトリクス型
液晶画像表示装置を製作する試みが、近年盛んに行われ
ている。
ト線、該ゲート線と直交する複数本のデータ線及びゲー
ト線とデータ線との各交点付近に形成これた複数個のＭ
ＯＳ）ランジスタより成るアクティブマトリクス基板と
、該アクティブマトリクス基板に対向する共通電極との
間に液晶を介設して成るものである。アクティブマトリ
クス基板としては、単結晶シリコン基板上にＭＯＳ）ラ
ンジスタアレイを形成したもの、あるいは透明基板上に
薄膜ＭＯ８）ランジスタアレイを形成したもの等があり
、前記アクティブマトリクス基板を用いたアクティブマ
トリクス型液晶表示装置、特にアクティブマトリクス型
液晶画像表示装置を製作する試みが、近年盛んに行われ
ている。
前記複数のゲート線はゲート側駆動回路に接続され、前
記複数のデータ線はデータ側駆動回路忙接続されている
。従来、データ線の配線をアルミニウムもしくはアルミ
ニウム合金のような、比抵抗の小さい材料で行う場合は
、データ線充放電の時定数が小ζいため、データ側駆動
回路に容量を付加する必要はなかった。
記複数のデータ線はデータ側駆動回路忙接続されている
。従来、データ線の配線をアルミニウムもしくはアルミ
ニウム合金のような、比抵抗の小さい材料で行う場合は
、データ線充放電の時定数が小ζいため、データ側駆動
回路に容量を付加する必要はなかった。
第１図にその例を示す。同図において１０１はゲート線
、データ線及び画素アレイによって構成されるアクティ
ブマトリクス型液晶表示装置で、１ｏ２１０５、 １０
４等はゲート線、１０５． ＩＣ１６，１０７等はデ
ータ線、 １１１． １１２． １１３等は画素であ
る１、また、Ｎ４ｉ−ｔシフトレジスタから成るゲート
側駆動回路、１２１． １２２． １２３． １２４．
１２５等はアナログスイッチ、１２６けデータ線に印
加源れるビデオ信号の入力端子、１３１け前記アナログ
スイッチの開閉を制御するシフトレジスタであり、前記
アナｅ＋ クスイッチ群１２１乃至１２５等とシフトレ
ジスタ１６１とＫよってデータ側駆動回路が構成されて
いる。アナログスイッチ１２１乃至１２５等は、ビデオ
信号をサンプルホールドする働きをしておす、一つのア
ナログスイッチが導通する時間は最大１μｓｅｃ稈度に
制限される。
、データ線及び画素アレイによって構成されるアクティ
ブマトリクス型液晶表示装置で、１ｏ２１０５、 １０
４等はゲート線、１０５． ＩＣ１６，１０７等はデ
ータ線、 １１１． １１２． １１３等は画素であ
る１、また、Ｎ４ｉ−ｔシフトレジスタから成るゲート
側駆動回路、１２１． １２２． １２３． １２４．
１２５等はアナログスイッチ、１２６けデータ線に印
加源れるビデオ信号の入力端子、１３１け前記アナログ
スイッチの開閉を制御するシフトレジスタであり、前記
アナｅ＋ クスイッチ群１２１乃至１２５等とシフトレ
ジスタ１６１とＫよってデータ側駆動回路が構成されて
いる。アナログスイッチ１２１乃至１２５等は、ビデオ
信号をサンプルホールドする働きをしておす、一つのア
ナログスイッチが導通する時間は最大１μｓｅｃ稈度に
制限される。
第２図は一画素を示したものである。同市において２０
１ Ｖｉ液晶、２０２はＭＯＳ）ランジスタ、２ｏ６は
ゲート、線、２ｏ４はデータ線である。
１ Ｖｉ液晶、２０２はＭＯＳ）ランジスタ、２ｏ６は
ゲート、線、２ｏ４はデータ線である。
ところで、データ線の比抵抗が大きくなると、データ線
に電荷を充放電する時の時定数も大きくなる。このため
、第１図のような駆動回路で比抵抗の大きなデータ線を
駆動しようとすると、アナログスイッチの導通時間内に
データ線が完全には充放電はれないため、画倫表示が非
常に困難となる。例えば、データ線における電圧降下が
著しいため、第２図における液晶２０１の電極間の電位
差も小さくなり、黒色に見える筈のものが白っほい灰色
忙見えたりする。
に電荷を充放電する時の時定数も大きくなる。このため
、第１図のような駆動回路で比抵抗の大きなデータ線を
駆動しようとすると、アナログスイッチの導通時間内に
データ線が完全には充放電はれないため、画倫表示が非
常に困難となる。例えば、データ線における電圧降下が
著しいため、第２図における液晶２０１の電極間の電位
差も小さくなり、黒色に見える筈のものが白っほい灰色
忙見えたりする。
その場合考えられるのは、各々のアナログスイッチ１２
１乃至１２５等の直後に容量を付加し、アナログスイッ
チが開いた稜も該容量の放電によりデータ線の充電を行
い、電圧降下を防ぐ事である。
１乃至１２５等の直後に容量を付加し、アナログスイッ
チが開いた稜も該容量の放電によりデータ線の充電を行
い、電圧降下を防ぐ事である。
しかし各々のデータ線に容量を付加した場合、データ線
の本数と同数の容量が必要となるため、データ側駆動回
路の素子数が増大する。素子数の増大したデータ側駆動
回路を集積回路にした場合、該集積回路の面積が大幅に
増大する。液晶表示装置の主な用途は、小型で低消費電
力の電子機器への適用であるため、前述の駆動回路の素
子数増大、即ち集積回路面積の大幅な増大は致命的な欠
点となる。実際、容量の１個あたりの面積な０．０７
ｍｙｉとすると、１００個あるＷ１合、容量群の面積だ
けで７朋２となってしまい、集積回路製作費の面から見
ても、実用には適さない。また、轟然のことながら前述
の小型化も満足しない。
の本数と同数の容量が必要となるため、データ側駆動回
路の素子数が増大する。素子数の増大したデータ側駆動
回路を集積回路にした場合、該集積回路の面積が大幅に
増大する。液晶表示装置の主な用途は、小型で低消費電
力の電子機器への適用であるため、前述の駆動回路の素
子数増大、即ち集積回路面積の大幅な増大は致命的な欠
点となる。実際、容量の１個あたりの面積な０．０７
ｍｙｉとすると、１００個あるＷ１合、容量群の面積だ
けで７朋２となってしまい、集積回路製作費の面から見
ても、実用には適さない。また、轟然のことながら前述
の小型化も満足しない。
本発明の目的は、データ側駆動回路に付加した容量を効
率的に化１用することにより、少ない素子数の駆動回路
で、比抵抗の高いデータ線の駆動を可能とし、小型で住
能の優れたアクティブマ） ＩＪクス型液晶表示装置の
駆動回路を実現することにある。
率的に化１用することにより、少ない素子数の駆動回路
で、比抵抗の高いデータ線の駆動を可能とし、小型で住
能の優れたアクティブマ） ＩＪクス型液晶表示装置の
駆動回路を実現することにある。
本発明の要旨は、比抵抗の高い材料例えば、Ｐ型もしく
はＮ ｇＪの拡散層、ＴＴＯ等の透明導電膜層、シリコ
ン薄膜層等）で形成ｔｈたデータ線を駆動するため、付
加した容量の前後段端子を適切なりロック信号で切り換
えることにより、容量を時分割多量使用して、−個の合
邦で複数本のブタ紳の駆動を行うようにした点にある。
はＮ ｇＪの拡散層、ＴＴＯ等の透明導電膜層、シリコ
ン薄膜層等）で形成ｔｈたデータ線を駆動するため、付
加した容量の前後段端子を適切なりロック信号で切り換
えることにより、容量を時分割多量使用して、−個の合
邦で複数本のブタ紳の駆動を行うようにした点にある。
以下、実施例に基づいて本発明の詳細な説明する。
第３図に本発明の実施例を示し、第４図に第３図の駆動
回路の各部の印加波形を示す。第３図はデータ側駆動回
路において、容量４個ですべてのデータ線を駆動してい
る例で、３００けゲート線データ線及び画素アレイによ
って構成きれるアクティブマ）ＩＪクス型液晶表示装置
で、３０１乃至３０６はゲート線、３０７乃示３１ａＶ
ｉ比抵抗がアルミニウムより高い材料（例えば、拡散層
、透明導電膜、シリコン薄膜等）で形成これたデータ線
、５１９乃至３２３等は第２図に示した画素、３３１
ｔ／ｉシフトレジスタより成るゲート側駆動回路、３３
２けアナログスイッチ３４１乃至５５２の１１１閉を制
御するシフトレジスタ、３３３ Ｂアナログスイッチ３
８１乃至３８４の開閉を制御するシフトレジスタ、６６
４乃至３５７は付加した容量、６３８はデータ線に印加
これるビデオ信号の入力端子、６６１乃至３７２はシフ
トレジスタ３６２の出力端子、３９１．乃至６９４はシ
フトレジスタ３３３の出力端子である。３３２乃至３９
４で、データ側駆動回路が構成されている。第４図で４
０１４０２、 ４０３． ４０４はそれぞれシフトレジ
スタ′５３３の各出力端子３９１． ３９２． ３９５
． ３９４の出力信号を示しており、４０５． ４０６
． ４０７． ４０８． ４０９゜４１０、 ＩＮｌ
、 ４１２はそれぞれシフトレジスタ３３２の各出力
端子３６１． ３６２． ３６３． ３６４． ３６５
，３６６３６７、 ５６８ の出力信号を示している
。出カイμ号がハイのときアナログスイッチは導通し、
出力信号がローのときアナログスイッチは非導通となる
ようになっている。入力端子６３８から入ってきたビデ
オ信号は、第４図のｔｌ乃至ｔ２の時間にアナログスイ
ッチ６８１によってサンプリングされ、容量３３４を充
電し、ｔ２以後の時間も３３４の放電によりデータ線５
０７を駆動する。時刻ｔ、になると、出力端子３６１の
出力信号４０５がローとなり、アナログスイッチ３４ｉ
Ｉｄ非導通となり、容量３３４によるデータ線５０７
の駆動は終了する。と同時に出力端子３９１及び３６５
の出力信号４０１及び４０９がハイになり、アナログス
イッチ３８１及び３４５が導通する。
回路の各部の印加波形を示す。第３図はデータ側駆動回
路において、容量４個ですべてのデータ線を駆動してい
る例で、３００けゲート線データ線及び画素アレイによ
って構成きれるアクティブマ）ＩＪクス型液晶表示装置
で、３０１乃至３０６はゲート線、３０７乃示３１ａＶ
ｉ比抵抗がアルミニウムより高い材料（例えば、拡散層
、透明導電膜、シリコン薄膜等）で形成これたデータ線
、５１９乃至３２３等は第２図に示した画素、３３１
ｔ／ｉシフトレジスタより成るゲート側駆動回路、３３
２けアナログスイッチ３４１乃至５５２の１１１閉を制
御するシフトレジスタ、３３３ Ｂアナログスイッチ３
８１乃至３８４の開閉を制御するシフトレジスタ、６６
４乃至３５７は付加した容量、６３８はデータ線に印加
これるビデオ信号の入力端子、６６１乃至３７２はシフ
トレジスタ３６２の出力端子、３９１．乃至６９４はシ
フトレジスタ３３３の出力端子である。３３２乃至３９
４で、データ側駆動回路が構成されている。第４図で４
０１４０２、 ４０３． ４０４はそれぞれシフトレジ
スタ′５３３の各出力端子３９１． ３９２． ３９５
． ３９４の出力信号を示しており、４０５． ４０６
． ４０７． ４０８． ４０９゜４１０、 ＩＮｌ
、 ４１２はそれぞれシフトレジスタ３３２の各出力
端子３６１． ３６２． ３６３． ３６４． ３６５
，３６６３６７、 ５６８ の出力信号を示している
。出カイμ号がハイのときアナログスイッチは導通し、
出力信号がローのときアナログスイッチは非導通となる
ようになっている。入力端子６３８から入ってきたビデ
オ信号は、第４図のｔｌ乃至ｔ２の時間にアナログスイ
ッチ６８１によってサンプリングされ、容量３３４を充
電し、ｔ２以後の時間も３３４の放電によりデータ線５
０７を駆動する。時刻ｔ、になると、出力端子３６１の
出力信号４０５がローとなり、アナログスイッチ３４ｉ
Ｉｄ非導通となり、容量３３４によるデータ線５０７
の駆動は終了する。と同時に出力端子３９１及び３６５
の出力信号４０１及び４０９がハイになり、アナログス
イッチ３８１及び３４５が導通する。
ｔ３乃至ｔ４の時間にアナログスイッチ３８１によって
サンプリングされたビデオ信号は容量６３４を充電し、
アナログスイッチ３４５が導通するｔａ乃至ｔ５の時間
にデータ線３１１を駆動する。
サンプリングされたビデオ信号は容量６３４を充電し、
アナログスイッチ３４５が導通するｔａ乃至ｔ５の時間
にデータ線３１１を駆動する。
以上述べたごとき動作の１・υ返しによって、容量３３
４はデータ線３０７． ３１１・・・・・・・・・・を
、容量６３５はデータ線３０８． ３１２．・・・−・
・・・・・・・を、容量３３６はデータ 線３０？、ろ
１６・・・・・・・・・・を、容ｔ６３７はデータ線３
１０、 ３１４・・・・・・・・・・・・をそれぞれ駆
動する。第４図より、容量４個を用いることにより、一
本のデータ線を駆動している時間は、容量を全く用いな
い場合の４倍となることがわかる。付加する容量の個数
を増やせば、一本のデータ線を駆動する時間が増加する
反面、必然的にデータ側駆動回路の集積回路の面積も増
加する。従って付加合計の個数を一本のデータ線に電荷
を充放電するのに要する時間の大小に応じて適切に定め
ることによって、最も容量が効率よく利用でき、高性能
で小型のデータ側駆動回路の集積回路が実ザされる。該
データ側駆動回路を用いると、データ線に比抵抗の大き
い坐料を使っても、データ線を駆動する時間が充分あり
、またデータ線における電圧降下も少なくなり、アクテ
ィブマトリクス型液晶表示装置の表示性能が著しく向上
する、実際、第３図において容所易４乃至３３７を４０
ＰＦ 、 アナログスイッチ３３８１乃至５８４に
よるビデオ信号のサンプリング時間を１μｓｅｃ、デー
タ線のシート抵抗を１００Ωとすると、データ線が充放
電を繰り返し、データ線の末端まで信号が伝わる時間は
３４μｓｅｃ程度、データ線における電圧降下の割合は
１０チ程度となり、充分実用に耐え得るばかりか、非常
に高性能なものになった。
４はデータ線３０７． ３１１・・・・・・・・・・を
、容量６３５はデータ線３０８． ３１２．・・・−・
・・・・・・・を、容量３３６はデータ 線３０？、ろ
１６・・・・・・・・・・を、容ｔ６３７はデータ線３
１０、 ３１４・・・・・・・・・・・・をそれぞれ駆
動する。第４図より、容量４個を用いることにより、一
本のデータ線を駆動している時間は、容量を全く用いな
い場合の４倍となることがわかる。付加する容量の個数
を増やせば、一本のデータ線を駆動する時間が増加する
反面、必然的にデータ側駆動回路の集積回路の面積も増
加する。従って付加合計の個数を一本のデータ線に電荷
を充放電するのに要する時間の大小に応じて適切に定め
ることによって、最も容量が効率よく利用でき、高性能
で小型のデータ側駆動回路の集積回路が実ザされる。該
データ側駆動回路を用いると、データ線に比抵抗の大き
い坐料を使っても、データ線を駆動する時間が充分あり
、またデータ線における電圧降下も少なくなり、アクテ
ィブマトリクス型液晶表示装置の表示性能が著しく向上
する、実際、第３図において容所易４乃至３３７を４０
ＰＦ 、 アナログスイッチ３３８１乃至５８４に
よるビデオ信号のサンプリング時間を１μｓｅｃ、デー
タ線のシート抵抗を１００Ωとすると、データ線が充放
電を繰り返し、データ線の末端まで信号が伝わる時間は
３４μｓｅｃ程度、データ線における電圧降下の割合は
１０チ程度となり、充分実用に耐え得るばかりか、非常
に高性能なものになった。
以上述べたごとく、本発明を用いることにより少ない素
子数で高性能の、アクティブマトリクス型液晶表示装置
の駆動回路が実現される。
子数で高性能の、アクティブマトリクス型液晶表示装置
の駆動回路が実現される。
第１図は従来のアクティブマトリクス型液晶表示装置及
びその駆動回路を説明するための図。 第２図はアクティブマトリクス型液晶表示装置の一画素
の構成を示した図。 第６図及び第４図は本発明の詳細な説明するための図。 り士 出願人 株式会社 諏訪精工舎
びその駆動回路を説明するための図。 第２図はアクティブマトリクス型液晶表示装置の一画素
の構成を示した図。 第６図及び第４図は本発明の詳細な説明するための図。 り士 出願人 株式会社 諏訪精工舎
Claims (1)
- 複数本のゲート線、該ゲート線と直交する複数本のデー
タ線及びゲート線とデータ線との各交点付近に形成づれ
た複数個のＭＯＳ）ランジスタより成るアクティブマト
リクス基板と、該アクティブマトリクス基板に対向する
共通電極との間に液晶を介設して成るアクティブマトリ
クス型液晶表示装置の、データ線を駆動する駆動回路に
データ線の本数より少ない個数の容量を具備し、各容量
の前後段にそれぞれスイッチを設け、該容量の前段にあ
るスイッチの開閉を第１のクロック信号で制御し、該容
量の後段にあるスイッチの開閉を第２のクロック信号で
制拝することにより、一つの８ｆ＆で複数本のデータ線
の駆動を行うようにしたことを特徴とするアクティブマ
トリクス型液晶表示＠買の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381582A JPS5983198A (ja) | 1982-11-04 | 1982-11-04 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19381582A JPS5983198A (ja) | 1982-11-04 | 1982-11-04 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983198A true JPS5983198A (ja) | 1984-05-14 |
| JPH043552B2 JPH043552B2 (ja) | 1992-01-23 |
Family
ID=16314215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19381582A Granted JPS5983198A (ja) | 1982-11-04 | 1982-11-04 | アクテイブマトリクス型液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983198A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100086A (ja) * | 1984-10-22 | 1986-05-19 | Sony Corp | デイスプレイ装置 |
| JPS61156187A (ja) * | 1984-12-28 | 1986-07-15 | キヤノン株式会社 | アクティブマトリクス回路 |
| JPS62226192A (ja) * | 1986-03-27 | 1987-10-05 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| JPS62275296A (ja) * | 1986-02-21 | 1987-11-30 | キヤノン株式会社 | 駆動装置 |
| JPS63189896A (ja) * | 1987-02-02 | 1988-08-05 | 旭硝子株式会社 | 画像表示装置 |
| JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010021216A1 (ja) | 2008-08-22 | 2010-02-25 | コニカミノルタオプト株式会社 | 駆動装置 |
-
1982
- 1982-11-04 JP JP19381582A patent/JPS5983198A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100086A (ja) * | 1984-10-22 | 1986-05-19 | Sony Corp | デイスプレイ装置 |
| JPS61156187A (ja) * | 1984-12-28 | 1986-07-15 | キヤノン株式会社 | アクティブマトリクス回路 |
| JPS62275296A (ja) * | 1986-02-21 | 1987-11-30 | キヤノン株式会社 | 駆動装置 |
| JPS62226192A (ja) * | 1986-03-27 | 1987-10-05 | 株式会社東芝 | 液晶表示装置における駆動回路 |
| JPS63189896A (ja) * | 1987-02-02 | 1988-08-05 | 旭硝子株式会社 | 画像表示装置 |
| JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043552B2 (ja) | 1992-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304399B2 (en) | Pulse output circuit, shift register, and display device | |
| EP0297664B1 (en) | Matrix display devices | |
| US7158439B2 (en) | Memory and driving method of the same | |
| KR950009816B1 (ko) | 광전변환장치 | |
| US20050093851A1 (en) | Display device | |
| US4110664A (en) | Electroluminescent bargraph with integral thin-film transistor control circuitry | |
| EP0842507B1 (en) | Integrated analog source driver for active matrix liquid crystal display | |
| JP2708006B2 (ja) | 薄膜集積回路 | |
| JPH0210436B2 (ja) | ||
| JPS5983198A (ja) | アクテイブマトリクス型液晶表示装置の駆動回路 | |
| GB2210721A (en) | Display drivers | |
| JP3728954B2 (ja) | 電気光学装置及び電子機器 | |
| US5923308A (en) | Array of leds with active pull down shadow canceling circuitry | |
| JP4637467B2 (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| CN112908243A (zh) | 驱动电路、阵列基板及显示装置 | |
| JPH0685113B2 (ja) | マトリクス液晶表示パネル | |
| JPH0557597B2 (ja) | ||
| US7817129B2 (en) | Integrated line selection apparatus within active matrix arrays | |
| JPH07104661B2 (ja) | 薄膜走査回路 | |
| JPH0552499B2 (ja) | ||
| KR20030054816A (ko) | 쉬프트 레지스터 | |
| JPH0584971B2 (ja) | ||
| JPH0430566B2 (ja) | ||
| JP2660046B2 (ja) | イメージセンサ | |
| CN114442848A (zh) | 触控显示面板 |