JP5433499B2

JP5433499B2 - 固体撮像装置

Info

Publication number: JP5433499B2
Application number: JP2010122886A
Authority: JP
Inventors: 行信杉山; 佑浄法寺
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2014-03-05
Anticipated expiration: 2030-05-28
Also published as: JP2011250274A

Description

本発明は、固体撮像装置に関するものである。

固体撮像装置は、フォトダイオードおよび電荷蓄積部を各々有するＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,ＮがＭ行Ｎ列に２次元配列された受光部と、受光部の各画素部Ｐ_ｍ,ｎに対して或る期間にフォトダイオードで発生した電荷を電荷蓄積部に蓄積させるとともに行毎に各画素部Ｐ_ｍ,ｎの当該蓄積電荷量に応じたデータを出力させる行選択部と、受光部の各画素部Ｐ_ｍ,ｎから出力されたデータを入力して各画素部Ｐ_ｍ,ｎのフォトダイオードにおける発生電荷量に応じたデータを出力する読出部とを備え、また、この読出部から出力されたデータをＡＤ変換してデジタル値を出力するＡＤ変換部を更に備える場合がある。

このような固体撮像装置は、受光部の各画素部Ｐ_ｍ,ｎに到達した光の強度を検出して撮像することができる。また、近年では、このような固体撮像装置を用いて撮像だけでなく光通信を行うことが試みられている。例えば、特許文献１に開示された発明の固体撮像装置は、各画素部からデータを読み出す複数の手段を有していて、そのうちの第１読出し手段により画素部毎にデータを読み出すことで撮像をすることができ、また、第２読出し手段により特定の１または２以上の画素部のフォトダイオードから生じた電流信号を加算して出力することで光信号を受信することができる。

特許第３９９５９５９号公報

特許文献１に開示された発明の固体撮像装置では、第１読出し手段により読み出されるデータは画像データであることから、第１読出し手段によるデータ読出しの速度は例えば数十ｆｐｓ（frame per second）である。これに対して、第２読出し手段により読み出されるデータは通信データであることから、第２読出し手段によるデータ読出しの速度は例えば数十ｋｂｐｓ（kilo bit per second）である。

本発明者は、このような撮像および光通信を行う固体撮像装置において以下のような問題が生じることを見出した。特許文献１に開示された発明の固体撮像装置は、光信号源が移動する可能性がある場合にも用いられることが意図されている。この場合、第１読出し手段により読み出された画像データに基づいて光信号源の位置が特定され、その画像中の特定された位置にある画素部からのデータが通信データとして第２読出し手段により読み出される。

このように光信号源の位置を追尾する場合、或る画素部は、或る時刻ｔ以前は第１読出し手段により画像データを読み出されていたが、その時刻ｔ以降は第２読出し手段により通信データを読み出されることになる。または、或る画素部は、或る時刻ｔ以前は第１読出し手段および第２読出し手段の何れによってもデータを読み出されていなかったが、その時刻ｔ以降は第２読出し手段により通信データを読み出されることになる。すなわち、その画素部においては、時刻ｔ以降の電荷蓄積時間より時刻ｔ以前の電荷蓄積時間が長い。しかし、時刻ｔ直後に最初に第２読出し手段により読み出される通信データは、時刻ｔ直前に最後に長期間に亘って蓄積された電荷の量に相当するものであるから、誤った値となる場合がある。これでは、固体撮像装置は、光信号源からの光信号を正確に受信することができない。

本発明は、上記問題点を解消する為になされたものであり、光信号源の位置を追尾するような場合であっても光信号源からの光信号を正確に受信することができる光通信用の固体撮像装置を提供することを目的とする。

本発明の固体撮像装置は、(1) 入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、電荷蓄積部における蓄積電荷量に応じたデータを出力するための第１スイッチと、電荷蓄積部における蓄積電荷量に応じたデータを出力するための第２スイッチと、を各々有するＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、(2) 受光部における何れかの第ｍ１行を選択し、その第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第１スイッチを閉じることで電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１_ｎへ出力させる第１行選択部と、(3) 受光部における第ｍ１行と異なる何れかの第ｍ２行を選択し、その第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、第２スイッチを閉じることで電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２_ｎへ出力させる第２行選択部と、(4) Ｎ本の読出信号線Ｌ１_１〜Ｌ１_Ｎと接続され、第１行選択部により選択された受光部における第ｍ１行の各画素部Ｐ_ｍ１,ｎから読出信号線Ｌ１_ｎへ出力されたデータを入力して、第ｍ１行の各画素部Ｐ_ｍ１,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力する第１読出部と、(5) Ｎ本の読出信号線Ｌ２_１〜Ｌ２_Ｎと接続され、第２行選択部により選択された受光部における第ｍ２行の各画素部Ｐ_ｍ２,ｎから読出信号線Ｌ２_ｎへ出力されたデータを入力して、第ｍ２行の各画素部Ｐ_ｍ２,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力する第２読出部と、を備えることを特徴とする。さらに、第１行選択部または第２行選択部が、受光部における第ｍ１行および第ｍ２行と異なる何れかの第ｍ３行を選択し、その第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、第１行選択部および第１読出部と第２行選択部および第２読出部とが互いに並列的に動作をする、ことを特徴とする。ただし、Ｍ，Ｎは２以上の整数であり、ｍ１，ｍ２，ｍ３は１以上Ｍ以下であって互いに異なる整数であり、ｎは１以上Ｎ以下の整数である。

本発明の固体撮像装置では、第１行選択部により、受光部における何れかの第ｍ１行が選択され、その第ｍ１行の各画素部Ｐ_ｍ１,ｎにおいて、フォトダイオードの接合容量部が放電され、フォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第１スイッチが閉じることで電荷蓄積部における蓄積電荷量に応じたデータが読出信号線Ｌ１_ｎへ出力される。各読出信号線Ｌ１_ｎと接続された第１読出部では、第１行選択部により選択された受光部における第ｍ１行の各画素部Ｐ_ｍ１,ｎから読出信号線Ｌ１_ｎへ出力されたデータが入力されて、第ｍ１行の各画素部Ｐ_ｍ１,ｎのフォトダイオードで発生した電荷の量に応じたデータが出力される。

一方、第２行選択部により、受光部における何れかの第ｍ２行が選択され、その第ｍ２行の各画素部Ｐ_ｍ２,ｎにおいて、フォトダイオードの接合容量部が放電され、フォトダイオードで発生した電荷が電荷蓄積部に蓄積され、第２スイッチが閉じることで電荷蓄積部における蓄積電荷量に応じたデータが読出信号線Ｌ２_ｎへ出力される。各読出信号線Ｌ２_ｎと接続された第２読出部では、第２行選択部により選択された受光部における第ｍ２行の各画素部Ｐ_ｍ２,ｎから読出信号線Ｌ２_ｎへ出力されたデータが入力されて、第ｍ２行の各画素部Ｐ_ｍ２,ｎのフォトダイオードで発生した電荷の量に応じたデータが出力される。

第１行選択部と第２行選択部とにより、受光部において互いに異なる行が選択される。そして、第１行選択部および第１読出部と、第２行選択部および第２読出部とは、互いに並列的に動作をする。これにより、例えば、第１行選択部および第１読出部により画像データが得られ、第２行選択部および第２読出部により通信データが得られる。

また、第１行選択部または第２行選択部により、受光部における第ｍ１行および第ｍ２行と異なる何れかの第ｍ３行が選択され、その第ｍ３行の各画素部Ｐ_ｍ３,ｎにおいて、フォトダイオードの接合容量部が放電される。

本発明の固体撮像装置は、第１行選択部と第２行選択部とを切り替えて、受光部における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することでフォトダイオードの接合容量部を放電させる行選択部を第１行選択部および第２行選択部の何れかとする切替手段を更に備えるのが好適である。

本発明の固体撮像装置は、(a) 第１行選択部が、Ｍ個のラッチ回路を含み、そのうちの第ｍ１のラッチ回路に保持したデータが有意値であるときに第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して制御信号を出力し、(b) 第２行選択部が、Ｍ個のラッチ回路を含み、そのうちの第ｍ２のラッチ回路に保持したデータが有意値であるときに第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して制御信号を出力し、(c) 第１行選択部および第２行選択部のうちの何れか一方の行選択部が、他方の行選択部のＭ個のラッチ回路のうちの第ｍ３のラッチ回路に保持したデータが非有意値であるときに第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力するのが好適である。

本発明の固体撮像装置は、第１行選択部および第２行選択部それぞれのＭ個のラッチ回路が行順に縦続接続されてシフトレジスタを構成しており、そのシフトレジスタにおける初段のラッチ回路にＭビットのデータをシリアル入力することで各ラッチ回路がデータを保持するのが好適である。

本発明の固体撮像装置は、(a) 第１行選択部が、これに含まれるＭ個のラッチ回路のうち保持データが有意値であるラッチ回路に対応する複数の行に対して一定時間間隔で順次に制御信号を出力し、(b) 第２行選択部が、これに含まれるＭ個のラッチ回路のうち保持データが有意値であるラッチ回路に対応する複数の行に対して一定時間間隔で順次に制御信号を出力するのが好適である。

本発明の固体撮像装置は、光信号源の位置を追尾するような場合であっても光信号源からの光信号を正確に受信することができる。

第１実施形態の固体撮像装置１の概略構成を示す図である。第１実施形態の固体撮像装置１の第１読出部４０および第２読出部５０の構成を示す図である。第１実施形態の固体撮像装置１の画素部Ｐ_ｍ,ｎおよび保持部４１_ｎの回路構成を示す図である。第１実施形態の固体撮像装置１の差演算部４３の回路構成を示す図である。第１実施形態の固体撮像装置１の第１行選択部２０および第２行選択部３０の構成を示す図である。第１実施形態の固体撮像装置１の第１行選択部２０の制御信号生成回路２１_ｍの構成を示す図である。第１実施形態の固体撮像装置１の第２行選択部３０の制御信号生成回路３１_ｍの構成を示す図である。比較例の動作の場合において第１読出し部４０および第２読出し部５０それぞれによりデータが読み出される受光部１０における画素部を説明する図である。比較例の動作の場合のタイミングチャートである。実施例の動作の場合において第１読出し部４０および第２読出し部５０それぞれによりデータが読み出される受光部１０における画素部を説明する図である。実施例の動作の場合のタイミングチャートである。第２実施形態の固体撮像装置２の概略構成を示す図である。第２実施形態の固体撮像装置２の第１行選択部２０Ａおよび第２行選択部３０Ａの構成を示す図である。第２実施形態の固体撮像装置２の第１行選択部２０Ａの制御信号生成回路２３_ｍの構成を示す図である。第２実施形態の固体撮像装置２の第２行選択部３０Ａの制御信号生成回路３３_ｍの構成を示す図である。

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

（第１実施形態）

図１は、第１実施形態の固体撮像装置１の概略構成を示す図である。この図に示される固体撮像装置１は、受光部１０，第１行選択部２０，第２行選択部３０，第１読出部４０，第２読出部５０および制御部６０を備える。

受光部１０はＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎを含む。Ｍ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎは、共通の構成を有していて、Ｍ行Ｎ列に２次元配列されている。各画素部Ｐ_ｍ,ｎは第ｍ行第ｎ列に位置している。ここで、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。

各画素部Ｐ_ｍ,ｎは、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部とを有する。各画素部Ｐ_ｍ,ｎは、第１行選択部２０または第２行選択部３０から制御信号線を介して受け取った各種の制御信号に基づいて、フォトダイオードの接合容量部を放電し、フォトダイオードで発生した電荷を電荷蓄積部に蓄積し、その電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１_ｎまたは読出信号線Ｌ２_ｎへ出力することができる。

第１行選択部２０は、受光部１０における何れかの第ｍ１行を選択し、その第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、その電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１_ｎへ出力させる。

第２行選択部３０は、受光部１０における何れかの第ｍ２行を選択し、その第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させ、その電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２_ｎへ出力させる。

また、第１行選択部２０は、受光部１０における何れかの第ｍ３行を選択し、その第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することで、フォトダイオードの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させる。

ここで、ｍ１，ｍ２，ｍ３は１以上Ｍ以下であって互いに異なる整数である。第１行選択部２０と第２行選択部３０とは、受光部１０において互いに異なる行を選択する。第１行選択部２０および第２行選択部３０それぞれが選択する行の数は任意であるが、データの出力は各行ごとに順次行われる。

第１読出部４０は、Ｎ本の読出信号線Ｌ１_１〜Ｌ１_Ｎと接続され、第１行選択部２０により選択された受光部１０における第ｍ１行の各画素部Ｐ_ｍ１,ｎから読出信号線Ｌ１_ｎへ出力されたデータを入力して、第ｍ１行の各画素部Ｐ_ｍ１,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力する。

第２読出部５０は、Ｎ本の読出信号線Ｌ２_１〜Ｌ２_Ｎと接続され、第２行選択部３０により選択された受光部１０における第ｍ２行の各画素部Ｐ_ｍ２,ｎから読出信号線Ｌ２_ｎへ出力されたデータを入力して、第ｍ２行の各画素部Ｐ_ｍ２,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力する。

制御部６０は、第１行選択部２０，第２行選択部３０，第１読出部４０および第２読出部５０それぞれの動作を制御することで、固体撮像装置１全体の動作を制御する。制御部６０により制御されて、第１行選択部２０および第１読出部４０と、第２行選択部３０および第２読出部５０とは、互いに並列的に動作をすることができる。

図２は、第１実施形態の固体撮像装置１の第１読出部４０および第２読出部５０の構成を示す図である。この図では、受光部１０においてはＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎのうち第ｍ行第ｎ列の画素部Ｐ_ｍ,ｎが代表して示され、また、第１読出部４０および第２読出部５０それぞれにおいては該画素部Ｐ_ｍ,ｎに関連する構成要素が示されている。

第１読出部４０は、Ｎ個の保持部４１_１〜４１_Ｎ，第１列選択部４２および差演算部４３を含む。Ｎ個の保持部４１_１〜４１_Ｎは共通の構成を有している。各保持部４１_ｎは、受光部１０における第ｎ列のＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎと読出信号線Ｌ１_ｎを介して接続されていて、第１行選択部２０により選択された第ｍ１行の画素部Ｐ_ｍ１,ｎから読出信号線Ｌ１_ｎへ出力されたデータを入力して、そのデータを保持し、その保持したデータを出力することができる。各保持部４１_ｎは、ノイズ成分が重畳された信号成分のデータを入力して保持するとともに、ノイズ成分のみのデータを入力して保持するのが好適である。

Ｎ個の保持部４１_１〜４１_Ｎは、第１列選択部４２から受け取った各種の制御信号に基づいて、同一タイミングでデータをサンプリングして保持し、その保持したデータを順次に出力することができる。差演算部４３は、Ｎ個の保持部４１_１〜４１_Ｎそれぞれから順次に出力されたデータを入力し、ノイズ成分が重畳された信号成分のデータからノイズ成分のみのデータを差し引いて、信号成分に応じたデータを出力する。差演算部４３は、信号成分に応じたデータをアナログデータとして出力してもよいし、ＡＤ変換機能を有していてデジタルデータを出力してもよい。このようにして、第１読出部４０は、第ｍ１行の各画素部Ｐ_ｍ１,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力することができる。

第２読出部５０は、Ｎ個の保持部５１_１〜５１_Ｎ，第２列選択部５２および差演算部５３を含む。Ｎ個の保持部５１_１〜５１_Ｎは共通の構成を有している。各保持部５１_ｎは、受光部１０における第ｎ列のＭ個の画素部Ｐ_１,ｎ〜Ｐ_Ｍ,ｎと読出信号線Ｌ２_ｎを介して接続されていて、第２行選択部２０により選択された第ｍ２行の画素部Ｐ_ｍ２,ｎから読出信号線Ｌ２_ｎへ出力されたデータを入力して、そのデータを保持し、その保持したデータを出力することができる。各保持部５１_ｎは、ノイズ成分が重畳された信号成分のデータを入力して保持するとともに、ノイズ成分のみのデータを入力して保持するのが好適である。

Ｎ個の保持部５１_１〜５１_Ｎは、第２列選択部５２から受け取った各種の制御信号に基づいて、同一タイミングでデータをサンプリングして保持し、その保持したデータを順次に出力することができる。差演算部５３は、Ｎ個の保持部５１_１〜５１_Ｎそれぞれから順次に出力されたデータを入力し、ノイズ成分が重畳された信号成分のデータからノイズ成分のみのデータを差し引いて、信号成分に応じたデータを出力する。差演算部５３は、信号成分に応じたデータをアナログデータとして出力してもよいし、ＡＤ変換機能を有していてデジタルデータを出力してもよい。このようにして、第２読出部５０は、第ｍ２行の各画素部Ｐ_ｍ２,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力することができる。

図３は、第１実施形態の固体撮像装置１の画素部Ｐ_ｍ,ｎおよび保持部４１_ｎの回路構成を示す図である。この図でも、受光部１０においてはＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎのうち第ｍ行第ｎ列の画素部Ｐ_ｍ,ｎが代表して示され、また、第１読出部４０においては該画素部Ｐ_ｍ,ｎに関連する保持部４１_ｎが示されている。なお、保持部５１_ｎの構成は保持部４１_ｎの構成と同様である。

各画素部Ｐ_ｍ,ｎは、ＡＰＳ（Active Pixel Sensor）方式のものであって、フォトダイオードＰＤおよび６個のＭＯＳトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４_１，Ｔ４_２，Ｔ５を含む。この図に示されるように、トランジスタＴ１，トランジスタＴ２およびフォトダイオードＰＤは順に直列的に接続されていて、トランジスタＴ１のドレイン端子に基準電圧が入力され、フォトダイオードＰＤのアノ−ド端子が接地されている。トランジスタＴ１とトランジスタＴ２との接続点は、トランジスタＴ５を介してトランジスタＴ３のゲート端子に接続されている。

トランジスタＴ３のドレイン端子に基準電圧が入力される。トランジスタＴ３のソース端子は、トランジスタＴ４_１，Ｔ４_２それぞれのドレイン端子と接続されている。各画素部Ｐ_ｍ,ｎのトランジスタＴ４_１のソース端子は、読出信号線Ｌ１_ｎに接続されている。各画素部Ｐ_ｍ,ｎのトランジスタＴ４_２のソース端子は、読出信号線Ｌ２_ｎに接続されている。読出信号線Ｌ１_ｎおよび読出信号線Ｌ２_ｎそれぞれには定電流源が接続されている。

各画素部Ｐ_ｍ,ｎの転送用のトランジスタＴ２のゲート端子は、制御信号線ＬＴ_ｍと接続され、第１行選択部２０または第２行選択部３０から出力されるTrans(m)信号が入力される。各画素部Ｐ_ｍ,ｎのリセット用のトランジスタＴ１のゲート端子は、制御信号線ＬＲ_ｍと接続され、第１行選択部２０または第２行選択部３０から出力されるReset(m)信号が入力される。各画素部Ｐ_ｍ,ｎのホールド用のトランジスタＴ５のゲート端子は、制御信号線ＬＨ_ｍと接続され、第１行選択部２０または第２行選択部３０から出力されるHold(m)信号が入力される。

各画素部Ｐ_ｍ,ｎの出力選択用のトランジスタＴ４_１のゲート端子は、制御信号線ＬＡ１_ｍと接続され、第１行選択部２０から出力されるAddress1(m)信号が入力される。各画素部Ｐ_ｍ,ｎの出力選択用のトランジスタＴ４_２のゲート端子は、制御信号線ＬＡ２_ｍと接続され、第２行選択部３０から出力されるAddress2(m)信号が入力される。これらの制御信号（Reset(m)信号，Trans(m)信号，Hold(m)信号，Address1(m)信号，Address2(m)信号）は、第ｍ行のＮ個の画素部Ｐ_ｍ,１〜Ｐ_ｍ,Ｎに対して共通に入力される。

制御信号線ＬＴ_ｍ，制御信号線ＬＲ_ｍおよび制御信号線ＬＨ_ｍは、行毎に設けられていて、第ｍ行の各画素部Ｐ_ｍ,ｎにおけるフォトダイオードＰＤの接合容量部および電荷蓄積部それぞれの放電ならびに電荷蓄積部による電荷蓄積を指示する制御信号（Reset(m)信号，Trans(m)信号，Hold(m)信号）を送る。Reset(m)信号は、第１行選択部２０から出力されるReset1(m)信号と、第２行選択部３０から出力されるReset2(m)信号と、の論理和である。Trans(m)信号は、第１行選択部２０から出力されるTrans1(m)信号と、第２行選択部３０から出力されるTrans2(m)信号と、の論理和である。また、Hold(m)信号は、第１行選択部２０から出力されるHold1(m)信号と第２行選択部３０から出力されるHold2(m)信号との論理和である。

制御信号線ＬＡ１_ｍおよび制御信号線ＬＡ２_ｍは、行毎に設けられていて、第ｍ行の各画素部Ｐ_ｍ,ｎにおける読出信号線Ｌ１_ｎまたは読出信号線Ｌ２_ｎへのデータ出力を指示する制御信号（Address1(m)信号，Address2(m)信号）を送る。各制御信号線ＬＡ１_ｍは第１行選択部２０に接続されている。各制御信号線ＬＡ２_ｍは第２行選択部３０に接続されている。Address1(m)信号とAddress2(m)信号とは同時にハイレベルとなることはなく、トランジスタＴ４_１とトランジスタＴ４_２とは同時にオン状態となることはない。

Reset(m)信号，Trans(m)信号およびHold(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電され、また、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）が放電される。Trans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset(m)信号がローレベルであって、Trans(m)信号およびHold(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に転送され蓄積される。

Address1(m)信号がハイレベルであるとき、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、トランジスタＴ４_１を経て読出信号線Ｌ１_ｎへ出力され、第１読出部４０の保持部４１_ｎへ入力される。すなわち、トランジスタＴ４_１は、電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１_ｎへ出力するための第１スイッチとして作用する。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータがトランジスタＴ４_１を経て読出信号線Ｌ１_ｎへ出力される。

Address2(m)信号がハイレベルであるとき、トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部）に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、トランジスタＴ４_２を経て読出信号線Ｌ２_ｎへ出力され、第２読出部５０の保持部５１_ｎへ入力される。すなわち、トランジスタＴ４_２は、電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２_ｎへ出力するための第２スイッチとして作用する。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータがトランジスタＴ４_２を経て読出信号線Ｌ２_ｎへ出力される。

各保持部４１_ｎは、２つの容量素子Ｃ_１，Ｃ_２、および、４つのスイッチＳＷ_１１，ＳＷ_１２，ＳＷ_２１，ＳＷ_２２を含む。この保持部４１_ｎでは、スイッチＳＷ_１１およびスイッチＳＷ_１２は、直列的に接続されて読出信号線Ｌ１_ｎと配線Ｈline_s1との間に設けられ、容量素子Ｃ_１の一端は、スイッチＳＷ_１１とスイッチＳＷ_１２との間の接続点に接続され、容量素子Ｃ_１の他端は接地されている。また、スイッチＳＷ_２１およびスイッチＳＷ_２２は、直列的に接続されて読出信号線Ｌ１_ｎと配線Ｈline_n1との間に設けられ、容量素子Ｃ_２の一端は、スイッチＳＷ_２１とスイッチＳＷ_２２との間の接続点に接続され、容量素子Ｃ_２の他端は接地されている。

この保持部４１_ｎでは、スイッチＳＷ_１１は、第１列選択部４２から供給されるset_s1信号のレベルに応じて開閉する。スイッチＳＷ_２１は、第１列選択部４２から供給されるset_n1信号のレベルに応じて開閉する。set_s1信号およびset_n1信号は、Ｎ個の保持部４１_１〜４１_Ｎに対して共通に入力される。スイッチＳＷ_１２，ＳＷ_２２は、第１列選択部４２から供給されるhshift1(n)信号のレベルに応じて開閉する。

この保持部４１_ｎでは、set_n1信号がハイレベルからローレベルに転じてスイッチＳＷ_２１が開くときに画素部Ｐ_ｍ,ｎから読出信号線Ｌ１_ｎへ出力されていたノイズ成分が、それ以降、容量素子Ｃ_２により電圧値out_n1(n)として保持される。set_s1信号がハイレベルからローレベルに転じてスイッチＳＷ_１１が開くときに画素部Ｐ_ｍ,ｎから読出信号線Ｌ１_ｎへ出力されていたノイズ成分が重畳された信号成分が、それ以降、容量素子Ｃ_１により電圧値out_s1(n)として保持される。そして、hshift1(n)信号がハイレベルになると、スイッチＳＷ_１２が閉じて、容量素子Ｃ_１により保持されていた電圧値out_s1(n)が配線Ｈline_s1へ出力され、また、スイッチＳＷ_２２が閉じて、容量素子Ｃ_２により保持されていた電圧値out_n1(n)が配線Ｈline_n1へ出力される。これら電圧値out_s1(n)と電圧値out_n1(n)との差が、画素部Ｐ_ｍ,ｎのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を表す。

図４は、第１実施形態の固体撮像装置１の差演算部４３の回路構成を示す図である。なお、差演算部５３の構成は差演算部４３の構成と同様である。この図に示されるように、差演算部４３は、アンプＡ_１〜Ａ_３、スイッチＳＷ_１，ＳＷ_２、および、抵抗器Ｒ_１〜Ｒ_４を含む。アンプＡ_３の反転入力端子は、抵抗器Ｒ_１を介してバッファアンプＡ_１の出力端子と接続され、抵抗器Ｒ_３を介して自己の出力端子と接続されている。アンプＡ_３の非反転入力端子は、抵抗器Ｒ_２を介してバッファアンプＡ_２の出力端子と接続され、抵抗器Ｒ_４を介して接地電位と接続されている。バッファアンプＡ_１の入力端子は、配線Ｈline_s1を介してＮ個の保持部４１_１〜４１_Ｎと接続され、スイッチＳＷ_１を介して接地電位と接続されている。バッファアンプＡ_２の入力端子は、配線Ｈline_n1を介してＮ個の保持部４１_１〜４１_Ｎと接続され、スイッチＳＷ_２を介して接地電位と接続されている。

差演算部４３のスイッチＳＷ_１，ＳＷ_２は、第１列選択部４２から供給されるhreset1信号により制御されて開閉動作する。スイッチＳＷ_１が閉じることで、バッファアンプＡ_１の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_２が閉じることで、バッファアンプＡ_２の入力端子に入力される電圧値がリセットされる。スイッチＳＷ_１，ＳＷ_２が開いているときに、Ｎ個の保持部４１_１〜４１_Ｎのうちの何れかの保持部４１_ｎから配線Ｈline_s1，Ｈline_n1へ出力された電圧値out_s1(n)，out_n1(n)が、バッファアンプＡ_１，Ａ_２の入力端子に入力される。バッファアンプＡ_１，Ａ_２それぞれの増幅率を１とし、４個の抵抗器Ｒ_１〜Ｒ_４それぞれの抵抗値が互いに等しいとすると、差演算部４３の出力端子から出力される電圧値は、配線Ｈline_s1および配線Ｈline_n1それぞれを経て入力される電圧値の差を表し、ノイズ成分が除去されたものとなる。

図５は、第１実施形態の固体撮像装置１の第１行選択部２０および第２行選択部３０の構成を示す図である。この図に示されるように、第１行選択部２０は、第１のシフトレジスタを構成するＭ個の制御信号生成回路２１_１〜２１_Ｍ，および，第２のシフトレジスタを構成するＭ個のラッチ回路２２_１〜２２_Ｍを含む。また、第２行選択部３０は、第１のシフトレジスタを構成するＭ個の制御信号生成回路３１_１〜３１_Ｍ，および，第２のシフトレジスタを構成するＭ個のラッチ回路３２_１〜３２_Ｍを含む。

第１行選択部２０に含まれるＭ個の制御信号生成回路２１_１〜２１_Ｍそれぞれは、共通の構成を有して順に縦続接続されている。すなわち、各制御信号生成回路２１_ｍの入力端子Ｉは前段の制御信号生成回路２１_ｍ−１の出力端子Ｏに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段の制御信号生成回路２１_１の入力端子Ｉは、クロックＶＣＬＫ１が指示する或るタイミングでハイレベルであって以降はローレベルであるvshift1(0)信号を入力する。各制御信号生成回路２１_ｍは、クロックＶＣＬＫ１に同期して動作し、基本制御信号１を入力して、対応するラッチ回路２２_ｍにより保持されるデータrow_sel1_data[m]がハイレベルであるときに、所定のタイミングで、Reset1(m)信号，Trans1(m)信号，Hold1(m)信号およびAddress1(m)信号をハイレベルとして出力する。

Ｍ個のラッチ回路２２_１〜２２_Ｍそれぞれは、Ｄフリップフロップであって順に縦続接続されている。すなわち、各ラッチ回路２２_ｍの入力端子Ｄは前段のラッチ回路２２_ｍ−１の出力端子Ｑに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段のラッチ回路２２_１の入力端子Ｄは、Ｍビットのデータrow_sel1_data[M:1]をシリアルに入力する。各ラッチ回路２２_ｍは、クロックrow_sel1_clkに同期して動作することで、データrow_sel1_data[m]を保持することができる。各ラッチ回路２２_ｍは、保持しているデータrow_sel1_data[m]を、対応する制御信号生成回路２１_ｍへ与える。

第１行選択部２０は、vshift1(0)信号，クロックＶＣＬＫ１，基本制御信号１，Ｍビットのデータrow_sel1_data[M:1]およびクロックrow_sel1_clkを制御部６０から与えられる。

第２行選択部３０に含まれるＭ個の制御信号生成回路３１_１〜３１_Ｍそれぞれは、共通の構成を有して順に縦続接続されている。すなわち、各制御信号生成回路３１_ｍの入力端子Ｉは前段の制御信号生成回路３１_ｍ−１の出力端子Ｏに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段の制御信号生成回路３１_１の入力端子Ｉは、クロックＶＣＬＫ２が指示する或るタイミングでハイレベルであって以降はローレベルであるvshift2(0)信号を入力する。各制御信号生成回路３１_ｍは、クロックＶＣＬＫ２に同期して動作し、基本制御信号２を入力して、対応するラッチ回路３２_ｍにより保持されるデータrow_sel2_data[m]がハイレベルであるときに、所定のタイミングで、Reset2(m)信号，Trans2(m)信号，Hold2(m)信号およびAddress2(m)信号をハイレベルとして出力する。

Ｍ個のラッチ回路３２_１〜３２_Ｍそれぞれは、Ｄフリップフロップであって順に縦続接続されている。すなわち、各ラッチ回路３２_ｍの入力端子Ｄは前段のラッチ回路３２_ｍ−１の出力端子Ｑに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段のラッチ回路３２_１の入力端子Ｄは、Ｍビットのデータrow_sel2_data[M:1]をシリアルに入力する。各ラッチ回路３２_ｍは、クロックrow_sel2_clkに同期して動作することで、データrow_sel2_data[m]を保持することができる。各ラッチ回路３２_ｍは、保持しているデータrow_sel2_data[m]を、対応する制御信号生成回路３１_ｍへ与えるとともに、制御信号生成回路２１_ｍへも与える。

第２行選択部３０は、vshift2(0)信号，クロックＶＣＬＫ２，基本制御信号２，Ｍビットのデータrow_sel2_data[M:1]およびクロックrow_sel2_clkを制御部６０から与えられる。

図６は、第１実施形態の固体撮像装置１の第１行選択部２０の制御信号生成回路２１_ｍの構成を示す図である。各制御信号生成回路２１_ｍは、Ｄフリップフロップ２１０、論理反転回路２１１、論理積回路２１２〜２１７、論理和回路２１８，２１９、論理積回路２２１および論理反転回路２２２を含む。各制御信号生成回路２１_ｍは、図５で説明した基本制御信号１として、All_reset1信号，Reset1信号，Trans1信号，Hold1信号およびAddress1信号を入力する。

各制御信号生成回路２１_ｍのＤフリップフロップ２１０は、前段の制御信号生成回路２１_ｍ−１から出力されるvshift1(m-1)信号を入力して、クロックＶＣＬＫ１が指示するタイミングで当該データを保持し、その保持したデータを出力する。

各制御信号生成回路２１_ｍの論理積回路２１２は、対応するラッチ回路２２_ｍから出力されるデータrow_sel1_data[m]を入力するとともに、Ｄフリップフロップ２１０から出力されるデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路２１_ｍの論理積回路２１３は、対応するラッチ回路２２_ｍから出力されるデータrow_sel1_data[m]が論理反転回路２１１により論理反転されたデータを入力するとともに、前段の制御信号生成回路２１_ｍ−１から出力されるvshift1(m-1)信号のデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路２１_ｍの論理和回路２１８は、論理積回路２１２および論理積回路２１３それぞれのデータを入力して、これらの論理和のデータをvshift1(m)信号として出力する。

各制御信号生成回路２１_ｍの論理積回路２１４は、第２行選択部３０の対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]が論理反転回路２２２により論理反転されたデータを入力するとともに、Reset1信号のデータをも入力して、これらの論理積のデータをReset1(m)信号として出力する。

各制御信号生成回路２１_ｍの論理積回路２１５は、第２行選択部３０の対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m] が論理反転回路２２２により論理反転されたデータを入力するとともに、Trans1信号のデータをも入力して、これらの論理積のデータをTrans1(m)信号として出力する。

各制御信号生成回路２１_ｍの論理積回路２２１は、対応するラッチ回路２２_ｍから出力されるデータrow_sel1_data[m]を入力するとともに、All_reset1信号のデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路２１_ｍの論理和回路２１９は、論理積回路２２１の出力データを入力するとともに、論理積回路２１２の出力データをも入力して、これらの論理和のデータを出力する。

各制御信号生成回路２１_ｍの論理積回路２１６は、論理和回路２１９の出力データを入力するとともに、Hold1信号のデータをも入力して、これらの論理積のデータをHold1(m)信号として出力する。

各制御信号生成回路２１_ｍの論理積回路２１７は、Address1信号のデータを入力するとともに、論理積回路２１２の出力データをも入力して、これらの論理積のデータをAddress1(m)信号として出力する。

図７は、第１実施形態の固体撮像装置１の第２行選択部３０の制御信号生成回路３１_ｍの構成を示す図である。各制御信号生成回路３１_ｍは、Ｄフリップフロップ３１０、論理反転回路３１１、論理積回路３１２〜３１７、論理和回路３１８，３１９および論理積回路３２１を含む。各制御信号生成回路３１_ｍは、図５で説明した基本制御信号２として、All_reset2信号，Reset2信号，Trans2信号，Hold2信号およびAddress2信号を入力する。

各制御信号生成回路３１_ｍのＤフリップフロップ３１０は、前段の制御信号生成回路３１_ｍ−１から出力されるvshift2(m-1)信号を入力して、クロックＶＣＬＫ２が指示するタイミングで当該データを保持し、その保持したデータを出力する。

各制御信号生成回路３１_ｍの論理積回路３１２は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]を入力するとともに、Ｄフリップフロップ３１０から出力されるデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路３１_ｍの論理積回路３１３は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]が論理反転回路３１１により論理反転されたデータを入力するとともに、前段の制御信号生成回路３１_ｍ−１から出力されるvshift2(m-1)信号のデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路３１_ｍの論理和回路３１８は、論理積回路３１２および論理積回路３１３それぞれのデータを入力して、これらの論理和のデータをvshift2(m)信号として出力する。

各制御信号生成回路３１_ｍの論理積回路３１４は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]を入力するとともに、Reset2信号のデータをも入力して、これらの論理積のデータをReset2(m)信号として出力する。

各制御信号生成回路３１_ｍの論理積回路３１５は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]を入力するとともに、Trans2信号のデータをも入力して、これらの論理積のデータをTrans2(m)信号として出力する。

各制御信号生成回路３１_ｍの論理積回路３２１は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m]を入力するとともに、All_reset2信号のデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路３１_ｍの論理和回路３１９は、論理積回路３２１の出力データを入力するとともに、論理積回路３１２の出力データをも入力して、これらの論理和のデータを出力する。

各制御信号生成回路３１_ｍの論理積回路３１６は、論理和回路３１９の出力データを入力するとともに、Hold2信号のデータをも入力して、これらの論理積のデータをHold2(m)信号として出力する。

各制御信号生成回路３１_ｍの論理積回路３１７は、Address2信号のデータを入力するとともに、論理積回路３１２の出力データをも入力して、これらの論理積のデータをAddress2(m)信号として出力する。

第１行選択部２０が選択するべき第ｍ１行に対応してデータrow_sel1_data[m1]がハイレベルとされる。また、第２行選択部３０が選択するべき第ｍ２行に対応してデータrow_sel2_data[m2]がハイレベルとされる。第１行選択部２０が選択する第ｍ１行と第２行選択部３０が選択する第ｍ２行とが互いに異なるようにするには、各ｍ値について、データrow_sel1_data[m]およびデータrow_sel2_data[m]は、共にハイレベルであってはならず、少なくとも一方がローレベルであることが必要である。

図６に示される構成を有する第１行選択部２０では、Ｍ個のラッチ回路２２_１〜２２_Ｍのうちの第ｍ１のラッチ回路２２_ｍ１に保持したデータrow_sel1_data[m1]がハイレベルである（このとき、データrow_sel2_data[m1]は必ずローレベルである）場合に、これに対応する制御信号生成回路２１_ｍ１は、第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して制御信号（Reset1(m1)信号，Trans1(m1)信号，Hold1(m1)信号）を所定のタイミングでハイレベルとして出力することができ、また、Address1(m1)信号をも所定のタイミングでハイレベルとして出力することができる。

また、第１行選択部２０では、Ｍ個のラッチ回路２２_１〜２２_Ｍのうち保持データrow_sel1_data[m]がローレベルであるラッチ回路に対応する制御信号生成回路は、前段から到達したvshift1信号を直ちに後段へ出力することができる。すなわち、Ｍ個のラッチ回路２２_１〜２２_Ｍのうち保持データrow_sel1_data[m]がハイレベルであるラッチ回路のみが実質的なシフトレジスタを構成している。したがって、第１行選択部２０は、Ｍ個のラッチ回路２２_１〜２２_Ｍのうち保持データrow_sel1_data[m]がハイレベルであるラッチ回路に対応する行に対して一定時間間隔（クロックＶＣＬＫ１の周期）で順次に制御信号を出力することができる。

図７に示される構成を有する第２行選択部３０では、Ｍ個のラッチ回路３２_１〜３２_Ｍのうちの第ｍ２のラッチ回路３２_ｍ２に保持したデータrow_sel2_data[m2]がハイレベルである（このとき、データrow_sel1_data[m2]は必ずローレベルである）場合に、これに対応する制御信号生成回路３１_ｍ２は、第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して制御信号（Reset2(m2)信号，Trans2(m2)信号，Hold2(m2)信号）を所定のタイミングでハイレベルとして出力することができ、また、Address2(m2)信号をも所定のタイミングでハイレベルとして出力することができる。

また、第２行選択部３０では、Ｍ個のラッチ回路３２_１〜３２_Ｍのうち保持データrow_sel2_data[m]がローレベルであるラッチ回路に対応する制御信号生成回路は、前段から到達したvshift2信号を直ちに後段へ出力することができる。すなわち、Ｍ個のラッチ回路３２_１〜３２_Ｍのうち保持データrow_sel2_data[m]がハイレベルであるラッチ回路のみが実質的なシフトレジスタを構成している。したがって、第２行選択部３０は、Ｍ個のラッチ回路３２_１〜３２_Ｍのうち保持データrow_sel2_data[m]がハイレベルであるラッチ回路に対応する行に対して一定時間間隔（クロックＶＣＬＫ２の周期）で順次に制御信号を出力することができる。

さらに、第１行選択部２０のＭ個のラッチ回路２２_１〜２２_Ｍのうちの第ｍ３のラッチ回路２２_ｍ３に保持したデータrow_sel1_data[m3]がローレベルであって、第２行選択部３０のＭ個のラッチ回路３２_１〜３２_Ｍのうちの第ｍ３のラッチ回路３２_ｍ３に保持したデータrow_sel2_data[m3]もローレベルである場合に、第１行選択部２０の対応する制御信号生成回路２１_ｍ３は、その第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号（Reset1(m3)信号，Trans1(m3)信号）を所定のタイミングでハイレベルとして出力することができるが、Hold1(m3)信号およびAddress1(m3)信号を所定のタイミングでハイレベルとして出力することはない。

すなわち、第１行選択部２０は、受光部１０の第１行〜第Ｍ行のうち第１行選択部２０が選択する第ｍ１行および第２行選択部３０が選択する第ｍ２行の何れでもない全ての行を第ｍ３行として選択して、その第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することで、フォトダイオードＰＤの接合容量部を放電させ、フォトダイオードで発生した電荷を電荷蓄積部に蓄積させることができる。

次に、比較例（図８，図９）と対比して第１実施形態の固体撮像装置１の動作の実施例（図１０，図１１）を説明する。比較例では、第１行選択部および第２行選択部の何れも、受光部１０における第ｍ１行および第ｍ２行と異なる何れの第ｍ３行の各画素部Ｐ_ｍ３,ｎに対してもフォトダイオードの接合容量部を放電させることはない。実施例および比較例の何れにおいても、説明の簡便化の為にＭ＝Ｎ＝８とする。

図８は、比較例の動作の場合において第１読出し部４０および第２読出し部５０それぞれによりデータが読み出される受光部１０における画素部を説明する図である。比較例においては、或る時刻ｔ以前では、同図（ａ）に示されるように、受光部１０の画素部Ｐ_５,３および画素部Ｐ_５,４それぞれの通信データが第１行選択部および第１読出部により読み出され（同図（ａ）中の領域Ａ）、受光部１０の画素部Ｐ_３,２〜画素部Ｐ_３,５，画素部Ｐ_４,２〜画素部Ｐ_４,５，画素部Ｐ_６,２〜画素部Ｐ_６,５および画素部Ｐ_７,２〜画素部Ｐ_７,５それぞれの画像データが第２行選択部および第２読出部により読み出される（同図（ａ）中の領域Ｂ）。

そして、比較例においては、その時刻ｔ以降では、同図（ｂ）に示されるように、受光部１０の画素部Ｐ_４,４および画素部Ｐ_４,５それぞれの通信データが第１行選択部および第１読出部により読み出され（同図（ｂ）中の領域Ａ）、受光部１０の画素部Ｐ_２,３〜画素部Ｐ_２,６，画素部Ｐ_３,３〜画素部Ｐ_３,６，画素部Ｐ_５,３〜画素部Ｐ_５,６および画素部Ｐ_６,３〜画素部Ｐ_６,６それぞれの画像データが第２行選択部および第２読出部により読み出される（同図（ｂ）中の領域Ｂ）。

すなわち、比較例では、或る時刻ｔを境にして、第１読出部または第２読出部により読み出される受光部１０の画素部の領域Ａ，Ｂは、行方向および列方向それぞれへ１画素分だけシフトする。

図９は、比較例の動作の場合のタイミングチャートである。同図には、上から順に、受光部１０における第８行〜第１行それぞれの画素部の動作、第１読出部４０の保持部４１のデータ入力動作、第１読出部４０からのデータ出力動作、第２読出部５０の保持部５１のデータ入力動作、および、第２読出部５０からのデータ出力動作、が示されている。

同図中で、「転１」は、画素部においてトランジスタＴ２およびトランジスタＴ５をオン状態とすることで、フォトダイオードＰＤの接合容量部の電荷をＦＤ領域（トランジスタＴ３のゲート端子に接続される拡散領域（電荷蓄積部））に転送することを表す。「転２」は、画素部においてトランジスタＴ４_１またはトランジスタＴ４_２をオン状態とすることで、電荷蓄積部における蓄積電荷量に応じたデータを保持部４１または保持部５１へ転送することを表す。「初期化」は、画素部においてトランジスタＴ１およびトランジスタＴ２をオン状態とすることで、フォトダイオードＰＤの接合容量部の電荷を放電して初期化することを表す。「蓄積」は、画素部においてトランジスタＴ１をオフ状態とすることで、フォトダイオードＰＤで発生した電荷を接合容量部に蓄積することを表す。

この図に示されるように、比較例では、時刻ｔ直後に最初に第１読出部４０に読み出される画素部Ｐ_４,４および画素部Ｐ_４,５それぞれの通信データは、時刻ｔ直前に最後に長期間に亘って蓄積された電荷の量に相当するものであるから、誤った値となる場合がある。それ故、光信号源からの光信号を正確に受信することができない。

一方、この比較例において、時刻ｔ直後に最初に第２読出部５０により読み出される第２行の画素部Ｐ_２,３〜Ｐ_２,６それぞれの画像データは、時刻ｔ直前に最後に本来より長い期間に亘って蓄積された電荷の量に相当するものであるから、誤った値となる場合がある。また、時刻ｔ直後に最初に第２読出部５０により読み出される第５行の画素部Ｐ_５,３〜Ｐ_５,６それぞれの画像データは、時刻ｔ直前に最後に本来より短い期間に亘って蓄積された電荷の量に相当するものであるから、誤った値となる場合がある。しかし、これらのデータは通信データではなく画像データであるので、データが誤っていたとしても支障がない場合があり、或いは、その誤ったデータについては隣接行のデータを用いて補間することができるので大きな問題とはならない。

図１０は、実施例の動作の場合において第１読出し部４０および第２読出し部５０それぞれによりデータが読み出される受光部１０における画素部を説明する図である。実施例においては、或る時刻ｔ以前では、同図（ａ）に示されるように、受光部１０の画素部Ｐ_５,３および画素部Ｐ_５,４それぞれの通信データが第１行選択部および第１読出部により読み出され（同図（ａ）中の領域Ａ）、受光部１０の画素部Ｐ_２,２〜画素部Ｐ_２,５，画素部Ｐ_３,２〜画素部Ｐ_３,５，画素部Ｐ_７,２〜画素部Ｐ_７,５および画素部Ｐ_８,２〜画素部Ｐ_８,５それぞれの画像データが第２行選択部および第２読出部により読み出される（同図（ａ）中の領域Ｂ）。また、第１行選択部２０により、第１行，第４行および第６行それぞれの各画素部のフォトダイオードＰＤの接合容量部は、第５行の各画素部のフォトダイオードＰＤの接合容量部と同じタイミングで初期化される。

そして、実施例においては、その時刻ｔ以降では、同図（ｂ）に示されるように、受光部１０の画素部Ｐ_４,４および画素部Ｐ_４,５それぞれの通信データが第１行選択部および第１読出部により読み出され（同図（ｂ）中の領域Ａ）、受光部１０の画素部Ｐ_１,３〜画素部Ｐ_１,６，画素部Ｐ_２,３〜画素部Ｐ_２,６，画素部Ｐ_６,３〜画素部Ｐ_６,６および画素部Ｐ_７,３〜画素部Ｐ_７,６それぞれの画像データが第２行選択部および第２読出部により読み出される（同図（ｂ）中の領域Ｂ）。また、第１行選択部２０により、第３行，第５行および第８行それぞれの各画素部のフォトダイオードＰＤの接合容量部は、第４行の各画素部のフォトダイオードＰＤの接合容量部と同じタイミングで初期化される。

すなわち、実施例では、或る時刻ｔを境にして、第１読出部または第２読出部により読み出される受光部１０の画素部の領域Ａ，Ｂは、行方向および列方向それぞれへ１画素分だけシフトし、また、第１行選択部２０によりフォトダイオードＰＤの接合容量部の初期化のみが行われる行は１行分だけ下へシフトする。

図１１は、実施例の動作の場合のタイミングチャートである。同図には、上から順に、受光部１０における第８行〜第１行それぞれの画素部の動作、第１読出部４０の保持部４１のデータ入力動作、第１読出部４０からのデータ出力動作、第２読出部５０の保持部５１のデータ入力動作、および、第２読出部５０からのデータ出力動作、が示されている。同図中の「転１」，転２」，「初期化」および「蓄積」それぞれは、図９中のものと同様である。

この図に示されるように、実施例では、時刻ｔ直後に最初に第１読出部４０に読み出される画素部Ｐ_４,４および画素部Ｐ_４,５それぞれの通信データは、時刻ｔ前に時刻ｔ後と同じ期間に亘って蓄積された電荷の量に相当するものである。それ故、光信号源からの光信号を正確に受信することができる。このように、第１実施形態の固体撮像装置１は、光信号源の位置を追尾するような場合であっても、光信号源からの光信号を正確に受信することができる。

一方、この実施例において、時刻ｔ直後に最初に第２読出部５０に読み出される第１行および第６行の各画素部の画像データは、時刻ｔ直前に最後に本来より短い期間に亘って蓄積された電荷の量に相当するものであるから、誤った値となる場合がある。しかし、これらのデータは通信データではなく画像データであるので、データが誤っていたとしても支障がない場合があり、或いは、その誤ったデータについては隣接行のデータを用いて補間することができるので大きな問題とはならない。

なお、第１実施形態の固体撮像装置１は様々な態様で動作することができる。例えば、第１行選択部２０が受光部１０における奇数行目を選択し、第２行選択部３０が受光部１０における偶数行目を選択するようにしてもよい。この場合、第２行選択部３０および第２読出部５０により読み出された偶数行目の画像データに基づいて光信号源の位置が特定され、その画像中の特定された位置にある何れかの奇数行目の画素部からのデータが通信データとして第１行選択部２０および第１読出部４０により読み出される。この場合、第１行選択部２０は、第１読出部４０により通信データを読み出される行以外の奇数行目の各画素部のフォトダイオードＰＤの接合容量部を初期化する。

（第２実施形態）

次に第２実施形態について説明する。第１実施形態の固体撮像装置１では、第ｍ３行の各画素部Ｐ_ｍ３,ｎのフォトダイオードＰＤの接合容量部を放電させることができるのは第１行選択部２０のみであった。これに対して、第２実施形態の固体撮像装置２では、第１行選択部２０Ａと第２行選択部２０Ｂとを切り替えて、受光部１０における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することでフォトダイオードＰＤの接合容量部を放電させる行選択部を、第１行選択部２０Ａおよび第２行選択部３０Ａの何れかとすることができる。

図１２は、第２実施形態の固体撮像装置２の概略構成を示す図である。図１に示された第１実施形態の固体撮像装置１の概略構成と比較すると、この図１２に示される第２実施形態の固体撮像装置２は、第１行選択部２０に替えて第１行選択部２０Ａを備える点で相違し、第２行選択部３０に替えて第２行選択部３０Ａを備える点で相違し、また、制御部６０に替えて制御部６０Ａを備える点で相違する。受光部１０，第１読出部４０および第２読出部５０それぞれは、第１実施形態のものと同様である。

制御部６０Ａは、第１行選択部２０Ａ，第２行選択部３０Ａ，第１読出部４０および第２読出部５０それぞれの動作を制御することで、固体撮像装置２全体の動作を制御する。制御部６０Ａにより制御されて、第１行選択部２０Ａおよび第１読出部４０と、第２行選択部３０Ａおよび第２読出部５０とは、互いに並列的に動作をすることができる。

図１３は、第２実施形態の固体撮像装置２の第１行選択部２０Ａおよび第２行選択部３０Ａの構成を示す図である。この図に示されるように、第１行選択部２０は、第１のシフトレジスタを構成するＭ個の制御信号生成回路２３_１〜２３_Ｍ，および，第２のシフトレジスタを構成するＭ個のラッチ回路２２_１〜２２_Ｍを含む。また、第２行選択部３０は、第１のシフトレジスタを構成するＭ個の制御信号生成回路３３_１〜３３_Ｍ，および，第２のシフトレジスタを構成するＭ個のラッチ回路３２_１〜３２_Ｍを含む。

第１行選択部２０に含まれるＭ個の制御信号生成回路２３_１〜２３_Ｍそれぞれは、共通の構成を有して順に縦続接続されている。すなわち、各制御信号生成回路２３_ｍの入力端子Ｉは前段の制御信号生成回路２３_ｍ−１の出力端子Ｏに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段の制御信号生成回路２３_１の入力端子Ｉは、クロックＶＣＬＫ１が指示する或るタイミングでハイレベルであって以降はローレベルであるvshift1(0)信号を入力する。各制御信号生成回路２３_ｍは、クロックＶＣＬＫ１に同期して動作し、基本制御信号１を入力して、対応するラッチ回路２２_ｍにより保持されるデータrow_sel1_data[m]がハイレベルであるときに、所定のタイミングで、Reset1(m)信号，Trans1(m)信号，Hold1(m)信号およびAddress1(m)信号をハイレベルとして出力する。

Ｍ個のラッチ回路２２_１〜２２_Ｍそれぞれは、Ｄフリップフロップであって順に縦続接続されている。すなわち、各ラッチ回路２２_ｍの入力端子Ｄは前段のラッチ回路２２_ｍ−１の出力端子Ｑに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段のラッチ回路２２_１の入力端子Ｄは、Ｍビットのデータrow_sel1_data[M:1]をシリアルに入力する。各ラッチ回路２２_ｍは、クロックrow_sel1_clkに同期して動作することで、データrow_sel1_data[m]を保持することができる。各ラッチ回路２２_ｍは、保持しているデータrow_sel1_data[m]を、対応する制御信号生成回路２３_ｍへ与えるとともに、制御信号生成回路３３_ｍへも与える。

第１行選択部２０は、vshift1(0)信号，クロックＶＣＬＫ１，基本制御信号１，Ｍビットのデータrow_sel1_data[M:1]およびクロックrow_sel1_clkを制御部６０Ａから与えられる。

第２行選択部３０に含まれるＭ個の制御信号生成回路３３_１〜３３_Ｍそれぞれは、共通の構成を有して順に縦続接続されている。すなわち、各制御信号生成回路３３_ｍの入力端子Ｉは前段の制御信号生成回路３３_ｍ−１の出力端子Ｏに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段の制御信号生成回路３３_１の入力端子Ｉは、クロックＶＣＬＫ２が指示する或るタイミングでハイレベルであって以降はローレベルであるvshift2(0)信号を入力する。各制御信号生成回路３３_ｍは、クロックＶＣＬＫ２に同期して動作し、基本制御信号２を入力して、対応するラッチ回路３２_ｍにより保持されるデータrow_sel2_data[m]がハイレベルであるときに、所定のタイミングで、Reset2(m)信号，Trans2(m)信号，Hold2(m)信号およびAddress2(m)信号をハイレベルとして出力する。

Ｍ個のラッチ回路３２_１〜３２_Ｍそれぞれは、Ｄフリップフロップであって順に縦続接続されている。すなわち、各ラッチ回路３２_ｍの入力端子Ｄは前段のラッチ回路３２_ｍ−１の出力端子Ｑに接続されている（ここでは、ｍは２以上Ｍ以下の各整数）。初段のラッチ回路３２_１の入力端子Ｄは、Ｍビットのデータrow_sel2_data[M:1]をシリアルに入力する。各ラッチ回路３２_ｍは、クロックrow_sel2_clkに同期して動作することで、データrow_sel2_data[m]を保持することができる。各ラッチ回路３２_ｍは、保持しているデータrow_sel2_data[m]を、対応する制御信号生成回路３３_ｍへ与えるとともに、制御信号生成回路２３_ｍへも与える。

第２行選択部３０は、vshift2(0)信号，クロックＶＣＬＫ２，基本制御信号２，Ｍビットのデータrow_sel2_data[M:1]およびクロックrow_sel2_clkを制御部６０Ａから与えられる。

図１４は、第２実施形態の固体撮像装置２の第１行選択部２０Ａの制御信号生成回路２３_ｍの構成を示す図である。各制御信号生成回路２３_ｍは、Ｄフリップフロップ２１０、論理反転回路２１１、論理積回路２１２〜２１７、論理和回路２１８，２１９、論理積回路２２１、論理反転回路２２２，２２３、論理積回路２２４，２２５および論理和回路２２６を含む。各制御信号生成回路２３_ｍは、図１３で説明した基本制御信号１として、All_reset1信号，Reset1信号，Trans1信号，Hold1信号，Address1信号およびReset_sel信号を入力する。

図６に示された第１実施形態の制御信号生成回路２１_ｍの構成と比較すると、この図１４に示される第２実施形態の制御信号生成回路２３_ｍは、論理反転回路２２３、論理積回路２２４，２２５および論理和回路２２６を更に含む点で相違している。

各制御信号生成回路２３_ｍの論理積回路２２４は、第２行選択部３０Ａの対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m] が論理反転回路２２２により論理反転されたデータを入力するとともに、Reset_sel信号をも入力して、これらの論理積のデータを出力する。

各制御信号生成回路２３_ｍの論理積回路２２５は、対応するラッチ回路２２_ｍから出力されるデータrow_sel1_data[m] を入力するとともに、Reset_sel信号が論理反転回路２２３により論理反転されたデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路２３_ｍの論理和回路２２６は、論理積回路２２４の出力データを入力するとともに、論理積回路２２５の出力データをも入力して、これらの論理和のデータを出力する。すなわち、この論理和回路２２６は、Reset_sel信号がハイレベルであるときデータrow_sel2_data[m]の論理反転データを出力し、Reset_sel信号がローレベルであるときデータrow_sel1_data[m]を出力する。

各制御信号生成回路２３_ｍの論理積回路２１４は、論理和回路２２６の出力データを入力するとともに、Reset1信号のデータをも入力して、これらの論理積のデータをReset1(m)信号として出力する。

各制御信号生成回路２３_ｍの論理積回路２１５は、論理和回路２２６の出力データを入力するとともに、Trans1信号のデータをも入力して、これらの論理積のデータをTrans1(m)信号として出力する。

図１５は、第２実施形態の固体撮像装置２の第２行選択部３０Ａの制御信号生成回路３３_ｍの構成を示す図である。各制御信号生成回路３３_ｍは、Ｄフリップフロップ３１０、論理反転回路３１１、論理積回路３１２〜３１７、論理和回路３１８，３１９、論理積回路３２１、論理反転回路３２２，３２３、論理積回路３２４，３２５および論理和回路３２６を含む。各制御信号生成回路３３_ｍは、図１３で説明した基本制御信号２として、All_reset2信号，Reset2信号，Trans2信号，Hold2信号，Address2信号およびReset_sel信号を入力する。

図７に示された第１実施形態の制御信号生成回路３１_ｍの構成と比較すると、この図１５に示される第２実施形態の制御信号生成回路３３_ｍは、論理反転回路３２２，３２３、論理積回路３２４，３２５および論理和回路３２６を更に含む点で相違している。

各制御信号生成回路３３_ｍの論理積回路３２４は、第１行選択部２０Ａの対応するラッチ回路２２_ｍから出力されるデータrow_sel1_data[m] が論理反転回路３２２により論理反転されたデータを入力するとともに、Reset_sel信号をも入力して、これらの論理積のデータを出力する。

各制御信号生成回路３３_ｍの論理積回路３２５は、対応するラッチ回路３２_ｍから出力されるデータrow_sel2_data[m] を入力するとともに、Reset_sel信号が論理反転回路３２３により論理反転されたデータをも入力して、これらの論理積のデータを出力する。

各制御信号生成回路３３_ｍの論理和回路３２６は、論理積回路３２４の出力データを入力するとともに、論理積回路３２５の出力データをも入力して、これらの論理和のデータを出力する。すなわち、この論理和回路３２６は、Reset_sel信号がハイレベルであるときデータrow_sel1_data[m]の論理反転データを出力し、Reset_sel信号がローレベルであるときデータrow_sel2_data[m]を出力する。

各制御信号生成回路３３_ｍの論理積回路３１４は、論理和回路３２６の出力データを入力するとともに、Reset2信号のデータをも入力して、これらの論理積のデータをReset2(m)信号として出力する。

各制御信号生成回路３３_ｍの論理積回路３１５は、論理和回路３２６の出力データを入力するとともに、Trans2信号のデータをも入力して、これらの論理積のデータをTrans2(m)信号として出力する。

図１３〜図１５に示される構成を有する第１行選択部２０Ａおよび第２行選択部３０Ａは、受光部１０における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することでフォトダイオードＰＤの接合容量部を放電させる機能を、Reset_sel信号がハイレベルおよびローレベルの何れであるかに応じて、何れか一方が担うことができる。

Reset_sel信号がハイレベルである場合、第２実施形態の第１行選択部２０Ａは第１実施形態の第１行選択部２０と同じ機能を有し、第２実施形態の第２行選択部３０Ａは第１実施形態の第２行選択部３０と同じ機能を有する。すなわち、第１行選択部２０Ａが、受光部１０における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することでフォトダイオードＰＤの接合容量部を放電させる機能を有する。したがって、この場合、第２実施形態の固体撮像装置２は、第１実施形態の固体撮像装置１と同様に動作をすることができる。

一方、Reset_sel信号がローレベルである場合、第２行選択部３０Ａが、受光部１０における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することでフォトダイオードＰＤの接合容量部を放電させる機能を有する。この点を除いて、第２実施形態の固体撮像装置２は、第１実施形態の固体撮像装置１と同様に動作をすることができる。

１，２…固体撮像装置、１０…受光部、２０，２０Ａ…第１行選択部、２１_１〜２１_Ｍ…制御信号生成回路、２２_１〜２２_Ｍ…ラッチ回路、２３_１〜２３_Ｍ…制御信号生成回路、３０，３０Ａ…第２行選択部、３１_１〜３１_Ｍ…制御信号生成回路、３２_１〜３２_Ｍ…ラッチ回路、３３_１〜３３_Ｍ…制御信号生成回路、４０…第１読出部、４１_１〜４１_Ｎ…保持部、４２…第１列選択部、４３…差演算部、５０…第２読出部、５１_１〜５１_Ｎ…保持部、５２…第１列選択部、５３…差演算部、６０，６０Ａ…制御部、Ｐ_１,１〜Ｐ_Ｍ,Ｎ…画素部、Ｌ１_１〜Ｌ１_Ｎ，Ｌ２_１〜Ｌ２_Ｎ…読出信号線、ＬＴ_１〜ＬＴ_Ｍ，ＬＲ_１〜ＬＲ_Ｍ，ＬＨ_１〜ＬＨ_Ｍ，ＬＡ１_１〜ＬＡ１_Ｍ，ＬＡ２_１〜ＬＡ２_Ｍ…制御信号線。

Claims

入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部と、前記電荷蓄積部における蓄積電荷量に応じたデータを出力するための第１スイッチと、前記電荷蓄積部における蓄積電荷量に応じたデータを出力するための第２スイッチと、を各々有するＭ×Ｎ個の画素部Ｐ_１,１〜Ｐ_Ｍ,Ｎが、Ｍ行Ｎ列に２次元配列された受光部と、
前記受光部における何れかの第ｍ１行を選択し、その第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して制御信号を出力することで、前記フォトダイオードの接合容量部を放電させ、前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第１スイッチを閉じることで前記電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ１_ｎへ出力させる第１行選択部と、
前記受光部における第ｍ１行と異なる何れかの第ｍ２行を選択し、その第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して制御信号を出力することで、前記フォトダイオードの接合容量部を放電させ、前記フォトダイオードで発生した電荷を前記電荷蓄積部に蓄積させ、前記第２スイッチを閉じることで前記電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌ２_ｎへ出力させる第２行選択部と、
Ｎ本の読出信号線Ｌ１_１〜Ｌ１_Ｎと接続され、前記第１行選択部により選択された前記受光部における第ｍ１行の各画素部Ｐ_ｍ１,ｎから読出信号線Ｌ１_ｎへ出力されたデータを入力して、第ｍ１行の各画素部Ｐ_ｍ１,ｎの前記フォトダイオードで発生した電荷の量に応じたデータを出力する第１読出部と、
Ｎ本の読出信号線Ｌ２_１〜Ｌ２_Ｎと接続され、前記第２行選択部により選択された前記受光部における第ｍ２行の各画素部Ｐ_ｍ２,ｎから読出信号線Ｌ２_ｎへ出力されたデータを入力して、第ｍ２行の各画素部Ｐ_ｍ２,ｎの前記フォトダイオードで発生した電荷の量に応じたデータを出力する第２読出部と、
を備え、
前記第１行選択部または前記第２行選択部が、前記受光部における第ｍ１行および第ｍ２行と異なる何れかの第ｍ３行を選択し、その第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することで、前記フォトダイオードの接合容量部を放電させ、
前記第１行選択部および前記第１読出部と前記第２行選択部および前記第２読出部とが互いに並列的に動作をする、
ことを特徴とする固体撮像装置（ただし、Ｍ，Ｎは２以上の整数、ｍ１，ｍ２，ｍ３は１以上Ｍ以下であって互いに異なる整数、ｎは１以上Ｎ以下の整数）。
前記第１行選択部と前記第２行選択部とを切り替えて、前記受光部における第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して制御信号を出力することで前記フォトダイオードの接合容量部を放電させる行選択部を前記第１行選択部および前記第２行選択部の何れかとする切替手段を更に備えることを特徴とする請求項１に記載の固体撮像装置。
前記第１行選択部が、Ｍ個のラッチ回路を含み、そのうちの第ｍ１のラッチ回路に保持したデータが有意値であるときに第ｍ１行の各画素部Ｐ_ｍ１,ｎに対して前記制御信号を出力し、
前記第２行選択部が、Ｍ個のラッチ回路を含み、そのうちの第ｍ２のラッチ回路に保持したデータが有意値であるときに第ｍ２行の各画素部Ｐ_ｍ２,ｎに対して前記制御信号を出力し、
前記第１行選択部および前記第２行選択部のうちの何れか一方の行選択部が、他方の行選択部のＭ個のラッチ回路のうちの第ｍ３のラッチ回路に保持したデータが非有意値であるときに第ｍ３行の各画素部Ｐ_ｍ３,ｎに対して前記制御信号を出力する、
ことを特徴とする請求項１に記載の固体撮像装置。
前記第１行選択部および前記第２行選択部それぞれのＭ個のラッチ回路が行順に縦続接続されてシフトレジスタを構成しており、そのシフトレジスタにおける初段のラッチ回路にＭビットのデータをシリアル入力することで各ラッチ回路がデータを保持する、
ことを特徴とする請求項３に記載の固体撮像装置。
前記第１行選択部が、これに含まれるＭ個のラッチ回路のうち保持データが有意値であるラッチ回路に対応する複数の行に対して一定時間間隔で順次に前記制御信号を出力し、
前記第２行選択部が、これに含まれるＭ個のラッチ回路のうち保持データが有意値であるラッチ回路に対応する複数の行に対して一定時間間隔で順次に前記制御信号を出力する、
ことを特徴とする請求項３に記載の固体撮像装置。