JP5319161B2 - 固体撮像装置 - Google Patents

Description

本発明は、固体撮像装置に関し、特に、クロストークの発生を抑制するための技術に関する。

固体撮像装置は、ディジタルスティルカメラなどの撮像デバイスとして用いられている。固体撮像装置の一種であるＭＯＳ型固体撮像装置は、複数の画素セルが二次元配列（例えば、アレイ状に配列）されたセンサ部を有する。ＭＯＳ型固体撮像装置に対しては、ディジタルスティルカメラなどにおける連写や動画撮影といった付加価値に実現のため、できるだけセンサ部からのデータ読み出しを速くすることが求められている。ＭＯＳ型固体撮像装置におけるデータ読み出し速度の向上については、種々の提案がなされている（例えば、特許文献１を参照）。特許文献１で提案されているＭＯＳ型固体撮像装置について、図２４を用い説明する。図２４は、アレイ状に配列された複数の画素セルの内、同じ列に属する二つの画素セル９０１ａ、９０１ｂを抜き出して示している。

図２４に示すように、画素セル９０１ａ、９０１ｂは、各々において、フォトダイオード９０８ａ、９０８ｂと、３つのトランジスタ９１０ａ、９１０ｂ、９１１ａ、９１１ｂ、９１２ａ、９１２ｂを有し構成されている。フォトダイオード９０８ａ、９０８ｂは、その一端が転送トランジスタ９１０ａ、９１０ｂのソースに接続され、転送トランジスタ９１０ａ、９１０ｂのドレインは、増幅トランジスタ９１１ａ、９１１ｂのゲートおよびリセットトランジスタ９１２ａ、９１２ｂのソースに接続されている。

転送トランジスタ９１０ａ、９１０ｂのドレインと増幅トランジスタ９１１ａ、９１１ｂのゲートとの間には、電荷蓄積部９０９ａ、９０９ｂが配されている。転送トランジスタ９１０ａ、９１０ｂのゲートは、Ｘ軸方向に延設された転送制御信号線Ｔｒａｎｓに接続され、リセットトランジスタ９１２ａ、９１２ｂのゲートは、同じくＸ軸方向に延設されたリセット信号線ＲＳに接続されている。

また、増幅トランジスタ９１１ａ、９１１ｂおよびリセットトランジスタ９１２ａ、９１２ｂの各ドレインは、Ｙ軸方向に延設された画素選択線９１３に接続されている。画素セル９０１ａにおける増幅トランジスタ９１１ａのソースは、Ｙ軸方向に延設された出力信号線９０４ａに接続されている。
一方、画素セル９０１ｂにおける増幅トランジスタ９１１ｂのソースは、出力信号線９０４ａに対し並設された出力信号線９０４ｂに接続されている。

上記構成を有する従来技術に係るＭＯＳ型固体撮像装置の駆動方法について、図２５を用い説明する。
図２５に示すように、駆動における初期状態において、画素選択線９１３は、ＯＦＦ状態になっている。このとき、画素セル９０１ａ、９０１ｂにおける電荷蓄積部９０９ａ、９０９ｂは、ＬＯＷレベルとなっており、増幅トランジスタ９１１ａ、９１１ｂは、ＯＦＦ状態となっている（増幅トランジスタ９１１ａ、９１１ｂの状態については、図示を省略）。

次に、画素選択線９１３をＯＮ状態にし、データの読み出しを実行しようとする行のリセット信号線ＲＳをＯＮ状態とする。この動作により、電荷蓄積部９０９ａ、９０９ｂがＨＩＧＨ状態にリセットされる。
次に、転送制御信号線ＴｒａｎｓをＯＮ状態とすることにより、フォトダイオード９０８ａ、９０８ｂで光電変換された電荷が、電荷蓄積部９０９ａ、９０９ｂにそれぞれ転送される。これにより電荷蓄積部９０９ａ、９０９ｂの電位レベルが変化し、その変化した電位レベルが、増幅トランジスタ９１１ａ、９１１ｂを通して増幅され、出力信号線９０４ａ、９０４ｂに対してそれぞれ出力される。

以上のようにして、同じ列に属する２つの行を同時に選択し、２つの画素セル９０１ａ、９０１ｂからのデータを同時に読み出すことができる。特許文献１で提案されているＭＯＳ型固体撮像装置では、上記構成及び上記駆動方法を採用することにより、読み出し速度の高速化が図られる。
特開２００６−２９５６２０号公報

しかしながら、上記従来技術に係るＭＯＳ型固体撮像装置の構成を採用し、２つの画素セルからデータを同時に読み出す場合には、画素セル９０１ａの電荷蓄積部９０９ａと出力信号線９０４ｂとの間、および画素セル９０１ｂの電荷蓄積部９０９ｂと出力信号線９０４ａとの間でカップリングが生じ、クロストークが発生する、という問題がある。具体的に、図２４および図２５を用い説明する。

図２５に示すように、転送制御信号線ＴｒａｎｓをＯＮ状態にしたときには、電荷の転送により電荷蓄積部９０９ａの電位レベルが変化し、これに伴い出力信号線９０４ａの電位レベルも変化する。ここで、画素セル９０１ｂのフォトダイオード９０８ｂに光が入射されず、電荷蓄積されていない場合には、画素セル９０１ｂからの出力信号線９０４ｂの電位レベルは本来変化しない。

しかし、図２４に示すように、従来技術に係るＭＯＳ型固体撮像装置では、出力信号線９０４ａが画素セル９０１ｂ上あるいはその近傍に配設されている。このため、出力信号線９０４ａと電荷蓄積部９０９ｂとの間に寄生容量９１４が存在する。このため、出力信号９０４ａにおける電位レベルの変化は、寄生容量９１４を介して、電荷蓄積部９０９ｂへと伝播され、出力信号線９０４ｂへと出力されてしまう。

従って、画素セル９０１ｂにおけるフォトダイオード９０８ｂには光が入射していない場合においても、隣接する画素セル９０１ａにおけるフォトダイオード９０８ａに入射された光量に応じた信号が出力信号線９０４ｂに出力されてしまうことになる。このように、従来技術に係るＭＯＳ型固体撮像装置では、上記メカニズムにより、クロストークを発生することがある。

本発明は、上記問題を解決しようとなされたものであって、同じ列に属する複数の画素セルからデータを並列的に読み出すことにより、データ読み出し速度の向上を図ることが可能であるとともに、クロストークの発生を確実に抑制することができる固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、次の構成を採用することとする。
（１） 本発明に係る固体撮像装置は、画素領域内に複数の画素セルが行列状に配設され、複数の画素セルの各々が、光電変換を行うフォトダイオードと、フォトダイオードで生成された信号電荷を蓄積する電荷蓄積部とを有する。
複数の画素セルには、同じ列上で、且つ、互いに隣接する第１の画素セルと第２の画素セルとが含まれており、第１の画素セルおよび第２の画素セルにおける電荷蓄積部に隣接し、且つ、互いに並設された第１の出力信号線および第２の出力信号線が設けられている。そして、第１の画素セルにおける電荷蓄積部に蓄積された信号電荷は、第１の出力信号線に出力され、第２の画素セルにおける電荷蓄積部に蓄積された信号電荷は、第２の出力信号線に出力される構成となっている。ここで、第１の出力信号線への信号電荷の出力と、第２の出力信号線への信号電荷の出力とは、並列的に処理される。

本発明に係る固体撮像装置では、第１の画素セルにおける電荷蓄積部と、第２の出力信号線との間には、当該間での容量性カップリングを抑制する導電層が挿設されていることを特徴とする。
（２） 上記（１）の固体撮像装置では、導電層が電位固定されている、という構成を採用することができる。

（３） 上記（１）の固体撮像装置では、導電層が接地されている、という構成を採用することができる。
（４） 上記（１）の固体撮像装置では、導電層が第１の出力信号線に対し接続されている、という構成を採用することができる。
（５） 上記（４）の固体撮像装置では、第２の画素セルにおける電荷蓄積部と、第１の出力信号線との間には、当該間での容量性カップリングを抑制する第２の導電層が挿設されており、第２の導電層が第２の出力信号線に対し接続されている、という構成を採用することができる。

（６） 上記（１）〜（５）の固体撮像装置では、複数の画素セルの配設面に対して交差する方向において、第１の出力信号線および第２の出力信号線が、電荷蓄積部に対して、絶縁膜を介した状態で上方に配設されており、且つ、第１の画素セルおよび第２の画素セルの各々における電荷蓄積部に対して、間に絶縁膜を貫通するコンタクトプラグを介して接続されており、第１の画素セルと第２の画素セルとは、これらを平面視するときに、コンタクトプラグを除き同じレイアウト構成を有する、という構成を採用することができる。

（７） 上記（６）の固体撮像装置では、第１の画素セルおよび第２の画素セルの各々における電荷蓄積部が、第１の出力信号線および第２の出力信号線の双方に対して並行して延設された線部分を有しており、第１の画素セルの電荷蓄積部と第１の出力信号線との接続に供されるコンタクトプラグと、第２の画素セルの電荷蓄積部と第２の出力信号線との接続に供されるコンタクトプラグとが、電荷蓄積部が有する線部分に並行する仮想線を対称軸として、互いに線対称の関係を以って配置されている、という構成を採用することができる。

（８） 上記（１）〜（７）の固体撮像装置では、第１の画素セルおよび第２の画素セルの各々に、フォトダイオードおよび電荷蓄積部の他に、入力された転送制御信号に基づいてフォトダイオードで生成された信号電荷を、電荷蓄積部に転送する転送トランジスタと、入力されたリセット制御信号に基づいて電荷蓄積部の電位を制御するリセットトランジスタと、電荷蓄積部に転送された信号電荷を増幅し、第１の出力信号線あるいは第２の出力信号線に対して出力する増幅トランジスタとを備える、という構成を採用することができる。

（９） 上記（８）の固体撮像装置では、第１の画素セルおよび第２の画素セルの各々に、フォトダイオードが２つ設けられており、且つ、１つの増幅トランジスタおよび１つのリセットトランジスタを共有している、という構成を採用することができる。
（１０） 上記（８）、（９）の固体撮像装置では、転送トランジスタに対して入力される転送制御信号が、複数段の電圧レベルを経てオンレベルに到達される、という構成を採用することができる。

本発明に係る固体撮像装置では、上記（１）のように、同じ列上で隣接する第１の画素セルおよび第２の画素セルに対し、第１の出力信号線および第２の出力信号線が設けられている。そして、第１の画素セルからの信号電荷は、第１の出力信号線に対し出力され、第２の画素セルからの信号電荷は、第１の出力信号線への信号電荷の出力と並列的に、第２の出力信号線に対し出力される。よって、本発明に係る固体撮像装置では、第１の画素セルおよび第２の画素セルから並列的に信号電荷（データ）を読み出すことが可能であり、読み出し速度の高速化を図ることができる。

ここで、本発明に係る固体撮像装置においても、第１の出力信号線と第２の出力信号線とは、互いに並設されているとともに、第１の画素セルおよび第２の画素セルの各電荷蓄積部に対して隣接配置されている。このような構成を採用する場合、上記従来技術に係る固体撮像装置では、画素セル９０１ａの電荷蓄積部９０９ａと出力信号線９０４ｂとの間、および画素セル９０１ｂの電荷蓄積部９０９ｂと出力信号線９０４ａとの間で容量性カップリングが生じ、これによりクロストークという問題を生じる。

これに対して、本発明に係る固体撮像装置では、第１の画素セルにおける電荷蓄積部と、第２の出力信号線との間に導電層が挿設された構成を有する。そして、導電層は、第１の画素セルにおける電荷蓄積部と第２の出力信号線との間の容量性カップリングを抑制する機能を有するものである。よって、本発明に係る固体撮像装置では、少なくとも第１の画素セルにおける電荷蓄積部と第２の出力信号線との間の容量性カップリングを抑制することができ、クロストークの発生を抑制することができる。

なお、上記において、「並列的に」とは、第１の出力信号線への信号電荷の出力と、第２の出力信号線への信号電荷の出力とが、時間的に少しでも重畳した状態で処理されることを意味し、例えば、同時に信号電荷を読み出す場合等が該当する。

従って、本発明に係る固体撮像装置では、同じ列上で隣接する第１の画素セルおよび第２の画素セルから信号電荷（データ）を並列的に読み出すことにより、データ読み出し速度の向上を図ることが可能であるとともに、クロストークの発生を確実に抑制することができる。

なお、本発明に係る固体撮像装置では、上記（５）のように、第２の画素セルにおける電荷蓄積部と、第１の出力信号線との間に第２の導電層が挿設された構成を採用することができる。第２の導電層は、上記導電層と同様に、第２の画素セルにおける電荷蓄積部と第１の出力信号線との間の容量性カップリングを抑制する機能を有するものである。第２の導電層を挿設する構成を採用する場合には、上記（１）に係る本発明の固体撮像装置が奏する効果に加えて、第２の画素セルにおける電荷蓄積部と第１の出力信号線との間での容量性カップリングを抑制することができる。

以下では、本発明を実施するための最良の形態について、図面を参酌しながら説明する。なお、以下の各実施の形態は、本発明の構成およびそこから奏される作用・効果を分かり易く説明するために用いる一例であって、本発明は、本質的な特徴部分以外に何ら以下の形態に限定を受けるものではない。
［実施の形態１］
１．全体構成
実施の形態１に係るＭＯＳ型固体撮像装置１の全体構成について、図１を用い説明する。

図１に示すように、ＭＯＳ型固体撮像装置１は、複数の画素セル１０１ａ、１０１ｂからなる画素領域１０と、垂直走査回路２１、信号処理回路２２、水平走査回路２３およびアンプ回路２４などからなる回路領域とを有し構成されている。
画素領域１０では、水平方向に（ｎ＋１）個、垂直方向に（ｍ＋１）個の画素セル１０１ａ、１０１ｂが、二次元配置の一例としてアレイ状に配置されている。画素領域１０では、各行ごとに対応して転送制御信号線Ｔｒａｎｓとリセット信号線ＲＳとが設けられている。また、画素領域１０では、各列ごとに対応して２本の出力信号線１０４ａ、１０４ｂと画素選択線１１３と導電層１１８とが設けられている。導電層１１８については、後述する。

垂直方向に画素セル１０１ａ、１０１ｂを選択する転送制御信号は、転送制御信号線Ｔｒａｎｓを通り、各画素セル１０１ａ、１０１ｂに対し送られる。各画素セル１０１ａ、１０１ｂに対しリセット信号は、リセット信号線ＲＳを通り、各画素セル１０１ａ、１０１ｂに送られる。なお、転送制御信号線Ｔｒａｎｓおよびリセット信号線ＲＳは、垂直走査回路２１に接続されている。

画素選択信号は、各列ごとに設けられた画素選択線１１３を通り、所定のタイミングで各画素セル１０１ａ、１０１ｂに送られる。そして、各画素セル１０１ａ、１０１ｂからのデータは、出力信号線１０４ａ、１０４ｂに読み出される。ここで、画素セル１０１ａからのデータは、出力信号線１０４ａへと読み出され、画素セル１０１ｂからのデータは、出力信号線１０４ｂへと読み出される。

２．画素セル１０１ａ、１０１ｂの構成
実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０１ｂの構成について、図２を用い説明する。図２では、同じ列上で、且つ、互いに隣り合う２つの画素セル１０１ａ、１０１ｂを示す。
図２に示すように、画素セル１０１ａ、１０１ｂは、それぞれ１つのフォトダイオード１０８ａ、１０８ｂと、３つのトランジスタ（転送トランジスタ１１０ａ、１１０ｂ、増幅トランジスタ１１１ａ、１１１ｂ、リセットトランジスタ１１２ａ、１１２ｂ）とを有し構成されている。フォトダイオード１０８ａ、１０８ｂは、入射した光をその強度に応じた量の電荷に変換する素子部である。

フォトダイオード１０８ａ、１０８ｂは、それぞれの一端が転送トランジスタ１１０ａ、１１０ｂのソースに接続されており、転送トランジスタ１１０ａ、１１０ｂのドレインは、増幅トランジスタ１１１ａ、１１１ｂのゲートに接続されている。転送トランジスタ１１０ａ、１１０ｂのドレイン側には、転送された電荷を受ける電荷蓄積部１０９ａ、１０９ｂが形成されている。

電荷蓄積部１０９ａ、１０９ｂには、それぞれリセットトランジスタ１１２ａ、１１２ｂのソースに接続されている。リセットトランジスタ１１２ａ、１１２ｂのドレインは、増幅トランジスタ１１１ａ、１１１ｂのドレインとともに、画素選択線１１３に接続されている。なお、転送トランジスタ１１０ａ、１１０ｂのゲートは、それぞれの転送制御信号線Ｔｒａｎｓに接続されており、リセットトランジスタ１１２ａ、１１２ｂは、それぞれのリセット信号線ＲＳに接続されている。

図２に示すように、ＭＯＳ型固体撮像装置１では、Ｙ軸方向の上方に位置する画素セル１０１ａにおける増幅トランジスタ１１１ａのソースは、出力信号線１０４ａに接続されており、下方に位置する画素セル１０１ｂにおける増幅トランジスタ１１１ｂのソースは、出力信号線１０４ｂに接続されている。
また、実施の形態１に係るＭＯＳ型固体撮像装置１では、各画素セル１０１ａ、１０１ｂにおける電荷蓄積部１０９ａ、１０９ｂと、出力信号線１０４ａ、１０４ｂとの間に、導電層１１８が介挿されている。導電層１１８は、接地されており、電荷蓄積部１０９ａと出力信号線１０４ｂとの間、および電荷蓄積部１０９ｂと出力信号線１０４ａとの間での容量性カップリングを抑制する働きをする。なお、導電層１１８の配置などについては、図２では模式的に示しているので、具体例としてのレイアウトについて、次に説明をする。

３．画素セル１０１ａ、１０１ｂのレイアウト
画素セル１０１ａ、１０１ｂのレイアウトについて、図３から図６を用い説明する。なお、図３から図６は、図番を追って、積層順に下層から上層へと配線パターンを示している。
図３に示すように、画素セル１０１ａでは、フォトダイオード１０８の角部分に転送トランジスタ１１０ａが跨設されている。転送トランジスタ１１０ａに隣接して増幅トランジスタ１１１ａが形成され、さらにリセットトランジスタ１１２ａが形成されている。

画素セル１０１ｂについても、上記画素セル１０１ａと同様の構成を有する。
次に、図４に示すように、画素セル１０１ａ、１０１ｂのそれぞれでは、増幅トランジスタ１１１ａ、１１１ｂの上部に、出力信号線（１層目）１０４ａ１、１０４ｂ１と、電荷蓄積部１０９ａ、１０９ｂとが、互いに間隔をあけて形成されている。また、画素選択線１１３も形成されている。

次に、図５に示すように、画素セル１０１ａ、１０１ｂのそれぞれでは、出力信号線（１層目）１０４ａ１、１０４ｂ１の上部に位置する箇所に、出力信号線（２層目）１０４ａ２、１０４ｂ２が形成されている。図４に示す出力信号線（１層目）１０４ａ１、１０４ｂ１と、図５に示す出力信号線（２層目）１０４ａ２、１０４ｂ２との各間は、コンタクトプラグにより接続されている（図４を参照）。

また、図５に示すように、電荷蓄積部１０９ａ、１０９ｂのそれぞれは、導電層１１８に接続されたパッド部１１８ａ、１１８ｂで覆われている。そして、導電層１１８は、ともに接地されている。なお、図５に示すように、出力信号線（２層目）１０４ａ２、１０４ｂ２には、この後説明する出力信号線（３層目）１０４ａ３、１０４ｂ３との接続に供するコンタクトプラグ１０４ａｖ、１０４ｂｖが設けられている。

ここで、コンタクトプラグ１０４ａｖとコンタクトプラグ１０４ｂｖとは、図５におけるＸ軸方向に互いにずらして形成されている。
また、図５に示すように、リセット信号線ＲＳおよび転送制御信号線Ｔｒａｎｓが設けられている。
図６に示すように、Ｙ軸方向に延伸された出力信号線（３層目）１０４ａ３、１０４ｂ３が形成されている。出力信号線（３層目）１０４ａ３と出力信号線（３層目）１０４ｂ３とは、互いの間に間隔をあけ、且つ、並設されている。そして、出力信号線（３層目）１０４ａ３は、図５に示すコンタクトプラグ１０４ａｖにより、出力信号線（２層目）１０４ａ２と接続されており、出力信号線（３層目）１０４ｂ３は、図５に示すコンタクトプラグ１０４ｂｖにより、出力信号線（２層目）１０４ｂ２と接続されている。

４．ＭＯＳ型固体撮像装置１の駆動
ＭＯＳ型固体撮像装置１の駆動動作について、図７を用い説明する。
図７に示すように、ＭＯＳ型固体撮像装置１の駆動では、初期状態において、画素選択線１１３がＯＦＦ状態になっている。このとき、画素セル１０１ａ、１０１ｂにおける電荷蓄積部１０９ａ、１０９ｂはＬＯＷレベルとなっており、増幅トランジスタ１１１ａ、１１１ｂは、ＯＦＦ状態となっている（増幅トランジスタ１１１ａ、１１１ｂの状態については、図示を省略）。

次に、画素選択線１１３をＯＮ状態にし、データの読み出しを実行しようとする行のリセット信号線ＲＳをＯＮ状態とする。この動作により、電荷蓄積部１０９ａ、１０９ｂがＨＩＧＨ状態にリセットされる。
次に、転送制御信号線ＴｒａｎｓをＯＮ状態とすることにより、フォトダイオード１０８ａ、１０８ｂで光電変換された電荷が、電荷蓄積部１０９ａ、１０９ｂにそれぞれ転送される。これにより電荷蓄積部１０９ａ、１０９ｂの電位レベルが変化し、その変化した電位レベルが、増幅トランジスタ１１１ａ、１１１ｂを通して増幅され、出力信号線１０４ａ、１０４ｂに対してそれぞれ出力される。

実施の形態１に係るＭＯＳ型固体撮像装置１では、上述のように、導電層１１８（パッド部１１８ａ、１１８ｂ）が電荷蓄積部１０９ａと出力信号線１０４ｂとの間、および電荷蓄積部１０９ｂと出力信号線１０４ａとの間に挿設されており、導電層１１８が接地されているので、上記互いの間での容量性カップリングが抑制される。即ち、図７に示すように、転送制御信号線ＴｒａｎｓをＯＮ状態としたときに（矢印Ａ１部分）、画素セル１０１ａにおける電荷蓄積部１０９ａおよび出力信号線１０４ａの電位レベルは変化するが（矢印Ａ２、Ａ３部分）、導電層１１８が接地されていることにより（矢印Ｂ部分）、出力信号線１０４ｂの電位レベルが影響され難い（矢印Ｃ部分）。

よって、実施の形態１に係るＭＯＳ型固体撮像装置１では、接地された導電層１１８を挿設することにより、導電層１１８と電荷蓄積部１０９ａ、１０９ｂとの間、および導電層１１８と出力信号線１０４ａ、１０４ｂとの間にそれぞれ形成される寄生容量１１４ａ、１１４ｂ、１１７ａ、１１７ｂ（図２を参照。）が隣接する画素セル１０１ａ、１０１ｂからのデータに影響を受けにくい。これより、ＭＯＳ型固体撮像装置１では、同じ列上で隣接する複数の画素セル１０１ａ、１０１ｂからデータを同時に読み出すことにより、データ読み出し速度の向上を図ることが可能であるとともに、クロストークの発生を確実に抑制することができる。

［変形例１］
変形例１に係るＭＯＳ型固体撮像装置の構成について、図８および図９を用い説明する。なお、変形例１に係るＭＯＳ型固体撮像装置の構成は、導電層２１８ａ、２１８ｂの形態を除き、上記実施の形態１に係るＭＯＳ型固体撮像装置１と同じ構成を有する。よって、以下では、上記ＭＯＳ型固体撮像装置１との差異部分を中心に説明する。なお、上記実施の形態１における図３に示す層でのレイアウトは共通しているので、図示および説明を省略する。

図８に示すように、変形例１に係るＭＯＳ型固体撮像装置では、電荷蓄積部１０９ａ、１０９ｂおよび出力信号線（１層目）１０４ａ１、１０４ｂ１を間に挟み、画素選択線１１３と並行してダミー線２１５が設けられている。ダミー線２１５については、上記実施の形態１と同様に設置することもできるが、これに限らず、電位を固定できればよい。
ダミー線２１５には、各画素セル２０１ａ、２０１ｂにおいて、コンタクトプラグ２１５ａｖ、２１５ｂｖが形成されている。

次に、図９に示すように、出力信号線（１層目）１０４ａ１、１０４ｂ１のそれぞれの上方には、出力信号線（２層目）１０４ａ２、１０４ｂ２が形成され、それらにはコンタクトプラグ１０４ａｖ、１０４ｂｖが形成されている。
また、電荷蓄積部１０９ａ、１０９ｂのそれぞれを覆う領域には、導電層２１８ａ、２１８ｂが形成されている。導電層２１８ａ、２１８ｂのそれぞれは、ダミー線２１５の一部も覆っており、コンタクトプラグ２１５ａｖ、２１５ｂｖにより接続されている。

以上のような構成を採用する変形例１に係るＭＯＳ型固体撮像装置においても、上記実施の形態１に係るＭＯＳ型固体撮像装置１と同様に、データ読み出し速度の向上を図ることが可能であるとともに、クロストークの発生を確実に抑制することができる。
［実施の形態２］
実施の形態２に係るＭＯＳ型固体撮像装置の構成について、図１０から図１６を用い説明する。

１．画素セル３０１ａ、３０１ｂのレイアウト
実施の形態２に係るＭＯＳ型固体撮像装置における画素セル３０１ａ、３０１ｂのレイアウトについて、図１０から図１２を用い説明する。なお、上記実施の形態１における図３に示す層でのレイアウトは共通しているので、図示および説明を省略する。
図１０に示すように、実施の形態２に係るＭＯＳ型固体撮像装置では、上記変形例１に係るＭＯＳ型固体撮像装置と同様に（図８を参照。）、画素選択線１１３に対して、出力信号線（１層目）３０４ａ１、３０４ｂ１および電荷蓄積部１０９ａ、１０９ｂを挟んでダミー線３１５がＹ軸方向に延伸形成されている。なお、実施の形態２に係るＭＯＳ型固体撮像装置では、ダミー線３１５にコンタクトプラグは設けられていない。

図１１に示すように、出力信号線（１層目）３０４ａ１および電荷蓄積部１０９ａを覆うように出力信号線（２層目）３０４ａ２が設けられ、同じく、出力信号線（１層目）３０４ｂ１および電荷蓄積部１０９ｂを覆うように出力信号線（２層目）３０４ｂ２が設けられている。出力信号線（２層目）３０４ａ２、３０４ｂ２は、ダミー線３１５には接続されておらず、上方に向けてコンタクトプラグ３０４ａｖ、３０４ｂｖがそれぞれ形成されている。

次に、図１２に示すように、Ｙ軸方向に延伸され、互いに並行する出力信号線（３層目）３０４ａ３、３０４ｂ３が形成されている。出力信号線（３層目）３０４ａ３は、コンタクトプラグ３０４ａｖを介して出力信号線（２層目）３０４ａ２に接続されており、出力信号線（３層目）３０４ｂ３は、コンタクトプラグ３０４ｂｖを介して出力信号線（２層目）３０４ｂ２に接続されている。

２．画素セル３０１ａ、３０１ｂの断面構成
実施の形態２に係るＭＯＳ型固体撮像装置における画素セル３０１ａ、３０１ｂの断面構成について、図１３から図１５を用い説明する。図１３は、図１２に示す画素セル３０１ａ、３０１ｂのＤ−Ｄ’断面を示し、図１４は、図１２に示す画素セル３０１ａ、３０１ｂのＥ−Ｅ’断面を示し、図１５は、図１２に示す画素セル３０１ａ、３０１ｂのＦ−Ｆ’断面を示す。

図１３に示すように、画素セル３０１ａの電荷蓄積部１０９ａは、Ｘ軸方向において、画素選択線１１３とダミー線３１５との間に設けられている。そして、電荷蓄積部１０９ａのＺ軸方向上方には、出力信号線（２層目）３０４ａ２が配されており、出力信号線（２層目）３０４ａ２は、コンタクトプラグ３０４ａｖにより出力信号線（３層目）３０４ａ３に接続されている。よって、画素セル３０１ａにおける電荷蓄積部１０９ａは、画素セル３０１ｂに対応する出力信号線３０４ｂ１、３０４ｂ２、３０４ｂ３に対して、画素選択線１１３、ダミー線３１５および出力信号線（２層目）３０４ａ２が容量性カップリングを抑制する機能を果たすことになる。

同様に、図１４に示すように、画素セル３０１ｂの電荷蓄積部１０９ｂは、Ｘ軸方向において、画素選択線１１３とダミー線３１５との間に設けられている。そして、電荷蓄積部１０９ｂのＺ軸方向上方には、出力信号線（２層目）３０４ｂ２が配されており、出力信号線（２層目）３０４ｂ２は、コンタクトプラグ３０４ｂｖにより出力信号線（３層目）３０４ｂ３に接続されている。よって、画素セル３０１ａにおける電荷蓄積部１０９ａと同様に、電荷蓄積部１０９ｂは、画素セル３０１ａに対応する出力信号線３０４ａ１、３０４ａ２、３０４ａ３に対して、画素選択線１１３、ダミー線３１５および出力信号線（２層目）３０４ｂ２が容量性カップリングを抑制する機能を果たすことになる。

ここで、図１３と図１４とを見比べるとき、画素セル３０１ａの一部を示すＤ−Ｄ’断面と、画素セル３０１ｂの一部を示すＥ−Ｅ’断面では、コンタクトプラグ３０４ａｖ、３０４ｂｖの配置がＺ軸方向に並行する仮想線に対し線対称の関係となっている。このため、画素セル３０１ａと画素セル３０１ｂとでは、クロストークの抑制を図りながら、相互間での特性の差異を最小に留めることができる。

図１５に示すように、画素セル３０１ｂのＦ−Ｆ’断面では、電荷蓄積部１０９ｂのＺ軸方向上方の一部を覆うように出力信号線（２層目）３０４ｂ２と転送制御信号線Ｔｒａｎｓが設けられている。そして、出力信号線（２層目）３０４ｂ２、転送制御信号線Ｔｒａｎｓおよびリセット信号線ＲＳのＺ軸方向上方には、画素セル３０４ａに対応する出力信号線３０４ａ３が配されている。

ここで、実施の形態２に係るＭＯＳ型固体撮像装置では、出力信号線（２層目）３０４ｂ２と転送制御信号線Ｔｒａｎｓとの間隔ｓは、出力信号線（２層目）３０４ｂ２の層厚みｔよりも狭く設定されている。
［数１］ ｓ＜ｔ
また、電荷蓄積部１０９ｂと出力信号線（２層目）３０４ｂ２とのＺ軸方向距離ｈ１は、出力信号線（２層目）３０４ｂ２と出力信号線（３層目）３０４ａ３とのＺ軸方向距離ｈ２よりも短く設定されている。
［数２］ ｈ１＜ｈ２
以上のような設定により、実施の形態２に係るＭＯＳ型固体撮像装置では、より確実に、画素セル３０１ａに対応する出力信号線（３層目）３０４ａ３と、画素セル３０１ｂの電荷蓄積部１０９ｂとの間の寄生容量を抑制することができ、クロストークを効果的に抑制できる。

３．実施の形態２に係るＭＯＳ型固体撮像装置の駆動
実施の形態２に係るＭＯＳ型固体撮像装置の駆動動作について、図１６を用い説明する。
画素セル３０１ａを選択し、出力信号線３０４ａにデータが読み出されるまでの動作については、上記実施の形態１に係るＭＯＳ型固体撮像装置１の駆動動作と同じである。

上述のように、実施の形態２に係るＭＯＳ型固体撮像装置では、画素セル３０１ａに対応する出力信号線３０４ａと、画素セル３０１ｂに対応する出力信号線３０４ｂとは、並設されているので、互いに影響を受けることになる。このため、転送制御信号線Ｔｒａｎｓにおける信号がＯＮ状態とされ（矢印Ｇ１部分）、画素セル３０１ａの電荷蓄積部１０９ａの電位レベルが下がる（矢印Ｇ２部分）。これに伴い、出力信号線３０４ａの電位レベルが下がれば（矢印Ｇ３部分）、寄生容量の影響により、画素セル３０１ｂにおける電荷蓄積部１０９ｂの電位レベルも下がる（矢印Ｈ１部分）。

しかし、実施の形態２に係るＭＯＳ型固体撮像装置では、画素セル３０１ｂの電荷蓄積部１０９ｂの上方を覆う状態に配された導電層が出力信号線（２層目）３０４ｂ２であるので、出力信号線３０４ｂの電位レベルがある程度のレベルまで下がると、増幅トランジスタ１１１ｂを通して駆動され、出力信号線３０４ｂの電位レベルが上がる（矢印Ｈ３部分）。このようなメカニズムにより、寄生容量の影響を受けて画素セル３０１ｂの電荷蓄積部１０９ｂの電位レベルも上昇する（矢印Ｈ４部分）。そして、最終的には、出力信号線３０４ｂの電位レベルは所望の電位レベルに落ち着く。

以上より、実施の形態２に係るＭＯＳ型固体撮像装置の駆動においても、クロストークの発生が確実に抑制される。
４．実施の形態２に係るＭＯＳ型固体撮像装置の優位性
実施の形態２に係るＭＯＳ型固体撮像装置では、上述のように、同じ列上で隣接する複数の画素セル３０１ａ、３０１ｂからデータを同時に読み出すことにより、データ読み出し速度の向上を図ることが可能であるとともに、クロストークの発生を確実に抑制することができる。この点に関しては、上記実施の形態１および変形例１と同様である。

実施の形態２に係るＭＯＳ型固体撮像装置では、上記優位性に加えて、画素セル３０１ａと画素セル３０１ｂとの間での特性の差異を最小限に抑えることができる。これは、上記のように、実施の形態２に係るＭＯＳ型固体撮像装置では、図１３および図１４に示すように、画素セル３０１ａの一部を示すＤ−Ｄ’断面と、画素セル３０１ｂの一部を示すＥ−Ｅ’断面とにおいて、コンタクトプラグ３０４ａｖ、３０４ｂｖの配置がＺ軸方向に並行する仮想線に対し線対称の関係となっていることに起因する。

以上のように、実施の形態２に係るＭＯＳ型固体撮像装置では、データ読み出し速度の向上を図ることが可能であって、クロストークの発生を確実に抑制することができ、且つ、複数の画素セル３０１ａ、３０１ｂでの特性の差異を最小限に抑えることができる。
［変形例２］
変形例２に係るＭＯＳ型固体撮像装置の駆動動作について、図１７を用い説明する。なお、変形例２に係るＭＯＳ型固体撮像装置の構成については、駆動動作に係る制御機能部を除き、上記実施の形態２に係るＭＯＳ型固体撮像装置と同じであるので、説明を省略する。

図１７に示すように、変形例２に係るＭＯＳ型固体撮像装置の駆動動作では、転送制御信号線Ｔｒａｎｓの信号電位を、一端、中間の電位レベルまで上げた後（矢印Ｊ１部分）、二段でＯＮ状態に到達させる（矢印Ｊ２部分）ところに特徴を有する。
転送制御信号線Ｔｒａｎｓの信号を中間の電位レベルまで上げた時点（矢印Ｊ１部分）において、フォトダイオード１０８ａで生成され蓄積された電荷は、一部の電荷を残した状態で電荷蓄積部１０９ａに転送される。このため、電荷蓄積部１０９ａでの電位レベルの変動が、上記実施の形態２に係るＭＯＳ型固体撮像装置の駆動のように、転送制御信号線Ｔｒａｎｓの信号電位を一段でＯＮ状態とする場合よりも小さくなる。これにより、寄生容量に起因する出力信号線３０４ｂの電位レベルの変化が小さくなり（矢印Ｋ２部分）、これに伴い、電荷蓄積部１０９ｂの電位レベルの変動も小さく抑えることができる（矢印Ｋ１部分）。

次に、転送制御信号線Ｔｒａｎｓの信号電位がＯＮ状態に到達したときに（矢印Ｊ２部分）、フォトダイオード１０８ａに残されていた電荷が電荷蓄積部１０９ａに転送される。このとき、電荷蓄積部１０９ａでの電位レベルの変化量も小さくなるため、寄生容量の影響による電荷蓄積部１０９ｂの電位レベルの変動も小さくなる。
以上より、変形例２に係るＭＯＳ型固体撮像装置では、駆動動作において、転送制御信号線Ｔｒａｎｓを二段でＯＮ状態とすることにより、画素セル３０１ｂにおける電荷蓄積部１０９ｂの電位レベルの変動を短い時間で回復させることが可能となる。よって、変形例２に係るＭＯＳ型固体撮像装置では、転送制御信号線Ｔｒａｎｓの信号電位のＯＮ状態の時間を短くすることができ、高速にデータを読み出すことが可能となる。

［実施の形態３］
実施の形態３に係るＭＯＳ型固体撮像装置の構成について、図１８（ａ）を用い説明する。なお、画素セル１０１ａ、１０１ｂの各構成については、上記実施の形態１に係るＭＯＳ型固体撮像装置の画素セル１０１ａ、１０１ｂと同様であり、出力信号線１０４ａ、１０４ａ、１０４ｂなどの構成は上記と同じである（図示を省略）。

図１８（ａ）に示すように、実施の形態３に係るＭＯＳ型固体撮像装置では、撮像領域において、画素セル１０１ａと画素セル１０１ｂとが、Ｙ軸方向において交互に配設されている。一方、Ｘ軸方向においては、画素セル１０１ａと隣り合って画素セル１０１ａが配設され、画素セル１０１ｂと隣り合って画素セル１０１ｂが配設されている。
このような画素セル１０１ａ、１０１ｂの配置構成を採用する実施の形態３に係るＭＯＳ型固体撮像装置においても、上記実施の形態１に係るＭＯＳ型固体撮像装置と同様の作用効果を得ることができる。

［実施の形態４］
実施の形態４に係るＭＯＳ型固体撮像装置の構成について、図１８（ｂ）を用い説明する。なお、画素セル１０１ａ、１０１ｂの各構成については、上記実施の形態１に係るＭＯＳ型固体撮像装置の画素セル１０１ａ、１０１ｂと同様であり、出力信号線１０４ａ、１０４ｂなどの構成は上記と同じである（図示を省略）。

図１８（ｂ）に示すように、実施の形態４に係るＭＯＳ型固体撮像装置では、撮像領域において、画素セル１０１ａと画素セル１０１ｂとが、Ｘ軸方向およびＹ軸方向の両方向において、交互に配設されている。
このような画素セル１０１ａ、１０１ｂの配置構成を採用する実施の形態４に係るＭＯＳ型固体撮像装置においても、上記実施の形態１および実施の形態３に係るＭＯＳ型固体撮像装置と同様の作用効果を得ることができる。

［実施の形態５］
実施の形態５に係るＭＯＳ型固体撮像装置の構成について、図１９から図２２を用い説明する。図１９に示すように、実施の形態５に係るＭＯＳ型固体撮像装置では、一つの画素セル４０１に対し２つのフォトダイオード４０８ｕ、４０８ｄと２つの転送トランジスタ４１０ｕ、４１０ｄを有した、所謂、２画素１セル構造を採用する。

図１９に示すように、画素セル４０１では、Ｙ軸方向の上方にフォトダイオード４０８ｕが形成され、下方にフォトダイオード４０８ｄが形成されている。各フォトダイオード４０８ｕ、４０８ｄに対しては、転送トランジスタ４１０ｕ、４１０ｄが形成されている。
そして、フォトダイオード４０８u、４０８ｄが形成された領域のＸ軸方向右側には、増幅トランジスタ４１１ａとリセットトランジスタ４１２ａとが形成されている。増幅トランジスタ４１１ａは、リセットトランジスタ４１２ａに対し、Ｚ軸方向の下方に配置されている。

次に、図２０に示すように、増幅トランジスタ４１１ａおよびリセットトランジスタ４１２ａの一部を覆う状態に、出力信号線（１層目）４０４ａ１、電荷蓄積部４０９ａ、画素選択線４１３およびダミー線４１５が形成されている。出力信号線（１層目）４０４ａ１、電荷蓄積部４０９ａ、画素選択線４１３およびダミー線４１５は、互いに並設されており、各々がＹ軸方向に延伸形成されている。

図２１に示すように、Ｙ軸方向上方に画素セル４０１ａが配設され、下方に画素セル４０１ｂが配設されている。ここで、画素セル４０１ａ、４０１ｂは、ともに図２０に示す下層構成を有している。
画素セル４０１ａ、４０１ｂは、それぞれにおける電荷蓄積部４０９ａ、４０９ｂおよび出力信号線（１層目）４０４ａ１、４０４ｂ１の各一部上方を覆うように、出力信号線（２層目）４０４ａ２１、４０４ａ２２、４０４ｂ２１、４０４ｂ２２が形成されている。なお、電荷蓄積部４０９ｂは、図２０における電荷蓄積部４０９ａと同じ構成のものである。同様に、出力信号線（１層目）４０４ｂ１も、図２０における出力信号線４０４ａ１と同じ構成のものである。

また、図２１に示すように、転送制御信号線Ｔｒａｎｓ１、Ｔｒａｎｓ２、リセット信号線ＲＳおよびダミー線４１６が画素セル４０１ａ、４０１ｂを、Ｘ軸方向に跨ぐ状態に形成されている。さらに、出力信号線（２層目）４０４ａ２１、４０４ａ２２、４０４ｂ２１、４０４ｂ２２の各々には、コンタクトプラグが形成されているが、画素セル４０１ａと画素セル４０１ｂとで、Ｘ軸方向にオフセット配置されている。

図２２に示すように、出力信号線（２層目）４０４ａ２１、４０４ａ２２、４０４ｂ２１、４０４ｂ２２の上方に対し、２本の出力信号線（３層目）４０４ａ３、４０４ｂ３が、互いに並行した状態で設けられている。出力信号線（３層目）４０４ａ３は、出力信号線（２層目）４０４ａ２１、４０４ａ２２とコンタクトプラグにより接続されており、出力信号線（３層目）４０４ｂ３は、出力信号線（２層目）４０４ｂ２１、４０４ｂ２２とコンタクトプラグにより接続されている。

以上のような構成を採用する実施の形態５に係るＭＯＳ型固体撮像装置では、２画素１セル構造を採用し、且つ、上記実施の形態２に係るＭＯＳ型固体撮像装置と同様に、容量性カップリングの抑制が図られる。よって、実施の形態５に係るＭＯＳ型固体撮像装置では、２画素１セル構造を採用しながら、データ読み出し速度の向上を図ることが可能であり、且つ、クロストークの発生を確実に抑制することができる。

なお、画素セル４０１ａ、４０１ｂの配置については、図１９から図２２で示した形態以外にも、例えば、上記実施の形態３および実施の形態４で示した形態を適用することもできる。
［変形例３］
変形例３に係るＭＯＳ型固体撮像装置の構成について、図２３を用い説明する。なお、画素領域を除き、上記実施の形態１に係るＭＯＳ型固体撮像装置１と構成を同じくするので、図示および説明を省略する。

図２３に示すように、変形例３に係るＭＯＳ型固体撮像装置では、同じ列上で隣接する複数の画素セルに対して、４本の出力信号線７０４ａ、７０４ｂ、７０４ｃ、７０４ｄが形成されている。そして、出力信号線７０４ａ、７０４ｂ、７０４ｃ、７０４ｄと、各画素セル７０１ａ、７０１ｂ、７０１ｃ、７０１ｄの電荷蓄積部７０９ａ、・・・との間に画素選択線７１３と導電層７１８が挿設されている。導電層７１８は、上記実施の形態１に係るＭＯＳ型固体撮像装置１と同様に、接地され電位固定されている。

変形例５に係るＭＯＳ型固体撮像装置においても、電荷蓄積部７０９ａ、・・・と導電層７１８との間に形成される寄生容量７１４ａは、導電層７１８が接地されているので、他の画素セルに対応する出力信号線７０４ｂ、７０４ｃ、７０４ｄの電位レベルの変動に影響を受けにくく、容量性カップリングを抑制できる。
また、変形例３に係るＭＯＳ型固体撮像装置では、画素領域の１列に対し４本の出力信号線７０４ａ、７０４ｂ、７０４ｃ、７０４ｄが形成されているので、４つの画素セル７０１ａ、７０１ｂ、７０１ｃ、７０１ｄから同時にデータの読み出しを実行することができる。そして、この場合にも、クロストークの発生を効果的に抑制することができる。

なお、画素領域の１列に対してｎ（１以上の整数）本の出力信号線を配設し、１列上で隣接するｎ個の画素セルから同時にデータの読み出しを実行する構成とすることもできる。
［その他の事項］
上記のＭＯＳ型固体撮像装置は、本発明の構成および作用効果を分かりやすく説明するために用いた一例であり、本発明の本質的特徴を備える限り、上記実施の形態１、２、３、４、５および変形例１、２、３などの形態には限定されない。

例えば、上記では、画素セルの電荷蓄積部に対し並行する状態に導電層を配設したが、本発明はこれに限定されるものではない。具体的には、並設される導電層については、必ずしも列単位で一本に形成されている必要はなく、その途中で途切れた形態を採用することもできる。この場合には、途切れた導電層同士の間隔を、図１５における導電層（出力信号線（２層目）３０４ｂ２）の厚みｔよりも狭くし、電荷蓄積部１０９ｂと出力信号線（２層目）３０４ｂ２との間隔ｈ１、および出力信号線（２層目）３０４ｂ２と出力信号線（３層目）３０４ａ３との間隔ｈ２よりも短くなるように設定することが望ましい。これは、ある画素セルにおける電荷蓄積部と、他の画素セルに対応する出力信号線との間の寄生容量を低く抑えることができるためである。

また、２層目の導電層の幅を上記実施の形態１、２、３、４、５および変形例１、２、３などよりも広く設定し、電荷蓄積部に対し並設される導電層を省略することもできる。
また、上記実施の形態１、２、３、４、５および変形例１、２、３では、画素領域における複数の画素セルの配置を、アレイ状としたが、本発明では、複数の画素セルの配置をアレイ状に限定するものではない。例えば、ハニカム状の画素セル構造を採用することもできる。

また、隣接する画素セルからのデータの読み出しについては、上記実施の形態１、２、３、４、５および変形例１、２、３などでは、「同時に読み出す」ことにしたが、時間的に少しでも重畳する「並列的に読み出す」という処理を採用することもできる。

本発明は、ディジタルスティルカメラなどの撮像デバイスとして、動画や連写など画素セルからデータを高速に読み出すことが要求される固体撮像装置を実現するのに有用である。

実施の形態１に係るＭＯＳ型固体撮像装置１の全体構成を模式的に示すブロック図である。 実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０１ｂを示す回路図である。 実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０２ａの一部構成を示すレイアウトである。 実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０２ａの一部構成を示すレイアウトである。 実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０２ａの一部構成を示すレイアウトである。 実施の形態１に係るＭＯＳ型固体撮像装置１の画素セル１０１ａ、１０２ａの一部構成を示すレイアウトである。 実施の形態１に係るＭＯＳ型固体撮像装置１の駆動におけるタイミングチャートである。 変形例１に係るＭＯＳ型固体撮像装置の画素セル２０１ａ、２０１ｂの一部構成を示すレイアウトである。 変形例１に係るＭＯＳ型固体撮像装置の画素セル２０１ａ、２０１ｂの一部構成を示すレイアウトである。 実施の形態２に係る固体撮像装置の画素セル３０１ａ、３０１ｂの一部構成を示すレイアウトである。 実施の形態２に係るＭＯＳ型固体撮像装置の画素セル３０１ａ、３０１ｂの一部構成を示すレイアウトである。 実施の形態２に係るＭＯＳ型固体撮像装置の画素セル３０１ａ、３０１ｂの一部構成を示すレイアウトである。 実施の形態２に係るＭＯＳ型固体撮像装置のＤ−Ｄ’断面構成を示す断面図である。 実施の形態２に係るＭＯＳ型固体撮像装置のＥ−Ｅ’断面構成を示す断面図である。 実施の形態２に係るＭＯＳ型固体撮像装置のＦ−Ｆ’断面構成を示す断面図である。 実施の形態２に係るＭＯＳ型固体撮像装置の駆動におけるタイミングチャートである。 変形例２に係るＭＯＳ型固体撮像装置の駆動におけるタイミングチャートである。 （ａ）は、実施の形態３に係る画素セル１０１ａ、１０１ｂの配置を示す模式レイアウトであり、（ｂ）は、実施の形態４に係る画素セル１０１ａ、１０１ｂの配置を示す模式レイアウトである。 実施の形態５に係るＭＯＳ型固体撮像装置の画素セル４０１の一部構成を示すレイアウトである。 実施の形態５に係るＭＯＳ型固体撮像装置の画素セル４０１の一部構成を示すレイアウトである。 実施の形態５に係るＭＯＳ型固体撮像装置の画素セル４０１ａ、４０１ｂの一部構成を示すレイアウトである。 実施の形態５に係るＭＯＳ型固体撮像装置の画素セル４０１ａ、４０１ｂの一部構成を示すレイアウトである。 変形例３に係るＭＯＳ型固体撮像装置の画素セル７０１ａを示す回路図である。 従来技術に係るＭＯＳ型固体撮像装置の画素セル９０１ａ、９０１ｂを示す回路図である。 従来技術に係るＭＯＳ型固体撮像装置の駆動におけるタイミングチャートである。

符号の説明

１．ＭＯＳ型固体撮像装置
１０．画素領域
２１．垂直走査回路
２２．信号処理回路
２３．水平走査回路
２４．アンプ回路
１０１ａ、１０１ｂ、２０１ａ、２０１ｂ、３０１ａ、３０１ｂ、４０１、４０１ａ、４０１ｂ、７０１ａ、７０１ｂ、７０１ｃ、７０１ｄ．画素セル
１０４ａ、１０４ｂ、３０４ａ１、３０４ａ２、３０４ａ３、３０４ｂ１、３０４ｂ２、３０４ｂ３、４０４ａ、４０４ａ２１、４０４ａ２２、４０４ｂ２１、４０４ｂ２２、４０４ａ３、４０４ｂ３、７０４ａ、７０４ｂ、７０４ｃ、７０４ｄ．出力信号線
１０４ａｖ、１０４ｂｖ、３０４ａｖ、３０４ｂｖ．コンタクトプラグ
１０８ａ、１０８ｂ、４０８ｕ、４０８ｄ、７０８ａ．フォトダイオード
１０９ａ、１０９ｂ、４０９ａ、７０９ａ．電荷蓄積部
１１０ａ、１１０ｂ、４１０ｕ、４１０ｄ、７１０ａ．転送トランジスタ
１１１ａ、１１１ｂ、４１１ａ、７１１ａ．増幅トランジスタ
１１２ａ、１１２ｂ、４１２ａ、７１２ａ．リセットトランジスタ
１１３、４１３、７１３．画素選択線
１１４ａ、１１４ｂ、１１７ａ、１１７ｂ、７１７ａ、７１７ｂ、７１７ｃ、７１７ｄ．寄生容量
１１８、２１８ａ、２１８ｂ、７１８．導電層
２１５、３１５、４１５．ダミー線
２１５ａｖ、２１５ｂｖ．コンタクトプラグ
４１６．ダミー線
ＲＳ．リセット信号線
Ｔｒａｎｓ．転送制御信号線

Claims (8)

1. 画素領域内に複数の画素セルが行列状に配設され、前記複数の画素セルの各々が、光電変換を行うフォトダイオードと、前記フォトダイオードで生成された信号電荷を蓄積する電荷蓄積部とを有する固体撮像装置であって、
   前記複数の画素セルには、同じ列上で、且つ、互いに隣接する第１の画素セルと第２の画素セルとが含まれており、
   前記第１の画素セルおよび前記第２の画素セルにおける前記電荷蓄積部に隣接し、且つ、互いに並設された第１の出力信号線および第２の出力信号線が設けられており、
   前記第１の画素セルにおける前記電荷蓄積部に蓄積された信号電荷は、前記第１の出力信号線に出力され、
   前記第２の画素セルにおける前記電荷蓄積部に蓄積された信号電荷は、前記第１の出力信号線への前記信号電荷の出力に対して並列的に、前記第２の出力信号線に出力され、
   前記第１の画素セルにおける前記電荷蓄積部と、前記第２の出力信号線との間には、当該間での容量性カップリングを抑制する導電層が挿設され、
   前記第１の出力信号線と前記第１の画素セルにおける前記電荷蓄積部との間、および、前記第２の出力信号線と前記第２の画素セルにおける前記電荷蓄積部との間には、絶縁膜が設けられ、
   前記第１の出力信号線と前記第１の画素セルの前記電荷蓄積部との間は、前記絶縁膜を貫通する第１のコンタクトプラグを介して接続されており、
   前記第２の出力信号線と前記第２の画素セルの前記電荷蓄積部との間は、前記絶縁膜を貫通する第２のコンタクトプラグを介して接続されており、
   前記第１の画素セルと前記第２の画素セルとは、これらを平面視するときに、前記第１のコンタクトプラグおよび前記第２のコンタクトプラグを除き同じレイアウト構成を有する
   ことを特徴とする固体撮像装置。
2. 前記導電層は、電位固定されている
   ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記導電層は、接地されている
   ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記導電層は、前記第１の出力信号線に対し接続されている
   ことを特徴とする請求項１に記載の固体撮像装置。
5. 前記第２の画素セルにおける前記電荷蓄積部と、前記第１の出力信号線との間には、当該間での容量性カップリングを抑制する第２の導電層が挿設されており、
   前記第２の導電層は、前記第２の出力信号線に対し接続されている
   ことを特徴とする請求項４に記載の固体撮像装置。
6. 前記第１の画素セルおよび前記第２の画素セルの各々における前記電荷蓄積部は、前記第１の出力信号線および前記第２の出力信号線の双方に対して並行して延設された線部分を有しており、
   前記電荷蓄積部が有する前記線部分に並行する仮想線に対する前記第１のコンタクトプラグの配置と、前記仮想線に対する前記第２のコンタクトプラグの配置とは、平面視において、左右対称の関係である
   ことを特徴とする請求項１から５の何れかに記載の固体撮像装置。
7. 前記第１の画素セルおよび前記第２の画素セルの各々には、前記フォトダイオードおよび前記電荷蓄積部の他に、
   入力された転送制御信号に基づいて前記フォトダイオードで生成された信号電荷を、前記電荷蓄積部に転送する転送トランジスタと、
   入力されたリセット制御信号に基づいて前記電荷蓄積部の電位を制御するリセットトランジスタと、
   前記電荷蓄積部に転送された信号電荷を増幅し、前記第１の出力信号線あるいは前記第２の出力信号線に対して出力する増幅トランジスタとを備える
   ことを特徴とする請求項１から６の何れかに記載の固体撮像装置。
8. 前記第１の画素セルおよび前記第２の画素セルの各々には、前記フォトダイオードが２つ設けられており、且つ、１つの前記増幅トランジスタおよび１つの前記リセットトランジスタを共有している
   ことを特徴とする請求項７に記載の固体撮像装置。

Images