KR100830583B1 - 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조 - Google Patents

듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조 Download PDF

Info

Publication number
KR100830583B1
KR100830583B1 KR1020060111805A KR20060111805A KR100830583B1 KR 100830583 B1 KR100830583 B1 KR 100830583B1 KR 1020060111805 A KR1020060111805 A KR 1020060111805A KR 20060111805 A KR20060111805 A KR 20060111805A KR 100830583 B1 KR100830583 B1 KR 100830583B1
Authority
KR
South Korea
Prior art keywords
transistor
floating diffusion
node
signal
voltage
Prior art date
Application number
KR1020060111805A
Other languages
English (en)
Other versions
KR20080043144A (ko
Inventor
김동수
한건희
함석헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060111805A priority Critical patent/KR100830583B1/ko
Priority to TW096142644A priority patent/TW200834903A/zh
Priority to CNA200710199785XA priority patent/CN101237531A/zh
Priority to US11/985,012 priority patent/US20080111906A1/en
Publication of KR20080043144A publication Critical patent/KR20080043144A/ko
Application granted granted Critical
Publication of KR100830583B1 publication Critical patent/KR100830583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

씨모스 이미지 센서의 픽셀은, 포토 다이오드와, 제1 스위치를 통해 상기 포토 다이오드에 연결된 부유 확산 노드, 그리고 상기 부유 확산 노드의 전압에 응답하여 동작하는 소스 팔로워를 포함한다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 소스 팔로워로 전달된다.

Description

듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및 그것의 구조{PIXEL CIRCUIT OF CMOS IMAGE SENSOR CAPABLE OF DUAL CAPTURING AND STRUCTURE OF THE SAME}
도 1은 본 발명의 바람직한 실시예에 따른 픽셀 회로를 포함하는 씨모스 이미지 센서의 구성을 보여주는 블록도;
도 2는 도 1에 도시된 APS 어레이에 배열되는 일반적인 하나의 픽셀 회로를 보여주는 도면;
도 3a 내지 도 3c는 도 2에 도시된 픽셀 회로를 상부에서 바라본 레이아웃을 보여주는 도면;
도 4는 도 1에 도시된 APS 어레이에 배열된 복수의 행들을 보여주는 도면; 그리고
도 5는 도 2에 도시된 픽셀 회로의 듀얼 캡쳐링 동작시 픽셀 회로에서 사용되는 신호들의 변화를 예시적으로 보여주는 도면이다.
*도면의 주요부분에 대한 설명
100 : 씨모스 이미지 센서 110 : 액티브 픽셀 센서 어레이
120 : 로우 드라이버 130 : 아날로그-디지털 변환기
본 발명은 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서에 관한 것으로, 특히 CMOS 이미지 센서에 구비되는 픽셀 회로에 관한 것이다.
CMOS 이미지 센서는 휴대폰 카메라, 디지털 스틸 카메라 등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하여 디지털 신호 처리부로 전송한다. 디지털 신호 처리부는 고체 촬상 소자에서 출력되는 컬러 이미지 데이터를 신호 처리하여 LCD(liquid crystal display) 등과 같은 디스플레이 장치에 표시될 수 있도록 제어한다.
일반적으로 CMOS 이미지 센서는 매트릭스 형태로 배열된 픽셀 센서 어레이를 포함한다. 픽셀 센서 각각은 빛을 감지하여 전기적 신호로 변환하기 위한 광소자, 예를 들면 포토 다이오드,를 포함한다. CMOS 이미지 센서의 특성 향상을 위해서는 다이내믹 레인지(dynamic range)를 크게 하여 색상 표현력을 개선하기 위한 노력이 요구된다.
따라서 본 발명의 목적은 다이내믹 레인지를 확대할 수 있는 씨모스 이미지 센서의 픽셀 회로 및 그것의 구조를 제공하는데 있다.
본 발명의 다른 목적은 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및 그것의 구조를 제공하는데 있다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 씨모스 이미지 센서의 픽셀은: 포토 다이오드와, 제1 스위치를 통해 상기 포토 다이오드에 연결된 부유 확산 노드, 그리고 상기 부유 확산 노드의 전압에 응답하여 동작하는 소스 팔로워를 포함한다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 소스 팔로워로 전달된다.
바람직한 실시예에 있어서, 상기 제1 스위치는 한 프레임 동안 상기 포토 다이오드와 상기 부유 확산 노드를 2회 연결한다.
본 발명의 다른 특징에 따른 씨모스 이미지 센서의 픽셀 구조는: 제1 및 제2 트랜지스터 및 포토 다이오드가 형성된 제1 액티브 영역 그리고 게이트 노드를 포함하는 제3 트랜지스터가 형성된 제2 액티브 영역을 포함한다. 상기 제1 액티브 영역은, 상기 제1 및 제2 트랜지스터들의 연결 노드인 부유 확산 노드를 포함한다.상기 제3 트랜지스터의 상기 게이트 노드는 상기 제1 액티브 영역의 상기 부유 확산 노드의 일부를 덮도록 신장된다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 상기 게이트 노드로 전달된다.
이 실시예에 있어서, 제1 액티브 영역의 상기 부유 확산 노드의 상부면과 상기 제2 액티브 영역으로부터 신장된 상기 게이트 노드의 하부면 사이에는 유전막이 형성된다.
이 실시예에 있어서, 상기 게이트 노드는 상기 부유 확산 노드의 일부를 덮도록 상기 제2 액티브 영역으로부터 신장된 포크 형상을 갖도록 형성된다.
이 실시예에 있어서, 상기 게이트 노드는 상기 부유 확산 노드의 일부를 덮도록 상기 제2 액티브 영역으로부터 신장되어서 상기 부유 확산 노드의 상부에서 나선 형상을 갖도록 형성된다.
본 발명의 또다른 특징에 따른 씨모스 이미지 센서의 픽셀은: 전원 전압과 부유 확산 노드 사이에 연결되고, 리셋 신호에 의해서 제어되는 제1 트랜지스터와, 상기 부유 확산 노드와 연결된 일단 및 타단을 가지며 전달 신호에 의해서 제어되는 제2 트랜지스터와, 상기 전원 전압과 연결된 일단, 타단 그리고 게이트를 갖는 제3 트랜지스터와, 상기 제3 트랜지스터의 상기 타단과 출력 노드 사이에 연결되고, 선택 신호에 의해서 제어되는 제4 트랜지스터를 포함한다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 게이트로 전달된다.
이 실시예에 있어서, 상기 제3 트랜지스터는 소스 팔로워 트랜지스터이다.
이 실시예에 있어서, 상기 전달 신호는 한 프레임동안 2회 활성화된다.
이 실시예에 있어서, 상기 제2 트랜지스터는 상기 전달 신호에 응답하여 한 프레임 동안 상기 포토 다이오드를 상기 부유 확산 노드에 2회 연결한다.
이 실시예에 있어서, 상기 픽셀은 한 프레임동안 제1 캡쳐 모드 및 제2 캡쳐 모드로 동작하며, 상기 전달 신호는 상기 제1 및 제2 캡쳐 모드들에서 각각 활성화된다.
이 실시예에 있어서, 상기 선택 신호는 상기 제2 캡쳐 모드에서 활성화된다.
이 실시예에 있어서, 상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화된다.
이 실시예에 있어서, 상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화되어서 상기 제2 캡쳐 모드의 종료까지 활성 상태를 유지한다.
본 발명의 다른 특징에 따른 복수의 행들 및 복수의 열들로 배열된 복수의 픽셀들을 포함하는 이미지 센서에서, 상기 픽셀들 각각은, 전원 전압과 부유 확산 노드 사이에 연결되고, 리셋 신호에 의해서 제어되는 제1 트랜지스터와, 상기 부유 확산 노드와 연결된 일단 및 타단을 가지며 전달 신호에 의해서 제어되는 제2 트랜지스터와, 상기 전원 전압과 연결된 일단, 타단 그리고 게이트를 갖는 제3 트랜지스터와, 상기 제3 트랜지스터의 상기 타단과 출력 노드 사이에 연결되고, 선택 신호에 의해서 제어되는 제4 트랜지스터를 포함한다. 상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 게이트로 전달된다.
이 실시예에 있어서, 상기 픽셀들 각각은 한 프레임동안 제1 캡쳐 모드 및 제2 캡쳐 모드로 동작하며, 상기 전달 신호는 상기 제1 및 제2 캡쳐 모드들에서 각각 활성화된다.
이 실시예에 있어서, 상기 선택 신호는 상기 복수의 행들을 순차적으로 선택하기 위한 신호이며, 상기 제2 캡쳐 모드에서 활성화된다.
이 실시예에 있어서, 상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화된다.
이 실시예에 있어서, 상기 복수의 픽셀들 중 제1의 행에 대응하는 픽셀들이 상기 제1 캡쳐 모드로 동작하는 동안, 제2의 행에 대응하는 픽셀들은 상기 제2 캡 쳐 모드로 동작한다.
이 실시예에 있어서, 상기 제1의 행과 상기 제2의 행의 사이에는 소정의 행들이 위치한다.
본 발명의 다른 특징에 따른 씨모스 이미지 센서의 픽셀 동작 방법은: 빛에 대응하는 제1 전압을 감지하는 제1 캡쳐 단계, 그리고 상기 빛에 대응하는 제2 전압을 감지하는 제2 캡쳐 단계를 포함한다. 상기 제2 캡쳐 단계는, 상기 제1 전압을 출력하는 단계와, 상기 제2 전압을 감지하는 단계, 그리고 상기 제2 전압을 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 제1 및 제2 캡쳐 단계들은 한 프레임동안 수행된다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예가 설명된다.
도 1은 본 발명의 바람직한 실시예에 따른 픽셀 회로를 포함하는 씨모스 이미지 센서의 구성을 보여주는 블록도이다. 도 1을 참조하면, 씨모스 이미지 센서(100)는 액티브 픽셀 센서(active pixel sensor, APS) 어레이(110), 로우 드라이버(120) 그리고 아날로그-디지털 변환기(130)를 포함한다. APS 어레이(110)는 복수의 행들과 복수의 열들로 배열된 픽셀 회로들을 포함한다. 픽셀 회로의 구체적인 구성은 추후 상세히 설명된다. 씨모스 이미지 센서(100)는 픽셀 회로들의 선택 및 감지된 영상 신호의 출력을 위한 어드레싱 신호들을 생성하는 컨트롤러를 더 포함할 수 있다. 로우 드라이버(120)는 APS 어레이(110)의 행들을 순차적으로 선택한다. APS 어레이(110)는 광소자인 포토 다이오드(photodiode)를 이용하여 빛을 감 지하여 전기적 신호로 변환하여 영상 신호를 생성한다. APS 어레이(110)에서 출력되는 영상 신호들은 3가지 색상들(R, G, B)에 대응하는 아날로그 영상 신호들이다. 아날로그-디지털 변환기(130)는 APS 어레이(110)로부터 출력되는 아날로그 영상 신호를 디지털 신호로 변환한다. 아날로그-디지털 변환기(130)는 예컨대, CDS(correlated double sampling) 방식으로 아날로그 영상 신호를 디지털 신호로 변환하여 신호 처리부로 제공하며, 이와 같은 변환 방식은 널리 잘 알려져 있으므로 상세한 설명을 생략한다.
도 2는 도 1에 도시된 APS 어레이(110)에 배열되는 일반적인 하나의 픽셀 회로(210)를 보여주고 있다. 도 2에 도시된 바와 같이, 하나의 픽셀 회로(210)는 4 개의 MOSFET(metal oxide semiconductor field effect transistor)들(M1-M4)과 하나의 포토 다이오드(PD)로 구성된다.
트랜지스터들(M1, M2)과 포토 다이오드(PD)는 전원 전압(VDD)과 접지 전압 사이에 직렬로 순차적으로 연결된다. 트랜지스터(M1)는 리셋 신호(RST)에 의해서 제어되고, 트랜지스터(M2)는 전달 신호(TX)에 의해서 제어된다. 트랜지스터들(M3, M4)은 전원 전압(VDD)과 출력단 사이에 직렬로 순차적으로 연결된다. 트랜지스터(M4)의 게이트는 선택 신호(SEL)에 의해서 제어되고, 트랜지스터(M3)는 트랜지스터들(M1, M2)의 연결 노드인 부유 확산(floating defusion) 노드(FD)의 전압(VFD)에 응답하여 동작한다. 본 발명의 실시예에서, 부유 확산 노드의 전압(VFD)은 용량성 결합(capacitance coupling)을 통해 소스 팔로워(source follower) 트랜지스터인 트랜지스터(M3)의 게이트로 전달된다. 도 2에 도시된 커패시터(CFG)는 실제 존재하는 커패시터일 수 있으나 이 실시예에서는 부유 확산 노드(FD)와 트랜지스터(M3)의 게이트에 의해서 형성되는 커패시턴스를 표시한 것이다. 커패시터(CFG)에 대해서 이하 상세히 설명된다.
도 3a 내지 도 3c는 도 2에 도시된 픽셀 회로(210)를 상부에서 바라본 레이아웃을 보여주고 있다.
도 3a를 참조하면, 제1 액티브 영역(310)에는 트랜지스터들(M1, M2)과 포토 다이오드(PD)가 형성된다. 제2 액티브 영역(320)에는 트랜지스터들(M3, M4)이 형성된다. 전원 전압(VDD)은 콘택(316)을 통해 제1 액티브 영역(310)의 트랜지스터 영역(312)으로 공급되고, 또한 콘택(325)을 통해 제2 액티브 영역(320)의 트랜지스터 영역(321)으로 공급된다.
제1 액티브 영역(310)과 제2 액티브 영역(320)은 소정 거리를 두고 인접하게 배열되며, 제2 액티브 영역(320) 내 트랜지스터 영역(321)의 상부에는 트랜지스터들(M3, M4)의 게이트 전극들이 이격하여 형성된다. 트랜지스터(M3)의 게이트 전극은 제2 액티브 영역(320)으로부터 제1 액티브 영역(310) 방향으로 신장하여 제1 액티브 영역(310)의 부유 노드(FD)의 일부를 덮도록 형성된다. 제1 액티브 영역(310)의 상부면과 트랜지스터(M3)의 게이트 전극(322) 사이에는 유전막이 형성된다. 그러므로, 제1 액티브 영역(310)의 부유 노드(FD)의 전압은 용량성 결합을 통해 제2 액티브 영역(320)으로부터 신장된 게이트 전극(322)으로 전달된다.
제1 액티브 영역(310)의 부유 노드(FD)와 제2 액티브 영역(320)으로부터 신장된 게이트 전극(322) 사이의 커패시턴스를 증대시키기 위하여, 도 3b에 도시된 바와 같이, 게이트 전극(342)은 제2 액티브 영역(320)으로부터 신장되어 제1 액티브 영역(330)의 부유 확산 영역의 일부를 덮도록 형성되되, 포크 형상을 갖도록 형성될 수 있다. 다른 예로, 도 3c에 도시된 바와 같이, 게이트 전극(362)은 제2 액티브 영역(340)으로부터 신장되어 제1 액티브 영역(350)의 부유 확산 영역의 일부를 덮도록 형성되되, 나선 형상을 갖도록 형성될 수 있다. 제1 액티브 영역의 부유 영역의 상부에 형성되는 게이트 전극의 형상은 커패시턴스를 향상시키기 위해 다양한 형태로 형성될 수 있다.
제1 액티브 영역의 부유 확산 노드와 제2 액티브 영역의 게이트를 연결하기 위해서 용량성 결합을 사용함으로써 콘택(contact)을 형성을 위해 필요한 면적만큼 포토 다이오드(PD) 면적을 증대시킬 수 있다. 포토 다이오드(PD) 면적의 증가는 픽셀 회로(210)의 다이내믹 레인지(dynamic range)를 증대시킨다.
다시 도 2를 참조하여 픽셀 회로(210)의 동작이 구체적으로 설명된다. 4 개의 트랜지스터들(M1-M4)과 포토 다이오드(PD)를 포함하는 픽셀 회로(210)의 동작은 두 단계 즉, 부유 확산 노드(FD)의 초기 전압을 읽어내기 위한 리셋 단계와 포토 다이오드(PD)에서 감지된 전압을 출력하기 위한 전달 단계를 포함한다.
리셋 단계에서, 선택 신호(SEL)가 하이 레벨로 활성화된 상태에서 리셋 신호(RST)가 하이 레벨로 활성화되면 부유 노드(FD)의 전압이 소스 팔로워 트랜지스터(M3) 및 트랜지스터(M4)를 통해 출력 신호(VOUT)로 전달된다. 이 때 출력 신호(VOUT)는 리셋 전압 신호(VRST)이다.
전달 단계에서, 선택 신호(SEL)가 하이 레벨로 활성화된 상태에서 전달 신 호(RST)가 하이 레벨로 활성화되면 포토 다이오드(PD)에 의해서 전압 강하된 부유 노드(FD)의 전압이 트랜지스터들(M3, M4)을 통해 출력 신호(VOUT)로 전달된다. 이 대 출력 신호(VOUT)는 감지 전압 신호(VSIG)이다. 도 1에 도시된 아날로그-디지털 변환기(130)는 아날로그 전압 신호인 리셋 전압 신호(VRST)와 감지 전압 신호(VSIG)의 차를 디지털 신호로 변환해서 신호 처리부로 제공한다.
도 2에서, 부유 노드(FD)와 소스 팔로워 트랜지스터(M3)의 게이트가 콘택을 통해 직접 연결되는 경우, 콘택을 통해 누설되는 전류에 의해서 부유 노드(FD)의 전압이 변화될 수 있다. 본 발명은 부유 노드(FD)와 소스 팔로워 트랜지스터(M3)의 게이트를 용량성 결합에 의해 연결함으로써 부유 노드(FD)의 전압(VFD)을 소스 팔로워 트랜지스터(M3)의 게이트로 전달한다. 즉, 부유 노드(FD)와 소스 팔로워 트랜지스터(M3)의 게이트를 연결하기 위한 콘택이 제거됨으로써 출력 신호(VOUT)의 왜곡이 감소된다.
본 발명은 부유 노드(FD)와 소스 팔로워 트랜지스터(M3)의 게이트를 용량성 결합에 의해 연결함으로써 픽셀 회로의 듀얼 캡쳐링(dual capturing) 동작을 가능하게 한다. 도 2에 도시된 픽셀 회로(210)의 듀얼 캡쳐링 동작은 도 4 및 도 5를 참조하여 상세히 설명된다.
도 4는 도 1에 도시된 APS 어레이(110)에 배열된 복수의 행들을 보여주고 있다. 하나의 행에는 복수의 픽셀들이 포함된다. k번째 행들과 관련있는 픽셀들이 제2 캡쳐 모드로 동작하는 동안 k-1번째 행들과 관련있는 픽셀들은 제1 캡쳐 모드로 동작한다. 이와 같이, 두 개의 행들과 관련있는 픽셀들이 각각 제1 캡쳐 모드 및 제2 캡쳐 모드로 동시에 동작한다.
도 5는 도 2에 도시된 픽셀 회로의 듀얼 캡쳐링 동작시 픽셀 회로에서 사용되는 신호들의 변화를 예시적으로 보여주는 도면이다. 도 5에서 선택 신호(SELk), 전달 신호(TXk), 및 리셋 신호(RSTk)는 k번째 행과 관련있는 픽셀들로 제공되는 신호들이다.
하나의 픽셀 회로는 한 프레임 동안 빛을 두 번 감지하는 듀얼 캡쳐링을 수행한다. 다시 말하면, 픽셀 회로는 한 프레임 동안 제1 캡쳐 모드(T1)와 제2 캡쳐 모드(T2)로 동작한다. 제1 캡쳐 모드(T1)에서 리셋 신호(RSTk)가 활성화되면 부유 확산 노드(FD)의 전압인 리셋 전압(VRST)이 커패시터(CFG)에 저장된다. 이 때, 소스 팔로워 트랜지스터(M3)의 게이트 전압(VFG)은 수학식 1과 같다.
Figure 112006082911281-pat00001
계속해서, 전달 신호(TXk)가 활성화되면 포토 다이오드(PD)를 통해 전압 강하가 이루어져서 리셋 전압(VRST)과 감지 전압(VSIG)의 차가 커패시터(CFG)에 저장된다.
제2 캡쳐 모드(T2)에서, 선택 신호(SEL)가 활성화되면 커패시터(CFG)에 저장된 전압이 출력 신호(VOUT)로서 출력된다. 이 때 출력 신호(VOUT)는 제1 캡쳐 모드(T1)에서의 리셋 전압 신호(VRST)과 감지 전압 신호(VSIG)의 차에 대응하는 제1 감지 전압 신호(VSIG1)이다. 선택 신호(SEL)가 활성 상태에서 리셋 신호(RST)가 활성화되면 부유 확산 노드(FD)의 전압이 커패시터(CFG)에 인가되고, 커패시터(CFG)에 인가된 전압은 트랜지스터들(M3, M4)을 통해 출력 신호(VOUT)로서 출력된다. 이 때 출력 신호(VOUT)는 제2 캡쳐 모드(T1)의 리셋 전압 신호(VRST)이다. 선택 신호(SEL)가 활성 상태에서 전달 신호(TX)가 활성화되면 포토 다이오드(PD)에 의해서 전압 강하된 전압이 커패시터(CFG)에 인가되고, 트랜지스터들(M3, M4)을 통해 출력 신호(VOUT)로서 출력된다. 여기서, 출력 신호(VOUT)는 제2 캡쳐 모드(T2)의 제2 감지 전압 신호(VSIG2)이다.
이와 같은 실시예에서, 제1 캡쳐 모드(T1) 및 제2 캡쳐 모드(T2) 각각의 지속 시간의 비를 조정하는 것에 의해 제1 및 제2 캡쳐 모드들(T1, T2) 각각에서 픽셀 회로(210) 내 포토 다이오드(PD)가 빛을 축적(integration)하는 시간이 조절될 수 있다. 그 결과, 제1 캡쳐 모드(T1)에서의 광 감도와 제2 캡쳐 모드(T2)에서의 광 감도가 달라져서 픽셀 회로(210)의 다이나믹 레인지를 변경시킬 수 있다. 그러므로, 픽셀 회로(210) 내 포토 다이오드(PD)의 크기를 변화시키지 않고도 다이내믹 레인지의 증대가 가능하게 된다.
또한, 듀얼 캡쳐링에 의해서 획득된 제1 및 제2 감지 전압 신호들(VSIG1, VSIG2)을 이용하여 화질 개선에 도움이 되는 신호 처리가 가능하게 된다. 제1 및 제2 감지 전압 신호들(VSIG1, VSIG2)을 이용한 신호 처리는 신호 처리부에 의해서 수행될 수 있다.
예시적인 바람직한 실시예를 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 포토 다이오드와 연결되는 부유 확산 노드와 소스 팔로워 트랜지스터의 게이트를 용량성 결합을 통해 연결함으로써 콘택에 의한 누설 전류를 방지할 수 있다. 또한, 포토 다이오드와 연결되는 부유 확산 노드와 소스 팔로워 트랜지스터의 게이트를 연결하기 위해서 콘택을 형성하지 않아도 되므로, 포토 다이오드의 면적을 더욱 넓힐 수 있다. 더욱이, 포토 다이오드와 연결되는 부유 확산 노드와 소스 팔로워 트랜지스터의 게이트를 용량성 결합을 통해 연결함으로써 듀얼 캡쳐링이 가능하고, 픽셀 회로의 다이내믹 레인지가 증대된다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 제1 및 제2 트랜지스터 및 포토 다이오드가 형성된 제1 액티브 영역과;
    상기 제1 액티브 영역은, 상기 제1 및 제2 트랜지스터들의 연결 노드인 부유 확산 노드를 포함하며;
    게이트 노드를 포함하는 제3 트랜지스터가 형성된 제2 액티브 영역을 포함하며;
    상기 제3 트랜지스터의 상기 게이트 노드는 상기 제1 액티브 영역의 상기 부유 확산 노드의 일부를 덮도록 신장되고;
    상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 상기 게이트 노드로 전달되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
  4. 제 3 항에 있어서,
    제1 액티브 영역의 상기 부유 확산 노드의 상부면과 상기 제2 액티브 영역으로부터 신장된 상기 게이트 노드의 하부면 사이에는 유전막이 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
  5. 제 3 항에 있어서,
    상기 게이트 노드는 상기 부유 확산 노드의 일부를 덮도록 상기 제2 액티브 영역으로부터 신장된 포크 형상을 갖도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
  6. 제 3 항에 있어서,
    상기 게이트 노드는 상기 부유 확산 노드의 일부를 덮도록 상기 제2 액티브 영역으로부터 신장되어서 상기 부유 확산 노드의 상부에서 나선 형상을 갖도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 구조.
  7. 전원 전압과 부유 확산 노드 사이에 연결되고, 리셋 신호에 의해서 제어되는 제1 트랜지스터와;
    상기 부유 확산 노드와 연결된 일단 및 타단을 가지며 전달 신호에 의해서 제어되는 제2 트랜지스터와;
    상기 전원 전압과 연결된 일단, 타단 그리고 게이트를 갖는 제3 트랜지스터와;
    상기 제3 트랜지스터의 상기 타단과 출력 노드 사이에 연결되고, 선택 신호에 의해서 제어되는 제4 트랜지스터를 포함하되,
    상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 게이트로 전달되며;
    상기 제3 트랜지스터는 소스 팔로워 트랜지스터이고;
    상기 픽셀은 한 프레임동안 제1 캡쳐 모드 및 제2 캡쳐 모드로 동작하며,
    상기 전달 신호는 상기 제1 및 제2 캡쳐 모드들에서 각각 활성화되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 7 항에 있어서,
    상기 선택 신호는 상기 제2 캡쳐 모드에서 활성화되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀.
  13. 제 12 항에 있어서,
    상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀.
  14. 제 12 항에 있어서,
    상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화되어서 상기 제2 캡쳐 모드의 종료까지 활성 상태를 유지하는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀.
  15. 복수의 행들 및 복수의 열들로 배열된 복수의 픽셀들을 포함하는 이미지 센서에 있어서:
    상기 픽셀들 각각은,
    전원 전압과 부유 확산 노드 사이에 연결되고, 리셋 신호에 의해서 제어되는 제1 트랜지스터와;
    상기 부유 확산 노드와 연결된 일단 및 타단을 가지며 전달 신호에 의해서 제어되는 제2 트랜지스터와;
    상기 전원 전압과 연결된 일단, 타단 그리고 게이트를 갖는 제3 트랜지스터와;
    상기 제3 트랜지스터의 상기 타단과 출력 노드 사이에 연결되고, 선택 신호에 의해서 제어되는 제4 트랜지스터를 포함하되,
    상기 부유 확산 노드의 전압은 용량성 결합을 통해 상기 제3 트랜지스터의 게이트로 전달되며;
    상기 픽셀들 각각은 한 프레임동안 제1 캡쳐 모드 및 제2 캡쳐 모드로 동작하며,
    상기 전달 신호는 상기 제1 및 제2 캡쳐 모드들에서 각각 활성화되는 것을 특징으로 하는 씨모스 이미지 센서.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 선택 신호는 상기 복수의 행들을 순차적으로 선택하기 위한 신호이며, 상기 제2 캡쳐 모드에서 활성화되는 것을 특징으로 하는 씨모스 이미지 센서.
  18. 제 17 항에 있어서,
    상기 제2 캡쳐 모드 동안, 상기 선택 신호는 상기 전달 신호보다 먼저 활성화되는 것을 특징으로 하는 씨모스 이미지 센서.
  19. 제 18 항에 있어서,
    상기 복수의 픽셀들 중 제1의 행에 대응하는 픽셀들이 상기 제1 캡쳐 모드로 동작하는 동안, 제2의 행에 대응하는 픽셀들은 상기 제2 캡쳐 모드로 동작하는 것을 특징으로 하는 씨모스 이미지 센서.
  20. 제 19 항에 있어서,
    상기 제1의 행과 상기 제2의 행의 사이에는 소정의 행들이 위치하는 것을 특징으로 하는 씨모스 이미지 센서.
  21. 빛에 대응하는 제1 전압을 감지하는 제1 캡쳐 단계; 그리고
    상기 빛에 대응하는 제2 전압을 감지하는 제2 캡쳐 단계를 포함하되;
    상기 제2 캡쳐 단계는,
    상기 제1 전압을 출력하는 단계와;
    상기 제2 전압을 감지하는 단계; 그리고
    상기 제2 전압을 출력하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 동작 방법.
  22. 제 21 항에 있어서,
    상기 제1 및 제2 캡쳐 단계들은 한 프레임동안 수행되는 것을 특징으로 하는 씨모스 이미지 센서의 픽셀 동작 방법.
KR1020060111805A 2006-11-13 2006-11-13 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조 KR100830583B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060111805A KR100830583B1 (ko) 2006-11-13 2006-11-13 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조
TW096142644A TW200834903A (en) 2006-11-13 2007-11-12 Pixel of CMOS image sensor, structure thereof, and method of operating the same
CNA200710199785XA CN101237531A (zh) 2006-11-13 2007-11-13 互补金属氧化物半导体图像传感器像素电路及结构和操作
US11/985,012 US20080111906A1 (en) 2006-11-13 2007-11-13 Pixel circuit of CMOS image sensor for dual capture and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060111805A KR100830583B1 (ko) 2006-11-13 2006-11-13 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조

Publications (2)

Publication Number Publication Date
KR20080043144A KR20080043144A (ko) 2008-05-16
KR100830583B1 true KR100830583B1 (ko) 2008-05-22

Family

ID=39368833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060111805A KR100830583B1 (ko) 2006-11-13 2006-11-13 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조

Country Status (4)

Country Link
US (1) US20080111906A1 (ko)
KR (1) KR100830583B1 (ko)
CN (1) CN101237531A (ko)
TW (1) TW200834903A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475285B1 (ko) 2010-08-12 2014-12-23 연세대학교 산학협력단 씨모스 이미지 센서 및 그것의 동작 방법
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR20130049076A (ko) * 2011-11-03 2013-05-13 삼성디스플레이 주식회사 광검출 화소, 광검출 장치, 및 그 구동방법
US8885085B2 (en) * 2012-02-01 2014-11-11 Omnivision Technologies, Inc. Variable voltage row driver for CMOS image sensor
CN104157658B (zh) * 2014-04-09 2017-05-10 苏州东微半导体有限公司 一种半导体感光单元及其半导体感光单元阵列
TWI566390B (zh) * 2014-10-31 2017-01-11 力晶科技股份有限公司 能改善像素動態範圍的ｃｍｏｓ影像感應器
CN107409179B (zh) * 2015-03-16 2020-06-16 索尼公司 固态成像装置、固态成像装置的驱动方法和电子设备
EP3499872B1 (en) * 2017-12-15 2020-08-19 ams AG Pixel structure, image sensor device and system with pixel structure, and method of operating the pixel structure
KR20210010018A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 이미지 센싱 장치
US11581423B2 (en) 2020-06-04 2023-02-14 Samsung Electronics Co., Ltd. Integrated circuit devices including an element having a non-linear shaped upper surface and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587146B1 (en) 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
WO2005011260A1 (en) 2003-07-15 2005-02-03 Micron Technology, Inc. 4t cmos image sensor with floating diffusion gate capacitor
JP2006517360A (ja) * 2003-02-07 2006-07-20 リー・ドヨン Ｃｍｏｓアクティブピクセルおよびその駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869572A (en) * 1971-12-30 1975-03-04 Texas Instruments Inc Charge coupled imager
JP4164590B2 (ja) * 1999-11-12 2008-10-15 本田技研工業株式会社 光センサ回路
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
KR100542691B1 (ko) * 2001-07-27 2006-01-16 매그나칩 반도체 유한회사 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
US7489352B2 (en) * 2002-11-15 2009-02-10 Micron Technology, Inc. Wide dynamic range pinned photodiode active pixel sensor (APS)
JP4744828B2 (ja) * 2004-08-26 2011-08-10 浜松ホトニクス株式会社 光検出装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587146B1 (en) 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
JP2006517360A (ja) * 2003-02-07 2006-07-20 リー・ドヨン Ｃｍｏｓアクティブピクセルおよびその駆動方法
WO2005011260A1 (en) 2003-07-15 2005-02-03 Micron Technology, Inc. 4t cmos image sensor with floating diffusion gate capacitor

Also Published As

Publication number Publication date
KR20080043144A (ko) 2008-05-16
TW200834903A (en) 2008-08-16
CN101237531A (zh) 2008-08-06
US20080111906A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
KR100830583B1 (ko) 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조
CN112911173B (zh) 图像传感器
KR101804100B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기
KR100657863B1 (ko) 핑거드 타입 소스 폴로워 트랜지스터를 이용한 상보성금속 산화막 반도체 액티브 픽셀 센서
KR100660866B1 (ko) 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
KR101095720B1 (ko) 화상 센서를 포함하는 디스플레이 장치
US9456158B2 (en) Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device
CN101262553B (zh) 具有温度传感器的图像传感器及其驱动方法
JP2008124463A (ja) Ｃｍｏｓイメージセンサーのピクセル構造及び該回路
KR102015900B1 (ko) 고체 촬상 소자 및 촬상 장치
US20030146994A1 (en) CMOS image sensor
CN107924931B (zh) 固态成像装置和电子设备
US20070273779A1 (en) Solid-state imaging device, method of manufacturing the same and camera module
US20070012964A1 (en) Method and apparatus providing capacitor on an electrode of an imager photosensor
US9356056B2 (en) Solid-state imaging device, imaging apparatus, and method of driving the solid-state imaging device
US7652707B2 (en) Pixel circuit with reduced wiring
KR20150130851A (ko) 픽셀 간 간섭 영향을 개선한 이미지 센서
JP2006032681A (ja) 半導体装置および物理情報取得装置並びに半導体装置の駆動方法
US7432964B2 (en) Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor
US7202899B2 (en) Method to prevent white pixels in a CMOS image sensor
JP4720275B2 (ja) 撮像装置
JP7160129B2 (ja) 撮像素子および撮像装置
KR20060027971A (ko) 감도 제어가 가능한 광소자를 이용하는 고체 촬상 소자의픽셀 회로 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee