JP4164590B2 - 光センサ回路 - Google Patents
光センサ回路 Download PDFInfo
- Publication number
- JP4164590B2 JP4164590B2 JP35962299A JP35962299A JP4164590B2 JP 4164590 B2 JP4164590 B2 JP 4164590B2 JP 35962299 A JP35962299 A JP 35962299A JP 35962299 A JP35962299 A JP 35962299A JP 4164590 B2 JP4164590 B2 JP 4164590B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- mos transistor
- voltage
- optical sensor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 37
- 239000003990 capacitor Substances 0.000 claims description 84
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000007599 discharging Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、光信号を検知して電気信号に変換する、特にシャッタ機能を有する光センサ回路に関する。
【０００２】
【従来の技術】
イメージセンサの１画素分の構成要素となるシャッタ機能（サンプルアンドホールド機能）を有する光センサ回路としては、図１に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤの寄生容量であるコンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、フォトダイオードＰＤの端子電圧を画素信号として蓄積するためのコンデンサＣ２と、コンデンサＣ１の電荷をコンデンサＣ２へ転送するためのＭＯＳ型トランジスタＱ２と、コンデンサＣ２の端子電圧を増幅するためのＭＯＳ型トランジスタＱ３と、その増幅された画素信号を選択的に出力させるＭＯＳ型トランジスタＱ４とからなっている。
【０００３】
このように構成された光センサ回路において、従来では、図９に示すような各部信号のタイミングをもって動作させるようにしている。
【０００４】
すなわち、タイミングｔ１〜ｔ２において駆動電圧Ｖ１をハイレベルにすることによってトランジスタＱ１をオン状態にし、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を充電する。そして、タイミングｔ２〜ｔ３において、コンデンサＣ１に充電された電荷は、フォトダイオードＰＤに光が入射することによって流れるセンサ電流に比例した電荷が放電される。
【０００５】
次に、タイミングｔ３〜ｔ４においてトランジスタＱ２をオンにして、コンデンサＣ１の電荷をコンデンサＣ２に転送する。そして、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【０００６】
なお、この光センサ回路の構成にあっては、タイミングｔ４以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にシランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の端子電圧Ｖｃ１が変化しても画素信号としては同じ出力が得られることになる。
【０００７】
以上のような光センサ回路とすることによって、画素単位でシャッタ機能をもたせることが可能となるため、シャッタの開放時間の制御などが可能になる。
【０００８】
また、図１０はシャッタ機能を有する光センサ回路の他の構成を示しており、ここでは特に、コンデンサＣ２の電荷を充放電するためのＭＯＳ型トランジスタＱ５が設けられている。
【０００９】
そして、このように構成された光センサ回路にあっても、前述の場合と同様に動作するが、この場合は特に、図１１に示すように、タイミングｔ６〜ｔ７においてトランジスタＱ５をオンにすると、コンデンサＣ２の電荷が放電されて画素信号が初期化されるようになっている。
【００１０】
【発明が解決しようとする課題】
図１に示すように構成された光センサ回路では、トランジスタＱ２の働きによってコンデンサＣ１の端子電圧Ｖｃ１をコンデンサＣ２に転送できるが、コンデンサＣ２の電荷は次にトランジスタＱ２がオンになるまで保持されている。したがって、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２が異なる場合は、トランジスタＱ２がオンとなる前のコンデンサＣ１の端子電圧Ｖｃ１がコンデンサＣ２に正確に反映されず、再現性が悪いという問題がある。
【００１１】
光信号の検知を連続して行わせたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態を、図１２にモデル的に示している。
【００１２】
また、図１０に示すように構成された光センサ回路では、コンデンサＣ２の電荷がトランジスタＱ５によって充放電可能なため、コンデンサＣ１の端子電圧Ｖｃ１は再現性良くコンデンサＣ２に転送されるが、コンデンサＣ２の信号分はコンデンサＣ１の信号分より小さくなってしまうという問題がある。
【００１３】
そのときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態を、図１３にモデル的に示している。
【００１４】
【課題を解決するための手段】
本発明は、図１に示す光センサ回路にあって、コンデンサＣ２の電圧再現性を防止するべく、トランジスタＱ１をオンにしてフォトダイオードＰＤの寄生容量であるコンデンサＣ１の充放電を行わせるに際して、トランジスタＱ２をオンにしてコンデンサＣ２の充電状態を初期化するようにしている。
【００１５】
また、本発明は、コンデンサＣ２の電圧低下を防止するべく、シャッタが開放状態となる期間中は、サンプルアンドホールド用のトランジスタＱ２をオンにして、コンデンサＣ１の端子電圧Ｖｃ１がコンデンサＣ２に常時伝達されるようにしている。
【００１６】
そして、本発明では、ダイナミックレンジが広く、かつ再現性良く画素信号が得られるようにするべく、シャッタ機能に加えて電源電圧Ｖ２を切り換えることによる対数動作を行わせる初期設定手段をとるようにしている。
【００１７】
【実施例】
本発明に係る光センサ回路は、図１に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤの寄生容量であるコンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、フォトダイオードＰＤの端子電圧を画素信号として蓄積するためのコンデンサＣ２と、コンデンサＣ１の電荷をコンデンサＣ２へ転送するためのＭＯＳ型トランジスタＱ２と、コンデンサＣ２の端子電圧を増幅するためのＭＯＳ型トランジスタＱ３と、その増幅された画素信号を選択的に出力させるＭＯＳ型トランジスタＱ４とによって構成されている。
【００１８】
このように構成された光センサ回路において、本発明では、特に、図２に示すように、各部駆動の制御信号を与えることにより、光信号に応じた電気信号が得られるようにしている。
【００１９】
すなわち、タイミングｔ１〜ｔ２において駆動電圧Ｖ１をハイレベルにすることによってトランジスタＱ１をオン状態にし、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を充電する。そして、タイミングｔ２〜ｔ３において、コンデンサＣ１に充電された電荷は、フォトダイオードＰＤに光が入射することによって流れるセンサ電流に比例した電荷が放電される。
【００２０】
この間のタイミングｔ１〜ｔ３（シャッタ開放期間）ではトランジスタＱ２もオン状態になっており、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２とが同一になっている。
【００２１】
そして、タイミングｔ３におけるトランジスタＱ２のオフによってコンデンサＣ２の端子電圧Ｖｃ２は保持状態になる。
【００２２】
次に、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【００２３】
なお、この光センサ回路の構成にあっては、タイミングｔ３以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にトランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の端子電圧Ｖｃ１が変化しても画素信号としては同じ出力が得られることになる。
【００２４】
したがって、図１に示す光センサ回路を図２に示すように動作させることによって、４トランジスタ構成でありながら再現性の良い画素信号Ｖｏｕｔを得ることができるようになる。
【００２５】
また、図３は本発明による光センサ回路の他の実施例を示している。
【００２６】
この実施例では、特に、ＭＯＳ型トランジスタＱ１′として、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性をもって検出電圧に変換するものを用いるようにしている。そして、そのトランジスタＱ１′のドレイン側の電源電圧Ｖ２を所定時間だけ定常値（ハイレベル）よりも低い電圧値（ローレベル）に設定して、ソース側に接続されたフォトダイオードＰＤの寄生容量であるコンデンサＣ１に蓄積された電荷を放電させて初期化する電圧コントローラ１（初期設定手段）を設けるようにしている。
【００２７】
このように構成された光センサ回路の動作について、図４に示す各部信号のタイムチャートとともに、以下説明をする。
【００２８】
電源電圧Ｖ１は、トランジスタＱ１′に流れる電流が電源電圧Ｖ２をハイレベル状態としたときに弱反転状態で対数特性を有する検出電圧に変換される電圧値に設定されている。
【００２９】
この状態において、タイミングｔ１〜ｔ２において駆動電圧Ｖ２をローレベルにすると、トランジスタＱ１′のドレイン・ソース間の電圧が大きくなることからトランジスタＱ１′はオン状態となり、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を放電させる。
【００３０】
次に、ｔ２の時点で駆動電圧Ｖ２がハイレベルに切り換わり、タイミングｔ２〜ｔ３において、フォトダイオードＰＤに流れるセンサ電流とトランジスタＱ１′から供給される電流がつり合うような電圧でコンデンサＣ１に電荷が充電される。
【００３１】
このとき、トランジスタＱ１′に流れる電流は弱反転状態で対数特性を有する検出電圧に変換されているため、コンデンサＣ１の端子電圧Ｖｃ１はフォトダイオードＰＤに入射した光量を対数変換出力したものとなる。
【００３２】
その間のタイミングｔ１〜ｔ３（シャッタ開放期間）ではトランジスタＱ２もオン状態になっており、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２とは同一になっている。
【００３３】
そして、タイミングｔ３におけるトランジスタＱ２のオフによってコンデンサＣ２の端子電圧Ｖｃ２は保持状態になる。
【００３４】
次に、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【００３５】
なお、この光センサ回路の構成にあっては、タイミングｔ３以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にシランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の電圧が変化しても画素信号としては同じ出力が得られることになる。
【００３６】
したがって、図３に示す光センサ回路を図４に示すように動作させることによって、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できるようになる。
【００３７】
以上説明した本発明による光センサ回路を１画素分の構成要素として、それを一次元または二次元状に配設することによってイメージセンサを構成することができるようになる。
【００３８】
図５は、図１に示す光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、２は各画素Ｓに共通に設けられた画素選択回路であり、３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。
【００３９】
図６は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。
【００４０】
この場合には、特に、タイミングｔ４〜ｔ５において、マトリクス状に配された各画素Ｓの読出し走査が行われる。その際、各画素Ｓとしての光センサ回路におけるトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が各画素に供給され、各画素Ｓの行に接続された抵抗Ｒを介して画素信号Ｖｏｕｔとして出力されることになる。
【００４１】
したがって、このような構成によれば、４トランジスタ構成でありながら再現性の良い画素信号Ｖｏｕｔが得られるようになる。
【００４２】
図７は、図３に示す光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、１は各画素Ｓに共通に設けられた電圧コントローラであり、２は各画素Ｓに共通に設けられた画素選択回路であり、３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。
【００４３】
図８は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。
【００４４】
この場合にあっても、前述の場合と同様に、タイミングｔ４〜ｔ５においてマトリクス状に配された各画素Ｓの読出し走査が行われる。
【００４５】
なお、図６および図８に示すタイムチャートにあって、蓄積時間すなわち電源電圧Ｖ３がハイレベルになっているシャッタ開放期間をｔ４の時点まで長く設定することが可能である。
【００４６】
【発明の効果】
以上、本発明は、光信号を検知して電気信号に変換する光センサ素子（ＰＤ）と、その光センサ素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第１のＭＯＳ型トランジスタ（Ｑ１）と、光信号の検出時にその第１のＭＯＳ型トランジスタのドレイン電圧を所定時間だけ低い電圧に設定してソースに接続された前記光センサ素子の寄生容量（Ｃ１）に蓄積された電荷の充電を制御する初期設定手段と、記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（Ｃ２）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第２のＭＯＳ型トランジスタ（Ｑ２）と、前記コンデンサの端子電圧を増幅するための第３のＭＯＳ型トランジスタ（Ｑ３）と、その増幅された画素信号を選択的に出力させる第４のＭＯＳ型トランジスタ（Ｑ４）とからなる光センサ回路にあって、画素信号を蓄積する前に第２のＭＯＳ型トランジスタをオンにするとともに、初期設定手段の電圧をローレベル状態として前記光センサ素子の寄生容量と前記コンデンサの端子電圧をローレベル状態とし、一定時間の経過後に初期設定手段の電圧をハイレベル状態に切り換えて画素信号の蓄積を開始させたのち、一定の蓄積時間の経過後に第２のＭＯＳ型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第４のＭＯＳ型トランジスタをオンにするようにしたもので、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できて、再現性の良い画素信号を得ることができるという利点を有している。
【図面の簡単な説明】
【図１】 本発明による光センサ回路の一実施例を示す電気回路図である。
【図２】 その一実施例における光センサ回路の各部信号のタイムチャートである。
【図３】 本発明による光センサ回路の他の実施例を示す電気回路図である。
【図４】 その他の実施例における光センサ回路の各部信号のタイムチャートである。
【図５】 本発明による光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの一構成例を示すブロック図である。
【図６】 その一構成例におけるイメージセンサの各部信号のタイムチャートである。
【図７】 本発明による光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの他の構成例を示すブロック図である。
【図８】 その他の構成例におけるイメージセンサの各部信号のタイムチャートである。
【図９】 図１に示す光センサ回路を従来のように動作させたときの各部信号のタイムチャートである。
【図１０】 従来のシャッタ機能を有する光センサ回路の構成例を示す電気回路図である。
【図１１】 その従来の光センサ回路の動作時における各部信号のタイムチャートである。
【図１２】 図１に示す光センサ回路を従来のように動作させたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態をモデル的に示す図である。
【図１３】 図１０に示す光センサ回路を従来のように動作させたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態をモデル的に示す図である。
【符号の説明】
１ 電圧コントローラ（初期設定手段）
２ 画素選択回路
３ 信号選択回路
【産業上の利用分野】
本発明は、光信号を検知して電気信号に変換する、特にシャッタ機能を有する光センサ回路に関する。
【０００２】
【従来の技術】
イメージセンサの１画素分の構成要素となるシャッタ機能（サンプルアンドホールド機能）を有する光センサ回路としては、図１に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤの寄生容量であるコンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、フォトダイオードＰＤの端子電圧を画素信号として蓄積するためのコンデンサＣ２と、コンデンサＣ１の電荷をコンデンサＣ２へ転送するためのＭＯＳ型トランジスタＱ２と、コンデンサＣ２の端子電圧を増幅するためのＭＯＳ型トランジスタＱ３と、その増幅された画素信号を選択的に出力させるＭＯＳ型トランジスタＱ４とからなっている。
【０００３】
このように構成された光センサ回路において、従来では、図９に示すような各部信号のタイミングをもって動作させるようにしている。
【０００４】
すなわち、タイミングｔ１〜ｔ２において駆動電圧Ｖ１をハイレベルにすることによってトランジスタＱ１をオン状態にし、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を充電する。そして、タイミングｔ２〜ｔ３において、コンデンサＣ１に充電された電荷は、フォトダイオードＰＤに光が入射することによって流れるセンサ電流に比例した電荷が放電される。
【０００５】
次に、タイミングｔ３〜ｔ４においてトランジスタＱ２をオンにして、コンデンサＣ１の電荷をコンデンサＣ２に転送する。そして、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【０００６】
なお、この光センサ回路の構成にあっては、タイミングｔ４以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にシランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の端子電圧Ｖｃ１が変化しても画素信号としては同じ出力が得られることになる。
【０００７】
以上のような光センサ回路とすることによって、画素単位でシャッタ機能をもたせることが可能となるため、シャッタの開放時間の制御などが可能になる。
【０００８】
また、図１０はシャッタ機能を有する光センサ回路の他の構成を示しており、ここでは特に、コンデンサＣ２の電荷を充放電するためのＭＯＳ型トランジスタＱ５が設けられている。
【０００９】
そして、このように構成された光センサ回路にあっても、前述の場合と同様に動作するが、この場合は特に、図１１に示すように、タイミングｔ６〜ｔ７においてトランジスタＱ５をオンにすると、コンデンサＣ２の電荷が放電されて画素信号が初期化されるようになっている。
【００１０】
【発明が解決しようとする課題】
図１に示すように構成された光センサ回路では、トランジスタＱ２の働きによってコンデンサＣ１の端子電圧Ｖｃ１をコンデンサＣ２に転送できるが、コンデンサＣ２の電荷は次にトランジスタＱ２がオンになるまで保持されている。したがって、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２が異なる場合は、トランジスタＱ２がオンとなる前のコンデンサＣ１の端子電圧Ｖｃ１がコンデンサＣ２に正確に反映されず、再現性が悪いという問題がある。
【００１１】
光信号の検知を連続して行わせたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態を、図１２にモデル的に示している。
【００１２】
また、図１０に示すように構成された光センサ回路では、コンデンサＣ２の電荷がトランジスタＱ５によって充放電可能なため、コンデンサＣ１の端子電圧Ｖｃ１は再現性良くコンデンサＣ２に転送されるが、コンデンサＣ２の信号分はコンデンサＣ１の信号分より小さくなってしまうという問題がある。
【００１３】
そのときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態を、図１３にモデル的に示している。
【００１４】
【課題を解決するための手段】
本発明は、図１に示す光センサ回路にあって、コンデンサＣ２の電圧再現性を防止するべく、トランジスタＱ１をオンにしてフォトダイオードＰＤの寄生容量であるコンデンサＣ１の充放電を行わせるに際して、トランジスタＱ２をオンにしてコンデンサＣ２の充電状態を初期化するようにしている。
【００１５】
また、本発明は、コンデンサＣ２の電圧低下を防止するべく、シャッタが開放状態となる期間中は、サンプルアンドホールド用のトランジスタＱ２をオンにして、コンデンサＣ１の端子電圧Ｖｃ１がコンデンサＣ２に常時伝達されるようにしている。
【００１６】
そして、本発明では、ダイナミックレンジが広く、かつ再現性良く画素信号が得られるようにするべく、シャッタ機能に加えて電源電圧Ｖ２を切り換えることによる対数動作を行わせる初期設定手段をとるようにしている。
【００１７】
【実施例】
本発明に係る光センサ回路は、図１に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤの寄生容量であるコンデンサＣ１の電荷を充放電するためのＭＯＳ型トランジスタＱ１と、フォトダイオードＰＤの端子電圧を画素信号として蓄積するためのコンデンサＣ２と、コンデンサＣ１の電荷をコンデンサＣ２へ転送するためのＭＯＳ型トランジスタＱ２と、コンデンサＣ２の端子電圧を増幅するためのＭＯＳ型トランジスタＱ３と、その増幅された画素信号を選択的に出力させるＭＯＳ型トランジスタＱ４とによって構成されている。
【００１８】
このように構成された光センサ回路において、本発明では、特に、図２に示すように、各部駆動の制御信号を与えることにより、光信号に応じた電気信号が得られるようにしている。
【００１９】
すなわち、タイミングｔ１〜ｔ２において駆動電圧Ｖ１をハイレベルにすることによってトランジスタＱ１をオン状態にし、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を充電する。そして、タイミングｔ２〜ｔ３において、コンデンサＣ１に充電された電荷は、フォトダイオードＰＤに光が入射することによって流れるセンサ電流に比例した電荷が放電される。
【００２０】
この間のタイミングｔ１〜ｔ３（シャッタ開放期間）ではトランジスタＱ２もオン状態になっており、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２とが同一になっている。
【００２１】
そして、タイミングｔ３におけるトランジスタＱ２のオフによってコンデンサＣ２の端子電圧Ｖｃ２は保持状態になる。
【００２２】
次に、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【００２３】
なお、この光センサ回路の構成にあっては、タイミングｔ３以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にトランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の端子電圧Ｖｃ１が変化しても画素信号としては同じ出力が得られることになる。
【００２４】
したがって、図１に示す光センサ回路を図２に示すように動作させることによって、４トランジスタ構成でありながら再現性の良い画素信号Ｖｏｕｔを得ることができるようになる。
【００２５】
また、図３は本発明による光センサ回路の他の実施例を示している。
【００２６】
この実施例では、特に、ＭＯＳ型トランジスタＱ１′として、フォトダイオードＰＤのセンサ電流を弱反転状態で対数特性をもって検出電圧に変換するものを用いるようにしている。そして、そのトランジスタＱ１′のドレイン側の電源電圧Ｖ２を所定時間だけ定常値（ハイレベル）よりも低い電圧値（ローレベル）に設定して、ソース側に接続されたフォトダイオードＰＤの寄生容量であるコンデンサＣ１に蓄積された電荷を放電させて初期化する電圧コントローラ１（初期設定手段）を設けるようにしている。
【００２７】
このように構成された光センサ回路の動作について、図４に示す各部信号のタイムチャートとともに、以下説明をする。
【００２８】
電源電圧Ｖ１は、トランジスタＱ１′に流れる電流が電源電圧Ｖ２をハイレベル状態としたときに弱反転状態で対数特性を有する検出電圧に変換される電圧値に設定されている。
【００２９】
この状態において、タイミングｔ１〜ｔ２において駆動電圧Ｖ２をローレベルにすると、トランジスタＱ１′のドレイン・ソース間の電圧が大きくなることからトランジスタＱ１′はオン状態となり、フォトダイオードＰＤの寄生容量であるコンデンサＣ１に電荷を放電させる。
【００３０】
次に、ｔ２の時点で駆動電圧Ｖ２がハイレベルに切り換わり、タイミングｔ２〜ｔ３において、フォトダイオードＰＤに流れるセンサ電流とトランジスタＱ１′から供給される電流がつり合うような電圧でコンデンサＣ１に電荷が充電される。
【００３１】
このとき、トランジスタＱ１′に流れる電流は弱反転状態で対数特性を有する検出電圧に変換されているため、コンデンサＣ１の端子電圧Ｖｃ１はフォトダイオードＰＤに入射した光量を対数変換出力したものとなる。
【００３２】
その間のタイミングｔ１〜ｔ３（シャッタ開放期間）ではトランジスタＱ２もオン状態になっており、コンデンサＣ１の端子電圧Ｖｃ１とコンデンサＣ２の端子電圧Ｖｃ２とは同一になっている。
【００３３】
そして、タイミングｔ３におけるトランジスタＱ２のオフによってコンデンサＣ２の端子電圧Ｖｃ２は保持状態になる。
【００３４】
次に、タイミングｔ４〜ｔ５においてトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が供給されて、抵抗Ｒを介して画素信号がＶｏｕｔとして出力される。
【００３５】
なお、この光センサ回路の構成にあっては、タイミングｔ３以後にトランジスタＱ２がオフ状態になるとコンデンサＣ２の電荷が保持されることになり、次にシランジスタＱ２をオンにすることによってコンデンサＣ１の電荷をコンデンサＣ２に転送するまではコンデンサＣ２の電荷は一定となる。つまり、トランジスタＱ２がオフの期間（コンデンサＣ２の保持期間）は、コンデンサＣ１の電圧が変化しても画素信号としては同じ出力が得られることになる。
【００３６】
したがって、図３に示す光センサ回路を図４に示すように動作させることによって、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できるようになる。
【００３７】
以上説明した本発明による光センサ回路を１画素分の構成要素として、それを一次元または二次元状に配設することによってイメージセンサを構成することができるようになる。
【００３８】
図５は、図１に示す光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、２は各画素Ｓに共通に設けられた画素選択回路であり、３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。
【００３９】
図６は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。
【００４０】
この場合には、特に、タイミングｔ４〜ｔ５において、マトリクス状に配された各画素Ｓの読出し走査が行われる。その際、各画素Ｓとしての光センサ回路におけるトランジスタＱ４をオンにすると、トランジスタＱ３によって制限されるが電源Ｖ５から電流が各画素に供給され、各画素Ｓの行に接続された抵抗Ｒを介して画素信号Ｖｏｕｔとして出力されることになる。
【００４１】
したがって、このような構成によれば、４トランジスタ構成でありながら再現性の良い画素信号Ｖｏｕｔが得られるようになる。
【００４２】
図７は、図３に示す光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、１は各画素Ｓに共通に設けられた電圧コントローラであり、２は各画素Ｓに共通に設けられた画素選択回路であり、３は各画素Ｓの画素信号を順次出力させるための信号選択回路である。
【００４３】
図８は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。
【００４４】
この場合にあっても、前述の場合と同様に、タイミングｔ４〜ｔ５においてマトリクス状に配された各画素Ｓの読出し走査が行われる。
【００４５】
なお、図６および図８に示すタイムチャートにあって、蓄積時間すなわち電源電圧Ｖ３がハイレベルになっているシャッタ開放期間をｔ４の時点まで長く設定することが可能である。
【００４６】
【発明の効果】
以上、本発明は、光信号を検知して電気信号に変換する光センサ素子（ＰＤ）と、その光センサ素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第１のＭＯＳ型トランジスタ（Ｑ１）と、光信号の検出時にその第１のＭＯＳ型トランジスタのドレイン電圧を所定時間だけ低い電圧に設定してソースに接続された前記光センサ素子の寄生容量（Ｃ１）に蓄積された電荷の充電を制御する初期設定手段と、記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（Ｃ２）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第２のＭＯＳ型トランジスタ（Ｑ２）と、前記コンデンサの端子電圧を増幅するための第３のＭＯＳ型トランジスタ（Ｑ３）と、その増幅された画素信号を選択的に出力させる第４のＭＯＳ型トランジスタ（Ｑ４）とからなる光センサ回路にあって、画素信号を蓄積する前に第２のＭＯＳ型トランジスタをオンにするとともに、初期設定手段の電圧をローレベル状態として前記光センサ素子の寄生容量と前記コンデンサの端子電圧をローレベル状態とし、一定時間の経過後に初期設定手段の電圧をハイレベル状態に切り換えて画素信号の蓄積を開始させたのち、一定の蓄積時間の経過後に第２のＭＯＳ型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第４のＭＯＳ型トランジスタをオンにするようにしたもので、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できて、再現性の良い画素信号を得ることができるという利点を有している。
【図面の簡単な説明】
【図１】 本発明による光センサ回路の一実施例を示す電気回路図である。
【図２】 その一実施例における光センサ回路の各部信号のタイムチャートである。
【図３】 本発明による光センサ回路の他の実施例を示す電気回路図である。
【図４】 その他の実施例における光センサ回路の各部信号のタイムチャートである。
【図５】 本発明による光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの一構成例を示すブロック図である。
【図６】 その一構成例におけるイメージセンサの各部信号のタイムチャートである。
【図７】 本発明による光センサ回路を１画素として二次元のマトリクス状に配設したときのイメージセンサの他の構成例を示すブロック図である。
【図８】 その他の構成例におけるイメージセンサの各部信号のタイムチャートである。
【図９】 図１に示す光センサ回路を従来のように動作させたときの各部信号のタイムチャートである。
【図１０】 従来のシャッタ機能を有する光センサ回路の構成例を示す電気回路図である。
【図１１】 その従来の光センサ回路の動作時における各部信号のタイムチャートである。
【図１２】 図１に示す光センサ回路を従来のように動作させたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態をモデル的に示す図である。
【図１３】 図１０に示す光センサ回路を従来のように動作させたときのコンデンサＣ１およびコンデンサＣ２に蓄積される電荷の状態をモデル的に示す図である。
【符号の説明】
１ 電圧コントローラ（初期設定手段）
２ 画素選択回路
３ 信号選択回路
Claims (2)
- 光信号を検知して電気信号に変換する光センサ素子（ＰＤ）と、その光センサ素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第１のＭＯＳ型トランジスタ（Ｑ１）と、光信号の検出時にその第１のＭＯＳ型トランジスタのドレイン電圧を所定時間だけ低い電圧に設定してソースに接続された前記光センサ素子の寄生容量（Ｃ１）に蓄積された電荷の充電を制御する初期設定手段と、記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（Ｃ２）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第２のＭＯＳ型トランジスタ（Ｑ２）と、前記コンデンサの端子電圧を増幅するための第３のＭＯＳ型トランジスタ（Ｑ３）と、その増幅された画素信号を選択的に出力させる第４のＭＯＳ型トランジスタ（Ｑ４）とからなり、画素信号を蓄積する前に第２のＭＯＳ型トランジスタをオンにするとともに、初期設定手段の電圧をローレベル状態として前記光センサ素子の寄生容量と前記コンデンサの端子電圧をローレベル状態とし、一定時間の経過後に初期設定手段の電圧をハイレベル状態に切り換えて画素信号の蓄積を開始させたのち、一定の蓄積時間の経過後に第２のＭＯＳ型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第４のＭＯＳ型トランジスタをオンにするようにしたことを特徴とする光センサ回路。
- イメージセンサの１画素分の構成要素とするようにしたことを特徴とする請求項１の記載による光センサ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35962299A JP4164590B2 (ja) | 1999-11-12 | 1999-11-12 | 光センサ回路 |
| CA002324123A CA2324123C (en) | 1999-11-12 | 2000-10-24 | Photo-sensor circuit |
| GB0027295A GB2359355B (en) | 1999-11-12 | 2000-11-08 | A photo-sensor circuit and method |
| US09/710,196 US6958775B1 (en) | 1999-11-12 | 2000-11-10 | Photo-sensor circuit with shutter function and operating method |
| DE10065887A DE10065887B4 (de) | 1999-11-12 | 2000-11-10 | Photosensorschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35962299A JP4164590B2 (ja) | 1999-11-12 | 1999-11-12 | 光センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001145024A JP2001145024A (ja) | 2001-05-25 |
| JP4164590B2 true JP4164590B2 (ja) | 2008-10-15 |
Family
ID=18465445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35962299A Expired - Fee Related JP4164590B2 (ja) | 1999-11-12 | 1999-11-12 | 光センサ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958775B1 (ja) |
| JP (1) | JP4164590B2 (ja) |
| CA (1) | CA2324123C (ja) |
| DE (1) | DE10065887B4 (ja) |
| GB (1) | GB2359355B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209210B2 (en) | 2011-11-03 | 2015-12-08 | Samsung Display Co., Ltd. | Photo-detecting pixel, photo-detecting apparatus, and method of driving the photo-detecting apparatus |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3750502B2 (ja) * | 2000-08-03 | 2006-03-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| US7050094B2 (en) * | 2000-10-26 | 2006-05-23 | Micron Technology, Inc. | Wide dynamic range operation for CMOS sensor with freeze-frame shutter |
| EP1265291A1 (fr) | 2001-06-08 | 2002-12-11 | EM Microelectronic-Marin SA | Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue |
| JP3829831B2 (ja) | 2003-09-09 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| JP3829832B2 (ja) | 2003-09-09 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| JP3829833B2 (ja) | 2003-09-09 | 2006-10-04 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| JP4308170B2 (ja) | 2005-06-10 | 2009-08-05 | 本田技研工業株式会社 | イメージセンサ |
| US7696463B2 (en) * | 2005-12-01 | 2010-04-13 | Honda Motor Co., Ltd. | Photosensor circuit presenting linear and logarithimic output characteristics and image sensor using the same |
| JP4840992B2 (ja) * | 2006-10-04 | 2011-12-21 | キヤノン株式会社 | 光電変換装置及びその制御方法並びに撮像装置 |
| JP4840991B2 (ja) * | 2006-10-04 | 2011-12-21 | キヤノン株式会社 | 光電変換装置及びその制御方法並びに撮像装置 |
| KR100830583B1 (ko) * | 2006-11-13 | 2008-05-22 | 삼성전자주식회사 | 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조 |
| JP5259132B2 (ja) * | 2006-12-27 | 2013-08-07 | 三星ディスプレイ株式會社 | 周辺光感知回路及びこれを有する平板表示装置 |
| JP4959449B2 (ja) * | 2006-12-27 | 2012-06-20 | 三星モバイルディスプレイ株式會社 | 周辺光感知回路及びこれを有する平板表示装置 |
| KR100957948B1 (ko) | 2008-02-19 | 2010-05-13 | 삼성모바일디스플레이주식회사 | 광센서 및 그를 이용한 평판표시장치 |
| JP6436953B2 (ja) | 2016-09-30 | 2018-12-12 | キヤノン株式会社 | 固体撮像装置及びその駆動方法、並びに撮像システム |
| CN109470283B (zh) * | 2018-11-07 | 2020-06-05 | 京东方科技集团股份有限公司 | 探测电路及其驱动方法、基板、探测器 |
| TWI756830B (zh) * | 2020-09-18 | 2022-03-01 | 茂達電子股份有限公司 | 雙斜率光感測器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5822900B2 (ja) * | 1978-09-25 | 1983-05-12 | 株式会社日立製作所 | 固体撮像装置 |
| US4839735A (en) * | 1986-12-22 | 1989-06-13 | Hamamatsu Photonics K.K. | Solid state image sensor having variable charge accumulation time period |
| TW421962B (en) * | 1997-09-29 | 2001-02-11 | Canon Kk | Image sensing device using mos type image sensing elements |
| US6046444A (en) * | 1997-12-08 | 2000-04-04 | Intel Corporation | High sensitivity active pixel with electronic shutter |
| US6243134B1 (en) * | 1998-02-27 | 2001-06-05 | Intel Corporation | Method to reduce reset noise in photodiode based CMOS image sensors |
| WO1999053687A1 (en) * | 1998-04-10 | 1999-10-21 | Lygent, Inc. | A wide-range, low-voltage active imaging pixel apparatus and method of using the same |
| JPH11298799A (ja) * | 1998-04-15 | 1999-10-29 | Honda Motor Co Ltd | 光センサ信号処理装置 |
| US6587142B1 (en) * | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
-
1999
- 1999-11-12 JP JP35962299A patent/JP4164590B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-24 CA CA002324123A patent/CA2324123C/en not_active Expired - Fee Related
- 2000-11-08 GB GB0027295A patent/GB2359355B/en not_active Expired - Fee Related
- 2000-11-10 US US09/710,196 patent/US6958775B1/en not_active Expired - Fee Related
- 2000-11-10 DE DE10065887A patent/DE10065887B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9209210B2 (en) | 2011-11-03 | 2015-12-08 | Samsung Display Co., Ltd. | Photo-detecting pixel, photo-detecting apparatus, and method of driving the photo-detecting apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10065887A1 (de) | 2001-07-26 |
| CA2324123A1 (en) | 2001-05-12 |
| CA2324123C (en) | 2007-06-12 |
| GB2359355A (en) | 2001-08-22 |
| GB0027295D0 (en) | 2000-12-27 |
| US6958775B1 (en) | 2005-10-25 |
| GB2359355B (en) | 2004-06-02 |
| DE10065887B4 (de) | 2010-04-29 |
| JP2001145024A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4164590B2 (ja) | 光センサ回路 | |
| US7692713B2 (en) | Solid state image pickup device and camera utilizing a maximum value signal corresponding to a predetermined carrier-accumulation end level | |
| EP1158789B1 (en) | Photodetector device | |
| JP4308170B2 (ja) | イメージセンサ | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| JP2000329616A (ja) | 光センサ回路 | |
| JPH0245813B2 (ja) | ||
| KR100423349B1 (ko) | 이미지 센서 | |
| JP2000175108A (ja) | イメ―ジセンサの出力補正回路 | |
| JP3861245B2 (ja) | 光センサ回路 | |
| JP3822919B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JP4594179B2 (ja) | 光センサ回路 | |
| JP4205717B2 (ja) | 光センサ回路およびイメージセンサ | |
| JPH0556213A (ja) | 固体撮像装置 | |
| JP4420402B2 (ja) | 光センサ回路およびイメージセンサ | |
| JP2696676B2 (ja) | イメージセンサーの出力装置 | |
| JP2802623B2 (ja) | イメージセンサーの出力装置 | |
| JP3328691B2 (ja) | イメ−ジセンサ−の出力装置 | |
| JPH11239245A (ja) | イメージセンサーｉｃ及び画像読み取り装置 | |
| EP2254330A1 (en) | Method and system for operating an image data collection device | |
| JP2668535B2 (ja) | イメージセンサーの電荷蓄積時間制御装置 | |
| JP2753704B2 (ja) | イメージセンサーの出力装置 | |
| JPH10300572A (ja) | 赤外線センサ読み出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060607 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |