JP4268492B2 - 光検出装置 - Google Patents

光検出装置 Download PDF

Info

Publication number
JP4268492B2
JP4268492B2 JP2003344895A JP2003344895A JP4268492B2 JP 4268492 B2 JP4268492 B2 JP 4268492B2 JP 2003344895 A JP2003344895 A JP 2003344895A JP 2003344895 A JP2003344895 A JP 2003344895A JP 4268492 B2 JP4268492 B2 JP 4268492B2
Authority
JP
Japan
Prior art keywords
voltage value
output
unit
value
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003344895A
Other languages
English (en)
Other versions
JP2005117101A (ja
Inventor
誠一郎 水野
行信 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003344895A priority Critical patent/JP4268492B2/ja
Priority to EP04788187.5A priority patent/EP1677522B1/en
Priority to KR1020067006154A priority patent/KR101074551B1/ko
Priority to CNB2004800288992A priority patent/CN100401751C/zh
Priority to US10/574,104 priority patent/US7800667B2/en
Priority to PCT/JP2004/014091 priority patent/WO2005034511A1/ja
Publication of JP2005117101A publication Critical patent/JP2005117101A/ja
Application granted granted Critical
Publication of JP4268492B2 publication Critical patent/JP4268492B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、フォトダイオードを含むアクティブピクセル型の画素部を有する光検出装置に関するものである。
光検出装置として、ＣＭＯＳ技術を用いたものが知られており、また、その中でもアクティブピクセル方式のものが知られている（例えば特許文献１を参照）。アクティブピクセル方式の光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むアクティブピクセル型の画素部を有していて、画素部において光入射に応じてフォトダイオードで発生した電荷を、トランジスタからなるソースフォロワ回路を経て電荷-電圧変換するものであり、高感度かつ低ノイズで光検出を行なうことができる。
画素部内においてフォトダイオードで発生した電荷を蓄積する寄生容量部の容量値をＣｆとし、その電荷の量をＱとすると、電荷-電圧変換により得られる出力電圧値Ｖは「Ｖ＝Ｑ／Ｃｆ」なる式で表される。この式から判るように、寄生容量部の容量値Ｃｆを小さくすることで、光検出の感度を高くすることができる。
一方、出力電圧値Ｖは、使用可能な電源電圧範囲および回路系の制約により、数Ｖ程度が上限である。このことから、寄生容量部に蓄積され得る電荷の量Ｑにも上限がある。
仮に、この寄生容量部に蓄積され得る電荷の量Ｑの上限値（飽和電荷量）を大きくするには、寄生容量部の容量値Ｃｆを大きくするか、または、電源電圧値を大きくすることが考えられる。しかし、寄生容量部の容量値Ｃｆを大きくするには、微細ＣＭＯＳプロセスにより製造せざるを得ないことから、電源電圧値を小さくせざるを得ないこととなり、結局、飽和電荷量を大きくすることはできない。また、寄生容量部の容量値Ｃｆを大きくすると、せっかくの高感度という利点が失われてしまう。
特開平１１−２７４４５４号公報
以上のように、従来の光検出装置は、高感度で光検出をすることができるものの、飽和電荷量の制約に因り、光検出のダイナミックレンジが低いという欠点を有している。
本発明は、上記問題点を解消する為になされたものであり、高感度かつ高ダイナミックレンジで光検出をすることができる光検出装置を提供することを目的とする。
本発明に係る光検出装置は、(1) 入射光強度に応じた量の電荷を発生するフォトダイオードと、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、寄生容量部の電荷を初期化する放電用トランジスタと、増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタとを含む画素部と、(2) 画素部の選択用トランジスタから出力される電圧値を読み出して、この電圧値に応じた第１電圧値を出力する第１画素データ読出部と、(3) 画素部の放電用トランジスタに接続された第１端と、画素部の増幅用トランジスタのゲート端子の電荷を初期化する為のバイアス電位を入力する第２端と、第３端とを有し、第１端と第２端との間または第１端と第３端との間を電気的に接続する接続切替部と、(4) 接続切替部の第３端に入力端子が接続され、寄生容量部の容量値より大きい容量値を有する容量素子を含み、接続切替部の第３端から入力端子に流入した電荷を容量素子に蓄積して、その蓄積した電荷の量に応じた第２電圧値を出力する第２画素データ読出部と、を備えることを特徴とする。
この光検出装置では、画素部に光が入射すると、その画素部に含まれるフォトダイオードで入射光強度に応じた量の電荷が発生し、その電荷は転送用トランジスタを経て寄生容量部に蓄積される。寄生容量部に蓄積された電荷の量に応じた電圧値が、増幅用トランジスタおよび選択用トランジスタを経て画素部から出力され、第１画素データ読出部により読み出される。そして、この読み出された電圧値に応じた第１電圧値が第１画素データ読出部から出力される。この第１電圧値は、画素部の寄生容量部が飽和していないとき、すなわち、画素部への入射光の強度が比較的小さいときに、その入射光強度を高感度で検出した結果を高精度に表す。
また、画素部に含まれるフォトダイオードで発生した電荷は、放電用トランジスタを経て画素部から出力され、接続切替手段を経て第２画素データ読出部に入力する。第２画素データ読出部では、流入した電荷が容量素子に蓄積されて、その蓄積された電荷の量に応じた第２電圧値が出力される。ここで、第２画素データ読出部に含まれる容量素子の容量値は、画素部に含まれる寄生容量部の容量値より大きい。このことから、この第２電圧値は、画素部の寄生容量部が飽和しているとき、すなわち、画素部への入射光の強度が比較的大きいときにも、その入射光強度を検出した結果を高精度に表す。
したがって、この光検出装置によれば、第１画素データ読出部から出力された第１電圧値と第２画素データ読出部から出力された第２電圧値とに基づいて、高感度かつ高ダイナミックレンジで光検出をすることができる。
ここで、第２画素データ読出部に含まれる容量素子の容量値が、寄生容量部の容量値の２Ｋ倍（ただし、Ｋは１以上の整数）であるのが好適である。この場合には、画素部の寄生容量部が飽和していないとき、第２画素データ読出部から出力された第２電圧値は、第１画素データ読出部から出力された第１電圧値の２Ｋ倍となり得る。そして、例えば、画素部の寄生容量部が飽和しているか否かの判定、第１電圧値および第２電圧値のうちからの何れか一方の選択、第１電圧値および第２電圧値の双方または何れか一方のＡ／Ｄ変換、等の後処理が容易となる。
本発明に係る光検出装置は、画素部に含まれるフォトダイオードが、第１導電型の第１半導体領域上に第２導電型の第２半導体領域を有し、この第２半導体領域上に第１導電型の第３半導体領域を有し、第１半導体領域と第２半導体領域とがｐｎ接合を形成しており、第２半導体領域と第３半導体領域とがｐｎ接合を形成しているのが好適である。このようにフォトダイオードが埋込型のものである場合には、さらに高感度の光検出をすることができる。なお、第１導電型および第２導電型のうち一方はｎ型を意味し、他方はｐ型を意味する。
本発明に係る光検出装置は、画素部が、フォトダイオードと転送用トランジスタとの間に設けられ飽和領域で用いられる遮断用トランジスタを更に含むのが好適である。この場合にも、さらに高感度の光検出をすることができる。
本発明に係る光検出装置は、複数個の画素部が２次元配列されているのが好適であり、この場合には、２次元画像を撮像することができる。
また、第２画素データ読出部は、２次元配列された画素部の全てに対して１個の容量素子を有していてもよいが、列毎に１個の容量素子を有するのが好適である。後者の場合には、１つの行にある各画素部に含まれるフォトダイオードで発生した電荷は、同時に、該画素部の放電用トランジスタを経て出力され、接続切替手段を経て第２画素データ読出部に入力し、列毎に設けられた対応する容量素子に蓄積され得る。したがって、高速に撮像をすることができる。
また、第１画素データ読出部が或る行の画素部からの出力電圧値を処理する期間に、第２画素データ読出部が該行の画素部からの出力電荷を処理するのが好適である。或いは、第１画素データ読出部が或る行の画素部からの出力電圧値を処理する期間に、第２画素データ読出部が他の行の画素部からの出力電荷を処理するのが好適である。このように第１画素データ読出部および第２画素データ読出部が並列的に動作する場合には、フレームレートを低下させることなく撮像をすることができる。
本発明に係る光検出装置は、第１画素データ読出部から出力される第１電圧値を入力してＡ／Ｄ変換し、この第１電圧値に応じた第１デジタル値を出力するとともに、第２画素データ読出部から出力される第２電圧値を入力してＡ／Ｄ変換し、この第２電圧値に応じた第２デジタル値を出力するＡ／Ｄ変換部を更に備えるのが好適である。また、このＡ／Ｄ変換部から出力される第１デジタル値および第２デジタル値を入力し、第１電圧値，第２電圧値，第１デジタル値および第２デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、第１デジタル値および第２デジタル値のうち一方を選択して出力する選択出力部を更に備えるのが好適である。
この場合には、Ａ／Ｄ変換部により、第１画素データ読出部から出力される第１電圧値がＡ／Ｄ変換されて、この第１電圧値に応じた第１デジタル値が出力され、また、第２画素データ読出部から出力される第２電圧値がＡ／Ｄ変換されて、この第２電圧値に応じた第２デジタル値が出力される。そして、選択出力部により、第１電圧値，第２電圧値，第１デジタル値および第２デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、第１デジタル値および第２デジタル値のうち一方が選択されて出力される。
或いは、本発明に係る光検出装置は、第１画素データ読出部から出力される第１電圧値と第２画素データ読出部から出力される第２電圧値とを入力し、第１電圧値および第２電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第１電圧値および第２電圧値のうち一方を選択して出力する選択出力部を更に備えるのが好適である。また、この選択出力部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備えるのが好適である。
この場合には、選択出力部により、第１電圧値および第２電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第１電圧値および第２電圧値のうち一方が選択されて出力される。そして、Ａ／Ｄ変換部により、この選択出力部から出力される電圧値がＡ／Ｄ変換されて、この電圧値に応じたデジタル値が出力される。
本発明に係る光検出装置は、第２画素データ読出部が、容量素子に対して並列的に設けられた対数圧縮回路を更に含み、接続切替部の第３端から入力端子に流入した電荷を対数圧縮回路に入力して、その入力した電荷の流入量の対数値に応じた第３電圧値を出力するのが好適である。この場合には、第２画素データ読出部からは、画素部に含まれるフォトダイオードで発生した電荷の量に応じた第２電圧値が出力されるだけでなく、その電荷の流入量の対数値に応じた第３電圧値が対数圧縮回路から出力される。したがって、第１画素データ読出部から出力された第１電圧値と第２画素データ読出部から出力された第２電圧値および第３電圧値とに基づいて、高感度かつ更なる高ダイナミックレンジで光検出をすることができる。
このように第２画素データ読出部が対数圧縮回路をも含む場合には、第１画素データ読出部から出力される第１電圧値を入力してＡ／Ｄ変換し、この第１電圧値に応じた第１デジタル値を出力するとともに、第２画素データ読出部から出力される第２電圧値および第３電圧値を入力してＡ／Ｄ変換し、この第２電圧値に応じた第２デジタル値および第３電圧値に応じた第３デジタル値を出力するＡ／Ｄ変換部を更に備えるのが好適である。また、Ａ／Ｄ変換部から出力される第１デジタル値，第２デジタル値および第３デジタル値を入力し、第１電圧値，第２電圧値，第３電圧値，第１デジタル値，第２デジタル値および第３デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、第１デジタル値，第２デジタル値および第３デジタル値のうちの何れか１つを選択して出力する選択出力部を更に備えるのが好適である。
或いは、第１画素データ読出部から出力される第１電圧値と第２画素データ読出部から出力される第２電圧値および第３電圧値とを入力し、第１電圧値，第２電圧値および第３電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、第１電圧値，第２電圧値および第３電圧値のうちの何れか１つを選択して出力する選択出力部を更に備えるのが好適である。また、選択出力部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備えるのが好適である。
本発明によれば、高感度かつ高ダイナミックレンジで光検出をすることができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、ＭおよびＮそれぞれは２以上の整数であり、特に明示しない限りは、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。
（第１実施形態）
先ず、第１実施形態に係る光検出装置１の全体構成の概要について図１および図２を用いて説明する。
図１は、第１実施形態に係る光検出装置１の概略構成図である。図２は、第１実施形態に係る光検出装置１の光検出部１０の構成図である。これらの図に示される光検出装置１は、光検出部１０、第１画素データ読出部２０、第２画素データ読出部３０、データ出力部４０、タイミング制御部５０およびスイッチＳＷ１〜ＳＷＮを有する。これらは、共通の半導体基板上に形成されているのが好適であり、その場合の基板上の配置が図示のとおりであるのが好適である。なお、タイミング制御部５０は、この光検出装置１の全体の動作を制御するものであるが、複数の部分に分割されて互いに離れて基板上に配置されていてもよい。
光検出部１０は、Ｍ行Ｎ列に２次元配列されたＭ×Ｎ個の画素部Ｐｍ,ｎを有する。各画素部Ｐｍ,ｎは第ｍ行第ｎ列に位置する。各画素部Ｐｍ,ｎは、共通の構成を有しており、フォトダイオードを含むアクティブピクセル型のものであり、該フォトダイオードに入射した光の強度に応じた電圧値を配線Ｌ１,ｎへ出力する。各配線Ｌ１,ｎは、第ｎ列にあるＭ個の画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれの出力端に共通に接続されている。また、各配線Ｌ２,ｎは、第ｎ列にあるＭ個の画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれの他の端子に共通に接続されている。
第１画素データ読出部２０は、Ｎ本の配線Ｌ１,１〜Ｌ１,Ｎと接続されており、各画素部Ｐｍ,ｎから配線Ｌ１,ｎへ出力される電圧値を入力して、所定の処理を行なった後に、画素データを表す第１電圧値Ｖ１,ｍ,ｎを順次に出力する。各電圧値Ｖ１,ｍ,ｎは、画素部Ｐｍ,ｎへ入射する光の強度に応じた値である。特に、この第１電圧値Ｖ１,ｍ,ｎは、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときに、その入射光強度を高感度で検出した結果を高精度に表す。
第２画素データ読出部３０は、スイッチＳＷ１〜ＳＷＮを介してＮ本の配線Ｌ２,１〜Ｌ２,Ｎと接続されており、各画素部Ｐｍ,ｎから配線Ｌ２,ｎへ出力されスイッチＳＷｎを経て流入する電荷を入力し、その電荷を容量素子に蓄積して、その容量素子に蓄積した電荷の量に応じた第２電圧値Ｖ２,ｍ,ｎを順次に出力する。この第２画素データ読出部３０に含まれる容量素子の容量値は、画素部Ｐｍ,ｎに含まれる寄生容量部の容量値より大きい。各電圧値Ｖ２,ｍ,ｎは、画素部Ｐｍ,ｎへ入射する光の強度に応じた値である。また、この第２電圧値Ｖ２,ｍ,ｎは、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときにも、その入射光強度を検出した結果を高精度に表す。
データ出力部４０は、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎと、第２画素データ読出部３０から出力される第２電圧値Ｖ２,ｍ,ｎとを入力し、所定の処理を行なってデジタル値Ｄｍ,ｎを出力する。各デジタル値Ｄｍ,ｎは、第１電圧値Ｖ１,ｍ,ｎおよび第２電圧値Ｖ２,ｍ,ｎの何れか一方がＡ／Ｄ変換された結果の値であり、画素部Ｐｍ,ｎへ入射する光の強度を表す。
タイミング制御部５０は、光検出部１０、第１画素データ読出部２０、第２画素データ読出部３０、データ出力部４０およびスイッチＳＷ１〜ＳＷＮそれぞれの動作を制御する。タイミング制御部５０は、例えばシフトレジスタ回路により所定のタイミングで各種の制御信号を発生させて、これらの制御信号を光検出部１０、第１画素データ読出部２０、第２画素データ読出部３０、データ出力部４０およびスイッチＳＷ１〜ＳＷＮそれぞれへ送出する。なお、図１および図２では、制御信号を送る為の配線の図示が一部省略されている。
次に、第１実施形態に係る光検出装置１の光検出部１０および第１画素データ読出部２０の構成について図３および図４を用いて説明する。
図３は、第１実施形態に係る光検出装置１の第１画素データ読出部２０の構成図である。第１画素データ読出部２０は、Ｎ個の電圧保持部Ｈ１〜ＨＮ、２つの電圧フォロワ回路Ｆ１，Ｆ２、および、減算回路Ｓを有する。各電圧保持部Ｈｎは、共通の構成を有していて、配線Ｌ１,ｎと接続されており、第ｎ列にあるＭ個の画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれから配線Ｌ１,ｎへ出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。Ｎ個の電圧保持部Ｈ１〜ＨＮそれぞれは順次に電圧値を出力する。各電圧保持部Ｈｎが保持し出力する電圧値は、画素部Ｐｍ,ｎから互いに異なる時刻に出力される２つの電圧値Ｖｎ,１，Ｖｎ,２である。
２つの電圧フォロワ回路Ｆ１，Ｆ２それぞれは、共通の構成を有しており、増幅器の反転入力端子と出力端子とが互いに直接に接続されており、高入力インピーダンスおよび低出力インピーダンスを有し、理想的には増幅率１の増幅回路である。一方の電圧フォロワ回路Ｆ１は、Ｎ個の電圧保持部Ｈ１〜ＨＮそれぞれから順次に出力される一方の電圧値Ｖｎ,１を非反転入力端子に入力する。他方の電圧フォロワ回路Ｆ２は、Ｎ個の電圧保持部Ｈ１〜ＨＮそれぞれから順次に出力される他方の電圧値Ｖｎ,２を非反転入力端子に入力する。
減算回路Ｓは、増幅器および４個の抵抗器Ｒ１〜Ｒ４を有している。増幅器の反転入力端子は、抵抗器Ｒ１を介して電圧フォロワ回路Ｆ１の出力端子と接続され、抵抗器Ｒ３を介して自己の出力端子と接続されている。増幅器の非反転入力端子は、抵抗器Ｒ２を介して電圧フォロワ回路Ｆ２の出力端子と接続され、抵抗器Ｒ４を介して接地電位と接続されている。電圧フォロワ回路Ｆ１，Ｆ２それぞれの増幅率を１として、４個の抵抗器Ｒ１〜Ｒ４それぞれの抵抗値が互いに等しいとすると、減算回路Ｓの出力端子から出力される第１電圧値Ｖ１,ｍ,ｎは「Ｖ１,ｍ,ｎ＝Ｖｎ,２−Ｖｎ,１」なる式で表される。
図４は、第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎ、電圧保持部ＨｎおよびスイッチＳＷｎそれぞれの回路図である。この図では簡便の為に１つの画素部Ｐｍ,ｎ、１つの電圧保持部Ｈｎおよび１つのスイッチＳＷｎが代表して示されている。
各画素部Ｐｍ,ｎは、入射光強度に応じた量の電荷を発生するフォトダイオードＰＤ、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタＴ１、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ１のゲート端子へ転送する為の転送用トランジスタＴ２、増幅用トランジスタＴ１のゲート端子に形成された寄生容量部の電荷を初期化する為の放電用トランジスタＴ３、および、増幅用トランジスタＴ１から出力される電圧値を外部の配線Ｌ１,ｎへ出力する為の選択用トランジスタＴ４を含む。
フォトダイオードＰＤは、そのアノード端子が接地電位とされている。増幅用トランジスタＴ１は、そのゲート端子に寄生容量部が形成されていて、そのドレイン端子がバイアス電位とされている。転送用トランジスタＴ２は、そのドレイン端子が増幅用トランジスタＴ１のゲート端子に接続され、そのソース端子がフォトダイオードＰＤのカソード端子に接続されている。放電用トランジスタＴ３は、そのソース端子が増幅用トランジスタＴ１のゲート端子に接続され、そのドレイン端子がスイッチＳＷｎと接続されている。選択用トランジスタＴ４は、そのソース端子が増幅用トランジスタＴ１のソース端子と接続され、そのドレイン端子が配線Ｌ１,ｎと接続されている。また、この配線Ｌ１,ｎには定電流源が接続されている。増幅用トランジスタＴ１および選択用トランジスタＴ４は、ソースフォロワ回路を構成している。
なお、定電流源は列毎に配線Ｌ１,ｎに接続されて設けられていてもよい。また、例えば、各配線Ｌ１,ｎと第１画素データ読出部２０との間にスイッチを設けて、これらのスイッチを順次に閉じることで、第ｍ行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれから出力される電圧値を第１画素データ読出部２０が順次に読み出す場合には、これらのスイッチと第１画素データ読出部２０との間の配線に定電流源が１つだけ設けられていてもよい。
転送用トランジスタＴ２は、そのゲート端子に転送制御信号Ｓtransを入力し、その転送制御信号Ｓtransがハイレベルであるときに、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ１のゲート端子に形成されている寄生容量部へ転送する。放電用トランジスタＴ３は、そのゲート端子に第ｍ行放電制御信号Ｓreset,ｍを入力し、その第ｍ行放電制御信号Ｓreset,ｍがハイレベルであるときに、増幅用トランジスタＴ１のゲート端子とスイッチＳＷｎとの間を低抵抗にする。選択用トランジスタＴ４は、そのゲート端子に第ｍ行選択制御信号Ｓselect,ｍを入力し、その第ｍ行選択制御信号Ｓselect,ｍがハイレベルであるときに、増幅用トランジスタＴ１から出力される電圧値を外部の配線Ｌ１,ｎへ出力する。
このように構成される各画素部Ｐｍ,ｎは、転送制御信号Ｓtransがローレベルであって第ｍ行放電制御信号Ｓreset,ｍがハイレベルとなり、バイアス電位ＶbiasがスイッチＳＷｎを経て放電用トランジスタＴ３に入力すると、増幅用トランジスタＴ１のゲート端子の寄生容量部の電荷が初期化され、第ｍ行選択制御信号Ｓselect,ｍがハイレベルであれば、その初期化状態にある増幅用トランジスタＴ１から出力される電圧値（暗信号成分）が選択用トランジスタＴ４を経て配線Ｌ１,ｎに出力される。一方、第ｍ行放電制御信号Ｓreset,ｍがローレベルであって、転送制御信号Ｓtransおよび第ｍ行選択制御信号Ｓselect,ｍそれぞれがハイレベルであれば、フォトダイオードＰＤで発生した電荷は増幅用トランジスタＴ１のゲート端子に入力して、その電荷の量に応じて増幅用トランジスタＴ１から出力される電圧値（明信号成分）が選択用トランジスタＴ４を経て配線Ｌ１,ｎに出力される。
電圧保持部Ｈｎは、第１保持部Ｈｎ,１および第２保持部Ｈｎ,２を含む。第１保持部Ｈｎ,１および第２保持部Ｈｎ,２それぞれは、互いに同様の構成であり、第ｎ列にあるＭ個の画素部Ｐ１,ｎ〜ＰＭ,ｎそれぞれの選択用トランジスタＴ４から順次に出力される電圧値を入力して保持することができ、また、その保持している電圧値を出力することができる。
第１保持部Ｈｎ,１は、トランジスタＴ１１、トランジスタＴ１２および容量素子Ｃ１を含む。容量素子Ｃ１の一端は接地電位とされ、容量素子Ｃ１の他端は、トランジスタＴ１１のドレイン端子およびトランジスタＴ１２のソース端子それぞれと接続されている。トランジスタＴ１１のソース端子は、配線Ｌ１,ｎを介して画素部Ｐｍ,ｎの選択用トランジスタＴ４と接続されている。トランジスタＴ１２のドレイン端子は、電圧フォロワ回路Ｆ１と接続されている。このように構成される第１保持部Ｈｎ,１は、トランジスタＴ１１のゲート端子に入力する第１入力制御信号Ｓinput,１がハイレベルであるときに、配線Ｌ１,ｎを介して接続されている画素部Ｐｍ,ｎから出力される電圧値を容量素子Ｃ１に保持させ、トランジスタＴ１２のゲート端子に入力する出力制御信号Ｓoutput,ｎがハイレベルであるときに、容量素子Ｃ１に保持されている電圧値Ｖｎ,１を電圧フォロワ回路Ｆ１へ出力する。
第２保持部Ｈｎ,２は、トランジスタＴ２１、トランジスタＴ２２および容量素子Ｃ２を含む。容量素子Ｃ２の一端は接地電位とされ、容量素子Ｃ２の他端は、トランジスタＴ２１のドレイン端子およびトランジスタＴ２２のソース端子それぞれと接続されている。トランジスタＴ２１のソース端子は、配線Ｌ１,ｎを介して画素部Ｐｍ,ｎの選択用トランジスタＴ４と接続されている。トランジスタＴ２２のドレイン端子は、電圧フォロワ回路Ｆ２と接続されている。このように構成される第２保持部Ｈｎ,２は、トランジスタＴ２１のゲート端子に入力する第２入力制御信号Ｓinput,２がハイレベルであるときに、配線Ｌ１,ｎを介して接続されている画素部Ｐｍ,ｎから出力される電圧値を容量素子Ｃ２に保持させ、トランジスタＴ２２のゲート端子に入力する出力制御信号Ｓoutput,ｎがハイレベルであるときに、容量素子Ｃ２に保持されている電圧値Ｖｎ,２を電圧フォロワ回路Ｆ２へ出力する。
第１保持部Ｈｎ,１および第２保持部Ｈｎ,２それぞれは、互いに異なるタイミングで動作する。例えば、第１保持部Ｈｎ,１は、配線Ｌ１,ｎを介して接続されている画素部Ｐｍ,ｎにおいて転送制御信号Ｓtransがローレベルであって第ｍ行放電制御信号Ｓreset,ｍおよび第ｍ行選択制御信号Ｓselect,ｍそれぞれがハイレベルであるときに増幅用トランジスタＴ１から出力される電圧値（暗信号成分）Ｖｎ,１を入力して保持する。一方、第２保持部Ｈｎ,２は、配線Ｌ１,ｎを介して接続されている画素部Ｐｍ,ｎにおいて第ｍ行放電制御信号Ｓreset,ｍがローレベルであって転送制御信号Ｓtransおよび第ｍ行選択制御信号Ｓselect,ｍそれぞれがハイレベルであるときに増幅用トランジスタＴ１から出力される電圧値（明信号成分）Ｖｎ,２を入力して保持する。
なお、転送制御信号Ｓtrans、第ｍ行放電制御信号Ｓreset,ｍ、第ｍ行選択制御信号Ｓselect,ｍ、第１入力制御信号Ｓinput,１、第２入力制御信号Ｓinput,２および第ｎ列出力制御信号Ｓoutput,ｎそれぞれは、タイミング制御部５０から出力される。
次に、第１実施形態に係る光検出装置１の第２画素データ読出部３０の構成について図５および図６を用いて説明する。
図５は、第１実施形態に係る光検出装置１の第２画素データ読出部３０の構成図である。第２画素データ読出部３０は、Ｎ個の積分回路３１１〜３１ＮおよびＮ個のスイッチＳＷ１,１〜ＳＷ１,Ｎを有する。各積分回路３１ｎは、共通の構成を有していて、スイッチＳＷｎから入力端に流入した電荷を蓄積する容量素子を有し、この容量素子に蓄積した電荷の量に応じた電圧値をスイッチＳＷ１,ｎへ出力する。第２画素データ読出部３０は、Ｎ個のスイッチＳＷ１,１〜ＳＷ１,Ｎが順次に閉じることで、Ｎ個の積分回路３１１〜３１Ｎそれぞれから出力される電圧値を第２電圧値Ｖ２,ｍ,ｎとして出力する。
図６は、第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎ、積分回路３１ｎおよびスイッチＳＷｎそれぞれの回路図である。この図では簡便の為に１つの画素部Ｐｍ,ｎ、１つの積分回路３１ｎおよび１つのスイッチＳＷｎが代表して示されている。
各積分回路３１ｎは、増幅器Ａ、容量素子ＣおよびスイッチＳＷを有する。容量素子ＣおよびスイッチＳＷそれぞれは、増幅器Ａの入力端子と出力端子との間に並列的に設けられている。この容量素子Ｃの容量値は、画素部Ｐｍ,ｎの増幅用トランジスタＴ１のゲート端子に形成された寄生容量部の容量値より大きい。また、容量素子Ｃの容量値は、寄生容量部の容量値の２Ｋ倍（Ｋは１以上の整数）であるのが好適である。この積分回路３１ｎは、スイッチＳＷが閉じているときには容量素子Ｃを初期化する。また、積分回路３１ｎは、スイッチＳＷが開いているときには、配線Ｌ２,ｎからスイッチＳＷｎを経て入力端子に流入した電荷を容量素子Ｃに蓄積し、その容量素子Ｃに蓄積した電荷の量に応じた電圧値をスイッチＳＷ１,ｎへ出力する。
各スイッチＳＷｎは、画素部Ｐｍ,ｎの放電用トランジスタＴ３のドレイン端子に接続された第１端と、画素部Ｐｍ,ｎの増幅用トランジスタＴ１のゲート端子の電荷を初期化する為のバイアス電位Ｖbiasと接続される第２端と、積分回路３１ｎの入力端子と接続された第３端とを有する。そして、スイッチＳＷｎは、第１端と第２端との間または第１端と第３端との間を電気的に接続する接続切替部として作用する。スイッチＳＷｎの第１端と第２端との間が電気的に接続されているときには、バイアス電位Ｖbiasは、スイッチＳＷｎを経て、画素部Ｐｍ,ｎの放電用トランジスタＴ３に供給される。一方、スイッチＳＷｎの第１端と第３端との間が電気的に接続されているときには、画素部Ｐｍ,ｎのフォトダイオードＰＤで発生した電荷は、放電用トランジスタＴ３およびスイッチＳＷｎを経て、積分回路３１ｎの入力端子へ移動する。
なお、スイッチＳＷ，ＳＷｎ，ＳＷ１,ｎそれぞれの開閉動作を制御する為の制御信号は、タイミング制御部５０から出力される。また、スイッチＳＷｎは、第１端と第２端との間および第１端と第３端との間の何れもが電気的に接続されない状態もある。
次に、第１実施形態に係る光検出装置１のデータ出力部４０の構成について図７および図８を用いて説明する。
図７は、第１実施形態に係る光検出装置１のデータ出力部４０の１構成例を示す図である。この図に示されるデータ出力部４０は、Ａ／Ｄ変換回路４１１，４１２および選択出力部４２を有する。Ａ／Ｄ変換回路４１１は、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎを入力してＡ／Ｄ変換し、この第１電圧値Ｖ１,ｍ,ｎに応じた第１デジタル値Ｄ１,ｍ,ｎを出力する。Ａ／Ｄ変換回路４１２は、第２画素データ読出部３０から出力される第２電圧値Ｖ２,ｍ,ｎを入力してＡ／Ｄ変換し、この第２電圧値Ｖ２,ｍ,ｎに応じた第２デジタル値Ｄ２,ｍ,ｎを出力する。
なお、各積分回路３１ｎの容量素子Ｃの容量値が画素部Ｐｍ,ｎの寄生容量部の容量値の２Ｋ倍であることに対応して、Ａ／Ｄ変換回路４１１への入力電圧値が或る値Ｖであるときの第１デジタル値と、Ａ／Ｄ変換回路４１２への入力電圧値がＶ／２Ｋであるときの第２デジタル値とは、互いに等しい。
選択出力部４２は、これら第１デジタル値Ｄ１,ｍ,ｎおよび第２デジタル値Ｄ２,ｍ,ｎを入力し、第１デジタル値Ｄ１,ｍ,ｎと基準値とを大小比較した結果に基づいて第１デジタル値Ｄ１,ｍ,ｎおよび第２デジタル値Ｄ２,ｍ,ｎのうち一方を選択し、その選択した値をデジタル値Ｄｍ,ｎとして出力する。
具体的には、基準値は、第１画素データ読出部２０から出力される第１電圧値の飽和値に対応するデジタル値、または、これより幾らか小さいデジタル値、に設定される。つまり、第１デジタル値Ｄ１,ｍ,ｎと基準値とを大小比較することで、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かが判定され得る。そして、選択出力部４２は、第１デジタル値Ｄ１,ｍ,ｎが基準値より小さいときには、第１デジタル値Ｄ１,ｍ,ｎをデジタル値Ｄｍ,ｎとして出力し、一方、第１デジタル値Ｄ１,ｍ,ｎが基準値以上であるときには、第２デジタル値Ｄ２,ｍ,ｎをデジタル値Ｄｍ,ｎとして出力する。
なお、第１デジタル値Ｄ１,ｍ,ｎと基準値とを大小比較するのでは無く、第２デジタル値Ｄ２,ｍ,ｎと基準値とを大小比較してもよいし、また、第１電圧値Ｖ１,ｍ,ｎまたは第２電圧値Ｖ２,ｍ,ｎと基準値とを大小比較してもよい。これら何れの場合にも、基準値は、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かを判定し得る値に設定される。
このように、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、第１デジタル値Ｄ１,ｍ,ｎ（すなわち、画素部Ｐｍ,ｎの選択用トランジスタＴ４から出力されて第１画素データ２０により読み出された第１電圧値Ｖ１,ｍ,ｎのＡ／Ｄ変換結果）がデータ出力部４０からデジタル値Ｄｍ,ｎとして出力されるので、高感度で光検出が可能である。一方、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき（または、飽和寸前の状態であるとき）、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、第２デジタル値Ｄ２,ｍ,ｎ（すなわち、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０により読み出された第２電圧値Ｖ２,ｍ,ｎのＡ／Ｄ変換結果）がデータ出力部４０からデジタル値Ｄｍ,ｎとして出力されるので、高ダイナミックレンジで光検出が可能である。したがって、第１実施形態に係る光検出装置１は、高感度かつ高ダイナミックレンジで撮像をすることができる。
図８は、第１実施形態に係る光検出装置１のデータ出力部４０の他の構成例を示す図である。この図に示されるデータ出力部４０は、選択出力部４３およびＡ／Ｄ変換回路４４を有する。選択出力部４３は、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎと第２画素データ読出部３０から出力される第２電圧値Ｖ２,ｍ,ｎとを入力し、第１電圧値Ｖ１,ｍ,ｎと基準値とを大小比較した結果に基づいて、第１電圧値Ｖ１,ｍ,ｎおよび第２電圧値Ｖ２,ｍ,ｎのうち一方を選択して出力する。
具体的には、基準値は、第１画素データ読出部２０から出力される第１電圧値の飽和値、または、これより幾らか小さい値、に設定される。つまり、第１電圧値Ｖ１,ｍ,ｎと基準値とを大小比較することで、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かが判定され得る。そして、選択出力部４３は、第１電圧値Ｖ１,ｍ,ｎが基準値より小さいときには第１電圧値Ｖ１,ｍ,ｎを出力し、一方、第１電圧値Ｖ１,ｍ,ｎが基準値以上であるときには第２電圧値Ｖ２,ｍ,ｎを出力する。
なお、第１電圧値Ｖ１,ｍ,ｎと基準値とを大小比較するのでは無く、第２電圧値Ｖ２,ｍ,ｎと基準値とを大小比較してもよい。この場合にも、基準値は、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かを判定し得る値に設定される。
Ａ／Ｄ変換回路４４は、選択出力部４３から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値Ｄｍ,ｎを出力する。なお、各積分回路３１ｎの容量素子Ｃの容量値が画素部Ｐｍ,ｎの寄生容量部の容量値の２Ｋ倍であることに対応して、Ａ／Ｄ変換回路４４は、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎをＡ／Ｄ変換する場合には、そのＡ／Ｄ変換により得られたデジタル値をデジタル値Ｄｍ,ｎとして出力し、その一方、第２画素データ読出部３０から出力される第２電圧値Ｖ２,ｍ,ｎをＡ／Ｄ変換する場合には、そのＡ／Ｄ変換により得られたデジタル値をＫビットだけ上位にシフトしたものをデジタル値Ｄｍ,ｎとして出力する。
このように、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、画素部Ｐｍ,ｎの選択用トランジスタＴ４から出力されて第１画素データ２０により読み出された第１電圧値Ｖ１,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０からデジタル値Ｄｍ,ｎとして出力されるので、高感度で光検出が可能である。一方、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき（または、飽和寸前の状態であるとき）、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０により読み出された第２電圧値Ｖ２,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０からデジタル値Ｄｍ,ｎとして出力されるので、高ダイナミックレンジで光検出が可能である。したがって、第１実施形態に係る光検出装置１は、高感度かつ高ダイナミックレンジで撮像をすることができる。
次に、第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎの構成について図９および図１０を用いて説明する。
図９は、第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎの構成図である。この図において、フォトダイオードＰＤおよび転送用トランジスタＴ２については半導体の断面図として示され、残部は回路図として示されている。この図に示されるように、フォトダイオードＰＤは、埋込型のものであって、ｐ領域１０１と、このｐ領域１０１の上のｎ−領域１０２と、このｎ−領域１０２の上のｐ＋領域１０３と、を含んで構成される。ｐ領域１０１とｎ−領域１０２とはｐｎ接合を形成しており、ｎ−領域１０２とｐ＋領域１０３ともｐｎ接合を形成している。また、ｎ−領域１０２の一部は半導体層表面に達している。
転送用トランジスタＴ２は、ｐ領域１０１の上のｎ領域１０４と、ｎ−領域１０２のうち半導体層表面に達している部分と、これらの間の領域であって絶縁層１０５上に形成されたゲート電極１０６と、を含んで構成される。ｎ領域１０４は、増幅用トランジスタＴ１のゲート端子と電気的に接続され、放電用トランジスタＴ３のソース端子と電気的に接続されている。ｐ領域１０１とｎ領域１０４とは、ｐｎ接合を形成しており、画素部Ｐｍ,ｎ内においてフォトダイオードＰＤで発生した電荷を蓄積する寄生容量部を構成している。
このようにフォトダイオードＰＤが埋込型のものである場合には、リーク電流の発生が抑制される。また、フォトダイオードＰＤで発生した電荷を寄生容量部へ転送する期間に、フォトダイオードＰＤの逆バイアス電圧を大きくすることで、フォトダイオードＰＤのｐｎ接合部における空乏層を完全なものとして、フォトダイオードＰＤの接合容量値を殆ど零にすることができるので、フォトダイオードＰＤで発生した電荷を殆ど完全に寄生容量部へ転送することができる。したがって、フォトダイオードＰＤが埋込型のものである場合には、光検出のＳ／Ｎ比向上および高感度化に有効である。
図１０は、第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎの他の構成を示す回路図である。この図に示される画素部Ｐｍ,ｎは、図４および図６で示された構成に加えて遮断用トランジスタＴ５を更に備えている。遮断用トランジスタＴ５は、フォトダイオードＰＤと転送用トランジスタＴ２との間に設けられていて、飽和領域で動作し得るような電圧値がゲート端子に印加される。これにより、この画素部Ｐｍ,ｎでは、フォトダイオードＰＤの接合容量が増幅用トランジスタＴ１のゲート端子の電位に与える影響が抑制される。したがって、この場合にも、光検出のＳ／Ｎ比向上および高感度化に有効である。
次に、第１実施形態に係る光検出装置１の動作例について説明する。図１１は、第１実施形態に係る光検出装置１の動作例を説明するタイミングチャートである。この図は、第１行の各画素部Ｐ１,ｎおよび第２行の各画素部Ｐ２,ｎそれぞれのデータを読み出す時間範囲を示している。
この図には、上から順に、各画素部Ｐｍ,ｎの放電用トランジスタＴ３のゲート端子に入力する第ｍ行放電制御信号Ｓreset,ｍ、各画素部Ｐｍ,ｎの転送用トランジスタＴ２のゲート端子に入力する転送制御信号Ｓtrans、第１行の画素部Ｐ１,ｎの選択用トランジスタＴ４のゲート端子に入力する第１行選択制御信号Ｓselect,１、および、第２行の画素部Ｐ２,ｎの選択用トランジスタＴ４のゲート端子に入力する第２行選択制御信号Ｓselect,２、それぞれが示されている。
続いて、各電圧保持部Ｈｎの第１保持部Ｈｎ,１のトランジスタＴ１１のゲート端子に入力する第１入力制御信号Ｓinput,１、各電圧保持部Ｈｎの第２保持部Ｈｎ,２のトランジスタＴ２１のゲート端子に入力する第２入力制御信号Ｓinput,２、第１列の電圧保持部Ｈ１のトランジスタＴ１２およびＴ２２それぞれのゲート端子に入力する第１列出力制御信号Ｓoutput,１、第Ｎ列の電圧保持部ＨＮのトランジスタＴ１２およびＴ２２それぞれのゲート端子に入力する第Ｎ列出力制御信号Ｓoutput,Ｎ、および、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎ、それぞれが示されている。
更に続いて、各スイッチＳＷｎのバイアス電位Ｖbias供給動作、各スイッチＳＷｎの電荷転送動作、各積分回路３１ｎのスイッチＳＷの開閉、第１列のスイッチＳＷ１,１の開閉、第Ｎ列のスイッチＳＷ１,Ｎの開閉、第２画素データ読出部３０から出力される第２電圧値Ｖ２,ｍ,ｎ、および、データ出力部４０から出力されるデジタル値Ｄｍ,ｎ、それぞれが示されている。
時刻ｔ１０前において、各画素部Ｐｍ,ｎに入力している放電制御信号Ｓreset,ｍ、転送制御信号Ｓtransおよび第ｎ行選択制御信号Ｓselect,ｎそれぞれはローレベルである。また、第１画素データ読出部２０の各電圧保持部Ｈｎに入力している第１入力制御信号Ｓinput,１，第２入力制御信号Ｓinput,２および第ｎ列出力制御信号Ｓoutput,ｎそれぞれもローレベルである。
時刻ｔ１０から時刻ｔ２０までの間に第１行の各画素部Ｐ１,ｎのデータの読み出しが行なわれる。画素部Ｐ１,ｎにおいて、放電制御信号Ｓreset,ｍは、時刻ｔ１０にハイレベルに転じて、時刻ｔ１０より後の時刻ｔ１１にローレベルに転じる。転送制御信号Ｓtransは、時刻ｔ１１より後の時刻ｔ１２にハイレベルに転じて、時刻ｔ１２より後の時刻ｔ１３にローレベルに転じる。第１行選択制御信号Ｓselect,１は、時刻ｔ１０にハイレベルに転じる。スイッチＳＷｎは、時刻ｔ１０から時刻ｔ１１までの間にバイアス電位Ｖbiasを各画素部Ｐｍ,ｎに供給する。
第１画素データ読出部２０の各電圧保持部Ｈｎにおいて、第１入力制御信号Ｓinput,１は、放電制御信号Ｓreset,ｍがローレベルに転じる時刻ｔ１１から、転送制御信号Ｓtransがハイレベルに転じる時刻ｔ１２までの、間にある一定期間だけハイレベルとなる。これにより、この間に画素部Ｐ１,ｎから配線Ｌ１,ｎに出力される電圧値（暗信号成分）は、電圧保持部Ｈｎの第１保持部Ｈｎ,１により保持される。
また、第１画素データ読出部２０の各電圧保持部Ｈｎにおいて、第２入力制御信号Ｓinput,２は、転送制御信号Ｓtransがハイレベルである時刻ｔ１２から時刻ｔ１３までの間の一定期間だけハイレベルとなる。これにより、この間に画素部Ｐ１,ｎから配線Ｌ１,ｎに出力される電圧値（明信号成分）は、電圧保持部Ｈｎの第２保持部Ｈｎ,２により保持される。
そして、時刻ｔ１３より後の時刻ｔ１４から時刻ｔ１５までの間に、出力制御信号Ｓoutput,１〜Ｓoutput,Ｎそれぞれは、順次に一定期間だけハイレベルとなる。第ｎ列出力制御信号Ｓoutput,ｎがハイレベルである期間には、電圧保持部Ｈｎに保持されていた第１行第ｎ列の画素部Ｐ１,ｎの暗信号成分および明信号成分が電圧保持部Ｈｎから出力され、これら暗信号成分と明信号成分との差が減算回路Ｓにより求められて、画素部Ｐ１,ｎに入射した光の強度に応じた第１電圧値Ｖ１,１,ｎが第１画素データ読出部２０から出力される。このようにして、時刻ｔ１４から時刻ｔ１５までの間に、第１行のＮ個の画素部Ｐ１,１〜Ｐ１,Ｎそれぞれに入射した光の強度に応じた第１電圧値Ｖ１,１,１〜Ｖ１,１,Ｎが第１画素データ読出部２０から順次に出力される。なお、この期間に出力される各電圧値Ｖ１,１,ｎのレベルは、画素部Ｐ１,ｎに入射した光の強度に応じたレベルであり、一般にはｎ値により異なる。その後、時刻ｔ１５に第１行選択制御信号Ｓselect,１はローレベルに転じる。以上により、第１行の各画素部Ｐ１,ｎのデータの読み出しが終了する。
続いて、時刻ｔ２０から時刻ｔ３０までの間に第２行の各画素部Ｐ２,ｎのデータの読み出しが行なわれる。画素部Ｐ２,ｎにおいて、放電制御信号Ｓreset,ｍは、時刻ｔ２０にハイレベルに転じて、時刻ｔ２０より後の時刻ｔ２１にローレベルに転じる。転送制御信号Ｓtransは、時刻ｔ２１より後の時刻ｔ２２にハイレベルに転じて、時刻ｔ２２より後の時刻ｔ２３にローレベルに転じる。第２行選択制御信号Ｓselect,２は、時刻ｔ２０にハイレベルに転じる。スイッチＳＷｎは、時刻ｔ２０から時刻ｔ２１までの間にバイアス電位Ｖbiasを各画素部Ｐｍ,ｎに供給する。
第１画素データ読出部２０の各電圧保持部Ｈｎにおいて、第１入力制御信号Ｓinput,１は、放電制御信号Ｓreset,ｍがローレベルに転じる時刻ｔ２１から、転送制御信号Ｓtransがハイレベルに転じる時刻ｔ２２までの、間にある一定期間だけハイレベルとなる。これにより、この間に画素部Ｐ２,ｎから配線Ｌ１,ｎに出力される電圧値（暗信号成分）は、電圧保持部Ｈｎの第１保持部Ｈｎ,１により保持される。
また、第１画素データ読出部２０の各電圧保持部Ｈｎにおいて、第２入力制御信号Ｓinput,２は、転送制御信号Ｓtransがハイレベルである時刻ｔ２２から時刻ｔ２３までの間の一定期間だけハイレベルとなる。これにより、この間に画素部Ｐ２,ｎから配線Ｌ１,ｎに出力される電圧値（明信号成分）は、電圧保持部Ｈｎの第２保持部Ｈｎ,２により保持される。
そして、時刻ｔ２３より後の時刻ｔ２４から時刻ｔ２５までの間に、出力制御信号Ｓoutput,１〜Ｓoutput,Ｎそれぞれは、順次に一定期間だけハイレベルとなる。第ｎ列出力制御信号Ｓoutput,ｎがハイレベルである期間には、電圧保持部Ｈｎに保持されていた第２行第ｎ列の画素部Ｐ２,ｎの暗信号成分および明信号成分が電圧保持部Ｈｎから出力され、これら暗信号成分と明信号成分との差が減算回路Ｓにより求められて、画素部Ｐ２,ｎに入射した光の強度に応じた第１電圧値Ｖ１,２,ｎが第１画素データ読出部２０から出力される。このようにして、時刻ｔ２４から時刻ｔ２５までの間に、第２行のＮ個の画素部Ｐ２,１〜Ｐ２,Ｎそれぞれに入射した光の強度に応じた第１電圧値Ｖ１,２,１〜Ｖ１,２,Ｎが第１画素データ読出部２０から順次に出力される。なお、この期間に出力される各電圧値Ｖ１,２,ｎのレベルは、画素部Ｐ２,ｎに入射した光の強度に応じたレベルであり、一般にはｎ値により異なる。その後、時刻ｔ２５に第２行選択制御信号Ｓselect,２はローレベルに転じる。以上により、第２行の各画素部Ｐ２,ｎのデータの読み出しが終了する。
以降も同様にして第１画素データ読出部２０により順次に各行の画素部Ｐｍ,ｎのデータが読み出されていく。このようにして、第１画素データ読出部２０により、第１行〜第Ｍ行それぞれについて順次に、各行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれに入射した光の強度に応じた第１電圧値Ｖ１,ｍ,１〜Ｖ１,ｍ,Ｎが順次に出力される。また、この第１画素データ読出部２０による第１電圧値Ｖ１,ｍ,ｎの読み出しと並列的に、第２画素データ読出部３０による第２電圧値Ｖ２,ｍ,ｎの読み出しが以下のように行なわれる。
第２画素データ読出部３０は以下のように動作する。時刻ｔ１０から時刻ｔ１１までの期間に、各積分回路３１ｎのスイッチＳＷは閉じて、各積分回路３１ｎの容量素子Ｃは放電される。転送制御信号Ｓtransがハイレベルである時刻ｔ１２から時刻ｔ１３までの期間のうち、第２入力制御信号Ｓinput,２が一旦ハイレベルになってローレベルに転じた後の期間に、放電制御信号Ｓreset,ｍが一旦ハイレベルになってローレベルになり、同時に各スイッチＳＷｎが閉じて、第１行の画素部Ｐ１,ｎの容量部に蓄積されていた電荷を、積分回路３１ｎの容量素子Ｃへ移動させる。時刻ｔ１４から時刻ｔ１５までの間に、各スイッチＳＷ１,ｎそれぞれは順次に一定期間だけ閉じる。スイッチＳＷ１,ｎが閉じている期間に、積分回路３１ｎの容量素子Ｃに蓄積されていた電荷の量に応じた第２電圧値Ｖ２,１,ｎが第２画素データ読出部３０から出力される。このようにして、時刻ｔ１４から時刻ｔ１５までの間に、第１行のＮ個の画素部Ｐ１,１〜Ｐ１,Ｎそれぞれに入射した光の強度に応じた第２電圧値Ｖ２,１,１〜Ｖ２,１,Ｎが第２画素データ読出部３０から順次に出力される。以上により、第１行の各画素部Ｐ１,ｎのデータの読み出しが終了する。
続いて、時刻ｔ２０から時刻ｔ２１までの期間に、各積分回路３１ｎのスイッチＳＷは閉じて、各積分回路３１ｎの容量素子Ｃは放電される。転送制御信号Ｓtransがハイレベルである時刻ｔ２２から時刻ｔ２３までの期間のうち、第２入力制御信号Ｓinput,２が一旦ハイレベルになってローレベルに転じた後の期間に、放電制御信号Ｓreset,ｍが一旦ハイレベルになってローレベルになり、同時に各スイッチＳＷｎが閉じて、第２行の画素部Ｐ２,ｎの容量部に蓄積されていた電荷を、積分回路３１ｎの容量素子Ｃへ移動させる。時刻ｔ２４から時刻ｔ２５までの間に、各スイッチＳＷ１,ｎそれぞれは順次に一定期間だけ閉じる。スイッチＳＷ１,ｎが閉じている期間に、積分回路３１ｎの容量素子Ｃに蓄積されていた電荷の量に応じた第２電圧値Ｖ２,２,ｎが第２画素データ読出部３０から出力される。このようにして、時刻ｔ２４から時刻ｔ２５までの間に、第２行のＮ個の画素部Ｐ２,１〜Ｐ２,Ｎそれぞれに入射した光の強度に応じた第２電圧値Ｖ２,２,１〜Ｖ２,２,Ｎが第２画素データ読出部３０から順次に出力される。以上により、第２行の各画素部Ｐ２,ｎのデータの読み出しが終了する。
以降も同様にして第２画素データ読出部３０により順次に各行の画素部Ｐｍ,ｎのデータが読み出されていく。このようにして、第２画素データ読出部３０により、第１行〜第Ｍ行それぞれについて順次に、各行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれに入射した光の強度に応じた第２電圧値Ｖ２,ｍ,１〜Ｖ２,ｍ,Ｎが順次に出力される。
そして、データ出力部４０は以下のように動作する。時刻ｔ１４から時刻ｔ１５までの期間に、第１画素データ読出部２０により読み出された第１行の画素部Ｐ１,ｎについての第１電圧値Ｖ１,１,ｎがデータ出力部４０に順次に入力するとともに、第２画素データ読出部３０により読み出された第１行の画素部Ｐ１,ｎについての第２電圧値Ｖ２,１,ｎがデータ出力部４０に順次に入力して、第１電圧値Ｖ１,１,ｎまたは第２電圧値Ｖ２,１,ｎがＡ／Ｄ変換された結果であるデジタル値Ｄ１,ｎがデータ出力部４０から順次に出力される。
続いて、時刻ｔ２４から時刻ｔ２５までの期間に、第１画素データ読出部２０により読み出された第２行の画素部Ｐ２,ｎについての第１電圧値Ｖ１,２,ｎがデータ出力部４０に順次に入力するとともに、第２画素データ読出部３０により読み出された第２行の画素部Ｐ２,ｎについての第２電圧値Ｖ２,２,ｎがデータ出力部４０に順次に入力して、第１電圧値Ｖ１,２,ｎまたは第２電圧値Ｖ２,２,ｎがＡ／Ｄ変換された結果であるデジタル値Ｄ２,ｎがデータ出力部４０から順次に出力される。
以降も同様にして、第１行〜第Ｍ行それぞれについて順次に、各行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれに入射した光の強度に応じたデジタル値Ｄｍ,１〜Ｄｍ,Ｎがデータ出力部４０から順次に出力される。ここで、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、第１電圧値Ｖ１,ｍ,ｎがＡ／Ｄ変換された結果がデジタル値Ｄｍ,ｎとして出力される。一方、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、第２電圧値Ｖ２,ｍ,ｎがＡ／Ｄ変換された結果がデジタル値Ｄｍ,ｎとして出力される。したがって、第１実施形態に係る光検出装置１は、高感度かつ高ダイナミックレンジで入射光強度を検出することができる。
なお、上記の動作例では、第１画素データ読出部２０が第ｍ行の画素部Ｐｍ,ｎからの出力電圧値を処理する期間に、第２画素データ読出部3０が第ｍ行の画素部Ｐｍ,ｎからの出力電荷を処理するものであった。しかし、第１画素データ読出部２０が或る行の画素部Ｐｍ,ｎからの出力電圧値を処理する期間に、第２画素データ読出部3０が他の行の画素部Ｐｍ,ｎからの出力電荷を処理するようにしてもよい。例えば、第１画素データ読出部２０が第(ｍ＋１)行の画素部Ｐｍ,ｎからの出力電圧値を処理する期間に、第２画素データ読出部3０が第ｍ行の画素部Ｐｍ,ｎからの出力電荷を処理するようにしてもよい。何れの場合にも、第１画素データ読出部および第２画素データ読出部が並列的に動作する場合には、フレームレートを低下させることなく撮像をすることができる。ただし、後者の場合には、第ｍ行の画素部Ｐｍ,ｎへ入力される第ｍ行放電制御信号Ｓreset,ｍは個々に設定され、また、先に第１画素データ読出部２０から出力された第ｍ行の画素部Ｐｍ,ｎについての第１電圧値Ｖ１,ｍ,ｎは、第ｍ行の画素部Ｐｍ,ｎについての第２電圧値Ｖ２,ｍ,ｎが第２画素データ読出部３０から出力されるまで記憶される。
（第２実施形態）
次に、第２実施形態に係る光検出装置２について説明する。図１２は、第２実施形態に係る光検出装置２の概略構成図である。既述した第１実施形態に係る光検出装置１と比較すると、この第２実施形態に係る光検出装置２は、第２画素データ読出部３０に替えて第２画素データ読出部３０Ａを備える点、データ出力部４０に替えてデータ出力部４０Ａを備える点、および、タイミング制御部５０に替えてタイミング制御部５０Ａを備える点、で相違する。
第２実施形態では、第２画素データ読出部３０Ａは、データ出力部４０Ａに対して、第２電圧値Ｖ２,ｍ,ｎを出力するだけでなく、第３電圧値Ｖ３,ｍ,ｎをも出力する。第２電圧値Ｖ２,ｍ,ｎは、既述したように、画素部Ｐｍ,ｎ内のフォトダイオードＰＤで発生した電荷の量に対して線形関係にある値である。一方、第３電圧値Ｖ３,ｍ,ｎは、後述するように、画素部Ｐｍ,ｎ内のフォトダイオードＰＤで発生して第２画素データ読出部３０Ａに流入した電荷の流入量の対数値に応じた値である。第２画素データ読出部３０Ａから出力される第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎは、互いに異なるタイミングで出力されて、共通の配線を経てデータ出力部４０Ａへ入力してもよい。また、第２画素データ読出部３０Ａから出力される第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎは、互いに異なる配線を経てデータ出力部４０Ａへ入力してもよい。
図１３は、第２実施形態に係る光検出装置２の第２画素データ読出部３０Ａの構成図である。図５に示された第１実施形態における第２画素データ読出部３０の構成と比較すると、この図１３に示される第２実施形態における第２画素データ読出部３０Ａは、積分回路３１ｎに対して並列的に設けられた対数圧縮回路３２ｎを更に含む点で相違する。
図１４は、第２実施形態に係る光検出装置２の画素部Ｐｍ,ｎ、積分回路３１ｎ、対数圧縮回路３２ｎおよびスイッチＳＷｎそれぞれの回路図である。対数圧縮回路３２ｎは、積分回路３１ｎの容量素子Ｃに対して並列的に設けられている。対数圧縮回路３２ｎは、トランジスタＴ３２およびスイッチＳＷ３２を有している。トランジスタＴ３２のソース端子は、スイッチＳＷ３２を介して増幅器Ａの入力端子と接続されている。トランジスタＴ３２のドレイン端子は、トランジスタＴ３２のゲート端子と直接に接続され、また、増幅器Ａの出力端子とも接続されている。この対数圧縮回路３２ｎは、スイッチＳＷｎから流入した電荷を入力して、その入力した電荷の流入量の対数値に応じた第３電圧値Ｖ３,ｍ,ｎを出力することができる。
ここで、画素部Ｐｍ,ｎ内の転送用トランジスタＴ２のゲート端子に印加される転送制御信号Ｓtransがハイレベルであり、放電用トランジスタＴ３のゲート端子に印加される第ｍ行放電制御信号Ｓreset,ｍもハイレベルであるとする。また、スイッチＳＷｎが配線Ｌ２,ｎと増幅器Ａの入力端子とを接続していて、積分回路３１ｎ内のスイッチＳＷが開いていて、対数圧縮回路３２ｎ内のスイッチＳＷ３２が閉じているとする。このとき、画素部Ｐｍ,ｎ内のフォトダイオードＰＤへの光の入射に伴って対数圧縮回路３２ｎに流入する電荷の流入量（すなわち電流）をＩshとすると、対数圧縮回路３２ｎから出力される第３電圧値Ｖ３,ｍ,ｎは、下記(1)式で表される。ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは電子の電荷であり、Ｉは定数である。
Ｖ３,ｍ,ｎ＝(ｋＴ／ｑ)ln(Ｉsh／Ｉ) …(1)
このように、本実施形態では、第２画素データ読出部３０Ａは、画素部Ｐｍ,ｎ内のフォトダイオードＰＤで生じて積分回路３１ｎ内の容量素子Ｃに蓄積された電荷の量に応じた第２電圧値Ｖ２,ｍ,ｎを積分回路３１ｎから出力するだけでなく、その電荷の量の対数値に応じた第３電圧値Ｖ３,ｍ,ｎを対数圧縮回路３２ｎから出力する。また、第２画素データ読出部３０Ａは、第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎを、データ出力部４０Ａへ至る共通の配線へ互いに異なるタイミングで出力する。
次に、第２実施形態に係る光検出装置２のデータ出力部４０Ａの構成について図１５および図１６を用いて説明する。
図１５は、第２実施形態に係る光検出装置２のデータ出力部４０Ａの１構成例を示す図である。この図に示されるデータ出力部４０Ａは、図７に示されたものと略同様の構成であって、Ａ／Ｄ変換回路４１１，４１２および選択出力部４２を有する。ただし、第２実施形態では、Ａ／Ｄ変換回路４１２は、第２画素データ読出部３０Ａから出力される第２電圧値Ｖ２,ｍ,ｎを入力してＡ／Ｄ変換し、この第２電圧値Ｖ２,ｍ,ｎに応じた第２デジタル値Ｄ２,ｍ,ｎを出力するとともに、第２画素データ読出部３０Ａから出力される第３電圧値Ｖ３,ｍ,ｎを入力してＡ／Ｄ変換し、この第３電圧値Ｖ３,ｍ,ｎに応じた第３デジタル値Ｄ３,ｍ,ｎを出力する。
選択出力部４２は、これら第１デジタル値Ｄ１,ｍ,ｎ，第２デジタル値Ｄ２,ｍ,ｎおよび第３デジタル値Ｄ３,ｍ,ｎを入力し、第１デジタル値Ｄ１,ｍ,ｎと基準値とを大小比較した結果に基づいて、第１デジタル値Ｄ１,ｍ,ｎ，第２デジタル値Ｄ２,ｍ,ｎおよび第３デジタル値Ｄ３,ｍ,ｎのうちの何れか１つを選択し、その選択した値をデジタル値Ｄｍ,ｎとして出力する。なお、第１デジタル値Ｄ１,ｍ,ｎと基準値とを大小比較するのでは無く、第２デジタル値Ｄ２,ｍ,ｎまたは第３デジタル値Ｄ３,ｍ,ｎと基準値とを大小比較してもよいし、また、第１電圧値Ｖ１,ｍ,ｎ，第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎの何れかと基準値とを大小比較してもよい。基準値としては、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かを判定し得る第１基準値、および、積分回路３１ｎの容量素子Ｃが飽和しているか否かを判定し得る第２基準値、の２つが用いられる。
そして、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、第１デジタル値Ｄ１,ｍ,ｎ（すなわち、画素部Ｐｍ,ｎの選択用トランジスタＴ４から出力されて第１画素データ２０により読み出された第１電圧値Ｖ１,ｍ,ｎのＡ／Ｄ変換結果）がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、高感度で光検出が可能である。
また、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき（または、飽和寸前の状態であるとき）であって、積分回路３１ｎの容量素子Ｃが飽和していないときには、第２デジタル値Ｄ２,ｍ,ｎ（すなわち、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０Ａの積分回路３１ｎにより読み出された第２電圧値Ｖ２,ｍ,ｎのＡ／Ｄ変換結果）がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、高ダイナミックレンジで光検出が可能である。
さらに、積分回路３１ｎの容量素子Ｃも飽和しているとき（または、飽和寸前の状態であるとき）、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、第３デジタル値Ｄ３,ｍ,ｎ（すなわち、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０Ａの対数圧縮回路３２ｎにより読み出された第３電圧値Ｖ３,ｍ,ｎのＡ／Ｄ変換結果）がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、更に高ダイナミックレンジで光検出が可能である。したがって、第２実施形態に係る光検出装置２は、高感度かつ更なる高ダイナミックレンジで撮像をすることができる。
図１６は、第２実施形態に係る光検出装置２のデータ出力部４０Ａの他の構成例を示す図である。この図に示されるデータ出力部４０Ａは、図８に示されたものと略同様の構成であって、選択出力部４３およびＡ／Ｄ変換回路４４を有する。ただし、第２実施形態では、選択出力部４３は、第１画素データ読出部２０から出力される第１電圧値Ｖ１,ｍ,ｎを入力するとともに、第２画素データ読出部３０Ａから出力される第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎを入力して、第１電圧値Ｖ１,ｍ,ｎと基準値とを大小比較した結果に基づいて、第１電圧値Ｖ１,ｍ,ｎ，第２電圧値Ｖ２,ｍ,ｎおよび第３電圧値Ｖ３,ｍ,ｎのうちの何れか１つを選択して出力する。なお、第１電圧値Ｖ１,ｍ,ｎと基準値とを大小比較するのでは無く、第２電圧値Ｖ２,ｍ,ｎまたは第３電圧値Ｖ３,ｍ,ｎと基準値とを大小比較してもよい。基準値としては、画素部Ｐｍ,ｎの寄生容量部が飽和しているか否かを判定し得る第１基準値、および、積分回路３１ｎの容量素子Ｃが飽和しているか否かを判定し得る第２基準値、の２つが用いられる。
そして、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、画素部Ｐｍ,ｎの選択用トランジスタＴ４から出力されて第１画素データ２０により読み出された第１電圧値Ｖ１,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、高感度で光検出が可能である。
また、画素部Ｐｍ,ｎの寄生容量部が飽和しているとき（または、飽和寸前の状態であるとき）であって、積分回路３１ｎの容量素子Ｃが飽和していないときには、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０Ａの積分回路３１ｎにより読み出された第２電圧値Ｖ２,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、高ダイナミックレンジで光検出が可能である。
さらに、積分回路３１ｎの容量素子Ｃも飽和しているとき（または、飽和寸前の状態であるとき）、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、画素部Ｐｍ,ｎの放電用トランジスタＴ３から出力されて第２画素データ３０Ａの対数圧縮回路３２ｎにより読み出された第３電圧値Ｖ３,ｍ,ｎのＡ／Ｄ変換結果がデータ出力部４０Ａからデジタル値Ｄｍ,ｎとして出力されるので、更に高ダイナミックレンジで光検出が可能である。したがって、第２実施形態に係る光検出装置２は、高感度かつ更なる高ダイナミックレンジで撮像をすることができる。
次に、第２実施形態に係る光検出装置２の動作例について説明する。図１７は、第２実施形態に係る光検出装置２の動作例を説明するタイミングチャートである。この図は、第１行の各画素部Ｐ１,ｎのデータを読み出す時間範囲を示している。図１１に示された第１実施形態の場合のタイミングチャートと比較すると、この図１７に示される第２実施形態の場合のタイミングチャートでは、各積分回路３１ｎのスイッチＳＷの開閉に続いて、各対数圧縮回路３２ｎのスイッチＳＷ３２の開閉、第１列のスイッチＳＷ１,１の開閉、第Ｎ列のスイッチＳＷ１,Ｎの開閉、第２画素データ読出部３０Ａから出力される第２電圧値Ｖ２,ｍ,ｎ、第２画素データ読出部３０Ａから出力される第３電圧値Ｖ３,ｍ,ｎ、および、データ出力部４０Ａから出力されるデジタル値Ｄｍ,ｎ、それぞれが順に示されている。なお、第２電圧値Ｖ２,ｍ,ｎと第３電圧値Ｖ３,ｍ,ｎとは、このタイミングチャートでは互いに別個に示されているが、スイッチＷ１,ｎに接続される共通の配線へ、互いに異なるタイミングで出力される。
時刻ｔ１０前から時刻ｔ１５までの第２実施形態に係る光検出装置２の動作は、第１実施形態の場合と同様である。なお、この期間には、各対数圧縮回路３２ｎのスイッチＳＷ３２は開いている。
時刻ｔ１５より後の時刻ｔ１６から、その後の時刻ｔ１７までの間に、各積分回路３１ｎのスイッチＳＷは一定期間だけ閉じて、各積分回路３１ｎの容量素子Ｃは放電される。時刻ｔ１６から、時刻ｔ１７より後の時刻ｔ１８までの間、各対数圧縮回路３２ｎのスイッチＳＷ３２は閉じて、放電制御信号Ｓreset,ｍおよび転送制御信号Ｓtransがハイレベルになり、同時に各スイッチＳＷｎが閉じて、第１行の画素部Ｐ１,ｎのフォトダイオードＰＤで発生した電荷を各対数圧縮回路３２ｎへ流入させる。また、時刻ｔ１７から時刻ｔ１８までの間に、各スイッチＳＷ１,ｎそれぞれは順次に一定期間だけ閉じる。スイッチＳＷ１,ｎが閉じている期間に、対数圧縮回路３２ｎに流入した電荷の量の対数値に応じた第３電圧値Ｖ３,１,ｎが第２画素データ読出部３０Ａから出力される。このようにして、時刻ｔ１７から時刻ｔ１８までの間に、第１行のＮ個の画素部Ｐ１,１〜Ｐ１,Ｎそれぞれに入射した光の強度の対数値に応じた第３電圧値Ｖ３,１,１〜Ｖ３,１,Ｎが第２画素データ読出部３０Ａから順次に出力される。
そして、データ出力部４０Ａでは、時刻ｔ１４から時刻ｔ１５までの間に第１画素データ読出部２０から出力された第１電圧値Ｖ１,１,１〜Ｖ１,１,Ｎ、時刻ｔ１４から時刻ｔ１５までの間に第２画素データ読出部３０Ａから出力された第２電圧値Ｖ２,１,１〜Ｖ２,１,Ｎ、および、時刻ｔ１７から時刻ｔ１８までの間に第２画素データ読出部３０Ａから出力された第３電圧値Ｖ３,１,１〜Ｖ３,１,Ｎ、に基づいて、第１電圧値Ｖ１,１,ｎ，第２電圧値Ｖ２,１,ｎおよび第３電圧値Ｖ３,１,ｎの何れか１つがＡ／Ｄ変換された結果であるデジタル値Ｄ１,ｎがデータ出力部４０Ａから順次に出力される。なお、第３電圧値Ｖ３,１,ｎが出力されるタイミングは、第１電圧値Ｖ１,１,ｎおよび第２電圧値Ｖ２,１,ｎが出力されるタイミングより遅れるので、先に出力された第１電圧値Ｖ１,１,ｎおよび第２電圧値Ｖ２,１,ｎ（または、これらのＡ／Ｄ変換結果）を保持するデータ保持部が設けられる。
以降も同様にして、第１行〜第Ｍ行それぞれについて順次に、各行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎそれぞれに入射した光の強度に応じたデジタル値Ｄｍ,１〜Ｄｍ,Ｎがデータ出力部４０Ａから順次に出力される。ここで、画素部Ｐｍ,ｎの寄生容量部が飽和していないとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的小さいときには、第１電圧値Ｖ１,ｍ,ｎがＡ／Ｄ変換された結果がデジタル値Ｄｍ,ｎとして出力される。また、画素部Ｐｍ,ｎの寄生容量部が飽和しているときであって、積分回路３１ｎの容量素子が飽和していないときには、第２電圧値Ｖ２,ｍ,ｎがＡ／Ｄ変換された結果がデジタル値Ｄｍ,ｎとして出力される。さらに、積分回路３１ｎの容量素子が飽和しているとき、すなわち、画素部Ｐｍ,ｎへの入射光の強度が比較的大きいときには、第３電圧値Ｖ３,ｍ,ｎがＡ／Ｄ変換された結果がデジタル値Ｄｍ,ｎとして出力される。したがって、第２実施形態に係る光検出装置２は、高感度かつ更なる高ダイナミックレンジで入射光強度を検出することができる。
第１実施形態に係る光検出装置１の概略構成図である。 第１実施形態に係る光検出装置１の光検出部１０の構成図である。 第１実施形態に係る光検出装置１の第１画素データ読出部２０の構成図である。 第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎ、電圧保持部ＨｎおよびスイッチＳＷｎそれぞれの回路図である。 第１実施形態に係る光検出装置１の第２画素データ読出部３０の構成図である。 第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎ、積分回路３１ｎおよびスイッチＳＷｎそれぞれの回路図である。 第１実施形態に係る光検出装置１のデータ出力部４０の１構成例を示す図である。 第１実施形態に係る光検出装置１のデータ出力部４０の他の構成例を示す図である。 第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎの構成図である。 第１実施形態に係る光検出装置１の画素部Ｐｍ,ｎの他の構成を示す回路図である。 第１実施形態に係る光検出装置１の動作例を説明するタイミングチャートである。 第２実施形態に係る光検出装置２の概略構成図である。 第２実施形態に係る光検出装置２の第２画素データ読出部３０Ａの構成図である。 第２実施形態に係る光検出装置２の画素部Ｐｍ,ｎ、積分回路３１ｎ、対数圧縮回路３２ｎおよびスイッチＳＷｎそれぞれの回路図である。 第２実施形態に係る光検出装置２のデータ出力部４０Ａの１構成例を示す図である。 第２実施形態に係る光検出装置２のデータ出力部４０Ａの他の構成例を示す図である。 第２実施形態に係る光検出装置２の動作例を説明するタイミングチャートである。
符号の説明
１，２…光検出装置、１０…光検出部、２０…第１画素データ読出部、３０，３０Ａ…第２画素データ読出部、４０，４０Ａ…データ出力部、５０，５０Ａ…タイミング制御部。

Claims (17)

  1. 入射光強度に応じた量の電荷を発生するフォトダイオードと、ゲート端子に形成された寄生容量部に蓄積されている電荷の量に応じた電圧値を出力する増幅用トランジスタと、前記フォトダイオードで発生した電荷を前記増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、前記寄生容量部の電荷を初期化する放電用トランジスタと、前記増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタとを含む画素部と、
    前記画素部の前記選択用トランジスタから出力される電圧値を読み出して、この電圧値に応じた第１電圧値を出力する第１画素データ読出部と、
    前記画素部の前記放電用トランジスタに接続された第１端と、前記画素部の前記増幅用トランジスタのゲート端子の電荷を初期化する為のバイアス電位を入力する第２端と、第３端とを有し、前記第１端と前記第２端との間または前記第１端と前記第３端との間を電気的に接続する接続切替部と、
    前記接続切替部の前記第３端に入力端子が接続され、前記寄生容量部の容量値より大きい容量値を有する容量素子を含み、前記接続切替部の前記第３端から前記入力端子に流入した電荷を前記容量素子に蓄積して、その蓄積した電荷の量に応じた第２電圧値を出力する第２画素データ読出部と、
    を備えることを特徴とする光検出装置。
  2. 前記第２画素データ読出部に含まれる前記容量素子の容量値が、前記寄生容量部の容量値の２Ｋ倍（ただし、Ｋは１以上の整数）である、ことを特徴とする請求項１記載の光検出装置。
  3. 前記画素部に含まれる前記フォトダイオードが、第１導電型の第１半導体領域上に第２導電型の第２半導体領域を有し、この第２半導体領域上に第１導電型の第３半導体領域を有し、前記第１半導体領域と前記第２半導体領域とがｐｎ接合を形成しており、前記第２半導体領域と前記第３半導体領域とがｐｎ接合を形成している、ことを特徴とする請求項１記載の光検出装置。
  4. 前記画素部が、前記フォトダイオードと前記転送用トランジスタとの間に設けられ飽和領域で用いられる遮断用トランジスタを更に含む、ことを特徴とする請求項１記載の光検出装置。
  5. 複数個の前記画素部が２次元配列されていることを特徴とする請求項１記載の光検出装置。
  6. 前記第２画素データ読出部が、２次元配列された前記画素部の列毎に１個の前記容量素子を有する、ことを特徴とする請求項５記載の光検出装置。
  7. 前記第１画素データ読出部が或る行の前記画素部からの出力電圧値を処理する期間に、前記第２画素データ読出部が該行の前記画素部からの出力電荷を処理する、ことを特徴とする請求項５記載の光検出装置。
  8. 前記第１画素データ読出部が或る行の前記画素部からの出力電圧値を処理する期間に、前記第２画素データ読出部が他の行の前記画素部からの出力電荷を処理する、ことを特徴とする請求項５記載の光検出装置。
  9. 前記第１画素データ読出部から出力される第１電圧値を入力してＡ／Ｄ変換し、この第１電圧値に応じた第１デジタル値を出力するとともに、前記第２画素データ読出部から出力される第２電圧値を入力してＡ／Ｄ変換し、この第２電圧値に応じた第２デジタル値を出力するＡ／Ｄ変換部を更に備える、ことを特徴とする請求項１記載の光検出装置。
  10. 前記Ａ／Ｄ変換部から出力される第１デジタル値および第２デジタル値を入力し、前記第１電圧値，前記第２電圧値，前記第１デジタル値および前記第２デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、前記第１デジタル値および前記第２デジタル値のうち一方を選択して出力する選択出力部を更に備える、ことを特徴とする請求項９記載の光検出装置。
  11. 前記第１画素データ読出部から出力される第１電圧値と前記第２画素データ読出部から出力される第２電圧値とを入力し、前記第１電圧値および前記第２電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、前記第１電圧値および前記第２電圧値のうち一方を選択して出力する選択出力部を更に備える、ことを特徴とする請求項１記載の光検出装置。
  12. 前記選択出力部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備える、ことを特徴とする請求項１１記載の光検出装置。
  13. 前記第２画素データ読出部が、前記容量素子に対して並列的に設けられた対数圧縮回路を更に含み、前記接続切替部の前記第３端から前記入力端子に流入した電荷を前記対数圧縮回路に入力して、その入力した電荷の流入量の対数値に応じた第３電圧値を出力する、ことを特徴とする請求項１記載の光検出装置。
  14. 前記第１画素データ読出部から出力される第１電圧値を入力してＡ／Ｄ変換し、この第１電圧値に応じた第１デジタル値を出力するとともに、前記第２画素データ読出部から出力される第２電圧値および第３電圧値を入力してＡ／Ｄ変換し、この第２電圧値に応じた第２デジタル値および第３電圧値に応じた第３デジタル値を出力するＡ／Ｄ変換部を更に備える、ことを特徴とする請求項１３記載の光検出装置。
  15. 前記Ａ／Ｄ変換部から出力される第１デジタル値，第２デジタル値および第３デジタル値を入力し、前記第１電圧値，前記第２電圧値，前記第３電圧値，前記第１デジタル値，前記第２デジタル値および前記第３デジタル値のうちの何れかと基準値とを大小比較した結果に基づいて、前記第１デジタル値，前記第２デジタル値および前記第３デジタル値のうちの何れか１つを選択して出力する選択出力部を更に備える、ことを特徴とする請求項１４記載の光検出装置。
  16. 前記第１画素データ読出部から出力される第１電圧値と前記第２画素データ読出部から出力される第２電圧値および第３電圧値とを入力し、前記第１電圧値，前記第２電圧値および前記第３電圧値のうちの何れかと基準値とを大小比較した結果に基づいて、前記第１電圧値，前記第２電圧値および前記第３電圧値のうちの何れか１つを選択して出力する選択出力部を更に備える、ことを特徴とする請求項１３記載の光検出装置。
  17. 前記選択出力部から出力される電圧値を入力してＡ／Ｄ変換し、この電圧値に応じたデジタル値を出力するＡ／Ｄ変換部を更に備える、ことを特徴とする請求項１６記載の光検出装置。
JP2003344895A 2003-10-02 2003-10-02 光検出装置 Expired - Fee Related JP4268492B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003344895A JP4268492B2 (ja) 2003-10-02 2003-10-02 光検出装置
EP04788187.5A EP1677522B1 (en) 2003-10-02 2004-09-27 Photo detecting apparatus
KR1020067006154A KR101074551B1 (ko) 2003-10-02 2004-09-27 광검출 장치
CNB2004800288992A CN100401751C (zh) 2003-10-02 2004-09-27 光检测装置
US10/574,104 US7800667B2 (en) 2003-10-02 2004-09-27 Photo-detecting apparatus
PCT/JP2004/014091 WO2005034511A1 (ja) 2003-10-02 2004-09-27 光検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003344895A JP4268492B2 (ja) 2003-10-02 2003-10-02 光検出装置

Publications (2)

Publication Number Publication Date
JP2005117101A JP2005117101A (ja) 2005-04-28
JP4268492B2 true JP4268492B2 (ja) 2009-05-27

Family

ID=34419401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003344895A Expired - Fee Related JP4268492B2 (ja) 2003-10-02 2003-10-02 光検出装置

Country Status (6)

Country Link
US (1) US7800667B2 (ja)
EP (1) EP1677522B1 (ja)
JP (1) JP4268492B2 (ja)
KR (1) KR101074551B1 (ja)
CN (1) CN100401751C (ja)
WO (1) WO2005034511A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421353B2 (ja) * 2004-04-01 2010-02-24 浜松ホトニクス株式会社 固体撮像装置
JP4744828B2 (ja) * 2004-08-26 2011-08-10 浜松ホトニクス株式会社 光検出装置
JP5269286B2 (ja) * 2005-07-12 2013-08-21 浜松ホトニクス株式会社 光検出回路
JP4747781B2 (ja) 2005-10-27 2011-08-17 船井電機株式会社 撮像装置
WO2007085942A2 (en) * 2006-01-25 2007-08-02 Melexis Nv Image sensor with a photodiode readout circuit
US7916199B2 (en) 2006-02-02 2011-03-29 National University Corporation Nara Photo detection device
JP4762030B2 (ja) * 2006-03-31 2011-08-31 三洋電機株式会社 光検出装置
US7969490B2 (en) 2006-08-25 2011-06-28 Micron Technology, Inc. Method, apparatus, and system providing an imager with pixels having extended dynamic range
KR100808014B1 (ko) * 2006-09-11 2008-02-28 (주)실리콘화일 3개의 트랜지스터를 구비하는 단위픽셀 및 이를 구비하는픽셀 어레이
JP4825116B2 (ja) * 2006-11-22 2011-11-30 浜松ホトニクス株式会社 固体撮像装置及び撮像方法
FR2929055B1 (fr) * 2008-03-19 2010-05-28 Commissariat Energie Atomique Systeme de conversion de charges en tension et procede de pilotage d'un tel systeme
US9131142B2 (en) 2009-07-17 2015-09-08 Nikon Corporation Focusing device and camera
FR2983296B1 (fr) * 2011-11-29 2013-12-27 Soc Fr Detecteurs Infrarouges Sofradir Dispositif de detection de rayonnement a etendue d'illumination amelioree
US9752929B2 (en) * 2014-05-08 2017-09-05 Pinnacle Imaging Corporation Light-detecting device and method for converting optical radiation on switched conductivity diodes
US9526468B2 (en) 2014-09-09 2016-12-27 General Electric Company Multiple frame acquisition for exposure control in X-ray medical imagers
JP6837639B2 (ja) * 2017-02-16 2021-03-03 国立大学法人豊橋技術科学大学 イオン濃度分布測定装置
EP3913673B1 (en) * 2017-04-04 2023-03-22 Artilux Inc. Method and circuit to operate a high-speed light sensing apparatus
EP3606047B1 (en) * 2018-07-30 2023-08-30 Brillnics Singapore Pte. Ltd. Solid-state imaging device and method for driving a solid-state imaging device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577559B2 (ja) 1987-04-12 1997-02-05 浜松ホトニクス株式会社 固体撮像素子
JPH08149376A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 固体撮像装置
JP3680366B2 (ja) * 1995-08-11 2005-08-10 ソニー株式会社 撮像装置
JPH1093868A (ja) * 1996-09-18 1998-04-10 Sony Corp 固体撮像素子及びその駆動方法
US6246436B1 (en) * 1997-11-03 2001-06-12 Agilent Technologies, Inc Adjustable gain active pixel sensor
JPH11274454A (ja) 1998-03-19 1999-10-08 Canon Inc 固体撮像装置及びその形成方法
JP3657780B2 (ja) 1998-06-30 2005-06-08 株式会社東芝 撮像装置
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
JP3558589B2 (ja) * 2000-06-14 2004-08-25 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓ型イメージセンサ及びその駆動方法
JP3493405B2 (ja) * 2000-08-31 2004-02-03 ミノルタ株式会社 固体撮像装置
JP2002204398A (ja) * 2000-10-05 2002-07-19 Honda Motor Co Ltd イメージセンサ
US7268815B1 (en) * 2000-10-06 2007-09-11 Cypress Semiconductor Corporation (Belgium) Bvba Differential readout of a pixel array with elimination of pixel- and column-wise fixed pattern noise
US7286174B1 (en) * 2001-06-05 2007-10-23 Dalsa, Inc. Dual storage node pixel for CMOS sensor
JP3984814B2 (ja) * 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法

Also Published As

Publication number Publication date
US20080036887A1 (en) 2008-02-14
JP2005117101A (ja) 2005-04-28
WO2005034511A1 (ja) 2005-04-14
US7800667B2 (en) 2010-09-21
KR20060095552A (ko) 2006-08-31
KR101074551B1 (ko) 2011-10-17
CN100401751C (zh) 2008-07-09
EP1677522B1 (en) 2013-04-24
EP1677522A4 (en) 2010-03-31
EP1677522A1 (en) 2006-07-05
CN1864403A (zh) 2006-11-15

Similar Documents

Publication Publication Date Title
JP4268492B2 (ja) 光検出装置
US7468501B2 (en) Linear dynamic range enhancement in a CMOS imager
CN108600661B (zh) 集成电路图像传感器和在图像传感器内操作的方法
JP4421353B2 (ja) 固体撮像装置
JP5230726B2 (ja) ゲイン制御を備える画像センサ画素
US8537259B2 (en) Photoelectric conversion circuit and solid state imaging device including same
JP2020505855A (ja) 拡張されたダイナミックレンジを備えたイメージングアレイ
JP4878123B2 (ja) 固体撮像装置
US20100271517A1 (en) In-pixel correlated double sampling pixel
US20080218614A1 (en) Dynamic range enhancement scheme for imagers
US7602429B2 (en) Paired differential active pixel sensor
US8130294B2 (en) Imaging array with non-linear light response
WO2006022163A1 (ja) 光検出装置
US9438826B2 (en) Pixel structure and reset scheme
US20050030401A1 (en) Method and circuit for determining the response curve knee point in active pixel image sensors with extended dynamic range
JP2004264034A (ja) 光検出装置
JP4262020B2 (ja) 光検出装置
JP2009168611A (ja) 赤外線固体撮像素子
US7800038B2 (en) Photodetector device
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
US10785436B1 (en) Image sensor and transfer circuit and transfer method thereof
JP2005197319A (ja) 光検出装置、固体撮像装置およびカメラシステム
Pain Linear dynamic range enhancement in a CMOS imager

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090220

R150 Certificate of patent or registration of utility model

Ref document number: 4268492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees