JP4762030B2

JP4762030B2 - 光検出装置

Info

Publication number: JP4762030B2
Application number: JP2006097624A
Authority: JP
Inventors: 大 ▲高▼嶋; 邦之谷
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2011-08-31
Anticipated expiration: 2026-03-31
Also published as: US20070262238A1; US7391004B2; JP2007271463A

Description

本発明は、ＣＭＯＳイメージセンサをはじめとする光検出装置に関する。

近年、デジタルスチルカメラや、デジタルビデオカメラなどをはじめとする多くの撮像装置に、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）や、ＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサが利用されている。

ＣＭＯＳイメージセンサを採用するメリットとしては、一般のチップと同じ製造ラインが使え、周辺機能と合わせたワンチップ化も可能である点、ＣＣＤよりも低電圧で駆動可能であって、消費電力がＣＣＤに比べて低い点が挙げられる。

ＣＭＯＳセンサの各画素は、1つのフォトダイオードとＭＯＳＦＥＴを使ったスイッチを含んで構成される。すなわち、マトリクス状に並んだフォトダイオードそれぞれに、スイッチを取り付けた構造になっており、このスイッチを次々に切り替えて、１画素ずつ電荷を読み出していく。たとえば、非特許文献１には、このようなＣＭＯＳイメージセンサの画素回路が記載されている。

図１１は、従来のＣＭＯＳイメージセンサの画素回路２００の構成を示す回路図である。この画素回路２００は、フォトダイオードＰＤ、リセットトランジスタＭ１１、増幅トランジスタＭ１２、出力トランジスタＭ１３を備える。リセットトランジスタＭ１１、増幅トランジスタＭ１２、出力トランジスタＭ１３は、いずれもＮチャンネルＭＯＳＦＥＴである。電源電圧Ｖｄｄと接地電圧ＧＮＤ間には、リセットトランジスタＭ１１、フォトダイオードＰＤが直列に接続される。リセットトランジスタＭ１１は、ソース端子がフォトダイオードＰＤに接続され、ドレイン端子には電源電圧Ｖｄｄが印加されている。リセットトランジスタＭ１１のゲート端子には、リセット信号ＲＳＴが入力される。

リセットトランジスタＭ１１と接続されるフォトダイオードＰＤのカソード端子は、増幅トランジスタＭ１２のゲート端子に接続される。増幅トランジスタＭ１２は、ドレイン端子に電源電圧Ｖｄｄが印加され、ソース端子は出力トランジスタＭ１３のドレイン端子と接続されたソースフォロアアンプとして機能する。出力トランジスタＭ１３のソース端子は、ＣＭＯＳイメージセンサの各列毎に設けられたデータ線ＬＤに接続される。

このように構成された画素回路２００において、リセットトランジスタＭ１１のゲート端子に入力されたリセット信号ＲＳＴがハイレベルになると、リセットトランジスタＭ１１がオンし、フォトダイオードＰＤに電源電圧Ｖｄｄが印加され、カソード端子が電源電圧Ｖｄｄで充電される。つぎに、リセットトランジスタＭ１１をオフする。この状態において、フォトダイオードＰＤに光が当たると、光電流が流れ、フォトダイオードＰＤのカソード端子に負の電荷が蓄積する。このとき、フォトダイオードＰＤのカソード端子の電圧は、光強度および蓄積時間に応じて変化する。

所定の蓄積時間経過後、選択信号ＳＥＬをハイレベルとすることにより、出力トランジスタＭ１３がオンし、増幅トランジスタＭ１２によってフォトダイオードＰＤのカソード端子の電圧を増幅して、データ線ＬＤに出力する。これにより、データ線ＬＤにはフォトダイオードＰＤの受光量に応じた電圧が出力され、外部回路で各画素回路における受光量を読み出すことができる。
池辺他，「ＣＭＯＳイメージセンサに適した機能的リセット方式の検討」，信学技報，社団法人電子情報通信学会，２００３年９月，第１０３巻，第２９８号，ｐ．１９−２４特開２００１−１９７３６２号公報特開２００４−３６３６６６号公報

ここで、図１１に記載の従来のＣＭＯＳセンサの画素回路のダイナミックレンジについて検討する。上述のように、画素ごとの受光量を検出する際には、フォトダイオードＰＤを電源電圧Ｖｄｄで充電し、露光期間においてフォトダイオードＰＤのカソード端子に負の電荷を蓄積し、電荷量を電圧変換して受光量を測定している。したがって、フォトダイオードＰＤに強い光が入射し、蓄積時間内にフォトダイオードＰＤのカソード端子の電圧が大きく低下すると、増幅トランジスタＭ１２がフォトダイオードＰＤのカソード端子の電圧を増幅しなくなるため、画素回路２００は、フォトダイオードＰＤに入射した光量を検出できなくなってしまう。

逆に、蓄積時間を短くすると、フォトダイオードＰＤのカソード端子の電圧が大きく低下することがないので、強い光は検出できるが、この状態で弱い光が入射した場合に、フォトダイオードＰＤのカソード端子の電圧がほとんど変わらないため、弱い入社光が検出できなくなってしまう。このように、従来の画素回路２００においては、フォトダイオードＰＤのカソード端子にリセット状態で蓄えられる初期電荷量によってダイナミックレンジが制限される。従来においては、特許文献１、あるいは特許文献２に記載されるように、対数変換、あるいは蓄積時間および増幅率を変化させて、ダイナミックレンジを拡大する手法がとられていた。

しかしながら、図１１に示すような、いわゆるアクティブピクセルセンサとよばれる回路形式において、蓄積時間を変化させる場合、最短蓄積時間が短くなればなるほど、回路をより高速に動作させるため消費電力が増大するという問題がある。増幅率を変化させる場合、増幅率を高く設定するためには回路規模の増大は避けられない。

本発明はこうした状況に鑑みてなされたものであり、その目的は、ダイナミックレンジを拡大した光検出装置の提供にある。

本発明のある態様は、光検出装置に関する。この装置は、それぞれ第１データ線と第２データ線とを備えた複数のデータ線対と、複数の走査線と、複数のデータ線対および前記複数の走査線の交点にそれぞれ配置された画素回路を備える。画素回路は、一端が第１の固定電圧線に接続された光検出素子と、光検出素子に流れる光電流により光検出素子の持つ容量を充放電して得られた電圧を増幅して第１データ線に出力する第１検出部と、光電流により光検出素子の持つ容量に蓄えられた電荷を第２データ線に出力する第２検出部と、を含み、第１検出部をアクティブにする第１動作モードと、第２検出部をアクティブにする第２動作モードと、光検出素子を初期化する初期化モードで動作する。第２検出部は、光検出素子の他端と第２データ線との間に設けられた第１トランジスタを含み、第２動作モードにおいて第１トランジスタをオンすることにより容量に蓄えられた電荷を第２データ線に出力し、初期化モードにおいて第１トランジスタをオンすることにより第２データ線に設定されたリセット電圧を光検出素子の他端に印加して光検出素子の初期化を行う。

この態様によれば、画素回路は、光検出素子の容量を充放電することにより得られた電
圧を増幅して出力する第１動作モードと、光検出素子の容量を充放電することにより蓄積された電荷を読み出して出力する第２動作モードとを、備えている。第１動作モードは光検出素子の容量にかかる電圧を増幅して読むため、比較的小さな光を高感度に検出できる。一方、第２動作モードは、光検出素子の容量に蓄積された電荷をそのまま読むため、強い光を高感度に検出することができる。したがって、光強度に応じて画素回路の動作モードを切り替えれば、ダイナミックレンジを拡大することができる。

また、第１トランジスタは、画素回路の初期化モードにおいて、第２データ線に出力されたリセット電圧を光検出素子の他端に印加するリセットトランジスタとしての役割を担い、第２動作モードにおいて、光検出素子が持つ容量に蓄積された電荷を第２データ線に出力するスイッチトランジスタとしての役割を担っている。したがって、スイッチトランジスタとリセットトランジスタを別々に設ける必要がなく、画素回路を小さくすることができる。

この態様において、データ線対ごとに設けられ、接続される画素回路に含まれる光検出素子の受光量に応じて、この画素回路の動作モードを、第１動作モードと第２動作モードとで切り替えるモード制御回路を更に備えてもよい。これにより、画素毎に光検出素子の受光量に応じて第１動作モードと第２動作モードを切り替えることができ、ダイナミックレンジを容易に拡大することができる。

また、データ線対ごとに設けられ、ゲート端子が第３の固定電圧線に、一端がデータ線対の第１データ線に、他端が第１の固定電圧線に接続されて、定電流源として動作する定電流トランジスタを更に備え、第１検出部は、ゲート端子に光検出素子の他端が接続され、一端に第２の固定電圧線に接続された第２トランジスタと、第２トランジスタの他端と第１データ線との間に設けられた第１スイッチトランジスタと、を含み、第１動作モードにおいて、第１スイッチトランジスタをオンして第２トランジスタと定電流トランジスタとでソースフォロアアンプを構成することにより、容量を充放電して得られた電圧を増幅して第１データ線に出力してもよい。これによれば、データ線対ごとに１つの定電流トランジスタを備えているので、それぞれの画素回路に定電流トランジスタを備える場合と比較して、第一検出部の回路面積を小さくすることができる。

また、データ線対ごとに設けられた出力アンプを更に備え、出力アンプは、第１、第２入力端子を備え、第２入力端子に所定の基準電圧が印加された演算増幅器と、一端が演算増幅器の出力端子に接続され、他端が第２データ線に接続された第２スイッチトランジスタと、演算増幅器の第１入力端子と、第１データ線との間に直列に設けられた入力キャパシタおよび第３スイッチトランジスタと、オン状態において、入力キャパシタおよび第３スイッチトランジスタをバイパスする第４スイッチトランジスタと、演算増幅器の出力端子と、第１入力端子との間に設けられた帰還キャパシタと、帰還キャパシタと並列な帰還経路に設けられた第５スイッチトランジスタと、一端が第２データ線に接続され、他端が第４スイッチトランジスタの一端もしくは他端に接続された第６スイッチトランジスタと、を含み、第１動作モードにおいて、画素回路から出力される電圧を、入力キャパシタと帰還キャパシタの容量の比で定まる増幅率にて増幅し、第２動作モードにおいて、画素回路から出力される電荷を、帰還キャパシタに転送して電圧に変換し、初期化モードにおいて、第５スイッチトランジスタをオンして、演算増幅器の出力端子に所定の基準電圧を出力させることによりリセット電圧を生成し、第２スイッチトランジスタをオンして、リセット電圧を第２データ線に出力してもよい。

これにより、出力アンプは、入力キャパシタと帰還キャパシタとを備えた１つの演算増幅器によって、第１動作モードで電圧を増幅し、第２動作モードで電荷を電圧に変換し、初期化モードにおいてリセット電圧を生成することができる。

初期化モードにおいて、第１検出回路をアクティブにして光検出素子の他端にかかるリセット電圧を増幅して第１データ線に出力し、第４トランジスタをオンして第１データ線に増幅された出力されたリセット電圧を演算増幅器の第１入力端子に印加することで、画素回路と出力アンプとの間でリセット電圧の帰還ループを構成してもよい。これにより、トランジスタのしきい値のばらつきや熱雑音などによって光検出素子の一端に印加されたリセット電圧が変動しても、画素回路と出力アンプとの間に構成されたリセット電圧の帰還ループにより、リセット電圧を所定の電圧に収束させることができる。

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、ダイナミックレンジを拡大することができる。

本発明の実施の形態に係る光検出装置は、ＣＭＯＳイメージセンサであって、ｍ行ｎ列に配置された複数の画素回路を備える。図１は、本実施の形態に係る光検出装置全体の構成を示す回路図である。

光検出装置３００は、ｍ行ｎ列（ｍ、ｎは２以上の整数）の２次元に配置された複数の画素回路（以下単に、画素ともいう）ＰＩＸと、行ごとに設けられた走査線ＬＳと総称されるｍ本の走査線ＬＳ１〜ＬＳｍと、列ごとに設けられたデータ線対ＬＤと総称されるｎ対のデータ線対ＬＤ１〜ＬＤｎと、出力アンプＡＭＰと総称されるｎ個の出力アンプＡＭＰ１〜ＡＭＰｎと、制御回路ＣＮＴと総称されるｎ個のモード制御回路ＣＮＴ１〜ＣＮＴｎと、走査制御部２０と、信号処理部３０と、を備える。データ線対ＬＤｉ（１＜＝ｉ＜＝ｎ）は、第１データ線ＬＶＤｉと第２データ線ＬＩＤｉとを含む。

画素回路ＰＩＸは、複数の第１データ線ＬＶＤと走査線ＬＳとの交点にそれぞれ配置される。画素回路ＰＩＸは、それぞれが光検出素子であるフォトダイオードを含んでいる。画素回路ＰＩＸは、フォトダイオードにより受光した光量を電気信号として第１データ線ＬＶＤもしくは第２データ線ＬＩＤに出力する。

マトリクス状に配置された複数の画素回路ＰＩＸを区別するために、ｉ行ｊ列目の画素をＰＩＸｉｊと書く。各画素回路ＰＩＸは同一の構成を有しており、画素回路ＰＩＸは、フォトダイオードに印加する電圧を制御し、信号を増幅する能動素子を備えるアクティブピクセル構造を有する。詳しくは、後述するが、画素回路ＰＩＸは、アクティブピクセルセンサ（ＡＰＳ）として動作する第１モードと、パッシブピクセルセンサ（ＰＰＳ）として動作する第２モードが切り替え可能に構成される。

ｎ本の第１データ線ＬＶＤ１〜ＬＶＤｎは、列毎に設けられ、ｊ列目の画素ＰＩＸ１ｊ〜ＰＩＸｍｊは、ｊ列目の第１データ線ＬＶＤｊに接続される。また、ｎ本の第２データ線ＬＩＤ１〜ＬＩＤｎも、第１データ線ＬＶＤと同様に列毎に設けられ、ｊ列目の画素ＰＩＸ１ｊ〜ＰＩＸｍｊは、ｊ列目の第２データ線ＬＩＤｊに接続される。画素回路ＰＩＸが第１モードで動作する場合、各画素において検出された光量は、各画素に接続される第１データ線ＬＶＤに出力される。また、画素回路ＰＩＸが第１モードで動作する場合、各画素において検出された光量は、各画素に接続される第２データ線ＬＩＤに出力される。

ｍ本の走査線ＬＳ１〜ＬＳｍは、各行毎に設けられる。走査制御部２０は、走査線ＬＳを介して、画素回路ＰＩＸに含まれる能動素子のオンオフを制御する。走査制御部２０は
、１行目からｍ行目を順次選択していき、選択した行の画素回路ＰＩＸをアクティブとして、その行上の画素回路ＰＩＸに入射した光量を順次読み出していく。また、各画素回路ＰＩＸには、図示しない電源ラインＬＶｄｄによって電源電圧Ｖｄｄが供給されている。

出力アンプＡＭＰは、第１データ線ＬＶＤごとに設けられ、画素回路ＰＩＸから第１データ線ＬＶＤに出力された信号を増幅して、信号処理部３０へと出力する。また、出力アンプＡＭＰには、第２データ線ＬＩＤも接続され、第２データ線ＬＩＤに出力された信号を電圧変換して、信号処理部３０へと出力する。出力アンプＡＭＰの動作モードは、画素回路ＰＩＸの動作モードと連動して切り換えられる。

モード制御回路ＣＮＴは、第１データ線ＬＶＤごとに設けられ、接続された画素回路ＰＩＸの動作モードを制御する。出力アンプＡＭＰならびにモード制御回路ＣＮＴの構成および動作については、画素回路ＰＩＸの構成および動作と関連するため、まずはじめに、画素回路ＰＩＸの構成について説明する。

図２は、本実施の形態に係る画素回路１００および出力アンプ１１０の構成を示す回路図である。画素回路１００は、光検出素子であるフォトダイオードＰＤに加えて、第１検出部２００、第２検出部２１０を含む。第１検出部２００は、増幅トランジスタＭ２、及び第１スイッチトランジスタＭｓｗ１を備える。第２検出部２１０はリセットトランジスタＭ１を備える。

Ｍ１リセットトランジスタＭ１、増幅トランジスタＭ２、及び第１スイッチトランジスタＭｓｗ１は、いずれもＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。本実施の形態に係る画素回路１００は、出力アンプ１１０と連動して、アクティブピクセルセンサ（ＡＰＳ）として動作する第１モードと、パッシブピクセルセンサ（ＰＰＳ）として動作する第２モードが切り替え可能に構成される。

フォトダイオードＰＤは、アノード端子が接地されている。フォトダイオードＰＤのカソード端子には、フォトダイオードＰＤ自体の寄生容量や配線間容量など（以下、この容量をカソード容量Ｃｐｄという）が存在する。画素回路１００は、第１モードで動作する場合、出力端子１０２からフォトダイオードＰＤに入射した光強度に応じた信号を出力し、第２モードで動作する場合、出力端子１０４からフォトダイオードＰＤに入射した光強度に応じた信号を出力する。

出力端子１０２は、各画素回路１００が設けられる列の第１データ線ＬＶＤｊに接続され、出力端子１０４は、画素回路１００が設けられる列の第２データ線ＬＩＤｊに接続される。

リセットトランジスタＭ１は、フォトダイオードＰＤのカソード端子に接続され、カソード容量Ｃｐｄを初期化する。リセットトランジスタＭ１のドレイン端子は、出力端子１０４と接続されている。カソード容量Ｃｐｄを初期化する際、リセットトランジスタＭ１のドレイン端子が第２スイッチトランジスタＭｓｗ２を介して出力アンプ１１０の出力Ｖｏと接続され、画素回路１００と出力アンプ１１０との間で負帰還ループが構成される。

画素回路１００は、フォトダイオードＰＤに流れる光電流Ｉｐｈによってカソード容量Ｃｐｄに蓄えられた電荷を所定の蓄積時間の間、放電する。画素回路１００が第１モードで動作する場合、増幅トランジスタＭ２及び第１スイッチトランジスタＭｓｗ１は、その結果、カソード容量Ｃｐｄに現れる電圧を、ソースフォロアアンプによって増幅して第１データ線ＬＶＤに出力する。増幅トランジスタＭ２のゲート端子は、フォトダイオードＰＤのカソード端子に接続され、そのドレイン端子は、電源ラインＬＶｄｄと接続され、電
源電圧Ｖｄｄが印加される。

第１スイッチトランジスタＭｓｗ１は、増幅トランジスタＭ２のソース端子と、画素回路１００が接続される第１データ線ＬＶＤｊの間に設けられる。すなわち、第１スイッチトランジスタＭｓｗ１の一端は、増幅トランジスタＭ４のソース端子に接続され、その他端は、出力端子１０２と接続される。

一方、画素回路１００が第２モードで動作する場合、リセットトランジスタＭ１はスイッチトランジスタとして機能する。すなわち、リセットトランジスタＭ１は、フォトダイオードＰＤに光電流Ｉｐｈによってカソード容量Ｃｐｄを放電し、カソード容量Ｃｐｄに蓄えられた電荷を第２データ線ＬＩＤｊを介して出力する。

画素回路１００は、第１モード、第２モードのいずれで動作させるかを切り換えるために、第１スイッチトランジスタＭｓｗ１及びリセットトランジスタＭ１をオンオフする。詳しくは後述するが、第１スイッチトランジスタＭｓｗ１は、少なくとも第１モードにおいてオンし、リセットトランジスタＭ１は、少なくとも第２モードにおいてオンする。

ソースフォロアアンプとして機能する増幅トランジスタＭ２のソース側に接続される負荷回路１３０（ＳＦｊ）は、第１データ線ＬＶＤごとに画素回路１００の外部に設けられ、ソースフォロアアンプの一部として機能する。より具体的には、負荷回路１３０は、定電流トランジスタＭ４を含む。定電流トランジスタＭ４は、ゲート端子が所定の電位にバイアスされており、定電流源として動作する。なお、
画素回路１００の各トランジスタのゲート端子は、図示しない走査線と接続されており、独立にオンオフが制御可能となっている。

次に、出力アンプ１１０の構成について説明する。出力アンプ１１０は、画素回路１００の動作モードと連動して、その機能が切り換えられ、第１モードにおいて、画素回路１００から出力される電圧を所定の増幅率で増幅し、第２モードにおいて、画素回路１００から出力される電荷を、電圧に変換する。

出力アンプ１１０の入力端子１１２は、第１データ線ＬＶＤｊを介して、画素回路１００の出力端子１０２と接続される。また、入力端子１１４は、第２データ線ＬＩＤｊを介して、画素回路１００の出力端子１０４と接続される。出力アンプ１１０は、演算増幅器ＯＰ１、第２スイッチトランジスタＭｓｗ２、第３スイッチトランジスタＭｓｗ３、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５、第６スイッチトランジスタＭｓｗ６、入力キャパシタＣｉｎ、帰還キャパシタＣｆｂを含む。

演算増幅器ＯＰ１は、第１、第２入力端子、すなわち反転入力端子および非反転入力端子を備える。第２入力端子には、所定の基準電圧Ｖｒｅｆが印加される。また、画素回路１００のカソード容量Ｃｐｄをリセットする場合、第２入力端子には、基準電圧Ｖｒｅｆにかえてリセット電圧Ｖｒｓｔが印加される。

演算増幅器ＯＰ１の第１入力端子と、第１データ線ＬＶＤｊが接続される入力端子１１２との間には、入力キャパシタＣｉｎおよび第３スイッチトランジスタＭｓｗ３が直列に接続される。第４スイッチトランジスタＭｓｗ４は、入力端子１１２と、演算増幅器ＯＰ１の第１入力端子間に設けられ、オン状態において、入力キャパシタＣｉｎおよび第３スイッチトランジスタＭｓｗ３をバイパスする。

帰還キャパシタＣｆｂは、演算増幅器ＯＰ１の出力端子と、第１入力端子との間に設けられる。この帰還キャパシタＣｆｂは、可変容量キャパシタとして構成してもよい。第５
スイッチトランジスタＭｓｗ５は、帰還キャパシタＣｆｂと並列な帰還経路に設けられ、オン状態において、帰還キャパシタＣｆｂをバイパスし、あるいは蓄えられた電荷を初期化する。

第２スイッチングトランジスタＭｓｗ２は、演算増幅器ＯＰ１の出力端子と入力端子１１４との間に設けられ、オン状態において、リセットトランジスタＭ１のドレイン端子と演算増幅器ＯＰ１の出力端子とを接続することにより、画素回路１００と出力アンプ１１０との間で負帰還ループを構成し、画素回路１００のカソード容量Ｃｐｄを初期化する。第６スイッチングトランジスタＭｓｗ６は、一端が入力端子１１４に接続され、他端が第４スイッチトランジスタの一端もしくは他端と接続され、画素回路１００の出力端子１０４から出力される電荷を帰還キャパシタＣｆｂに転送される。

出力アンプ１１０は、第１モードにおいて、画素回路１００の出力端子１０２から出力される電圧を、入力キャパシタＣｉｎと帰還キャパシタＣｆｂの容量の比で定まる増幅率ｇ（＝Ｃｉｎ／Ｃｆｂ）にて増幅する。また、出力アンプ１１０は、第２モードにおいて、画素回路１００の出力端子１０２から出力される電荷を、帰還キャパシタＣｆｂに転送して電圧に変換する。

ダイナミックレンジを拡大するために、本実施の形態に係る光検出装置３００は、各画素回路１００に含まれるフォトダイオードＰＤの受光量、すなわち照度に応じて、第１、第２モードを切り替える。光検出装置３００は、まず第１モードでフォトダイオードＰＤの受光量を仮読みし、その値が所定のしきい値より低いとき第１モードで、所定のしきい値より高いとき第２モードで動作する。

第１、第２モードを適切に切り換えるためにモード制御回路ＣＮＴが設けられる。第１データ線ＬＶＤごとに設けられたモード制御回路ＣＮＴは、接続される画素回路ＰＩＸに含まれるフォトダイオードの受光量に応じて、画素回路ＰＩＸおよび出力アンプＡＭＰの動作モードを切り換える。

モード制御回路ＣＮＴは、フォトダイオードＰＤの受光量に対応付けて、接続される第１データ線ＬＶＤの電位をモニタし、当該データ線の電位に応じて、第１、第２モードを切り換える。

以上のように構成された本実施の形態に係る光検出装置３００の動作について説明する。はじめに、第１モードの動作について説明する。図３は、第１モードにおける画素単位の動作シーケンス図である。図３では、各信号のハイレベルが、各トランジスタのオンの状態に対応し、ローレベルがオフの状態に対応している。図４〜図６は、第１モードにおける各トランジスタのオンオフ状態を示す回路図である。

図３に示すように、各画素回路における受光量の検出に先立って、レベル判定期間φ１が設けられる。このレベル判定期間φ１においては、第１スイッチトランジスタＭｓｗ１が少なくともオンし、ソースフォロアアンプによって、第１データ線ＬＶＤの電位が設定される。モード制御回路ＣＮＴは、このときの第１データ線ＬＶＤの電位にもとづいて、第１、第２モードの設定を行う。

レベル判定期間φ１において、第１モードに設定された場合、第６スイッチトランジスタＭｓｗ６はオフとなる。第１モードでは、レベル判定期間φ１の後、電位検出期間φ２に移行する。電位検出期間φ２においては、まず、少なくとも第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３、第５スイッチトランジスタＭｓｗ５がオンする。図４は、このときの状態を示している。第５スイッチトランジスタＭｓｗ５がオ
ンすることにより、演算増幅器ＯＰ１は、ボルテージフォロアとして機能する。このとき、演算増幅器ＯＰ１の第１入力端子の電位は、第２入力端子に印加された基準電圧Ｖｒｅｆとなり、入力キャパシタＣｉｎの右側電極に印加される。

また、第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３がオンすることにより、このときのフォトダイオードＰＤのカソード端子の電位をソースフォロアアンプを介して読み出す。フォトダイオードＰＤのカソード端子の電位は、入力キャパシタＣｉｎの左側電極に記憶される。

続く、読み出し期間φ３において、一旦第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３をオフ状態として、第４スイッチトランジスタＭｓｗ４をオン状態とする。その後、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５をオフ状態にし、再び第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３をオン状態にすることによって、入力キャパシタＣｉｎに蓄えられた電荷を、帰還キャパシタＣｆｂに転送する。これにより、出力アンプ１１０において、画素回路１００より出力された電圧が、入力キャパシタＣｉｎと帰還キャパシタＣｆｂの容量の比で定まる増幅率ｇ（＝Ｃｉｎ／Ｃｆｂ）で増幅されて出力電圧Ｖｏが出力される。図５はこのときの状態を示している。

続く、リセット期間φ４において、まず、少なくとも第１スイッチトランジスタＭｓｗ１、第２スイッチトランジスタＭｓｗ２、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５と、リセットトランジスタＭ１がオンすることにより、画素回路１００と出力アンプ１１０との間で負帰還ループが構成される。図６は、このときの状態を示している。これにより、画素回路１００のカソード容量Ｃｐｄが、各トランジスタのばらつきによらず、演算増幅器ＯＰ１の第２入力端子に印加された電圧Ｖｒｅｆで初期化される。さらに、リセットトランジスタＭ１を徐々にオフ状態になるよう制御することで、リセットトランジスタＭ１をオフする際に発生する雑音も抑えることができる。

第１モードにおいて、各画素回路は、以上のような一連の動作を経て、受光量に応じた電圧を出力する。

次に、第２モードにおける動作について説明する。図７は、第２モードにおける画素単位の動作シーケンス図である。図８、図９は、第２モードにおける各トランジスタのオンオフ状態を示す回路図である。

各画素回路における受光量の検出に先立って、レベル判定期間φ１が設けられ、第１、第２モードの設定を行い、さらに増幅率の設定を行う。レベル判定期間φ１において第２モードに設定されると、第２モードではソースフォロアアンプは動作しないため、第１スイッチトランジスタＭｓｗ１、第３スイッチトランジスタＭｓｗ３はオフとなる。

第２モードでは、レベル判定期間φ１の後、仮想接地期間φ５に移行する。仮想接地期間φ５においては、第４スイッチトランジスタＭｓｗ４、第５スイッチトランジスタＭｓｗ５がオンし、出力アンプ１１０がボルテージフォロアに設定される。その結果、演算増幅器ＯＰ１の第１、第２入力端子が仮想接地され、また、帰還キャパシタＣｆｂに蓄えられた電荷がリセットされる。図８は、このときの状態を示す。

次に、読み出し期間φ６において、第４スイッチトランジスタＭｓｗ４をオンしたまま、第５スイッチトランジスタＭｓｗ５をオフし、さらにリセットトランジスタＭ１、第６スイッチトランジスタＭｓｗ６をオンすることにより、カソード容量Ｃｐｄに蓄えられた電荷を、第２データ線ＬＩＤを介して、帰還キャパシタＣｆｂに転送する。その結果、出
力アンプ１１０において、電荷が電圧に変換され、受光量に応じた出力電圧Ｖｏが出力される。図９は、このときの状態を示す。

続くリセット期間φ４においては、第１モードと同様に、カソード容量Ｃｐｄが初期化される。第２モードにおいて、各画素回路は、以上のような一連の動作を経て、受光量に応じた電圧を出力する。

以上、実施の形態に係る光検出装置３００の構成および動作について説明した。本実施の形態に係る光検出装置３００の画素回路１００は、受光量に応じて、画素ごとにアクティブピクセルセンサとして機能する第１モードと、パッシブピクセルセンサとして機能する第２モードを切り替えることができ、ダイナミックレンジを拡大することが可能となる。

従来の技術を用いて、アクティブピクセルセンサのみによって増幅率および蓄積時間を変化させてダイナミックレンジを拡大しようとした場合、受光量が大きな場合には、蓄積時間を非常に短くする必要があり、そのために回路規模や消費電力が大きくなるという問題があった。これに対して、本実施の形態に係る光検出装置３００では、画素回路１００は、高照度に対応したパッシブピクセルセンサとしても機能するため、それほど蓄積時間を短くする必要がないため、回路の複雑化、大規模化、消費電力の増大を抑えることができる。

また、本実施の形態に係る光検出装置３００は、カソード容量Ｃｐｄを初期化する際、画素回路１００と出力アンプ１１０との間で負帰還ループを構成するため、各トランジスタのばらつきの影響を受けることなく、カソード容量Ｃｐｄを初期化することができる。

さらに、本実施の形態に係る光検出装置３００は、パッシブピクセルセンサとして機能する第２モードで動作するとき、リセットトランジスタＭ１を画素選択のためのスイッチトランジスタとして用いるため、別途パッシブピクセルセンサ用の画素選択スイッチを設ける必要がなく、画素回路を小型化することが可能である。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

たとえば、ある変形例において、第１モードと第２モードとで、基準電圧Ｖｒｅｆを、異なる値に切り換えて設定してもよい。この変形例において、第２モードにおける基準電圧（以下、第２基準電圧Ｖｒｅｆ２という）は、第１モードにおける基準電圧（以下、第１基準電圧Ｖｒｅｆ１という）よりも低く設定される。

このようにして、本変形例においては、基準電圧Ｖｒｅｆによって、出力アンプ１１０が初期化されるとともに、フォトダイオードＰＤのカソード容量Ｃｐｄが初期化される。図１０は、本変形例に係る画素回路１００の動作状態を示す図である。

図１０は、横軸が受光量を、縦軸が出力電圧Ｖｏを示している。第１モードで増幅率が８倍の場合、上述のプロセスを経て、フォトダイオードＰＤのカソード容量Ｃｐｄが第１基準電圧Ｖｒｅｆ１で初期化される。このとき、出力電圧Ｖｏは、第１基準電圧Ｖｒｅｆ１付近の値となる。受光量の増加にともない、出力電圧Ｖｏは、第１基準電圧Ｖｒｅｆ１付近から徐々に低下していく。

第１モードで増幅率が１倍の場合、フォトダイオードＰＤのカソード容量Ｃｐｄは、増
幅率が８倍のときと同様に、第１基準電圧Ｖｒｅｆ１で初期化される。受光量が増加するに従って、出力電圧Ｖｏは低下していく。このときの傾きは、出力アンプＡＭＰの増幅率に依存する。

第２モードでは、フォトダイオードＰＤのカソード容量Ｃｐｄは、第２基準電圧Ｖｒｅｆ２で初期化される。出力電圧Ｖｏは、第２基準電圧Ｖｒｅｆ２付近の電圧を初期値とし、受光量に応じて増大する。このように、第１モードと第２モードでは、受光量に対する出力電圧Ｖｏの増減の方向が逆向きであり、出力アンプＡＭＰの出力電圧Ｖｏの受光量依存性が逆となっている。

図１０に、第１モードと第２モードで、基準電圧Ｖｒｅｆを同じ値（＝Ｖｒｅｆ１）に設定した場合の動作図を、一点鎖線で示す。この場合、第２モードにおいて、出力電圧Ｖｏは、基準電圧Ｖｒｅｆ１に初期化され、受光量に応じて、出力電圧Ｖｏは増加していく。その結果、第１モードと第２モードを考慮すると、出力電圧Ｖｏの電圧範囲は、非常に広くなってしまう。このことは、電源電圧Ｖｄｄが制限される回路においては、受光量のダイナミックレンジが狭くなることを意味する。

これに対して、本変形例では、第１モードと第２モードとで、出力アンプＡＭＰに与える基準電圧Ｖｒｅｆを切り換えることにより、出力電圧Ｖｏの電圧範囲を狭く設定することができ、受光量のダイナミックレンジを広げることができる。

また、別の変形例として、基準電圧を一定値に固定しておき、第１モードと第２モードにおいて、出力アンプＡＭＰの入力端子が入れ替わるように、スイッチを設け、反転増幅と非反転増幅を切り換えてもよい。この場合、第１モードと第２モードにおいて、受光量に応じた出力電圧Ｖｏの変化する方向が同一となるため、電圧範囲を狭くすることができる。

実施の形態において、負荷回路１３０は、第１データ線ＬＶＤと、電位の固定された接地端子間に設けられ、第１モードにおいてオン、第２モードにおいてオフとされるトランジスタを含んで構成してもよい。

実施の形態において、画素回路に用いたトランジスタは、いずれもＮチャンネルＭＯＳＦＥＴの場合について説明したが、これには限定されず、一部のトランジスタを、ＰチャンネルＭＯＳＦＥＴを用いて構成することも可能である。この場合、ゲートに与える信号のハイレベル、ローレベルを適宜反転すればよい。

実施の形態において、各画素はフォトダイオードＰＤを備える場合について説明したが、フォトトランジスタなどであってもよく、入射光強度に応じて流れる光電流が変化する光検出素子であればよい。

実施の形態に係る光検出装置全体の構成を示す回路図である。実施の形態に係る画素回路および出力アンプの構成を示す回路図である。第１モードにおける画素単位の動作シーケンス図である。第１モードにおける電位検出期間の各トランジスタのオンオフ状態を示す回路図である。第１モードにおける読み出し期間の各トランジスタのオンオフ状態を示す回路図である。リセット期間の各トランジスタのオンオフ状態を示す回路図である。第２モードにおける画素単位の動作シーケンス図である。第２モードにおける仮想接地期間の各トランジスタのオンオフ状態を示す回路図である。第２モードにおける読み出し期間の各トランジスタのオンオフ状態を示す回路図である。変形例に係る画素回路の動作状態を示す図である。従来のＣＭＯＳイメージセンサの画素回路の構成を示す回路図である。

符号の説明

２０走査制御部
３０信号処理部
１００画素回路
１１０出力アンプ
１３０負荷回路
２００第１検出部
２１０第２検出部
３００光検出装置
Ｍ１リセットトランジスタ
Ｍ２増幅トランジスタ
Ｍ４定電流トランジスタ
Ｍｓｗ１第１スイッチトランジスタ
Ｍｓｗ２第２スイッチトランジスタ
Ｍｓｗ３第３スイッチトランジスタ
Ｍｓｗ４第４スイッチトランジスタ
Ｍｓｗ５第５スイッチトランジスタ
Ｍｓｗ６第６スイッチトランジスタ
ＰＤフォトダイオード
ＯＰ１演算増幅器
Ｃｉｎ入力キャパシタ
Ｃｆｂ帰還キャパシタ

Claims

それぞれ第１データ線と第２データ線とを備えた複数のデータ線対と、
複数の走査線と、
前記複数のデータ線対および前記複数の走査線の交点にそれぞれ配置され、一端が第１の固定電圧線に接続された光検出素子と、前記光検出素子に流れる光電流により前記光検出素子の持つ容量を充放電して得られた電圧を増幅して第１データ線に出力する第１検出部と、前記光電流により前記光検出素子の持つ容量に蓄えられた電荷を前記第２データ線に出力する第２検出部と、を含み、前記第１検出部をアクティブにする第１動作モードと、前記第２検出部をアクティブにする第２動作モードと、前記光検出素子を初期化する初期化モードで動作する画素回路と、を備え、
前記第２検出部は、前記光検出素子の他端と前記第２データ線との間に設けられた第１トランジスタを含み、前記第２動作モードにおいて前記第１トランジスタをオンすることにより前記容量に蓄えられた電荷を第２データ線に出力し、前記初期化モードにおいて前記第１トランジスタをオンすることにより前記第２データ線に設定されたリセット電圧を前記光検出素子の他端に印加して光検出素子の初期化を行い、
前記データ線対ごとに設けられた出力アンプを更に備え、
前記出力アンプは、
第１、第２入力端子を備え、前記第２入力端子に所定の基準電圧が印加された演算増幅器と、
一端が前記演算増幅器の出力端子に接続され、他端が前記第２データ線に接続された第２スイッチトランジスタと、
前記演算増幅器の前記第１入力端子と、前記第１データ線との間に直列に設けられた入力キャパシタおよび第３スイッチトランジスタと、
オン状態において、前記入力キャパシタおよび前記第３スイッチトランジスタをバイパスする第４スイッチトランジスタと、
前記演算増幅器の出力端子と、前記第１入力端子との間に設けられた帰還キャパシタと、
前記帰還キャパシタと並列な帰還経路に設けられた第５スイッチトランジスタと、
一端が前記第２データ線に接続され、他端が前記第４スイッチトランジスタの一端もしくは他端に接続された第６スイッチトランジスタと、
を含み、
前記第１動作モードにおいて、前記画素回路から出力される電圧を、前記入力キャパシタと前記帰還キャパシタの容量の比で定まる増幅率にて増幅し、
前記第２動作モードにおいて、前記画素回路から出力される電荷を、前記帰還キャパシタに転送して電圧に変換し、
前記初期化モードにおいて、前記第５スイッチトランジスタをオンして、前記演算増幅器の出力端子に前記所定の基準電圧を出力させることにより前記リセット電圧を生成し、前記第２スイッチトランジスタをオンして、前記リセット電圧を前記第２データ線に出力することを特徴とする光検出装置。
前記データ線対ごとに設けられ、接続される画素回路に含まれる光検出素子の受光量に応じて、この画素回路の動作モードを、前記第１動作モードと前記第２動作モードとで切り替えるモード制御回路を更に備えたことを特徴とする請求項１に記載の光検出装置。
前記データ線対ごとに設けられ、ゲート端子が第３の固定電圧線に、一端が前記データ線対の第１データ線に、他端が第１の固定電圧線に接続されて、定電流源として動作する定電流トランジスタを更に備え、
前記第１検出部は、ゲート端子に前記光検出素子の他端が接続され、一端に第２の固定電圧線に接続された第２トランジスタと、前記第２トランジスタの他端と前記第１データ線との間に設けられた第１スイッチトランジスタと、を含み、
前記第１動作モードにおいて、前記第１スイッチトランジスタをオンして前記第２トランジスタと定電流トランジスタとでソースフォロアアンプを構成することにより、容量を充放電して得られた電圧を増幅して前記第１データ線に出力することを特徴とする請求項１又は２に記載の光検出装置。
前記初期化モードにおいて、前記第１検出回路をアクティブにして前記光検出素子の他端にかかるリセット電圧を増幅して第１データ線に出力し、前記第４スイッチトランジスタをオンして前記第１データ線に増幅された出力されたリセット電圧を前記演算増幅器の第１入力端子に印加することで、前記画素回路と前記出力アンプとの間でリセット電圧の帰還ループを構成することを特徴とする請求項１に記載の光検出装置。