JPH11313257A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH11313257A JPH11313257A JP10120251A JP12025198A JPH11313257A JP H11313257 A JPH11313257 A JP H11313257A JP 10120251 A JP10120251 A JP 10120251A JP 12025198 A JP12025198 A JP 12025198A JP H11313257 A JPH11313257 A JP H11313257A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- capacitor
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】画素の出力を大きく得ることができ、Ｓ／Ｎの
良好で、ダイナミックレンジの広い固体撮像装置を提供
する。 【解決手段】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が、光電変換用のフォト
ダイオードＰＤと；その出力電流を対数変換した電圧に
変換するＭＯＳトランジスタＴ１と；対数変換された出
力電圧がゲートに印加されるＭＯＳトランジスタＴ２
と；一端が前記ＭＯＳトランジスタの第２電極から出力
電流を受けるように接続され他端が直流電圧に接続され
たキャパシタＣと；キャパシタの出力を増幅するＭＯＳ
トランジスタＴ３と、増幅された信号を出力信号線へ導
出する手段とから成っている。
良好で、ダイナミックレンジの広い固体撮像装置を提供
する。 【解決手段】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が、光電変換用のフォト
ダイオードＰＤと；その出力電流を対数変換した電圧に
変換するＭＯＳトランジスタＴ１と；対数変換された出
力電圧がゲートに印加されるＭＯＳトランジスタＴ２
と；一端が前記ＭＯＳトランジスタの第２電極から出力
電流を受けるように接続され他端が直流電圧に接続され
たキャパシタＣと；キャパシタの出力を増幅するＭＯＳ
トランジスタＴ３と、増幅された信号を出力信号線へ導
出する手段とから成っている。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に関す
るものであり、特に画素を二次元に配置した固体撮像装
置に関する。
るものであり、特に画素を二次元に配置した固体撮像装
置に関する。
【０００２】
【従来の技術】フォトダイオード等の光電変換素子と、
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図２４に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶDDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードＰＤのアノードに
は直流電圧Ｖssが印加されている。ＭＯＳトランジスタ
Ｔ２のゲートには直流電圧ΦRSが印加されている。
画素当りの構成を図２４に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶDDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードＰＤのアノードに
は直流電圧Ｖssが印加されている。ＭＯＳトランジスタ
Ｔ２のゲートには直流電圧ΦRSが印加されている。
【０００４】フォトダイオードＰＤに光が当たると、光
電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲ
ートに蓄積される。ここで、ＭＯＳトランジスタＴ３の
ゲートにパルスΦＶを与えてＭＯＳトランジスタＴ３を
ＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に
比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って
出力信号線Ｖoutへ導出される。このようにして入射光
量に比例した出力電流を読み出すことができる。信号読
み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯ
ＳトランジスタＴ２をＯＮすることでＭＯＳトランジス
タＴ１のゲート電圧を初期化させることができる。
電荷が発生し、その電荷はＭＯＳトランジスタＴ１のゲ
ートに蓄積される。ここで、ＭＯＳトランジスタＴ３の
ゲートにパルスΦＶを与えてＭＯＳトランジスタＴ３を
ＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷に
比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通って
出力信号線Ｖoutへ導出される。このようにして入射光
量に比例した出力電流を読み出すことができる。信号読
み出し後はＭＯＳトランジスタＴ３をＯＦＦにしてＭＯ
ＳトランジスタＴ２をＯＮすることでＭＯＳトランジス
タＴ１のゲート電圧を初期化させることができる。
【０００５】
【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、また光源の変動成分やノイズ成分が含ま
れたまま出力されてしまい、しかも出力信号は小さいレ
ベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像
信号を得ることができないという欠点があった。
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、また光源の変動成分やノイズ成分が含ま
れたまま出力されてしまい、しかも出力信号は小さいレ
ベルであるので、Ｓ／Ｎが悪く全体として高品質の撮像
信号を得ることができないという欠点があった。
【０００６】本発明はこのような点に鑑みなされたもの
であって、画素の出力を大きく得ることができる固体撮
像装置を提供することを目的とする。また、本発明の他
の目的はＳ／Ｎの良好な撮像信号を得ることができる固
体撮像装置を提供することにある。更に他の目的はダイ
ナミックレンジの広い固体撮像装置を提供することにあ
る。
であって、画素の出力を大きく得ることができる固体撮
像装置を提供することを目的とする。また、本発明の他
の目的はＳ／Ｎの良好な撮像信号を得ることができる固
体撮像装置を提供することにある。更に他の目的はダイ
ナミックレンジの広い固体撮像装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め請求項１に記載の発明では、画素をマトリクス状に配
してなる二次元の固体撮像装置において、各画素が、光
電変換素子と；前記光電変換素子の出力電流を対数変換
した電圧に変換する対数変換手段と；第１電極と第２電
極と制御電極とを備え、この制御電極に前記対数変換手
段の出力電圧が印加されるトランジスタと；一端が前記
トランジスタの第２電極から出力電流を受けるキャパシ
タと；前記キャパシタの出力を増幅する増幅器と；増幅
された信号を出力信号線へ導出する導出路とから成って
いる。
め請求項１に記載の発明では、画素をマトリクス状に配
してなる二次元の固体撮像装置において、各画素が、光
電変換素子と；前記光電変換素子の出力電流を対数変換
した電圧に変換する対数変換手段と；第１電極と第２電
極と制御電極とを備え、この制御電極に前記対数変換手
段の出力電圧が印加されるトランジスタと；一端が前記
トランジスタの第２電極から出力電流を受けるキャパシ
タと；前記キャパシタの出力を増幅する増幅器と；増幅
された信号を出力信号線へ導出する導出路とから成って
いる。
【０００８】この構成によると、光電変換出力信号はキ
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で増
幅され充分な大きさとなって出力されるので、感度の良
い撮像信号となる。更に、この構成では対数圧縮変換に
よって固体撮像装置のダイナミックレンジが広くなる。
また、各画素ごとに光電変換手段とキャパシタと増幅器
と導出手段が設けられているので、より正確に安定した
信号読み出しが可能である。
ャパシタで積分されるので、光電変換出力信号に含まれ
る光源の変動成分や高周波のノイズはキャパシタで吸収
され除去される。そして、これらの変動成分や高周波の
ノイズの除去された光電変換出力信号は更に増幅器で増
幅され充分な大きさとなって出力されるので、感度の良
い撮像信号となる。更に、この構成では対数圧縮変換に
よって固体撮像装置のダイナミックレンジが広くなる。
また、各画素ごとに光電変換手段とキャパシタと増幅器
と導出手段が設けられているので、より正確に安定した
信号読み出しが可能である。
【０００９】請求項３に記載するように、増幅器は第１
電極と第２電極と前記キャパシタの出力が印加される制
御電極とを有する増幅用トランジスタと、前記増幅用ト
ランジスタの第２電極に通じる出力信号線に接続された
負荷抵抗とを含むものであってもよい。この負荷抵抗
は、いくつかの画素で兼用されていてもよい。従って、
請求項４に記載するように、その総数が全画素数より少
なくてもよい。また、増幅用トランジスタを用いる場
合、請求項５に記載するように、前記導出路は増幅用ト
ランジスタの第２電極に接続し、この第２電極から信号
を導出すればよい。
電極と第２電極と前記キャパシタの出力が印加される制
御電極とを有する増幅用トランジスタと、前記増幅用ト
ランジスタの第２電極に通じる出力信号線に接続された
負荷抵抗とを含むものであってもよい。この負荷抵抗
は、いくつかの画素で兼用されていてもよい。従って、
請求項４に記載するように、その総数が全画素数より少
なくてもよい。また、増幅用トランジスタを用いる場
合、請求項５に記載するように、前記導出路は増幅用ト
ランジスタの第２電極に接続し、この第２電極から信号
を導出すればよい。
【００１０】負荷抵抗として請求項６に記載するよう
に、増幅用トランジスタの第２電極に接続された第１電
極と、直流電圧に接続された第２電極と、直流電圧に接
続された制御電極とを有する抵抗用トランジスタを用い
てもよい。増幅用トランジスタとしてＭＯＳトランジス
タを用いてもよい。ｎチャンネルＭＯＳトランジスタを
用いる場合、請求項７に記載するように、増幅用トラン
ジスタの第１電極に印加される直流電圧を抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも高電位と
すればよい。
に、増幅用トランジスタの第２電極に接続された第１電
極と、直流電圧に接続された第２電極と、直流電圧に接
続された制御電極とを有する抵抗用トランジスタを用い
てもよい。増幅用トランジスタとしてＭＯＳトランジス
タを用いてもよい。ｎチャンネルＭＯＳトランジスタを
用いる場合、請求項７に記載するように、増幅用トラン
ジスタの第１電極に印加される直流電圧を抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも高電位と
すればよい。
【００１１】増幅用トランジスタとしてｐチャンネルＭ
ＯＳトランジスタを用いる場合、請求項８に記載するよ
うに、増幅用トランジスタの第１電極に印加される直流
電圧を抵抗用トランジスタの第２電極に接続される直流
電圧よりも低電位とすればよい。前記導出路としては、
請求項９に記載するように、全画素の中から所定のもの
を順次選択し、選択された画素から増幅電圧を出力信号
線に導出するスイッチを含むものを用いてもよい。請求
項１０に記載の発明では、第１キャパシタの出力を導出
する間に、次の積分を行う第２のキャパシタを設けるこ
とにより、第１キャパシタの信号を読み出すと同時に第
２キャパシタへの積分が可能となり、動画撮像に対応す
ることが可能である。
ＯＳトランジスタを用いる場合、請求項８に記載するよ
うに、増幅用トランジスタの第１電極に印加される直流
電圧を抵抗用トランジスタの第２電極に接続される直流
電圧よりも低電位とすればよい。前記導出路としては、
請求項９に記載するように、全画素の中から所定のもの
を順次選択し、選択された画素から増幅電圧を出力信号
線に導出するスイッチを含むものを用いてもよい。請求
項１０に記載の発明では、第１キャパシタの出力を導出
する間に、次の積分を行う第２のキャパシタを設けるこ
とにより、第１キャパシタの信号を読み出すと同時に第
２キャパシタへの積分が可能となり、動画撮像に対応す
ることが可能である。
【００１２】また、請求項１１に記載の発明では、前記
キャパシタへの電流入力路にスイッチを設け、このスイ
ッチを全画素で同時制御して全画素の積分時間を同一に
したことを特徴とする。本発明によれば、キャパシタに
蓄積された電荷の読み出しのタイミングが行ごとに順次
ずれることがなく、そのキャパシタの積分時間（及びタ
イミング）は全画素で同一であるので、画素間での読み
出しずれに基づく信号の誤差といったものは生じない。
キャパシタへの電流入力路にスイッチを設け、このスイ
ッチを全画素で同時制御して全画素の積分時間を同一に
したことを特徴とする。本発明によれば、キャパシタに
蓄積された電荷の読み出しのタイミングが行ごとに順次
ずれることがなく、そのキャパシタの積分時間（及びタ
イミング）は全画素で同一であるので、画素間での読み
出しずれに基づく信号の誤差といったものは生じない。
【００１３】また、請求項１２に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと；第３Ｍ
ＯＳトランジスタの第２電極に第１電極が接続され第２
電極が出力信号線に接続されゲート電極が行選択線に接
続された読み出し用の第５ＭＯＳトランジスタとから成
っている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと；第３Ｍ
ＯＳトランジスタの第２電極に第１電極が接続され第２
電極が出力信号線に接続されゲート電極が行選択線に接
続された読み出し用の第５ＭＯＳトランジスタとから成
っている。
【００１４】このような構成によると、フォトダイオー
ドで発生した光電流は第１ＭＯＳトランジスタで対数変
換され、そのゲート電圧は対数変換電流に比例した電圧
となる。この電圧によって第２ＭＯＳトランジスタを通
してキャパシタが充電される。積分が終了した時点で第
５ＭＯＳトランジスタがＯＮされキャパシタの電圧が第
３ＭＯＳトランジスタで増幅されて出力信号線へ導出さ
れる。その後、第４ＭＯＳトランジスタのゲートにリセ
ットパルスが印加されると、キャパシタは初期化され、
再びキャパシタによる積分が開始される。
ドで発生した光電流は第１ＭＯＳトランジスタで対数変
換され、そのゲート電圧は対数変換電流に比例した電圧
となる。この電圧によって第２ＭＯＳトランジスタを通
してキャパシタが充電される。積分が終了した時点で第
５ＭＯＳトランジスタがＯＮされキャパシタの電圧が第
３ＭＯＳトランジスタで増幅されて出力信号線へ導出さ
れる。その後、第４ＭＯＳトランジスタのゲートにリセ
ットパルスが印加されると、キャパシタは初期化され、
再びキャパシタによる積分が開始される。
【００１５】また、請求項１３に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されサブスレッショルド領域で動作する第２ＭＯＳト
ランジスタと；一端が第２ＭＯＳトランジスタの第２電
極に接続され他端が直流電圧に接続されるとともに第２
ＭＯＳトランジスタの第１電極にリセット電圧が与えら
れたときに第２ＭＯＳトランジスタを介してリセットさ
れるキャパシタと；前記キャパシタの一端にゲートが接
続され第１電極が直流電圧に接続されて増幅器として動
作する第３ＭＯＳトランジスタと；第１電極が第３ＭＯ
Ｓトランジスタの第２電極に接続され第２電極が出力信
号線に接続されゲート電極が行選択線に接続された読み
出し用の第５ＭＯＳトランジスタとから成っている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されサブスレッショルド領域で動作する第２ＭＯＳト
ランジスタと；一端が第２ＭＯＳトランジスタの第２電
極に接続され他端が直流電圧に接続されるとともに第２
ＭＯＳトランジスタの第１電極にリセット電圧が与えら
れたときに第２ＭＯＳトランジスタを介してリセットさ
れるキャパシタと；前記キャパシタの一端にゲートが接
続され第１電極が直流電圧に接続されて増幅器として動
作する第３ＭＯＳトランジスタと；第１電極が第３ＭＯ
Ｓトランジスタの第２電極に接続され第２電極が出力信
号線に接続されゲート電極が行選択線に接続された読み
出し用の第５ＭＯＳトランジスタとから成っている。
【００１６】この構成では、キャパシタの積分やキャパ
シタ電圧の読み出しについては、上記請求項４の場合と
同一であるが、キャパシタのリセットについては第２Ｍ
ＯＳトランジスタの第１電極にリセット電圧が与えられ
たとき、キャパシタの電荷が第２ＭＯＳトランジスタを
通して放電されることによってなされる。
シタ電圧の読み出しについては、上記請求項４の場合と
同一であるが、キャパシタのリセットについては第２Ｍ
ＯＳトランジスタの第１電極にリセット電圧が与えられ
たとき、キャパシタの電荷が第２ＭＯＳトランジスタを
通して放電されることによってなされる。
【００１７】また、請求項１４に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートに直流電圧が印加されて常時
ＯＮする第４ＭＯＳトランジスタと；第３ＭＯＳトラン
ジスタの第２電極に第１電極が接続され第２電極が出力
信号線に接続されゲート電極が行選択線に接続された読
み出し用の第５ＭＯＳトランジスタとから成っている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極が直流電圧に接続されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電荷
に基づく信号を積分するキャパシタと；前記キャパシタ
の一端にゲートが接続され第１電極が直流電圧に接続さ
れて増幅器として動作する第３ＭＯＳトランジスタと；
前記キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートに直流電圧が印加されて常時
ＯＮする第４ＭＯＳトランジスタと；第３ＭＯＳトラン
ジスタの第２電極に第１電極が接続され第２電極が出力
信号線に接続されゲート電極が行選択線に接続された読
み出し用の第５ＭＯＳトランジスタとから成っている。
【００１８】この構成では、常時ＯＮする第４ＭＯＳト
ランジスタが抵抗と等価になり、キャパシタに所定値の
抵抗が接続されていることになる。このためキャパシタ
の初期値が、その抵抗によって決まることになる。換言
すれば、第４ＭＯＳトランジスタのゲート電極に加える
直流電圧を可変することによって初期値を調整できるこ
とになる。
ランジスタが抵抗と等価になり、キャパシタに所定値の
抵抗が接続されていることになる。このためキャパシタ
の初期値が、その抵抗によって決まることになる。換言
すれば、第４ＭＯＳトランジスタのゲート電極に加える
直流電圧を可変することによって初期値を調整できるこ
とになる。
【００１９】また、請求項１５に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されるとともに第１電極が直流電圧に接続されサブス
レッショルド領域で動作する第２ＭＯＳトランジスタ
と；第１電極が第２ＭＯＳトランジスタの第２電極に接
続されゲートにスイッチング電圧が印加される第６ＭＯ
Ｓトランジスタと；一端が第６ＭＯＳトランジスタの第
２電極に接続され他端が直流電圧に接続され前記フォト
ダイオードで発生した光電流に基づく信号を積分するキ
ャパシタと；前記キャパシタの一端にゲートが接続され
第１電極が直流電圧に接続されて増幅器として動作する
第３ＭＯＳトランジスタと；前記キャパシタの前記一端
に第１電極が接続され第２電極が直流電圧に接続されて
いるとともにゲートにリセット信号が入力されたときＯ
Ｎして前記キャパシタを初期状態にリセットする第４Ｍ
ＯＳトランジスタと；第３ＭＯＳトランジスタの第２電
極に第１電極が接続され第２電極が出力信号線に接続さ
れゲート電極が行選択線に接続された読み出し用の第５
ＭＯＳトランジスタとから成り、第６ＭＯＳトランジス
タをＯＦＦして前記キャパシタの積分を停止した状態で
前記キャパシタに蓄積された電荷に基づく信号を第３Ｍ
ＯＳトランジスタで増幅して読み出すようにしている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続されるとともに第１電極が直流電圧に接続されサブス
レッショルド領域で動作する第２ＭＯＳトランジスタ
と；第１電極が第２ＭＯＳトランジスタの第２電極に接
続されゲートにスイッチング電圧が印加される第６ＭＯ
Ｓトランジスタと；一端が第６ＭＯＳトランジスタの第
２電極に接続され他端が直流電圧に接続され前記フォト
ダイオードで発生した光電流に基づく信号を積分するキ
ャパシタと；前記キャパシタの一端にゲートが接続され
第１電極が直流電圧に接続されて増幅器として動作する
第３ＭＯＳトランジスタと；前記キャパシタの前記一端
に第１電極が接続され第２電極が直流電圧に接続されて
いるとともにゲートにリセット信号が入力されたときＯ
Ｎして前記キャパシタを初期状態にリセットする第４Ｍ
ＯＳトランジスタと；第３ＭＯＳトランジスタの第２電
極に第１電極が接続され第２電極が出力信号線に接続さ
れゲート電極が行選択線に接続された読み出し用の第５
ＭＯＳトランジスタとから成り、第６ＭＯＳトランジス
タをＯＦＦして前記キャパシタの積分を停止した状態で
前記キャパシタに蓄積された電荷に基づく信号を第３Ｍ
ＯＳトランジスタで増幅して読み出すようにしている。
【００２０】この構成では、全画素の第６ＭＯＳトラン
ジスタを同時制御することによって全画素の積分時間を
同一にできる。
ジスタを同時制御することによって全画素の積分時間を
同一にできる。
【００２１】また、請求項１６に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が第３ＭＯＳトランジスタの
第２電極に接続され他端が出力信号線に接続された第２
スイッチとから成り、第１スイッチをＯＮ状態にして前
記キャパシタへ第２ＭＯＳトランジスタの出力電流を供
給して信号の積分を行ない、第１スイッチをＯＦＦした
状態で第２スイッチをＯＮして前記キャパシタの信号を
第３ＭＯＳトランジスタで増幅して出力信号線へ導出
し、その後、第１スイッチをＯＮ状態にして第２ＭＯＳ
トランジスタの第１電極に印加される前記クロックのリ
セット電圧期間に第２ＭＯＳトランジスタと第１スイッ
チを通して前記キャパシタの初期化を行なうようになっ
ている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が第３ＭＯＳトランジスタの
第２電極に接続され他端が出力信号線に接続された第２
スイッチとから成り、第１スイッチをＯＮ状態にして前
記キャパシタへ第２ＭＯＳトランジスタの出力電流を供
給して信号の積分を行ない、第１スイッチをＯＦＦした
状態で第２スイッチをＯＮして前記キャパシタの信号を
第３ＭＯＳトランジスタで増幅して出力信号線へ導出
し、その後、第１スイッチをＯＮ状態にして第２ＭＯＳ
トランジスタの第１電極に印加される前記クロックのリ
セット電圧期間に第２ＭＯＳトランジスタと第１スイッ
チを通して前記キャパシタの初期化を行なうようになっ
ている。
【００２２】この構成では、キャパシタの初期化（リセ
ット）はキャパシタの電荷が第１スイッチと第２ＭＯＳ
トランジスタを通して放電することにより行なわれる。
ット）はキャパシタの電荷が第１スイッチと第２ＭＯＳ
トランジスタを通して放電することにより行なわれる。
【００２３】また、請求項１７に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が前記キャパシタの一端に接
続され他端が直流電圧に接続されゲートにリセット信号
が入力される第４ＭＯＳトランジスタと；一端が第３Ｍ
ＯＳトランジスタの第２電極に接続され他端が出力信号
線に接続された第２スイッチとから成り、第１スイッチ
をＯＦＦして前記キャパシタの信号を第３ＭＯＳトラン
ジスタで増幅して出力信号線へ読み出しているときに第
２ＭＯＳトランジスタの第２電極のクロックのリセット
電圧期間に前記第２ＭＯＳトランジスタの第２電極に関
係するｐｎ接合容量をリセットし、前記クロックの他の
レベル期間に前記ｐｎ接合容量への信号の積分を開始さ
せ、前記キャパシタの信号の読み出し終了後に第１スイ
ッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キ
ャパシタへ移送するとともに該キャパシタの積分を続行
するようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
１スイッチを介して第２ＭＯＳトランジスタの第２電極
に接続され他端が直流電圧に接続され前記フォトダイオ
ードで発生した光電流に基づく信号を積分するキャパシ
タと；ゲートが前記キャパシタの一端に接続され第１電
極が直流電圧に接続されて増幅器として動作する第３Ｍ
ＯＳトランジスタと；一端が前記キャパシタの一端に接
続され他端が直流電圧に接続されゲートにリセット信号
が入力される第４ＭＯＳトランジスタと；一端が第３Ｍ
ＯＳトランジスタの第２電極に接続され他端が出力信号
線に接続された第２スイッチとから成り、第１スイッチ
をＯＦＦして前記キャパシタの信号を第３ＭＯＳトラン
ジスタで増幅して出力信号線へ読み出しているときに第
２ＭＯＳトランジスタの第２電極のクロックのリセット
電圧期間に前記第２ＭＯＳトランジスタの第２電極に関
係するｐｎ接合容量をリセットし、前記クロックの他の
レベル期間に前記ｐｎ接合容量への信号の積分を開始さ
せ、前記キャパシタの信号の読み出し終了後に第１スイ
ッチをＯＮさせて前記ｐｎ接合容量の蓄積電荷を前記キ
ャパシタへ移送するとともに該キャパシタの積分を続行
するようになっている。
【００２４】また、請求項１８に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極に直流電圧が印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの前記一端にゲ
ートが接続され第１電極が直流電圧に接続されて増幅器
として動作する第３ＭＯＳトランジスタと；第２キャパ
シタの一端に第１電極が接続され第２電極が直流電圧に
接続されゲートにリセット信号が入力される第４ＭＯＳ
トランジスタと；一端が第３ＭＯＳトランジスタの第２
電極に接続され他端が出力信号線に接続された第２スイ
ッチとから成り、第１スイッチをＯＦＦ状態にして第２
キャパシタの信号を第３ＭＯＳトランジスタで増幅して
出力信号線へ読み出しているときに第１キャパシタで次
の積分を開始し、前記読み出し終了後、第４ＭＯＳトラ
ンジスタをＯＮして第２キャパシタをリセットした後、
第１スイッチをＯＮして第１キャパシタの電荷を第２キ
ャパシタへ転送するとともに第２キャパシタの積分を続
行するようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極に直流電圧が印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの前記一端にゲ
ートが接続され第１電極が直流電圧に接続されて増幅器
として動作する第３ＭＯＳトランジスタと；第２キャパ
シタの一端に第１電極が接続され第２電極が直流電圧に
接続されゲートにリセット信号が入力される第４ＭＯＳ
トランジスタと；一端が第３ＭＯＳトランジスタの第２
電極に接続され他端が出力信号線に接続された第２スイ
ッチとから成り、第１スイッチをＯＦＦ状態にして第２
キャパシタの信号を第３ＭＯＳトランジスタで増幅して
出力信号線へ読み出しているときに第１キャパシタで次
の積分を開始し、前記読み出し終了後、第４ＭＯＳトラ
ンジスタをＯＮして第２キャパシタをリセットした後、
第１スイッチをＯＮして第１キャパシタの電荷を第２キ
ャパシタへ転送するとともに第２キャパシタの積分を続
行するようになっている。
【００２５】また、請求項１９に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと、第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；一端が第３ＭＯ
Ｓトランジスタの第２電極に接続され他端が出力信号線
に接続された第２スイッチとから成り、第１キャパシタ
で積分された電圧を第１スイッチをＯＮして第２キャパ
シタに転送することで第１キャパシタのリセットを行な
い、次いで第１スイッチをＯＦＦして第２キャパシタの
電荷に基づく信号を第３ＭＯＳトランジスタで増幅して
前記出力信号線へ読み出しているときに第１キャパシタ
で次の積分を行なうようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと、第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；一端が第３ＭＯ
Ｓトランジスタの第２電極に接続され他端が出力信号線
に接続された第２スイッチとから成り、第１キャパシタ
で積分された電圧を第１スイッチをＯＮして第２キャパ
シタに転送することで第１キャパシタのリセットを行な
い、次いで第１スイッチをＯＦＦして第２キャパシタの
電荷に基づく信号を第３ＭＯＳトランジスタで増幅して
前記出力信号線へ読み出しているときに第１キャパシタ
で次の積分を行なうようになっている。
【００２６】また、請求項２０に記載の発明では、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；第２キャパシタ
の一端に第１電極が接続され第２電極が直流電圧に接続
されゲートにリセット電圧が印加される第４ＭＯＳトラ
ンジスタと；一端が第３ＭＯＳトランジスタの第２電極
に接続され他端が出力信号線に接続された第２スイッチ
とから成り、第１スイッチをＯＦＦした状態で第２キャ
パシタの信号を第３ＭＯＳトランジスタで増幅して読み
出しているときに第２ＭＯＳトランジスタの第２電極に
印加されるクロックのリセット電圧レベル期間に第１キ
ャパシタをリセットし、前記クロックの他のレベル期間
に第１キャパシタの積分を開始し、読み出し終了後第４
ＭＯＳトランジスタをＯＮして第２キャパシタをリセッ
トし、次に第１スイッチをＯＮして第１キャパシタの電
荷を第２キャパシタへ転送するとともに第２キャパシタ
の積分を継続するようになっている。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと；前記フォトダイ
オードの一方の電極に第１電極とゲート電極が接続され
サブスレッショルド領域で動作する第１ＭＯＳトランジ
スタと；ゲートが第１ＭＯＳトランジスタのゲートに接
続され第１電極にクロックが印加されサブスレッショル
ド領域で動作する第２ＭＯＳトランジスタと；一端が第
２ＭＯＳトランジスタの第２電極に接続され他端が直流
電圧に接続され前記フォトダイオードで発生した光電流
に基づく信号を積分する第１キャパシタと；一端が第１
キャパシタの一端に接続された第１スイッチと；第１ス
イッチの他端に一端が接続され他端が直流電圧に接続さ
れた第２キャパシタと；第２キャパシタの一端にゲート
が接続され第１電極が直流電圧に接続されて増幅器とし
て動作する第３ＭＯＳトランジスタと；第２キャパシタ
の一端に第１電極が接続され第２電極が直流電圧に接続
されゲートにリセット電圧が印加される第４ＭＯＳトラ
ンジスタと；一端が第３ＭＯＳトランジスタの第２電極
に接続され他端が出力信号線に接続された第２スイッチ
とから成り、第１スイッチをＯＦＦした状態で第２キャ
パシタの信号を第３ＭＯＳトランジスタで増幅して読み
出しているときに第２ＭＯＳトランジスタの第２電極に
印加されるクロックのリセット電圧レベル期間に第１キ
ャパシタをリセットし、前記クロックの他のレベル期間
に第１キャパシタの積分を開始し、読み出し終了後第４
ＭＯＳトランジスタをＯＮして第２キャパシタをリセッ
トし、次に第１スイッチをＯＮして第１キャパシタの電
荷を第２キャパシタへ転送するとともに第２キャパシタ
の積分を継続するようになっている。
【００２７】また、請求項２１に記載の発明では、請求
項１２〜請求項２０のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れ前記第３ＭＯＳトランジスタのドレイン側で前記第３
ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトランジス
タを備えている。
項１２〜請求項２０のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れ前記第３ＭＯＳトランジスタのドレイン側で前記第３
ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトランジス
タを備えている。
【００２８】また、請求項２２に記載の発明では、請求
項１２〜請求項１５のいずれかに記載の固体撮像装置に
おいて、画素マトリクスの列ごとに、その列に含まれる
各画素の第５ＭＯＳトランジスタに接続された第１電極
と、直流電圧に接続された第２電極と、直流電圧に接続
されたゲートとを有する抵抗用ＭＯＳトランジスタをさ
らに備えたことを特徴とする。
項１２〜請求項１５のいずれかに記載の固体撮像装置に
おいて、画素マトリクスの列ごとに、その列に含まれる
各画素の第５ＭＯＳトランジスタに接続された第１電極
と、直流電圧に接続された第２電極と、直流電圧に接続
されたゲートとを有する抵抗用ＭＯＳトランジスタをさ
らに備えたことを特徴とする。
【００２９】また、請求項２３に記載の発明では、請求
項１６〜請求項２０のいずれかに記載の固体撮像装置に
おいて、画素マトリクスの列ごとに、その列に含まれる
各画素の第２スイッチに接続された第１電極と、直流電
圧に接続された第２電極と、直流電極に接続されたゲー
トとを有する抵抗用ＭＯＳトランジスタをさらに備えた
ことを特徴とする。
項１６〜請求項２０のいずれかに記載の固体撮像装置に
おいて、画素マトリクスの列ごとに、その列に含まれる
各画素の第２スイッチに接続された第１電極と、直流電
圧に接続された第２電極と、直流電極に接続されたゲー
トとを有する抵抗用ＭＯＳトランジスタをさらに備えた
ことを特徴とする。
【００３０】
【発明の実施の形態】以下、本発明の固体撮像装置の各
実施形態を図面を参照して説明する。図１は本発明の一
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図１ではこれら
について省略し、図３以降の各実施形態において示して
いる。
実施形態を図面を参照して説明する。図１は本発明の一
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図１ではこれら
について省略し、図３以降の各実施形態において示して
いる。
【００３１】出力信号線６−１、６−２、・・・、６−
ｍごとにｎチャンネルのＭＯＳトランジスタＱ１、Ｑ２
が図示の如く１組ずつ設けられている。ＭＯＳトランジ
スタＱ１のゲートは直流電圧線７に接続され、ドレイン
は出力信号線６−１に接続され、ソースは直流電圧ＶS
S’のライン８に接続されている。一方、ＭＯＳトラン
ジスタＱ２のドレインは出力信号線６−１に接続され、
ソースは最終的な信号線９に接続され、ゲートは水平走
査回路３に接続されている。
ｍごとにｎチャンネルのＭＯＳトランジスタＱ１、Ｑ２
が図示の如く１組ずつ設けられている。ＭＯＳトランジ
スタＱ１のゲートは直流電圧線７に接続され、ドレイン
は出力信号線６−１に接続され、ソースは直流電圧ＶS
S’のライン８に接続されている。一方、ＭＯＳトラン
ジスタＱ２のドレインは出力信号線６−１に接続され、
ソースは最終的な信号線９に接続され、ゲートは水平走
査回路３に接続されている。
【００３２】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく信号を増幅して
出力する増幅用の第３ＭＯＳトランジスタＴ３が設けら
れている。その増幅用のＭＯＳトランジスタＴ３と上記
ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のよ
うになる。ここで、ＭＯＳトランジスタＱ１のソースに
接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタ
Ｔ３のドレインに接続される直流電圧ＶDD’との関係は
ＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグラン
ド電圧（接地）である。この回路構成は上段のＭＯＳト
ランジスタＴ３のゲートに信号が入力され、下段のＭＯ
ＳトランジスタＱ１のゲートには直流電圧が常時印加さ
れる。このため下段のＭＯＳトランジスタＱ１は抵抗と
等価であり、図２（ａ）の回路はソースフォロア型の増
幅回路となっている。この場合、ＭＯＳトランジスタＴ
３から増幅出力されるのは電流であると考えてよい。
それらの画素で発生した光電荷に基づく信号を増幅して
出力する増幅用の第３ＭＯＳトランジスタＴ３が設けら
れている。その増幅用のＭＯＳトランジスタＴ３と上記
ＭＯＳトランジスタＱ１との接続関係は図２（ａ）のよ
うになる。ここで、ＭＯＳトランジスタＱ１のソースに
接続される直流電圧ＶSS’と、第３ＭＯＳトランジスタ
Ｔ３のドレインに接続される直流電圧ＶDD’との関係は
ＶDD’＞ＶSS’であり、直流電圧ＶSS’は例えばグラン
ド電圧（接地）である。この回路構成は上段のＭＯＳト
ランジスタＴ３のゲートに信号が入力され、下段のＭＯ
ＳトランジスタＱ１のゲートには直流電圧が常時印加さ
れる。このため下段のＭＯＳトランジスタＱ１は抵抗と
等価であり、図２（ａ）の回路はソースフォロア型の増
幅回路となっている。この場合、ＭＯＳトランジスタＴ
３から増幅出力されるのは電流であると考えてよい。
【００３３】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように各実施形態の画素内にはスイッチ用の第
５ＭＯＳトランジスタも設けられている。この第５ＭＯ
ＳトランジスタＴ５も含めて表わすと、図２（ａ）の回
路は正確には図２（ｂ）のようになる。即ち、第５ＭＯ
ＳトランジスタがＭＯＳトランジスタＱ１と第３ＭＯＳ
トランジスタＴ３との間に挿入されている。ここで、第
５ＭＯＳトランジスタＴ５は行の選択を行うものであ
り、トランジスタＱ２は列の選択を行うものである。な
お、図１および図２に示す構成は以下に説明する第１実
施形態〜第９実施形態に共通の構成である。いずれにし
ても、図２のように構成することにより信号のゲインを
大きく出力することができる。
によって制御され、スイッチ素子として動作する。尚、
後述するように各実施形態の画素内にはスイッチ用の第
５ＭＯＳトランジスタも設けられている。この第５ＭＯ
ＳトランジスタＴ５も含めて表わすと、図２（ａ）の回
路は正確には図２（ｂ）のようになる。即ち、第５ＭＯ
ＳトランジスタがＭＯＳトランジスタＱ１と第３ＭＯＳ
トランジスタＴ３との間に挿入されている。ここで、第
５ＭＯＳトランジスタＴ５は行の選択を行うものであ
り、トランジスタＱ２は列の選択を行うものである。な
お、図１および図２に示す構成は以下に説明する第１実
施形態〜第９実施形態に共通の構成である。いずれにし
ても、図２のように構成することにより信号のゲインを
大きく出力することができる。
【００３４】従って、画素がダイナミックレンジ拡大の
ために光電流を対数変換しているような場合は、そのま
までは出力信号が小さいが、本増幅回路により充分大き
な信号に増幅されるため、後続の信号処理回路（図示せ
ず）での処理が楽になる。また、増幅回路の負荷抵抗部
分を構成するトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗の数を低減でき、半導体チップ上で増幅回
路が占める面積を少なくできる。
ために光電流を対数変換しているような場合は、そのま
までは出力信号が小さいが、本増幅回路により充分大き
な信号に増幅されるため、後続の信号処理回路（図示せ
ず）での処理が楽になる。また、増幅回路の負荷抵抗部
分を構成するトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗の数を低減でき、半導体チップ上で増幅回
路が占める面積を少なくできる。
【００３５】以下、各実施形態を画素部分の構成を示し
て説明する。尚、以下の各実施形態では、信号を第３Ｍ
ＯＳトランジスタＴ３で増幅して出力信号線へ導出する
旨、説明しているが、正確には第３ＭＯＳトランジスタ
Ｔ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との
組み合せによって増幅するものであることは理解される
べきである。なお、本明細書において、「直流電圧へ接
続」という場合、グランド電圧への接続、すなわち「接
地」をも含むものとする。以下、各実施形態を画素部分
の構成を示して説明する。
て説明する。尚、以下の各実施形態では、信号を第３Ｍ
ＯＳトランジスタＴ３で増幅して出力信号線へ導出する
旨、説明しているが、正確には第３ＭＯＳトランジスタ
Ｔ３と上述の負荷抵抗用のＭＯＳトランジスタＱ１との
組み合せによって増幅するものであることは理解される
べきである。なお、本明細書において、「直流電圧へ接
続」という場合、グランド電圧への接続、すなわち「接
地」をも含むものとする。以下、各実施形態を画素部分
の構成を示して説明する。
【００３６】〈第１実施形態〉図３において、ｐｎフォ
トダイオードＰＤが感光部（光電変換部）を形成してい
る。そのフォトダイオードＰＤのアノードは第１のＭＯ
ＳトランジスタＴ１のドレインとゲート、及び第２のＭ
ＯＳトランジスタＴ２のゲートに接続されている。第２
のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトラ
ンジスタＴ３のゲート、及び第４のＭＯＳトランジスタ
Ｔ４のドレインに接続され、第３のＭＯＳトランジスタ
Ｔ３のソースは第５のＭＯＳトランジスタＴ５のドレイ
ンに接続されている。第５のＭＯＳトランジスタＴ５の
ソースは出力信号線Ｖout（このＶoutは図１の６−１、
６−２、・・・、６−ｍに対応する）へ接続されてい
る。
トダイオードＰＤが感光部（光電変換部）を形成してい
る。そのフォトダイオードＰＤのアノードは第１のＭＯ
ＳトランジスタＴ１のドレインとゲート、及び第２のＭ
ＯＳトランジスタＴ２のゲートに接続されている。第２
のＭＯＳトランジスタＴ２のソースは第３のＭＯＳトラ
ンジスタＴ３のゲート、及び第４のＭＯＳトランジスタ
Ｔ４のドレインに接続され、第３のＭＯＳトランジスタ
Ｔ３のソースは第５のＭＯＳトランジスタＴ５のドレイ
ンに接続されている。第５のＭＯＳトランジスタＴ５の
ソースは出力信号線Ｖout（このＶoutは図１の６−１、
６−２、・・・、６−ｍに対応する）へ接続されてい
る。
【００３７】また、ｐｎフォトダイオードＰＤのカソー
ドと第２のＭＯＳトランジスタＴ２のドレイン、及び第
３のＭＯＳトランジスタＴ３のドレインには直流電圧Ｖ
DDが印加されるようになっている。一方、第１のＭＯＳ
トランジスタＴ１のソースには直流電圧Ｖssが、第２の
ＭＯＳトランジスタＴ２のソースにはキャパシタＣを介
して同じく直流電圧Ｖssが印加されており、第４のＭＯ
ＳトランジスタＴ４のソースには直流電圧ＶRSが印加さ
れている。第１、第２のＭＯＳトランジスタＴ１、Ｔ２
はいずれもサブスレッショルド領域で動作するようにバ
イアスされている。
ドと第２のＭＯＳトランジスタＴ２のドレイン、及び第
３のＭＯＳトランジスタＴ３のドレインには直流電圧Ｖ
DDが印加されるようになっている。一方、第１のＭＯＳ
トランジスタＴ１のソースには直流電圧Ｖssが、第２の
ＭＯＳトランジスタＴ２のソースにはキャパシタＣを介
して同じく直流電圧Ｖssが印加されており、第４のＭＯ
ＳトランジスタＴ４のソースには直流電圧ＶRSが印加さ
れている。第１、第２のＭＯＳトランジスタＴ１、Ｔ２
はいずれもサブスレッショルド領域で動作するようにバ
イアスされている。
【００３８】今、フォトダイオードＰＤに光が当たると
光電流が発生し、第１ＭＯＳトランジスタＴ１のゲート
には、ＭＯＳトランジスタのサブスレッショルド特性に
より、前記光電流を対数変換した値の電圧が発生する。
この電圧により、キャパシタＣには光電流の積分値を対
数変換した値と同等の電荷が蓄積される。ここで第５Ｍ
ＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、
該ＭＯＳトランジスタＴ５をＯＮにするとキャパシタＣ
へ蓄積された電荷に比例した電流が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出
される。このようにして入射光量の対数値に比例した信
号（出力電流）を読み出すことができる。信号読み出し
後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４Ｍ
ＯＳトランジスタＴ４をＯＮすることでキャパシタＣ及
び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化さ
せることができる。
光電流が発生し、第１ＭＯＳトランジスタＴ１のゲート
には、ＭＯＳトランジスタのサブスレッショルド特性に
より、前記光電流を対数変換した値の電圧が発生する。
この電圧により、キャパシタＣには光電流の積分値を対
数変換した値と同等の電荷が蓄積される。ここで第５Ｍ
ＯＳトランジスタＴ５のゲートにパルスΦＶを与えて、
該ＭＯＳトランジスタＴ５をＯＮにするとキャパシタＣ
へ蓄積された電荷に比例した電流が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出
される。このようにして入射光量の対数値に比例した信
号（出力電流）を読み出すことができる。信号読み出し
後は第５ＭＯＳトランジスタＴ５をＯＦＦにして第４Ｍ
ＯＳトランジスタＴ４をＯＮすることでキャパシタＣ及
び第３ＭＯＳトランジスタＴ３のゲート電圧を初期化さ
せることができる。
【００３９】〈第２実施形態〉図４に示すように第２実
施形態では、第２ＭＯＳトランジスタＴ２のドレインに
クロックΦＤを与えることによってキャパシタＣ及び第
３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初
期化）するようにし、それによって第４ＭＯＳトランジ
スタＴ４を削除した構成となっている。その他の構成は
第１実施形態（図３）と同一である。尚、クロックΦＤ
のハイレベル期間では、キャパシタＣに積分が行なわ
れ、ローレベル期間では、キャパシタＣの電荷がＭＯＳ
トランジスタＴ２を通して放電され、キャパシタＣの電
圧及び第３ＭＯＳトランジスタＴ３のゲートは略クロッ
クΦＤのローレベル電圧になる（リセット）。この第２
実施形態では、第４ＭＯＳトランジスタＴ４を省略でき
る分、構成がシンプルになる。
施形態では、第２ＭＯＳトランジスタＴ２のドレインに
クロックΦＤを与えることによってキャパシタＣ及び第
３ＭＯＳトランジスタＴ３のゲート電圧をリセット（初
期化）するようにし、それによって第４ＭＯＳトランジ
スタＴ４を削除した構成となっている。その他の構成は
第１実施形態（図３）と同一である。尚、クロックΦＤ
のハイレベル期間では、キャパシタＣに積分が行なわ
れ、ローレベル期間では、キャパシタＣの電荷がＭＯＳ
トランジスタＴ２を通して放電され、キャパシタＣの電
圧及び第３ＭＯＳトランジスタＴ３のゲートは略クロッ
クΦＤのローレベル電圧になる（リセット）。この第２
実施形態では、第４ＭＯＳトランジスタＴ４を省略でき
る分、構成がシンプルになる。
【００４０】〈第３実施形態〉図５に示すように、第３
実施形態は、第１実施形態（図３）に対し第２ＭＯＳト
ランジスタＴ２とキャパシタＣとの間にｎチャンネル型
の第６ＭＯＳトランジスタＴ６をスイッチとして挿入し
た点が特徴となっている。この第６ＭＯＳトランジスタ
Ｔ６のドレインは第２ＭＯＳトランジスタＴ２のソース
に接続され、ソースはキャパシタＣに接続され、ゲート
には積分時間制御電圧（スイッチング電圧）ФINTが印
加されるようになっている。積分時間制御電圧ФINTを
ハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮし
た状態でキャパシタＣの積分動作が行なわれる。そし
て、キャパシタＣの信号を読み出す際には、積分時間制
御電圧ФINTをローレベルにして該第６ＭＯＳトランジ
スタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジス
タＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、
Ｔ５を通して出力信号線Ｖoutへ読み出す。
実施形態は、第１実施形態（図３）に対し第２ＭＯＳト
ランジスタＴ２とキャパシタＣとの間にｎチャンネル型
の第６ＭＯＳトランジスタＴ６をスイッチとして挿入し
た点が特徴となっている。この第６ＭＯＳトランジスタ
Ｔ６のドレインは第２ＭＯＳトランジスタＴ２のソース
に接続され、ソースはキャパシタＣに接続され、ゲート
には積分時間制御電圧（スイッチング電圧）ФINTが印
加されるようになっている。積分時間制御電圧ФINTを
ハイレベルにして第６ＭＯＳトランジスタＴ６をＯＮし
た状態でキャパシタＣの積分動作が行なわれる。そし
て、キャパシタＣの信号を読み出す際には、積分時間制
御電圧ФINTをローレベルにして該第６ＭＯＳトランジ
スタＴ６をＯＦＦにした状態で、第５ＭＯＳトランジス
タＴ５をＯＮし、第３、第５ＭＯＳトランジスタＴ３、
Ｔ５を通して出力信号線Ｖoutへ読み出す。
【００４１】信号読み出し後は、第５ＭＯＳトランジス
タＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６
をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯ
ＮさせることによってキャパシタＣ及び第３ＭＯＳトラ
ンジスタＴ３のゲート電圧のリセット（初期化）を行な
う。しかる後、第６ＭＯＳトランジスタＴ６をＯＮして
キャパシタＣによる積分を行なう。この第３実施形態で
は、二次元に配置された全ての画素の第６ＭＯＳトラン
ジスタＴ６のゲートに同時刻、同時間だけパルスを与え
ると全ての画素が同時刻、同時間だけ積分された電荷を
各画素のキャパシタＣに蓄積することができる。
タＴ５をＯＦＦにし、且つ第６ＭＯＳトランジスタＴ６
をＯＦＦにした状態で第４ＭＯＳトランジスタＴ４をＯ
ＮさせることによってキャパシタＣ及び第３ＭＯＳトラ
ンジスタＴ３のゲート電圧のリセット（初期化）を行な
う。しかる後、第６ＭＯＳトランジスタＴ６をＯＮして
キャパシタＣによる積分を行なう。この第３実施形態で
は、二次元に配置された全ての画素の第６ＭＯＳトラン
ジスタＴ６のゲートに同時刻、同時間だけパルスを与え
ると全ての画素が同時刻、同時間だけ積分された電荷を
各画素のキャパシタＣに蓄積することができる。
【００４２】〈第４実施形態〉図６に示すように、第４
実施形態は第１実施形態（図３）に対して、第４ＭＯＳ
トランジスタＴ４を省略するとともに、第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックΦＤを与えるように
し、且つその第２ＭＯＳトランジスタのソースとキャパ
シタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとし
て挿入した点が相違しており、その他の構成は同一であ
る。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯ
ＳトランジスタＴ２のソースに接続され、ソースがキャ
パシタに接続され、ゲートには積分時間制御電圧ФINT
が印加されるようになっている。
実施形態は第１実施形態（図３）に対して、第４ＭＯＳ
トランジスタＴ４を省略するとともに、第２ＭＯＳトラ
ンジスタＴ２のドレインにクロックΦＤを与えるように
し、且つその第２ＭＯＳトランジスタのソースとキャパ
シタＣ間に第６ＭＯＳトランジスタＴ６をスイッチとし
て挿入した点が相違しており、その他の構成は同一であ
る。第６ＭＯＳトランジスタＴ６はドレインが第２ＭＯ
ＳトランジスタＴ２のソースに接続され、ソースがキャ
パシタに接続され、ゲートには積分時間制御電圧ФINT
が印加されるようになっている。
【００４３】フォトダイオードＰＤに光が当たると光電
流が発生し、ＭＯＳトランジスタＴ１のゲートには、Ｍ
ＯＳトランジスタのサブスレッショルド特性により、前
記光電流を対数変換した値の電圧が発生する。この電圧
により、キャパシタＣには光電流の積分値を対数変換し
た値と同等の電荷が蓄積されるが、ここで２次元に配置
されたすべての画素の第６ＭＯＳトランジスタＴ６のゲ
ートに同時刻、同時間だけＯＮさせるパルスを与えると
すべての画素が同時刻、同時間だけ積分された電荷を各
画素のキャパシタＣにそれぞれ蓄積することができる。
流が発生し、ＭＯＳトランジスタＴ１のゲートには、Ｍ
ＯＳトランジスタのサブスレッショルド特性により、前
記光電流を対数変換した値の電圧が発生する。この電圧
により、キャパシタＣには光電流の積分値を対数変換し
た値と同等の電荷が蓄積されるが、ここで２次元に配置
されたすべての画素の第６ＭＯＳトランジスタＴ６のゲ
ートに同時刻、同時間だけＯＮさせるパルスを与えると
すべての画素が同時刻、同時間だけ積分された電荷を各
画素のキャパシタＣにそれぞれ蓄積することができる。
【００４４】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯ
Ｎにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積
された電荷（この電荷はキャパシタＣの電荷量に依存し
ている）に比例した電流が第３、第４ＭＯＳトランジス
タＴ３，Ｔ４を通り、信号出力線Ｖoutへ導出される。
このようにして入射光量の対数値に比例した信号を読み
出すことができる。信号読み出し後は第５ＭＯＳトラン
ジスタＴ５をＯＦＦにし、第６ＭＯＳトランジスタＴ６
をＯＮにして第２ＭＯＳトランジスタＴ２のドレインに
キャパシタＣの初期化のためのクロックФＤを与えるこ
とでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲ
ート電圧を初期化させることができる。
にパルスФＶを与え、第５ＭＯＳトランジスタＴ５をＯ
Ｎにすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積
された電荷（この電荷はキャパシタＣの電荷量に依存し
ている）に比例した電流が第３、第４ＭＯＳトランジス
タＴ３，Ｔ４を通り、信号出力線Ｖoutへ導出される。
このようにして入射光量の対数値に比例した信号を読み
出すことができる。信号読み出し後は第５ＭＯＳトラン
ジスタＴ５をＯＦＦにし、第６ＭＯＳトランジスタＴ６
をＯＮにして第２ＭＯＳトランジスタＴ２のドレインに
キャパシタＣの初期化のためのクロックФＤを与えるこ
とでキャパシタＣ及び第３ＭＯＳトランジスタＴ３のゲ
ート電圧を初期化させることができる。
【００４５】〈第５実施形態〉図７に示すように、第５
実施形態は第３実施形態（図５）に対し、第２ＭＯＳト
ランジスタＴ２のドレインにクロックФＤを与えるよう
にしている点が主に相違している。尚、Ｃｓは第２ＭＯ
ＳトランジスタＴ２のソース（第６ＭＯＳトランジスタ
Ｔ６のドレイン）に関係するｐｎ接合容量である。
実施形態は第３実施形態（図５）に対し、第２ＭＯＳト
ランジスタＴ２のドレインにクロックФＤを与えるよう
にしている点が主に相違している。尚、Ｃｓは第２ＭＯ
ＳトランジスタＴ２のソース（第６ＭＯＳトランジスタ
Ｔ６のドレイン）に関係するｐｎ接合容量である。
【００４６】なお、前記接合容量Ｃｓは図２３に示すよ
うに、ｎ型半導体基板１００に形成したＰウェル層１０
１と第２ＭＯＳトランジスタＴ２のソース領域１０２と
の間に形成される。ただし、このソース領域１０２は第
６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用
になっている。図２３において、１０３は第２ＭＯＳト
ランジスタＴ２のドレイン領域であり、また１０６は第
６ＭＯＳトランジスタＴ６のソース領域である。１０
４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ
２、Ｔ６のゲート電極である。
うに、ｎ型半導体基板１００に形成したＰウェル層１０
１と第２ＭＯＳトランジスタＴ２のソース領域１０２と
の間に形成される。ただし、このソース領域１０２は第
６ＭＯＳトランジスタＴ６のドレイン領域１０５と兼用
になっている。図２３において、１０３は第２ＭＯＳト
ランジスタＴ２のドレイン領域であり、また１０６は第
６ＭＯＳトランジスタＴ６のソース領域である。１０
４、１０７はそれぞれ第２、第６ＭＯＳトランジスタＴ
２、Ｔ６のゲート電極である。
【００４７】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、キャパシタＣには光電流の積分値を対数
変換した値と同等の電荷が蓄積されるが、ここで２次元
に配置されたすべての画素の第６ＭＯＳトランジスタＴ
６のゲートに同時刻、同時間だけパルスを与えるとすべ
ての画素が同時刻、同時間だけ積分された電荷を各画素
のキャパシタＣにそれぞれ蓄積することができる。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、キャパシタＣには光電流の積分値を対数
変換した値と同等の電荷が蓄積されるが、ここで２次元
に配置されたすべての画素の第６ＭＯＳトランジスタＴ
６のゲートに同時刻、同時間だけパルスを与えるとすべ
ての画素が同時刻、同時間だけ積分された電荷を各画素
のキャパシタＣにそれぞれ蓄積することができる。
【００４８】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５
をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲート
へ蓄積された電荷に比例した電流が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出
される。このようにして入射光量の対数値に比例した信
号を読み出すことができる。また、各画素の積分終了時
（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に
第２ＭＯＳトランジスタＴ２のドレインにクロックФＤ
のローレベルを与え、この第２のＭＯＳトランジスタの
ソース（第３のＭＯＳトランジスタのドレイン）の初期
化、即ち接合容量Ｃｓの初期化（リセット）を行った
後、クロックΦＤがハイレベルになったときから接合容
量Ｃｓへの積分を開始し、信号読み出し期間に次のフレ
ームの信号を接合容量Ｃｓに蓄積しておく。
にパルスФＶを与えて、該第５ＭＯＳトランジスタＴ５
をＯＮにすると、第３ＭＯＳトランジスタＴ３のゲート
へ蓄積された電荷に比例した電流が第３、第５ＭＯＳト
ランジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出
される。このようにして入射光量の対数値に比例した信
号を読み出すことができる。また、各画素の積分終了時
（第６ＭＯＳトランジスタＴ６がＯＦＦになった後）に
第２ＭＯＳトランジスタＴ２のドレインにクロックФＤ
のローレベルを与え、この第２のＭＯＳトランジスタの
ソース（第３のＭＯＳトランジスタのドレイン）の初期
化、即ち接合容量Ｃｓの初期化（リセット）を行った
後、クロックΦＤがハイレベルになったときから接合容
量Ｃｓへの積分を開始し、信号読み出し期間に次のフレ
ームの信号を接合容量Ｃｓに蓄積しておく。
【００４９】そして、全画素の信号（現フレームの信
号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯ
ＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３
のゲート電圧を初期化させる。次に、第４ＭＯＳトラン
ジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６
をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタ
Ｃに移し、キャパシタＣの積分を継続させる。これによ
り同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。特に、積分時間の一部（接合容量Ｃｓへの積
分）を読み出しと並行して行なうことにより撮像時間を
短縮でき、ＴＶレートでの動画撮像が可能となる。
号）を読み出した後、第４ＭＯＳトランジスタＴ４をＯ
ＮにしてキャパシタＣ及び第３ＭＯＳトランジスタＴ３
のゲート電圧を初期化させる。次に、第４ＭＯＳトラン
ジスタＴ４をＯＦＦにして第６ＭＯＳトランジスタＴ６
をＯＮさせ接合容量Ｃｓに蓄積された電荷をキャパシタ
Ｃに移し、キャパシタＣの積分を継続させる。これによ
り同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。特に、積分時間の一部（接合容量Ｃｓへの積
分）を読み出しと並行して行なうことにより撮像時間を
短縮でき、ＴＶレートでの動画撮像が可能となる。
【００５０】〈第６実施形態〉図８に示すように、第６
実施形態は第１実施形態（図３）に比し、第４ＭＯＳト
ランジスタＴ４のゲートにリセット電圧として所定の直
流電圧ＲＳＴ（ＤＣ）を常時印加するようにした点が相
違しており、その他の構成は第１実施形態と同一であ
る。本実施形態では、常時ＯＮする第４ＭＯＳトランジ
スタＴ４が抵抗と等価になり、キャパシタに所定値の抵
抗が接続されていることになる。このためキャパシタの
初期値が、その抵抗によって決まることになる。換言す
れば、第４ＭＯＳトランジスタＴ４のゲート電極に加え
る直流電圧を可変することによって初期値を調整でき
る。
実施形態は第１実施形態（図３）に比し、第４ＭＯＳト
ランジスタＴ４のゲートにリセット電圧として所定の直
流電圧ＲＳＴ（ＤＣ）を常時印加するようにした点が相
違しており、その他の構成は第１実施形態と同一であ
る。本実施形態では、常時ＯＮする第４ＭＯＳトランジ
スタＴ４が抵抗と等価になり、キャパシタに所定値の抵
抗が接続されていることになる。このためキャパシタの
初期値が、その抵抗によって決まることになる。換言す
れば、第４ＭＯＳトランジスタＴ４のゲート電極に加え
る直流電圧を可変することによって初期値を調整でき
る。
【００５１】〈第７実施形態〉図９に示すように、第７
実施形態は第１実施形態（図３）に対し、キャパシタと
して２つのキャパシタＣ１、Ｃ２が設けられている点
と、それらの間にｎチャンネルＭＯＳトランジスタより
成る第６ＭＯＳトランジスタＴ６をスイッチとして接続
している点が相違し、その他の構成は第１実施形態と同
様である。図９において、第２ＭＯＳトランジスタＴ２
のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が
接続されその第１キャパシタＣ１の一端と第２ＭＯＳト
ランジスタＴ２のソースに第６ＭＯＳトランジスタＴ６
のドレインが接続されている。そして、この第６ＭＯＳ
トランジスタＴ６のソースと直流電圧Ｖssとの間に第２
のキャパシタＣ２が接続されている。また、この第２キ
ャパシタＣ２と第６ＭＯＳトランジスタＴ６のソースに
増幅用の第３ＭＯＳトランジスタＴ３のゲートが接続さ
れている。
実施形態は第１実施形態（図３）に対し、キャパシタと
して２つのキャパシタＣ１、Ｃ２が設けられている点
と、それらの間にｎチャンネルＭＯＳトランジスタより
成る第６ＭＯＳトランジスタＴ６をスイッチとして接続
している点が相違し、その他の構成は第１実施形態と同
様である。図９において、第２ＭＯＳトランジスタＴ２
のソースと直流電圧Ｖssとの間に第１キャパシタＣ１が
接続されその第１キャパシタＣ１の一端と第２ＭＯＳト
ランジスタＴ２のソースに第６ＭＯＳトランジスタＴ６
のドレインが接続されている。そして、この第６ＭＯＳ
トランジスタＴ６のソースと直流電圧Ｖssとの間に第２
のキャパシタＣ２が接続されている。また、この第２キ
ャパシタＣ２と第６ＭＯＳトランジスタＴ６のソースに
増幅用の第３ＭＯＳトランジスタＴ３のゲートが接続さ
れている。
【００５２】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。そして、
第６ＭＯＳトランジスタＴ６をＯＮすると、第１キャパ
シタＣ１で積分された電荷が第２キャパシタＣ２へ移送
される。このとき、第２キャパシタＣ２の容量を第１キ
ャパシタＣ１の容量に比し充分大きく選んでおけば、第
１キャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移
送される。従って、第１キャパシタＣ１について見れ
ば、リセットされたと等価である。電荷を第２キャパシ
タＣ２へ転送後、積分を続行する。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。そして、
第６ＭＯＳトランジスタＴ６をＯＮすると、第１キャパ
シタＣ１で積分された電荷が第２キャパシタＣ２へ移送
される。このとき、第２キャパシタＣ２の容量を第１キ
ャパシタＣ１の容量に比し充分大きく選んでおけば、第
１キャパシタＣ１の電荷は殆ど第２キャパシタＣ２へ移
送される。従って、第１キャパシタＣ１について見れ
ば、リセットされたと等価である。電荷を第２キャパシ
タＣ２へ転送後、積分を続行する。
【００５３】次に、第６ＭＯＳトランジスタＴ６をＯＦ
Ｆにし、第５ＭＯＳトランジスタＴ５のゲートにパルス
ФＶを与えて、第５ＭＯＳトランジスタＴ５をＯＮにす
ると第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この
電荷は第２キャパシタＣ２の電荷量に依存している）さ
れた電荷に比例した電流が第３、第５ＭＯＳトランジス
タＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。
このようにして入射光量の対数値に比例した出力電流を
読み出すことができる。信号読み出し後は第５ＭＯＳト
ランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタ
Ｔ４をＯＮすることで第２キャパシタＣ２及びＭＯＳト
ランジスタＴ３のゲート電圧を初期化させることができ
る。この実施形態では、全ての画素の第６ＭＯＳトラン
ジスタＴ６の制御を同一に行なうことにより、全画素の
積分タイミング（従って積分時間）を同一にできる。
Ｆにし、第５ＭＯＳトランジスタＴ５のゲートにパルス
ФＶを与えて、第５ＭＯＳトランジスタＴ５をＯＮにす
ると第３ＭＯＳトランジスタＴ３のゲートへ蓄積（この
電荷は第２キャパシタＣ２の電荷量に依存している）さ
れた電荷に比例した電流が第３、第５ＭＯＳトランジス
タＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出される。
このようにして入射光量の対数値に比例した出力電流を
読み出すことができる。信号読み出し後は第５ＭＯＳト
ランジスタＴ５をＯＦＦにして第４ＭＯＳトランジスタ
Ｔ４をＯＮすることで第２キャパシタＣ２及びＭＯＳト
ランジスタＴ３のゲート電圧を初期化させることができ
る。この実施形態では、全ての画素の第６ＭＯＳトラン
ジスタＴ６の制御を同一に行なうことにより、全画素の
積分タイミング（従って積分時間）を同一にできる。
【００５４】〈第８実施形態〉図１０に示すように、第
８実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧がクロック
ФＤを印加することによって第４ＭＯＳトランジスタＴ
４を削除している点が第７実施形態と相違しているだけ
で、その他の接続構成は同一である。この実施形態で
は、第１キャパシタＣ１の積分、その積分電荷の第２キ
ャパシタＣ２への転送、及び第２キャパシタＣ２の内容
の読み出しについては第７実施形態と同じである。
８実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧がクロック
ФＤを印加することによって第４ＭＯＳトランジスタＴ
４を削除している点が第７実施形態と相違しているだけ
で、その他の接続構成は同一である。この実施形態で
は、第１キャパシタＣ１の積分、その積分電荷の第２キ
ャパシタＣ２への転送、及び第２キャパシタＣ２の内容
の読み出しについては第７実施形態と同じである。
【００５５】信号の読み出しが終わってキャパシタＣ２
のリセットを行なうとき、第６ＭＯＳトランジスタＴ６
をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレイ
ンにクロックФＤのローレベル電圧を与えることによっ
て第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタ
Ｔ２を通して放電されるとともに、第２キャパシタＣ２
の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳト
ランジスタＴ２を通して放電され、第１、第２キャパシ
タＣ１、Ｃ２が同様に前記クロックФＤのローレベル電
圧に設定（初期化）される。
のリセットを行なうとき、第６ＭＯＳトランジスタＴ６
をＯＮした状態で第２ＭＯＳトランジスタＴ２のドレイ
ンにクロックФＤのローレベル電圧を与えることによっ
て第１キャパシタＣ１の電荷が第２ＭＯＳトランジスタ
Ｔ２を通して放電されるとともに、第２キャパシタＣ２
の電荷が第６ＭＯＳトランジスタＴ６及び第２ＭＯＳト
ランジスタＴ２を通して放電され、第１、第２キャパシ
タＣ１、Ｃ２が同様に前記クロックФＤのローレベル電
圧に設定（初期化）される。
【００５６】〈第９実施形態〉図１１に示すように、第
９実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧でなく、ク
ロックФＤを印加するようにしている点が相違している
だけで、他の部分は第７実施形態と同一である。この実
施形態では、第１、第２キャパシタＣ１、Ｃ２のリセッ
ト（初期化）を互いに独立に行なう。即ち、第１キャパ
シタＣ１のリセットは第２ＭＯＳトランジスタＴ２のド
レインにクロックФＤのローレベル電圧を印加すること
によって行ない、第２キャパシタＣ２のリセットは第４
ＭＯＳトランジスタＴ４をＯＮして行なう。
９実施形態では、第７実施形態（図９）に対し、第２Ｍ
ＯＳトランジスタＴ２のドレインに直流電圧でなく、ク
ロックФＤを印加するようにしている点が相違している
だけで、他の部分は第７実施形態と同一である。この実
施形態では、第１、第２キャパシタＣ１、Ｃ２のリセッ
ト（初期化）を互いに独立に行なう。即ち、第１キャパ
シタＣ１のリセットは第２ＭＯＳトランジスタＴ２のド
レインにクロックФＤのローレベル電圧を印加すること
によって行ない、第２キャパシタＣ２のリセットは第４
ＭＯＳトランジスタＴ４をＯＮして行なう。
【００５７】フォトダイオードＰＤに光が当って光電流
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。従って、
全ての第２ＭＯＳトランジスタＴ２のドレインに同時
刻、同時間だけクロックΦＤのローレベルを与えてキャ
パシタＣ１への積分を開始し、その後全ての第６ＭＯＳ
トランジスタＴ６をＯＮすると第１キャパシタＣ１で積
分された電荷が第２キャパシタＣ２へ移送される。ここ
で２次元に配置されたすべての画素の第６ＭＯＳトラン
ジスタＴ６のゲートに同時刻、同時間だけパルスを与え
るとすべての画素が同時刻、同時間だけ積分された電荷
を各画素の第２キャパシタＣ２にそれぞれ蓄積すること
ができる。
が発生すると第１ＭＯＳトランジスタＴ１のゲートに
は、ＭＯＳトランジスタのサブスレッショルド特性によ
り、前記光電流を対数変換した値の電圧が発生する。こ
の電圧により、第１キャパシタＣ１には光電流の積分値
を対数変換した値と同等の電荷が蓄積される。従って、
全ての第２ＭＯＳトランジスタＴ２のドレインに同時
刻、同時間だけクロックΦＤのローレベルを与えてキャ
パシタＣ１への積分を開始し、その後全ての第６ＭＯＳ
トランジスタＴ６をＯＮすると第１キャパシタＣ１で積
分された電荷が第２キャパシタＣ２へ移送される。ここ
で２次元に配置されたすべての画素の第６ＭＯＳトラン
ジスタＴ６のゲートに同時刻、同時間だけパルスを与え
るとすべての画素が同時刻、同時間だけ積分された電荷
を各画素の第２キャパシタＣ２にそれぞれ蓄積すること
ができる。
【００５８】次に第５ＭＯＳトランジスタＴ５のゲート
にパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮ
にすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積さ
れた電荷（この電荷は第２キャパシタＣ２の電荷量に依
存している）に比例した信号が第３、第５ＭＯＳトラン
ジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出され
る。このようにして入射光量の対数値に比例した信号を
読み出すことができる。また、各画素の積分終了時（第
６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２
ＭＯＳトランジスタＴ２のドレインにクロックФＤのロ
ーレベル電圧を与え、第１キャパシタＣ１の初期化を行
った後、信号読み出し期間に次のフレームの信号を第１
キャパシタＣ１に蓄積しておく。
にパルスΦＶを与え、該ＭＯＳトランジスタＴ５をＯＮ
にすると第３ＭＯＳトランジスタＴ３のゲートへ蓄積さ
れた電荷（この電荷は第２キャパシタＣ２の電荷量に依
存している）に比例した信号が第３、第５ＭＯＳトラン
ジスタＴ３、Ｔ５を通り、出力信号線Ｖoutへ導出され
る。このようにして入射光量の対数値に比例した信号を
読み出すことができる。また、各画素の積分終了時（第
６ＭＯＳトランジスタＴ６がＯＦＦになった後）に第２
ＭＯＳトランジスタＴ２のドレインにクロックФＤのロ
ーレベル電圧を与え、第１キャパシタＣ１の初期化を行
った後、信号読み出し期間に次のフレームの信号を第１
キャパシタＣ１に蓄積しておく。
【００５９】そして、全画素の信号を読み出した後、第
４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタ
Ｃ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初
期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮ
させ第１キャパシタＣ１に蓄積された電荷を第２キャパ
シタＣ２に移し、積分を継続させる。これにより全画素
が同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。
４ＭＯＳトランジスタＴ４をＯＮにして第２キャパシタ
Ｃ２及び第３ＭＯＳトランジスタＴ３のゲート電圧を初
期化させる。次に、第６ＭＯＳトランジスタＴ６をＯＮ
させ第１キャパシタＣ１に蓄積された電荷を第２キャパ
シタＣ２に移し、積分を継続させる。これにより全画素
が同時刻、同時間の積分機能を持ち、且つ動画にも対応
できる。
【００６０】以上説明した第１〜第９実施形態は、画素
内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全
てｎチャンネル型のＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチ
ャンネル型のＭＯＳトランジスタで構成してもよい。図
１４〜図２２には、上記第１〜第９実施形態をｐチャン
ネルＭＯＳトランジスタで構成した例である第１０実施
形態〜第１８実施形態を示している。そのため図１２〜
図２２では接続の極性や印加電圧の極性が逆になってい
る。例えば、図１４（第１０実施形態）において、フォ
トダイオードＰＤはアノードが直流電圧ＶDDに接続さ
れ、カソードが第１ＭＯＳトランジスタＴ１のドレイン
とゲートに接続され、また第２ＭＯＳトランジスタのゲ
ートに接続されている。第１ＭＯＳトランジスタＴ１の
ソースは直流電圧Ｖssに接続されている。
内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ６を全
てｎチャンネル型のＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ６を全てｐチ
ャンネル型のＭＯＳトランジスタで構成してもよい。図
１４〜図２２には、上記第１〜第９実施形態をｐチャン
ネルＭＯＳトランジスタで構成した例である第１０実施
形態〜第１８実施形態を示している。そのため図１２〜
図２２では接続の極性や印加電圧の極性が逆になってい
る。例えば、図１４（第１０実施形態）において、フォ
トダイオードＰＤはアノードが直流電圧ＶDDに接続さ
れ、カソードが第１ＭＯＳトランジスタＴ１のドレイン
とゲートに接続され、また第２ＭＯＳトランジスタのゲ
ートに接続されている。第１ＭＯＳトランジスタＴ１の
ソースは直流電圧Ｖssに接続されている。
【００６１】この場合、直流電圧ＶssとＶDDは、Ｖss＞
ＶDD となっており、図３（第１実施形態）と逆であ
る。また、キャパシタＣの出力電圧は初期値が高い電圧
で、積分によって降下する。また、第４ＭＯＳトランジ
スタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせると
きには、低い電圧をゲートに印加する。以上の通り、ｎ
チャンネル型のＭＯＳトランジスタを使った場合に比
し、ｐチャンネル型ＭＯＳトランジスタを用いる場合
は、電圧関係や接続関係が一部異なるが、構成は実質的
に同一であり、また基本的な動作も同一であるので、図
１４〜図２２については図面で示すのみで、その構成や
動作についての説明は省略する。
ＶDD となっており、図３（第１実施形態）と逆であ
る。また、キャパシタＣの出力電圧は初期値が高い電圧
で、積分によって降下する。また、第４ＭＯＳトランジ
スタＴ４や第５ＭＯＳトランジスタＴ５をＯＮさせると
きには、低い電圧をゲートに印加する。以上の通り、ｎ
チャンネル型のＭＯＳトランジスタを使った場合に比
し、ｐチャンネル型ＭＯＳトランジスタを用いる場合
は、電圧関係や接続関係が一部異なるが、構成は実質的
に同一であり、また基本的な動作も同一であるので、図
１４〜図２２については図面で示すのみで、その構成や
動作についての説明は省略する。
【００６２】尚、これらの第１０〜第１８実施形態の画
素を含む固体撮像装置の全体構成を説明するためのブロ
ック回路構成図を図１２に示し、その電圧増幅回路部分
を抜き出して図１３に示している。図１２については、
図１と同一部分（同一の役割部分）に同一の符号を付し
て説明を省略する。図１２に示すように、列方向に配列
された出力信号線６−１、６−２、・・・、６−ｍに対
してｐチャンネルＭＯＳトランジスタＱ１とｐチャンネ
ルＭＯＳトランジスタＱ２が接続されている。ＭＯＳト
ランジスタＱ１のゲートは直流電圧線７に接続され、ド
レインは出力信号線６−１に接続され、ソースは直流電
圧ＶSS’のライン８に接続されている。一方、ＭＯＳト
ランジスタＱ２のドレインは出力信号線６−１に接続さ
れ、ソースは最終的な信号線９に接続され、ゲートは水
平走査回路３に接続されている。ここで、トランジスタ
Ｑ１は画素内のｐチャンネル型の第３ＭＯＳトランジス
タＴ３と共に図１３（ａ）に示すような増幅回路を構成
している。
素を含む固体撮像装置の全体構成を説明するためのブロ
ック回路構成図を図１２に示し、その電圧増幅回路部分
を抜き出して図１３に示している。図１２については、
図１と同一部分（同一の役割部分）に同一の符号を付し
て説明を省略する。図１２に示すように、列方向に配列
された出力信号線６−１、６−２、・・・、６−ｍに対
してｐチャンネルＭＯＳトランジスタＱ１とｐチャンネ
ルＭＯＳトランジスタＱ２が接続されている。ＭＯＳト
ランジスタＱ１のゲートは直流電圧線７に接続され、ド
レインは出力信号線６−１に接続され、ソースは直流電
圧ＶSS’のライン８に接続されている。一方、ＭＯＳト
ランジスタＱ２のドレインは出力信号線６−１に接続さ
れ、ソースは最終的な信号線９に接続され、ゲートは水
平走査回路３に接続されている。ここで、トランジスタ
Ｑ１は画素内のｐチャンネル型の第３ＭＯＳトランジス
タＴ３と共に図１３（ａ）に示すような増幅回路を構成
している。
【００６３】この場合、ＭＯＳトランジスタＱ１は第３
ＭＯＳトランジスタＴ３の負荷抵抗となっている。従っ
て、このトランジスタＱ１のソースに接続される直流電
圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに
接続される直流電圧ＶDD’との関係は、ＶDD’＜ＶSS’
であり、直流電圧ＶDD’は例えばグランド電圧（接地）
である。トランジスタＱ１のドレインはトランジスタＴ
３に接続され、ゲートには直流電圧が印加されている。
ｐチャンネルＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、増幅回路の出力を最終的な信号線９
へ導出する。画素内の第５ＭＯＳトランジスタＴ５を考
慮すると、図１３（ａ）の回路は図１３（ｂ）のように
表わされる。
ＭＯＳトランジスタＴ３の負荷抵抗となっている。従っ
て、このトランジスタＱ１のソースに接続される直流電
圧ＶSS’と、第３ＭＯＳトランジスタＴ３のドレインに
接続される直流電圧ＶDD’との関係は、ＶDD’＜ＶSS’
であり、直流電圧ＶDD’は例えばグランド電圧（接地）
である。トランジスタＱ１のドレインはトランジスタＴ
３に接続され、ゲートには直流電圧が印加されている。
ｐチャンネルＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、増幅回路の出力を最終的な信号線９
へ導出する。画素内の第５ＭＯＳトランジスタＴ５を考
慮すると、図１３（ａ）の回路は図１３（ｂ）のように
表わされる。
【００６４】
【発明の効果】以上説明したように本発明によれば、キ
ャパシタで積分するようにしているので、光源の変動成
分やノイズ成分を除去できるとともに、増幅により所望
の信号が大きく得られるので、Ｓ／Ｎが向上した高品質
の撮像信号を得ることができるとともに、後続回路での
信号処理が楽になる。また、光電流を対数変換すること
によりダイナミックレンジが広くなる。また、各画素ご
とに光電変換手段とキャパシタと増幅器と導出手段が設
けられているので、より正確に安定した信号読み出しが
可能である。更に、能動素子をＭＯＳトランジスタで構
成することにより周辺の処理回路（Ａ／Ｄコンバータ、
デジタル・システム・プロセッサ、メモリ）等と共にワ
ンチップ上に形成することができ、例えばワンチップカ
メラの実現に有用となる。
ャパシタで積分するようにしているので、光源の変動成
分やノイズ成分を除去できるとともに、増幅により所望
の信号が大きく得られるので、Ｓ／Ｎが向上した高品質
の撮像信号を得ることができるとともに、後続回路での
信号処理が楽になる。また、光電流を対数変換すること
によりダイナミックレンジが広くなる。また、各画素ご
とに光電変換手段とキャパシタと増幅器と導出手段が設
けられているので、より正確に安定した信号読み出しが
可能である。更に、能動素子をＭＯＳトランジスタで構
成することにより周辺の処理回路（Ａ／Ｄコンバータ、
デジタル・システム・プロセッサ、メモリ）等と共にワ
ンチップ上に形成することができ、例えばワンチップカ
メラの実現に有用となる。
【図１】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図
の全体の構成を説明するためのブロック回路図
【図２】図１の一部の回路図
【図３】本発明の第１実施形態の１画素の構成を示す回
路図
路図
【図４】本発明の第２実施形態の１画素の構成を示す回
路図
路図
【図５】本発明の第３実施形態の１画素の構成を示す回
路図
路図
【図６】本発明の第４実施形態の１画素の構成を示す回
路図
路図
【図７】本発明の第５実施形態の１画素の構成を示す回
路図
路図
【図８】本発明の第６実施形態の１画素の構成を示す回
路図
路図
【図９】本発明の第７実施形態の１画素の構成を示す回
路図
路図
【図１０】本発明の第８実施形態の１画素の構成を示す
回路図
回路図
【図１１】本発明の第９実施形態の１画素の構成を示す
回路図
回路図
【図１２】画素内の能動素子をｐチャンネルＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図
【図１３】図１２の一部の回路図
【図１４】本発明の第１０実施形態の１画素の構成を示
す回路図
す回路図
【図１５】本発明の第１１実施形態の１画素の構成を示
す回路図
す回路図
【図１６】本発明の第１２実施形態の１画素の構成を示
す回路図
す回路図
【図１７】本発明の第１３実施形態の１画素の構成を示
す回路図
す回路図
【図１８】本発明の第１４実施形態の１画素の構成を示
す回路図
す回路図
【図１９】本発明の第１５実施形態の１画素の構成を示
す回路図
す回路図
【図２０】本発明の第１６実施形態の１画素の構成を示
す回路図
す回路図
【図２１】本発明の第１７実施形態の１画素の構成を示
す回路図
す回路図
【図２２】本発明の第１８実施形態の１画素の構成を示
す回路図
す回路図
【図２３】上記第５実施形態における接合容量の構造を
示す図
示す図
【図２４】従来例の１画素の構成を示す回路図
Ｇ11〜Ｇｍｎ 画素 ２ 垂直走査回路 ３ 水平走査回路 ４−１〜４−ｎ 行選択線 ６−１〜６−ｍ 出力信号線 ＰＤ フォトダイオード Ｔ１〜Ｔ６ 第１〜第６ＭＯＳトランジスタ Ｃ キャパシタ Ｃ１、Ｃ２ 第１、第２キャパシタ Ｃｓ 接合容量
フロントページの続き (72)発明者 萩原 義雄 大阪市中央区安土町二丁目３番13号 大阪 国際ビル ミノルタ株式会社内 (72)発明者 宮武 茂博 大阪市中央区安土町二丁目３番13号 大阪 国際ビル ミノルタ株式会社内
Claims (23)
- 【請求項１】画素をマトリクス状に配してなる二次元の
固体撮像装置において、各画素が以下のものを含むこと
を特徴とする固体撮像装置：光電変換素子と、 前記光電変換素子の出力電流を対数変換した電圧に変換
する対数変換手段と、第１電極と第２電極と制御電極と
を備え、この制御電極に前記対数変換手段の出力電圧が
印加されるトランジスタと、 一端が前記トランジスタの第２電極から出力電流を受け
るキャパシタと、 前記キャパシタの出力を増幅する増幅器と、 増幅された信号を出力信号線へ導出する導出路。 - 【請求項２】前記増幅器は、前記キャパシタからの出力
を、前記キャパシタに蓄積された電荷に比例して電流増
幅するものであることを特徴とする請求項１に記載の固
体撮像装置。 - 【請求項３】前記増幅器は、第１電極と第２電極と前記
キャパシタの出力が印加される制御電極とを有する増幅
用トランジスタと、前記増幅用トランジスタの第２電極
に通じる出力信号線に接続された負荷抵抗とを含む請求
項１又は請求項２に記載の固体撮像装置。 - 【請求項４】前記負荷抵抗の総数が全画素数より少ない
ことを特徴とする請求項３に記載の固体撮像装置。 - 【請求項５】前記導出路は、前記増幅用トランジスタの
第２電極に接続されていることを特徴とする請求項３又
は請求項４に記載の固体撮像装置。 - 【請求項６】前記負荷抵抗は、前記増幅用トランジスタ
の第２電極に接続された第１電極と、直流電圧に接続さ
れた第２電極と、直流電圧に接続された制御電極とを有
する抵抗用トランジスタであることを特徴とする請求項
３に記載の固体撮像装置。 - 【請求項７】前記増幅用トランジスタがｎチャンネルＭ
ＯＳトランジスタであり、前記増幅用トランジスタの第
１電極に印加される直流電圧が、前記抵抗用トランジス
タの第２電極に接続される直流電圧よりも高電位である
ことを特徴とする請求項６に記載の固体撮像装置。 - 【請求項８】前記増幅用トランジスタがｐチャンネルＭ
ＯＳトランジスタであり、前記増幅用トランジスタの第
１電極に印加される直流電圧が、前記抵抗用トランジス
タの第２電極に接続される直流電圧よりも低電位である
ことを特徴とする請求項６に記載の固体撮像装置。 - 【請求項９】前記導出路は、全画素の中から所定のもの
を順次選択し、選択された画素から増幅された信号を出
力信号線に導出するスイッチを含むことを特徴とする請
求項１〜請求項８のいずれかに記載の固体撮像装置。 - 【請求項１０】前記キャパシタの出力を導出する間に次
の積分を行う第２のキャパシタをさらに備えることを特
徴とする請求項１〜請求項９のいずれかに記載の固体撮
像装置。 - 【請求項１１】前記キャパシタへの電流入力路にスイッ
チを設け、このスイッチを全画素で同時制御して全画素
の積分時間を同一にしたことを特徴とする請求項１又は
請求項２に記載の固体撮像装置。 - 【請求項１２】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極が直流電圧に接続されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電荷に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１３】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続されサ
ブスレッショルド領域で動作する第２ＭＯＳトランジス
タと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続されるとともに第２ＭＯＳトランジ
スタの第１電極にリセット電圧が与えられたときに第２
ＭＯＳトランジスタを介してリセットされるキャパシタ
と、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 第１電極が第３ＭＯＳトランジスタの第２電極に接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１４】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が以下のものからなっ
ていることを特徴とする固体撮像装置：フォトダイオー
ドと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極が直流電圧に接続されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電荷に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートに直流電圧が印加されて常時
ＯＮする第４ＭＯＳトランジスタと、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ。 - 【請求項１５】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続される
とともに第１電極が直流電圧に接続されサブスレッショ
ルド領域で動作する第２ＭＯＳトランジスタと、 第１電極が第２ＭＯＳトランジスタの第２電極に接続さ
れゲートにスイッチング電圧が印加される第６ＭＯＳト
ランジスタと、 一端が第６ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分するキャパシタと、 前記キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 前記キャパシタの前記一端に第１電極が接続され第２電
極が直流電圧に接続されているとともにゲートにリセッ
ト信号が入力されたときＯＮして前記キャパシタを初期
状態にリセットする第４ＭＯＳトランジスタと、 第３ＭＯＳトランジスタの第２電極に第１電極が接続さ
れ第２電極が出力信号線に接続されゲート電極が行選択
線に接続された読み出し用の第５ＭＯＳトランジスタ
と、 から成り、第６ＭＯＳトランジスタをＯＦＦして前記キ
ャパシタの積分を停止した状態で前記キャパシタに蓄積
された電荷に基づく信号を第３ＭＯＳトランジスタで増
幅して読み出すようにしたことを特徴とする固体撮像装
置。 - 【請求項１６】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第１スイッチを介して第２ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、 ゲートが前記キャパシタの一端に接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＮ状態にして前記キャパシ
タへ第２ＭＯＳトランジスタの出力電流を供給して信号
の積分を行ない、第１スイッチをＯＦＦした状態で第２
スイッチをＯＮして前記キャパシタの信号を第３ＭＯＳ
トランジスタで増幅して出力信号線へ導出し、その後、
第１スイッチをＯＮ状態にして第２ＭＯＳトランジスタ
の第１電極に印加される前記クロックのリセット電圧期
間に第２ＭＯＳトランジスタと第１スイッチを通して前
記キャパシタの初期化を行なうことを特徴とする固体撮
像装置。 - 【請求項１７】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第１スイッチを介して第２ＭＯＳトランジスタの
第２電極に接続され他端が直流電圧に接続され前記フォ
トダイオードで発生した光電流に基づく信号を積分する
キャパシタと、 ゲートが前記キャパシタの一端に接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が前記キャパシタの一端に接続され他端が直流電圧
に接続されゲートにリセット信号が入力される第４ＭＯ
Ｓトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＦＦして前記キャパシタの
信号を第３ＭＯＳトランジスタで増幅して出力信号線へ
読み出しているときに第２ＭＯＳトランジスタの第２電
極のクロックのリセット電圧期間に前記第２ＭＯＳトラ
ンジスタの第２電極に関係するｐｎ接合容量をリセット
し、前記クロックの他のレベル期間に前記ｐｎ接合容量
への信号の積分を開始させ、前記キャパシタの信号の読
み出し終了後に第１スイッチをＯＮさせて前記ｐｎ接合
容量の蓄積電荷を前記キャパシタへ移送するとともに該
キャパシタの積分を続行することを特徴とする固体撮像
装置。 - 【請求項１８】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極に直流電圧が印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの前記一端にゲートが接続され第１電極
が直流電圧に接続されて増幅器として動作する第３ＭＯ
Ｓトランジスタと、 第２キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートにリセット信号が入力される
第４ＭＯＳトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチとから成り、 第１スイッチをＯＦＦ状態にして第２キャパシタの信号
を第３ＭＯＳトランジスタで増幅して出力信号線へ読み
出しているときに第１キャパシタで次の積分を開始し、
前記読み出し終了後、第４ＭＯＳトランジスタをＯＮし
て第２キャパシタをリセットした後、第１スイッチをＯ
Ｎして第１キャパシタの電荷を第２キャパシタへ転送す
るとともに第２キャパシタの積分を続行することを特徴
とする固体撮像装置。 - 【請求項１９】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１キャパシタで積分された電圧を第１スイ
ッチをＯＮして第２キャパシタに転送することで第１キ
ャパシタのリセットを行ない、次いで第１スイッチをＯ
ＦＦして第２キャパシタの電荷に基づく信号を第３ＭＯ
Ｓトランジスタで増幅して前記出力信号線へ読み出して
いるときに第１キャパシタで次の積分を行なうことを特
徴とする固体撮像装置。 - 【請求項２０】画素をマトリクス状に配してなる二次元
の固体撮像装置において、各画素が、 フォトダイオードと、 前記フォトダイオードの一方の電極に第１電極とゲート
電極が接続されサブスレッショルド領域で動作する第１
ＭＯＳトランジスタと、 ゲートが第１ＭＯＳトランジスタのゲートに接続され第
１電極にクロックが印加されサブスレッショルド領域で
動作する第２ＭＯＳトランジスタと、 一端が第２ＭＯＳトランジスタの第２電極に接続され他
端が直流電圧に接続され前記フォトダイオードで発生し
た光電流に基づく信号を積分する第１キャパシタと、 一端が第１キャパシタの一端に接続された第１スイッチ
と、 第１スイッチの他端に一端が接続され他端が直流電圧に
接続された第２キャパシタと、 第２キャパシタの一端にゲートが接続され第１電極が直
流電圧に接続されて増幅器として動作する第３ＭＯＳト
ランジスタと、 第２キャパシタの一端に第１電極が接続され第２電極が
直流電圧に接続されゲートにリセット電圧が印加される
第４ＭＯＳトランジスタと、 一端が第３ＭＯＳトランジスタの第２電極に接続され他
端が出力信号線に接続された第２スイッチと、 から成り、第１スイッチをＯＦＦした状態で第２キャパ
シタの信号を第３ＭＯＳトランジスタで増幅して読み出
しているときに第２ＭＯＳトランジスタの第２電極に印
加されるクロックのリセット電圧レベル期間に第１キャ
パシタをリセットし、前記クロックの他のレベル期間に
第１キャパシタの積分を開始し、読み出し終了後第４Ｍ
ＯＳトランジスタをＯＮして第２キャパシタをリセット
し、次に第１スイッチをＯＮして第１キャパシタの電荷
を第２キャパシタへ転送するとともに第２キャパシタの
積分を継続することを特徴とする固体撮像装置。 - 【請求項２１】前記画素に対し前記出力信号線を介して
接続され前記第３ＭＯＳトランジスタのドレイン側で前
記第３ＭＯＳトランジスタの負荷抵抗を成すＭＯＳトラ
ンジスタを備えていることを特徴とする請求項１２〜請
求項２０のいずれかに記載の固体撮像装置。 - 【請求項２２】画素マトリクスの列ごとに、その列に含
まれる各画素の第５ＭＯＳトランジスタに接続された第
１電極と、直流電圧に接続された第２電極と、直流電圧
に接続されたゲートとを有する抵抗用ＭＯＳトランジス
タをさらに備えたことを特徴とする請求項１２〜請求項
１５のいずれかに記載の固体撮像装置。 - 【請求項２３】画素マトリクスの列ごとに、その列に含
まれる各画素の第２スイッチに接続された第１電極と、
直流電圧に接続された第２電極と、直流電極に接続され
たゲートとを有する抵抗用ＭＯＳトランジスタをさらに
備えたことを特徴とする請求項１６〜請求項２０のいず
れかに記載の固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025198A JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
| US09/283,644 US6836291B1 (en) | 1998-04-30 | 1999-04-01 | Image pickup device with integral amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12025198A JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11313257A true JPH11313257A (ja) | 1999-11-09 |
| JP3724188B2 JP3724188B2 (ja) | 2005-12-07 |
Family
ID=14781580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12025198A Expired - Fee Related JP3724188B2 (ja) | 1998-04-30 | 1998-04-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724188B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001285721A (ja) * | 2000-02-22 | 2001-10-12 | Pixim Inc | 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法 |
| EP1187217A2 (en) * | 2000-08-31 | 2002-03-13 | Minolta Co., Ltd. | Solid-state image sensing device |
| JP2004088312A (ja) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | 撮像装置 |
| US7087881B2 (en) | 2002-07-12 | 2006-08-08 | Minolta Co., Ltd. | Solid state image pickup device including an integrator with a variable reference potential |
| US7205593B2 (en) | 2002-09-13 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | MOS image pick-up device and camera incorporating the same |
| US7280144B2 (en) * | 2003-05-21 | 2007-10-09 | Minolta Co Ltd | Solid-state image sensing device with reduced leak current |
| US7399951B2 (en) | 2005-03-29 | 2008-07-15 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device |
| US7417212B2 (en) | 2005-03-31 | 2008-08-26 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device |
| US7443438B2 (en) | 2003-12-12 | 2008-10-28 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device with selectively grouped pixels |
| US7545412B2 (en) | 2003-09-09 | 2009-06-09 | Konica Minolta Holdings, Inc. | Image-sensing apparatus with a solid-state image sensor switchable between linear and logarithmic conversion |
| JP2009198478A (ja) * | 2008-02-19 | 2009-09-03 | Samsung Mobile Display Co Ltd | 光センサ及びそれを用いた平板表示装置 |
| US7830439B2 (en) | 2005-02-15 | 2010-11-09 | Canon Kabushiki Kaisha | Image sensing element and processing apparatus |
| EP2259575A2 (en) | 2001-07-03 | 2010-12-08 | Sony Corporation | Solid-state imaging device and its driving method |
| US8149308B2 (en) | 2005-01-06 | 2012-04-03 | Panasonic Corporation | Solid-state image pickup device |
| US8218042B2 (en) | 2004-07-05 | 2012-07-10 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device and camera provided therewith |
| JP4985394B2 (ja) * | 2005-03-15 | 2012-07-25 | オムロン株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
| JP2013503325A (ja) * | 2009-08-28 | 2013-01-31 | パウル・シェラー・インスティトゥート | 単一光子分解のための積算形読み出しチップを有するｘ線検出器 |
-
1998
- 1998-04-30 JP JP12025198A patent/JP3724188B2/ja not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001285721A (ja) * | 2000-02-22 | 2001-10-12 | Pixim Inc | 広いダイナミックレンジを達成するための時間インデックス付け方法を用いた多サンプリング方法 |
| EP1187217A2 (en) * | 2000-08-31 | 2002-03-13 | Minolta Co., Ltd. | Solid-state image sensing device |
| US6927884B2 (en) | 2000-08-31 | 2005-08-09 | Minolta Co., Ltd. | Solid-state image sensing device |
| EP1187217A3 (en) * | 2000-08-31 | 2005-11-09 | Minolta Co., Ltd. | Solid-state image sensing device |
| EP2259575A2 (en) | 2001-07-03 | 2010-12-08 | Sony Corporation | Solid-state imaging device and its driving method |
| US7087881B2 (en) | 2002-07-12 | 2006-08-08 | Minolta Co., Ltd. | Solid state image pickup device including an integrator with a variable reference potential |
| JP2004088312A (ja) * | 2002-08-26 | 2004-03-18 | Minolta Co Ltd | 撮像装置 |
| USRE41867E1 (en) | 2002-09-13 | 2010-10-26 | Panasonic Corporation | MOS image pick-up device and camera incorporating the same |
| US7205593B2 (en) | 2002-09-13 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | MOS image pick-up device and camera incorporating the same |
| US7280144B2 (en) * | 2003-05-21 | 2007-10-09 | Minolta Co Ltd | Solid-state image sensing device with reduced leak current |
| US7545412B2 (en) | 2003-09-09 | 2009-06-09 | Konica Minolta Holdings, Inc. | Image-sensing apparatus with a solid-state image sensor switchable between linear and logarithmic conversion |
| US7443438B2 (en) | 2003-12-12 | 2008-10-28 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device with selectively grouped pixels |
| US8218042B2 (en) | 2004-07-05 | 2012-07-10 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device and camera provided therewith |
| US8643756B2 (en) | 2004-07-05 | 2014-02-04 | Knoica Minolta Holdings, Inc. | Solid-state image-sensing device having a plurality of controlled pixels, with each pixel having a transfer gate signal that is ternary-voltage signal switched among three levels, and method of operating same |
| US8149308B2 (en) | 2005-01-06 | 2012-04-03 | Panasonic Corporation | Solid-state image pickup device |
| US7830439B2 (en) | 2005-02-15 | 2010-11-09 | Canon Kabushiki Kaisha | Image sensing element and processing apparatus |
| JP4985394B2 (ja) * | 2005-03-15 | 2012-07-25 | オムロン株式会社 | 画像処理装置および方法、プログラム、並びに記録媒体 |
| US7399951B2 (en) | 2005-03-29 | 2008-07-15 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device |
| US7417212B2 (en) | 2005-03-31 | 2008-08-26 | Konica Minolta Holdings, Inc. | Solid-state image-sensing device |
| JP2009198478A (ja) * | 2008-02-19 | 2009-09-03 | Samsung Mobile Display Co Ltd | 光センサ及びそれを用いた平板表示装置 |
| US8106345B2 (en) | 2008-02-19 | 2012-01-31 | Samsung Mobile Display Co., Ltd. | Photo sensor and flat panel display using the same |
| JP2013503325A (ja) * | 2009-08-28 | 2013-01-31 | パウル・シェラー・インスティトゥート | 単一光子分解のための積算形読み出しチップを有するｘ線検出器 |
| US9046614B2 (en) | 2009-08-28 | 2015-06-02 | Paul Scherrer Institut | X-ray detector with integrating readout chip for single photon resolution |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3724188B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| US6493030B1 (en) | Low-noise active pixel sensor for imaging arrays with global reset | |
| US6697111B1 (en) | Compact low-noise active pixel sensor with progressive row reset | |
| USRE43314E1 (en) | Compact active pixel with low-noise image formation | |
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| Dickinson et al. | Standard CMOS active pixel image sensors for multimedia applications | |
| US8324548B2 (en) | Imaging devices and methods for charge transfer | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| JP2002516530A (ja) | キャパシタレス相関二重サンプリング方式のアクティブ画素センサ | |
| US6822211B2 (en) | Solid-state image-sensing device | |
| KR20070055545A (ko) | 화소 리셋 전압 부스팅 화소 | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JP2000004399A (ja) | 固体撮像装置とその駆動方法 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| CN211208448U (zh) | 堆叠芯片图像传感器和固态堆叠芯片图像传感器 | |
| JP2002305688A (ja) | 能動ピクセル画像センサ | |
| JP2001036822A (ja) | 固体撮像装置 | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP3740840B2 (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |