JP2001036822A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2001036822A JP2001036822A JP11207411A JP20741199A JP2001036822A JP 2001036822 A JP2001036822 A JP 2001036822A JP 11207411 A JP11207411 A JP 11207411A JP 20741199 A JP20741199 A JP 20741199A JP 2001036822 A JP2001036822 A JP 2001036822A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos transistor
- transistor
- voltage
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 claims description 123
- 239000003990 capacitor Substances 0.000 claims description 51
- 238000006243 chemical reaction Methods 0.000 claims description 48
- 230000035945 sensitivity Effects 0.000 claims description 20
- 230000010354 integration Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 238000009795 derivation Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 28
- 230000015654 memory Effects 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 101100098479 Caenorhabditis elegans glp-4 gene Proteins 0.000 description 1
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
- H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】予め一様光を照射せず、被写体撮像時における
各画素出力の補正データを獲得できる固体撮像装置。 【解決手段】画素内のＭＯＳトランジスタＴ１の閾値電
圧が要因となる出力電流のバラツキを抑制するため、各
画素のＭＯＳトランジスタＴ１の閾値電圧を測定し、補
正データとする。この補正データを得るためＭＯＳトラ
ンジスタＴ２をＯＮしてＭＯＳトランジスタＴ１のゲー
トに直流電圧ＶRBを印加し、ＭＯＳトランジスタＴ３を
ＯＦＦしてＭＯＳトランジスタＴ１，Ｔ４のゲートの接
続を遮断する。次に、一旦φＶPSを低い電圧にした後、
直流電圧ＶPDに近い電圧に引き上げることで、ＭＯＳト
ランジスタＴ１に負の電荷を蓄積させる。この負の電荷
によって、発生した電圧がＭＯＳトランジスタＴ４のゲ
ートに印加され、ＭＯＳトランジスタＴ５がＯＮしたと
き、このＭＯＳトランジスタＴ４のゲートに印加された
電圧に基づいて出力電流が出力信号線６に流れる。
各画素出力の補正データを獲得できる固体撮像装置。 【解決手段】画素内のＭＯＳトランジスタＴ１の閾値電
圧が要因となる出力電流のバラツキを抑制するため、各
画素のＭＯＳトランジスタＴ１の閾値電圧を測定し、補
正データとする。この補正データを得るためＭＯＳトラ
ンジスタＴ２をＯＮしてＭＯＳトランジスタＴ１のゲー
トに直流電圧ＶRBを印加し、ＭＯＳトランジスタＴ３を
ＯＦＦしてＭＯＳトランジスタＴ１，Ｔ４のゲートの接
続を遮断する。次に、一旦φＶPSを低い電圧にした後、
直流電圧ＶPDに近い電圧に引き上げることで、ＭＯＳト
ランジスタＴ１に負の電荷を蓄積させる。この負の電荷
によって、発生した電圧がＭＯＳトランジスタＴ４のゲ
ートに印加され、ＭＯＳトランジスタＴ５がＯＮしたと
き、このＭＯＳトランジスタＴ４のゲートに印加された
電圧に基づいて出力電流が出力信号線６に流れる。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像装置に関す
るものであり、特に複数の画素を配置した固体撮像装置
に関する。
るものであり、特に複数の画素を配置した固体撮像装置
に関する。
【０００２】
【従来の技術】固体撮像装置は、小型、軽量で低消費電
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。
力であるのみならず、画像歪や焼き付きが無く、振動や
磁界などの環境条件に強い。又、ＬＳＩ（Large Scale
Integrated circuit）と共通の工程又は類似の工程で製
造できるので、信頼性が高く、量産にも適している。こ
のため、ライン状に画素が配された固体撮像装置がファ
クシミリやフラットベッドスキャナに、マトリクス状に
画素が配された固体撮像装置がビデオカメラやデジタル
カメラなどに幅広く使用されている。ところで、このよ
うな固体撮像装置は光電変換素子で発生した光電荷を読
み出す（取り出す）手段によってＣＣＤ型とＭＯＳ型に
大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの
井戸に蓄積しつつ、転送するようになっており、ダイナ
ミックレンジが狭いという欠点がある。一方、ＭＯＳ型
はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭ
ＯＳトランジスタを通して読み出すようになっている。
【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図２０に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶPDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードのアノードには直
流電圧ＶPSが印加されている。
画素当りの構成を図２０に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１のゲートとＭＯＳトランジスタＴ
２のドレインに接続されている。ＭＯＳトランジスタＴ
１のソースはＭＯＳトランジスタＴ３のドレインに接続
され、ＭＯＳトランジスタＴ３のソースは出力信号線Ｖ
outへ接続されている。またＭＯＳトランジスタＴ１の
ドレインには直流電圧ＶPDが印加され、ＭＯＳトランジ
スタＴ２のソースとフォトダイオードのアノードには直
流電圧ＶPSが印加されている。
【０００４】フォトダイオードＰＤに光が入射すると、
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１の
ゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３
のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３
をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷
に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通っ
て出力信号線Ｖoutへ導出される。このようにして入射
光量に比例した出力電流を読み出すことができる。信号
読み出し後はＭＯＳトランジスタＴ３をＯＦＦにすると
ともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳ
を与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯ
ＳトランジスタＴ１のゲート電圧を初期化させることが
できる。
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１の
ゲートに蓄積される。ここで、ＭＯＳトランジスタＴ３
のゲートにパルスφＶを与えてＭＯＳトランジスタＴ３
をＯＮすると、ＭＯＳトランジスタＴ１のゲートの電荷
に比例した電流がＭＯＳトランジスタＴ１、Ｔ３を通っ
て出力信号線Ｖoutへ導出される。このようにして入射
光量に比例した出力電流を読み出すことができる。信号
読み出し後はＭＯＳトランジスタＴ３をＯＦＦにすると
ともに、ＭＯＳトランジスタＴ２のゲートに信号φＲＳ
を与えてＭＯＳトランジスタＴ２をＯＮすることでＭＯ
ＳトランジスタＴ１のゲート電圧を初期化させることが
できる。
【０００５】
【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、そのため露光量を精密に制御しなければ
ならず、しかも露光量を精密に制御しても暗い部分が黒
くつぶれたり、明るい部分が飽和したりしていた。一
方、本出願人は、入射した光量に応じた光電流を発生し
うる感光手段と、光電流を入力するＭＯＳトランジスタ
と、このＭＯＳトランジスタをサブスレッショルド電流
が流れうる状態にバイアスするバイアス手段とを備え、
光電流を対数変換するようにした固体撮像装置を提案し
た（特開平３−１９２７６４号公報参照）。このような
固体撮像装置は、広いダイナミックレンジを有している
ものの、画素毎に設けられたＭＯＳトランジスタの閾値
特性が異なることがあり、画素毎に感度が異なる場合が
ある。よって、予め輝度が一様な明るい光（一様光）を
照射することによって得られた出力を、被写体の撮像時
の各画素の出力を補正する補正データとして保持する必
要がある。
ＯＳ型の固体撮像装置は各画素においてフォトダイオー
ドで発生しＭＯＳトランジスタのゲートに蓄積された光
電荷をそのまま読み出すものであったからダイナミック
レンジが狭く、そのため露光量を精密に制御しなければ
ならず、しかも露光量を精密に制御しても暗い部分が黒
くつぶれたり、明るい部分が飽和したりしていた。一
方、本出願人は、入射した光量に応じた光電流を発生し
うる感光手段と、光電流を入力するＭＯＳトランジスタ
と、このＭＯＳトランジスタをサブスレッショルド電流
が流れうる状態にバイアスするバイアス手段とを備え、
光電流を対数変換するようにした固体撮像装置を提案し
た（特開平３−１９２７６４号公報参照）。このような
固体撮像装置は、広いダイナミックレンジを有している
ものの、画素毎に設けられたＭＯＳトランジスタの閾値
特性が異なることがあり、画素毎に感度が異なる場合が
ある。よって、予め輝度が一様な明るい光（一様光）を
照射することによって得られた出力を、被写体の撮像時
の各画素の出力を補正する補正データとして保持する必
要がある。
【０００６】しかしながら、操作者が外部光源を用いて
各画素を照射するのは煩雑であったり、又、うまく一様
に露光できないなどの問題がある。又、一様光の照射機
構を撮像装置に設けると撮像装置の構成が煩雑になると
いう問題があった。本発明はこのような点に鑑みなされ
たものであって、予め一様光を照射することなく、被写
体の撮像時における各画素の出力を補正する補正データ
を獲得することができる固体撮像装置を提供することを
目的とする。
各画素を照射するのは煩雑であったり、又、うまく一様
に露光できないなどの問題がある。又、一様光の照射機
構を撮像装置に設けると撮像装置の構成が煩雑になると
いう問題があった。本発明はこのような点に鑑みなされ
たものであって、予め一様光を照射することなく、被写
体の撮像時における各画素の出力を補正する補正データ
を獲得することができる固体撮像装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め請求項１に記載の固体撮像装置は、入射した光量に応
じた電気信号を発生する感光素子を有するとともに該電
気信号を自然対数的に変換する光電変換手段と、該光電
変換手段の出力信号を出力信号線へ導出する導出路とを
備えた複数の画素を有する固体撮像装置において、前記
光電変換手段内に電荷を注入することによって、各画素
の前記光電変換手段の感度のバラツキを検出する検出手
段を有することを特徴とする。
め請求項１に記載の固体撮像装置は、入射した光量に応
じた電気信号を発生する感光素子を有するとともに該電
気信号を自然対数的に変換する光電変換手段と、該光電
変換手段の出力信号を出力信号線へ導出する導出路とを
備えた複数の画素を有する固体撮像装置において、前記
光電変換手段内に電荷を注入することによって、各画素
の前記光電変換手段の感度のバラツキを検出する検出手
段を有することを特徴とする。
【０００８】このような固体撮像装置において、請求項
２に記載するように、前記画素をマトリクス状に配設す
ることによって、エリアセンサとしてビデオカメラやデ
ジタルカメラなどの撮像装置に用いられる。
２に記載するように、前記画素をマトリクス状に配設す
ることによって、エリアセンサとしてビデオカメラやデ
ジタルカメラなどの撮像装置に用いられる。
【０００９】請求項３に記載の固体撮像装置は、請求項
１又は請求項２に記載の固体撮像装置において、前記光
電変換手段から出力される電気信号を積分する積分回路
を有し、該積分回路で積分した信号を前記導出路を介し
て前記出力信号線へ導出することを特徴とする。
１又は請求項２に記載の固体撮像装置において、前記光
電変換手段から出力される電気信号を積分する積分回路
を有し、該積分回路で積分した信号を前記導出路を介し
て前記出力信号線へ導出することを特徴とする。
【００１０】このような構成によると、各画素からの出
力信号は積分回路で積分されるので、この出力信号に含
まれる光源の変動成分や高周波のノイズは、積分回路で
吸収され除去される。又、請求項４に記載するように、
前記積分した信号を前記出力信号線へ出力した後に、前
記積分回路の電荷を放出するリセット手段を設けること
によって、各画素が出力を行った後に、初期化すること
ができる。このリセット手段は、請求項５に記載するよ
うに、第１電極と第２電極と制御電極とを備え、前記積
分回路に第１電極が接続されたトランジスタとすること
によって、該トランジスタの制御電極に印加する電圧の
レベルを変化して該トランジスタを導通させて、前記積
分回路に蓄積された電荷を放出することができる。
力信号は積分回路で積分されるので、この出力信号に含
まれる光源の変動成分や高周波のノイズは、積分回路で
吸収され除去される。又、請求項４に記載するように、
前記積分した信号を前記出力信号線へ出力した後に、前
記積分回路の電荷を放出するリセット手段を設けること
によって、各画素が出力を行った後に、初期化すること
ができる。このリセット手段は、請求項５に記載するよ
うに、第１電極と第２電極と制御電極とを備え、前記積
分回路に第１電極が接続されたトランジスタとすること
によって、該トランジスタの制御電極に印加する電圧の
レベルを変化して該トランジスタを導通させて、前記積
分回路に蓄積された電荷を放出することができる。
【００１１】請求項６に記載の固体撮像装置は、請求項
１〜請求項５に記載の固体撮像装置において、前記各画
素が、前記光電変換手段の出力信号を増幅する増幅用ト
ランジスタを有しており、該増幅用トランジスタの出力
信号を前記導出路を介して前記出力信号線へ出力するこ
とを特徴とする。
１〜請求項５に記載の固体撮像装置において、前記各画
素が、前記光電変換手段の出力信号を増幅する増幅用ト
ランジスタを有しており、該増幅用トランジスタの出力
信号を前記導出路を介して前記出力信号線へ出力するこ
とを特徴とする。
【００１２】このような固体撮像装置によると、増幅用
トランジスタによって、出力信号が増幅されて充分な大
きさとなって出力されるので、感度の良い撮像信号とな
る。このような固体撮像装置において、請求項７に記載
するように、前記出力信号線に接続されたその総数が全
画素数より少ない負荷抵抗又は定電流源を設けても良
い。
トランジスタによって、出力信号が増幅されて充分な大
きさとなって出力されるので、感度の良い撮像信号とな
る。このような固体撮像装置において、請求項７に記載
するように、前記出力信号線に接続されたその総数が全
画素数より少ない負荷抵抗又は定電流源を設けても良
い。
【００１３】負荷抵抗又は定電流源として請求項８に記
載するように、前記出力信号線に接続された第１電極
と、直流電圧に接続された第２電極と、直流電圧に接続
された制御電極とを有する抵抗用トランジスタとしても
良い。又、増幅用トランジスタをＮチャネルのＭＯＳト
ランジスタとする場合、請求項９に記載するように、前
記増幅用トランジスタの第１電極に印加される直流電圧
を、前記抵抗用トランジスタの第２電極に接続される直
流電圧よりも高電位とすればよい。又、増幅用トランジ
スタをＰチャネルのＭＯＳトランジスタとする場合、請
求項１０に記載するように、前記増幅用トランジスタの
第１電極に印加される直流電圧を、前記抵抗用トランジ
スタの第２電極に接続される直流電圧よりも低電位とす
ればよい。更に、導出路としては、請求項１１に記載す
るように、全画素の中から所定のものを順次選択し、選
択された画素からの出力信号を出力信号線に導出するス
イッチを含むものを用いても良い。
載するように、前記出力信号線に接続された第１電極
と、直流電圧に接続された第２電極と、直流電圧に接続
された制御電極とを有する抵抗用トランジスタとしても
良い。又、増幅用トランジスタをＮチャネルのＭＯＳト
ランジスタとする場合、請求項９に記載するように、前
記増幅用トランジスタの第１電極に印加される直流電圧
を、前記抵抗用トランジスタの第２電極に接続される直
流電圧よりも高電位とすればよい。又、増幅用トランジ
スタをＰチャネルのＭＯＳトランジスタとする場合、請
求項１０に記載するように、前記増幅用トランジスタの
第１電極に印加される直流電圧を、前記抵抗用トランジ
スタの第２電極に接続される直流電圧よりも低電位とす
ればよい。更に、導出路としては、請求項１１に記載す
るように、全画素の中から所定のものを順次選択し、選
択された画素からの出力信号を出力信号線に導出するス
イッチを含むものを用いても良い。
【００１４】請求項１２に記載の固体撮像装置は、請求
項１〜請求項１１のいずれかに記載の固体撮像装置にお
いて、前記光電変換手段が、第１電極に直流電圧が印加
された光電変換素子と、第１電極と第２電極と制御電極
とを備え、第１電極が光電変換素子の第２電極に接続さ
れ、光電変換素子からの出力電流が流れ込む第１のトラ
ンジスタと、第１電極と第２電極と制御電極とを備え、
第１電極に直流電圧が印加されるとともに制御電極が前
記第１のトランジスタの第１電極に接続され、第２電極
から電気信号を出力する第２のトランジスタとから構成
され、前記第１のトランジスタの制御電極に直流電圧を
印加するための第１のスイッチ手段と、前記第１のトラ
ンジスタの制御電極と前記第２のトランジスタの制御電
極との間に設けられた第２のスイッチ手段と、を有し、
前記各画素の感度のバラツキを検出するとき、前記第１
のスイッチ手段をＯＮするとともに、前記第２のスイッ
チ手段をＯＦＦすることによって、前記第１のトランジ
スタの制御電極に一定の直流電圧を印加するとともに、
前記第１のトランジスタの制御電極と前記第２のトラン
ジスタの制御電極とを切断状態にし、前記各画素に撮像
動作をさせるとき、前記第１のスイッチ手段をＯＦＦす
るとともに、前記第２のスイッチ手段をＯＮすることに
よって、前記第１のトランジスタの制御電極と前記第２
のトランジスタの制御電極を接続状態にすることを特徴
とする。
項１〜請求項１１のいずれかに記載の固体撮像装置にお
いて、前記光電変換手段が、第１電極に直流電圧が印加
された光電変換素子と、第１電極と第２電極と制御電極
とを備え、第１電極が光電変換素子の第２電極に接続さ
れ、光電変換素子からの出力電流が流れ込む第１のトラ
ンジスタと、第１電極と第２電極と制御電極とを備え、
第１電極に直流電圧が印加されるとともに制御電極が前
記第１のトランジスタの第１電極に接続され、第２電極
から電気信号を出力する第２のトランジスタとから構成
され、前記第１のトランジスタの制御電極に直流電圧を
印加するための第１のスイッチ手段と、前記第１のトラ
ンジスタの制御電極と前記第２のトランジスタの制御電
極との間に設けられた第２のスイッチ手段と、を有し、
前記各画素の感度のバラツキを検出するとき、前記第１
のスイッチ手段をＯＮするとともに、前記第２のスイッ
チ手段をＯＦＦすることによって、前記第１のトランジ
スタの制御電極に一定の直流電圧を印加するとともに、
前記第１のトランジスタの制御電極と前記第２のトラン
ジスタの制御電極とを切断状態にし、前記各画素に撮像
動作をさせるとき、前記第１のスイッチ手段をＯＦＦす
るとともに、前記第２のスイッチ手段をＯＮすることに
よって、前記第１のトランジスタの制御電極と前記第２
のトランジスタの制御電極を接続状態にすることを特徴
とする。
【００１５】このような固体撮像装置において、請求項
１３に記載するように、前記第１のスイッチ手段を、第
１電極と第２電極と制御電極とを備え、第１電極が前記
第１のトランジスタの制御電極に接続されるとともに第
２電極に直流電圧が印加された第３のトランジスタと
し、前記第２のスイッチ手段を、第１電極と第２電極と
制御電極とを備え、第１電極が前記第１のトランジスタ
の制御電極に接続されるとともに第２電極が前記第２の
トランジスタの制御電極に接続された第４のトランジス
タとすることで、前記第３のトランジスタの制御電極に
信号を与えて前記第３のトランジスタをＯＮするととも
に、前記第４のトランジスタをＯＦＦすることによっ
て、前記第１のトランジスタの制御電極に一定の直流電
圧を印加するとともに、前記第１のトランジスタの制御
電極と前記第２のトランジスタの制御電極とを切断状態
にして前記各画素の感度のバラツキを検出し、前記第３
のトランジスタをＯＦＦするとともに、前記第４のトラ
ンジスタの制御電極に信号を与えて前記第４のトランジ
スタをＯＮすることによって、前記第１のトランジスタ
の制御電極と前記第２のトランジスタの制御電極を接続
状態にして前記各画素に撮像動作をさせることができ
る。
１３に記載するように、前記第１のスイッチ手段を、第
１電極と第２電極と制御電極とを備え、第１電極が前記
第１のトランジスタの制御電極に接続されるとともに第
２電極に直流電圧が印加された第３のトランジスタと
し、前記第２のスイッチ手段を、第１電極と第２電極と
制御電極とを備え、第１電極が前記第１のトランジスタ
の制御電極に接続されるとともに第２電極が前記第２の
トランジスタの制御電極に接続された第４のトランジス
タとすることで、前記第３のトランジスタの制御電極に
信号を与えて前記第３のトランジスタをＯＮするととも
に、前記第４のトランジスタをＯＦＦすることによっ
て、前記第１のトランジスタの制御電極に一定の直流電
圧を印加するとともに、前記第１のトランジスタの制御
電極と前記第２のトランジスタの制御電極とを切断状態
にして前記各画素の感度のバラツキを検出し、前記第３
のトランジスタをＯＦＦするとともに、前記第４のトラ
ンジスタの制御電極に信号を与えて前記第４のトランジ
スタをＯＮすることによって、前記第１のトランジスタ
の制御電極と前記第２のトランジスタの制御電極を接続
状態にして前記各画素に撮像動作をさせることができ
る。
【００１６】請求項１４に記載の固体撮像装置は、請求
項１〜請求項１３のいずれかに記載の固体撮像装置にお
いて、前記各画素が撮像動作を行うときの前記光電変換
手段の動作状態を、前記電気信号を線形的に変換する第
１状態と、前記電気信号を自然対数的に変換する第２状
態とに切換可能としたことを特徴とする。
項１〜請求項１３のいずれかに記載の固体撮像装置にお
いて、前記各画素が撮像動作を行うときの前記光電変換
手段の動作状態を、前記電気信号を線形的に変換する第
１状態と、前記電気信号を自然対数的に変換する第２状
態とに切換可能としたことを特徴とする。
【００１７】このような構成の固体撮像装置によると、
被写体の輝度状態及び撮像時の環境に応じて、ダイナミ
ックレンジを変更することができる。例えば、フォトダ
イオードで発生した光電荷をＭＯＳトランジスタを用い
て変換する場合、このＭＯＳトランジスタを閾値以下の
サブスレッショルド領域で動作させると、対数変換状態
（第２状態）となり、ダイナミックレンジが大きくとれ
る。しかしながら、低輝度で動く被写体を撮像すると、
対数変換動作では、残像が目立ちやすい。
被写体の輝度状態及び撮像時の環境に応じて、ダイナミ
ックレンジを変更することができる。例えば、フォトダ
イオードで発生した光電荷をＭＯＳトランジスタを用い
て変換する場合、このＭＯＳトランジスタを閾値以下の
サブスレッショルド領域で動作させると、対数変換状態
（第２状態）となり、ダイナミックレンジが大きくとれ
る。しかしながら、低輝度で動く被写体を撮像すると、
対数変換動作では、残像が目立ちやすい。
【００１８】それは、対数変換動作では、ＭＯＳトラン
ジスタがＯＮ状態となっていてフォトダイオードの発生
する電気信号をリアルタイムで対数変換してＭＯＳトラ
ンジスタから出力するが、ＭＯＳトランジスタのゲート
側の電荷及びこのゲートに接続されたフォトダイオード
の寄生容量などに蓄積された電荷が放電されず、前の情
報が残るからである。これは、輝度が低い場合に特に目
立つ。又、対数変換では、一般に変換出力が小さいの
で、Ｓ／Ｎ比（信号／ノイズ比）が悪くなりがちであ
る。
ジスタがＯＮ状態となっていてフォトダイオードの発生
する電気信号をリアルタイムで対数変換してＭＯＳトラ
ンジスタから出力するが、ＭＯＳトランジスタのゲート
側の電荷及びこのゲートに接続されたフォトダイオード
の寄生容量などに蓄積された電荷が放電されず、前の情
報が残るからである。これは、輝度が低い場合に特に目
立つ。又、対数変換では、一般に変換出力が小さいの
で、Ｓ／Ｎ比（信号／ノイズ比）が悪くなりがちであ
る。
【００１９】これに対して、ＭＯＳトランジスタをＯＦ
Ｆ状態にしている線形変換状態（第１状態）では、ダイ
ナミックレンジは狭いが、光電変換手段から出力される
信号は大きく得られるので、Ｓ／Ｎ比がよい。これは、
ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイ
オードで光電荷が積分されるからである。又、リセット
されることにより、前の情報が残らないようにできる。
Ｆ状態にしている線形変換状態（第１状態）では、ダイ
ナミックレンジは狭いが、光電変換手段から出力される
信号は大きく得られるので、Ｓ／Ｎ比がよい。これは、
ＯＦＦ状態のＭＯＳトランジスタのゲートやフォトダイ
オードで光電荷が積分されるからである。又、リセット
されることにより、前の情報が残らないようにできる。
【００２０】従って、低輝度から高輝度の広い範囲にわ
たる被写体の撮像には、光電変換手段を第２状態（対数
変換）に切り換えて使用し、低輝度の被写体や、輝度範
囲の狭い被写体の撮像には、光電変換手段を第１状態
（線形変換）に切り換えて使用すると良い。
たる被写体の撮像には、光電変換手段を第２状態（対数
変換）に切り換えて使用し、低輝度の被写体や、輝度範
囲の狭い被写体の撮像には、光電変換手段を第１状態
（線形変換）に切り換えて使用すると良い。
【００２１】又、請求項１５に記載の固体撮像装置のよ
うに、請求項１２又は請求項１３に記載の固体撮像装置
において、前記各画素が撮像動作を行うとき、前記第１
のトランジスタの第１電極と第２電極の電位差を変化さ
せることによって、光電変換手段の動作を、第１状態と
第２状態とに切り換えるようにしても良い。
うに、請求項１２又は請求項１３に記載の固体撮像装置
において、前記各画素が撮像動作を行うとき、前記第１
のトランジスタの第１電極と第２電極の電位差を変化さ
せることによって、光電変換手段の動作を、第１状態と
第２状態とに切り換えるようにしても良い。
【００２２】請求項１６に記載の固体撮像装置のよう
に、請求項１〜請求項１５のいずれかに記載の固体撮像
装置において、各画素の光電変換手段の感度のバラツキ
を検出するとき、前記感光素子を暗状態に保つようにし
ても良い。
に、請求項１〜請求項１５のいずれかに記載の固体撮像
装置において、各画素の光電変換手段の感度のバラツキ
を検出するとき、前記感光素子を暗状態に保つようにし
ても良い。
【００２３】請求項１７に記載の固体撮像装置は、画素
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと、該フォトダイオ
ードの一方の電極に第１電極が接続された第１ＭＯＳト
ランジスタと、前記第１ＭＯＳトランジスタのゲート電
極に第１電極が接続され、第２電極に直流電圧が印加さ
れる第２ＭＯＳトランジスタと、前記第１ＭＯＳトラン
ジスタのゲート電極に第１電極が接続され、第２電極が
前記第１ＭＯＳトランジスタの第１電極に接続された第
３ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの
第１電極にゲート電極が接続された第４ＭＯＳトランジ
スタと、を有し、前記各画素の感度のバラツキを検出す
るとき、前記第２ＭＯＳトランジスタのゲート電極に信
号を与えて前記第２ＭＯＳトランジスタをＯＮするとと
もに、前記第３ＭＯＳトランジスタをＯＦＦすることに
よって、前記第１ＭＯＳトランジスタのゲート電極に一
定の直流電圧を印加するとともに、前記第１ＭＯＳトラ
ンジスタのゲート電極と前記第４ＭＯＳトランジスタの
ゲート電極とを切断状態にし、前記各画素に撮像動作を
させるとき、前記第２ＭＯＳトランジスタをＯＦＦする
とともに、前記第３ＭＯＳトランジスタのゲート電極に
信号を与えて前記第３ＭＯＳトランジスタをＯＮするこ
とによって、前記第１ＭＯＳトランジスタのゲート電極
と前記第４ＭＯＳトランジスタのゲート電極を接続状態
にすることを特徴とする。
をマトリクス状に配してなる二次元の固体撮像装置にお
いて、各画素が、フォトダイオードと、該フォトダイオ
ードの一方の電極に第１電極が接続された第１ＭＯＳト
ランジスタと、前記第１ＭＯＳトランジスタのゲート電
極に第１電極が接続され、第２電極に直流電圧が印加さ
れる第２ＭＯＳトランジスタと、前記第１ＭＯＳトラン
ジスタのゲート電極に第１電極が接続され、第２電極が
前記第１ＭＯＳトランジスタの第１電極に接続された第
３ＭＯＳトランジスタと、該第１ＭＯＳトランジスタの
第１電極にゲート電極が接続された第４ＭＯＳトランジ
スタと、を有し、前記各画素の感度のバラツキを検出す
るとき、前記第２ＭＯＳトランジスタのゲート電極に信
号を与えて前記第２ＭＯＳトランジスタをＯＮするとと
もに、前記第３ＭＯＳトランジスタをＯＦＦすることに
よって、前記第１ＭＯＳトランジスタのゲート電極に一
定の直流電圧を印加するとともに、前記第１ＭＯＳトラ
ンジスタのゲート電極と前記第４ＭＯＳトランジスタの
ゲート電極とを切断状態にし、前記各画素に撮像動作を
させるとき、前記第２ＭＯＳトランジスタをＯＦＦする
とともに、前記第３ＭＯＳトランジスタのゲート電極に
信号を与えて前記第３ＭＯＳトランジスタをＯＮするこ
とによって、前記第１ＭＯＳトランジスタのゲート電極
と前記第４ＭＯＳトランジスタのゲート電極を接続状態
にすることを特徴とする。
【００２４】このような固体撮像装置において、請求項
１８に記載するように、前記画素に撮像動作をさせる場
合、前記フォトダイオードから出力される電気信号を自
然対数的に変換して前記第４ＭＯＳトランジスタの第２
電極から出力させるときは、前記第１ＭＯＳトランジス
タを閾値以下のサブスレッショルド領域で動作させ、一
方、前記フォトダイオードから出力される電気信号を線
形的に変換して前記第４ＭＯＳトランジスタの第２電極
から出力させるときは、前記第１ＭＯＳトランジスタの
第２電極と前記フォトダイオードの他方の電極の電位を
接近させることにより前記第１ＭＯＳトランジスタを不
作動状態とするとともに、電気信号を出力させた後、前
記第２ＭＯＳトランジスタのゲート電極に入力する電圧
のレベルを切り換えることによって前記第２ＭＯＳトラ
ンジスタを導通させて、前記第１ＭＯＳトランジスタの
第１電極及びゲート電極に蓄積された電荷を放出してリ
セットさせる。
１８に記載するように、前記画素に撮像動作をさせる場
合、前記フォトダイオードから出力される電気信号を自
然対数的に変換して前記第４ＭＯＳトランジスタの第２
電極から出力させるときは、前記第１ＭＯＳトランジス
タを閾値以下のサブスレッショルド領域で動作させ、一
方、前記フォトダイオードから出力される電気信号を線
形的に変換して前記第４ＭＯＳトランジスタの第２電極
から出力させるときは、前記第１ＭＯＳトランジスタの
第２電極と前記フォトダイオードの他方の電極の電位を
接近させることにより前記第１ＭＯＳトランジスタを不
作動状態とするとともに、電気信号を出力させた後、前
記第２ＭＯＳトランジスタのゲート電極に入力する電圧
のレベルを切り換えることによって前記第２ＭＯＳトラ
ンジスタを導通させて、前記第１ＭＯＳトランジスタの
第１電極及びゲート電極に蓄積された電荷を放出してリ
セットさせる。
【００２５】又、請求項１９に記載するように、前記画
素に、第１電極が前記第４ＭＯＳトランジスタの第２電
極に接続され、第２電極が出力信号線に接続され、ゲー
ト電極が行選択線に接続された第５ＭＯＳトランジスタ
を設けても良い。又、請求項２０に記載の固体撮像装置
のように、前記画素に、第１電極に直流電圧が印加さ
れ、ゲート電極が前記第４ＭＯＳトランジスタの第２電
極に接続されるとともに、前記第４ＭＯＳトランジスタ
の第２電極から出力される出力信号を増幅する第６ＭＯ
Ｓトランジスタを設けても良い。
素に、第１電極が前記第４ＭＯＳトランジスタの第２電
極に接続され、第２電極が出力信号線に接続され、ゲー
ト電極が行選択線に接続された第５ＭＯＳトランジスタ
を設けても良い。又、請求項２０に記載の固体撮像装置
のように、前記画素に、第１電極に直流電圧が印加さ
れ、ゲート電極が前記第４ＭＯＳトランジスタの第２電
極に接続されるとともに、前記第４ＭＯＳトランジスタ
の第２電極から出力される出力信号を増幅する第６ＭＯ
Ｓトランジスタを設けても良い。
【００２６】請求項２１に記載の固体撮像装置は、請求
項１９又は請求項２０に記載の固体撮像装置において、
前記画素が、前記第４ＭＯＳトランジスタの第２電極に
一端が接続されとともに、前記第４ＭＯＳトランジスタ
の第１電極にリセット電圧が与えられたときに前記第４
ＭＯＳトランジスタを介してリセットされるキャパシタ
を有することを特徴とする。
項１９又は請求項２０に記載の固体撮像装置において、
前記画素が、前記第４ＭＯＳトランジスタの第２電極に
一端が接続されとともに、前記第４ＭＯＳトランジスタ
の第１電極にリセット電圧が与えられたときに前記第４
ＭＯＳトランジスタを介してリセットされるキャパシタ
を有することを特徴とする。
【００２７】請求項２２に記載の固体撮像装置は、請求
項１９又は請求項２０に記載の固体撮像装置において、
前記第４ＭＯＳトランジスタの第１電極に直流電圧が印
加されるとともに、前記画素が、前記第４ＭＯＳトラン
ジスタの第２電極に第１電極が接続され第２電極に直流
電圧が接続された第７ＭＯＳトランジスタと、前記第４
ＭＯＳトランジスタの第２電極に一端が接続される信号
線に接続されるとともに、前記第７ＭＯＳトランジスタ
のゲート電極にリセット電圧が与えられたときに前記第
７ＭＯＳトランジスタを介してリセットされるキャパシ
タと、を有することを特徴とする。
項１９又は請求項２０に記載の固体撮像装置において、
前記第４ＭＯＳトランジスタの第１電極に直流電圧が印
加されるとともに、前記画素が、前記第４ＭＯＳトラン
ジスタの第２電極に第１電極が接続され第２電極に直流
電圧が接続された第７ＭＯＳトランジスタと、前記第４
ＭＯＳトランジスタの第２電極に一端が接続される信号
線に接続されるとともに、前記第７ＭＯＳトランジスタ
のゲート電極にリセット電圧が与えられたときに前記第
７ＭＯＳトランジスタを介してリセットされるキャパシ
タと、を有することを特徴とする。
【００２８】請求項２３に記載の固体撮像装置は、請求
項１７〜請求項２２のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れた負荷抵抗又は定電流源を成すＭＯＳトランジスタを
備えていることを特徴とする。
項１７〜請求項２２のいずれかに記載の固体撮像装置に
おいて、前記画素に対し前記出力信号線を介して接続さ
れた負荷抵抗又は定電流源を成すＭＯＳトランジスタを
備えていることを特徴とする。
【００２９】請求項２４に記載の固体撮像装置のよう
に、請求項１７〜請求項２３のいずれかに記載の固体撮
像装置において、各画素の光電変換手段の感度のバラツ
キを検出するとき、前記感光素子を暗状態に保つように
しても良い。
に、請求項１７〜請求項２３のいずれかに記載の固体撮
像装置において、各画素の光電変換手段の感度のバラツ
キを検出するとき、前記感光素子を暗状態に保つように
しても良い。
【００３０】
【発明の実施の形態】＜画素構成の第１例＞以下、本発
明の固体撮像装置の各実施形態を図面を参照して説明す
る。図１は本発明の一実施形態である二次元のＭＯＳ型
固体撮像装置の一部の構成を概略的に示している。同図
において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）
された画素を示している。２は垂直走査回路であり、行
（ライン）４−１、４−２、・・・、４−ｎを順次走査
していく。３は水平走査回路であり、画素から出力信号
線６−１、６−２、・・・、６−ｍに導出された光電変
換信号を画素ごとに水平方向に順次読み出す。５は電源
ラインである。各画素に対し、上記ライン４−１、４−
２・・・、４−ｎや出力信号線６−１、６−２・・・、
６−ｍ、電源ライン５だけでなく、他のライン（例え
ば、クロックラインやバイアス供給ライン等）も接続さ
れるが、図１ではこれらについて省略し、図２に示す第
１の実施形態において示している。
明の固体撮像装置の各実施形態を図面を参照して説明す
る。図１は本発明の一実施形態である二次元のＭＯＳ型
固体撮像装置の一部の構成を概略的に示している。同図
において、Ｇ11〜Ｇｍｎは行列配置（マトリクス配置）
された画素を示している。２は垂直走査回路であり、行
（ライン）４−１、４−２、・・・、４−ｎを順次走査
していく。３は水平走査回路であり、画素から出力信号
線６−１、６−２、・・・、６−ｍに導出された光電変
換信号を画素ごとに水平方向に順次読み出す。５は電源
ラインである。各画素に対し、上記ライン４−１、４−
２・・・、４−ｎや出力信号線６−１、６−２・・・、
６−ｍ、電源ライン５だけでなく、他のライン（例え
ば、クロックラインやバイアス供給ライン等）も接続さ
れるが、図１ではこれらについて省略し、図２に示す第
１の実施形態において示している。
【００３１】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の
如く１つずつ設けられている。ＭＯＳトランジスタＱ２
のドレインは出力信号線６−１に接続され、ソースは最
終的な信号線９に接続され、ゲートは水平走査回路３に
接続されている。尚、後述するように各画素内にはスイ
ッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設
けられている。ここで、ＭＯＳトランジスタＴ５は行の
選択を行うものであり、ＭＯＳトランジスタＱ２は列の
選択を行うものである。
ｍごとにＮチャネルのＭＯＳトランジスタＱ２が図示の
如く１つずつ設けられている。ＭＯＳトランジスタＱ２
のドレインは出力信号線６−１に接続され、ソースは最
終的な信号線９に接続され、ゲートは水平走査回路３に
接続されている。尚、後述するように各画素内にはスイ
ッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設
けられている。ここで、ＭＯＳトランジスタＴ５は行の
選択を行うものであり、ＭＯＳトランジスタＱ２は列の
選択を行うものである。
【００３２】＜第１の実施形態＞図１に示した画素構成
の第１例の各画素に適用される第１の実施形態（図２）
について、図面を参照して説明する。
の第１例の各画素に適用される第１の実施形態（図２）
について、図面を参照して説明する。
【００３３】図２において、ｐｎフォトダイオードＰＤ
が感光部（光電変換部）を形成している。そのフォトダ
イオードＰＤのアノードは第１ＭＯＳトランジスタＴ１
のドレイン、第３ＭＯＳトランジスタＴ３のドレイン及
び第４ＭＯＳトランジスタＴ４のゲートに接続されてい
る。ＭＯＳトランジスタＴ４のソースは行選択用の第５
ＭＯＳトランジスタＴ５のドレインに接続されている。
ＭＯＳトランジスタＴ５のソースは出力信号線６（この
出力信号線６は図１の６−１、６−２、・・・、６−ｍ
に対応する）へ接続されている。尚、ＭＯＳトランジス
タＴ１〜Ｔ５は、それぞれ、ＮチャネルのＭＯＳトラン
ジスタでバックゲートが接地されている。
が感光部（光電変換部）を形成している。そのフォトダ
イオードＰＤのアノードは第１ＭＯＳトランジスタＴ１
のドレイン、第３ＭＯＳトランジスタＴ３のドレイン及
び第４ＭＯＳトランジスタＴ４のゲートに接続されてい
る。ＭＯＳトランジスタＴ４のソースは行選択用の第５
ＭＯＳトランジスタＴ５のドレインに接続されている。
ＭＯＳトランジスタＴ５のソースは出力信号線６（この
出力信号線６は図１の６−１、６−２、・・・、６−ｍ
に対応する）へ接続されている。尚、ＭＯＳトランジス
タＴ１〜Ｔ５は、それぞれ、ＮチャネルのＭＯＳトラン
ジスタでバックゲートが接地されている。
【００３４】又、フォトダイオードＰＤのカソードには
直流電圧ＶPDが印加されるようになっている。一方、Ｍ
ＯＳトランジスタＴ１のソースには信号φＶPSが印加さ
れ、ＭＯＳトランジスタＴ４のソースには他端に信号φ
ＶPSが印加されるキャパシタＣの一端が接続される。Ｍ
ＯＳトランジスタＴ２のソースに直流電圧ＶRBが印加さ
れ、そのゲートに信号φＶRSが入力されるとともに、そ
のドレインにＭＯＳトランジスタＴ１のゲート及びＭＯ
ＳトランジスタＴ３のソースが接続される。ＭＯＳトラ
ンジスタＴ４のドレインには信号φＤが入力される。
又、ＭＯＳトランジスタＴ３のゲートに信号φＳＷが入
力される。更に、ＭＯＳトランジスタＴ５のゲートには
信号φＶが入力される。尚、本実施形態において、信号
φＶPSは、２値的に変化するものとし、ＭＯＳトランジ
スタＴ１をサブスレッショルド領域で動作させるための
電圧をローレベルとし、直流電圧ＶPDと略等しい電圧を
ハイレベルとする。
直流電圧ＶPDが印加されるようになっている。一方、Ｍ
ＯＳトランジスタＴ１のソースには信号φＶPSが印加さ
れ、ＭＯＳトランジスタＴ４のソースには他端に信号φ
ＶPSが印加されるキャパシタＣの一端が接続される。Ｍ
ＯＳトランジスタＴ２のソースに直流電圧ＶRBが印加さ
れ、そのゲートに信号φＶRSが入力されるとともに、そ
のドレインにＭＯＳトランジスタＴ１のゲート及びＭＯ
ＳトランジスタＴ３のソースが接続される。ＭＯＳトラ
ンジスタＴ４のドレインには信号φＤが入力される。
又、ＭＯＳトランジスタＴ３のゲートに信号φＳＷが入
力される。更に、ＭＯＳトランジスタＴ５のゲートには
信号φＶが入力される。尚、本実施形態において、信号
φＶPSは、２値的に変化するものとし、ＭＯＳトランジ
スタＴ１をサブスレッショルド領域で動作させるための
電圧をローレベルとし、直流電圧ＶPDと略等しい電圧を
ハイレベルとする。
【００３５】このような回路構成の画素において、ＭＯ
ＳトランジスタＴ１をサブスレッショルド領域で動作さ
せるときに必要となるＭＯＳトランジスタＴ１のゲート
に生じる閾値ＴＨを検出する方法（即ち、各画素の感度
バラツキを検出する方法）を図２及び図３を用いて以下
に説明する。尚、図３（ａ）は、フォトダイオードＰＤ
及びＭＯＳトランジスタＴ１の構造を示した図で、図３
（ｂ），（ｃ）はフォトダイオードＰＤ及びＭＯＳトラ
ンジスタＴ１のポテンシャルの関係を示した図である。
又、図３（ｂ），（ｃ）のポテンシャル図に示す矢印の
方向は、ポテンシャルが高くなる方向を示す。
ＳトランジスタＴ１をサブスレッショルド領域で動作さ
せるときに必要となるＭＯＳトランジスタＴ１のゲート
に生じる閾値ＴＨを検出する方法（即ち、各画素の感度
バラツキを検出する方法）を図２及び図３を用いて以下
に説明する。尚、図３（ａ）は、フォトダイオードＰＤ
及びＭＯＳトランジスタＴ１の構造を示した図で、図３
（ｂ），（ｃ）はフォトダイオードＰＤ及びＭＯＳトラ
ンジスタＴ１のポテンシャルの関係を示した図である。
又、図３（ｂ），（ｃ）のポテンシャル図に示す矢印の
方向は、ポテンシャルが高くなる方向を示す。
【００３６】ところで、フォトダイオードＰＤは、例え
ば、図３（ａ）のように、Ｐ型の半導体基板（以下、
「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形
成するとともに、そのＮ型ウェル層１１にＰ型拡散層１
２を設けることによって形成される。又、ＭＯＳトラン
ジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を
形成し、且つ、そのＮ型拡散層１３，１４間のチャンネ
ル上に順次、酸化膜１５とポリシリコン層１６を形成す
ることによって構成される。ここで、Ｎ型ウェル層１１
がフォトダイオードＰＤのカソード側を形成するととも
に、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型
拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１
のドレイン、ソースを形成するとともに、酸化膜１５及
びポリシリコン層１６がそれぞれゲート絶縁膜とゲート
電極を形成する。尚、ここで、Ｐ型基板１０において、
Ｎ型拡散層１３，１４の間の領域をゲート下領域という
ことにする。
ば、図３（ａ）のように、Ｐ型の半導体基板（以下、
「Ｐ型基板」という。）１０に、Ｎ型ウェル層１１を形
成するとともに、そのＮ型ウェル層１１にＰ型拡散層１
２を設けることによって形成される。又、ＭＯＳトラン
ジスタＴ１は、Ｐ型基板１０にＮ型拡散層１３，１４を
形成し、且つ、そのＮ型拡散層１３，１４間のチャンネ
ル上に順次、酸化膜１５とポリシリコン層１６を形成す
ることによって構成される。ここで、Ｎ型ウェル層１１
がフォトダイオードＰＤのカソード側を形成するととも
に、Ｐ型拡散層１２がアノード側を形成する。又、Ｎ型
拡散層１３，１４が、それぞれＭＯＳトランジスタＴ１
のドレイン、ソースを形成するとともに、酸化膜１５及
びポリシリコン層１６がそれぞれゲート絶縁膜とゲート
電極を形成する。尚、ここで、Ｐ型基板１０において、
Ｎ型拡散層１３，１４の間の領域をゲート下領域という
ことにする。
【００３７】（１）各画素の感度のバラツキの検出方法
について まず、信号φＳＷの電圧をローレベルにしてＭＯＳトラ
ンジスタＴ３をＯＦＦにするとともに、信号φＶRSの電
圧をハイレベルにしてＭＯＳトランジスタＴ２をＯＮに
する。又、信号φＶをローレベルにしてＭＯＳトランジ
スタＴ５もＯＦＦにする。このようにしてＭＯＳトラン
ジスタＴ１のゲートとＭＯＳトランジスタＴ４のゲート
との接続を遮断するとともに、ＭＯＳトランジスタＴ１
のゲートに直流電圧ＶRBを印加する。又、信号φＤの電
圧をハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPD
に近い電位）にする。尚、本実施形態においては、電荷
注入によりトランジスタの閾値の検出を行うので、各画
素のバラツキ検出を行う際、感光素子であるフォトダイ
オードには一様光など検出のための特別な照明を当てる
必要が無い。尚、この点は後述する各実施形態について
も当てはまる。
について まず、信号φＳＷの電圧をローレベルにしてＭＯＳトラ
ンジスタＴ３をＯＦＦにするとともに、信号φＶRSの電
圧をハイレベルにしてＭＯＳトランジスタＴ２をＯＮに
する。又、信号φＶをローレベルにしてＭＯＳトランジ
スタＴ５もＯＦＦにする。このようにしてＭＯＳトラン
ジスタＴ１のゲートとＭＯＳトランジスタＴ４のゲート
との接続を遮断するとともに、ＭＯＳトランジスタＴ１
のゲートに直流電圧ＶRBを印加する。又、信号φＤの電
圧をハイレベル（直流電圧ＶPDと同じ又は直流電圧ＶPD
に近い電位）にする。尚、本実施形態においては、電荷
注入によりトランジスタの閾値の検出を行うので、各画
素のバラツキ検出を行う際、感光素子であるフォトダイ
オードには一様光など検出のための特別な照明を当てる
必要が無い。尚、この点は後述する各実施形態について
も当てはまる。
【００３８】次に、ＭＯＳトランジスタＴ１のソースに
入力する信号φＶPSの電圧を低くする。信号φＶPSの電
圧を低くすることによって、ＭＯＳトランジスタＴ１に
おけるポテンシャルの関係が、図３（ｂ）のように、Ｍ
ＯＳトランジスタＴ１のドレイン、ゲート下領域、及び
ソースにおけるポテンシャルが、ドレイン、ゲート下領
域、ソースの順に高くなる。よって、ＭＯＳトランジス
タＴ１のソースから負の電荷ＥがＭＯＳトランジスタＴ
１に流れ込む。このとき、電荷の蓄積時間はごく短いの
で、実際的に正の電荷がＭＯＳトランジスタＴ１のドレ
インに向かって流れることが無い。そのため、ＭＯＳト
ランジスタＴ１のドレイン・ソース間に負の電荷が蓄積
される。
入力する信号φＶPSの電圧を低くする。信号φＶPSの電
圧を低くすることによって、ＭＯＳトランジスタＴ１に
おけるポテンシャルの関係が、図３（ｂ）のように、Ｍ
ＯＳトランジスタＴ１のドレイン、ゲート下領域、及び
ソースにおけるポテンシャルが、ドレイン、ゲート下領
域、ソースの順に高くなる。よって、ＭＯＳトランジス
タＴ１のソースから負の電荷ＥがＭＯＳトランジスタＴ
１に流れ込む。このとき、電荷の蓄積時間はごく短いの
で、実際的に正の電荷がＭＯＳトランジスタＴ１のドレ
インに向かって流れることが無い。そのため、ＭＯＳト
ランジスタＴ１のドレイン・ソース間に負の電荷が蓄積
される。
【００３９】そして、次に、信号φＶPSの電圧を直流電
圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることに
よって、図３（ｃ）のように、ＭＯＳトランジスタＴ１
のソースのポテンシャルをゲート下領域のポテンシャル
よりも高くする。よって、ＭＯＳトランジスタＴ１のド
レイン・ソース間に蓄積された負の電荷が、信号線φＶ
PSに流れ出す。しかしながら、ＭＯＳトランジスタＴ１
のドレインのポテンシャルが、ゲート下領域のポテンシ
ャルよりも高いので、ＭＯＳトランジスタＴ１のドレイ
ンに蓄積された負の電荷の一部Ｅ’がＭＯＳトランジス
タＴ１のドレインに残る。ＭＯＳトランジスタＴ１のゲ
ート下領域のポテンシャルは、ゲート電圧をＶＧ、閾値
電圧をＶTHとすると、（ＶＧ−ＶTH）に比例する。よっ
て、ＭＯＳトランジスタＴ１のドレインに残る負の電荷
量は、ゲートにかかる電圧が一定の直流電圧ＶRBである
ので、（ＶRB−ＶTH）に比例する。
圧ＶPDと同じ又は直流電圧ＶPDに近い電位にすることに
よって、図３（ｃ）のように、ＭＯＳトランジスタＴ１
のソースのポテンシャルをゲート下領域のポテンシャル
よりも高くする。よって、ＭＯＳトランジスタＴ１のド
レイン・ソース間に蓄積された負の電荷が、信号線φＶ
PSに流れ出す。しかしながら、ＭＯＳトランジスタＴ１
のドレインのポテンシャルが、ゲート下領域のポテンシ
ャルよりも高いので、ＭＯＳトランジスタＴ１のドレイ
ンに蓄積された負の電荷の一部Ｅ’がＭＯＳトランジス
タＴ１のドレインに残る。ＭＯＳトランジスタＴ１のゲ
ート下領域のポテンシャルは、ゲート電圧をＶＧ、閾値
電圧をＶTHとすると、（ＶＧ−ＶTH）に比例する。よっ
て、ＭＯＳトランジスタＴ１のドレインに残る負の電荷
量は、ゲートにかかる電圧が一定の直流電圧ＶRBである
ので、（ＶRB−ＶTH）に比例する。
【００４０】このようにＭＯＳトランジスタＴ１のドレ
イン電圧は閾値電圧ＶTHに対応した電圧となり、このＭ
ＯＳトランジスタＴ１のドレイン電圧がＭＯＳトランジ
スタＴ４のゲートに現れる。このＭＯＳトランジスタＴ
４のゲートに現れる電圧は、ＭＯＳトランジスタＴ１の
ドレインに蓄積された負の電荷量に比例するので、閾値
電圧ＶTHに比例することがわかる。このＭＯＳトランジ
スタＴ４のゲート電圧によって、ＭＯＳトランジスタＴ
４に電流が流れ、キャパシタＣに電荷が蓄積されるとと
もに接続ノードａの電位が上昇する。そして、信号φＶ
をハイレベルにしてＭＯＳトランジスタＴ５をＯＮする
ことによって、キャパシタＣに蓄積された電荷が出力電
流として出力信号線６に導出される。このようにして画
素毎に、そのＭＯＳトランジスタＴ１の閾値電圧ＶTHに
比例した電流が出力信号線６に導出されて、各画素から
の出力を補正するための補正データとして検出すること
ができる。更にいえば、この閾値電圧ＶTHに比例した電
流は図１の信号線９から画素毎にシリアルに出力され、
後続回路においてメモリに画素毎の補正データとして記
憶しておく。そして、実際の撮像時の出力電流を前記記
憶されている補正データで画素毎に補正すれば、出力信
号から画素のバラツキによる成分を取り除くことができ
る。尚、この補正方法の具体例は後述する図１９に示し
ている。
イン電圧は閾値電圧ＶTHに対応した電圧となり、このＭ
ＯＳトランジスタＴ１のドレイン電圧がＭＯＳトランジ
スタＴ４のゲートに現れる。このＭＯＳトランジスタＴ
４のゲートに現れる電圧は、ＭＯＳトランジスタＴ１の
ドレインに蓄積された負の電荷量に比例するので、閾値
電圧ＶTHに比例することがわかる。このＭＯＳトランジ
スタＴ４のゲート電圧によって、ＭＯＳトランジスタＴ
４に電流が流れ、キャパシタＣに電荷が蓄積されるとと
もに接続ノードａの電位が上昇する。そして、信号φＶ
をハイレベルにしてＭＯＳトランジスタＴ５をＯＮする
ことによって、キャパシタＣに蓄積された電荷が出力電
流として出力信号線６に導出される。このようにして画
素毎に、そのＭＯＳトランジスタＴ１の閾値電圧ＶTHに
比例した電流が出力信号線６に導出されて、各画素から
の出力を補正するための補正データとして検出すること
ができる。更にいえば、この閾値電圧ＶTHに比例した電
流は図１の信号線９から画素毎にシリアルに出力され、
後続回路においてメモリに画素毎の補正データとして記
憶しておく。そして、実際の撮像時の出力電流を前記記
憶されている補正データで画素毎に補正すれば、出力信
号から画素のバラツキによる成分を取り除くことができ
る。尚、この補正方法の具体例は後述する図１９に示し
ている。
【００４１】さて、上述のように補正データを検出した
後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信
号φＤをローレベルにしてＭＯＳトランジスタＴ４を通
して信号φＤの信号線路へキャパシタＣに蓄積された電
荷を放電することによって、キャパシタＣ及び接続ノー
ドａの電位が初期化される。しかる後、ＭＯＳトランジ
スタＴ３をＯＮにすることによって、ＭＯＳトランジス
タＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳ
トランジスタＴ１のドレイン及びＭＯＳトランジスタＴ
４のゲートに蓄積された電荷を放電して初期化する。
後、ＭＯＳトランジスタＴ５をＯＦＦとするとともに信
号φＤをローレベルにしてＭＯＳトランジスタＴ４を通
して信号φＤの信号線路へキャパシタＣに蓄積された電
荷を放電することによって、キャパシタＣ及び接続ノー
ドａの電位が初期化される。しかる後、ＭＯＳトランジ
スタＴ３をＯＮにすることによって、ＭＯＳトランジス
タＴ２，Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳ
トランジスタＴ１のドレイン及びＭＯＳトランジスタＴ
４のゲートに蓄積された電荷を放電して初期化する。
【００４２】感度バラツキの検出自体はごく短時間で行
われるので、以上の過程において、バラツキ検出を行う
際にフォトダイオードへ光が入射していても構わない
が、好ましくは、フォトダイオードには閾値バラツキの
検出に影響がでるような強い光が照射されないように保
つようにする。暗状態にすることが好ましいが、強い光
が照射されない常光の下であっても良い。このようにす
ると、フォトダイオードから不必要な電気信号が発生せ
ずバラツキ検出をより正確に行うことができる。尚、こ
の点は後述する各実施形態についても当てはまる。
われるので、以上の過程において、バラツキ検出を行う
際にフォトダイオードへ光が入射していても構わない
が、好ましくは、フォトダイオードには閾値バラツキの
検出に影響がでるような強い光が照射されないように保
つようにする。暗状態にすることが好ましいが、強い光
が照射されない常光の下であっても良い。このようにす
ると、フォトダイオードから不必要な電気信号が発生せ
ずバラツキ検出をより正確に行うことができる。尚、こ
の点は後述する各実施形態についても当てはまる。
【００４３】（２）各画素への入射光を電気信号に変換
する動作について この実施形態において、信号φＶPSの電圧値を切り換え
てＭＯＳトランジスタＴ１のバイアスを変えることによ
り、単一の画素において出力信号線６に導出される出力
信号をフォトダイオードＰＤが入射光に応じて出力する
電気信号（以下、「光電流」という。）に対して自然対
数的に変換させる場合と、線形的に変換させる場合とを
実現することができる。尚、このとき、信号φＳＷをハ
イレベルにしてＭＯＳトランジスタＴ３をＯＮの状態に
し、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続され
たのと等価の状態にしておく。以下、これらの各場合に
ついて説明する。
する動作について この実施形態において、信号φＶPSの電圧値を切り換え
てＭＯＳトランジスタＴ１のバイアスを変えることによ
り、単一の画素において出力信号線６に導出される出力
信号をフォトダイオードＰＤが入射光に応じて出力する
電気信号（以下、「光電流」という。）に対して自然対
数的に変換させる場合と、線形的に変換させる場合とを
実現することができる。尚、このとき、信号φＳＷをハ
イレベルにしてＭＯＳトランジスタＴ３をＯＮの状態に
し、ＭＯＳトランジスタＴ１，Ｔ４のゲートが接続され
たのと等価の状態にしておく。以下、これらの各場合に
ついて説明する。
【００４４】（２−１） 光電流を自然対数的に変換し
て出力する場合。 まず、信号φＶPSをローレベルとし、ＭＯＳトランジス
タＴ１，Ｔ４がサブスレッショルド領域で動作するよう
にバイアスされているときの動作について、図２及び図
４を用いて説明する。このとき、ＭＯＳトランジスタＴ
２のゲートには、ローレベルの信号φＶRSが与えられる
ので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的
に存在しないことと等価になる。尚、図４中に示す矢印
の方向は、ポテンシャルが高くなる方向を示す。
て出力する場合。 まず、信号φＶPSをローレベルとし、ＭＯＳトランジス
タＴ１，Ｔ４がサブスレッショルド領域で動作するよう
にバイアスされているときの動作について、図２及び図
４を用いて説明する。このとき、ＭＯＳトランジスタＴ
２のゲートには、ローレベルの信号φＶRSが与えられる
ので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質的
に存在しないことと等価になる。尚、図４中に示す矢印
の方向は、ポテンシャルが高くなる方向を示す。
【００４５】ところで、フォトダイオードＰＤ及びＭＯ
ＳトランジスタＴ１のポテンシャルは、信号φＶPSがロ
ーレベルのとき、図４（ａ）のようになる。図２の回路
において、フォトダイオードＰＤに光が入射すると光電
流が発生し、ＭＯＳトランジスタのサブスレッショルド
特性により、前記光電流を自然対数的に変換した値の電
圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ４に電流が
流れ、キャパシタＣには前記光電流の積分値を自然対数
的に変換した値と同等の電荷が蓄積される。つまり、キ
ャパシタＣとＭＯＳトランジスタＴ４のソースとの接続
ノードａに、前記光電流の積分値を自然対数的に変換し
た値に比例した電圧が生じることになる。ただし、この
とき、ＭＯＳトランジスタＴ５はＯＦＦの状態としてお
く。
ＳトランジスタＴ１のポテンシャルは、信号φＶPSがロ
ーレベルのとき、図４（ａ）のようになる。図２の回路
において、フォトダイオードＰＤに光が入射すると光電
流が発生し、ＭＯＳトランジスタのサブスレッショルド
特性により、前記光電流を自然対数的に変換した値の電
圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ４に電流が
流れ、キャパシタＣには前記光電流の積分値を自然対数
的に変換した値と同等の電荷が蓄積される。つまり、キ
ャパシタＣとＭＯＳトランジスタＴ４のソースとの接続
ノードａに、前記光電流の積分値を自然対数的に変換し
た値に比例した電圧が生じることになる。ただし、この
とき、ＭＯＳトランジスタＴ５はＯＦＦの状態としてお
く。
【００４６】次に、ＭＯＳトランジスタＴ５のゲートに
パルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯ
Ｎにすると、キャパシタＣに蓄積された電荷が、出力電
流として出力信号線６に導出される。この出力信号線６
に導出される電流は前記光電流の積分値を自然対数的に
変換した値となる。このようにして入射光量の対数値に
比例した信号（出力電流）を読み出すことができる。
又、信号読み出し後、ＭＯＳトランジスタＴ５をＯＦＦ
する。この後、信号φＤをローレベルにしてＭＯＳトラ
ンジスタＴ４を通して信号φＤの信号線路へキャパシタ
Ｃに蓄積された電荷を放出することによって、キャパシ
タＣ及び接続ノードａの電位が初期化される。以上の動
作を所定の時間間隔で繰り返すことにより、刻々と変化
する被写体像を広いダイナミックレンジで連続的に撮像
することができる。尚、このように入射光量に対してそ
の出力電流を自然対数的に変換する場合、信号φＶRS
は、常にローレベルのままである。
パルス信号φＶを与えて、ＭＯＳトランジスタＴ５をＯ
Ｎにすると、キャパシタＣに蓄積された電荷が、出力電
流として出力信号線６に導出される。この出力信号線６
に導出される電流は前記光電流の積分値を自然対数的に
変換した値となる。このようにして入射光量の対数値に
比例した信号（出力電流）を読み出すことができる。
又、信号読み出し後、ＭＯＳトランジスタＴ５をＯＦＦ
する。この後、信号φＤをローレベルにしてＭＯＳトラ
ンジスタＴ４を通して信号φＤの信号線路へキャパシタ
Ｃに蓄積された電荷を放出することによって、キャパシ
タＣ及び接続ノードａの電位が初期化される。以上の動
作を所定の時間間隔で繰り返すことにより、刻々と変化
する被写体像を広いダイナミックレンジで連続的に撮像
することができる。尚、このように入射光量に対してそ
の出力電流を自然対数的に変換する場合、信号φＶRS
は、常にローレベルのままである。
【００４７】（２−２） 光電流を線形的に変換して出
力する場合。 次に、信号φＶPSをハイレベルとしたときの動作につい
て説明する。このとき、フォトダイオードＰＤ及びＭＯ
ＳトランジスタＴ１のポテンシャルは、図４（ｂ）のよ
うになる。よって、ＭＯＳトランジスタＴ１は実質的に
ＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・
ドレイン間に電流が流れない。又、ＭＯＳトランジスタ
Ｔ２のゲートに与える信号φＶRSをローレベルに保ち、
ＭＯＳトランジスタＴ２はＯＦＦする。
力する場合。 次に、信号φＶPSをハイレベルとしたときの動作につい
て説明する。このとき、フォトダイオードＰＤ及びＭＯ
ＳトランジスタＴ１のポテンシャルは、図４（ｂ）のよ
うになる。よって、ＭＯＳトランジスタＴ１は実質的に
ＯＦＦ状態となり、ＭＯＳトランジスタＴ１のソース・
ドレイン間に電流が流れない。又、ＭＯＳトランジスタ
Ｔ２のゲートに与える信号φＶRSをローレベルに保ち、
ＭＯＳトランジスタＴ２はＯＦＦする。
【００４８】そして、まず、ＭＯＳトランジスタＴ５を
ＯＦＦするとともに信号φＤをローレベル（信号φＶPS
よりも低い電位）にするとキャパシタＣの電荷がＭＯＳ
トランジスタＴ４を通して信号φＤの信号線路へ放電さ
れ、それによってキャパシタＣをリセットして、接続ノ
ードａの電位を例えば直流電圧ＶPDより低い電位に初期
化する。この電位はキャパシタＣによって保持される。
その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直
流電圧ＶPDに近い電位）に戻す。このような状態におい
て、フォトダイオードＰＤに光が入射すると光電流が発
生する。このとき、ＭＯＳトランジスタＴ１のバックゲ
ートとゲートとの間やフォトダイオードＰＤの接合容量
などでキャパシタを構成するので、光電流による電荷が
主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積
される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲー
ト電圧が前記光電流を積分した値に比例した値になる。
ＯＦＦするとともに信号φＤをローレベル（信号φＶPS
よりも低い電位）にするとキャパシタＣの電荷がＭＯＳ
トランジスタＴ４を通して信号φＤの信号線路へ放電さ
れ、それによってキャパシタＣをリセットして、接続ノ
ードａの電位を例えば直流電圧ＶPDより低い電位に初期
化する。この電位はキャパシタＣによって保持される。
その後、φＤをハイレベル（直流電圧ＶPDと同じ又は直
流電圧ＶPDに近い電位）に戻す。このような状態におい
て、フォトダイオードＰＤに光が入射すると光電流が発
生する。このとき、ＭＯＳトランジスタＴ１のバックゲ
ートとゲートとの間やフォトダイオードＰＤの接合容量
などでキャパシタを構成するので、光電流による電荷が
主としてＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積
される。よって、ＭＯＳトランジスタＴ１，Ｔ４のゲー
ト電圧が前記光電流を積分した値に比例した値になる。
【００４９】今、接続ノードａの電位が直流電圧ＶPDよ
り低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳ
トランジスタＴ４のゲート電圧に応じたドレイン電流が
ＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ
４のゲート電圧に比例した量の電荷がキャパシタＣに蓄
積される。よって、接続ノードａの電位が前記光電流を
積分した値に比例した値になる。次に、ＭＯＳトランジ
スタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳト
ランジスタＴ５をＯＮにすると、キャパシタＣに蓄積さ
れた電荷が、出力電流として出力信号線６に導出され
る。この出力電流は前記光電流の積分値を線形的に変換
した値となる。
り低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳ
トランジスタＴ４のゲート電圧に応じたドレイン電流が
ＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ
４のゲート電圧に比例した量の電荷がキャパシタＣに蓄
積される。よって、接続ノードａの電位が前記光電流を
積分した値に比例した値になる。次に、ＭＯＳトランジ
スタＴ５のゲートにパルス信号φＶを与えて、ＭＯＳト
ランジスタＴ５をＯＮにすると、キャパシタＣに蓄積さ
れた電荷が、出力電流として出力信号線６に導出され
る。この出力電流は前記光電流の積分値を線形的に変換
した値となる。
【００５０】このようにして入射光量に比例した信号
（出力電流）を読み出すことができる。又、この後、Ｍ
ＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤ
をローレベルにしてＭＯＳトランジスタＴ４を通して信
号φＤの信号線路へ放電することによって、キャパシタ
Ｃ及び接続ノードａの電位が初期化される。しかる後、
ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φ
ＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮと
して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１
のドレイン電圧及びＭＯＳトランジスタＴ１，Ｔ４のゲ
ート電圧を初期化させる。以上の動作を所定の時間間隔
で繰り返すことにより、刻々と変化する被写体像をＳ／
Ｎ比の良好な状態で連続的に撮像することができる。
（出力電流）を読み出すことができる。又、この後、Ｍ
ＯＳトランジスタＴ５をＯＦＦとするとともに信号φＤ
をローレベルにしてＭＯＳトランジスタＴ４を通して信
号φＤの信号線路へ放電することによって、キャパシタ
Ｃ及び接続ノードａの電位が初期化される。しかる後、
ＭＯＳトランジスタＴ２のゲートにハイレベルの信号φ
ＶRSを与えることで、ＭＯＳトランジスタＴ２をＯＮと
して、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１
のドレイン電圧及びＭＯＳトランジスタＴ１，Ｔ４のゲ
ート電圧を初期化させる。以上の動作を所定の時間間隔
で繰り返すことにより、刻々と変化する被写体像をＳ／
Ｎ比の良好な状態で連続的に撮像することができる。
【００５１】このように、本実施形態においては、簡単
な電位操作により同一の画素で複数の出力特性を切り換
えることが可能になる。尚、信号を対数変換して出力す
る状態から線形変換して出力する状態に切り換える際に
は、まずφＶPSの電位調整により出力の切り換えを行っ
てから、ＭＯＳトランジスタＴ２によるＭＯＳトランジ
スタＴ１などのリセットを行うことが好ましい。一方、
信号を線形変換して出力する状態から対数変換して出力
する状態に切り換える際には、ＭＯＳトランジスタＴ２
によるＭＯＳトランジスタＴ１などのリセットは特に必
要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦ
Ｆ状態ではないことに起因してＭＯＳトランジスタＴ１
に蓄積されたキャリアは逆極性のキャリアによってうち
消されるためである。
な電位操作により同一の画素で複数の出力特性を切り換
えることが可能になる。尚、信号を対数変換して出力す
る状態から線形変換して出力する状態に切り換える際に
は、まずφＶPSの電位調整により出力の切り換えを行っ
てから、ＭＯＳトランジスタＴ２によるＭＯＳトランジ
スタＴ１などのリセットを行うことが好ましい。一方、
信号を線形変換して出力する状態から対数変換して出力
する状態に切り換える際には、ＭＯＳトランジスタＴ２
によるＭＯＳトランジスタＴ１などのリセットは特に必
要ない。これは、ＭＯＳトランジスタＴ１が完全なＯＦ
Ｆ状態ではないことに起因してＭＯＳトランジスタＴ１
に蓄積されたキャリアは逆極性のキャリアによってうち
消されるためである。
【００５２】又、各画素からの信号読み出しは電荷結合
素子（ＣＣＤ）を用いて行うようにしてもかまわない。
この場合、図２のＭＯＳトランジスタＴ５に相当するポ
テンシャルレベルを可変としたポテンシャルの障壁を設
けることにより、ＣＣＤへの電荷読み出しを行えばよ
い。
素子（ＣＣＤ）を用いて行うようにしてもかまわない。
この場合、図２のＭＯＳトランジスタＴ５に相当するポ
テンシャルレベルを可変としたポテンシャルの障壁を設
けることにより、ＣＣＤへの電荷読み出しを行えばよ
い。
【００５３】＜画素構成の第２例＞図５は本発明の他の
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図５ではこれら
について省略し、図７以降の各実施形態において示して
いる。
実施形態である二次元のＭＯＳ型固体撮像装置の一部の
構成を概略的に示している。同図において、Ｇ11〜Ｇｍ
ｎは行列配置（マトリクス配置）された画素を示してい
る。２は垂直走査回路であり、行（ライン）４−１、４
−２、・・・、４−ｎを順次走査していく。３は水平走
査回路であり、画素から出力信号線６−１、６−２、・
・・、６−ｍに導出された光電変換信号を画素ごとに水
平方向に順次読み出す。５は電源ラインである。各画素
に対し、上記ライン４−１、４−２・・・、４−ｎや出
力信号線６−１、６−２・・・、６−ｍ、電源ライン５
だけでなく、他のライン（例えば、クロックラインやバ
イアス供給ライン等）も接続されるが、図５ではこれら
について省略し、図７以降の各実施形態において示して
いる。
【００５４】出力信号線６−１、６−２、・・・、６−
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電圧ＶPS’
のライン８に接続されている。一方、ＭＯＳトランジス
タＱ２のドレインは出力信号線６−１に接続され、ソー
スは最終的な信号線９に接続され、ゲートは水平走査回
路３に接続されている。
ｍごとにＮチャネルのＭＯＳトランジスタＱ１、Ｑ２が
図示の如く１組ずつ設けられている。ＭＯＳトランジス
タＱ１のゲートは直流電圧線７に接続され、ドレインは
出力信号線６−１に接続され、ソースは直流電圧ＶPS’
のライン８に接続されている。一方、ＭＯＳトランジス
タＱ２のドレインは出力信号線６−１に接続され、ソー
スは最終的な信号線９に接続され、ゲートは水平走査回
路３に接続されている。
【００５５】画素Ｇ11〜Ｇｍｎには、後述するように、
それらの画素で発生した光電荷に基づく信号を出力する
ＮチャネルのＭＯＳトランジスタＴａが設けられてい
る。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタ
Ｑ１との接続関係は図６（ａ）のようになる。このＭＯ
ＳトランジスタＴａは、第２及び第３の実施形態では、
第６ＭＯＳトランジスタＴ６に、第４及び第５の実施形
態では、第４ＭＯＳトランジスタＴ４に相当する。ここ
で、ＭＯＳトランジスタＱ１のソースに接続される直流
電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接
続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であ
り、直流電圧ＶPS’は例えばグランド電圧（接地）であ
る。この回路構成は上段のＭＯＳトランジスタＴａのゲ
ートに信号が入力され、下段のＭＯＳトランジスタＱ１
のゲートには直流電圧ＤＣが常時印加される。このため
下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等
価であり、図６（ａ）の回路はソースフォロワ型の増幅
回路となっている。この場合、ＭＯＳトランジスタＴａ
から増幅出力されるのは電流であると考えてよい。
それらの画素で発生した光電荷に基づく信号を出力する
ＮチャネルのＭＯＳトランジスタＴａが設けられてい
る。ＭＯＳトランジスタＴａと上記ＭＯＳトランジスタ
Ｑ１との接続関係は図６（ａ）のようになる。このＭＯ
ＳトランジスタＴａは、第２及び第３の実施形態では、
第６ＭＯＳトランジスタＴ６に、第４及び第５の実施形
態では、第４ＭＯＳトランジスタＴ４に相当する。ここ
で、ＭＯＳトランジスタＱ１のソースに接続される直流
電圧ＶPS’と、ＭＯＳトランジスタＴａのドレインに接
続される直流電圧ＶPD’との関係はＶPD’＞ＶPS’であ
り、直流電圧ＶPS’は例えばグランド電圧（接地）であ
る。この回路構成は上段のＭＯＳトランジスタＴａのゲ
ートに信号が入力され、下段のＭＯＳトランジスタＱ１
のゲートには直流電圧ＤＣが常時印加される。このため
下段のＭＯＳトランジスタＱ１は抵抗又は定電流源と等
価であり、図６（ａ）の回路はソースフォロワ型の増幅
回路となっている。この場合、ＭＯＳトランジスタＴａ
から増幅出力されるのは電流であると考えてよい。
【００５６】ＭＯＳトランジスタＱ２は水平走査回路３
によって制御され、スイッチ素子として動作する。尚、
後述するように図７以降の各実施形態の画素内にはスイ
ッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設
けられている。この第５ＭＯＳトランジスタＴ５も含め
て表わすと、図６（ａ）の回路は正確には図６（ｂ）の
ようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳト
ランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入
されている。ここで、ＭＯＳトランジスタＴ５は行の選
択を行うものであり、ＭＯＳトランジスタＱ２は列の選
択を行うものである。尚、図５および図６に示す構成は
以下に説明する第２の実施形態〜第５の実施形態に共通
の構成である。
によって制御され、スイッチ素子として動作する。尚、
後述するように図７以降の各実施形態の画素内にはスイ
ッチ用のＮチャネルの第５ＭＯＳトランジスタＴ５も設
けられている。この第５ＭＯＳトランジスタＴ５も含め
て表わすと、図６（ａ）の回路は正確には図６（ｂ）の
ようになる。即ち、ＭＯＳトランジスタＴ５がＭＯＳト
ランジスタＱ１とＭＯＳトランジスタＴａとの間に挿入
されている。ここで、ＭＯＳトランジスタＴ５は行の選
択を行うものであり、ＭＯＳトランジスタＱ２は列の選
択を行うものである。尚、図５および図６に示す構成は
以下に説明する第２の実施形態〜第５の実施形態に共通
の構成である。
【００５７】図６のように構成することにより信号を大
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。
きく出力することができる。従って、画素がダイナミッ
クレンジ拡大のために感光素子から発生する光電流を自
然対数的に変換しているような場合は、そのままでは出
力信号が小さいが、本増幅回路により充分大きな信号に
増幅されるため、後続の信号処理回路（図示せず）での
処理が容易になる。また、増幅回路の負荷抵抗部分を構
成するＭＯＳトランジスタＱ１を画素内に設けずに、列
方向に配置された複数の画素が接続される出力信号線６
−１、６−２、・・・、６−ｍごとに設けることによ
り、負荷抵抗又は定電流源の数を低減でき、半導体チッ
プ上で増幅回路が占める面積を少なくできる。
【００５８】＜第２の実施形態＞図５に示した画素構成
の第２例の各画素に適用される第２の実施形態につい
て、図面を参照して説明する。図７は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図２に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
の第２例の各画素に適用される第２の実施形態につい
て、図面を参照して説明する。図７は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図２に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
【００５９】図７に示すように、本実施形態では、図２
に示す画素に、接続ノードａにゲートが接続され接続ノ
ードａの電圧に応じた電流増幅を行う第６ＭＯＳトラン
ジスタＴ６と、このＭＯＳトランジスタＴ６のソースに
ドレインが接続された行選択用の第５ＭＯＳトランジス
タＴ５と、接続ノードａにドレインが接続されキャパシ
タＣ及び接続ノードａの電位の初期化を行う第７ＭＯＳ
トランジスタＴ７とが付加された構成となる。ＭＯＳト
ランジスタＴ５のソースは出力信号線６（この出力信号
線６は図５の６−１、６−２、・・・、６−ｍに対応す
る）へ接続されている。尚、ＭＯＳトランジスタＴ６，
Ｔ７も、ＭＯＳトランジスタＴ１〜Ｔ５と同様に、Ｎチ
ャネルのＭＯＳトランジスタでバックゲートが接地され
ている。
に示す画素に、接続ノードａにゲートが接続され接続ノ
ードａの電圧に応じた電流増幅を行う第６ＭＯＳトラン
ジスタＴ６と、このＭＯＳトランジスタＴ６のソースに
ドレインが接続された行選択用の第５ＭＯＳトランジス
タＴ５と、接続ノードａにドレインが接続されキャパシ
タＣ及び接続ノードａの電位の初期化を行う第７ＭＯＳ
トランジスタＴ７とが付加された構成となる。ＭＯＳト
ランジスタＴ５のソースは出力信号線６（この出力信号
線６は図５の６−１、６−２、・・・、６−ｍに対応す
る）へ接続されている。尚、ＭＯＳトランジスタＴ６，
Ｔ７も、ＭＯＳトランジスタＴ１〜Ｔ５と同様に、Ｎチ
ャネルのＭＯＳトランジスタでバックゲートが接地され
ている。
【００６０】又、ＭＯＳトランジスタＴ６のドレインに
は直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５の
ゲートには信号φＶが入力される。又、ＭＯＳトランジ
スタＴ７のソースには直流電圧ＶRB2が印加されるとと
もに、そのゲートには信号φＶRS2が入力される。更
に、ＭＯＳトランジスタＴ４のドレインには直流電圧Ｖ
PDが印加される。尚、本実施形態において、ＭＯＳトラ
ンジスタＴ１〜Ｔ５及びキャパシタＣは、第１の実施形
態（図２）と同様の動作を行い、各画素の感度のバラツ
キを検出するための電流を出力することができる。以下
にその動作を説明する。
は直流電圧ＶPDが印加され、ＭＯＳトランジスタＴ５の
ゲートには信号φＶが入力される。又、ＭＯＳトランジ
スタＴ７のソースには直流電圧ＶRB2が印加されるとと
もに、そのゲートには信号φＶRS2が入力される。更
に、ＭＯＳトランジスタＴ４のドレインには直流電圧Ｖ
PDが印加される。尚、本実施形態において、ＭＯＳトラ
ンジスタＴ１〜Ｔ５及びキャパシタＣは、第１の実施形
態（図２）と同様の動作を行い、各画素の感度のバラツ
キを検出するための電流を出力することができる。以下
にその動作を説明する。
【００６１】（１）各画素の感度のバラツキの検出方法
について まず、ＭＯＳトランジスタＴ５をＯＦＦの状態にした
後、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともに、ＭＯＳトランジスタＴ２をＯＮにし
てＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印
加する。又、信号φＶRS２をローレベルにしてＭＯＳト
ランジスタＴ７をＯＦＦにする。各画素をこのような状
態にすると、ＭＯＳトランジスタＴ１のソースに印加す
る信号φＶPSの電圧を第１の実施形態（図３）と同様に
低くした後に高くすることによって、ＭＯＳトランジス
タＴ１のドレインに負の電荷が蓄積され、この負の電荷
によって変化するドレイン電圧に応じてＭＯＳトランジ
スタＴ４に電流が流れる。
について まず、ＭＯＳトランジスタＴ５をＯＦＦの状態にした
後、ＭＯＳトランジスタＴ３をＯＦＦにしてＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともに、ＭＯＳトランジスタＴ２をＯＮにし
てＭＯＳトランジスタＴ１のゲートに直流電圧ＶRBを印
加する。又、信号φＶRS２をローレベルにしてＭＯＳト
ランジスタＴ７をＯＦＦにする。各画素をこのような状
態にすると、ＭＯＳトランジスタＴ１のソースに印加す
る信号φＶPSの電圧を第１の実施形態（図３）と同様に
低くした後に高くすることによって、ＭＯＳトランジス
タＴ１のドレインに負の電荷が蓄積され、この負の電荷
によって変化するドレイン電圧に応じてＭＯＳトランジ
スタＴ４に電流が流れる。
【００６２】そして、ＭＯＳトランジスタＴ４を通して
流れる電流によって、キャパシタＣに電荷が蓄積される
とともに、接続ノードａの電位が上昇する。次に、信号
φＶをハイレベルにすることによってＭＯＳトランジス
タＴ５をＯＮにすると、接続ノードａに現れる電圧に応
じてＭＯＳトランジスタＴ６に電流が流れ、出力電流と
して、ＭＯＳトランジスタＴ５を通して出力信号線６に
導出される。この出力信号線６に導出される出力電流
は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した
電流であり、この出力電流によって各画素からの出力を
補正するための補正データを検出することができる。更
に、この閾値電圧ＶTHに比例した電流は、第１の実施形
態（図１）と同様に、図５の信号線９から画素毎にシリ
アルに出力されて、後続回路においてメモリに画素毎の
補正データとして記憶しておく。そして、実際の撮像時
にこの補正データを使用することによって、出力信号か
らの画素のバラツキによる成分を取り除くことができ
る。尚、この補正方法の具体例は後述する図１９に示し
ている。
流れる電流によって、キャパシタＣに電荷が蓄積される
とともに、接続ノードａの電位が上昇する。次に、信号
φＶをハイレベルにすることによってＭＯＳトランジス
タＴ５をＯＮにすると、接続ノードａに現れる電圧に応
じてＭＯＳトランジスタＴ６に電流が流れ、出力電流と
して、ＭＯＳトランジスタＴ５を通して出力信号線６に
導出される。この出力信号線６に導出される出力電流
は、ＭＯＳトランジスタＴ１の閾値電圧ＶTHに比例した
電流であり、この出力電流によって各画素からの出力を
補正するための補正データを検出することができる。更
に、この閾値電圧ＶTHに比例した電流は、第１の実施形
態（図１）と同様に、図５の信号線９から画素毎にシリ
アルに出力されて、後続回路においてメモリに画素毎の
補正データとして記憶しておく。そして、実際の撮像時
にこの補正データを使用することによって、出力信号か
らの画素のバラツキによる成分を取り除くことができ
る。尚、この補正方法の具体例は後述する図１９に示し
ている。
【００６３】さて、上述のように補正データを検出した
後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、
ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φ
ＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮと
して、キャパシタＣ及び接続ノードａの電位を初期化さ
せる。しかる後、ＭＯＳトランジスタＴ３をＯＮにする
ことによって、ＭＯＳトランジスタＴ２，Ｔ３を通し
て、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１の
ドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積さ
れた電荷を放電して初期化する。
後、ＭＯＳトランジスタＴ５をＯＦＦにするとともに、
ＭＯＳトランジスタＴ７のゲートにハイレベルの信号φ
ＶRS2を与えることでＭＯＳトランジスタＴ７をＯＮと
して、キャパシタＣ及び接続ノードａの電位を初期化さ
せる。しかる後、ＭＯＳトランジスタＴ３をＯＮにする
ことによって、ＭＯＳトランジスタＴ２，Ｔ３を通し
て、フォトダイオードＰＤ、ＭＯＳトランジスタＴ１の
ドレイン及びＭＯＳトランジスタＴ４のゲートに蓄積さ
れた電荷を放電して初期化する。
【００６４】（２）各画素への入射光を電気信号に変換
する動作について この実施形態において、信号φＶPSの電圧値を切り換え
てＭＯＳトランジスタＴ１のバイアスを変えることによ
り、第１の実施形態と同様に、単一の画素において出力
信号線６に導出される出力信号をフォトダイオードＰＤ
が入射光に応じて出力する光電流に対して自然対数的に
変換させる場合と、線形的に変換させる場合とを実現す
ることができる。尚、このとき、信号φＳＷをハイレベ
ルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、Ｍ
ＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと
等価の状態にしておく。以下、これらの各場合について
説明する。
する動作について この実施形態において、信号φＶPSの電圧値を切り換え
てＭＯＳトランジスタＴ１のバイアスを変えることによ
り、第１の実施形態と同様に、単一の画素において出力
信号線６に導出される出力信号をフォトダイオードＰＤ
が入射光に応じて出力する光電流に対して自然対数的に
変換させる場合と、線形的に変換させる場合とを実現す
ることができる。尚、このとき、信号φＳＷをハイレベ
ルにしてＭＯＳトランジスタＴ３をＯＮの状態にし、Ｍ
ＯＳトランジスタＴ１，Ｔ４のゲートが接続されたのと
等価の状態にしておく。以下、これらの各場合について
説明する。
【００６５】（２−１） 光電流を自然対数的に変換し
て出力する場合。 まず、信号φＶPSをローレベルとし、ＭＯＳトランジス
タＴ１，Ｔ４がサブスレッショルド領域で動作するよう
にバイアスされているときの動作について、説明する。
このとき、ＭＯＳトランジスタＴ２のゲートには、第１
の実施形態と同様にローレベルの信号φＶRSが与えられ
るので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質
的に存在しないことと等価になる。
て出力する場合。 まず、信号φＶPSをローレベルとし、ＭＯＳトランジス
タＴ１，Ｔ４がサブスレッショルド領域で動作するよう
にバイアスされているときの動作について、説明する。
このとき、ＭＯＳトランジスタＴ２のゲートには、第１
の実施形態と同様にローレベルの信号φＶRSが与えられ
るので、ＭＯＳトランジスタＴ２はＯＦＦとなり、実質
的に存在しないことと等価になる。
【００６６】フォトダイオードＰＤに光が入射すると光
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、前記光電流を自然対数的に変換した値の
電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ４に電流が
流れ、キャパシタＣには前記光電流の積分値を自然対数
的に変換した値と同等の電荷が蓄積される。つまり、キ
ャパシタＣとＭＯＳトランジスタＴ４のソースとの接続
ノードａに、前記光電流の積分値を自然対数的に変換し
た値に比例した電圧が生じることになる。ただし、この
とき、ＭＯＳトランジスタＴ５，Ｔ７はＯＦＦ状態であ
る。
電流が発生し、ＭＯＳトランジスタのサブスレッショル
ド特性により、前記光電流を自然対数的に変換した値の
電圧がＭＯＳトランジスタＴ１，Ｔ４のゲートに発生す
る。この電圧により、ＭＯＳトランジスタＴ４に電流が
流れ、キャパシタＣには前記光電流の積分値を自然対数
的に変換した値と同等の電荷が蓄積される。つまり、キ
ャパシタＣとＭＯＳトランジスタＴ４のソースとの接続
ノードａに、前記光電流の積分値を自然対数的に変換し
た値に比例した電圧が生じることになる。ただし、この
とき、ＭＯＳトランジスタＴ５，Ｔ７はＯＦＦ状態であ
る。
【００６７】次に、ＭＯＳトランジスタＴ５のゲートに
パルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮに
すると、ＭＯＳトランジスタＴ６のゲートにかかる電圧
に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通っ
て出力信号線６に導出される。今、ＭＯＳトランジスタ
Ｔ６のゲートにかかる電圧は、接続ノードａにかかる電
圧であるので、出力信号線６に導出される電流は前記光
電流の積分値を自然対数的に変換した値となる。
パルス信号を与えて、ＭＯＳトランジスタＴ５をＯＮに
すると、ＭＯＳトランジスタＴ６のゲートにかかる電圧
に比例した電流がＭＯＳトランジスタＴ５，Ｔ６を通っ
て出力信号線６に導出される。今、ＭＯＳトランジスタ
Ｔ６のゲートにかかる電圧は、接続ノードａにかかる電
圧であるので、出力信号線６に導出される電流は前記光
電流の積分値を自然対数的に変換した値となる。
【００６８】このようにして入射光量の対数値に比例し
た信号（出力電流）を読み出すことができる。信号読み
出し後はＭＯＳトランジスタＴ５をＯＦＦにするととも
に、ＭＯＳトランジスタＴ７のゲートにハイレベルの信
号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯ
Ｎとして、キャパシタＣ及び接続ノードａの電位を初期
化させることができる。尚、このように入射光量に対し
てその出力電流を自然対数的に変換する場合、信号φＶ
RSは、常にローレベルのままである。
た信号（出力電流）を読み出すことができる。信号読み
出し後はＭＯＳトランジスタＴ５をＯＦＦにするととも
に、ＭＯＳトランジスタＴ７のゲートにハイレベルの信
号φＶRS2を与えることでＭＯＳトランジスタＴ７をＯ
Ｎとして、キャパシタＣ及び接続ノードａの電位を初期
化させることができる。尚、このように入射光量に対し
てその出力電流を自然対数的に変換する場合、信号φＶ
RSは、常にローレベルのままである。
【００６９】（２−２） 光電流を線形的に変換して出
力する場合。 次に、信号φＶPSをハイレベルとしたときの動作につい
て説明する。このとき、ＭＯＳトランジスタＴ２のゲー
トにローレベルの信号φＶRSを与えて、ＭＯＳトランジ
スタＴ２を実質的にＯＦＦとする。そして、まず、ＭＯ
ＳトランジスタＴ７のゲートにハイレベルの信号φＶRS
2を与えて該ＭＯＳトランジスタＴ７をＯＮすることに
よりキャパシタＣをリセットするとともに、接続ノード
ａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化す
る。この電位はキャパシタＣによって保持される。その
後、信号φＶRS2をローレベルとして、ＭＯＳトランジ
スタＴ７をＯＦＦとする。このような状態において、フ
ォトダイオードＰＤに光が入射すると光電流が発生す
る。このとき、ＭＯＳトランジスタＴ１のバックゲート
とゲートとの間やフォトダイオードＰＤの接合容量でキ
ャパシタを構成するので、光電流による電荷が主として
ＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。
よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が
前記光電流を積分した値に比例した値になる。
力する場合。 次に、信号φＶPSをハイレベルとしたときの動作につい
て説明する。このとき、ＭＯＳトランジスタＴ２のゲー
トにローレベルの信号φＶRSを与えて、ＭＯＳトランジ
スタＴ２を実質的にＯＦＦとする。そして、まず、ＭＯ
ＳトランジスタＴ７のゲートにハイレベルの信号φＶRS
2を与えて該ＭＯＳトランジスタＴ７をＯＮすることに
よりキャパシタＣをリセットするとともに、接続ノード
ａの電位を直流電圧ＶPDより低い電位ＶRB2に初期化す
る。この電位はキャパシタＣによって保持される。その
後、信号φＶRS2をローレベルとして、ＭＯＳトランジ
スタＴ７をＯＦＦとする。このような状態において、フ
ォトダイオードＰＤに光が入射すると光電流が発生す
る。このとき、ＭＯＳトランジスタＴ１のバックゲート
とゲートとの間やフォトダイオードＰＤの接合容量でキ
ャパシタを構成するので、光電流による電荷が主として
ＭＯＳトランジスタＴ１，Ｔ４のゲートに蓄積される。
よって、ＭＯＳトランジスタＴ１，Ｔ４のゲート電圧が
前記光電流を積分した値に比例した値になる。
【００７０】今、接続ノードａの電位が直流電圧ＶPDよ
り低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳ
トランジスタＴ４のゲート電圧に応じたドレイン電流が
ＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ
４のゲート電圧に比例した量の電荷がキャパシタＣに蓄
積される。よって、接続ノードａの電位が前記光電流を
積分した値に比例した値になる。次に、ＭＯＳトランジ
スタＴ５のゲートにパルス信号を与えて、ＭＯＳトラン
ジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６の
ゲートにかかる電圧に比例した電流がＭＯＳトランジス
タＴ５，Ｔ６を通って出力信号線６に導出される。ＭＯ
ＳトランジスタＴ６のゲートにかかる電圧は、接続ノー
ドａの電圧であるので、出力信号線６に導出される電流
は前記光電流の積分値を線形的に変換した値となる。
り低いので、ＭＯＳトランジスタＴ４はＯＮし、ＭＯＳ
トランジスタＴ４のゲート電圧に応じたドレイン電流が
ＭＯＳトランジスタＴ４を流れ、ＭＯＳトランジスタＴ
４のゲート電圧に比例した量の電荷がキャパシタＣに蓄
積される。よって、接続ノードａの電位が前記光電流を
積分した値に比例した値になる。次に、ＭＯＳトランジ
スタＴ５のゲートにパルス信号を与えて、ＭＯＳトラン
ジスタＴ５をＯＮにすると、ＭＯＳトランジスタＴ６の
ゲートにかかる電圧に比例した電流がＭＯＳトランジス
タＴ５，Ｔ６を通って出力信号線６に導出される。ＭＯ
ＳトランジスタＴ６のゲートにかかる電圧は、接続ノー
ドａの電圧であるので、出力信号線６に導出される電流
は前記光電流の積分値を線形的に変換した値となる。
【００７１】このようにして入射光量に比例した信号
（出力電流）を読み出すことができる。信号読み出し後
は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとと
もに、ＭＯＳトランジスタＴ２のゲートにハイレベルの
信号φＶRSを与えることで、ＭＯＳトランジスタＴ２を
ＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジス
タ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４の
ゲートを初期化させる。次に、ＭＯＳトランジスタＴ７
のゲートにハイレベルの信号φＶRS2を与えることでＭ
ＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び
接続ノードａの電位を初期化させる。
（出力電流）を読み出すことができる。信号読み出し後
は、まず、ＭＯＳトランジスタＴ５をＯＦＦにするとと
もに、ＭＯＳトランジスタＴ２のゲートにハイレベルの
信号φＶRSを与えることで、ＭＯＳトランジスタＴ２を
ＯＮとして、フォトダイオードＰＤ、ＭＯＳトランジス
タ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４の
ゲートを初期化させる。次に、ＭＯＳトランジスタＴ７
のゲートにハイレベルの信号φＶRS2を与えることでＭ
ＯＳトランジスタＴ７をＯＮとして、キャパシタＣ及び
接続ノードａの電位を初期化させる。
【００７２】＜第３の実施形態＞第３の実施形態につい
て、図面を参照して説明する。図８は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図７に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
て、図面を参照して説明する。図８は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図７に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
【００７３】図８に示すように、本実施形態では、ＭＯ
ＳトランジスタＴ４のドレインに信号φＤを与えること
によってキャパシタＣ及び接続ノードａの電位を初期化
するようにし、それによってＭＯＳトランジスタＴ７を
削除した構成となっている。その他の構成は第２の実施
形態（図７）と同一である。尚、信号φＤのハイレベル
期間では、第１の実施形態（図２）と同様にキャパシタ
Ｃで積分が行なわれ、ローレベル期間では、キャパシタ
Ｃの電荷がＭＯＳトランジスタＴ４を通して放電され、
キャパシタＣの電圧及びＭＯＳトランジスタＴ６のゲー
トは略信号φＤのローレベル電圧になる（リセット）。
本実施形態では、ＭＯＳトランジスタＴ７を省略できる
分、構成がシンプルになる。
ＳトランジスタＴ４のドレインに信号φＤを与えること
によってキャパシタＣ及び接続ノードａの電位を初期化
するようにし、それによってＭＯＳトランジスタＴ７を
削除した構成となっている。その他の構成は第２の実施
形態（図７）と同一である。尚、信号φＤのハイレベル
期間では、第１の実施形態（図２）と同様にキャパシタ
Ｃで積分が行なわれ、ローレベル期間では、キャパシタ
Ｃの電荷がＭＯＳトランジスタＴ４を通して放電され、
キャパシタＣの電圧及びＭＯＳトランジスタＴ６のゲー
トは略信号φＤのローレベル電圧になる（リセット）。
本実施形態では、ＭＯＳトランジスタＴ７を省略できる
分、構成がシンプルになる。
【００７４】この実施形態において、画素の補正データ
を検出するときは、ＭＯＳトランジスタＴ３をＯＦＦに
してＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断され
たのと等価の状態にするとともに、ＭＯＳトランジスタ
Ｔ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。又、信号φＤをハイレベル（例
えば、直流電圧ＶPDと略等しい電圧）にして、信号φＶ
PSの電圧を第１の実施形態（図３）と同様に低くした後
に高くすることによって、ＭＯＳトランジスタＴ１のド
レインに負の電荷を蓄積させる。この負の電荷によって
変化するドレイン電圧に応じてＭＯＳトランジスタＴ４
に電流が流れ、キャパシタＣに電荷が蓄積されるととも
に、接続ノードａの電位が上昇する。
を検出するときは、ＭＯＳトランジスタＴ３をＯＦＦに
してＭＯＳトランジスタＴ１，Ｔ４のゲートが遮断され
たのと等価の状態にするとともに、ＭＯＳトランジスタ
Ｔ２をＯＮにしてＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。又、信号φＤをハイレベル（例
えば、直流電圧ＶPDと略等しい電圧）にして、信号φＶ
PSの電圧を第１の実施形態（図３）と同様に低くした後
に高くすることによって、ＭＯＳトランジスタＴ１のド
レインに負の電荷を蓄積させる。この負の電荷によって
変化するドレイン電圧に応じてＭＯＳトランジスタＴ４
に電流が流れ、キャパシタＣに電荷が蓄積されるととも
に、接続ノードａの電位が上昇する。
【００７５】そして、所定のタイミングで、ＭＯＳトラ
ンジスタＴ５をＯＮにして、接続ノードａに現れる電圧
に応じてＭＯＳトランジスタＴ６のゲートにかかる電圧
に比例した電流を出力信号線６に導出する。この出力信
号線６に導出される出力電流は、ＭＯＳトランジスタＴ
１の閾値電圧ＶTHに比例した電流であり、この出力電流
によって各画素からの出力を補正するための補正データ
を検出することができる。更に、この閾値電圧ＶTHに比
例した電流は、第２の実施形態と同様に、図５の信号線
９から画素毎にシリアルに出力されて、後続回路におい
てメモリに画素毎の補正データとして記憶しておく。そ
して、実際の撮像時にこの補正データを使用することに
よって、出力信号からの画素のバラツキによる成分を取
り除くことができる。尚、この補正方法の具体例は後述
する図１９に示している。
ンジスタＴ５をＯＮにして、接続ノードａに現れる電圧
に応じてＭＯＳトランジスタＴ６のゲートにかかる電圧
に比例した電流を出力信号線６に導出する。この出力信
号線６に導出される出力電流は、ＭＯＳトランジスタＴ
１の閾値電圧ＶTHに比例した電流であり、この出力電流
によって各画素からの出力を補正するための補正データ
を検出することができる。更に、この閾値電圧ＶTHに比
例した電流は、第２の実施形態と同様に、図５の信号線
９から画素毎にシリアルに出力されて、後続回路におい
てメモリに画素毎の補正データとして記憶しておく。そ
して、実際の撮像時にこの補正データを使用することに
よって、出力信号からの画素のバラツキによる成分を取
り除くことができる。尚、この補正方法の具体例は後述
する図１９に示している。
【００７６】その後、ＭＯＳトランジスタＴ５をＯＦＦ
にするとともに信号φＤをローレベル（信号φＶPSより
も低い電圧）にすると、キャパシタＣの電荷がＭＯＳト
ランジスタＴ４を通して信号φＤの信号線路へ放出さ
れ、それによって、キャパシタＣ及び接続ノードａの電
位が初期化される。しかる後、ＭＯＳトランジスタＴ３
をＯＮにすることによって、ＭＯＳトランジスタＴ２，
Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジ
スタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲー
トに蓄積された電荷を放電して初期化する。
にするとともに信号φＤをローレベル（信号φＶPSより
も低い電圧）にすると、キャパシタＣの電荷がＭＯＳト
ランジスタＴ４を通して信号φＤの信号線路へ放出さ
れ、それによって、キャパシタＣ及び接続ノードａの電
位が初期化される。しかる後、ＭＯＳトランジスタＴ３
をＯＮにすることによって、ＭＯＳトランジスタＴ２，
Ｔ３を通して、フォトダイオードＰＤ、ＭＯＳトランジ
スタＴ１のドレイン及びＭＯＳトランジスタＴ４のゲー
トに蓄積された電荷を放電して初期化する。
【００７７】又、撮像動作をさせるときにおいて、出力
電流を光電流に対して自然対数的に変換させる場合は、
ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともに
ＭＯＳトランジスタＴ２をＯＦＦ状態に固定する。又、
信号φＶPSをローレベルにするとともに、信号φＤをハ
イレベルにして、光電流の積分値を自然対数的に変換し
た値と同等の電荷をキャパシタＣに蓄積する。そして、
所定のタイミングでＭＯＳトランジスタＴ５をＯＮにし
て、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比
例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出
力信号線６に導出する。
電流を光電流に対して自然対数的に変換させる場合は、
ＭＯＳトランジスタＴ３をＯＮ状態に固定するとともに
ＭＯＳトランジスタＴ２をＯＦＦ状態に固定する。又、
信号φＶPSをローレベルにするとともに、信号φＤをハ
イレベルにして、光電流の積分値を自然対数的に変換し
た値と同等の電荷をキャパシタＣに蓄積する。そして、
所定のタイミングでＭＯＳトランジスタＴ５をＯＮにし
て、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比
例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出
力信号線６に導出する。
【００７８】その後、ＭＯＳトランジスタＴ５をＯＦＦ
するとともに信号φＤをローレベルにすると、キャパシ
タＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤ
の信号線路へ放電され、それによって、キャパシタＣ及
び接続ノードａの電圧が初期化される。
するとともに信号φＤをローレベルにすると、キャパシ
タＣの電荷がＭＯＳトランジスタＴ４を通して信号φＤ
の信号線路へ放電され、それによって、キャパシタＣ及
び接続ノードａの電圧が初期化される。
【００７９】これに対して、出力電流を光電流に対して
線形的に変換させる場合は、まず、ＭＯＳトランジスタ
Ｔ３をＯＮ状態に固定するとともにＭＯＳトランジスタ
Ｔ２をＯＦＦにする。又、信号φＶPS及び信号φＤをハ
イレベルにする。そして、ＭＯＳトランジスタＴ４を用
いた初期化動作を行うことによって、第２の実施形態と
同様に接続ノードａが直流電圧ＶPDより低い電圧とな
る。このような状態で、光電流の積分値を線形的に変換
した値と同等の電荷をキャパシタＣに蓄積する。次に、
所定のタイミングでＭＯＳトランジスタＴ５をＯＮにし
て、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比
例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出
力信号線６に導出する。
線形的に変換させる場合は、まず、ＭＯＳトランジスタ
Ｔ３をＯＮ状態に固定するとともにＭＯＳトランジスタ
Ｔ２をＯＦＦにする。又、信号φＶPS及び信号φＤをハ
イレベルにする。そして、ＭＯＳトランジスタＴ４を用
いた初期化動作を行うことによって、第２の実施形態と
同様に接続ノードａが直流電圧ＶPDより低い電圧とな
る。このような状態で、光電流の積分値を線形的に変換
した値と同等の電荷をキャパシタＣに蓄積する。次に、
所定のタイミングでＭＯＳトランジスタＴ５をＯＮにし
て、ＭＯＳトランジスタＴ６のゲートにかかる電圧に比
例した電流をＭＯＳトランジスタＴ５，Ｔ６を通して出
力信号線６に導出する。
【００８０】その後、まず、ＭＯＳトランジスタＴ２を
ＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタ
Ｔ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４の
ゲートを初期化する。続いて、信号φＤをローレベルに
してキャパシタＣの電荷をＭＯＳトランジスタＴ４を通
して信号φＤの信号線路に放電して、接続ノードａの電
圧を直流電圧ＶPDより低い電圧に初期化する。
ＯＮして、フォトダイオードＰＤ、ＭＯＳトランジスタ
Ｔ１のドレイン、及びＭＯＳトランジスタＴ１，Ｔ４の
ゲートを初期化する。続いて、信号φＤをローレベルに
してキャパシタＣの電荷をＭＯＳトランジスタＴ４を通
して信号φＤの信号線路に放電して、接続ノードａの電
圧を直流電圧ＶPDより低い電圧に初期化する。
【００８１】＜第４の実施形態＞第４の実施形態につい
て、図面を参照して説明する。図９は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図８に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
て、図面を参照して説明する。図９は、本実施形態に使
用する固体撮像装置に設けられた画素の構成を示す回路
図である。尚、図８に示す画素と同様の目的で使用され
る素子及び信号線などは、同一の符号を付して、その詳
細な説明は省略する。
【００８２】図９に示すように、本実施形態では、ＭＯ
ＳトランジスタＴ４のドレインに直流電圧ＶPDが印加さ
れるとともに、キャパシタＣ及びＭＯＳトランジスタＴ
６を削除した構成となっている。即ち、ＭＯＳトランジ
スタＴ４のソースにＭＯＳトランジスタＴ５のドレイン
が接続され、又、ＭＯＳトランジスタＴ４のドレインに
直流電圧ＶPDが印加される。その他の構成は第３の実施
形態（図８）と同一である。
ＳトランジスタＴ４のドレインに直流電圧ＶPDが印加さ
れるとともに、キャパシタＣ及びＭＯＳトランジスタＴ
６を削除した構成となっている。即ち、ＭＯＳトランジ
スタＴ４のソースにＭＯＳトランジスタＴ５のドレイン
が接続され、又、ＭＯＳトランジスタＴ４のドレインに
直流電圧ＶPDが印加される。その他の構成は第３の実施
形態（図８）と同一である。
【００８３】このような構成の回路において、補正デー
タを検出する際には、第３の実施形態と同様に、ＭＯＳ
トランジスタＴ２をＯＮ状態に固定するとともにＭＯＳ
トランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともにＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。そして、信号φＶPSの電圧を第
１の実施形態（図３）と同様に低くした後に高くするこ
とによって、ＭＯＳトランジスタＴ１のドレインに負の
電荷を蓄積させる。この負の電荷によって変化するドレ
イン電圧に応じてＭＯＳトランジスタＴ４に電流が流れ
る。
タを検出する際には、第３の実施形態と同様に、ＭＯＳ
トランジスタＴ２をＯＮ状態に固定するとともにＭＯＳ
トランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともにＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。そして、信号φＶPSの電圧を第
１の実施形態（図３）と同様に低くした後に高くするこ
とによって、ＭＯＳトランジスタＴ１のドレインに負の
電荷を蓄積させる。この負の電荷によって変化するドレ
イン電圧に応じてＭＯＳトランジスタＴ４に電流が流れ
る。
【００８４】次に、所定のタイミングで、ＭＯＳトラン
ジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲ
ートにかかる電圧に比例した電流を出力信号線６に導出
する。この出力信号線６に導出される出力電流は、ＭＯ
ＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であ
り、この出力電流によって各画素からの出力を補正する
ための補正データを検出することができる。更に、この
閾値電圧ＶTHに比例した電流は、第３の実施形態と同様
に、図５の信号線９から画素毎にシリアルに出力され
て、後続回路においてメモリに画素毎の補正データとし
て記憶しておく。そして、実際の撮像時にこの補正デー
タを使用することによって、出力信号からの画素のバラ
ツキによる成分を取り除くことができる。尚、この補正
方法の具体例は後述する図１９に示している。
ジスタＴ５をＯＮにして、ＭＯＳトランジスタＴ４のゲ
ートにかかる電圧に比例した電流を出力信号線６に導出
する。この出力信号線６に導出される出力電流は、ＭＯ
ＳトランジスタＴ１の閾値電圧ＶTHに比例した電流であ
り、この出力電流によって各画素からの出力を補正する
ための補正データを検出することができる。更に、この
閾値電圧ＶTHに比例した電流は、第３の実施形態と同様
に、図５の信号線９から画素毎にシリアルに出力され
て、後続回路においてメモリに画素毎の補正データとし
て記憶しておく。そして、実際の撮像時にこの補正デー
タを使用することによって、出力信号からの画素のバラ
ツキによる成分を取り除くことができる。尚、この補正
方法の具体例は後述する図１９に示している。
【００８５】さて、上述のように補正データを検出した
後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次
に、ＭＯＳトランジスタＴ３をＯＮにすることによっ
て、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダ
イオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及び
ＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放
電して初期化する。
後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次
に、ＭＯＳトランジスタＴ３をＯＮにすることによっ
て、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダ
イオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及び
ＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放
電して初期化する。
【００８６】又、図９に示す画素は、撮像動作を行う際
において、第３の実施形態と同様に、ＭＯＳトランジス
タＴ３をＯＮ状態に固定するとともに信号φＶPSの電圧
値を切り換えてＭＯＳトランジスタＴ１のバイアスを変
えることにより、出力信号線６に導出される出力信号を
光電流に対して自然対数的に変換させる場合と、線形的
に変換させる場合とを実現することができる。
において、第３の実施形態と同様に、ＭＯＳトランジス
タＴ３をＯＮ状態に固定するとともに信号φＶPSの電圧
値を切り換えてＭＯＳトランジスタＴ１のバイアスを変
えることにより、出力信号線６に導出される出力信号を
光電流に対して自然対数的に変換させる場合と、線形的
に変換させる場合とを実現することができる。
【００８７】このように信号φＶPSの電圧値を切り換え
てＭＯＳトランジスタＴ４のゲート電圧をフォトダイオ
ードＰＤで発生する光電流に対して自然対数的に、又
は、線形的に変化させることによって、前記光電流に対
して自然対数的に、又は、線形的に比例した値のドレイ
ン電流がＭＯＳトランジスタＴ４を流れる。そして、Ｍ
ＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮ
とすると、前記光電流に対して自然対数的に、又は、線
形的に比例した値のドレイン電流が、ＭＯＳトランジス
タＴ５を通して出力信号線６に導出される。このとき、
ＭＯＳトランジスタＴ４及びＭＯＳトランジスタＱ１
（図５）の導通時抵抗とそれらを流れる電流によって決
まるＭＯＳトランジスタＱ１のドレイン電圧が、信号と
して出力信号線６に現れる。このようにして信号が読み
出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。
入射光量に対して線形的に比例した信号が読み出された
場合、この信号を読み出した後、ＭＯＳトランジスタＴ
２をＯＮにして、フォトダイオードＰＤ、ＭＯＳトラン
ジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，
Ｔ４のゲートを初期化する。
てＭＯＳトランジスタＴ４のゲート電圧をフォトダイオ
ードＰＤで発生する光電流に対して自然対数的に、又
は、線形的に変化させることによって、前記光電流に対
して自然対数的に、又は、線形的に比例した値のドレイ
ン電流がＭＯＳトランジスタＴ４を流れる。そして、Ｍ
ＯＳトランジスタＴ５のゲートに信号φＶを与えてＯＮ
とすると、前記光電流に対して自然対数的に、又は、線
形的に比例した値のドレイン電流が、ＭＯＳトランジス
タＴ５を通して出力信号線６に導出される。このとき、
ＭＯＳトランジスタＴ４及びＭＯＳトランジスタＱ１
（図５）の導通時抵抗とそれらを流れる電流によって決
まるＭＯＳトランジスタＱ１のドレイン電圧が、信号と
して出力信号線６に現れる。このようにして信号が読み
出された後、ＭＯＳトランジスタＴ５がＯＦＦになる。
入射光量に対して線形的に比例した信号が読み出された
場合、この信号を読み出した後、ＭＯＳトランジスタＴ
２をＯＮにして、フォトダイオードＰＤ、ＭＯＳトラン
ジスタＴ１のドレイン、及びＭＯＳトランジスタＴ１，
Ｔ４のゲートを初期化する。
【００８８】尚、本実施形態では上記第３の実施形態の
ように、光信号をキャパシタＣで一旦積分するというこ
とを行わないので、積分時間が不要となり、又、キャパ
シタＣのリセットも不要であるので、その分信号処理の
高速化が図れる。又、本実施形態では、第３の実施形態
に比し、キャパシタＣ及びＭＯＳトランジスタＴ６を省
略できる分、構成が更にシンプルになり画素サイズを小
さくすることができる。
ように、光信号をキャパシタＣで一旦積分するというこ
とを行わないので、積分時間が不要となり、又、キャパ
シタＣのリセットも不要であるので、その分信号処理の
高速化が図れる。又、本実施形態では、第３の実施形態
に比し、キャパシタＣ及びＭＯＳトランジスタＴ６を省
略できる分、構成が更にシンプルになり画素サイズを小
さくすることができる。
【００８９】＜第５の実施形態＞第５の実施形態につい
て、図面を参照して説明する。図１０は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図９に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。
て、図面を参照して説明する。図１０は、本実施形態に
使用する固体撮像装置に設けられた画素の構成を示す回
路図である。尚、図９に示す画素と同様の目的で使用さ
れる素子及び信号線などは、同一の符号を付して、その
詳細な説明は省略する。
【００９０】図１０に示すように、本実施形態では、フ
ォトダイオードＰＤのカソードに信号φＶPDが入力さ
れ、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが
印加されるとともに、ＭＯＳトランジスタＴ４のドレイ
ンに直流電圧ＶDDが印加される。その他の構成は第４の
実施形態（図９）と同一である。
ォトダイオードＰＤのカソードに信号φＶPDが入力さ
れ、ＭＯＳトランジスタＴ１のソースに直流電圧ＶPSが
印加されるとともに、ＭＯＳトランジスタＴ４のドレイ
ンに直流電圧ＶDDが印加される。その他の構成は第４の
実施形態（図９）と同一である。
【００９１】このような構成の回路において、補正デー
タを検出する際には、第４の実施形態と同様に、ＭＯＳ
トランジスタＴ２をＯＮ状態に固定するとともにＭＯＳ
トランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともにＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。
タを検出する際には、第４の実施形態と同様に、ＭＯＳ
トランジスタＴ２をＯＮ状態に固定するとともにＭＯＳ
トランジスタＴ３をＯＦＦ状態に固定して、ＭＯＳトラ
ンジスタＴ１，Ｔ４のゲートが遮断されたのと等価の状
態にするとともにＭＯＳトランジスタＴ１のゲートに直
流電圧ＶRBを印加する。
【００９２】そして、まず、信号φＶPDの電圧を高くし
て、ＭＯＳトランジスタＴ１のドレイン、ゲート下領
域、ソースにおけるポテンシャルを図３（ｂ）と同様の
状態に変化させることによって、ＭＯＳトランジスタＴ
１のドレイン・ソース間に負の電荷を蓄積させる。その
後、信号φＶPDの電圧を低くして図３（ｃ）と同様の状
態にすることによって、ＭＯＳトランジスタＴ１のゲー
ト下領域とソースに蓄積された電荷を放電してＭＯＳト
ランジスタＴ１のドレインにのみ負の電荷が蓄積された
状態にする。この負の電荷によって変化するドレイン電
圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
て、ＭＯＳトランジスタＴ１のドレイン、ゲート下領
域、ソースにおけるポテンシャルを図３（ｂ）と同様の
状態に変化させることによって、ＭＯＳトランジスタＴ
１のドレイン・ソース間に負の電荷を蓄積させる。その
後、信号φＶPDの電圧を低くして図３（ｃ）と同様の状
態にすることによって、ＭＯＳトランジスタＴ１のゲー
ト下領域とソースに蓄積された電荷を放電してＭＯＳト
ランジスタＴ１のドレインにのみ負の電荷が蓄積された
状態にする。この負の電荷によって変化するドレイン電
圧に応じてＭＯＳトランジスタＴ４に電流が流れる。
【００９３】次に、所定のタイミングで、第４の実施形
態と同様にＭＯＳトランジスタＴ５をＯＮにして、ＭＯ
ＳトランジスタＴ４のゲートにかかる電圧に比例した電
流を出力信号線６に導出する。この出力信号線６に導出
される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧
ＶTHに比例した電流であり、この出力電流によって各画
素からの出力を補正するための補正データを検出するこ
とができる。更に、この閾値電圧ＶTHに比例した電流
は、第４の実施形態と同様に、図５の信号線９から画素
毎にシリアルに出力されて、後続回路においてメモリに
画素毎の補正データとして記憶しておく。そして、実際
の撮像時にこの補正データを使用することによって、出
力信号からの画素のバラツキによる成分を取り除くこと
ができる。尚、この補正方法の具体例は後述する図１９
に示している。
態と同様にＭＯＳトランジスタＴ５をＯＮにして、ＭＯ
ＳトランジスタＴ４のゲートにかかる電圧に比例した電
流を出力信号線６に導出する。この出力信号線６に導出
される出力電流は、ＭＯＳトランジスタＴ１の閾値電圧
ＶTHに比例した電流であり、この出力電流によって各画
素からの出力を補正するための補正データを検出するこ
とができる。更に、この閾値電圧ＶTHに比例した電流
は、第４の実施形態と同様に、図５の信号線９から画素
毎にシリアルに出力されて、後続回路においてメモリに
画素毎の補正データとして記憶しておく。そして、実際
の撮像時にこの補正データを使用することによって、出
力信号からの画素のバラツキによる成分を取り除くこと
ができる。尚、この補正方法の具体例は後述する図１９
に示している。
【００９４】さて、上述のように補正データを検出した
後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次
に、ＭＯＳトランジスタＴ３をＯＮにすることによっ
て、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダ
イオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及び
ＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放
電して初期化する。
後、まず、ＭＯＳトランジスタＴ５をＯＦＦにする。次
に、ＭＯＳトランジスタＴ３をＯＮにすることによっ
て、ＭＯＳトランジスタＴ２，Ｔ３を通して、フォトダ
イオードＰＤ、ＭＯＳトランジスタＴ１のドレイン及び
ＭＯＳトランジスタＴ４のゲートに蓄積された電荷を放
電して初期化する。
【００９５】又、図１０に示す画素は、撮像動作を行う
際において、ＭＯＳトランジスタＴ３をＯＮ状態に固定
するとともにフォトダイオードＰＤのカソードに与える
信号φＶPDを直流電圧ＶPSより高いハイレベルにして、
ＭＯＳトランジスタＴ１，Ｔ４をサブスレッショルド領
域で動作させる。このとき、ＭＯＳトランジスタＴ５を
ＯＮにすると、入射光量の対数値に比例した信号（出力
電流）を読み出すことができる。又、フォトダイオード
ＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同
等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮ
にすると、入射光量に比例した信号を読み出すことがで
きる。
際において、ＭＯＳトランジスタＴ３をＯＮ状態に固定
するとともにフォトダイオードＰＤのカソードに与える
信号φＶPDを直流電圧ＶPSより高いハイレベルにして、
ＭＯＳトランジスタＴ１，Ｔ４をサブスレッショルド領
域で動作させる。このとき、ＭＯＳトランジスタＴ５を
ＯＮにすると、入射光量の対数値に比例した信号（出力
電流）を読み出すことができる。又、フォトダイオード
ＰＤのカソードに与える信号φＶPDを直流電圧ＶPSと同
等のローレベルにして、ＭＯＳトランジスタＴ５をＯＮ
にすると、入射光量に比例した信号を読み出すことがで
きる。
【００９６】このように、本実施形態は、第４の実施形
態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電
圧ＶPSに変更したものである。よって、上記したよう
に、出力電流を入射光量に対して自然対数的に変換する
場合と線形的に変換する場合と切り換えるために、第４
の実施形態で信号φＶPSのレベルを切り換える代わり
に、本実施形態では信号φＶPDを切り換える。それ以外
の動作については、第４の実施形態における動作と同様
である。
態の直流電圧ＶPDを信号φＶPDに、信号φＶPSを直流電
圧ＶPSに変更したものである。よって、上記したよう
に、出力電流を入射光量に対して自然対数的に変換する
場合と線形的に変換する場合と切り換えるために、第４
の実施形態で信号φＶPSのレベルを切り換える代わり
に、本実施形態では信号φＶPDを切り換える。それ以外
の動作については、第４の実施形態における動作と同様
である。
【００９７】以上説明した第１〜第５の実施形態は、画
素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を
全てＮチャネルのＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチ
ャネルのＭＯＳトランジスタで構成してもよい。図１２
及び図１５〜図１８には、上記第１〜第５の実施形態を
ＰチャネルのＭＯＳトランジスタで構成した例である第
６〜第１０の実施形態を示している。そのため図１１〜
図１８では接続の極性や印加電圧の極性が逆になってい
る。例えば、図１２（第６の実施形態）において、フォ
トダイオードＰＤはアノードに直流電圧ＶPDに接続さ
れ、カソードが第１ＭＯＳトランジスタＴ１のドレイン
や第４ＭＯＳトランジスタＴ４のゲートに接続されてい
る。第１ＭＯＳトランジスタＴ１のソースは信号φＶPS
が入力される。
素内の能動素子であるＭＯＳトランジスタＴ１〜Ｔ７を
全てＮチャネルのＭＯＳトランジスタで構成している
が、これらのＭＯＳトランジスタＴ１〜Ｔ７を全てＰチ
ャネルのＭＯＳトランジスタで構成してもよい。図１２
及び図１５〜図１８には、上記第１〜第５の実施形態を
ＰチャネルのＭＯＳトランジスタで構成した例である第
６〜第１０の実施形態を示している。そのため図１１〜
図１８では接続の極性や印加電圧の極性が逆になってい
る。例えば、図１２（第６の実施形態）において、フォ
トダイオードＰＤはアノードに直流電圧ＶPDに接続さ
れ、カソードが第１ＭＯＳトランジスタＴ１のドレイン
や第４ＭＯＳトランジスタＴ４のゲートに接続されてい
る。第１ＭＯＳトランジスタＴ１のソースは信号φＶPS
が入力される。
【００９８】ところで、図１２のような画素が対数変換
を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶ
PS＞ＶPD となっており、図２（第１の実施形態）と逆
である。また、キャパシタＣの出力電圧は初期値が高い
電圧で、積分によって降下する。また、第２ＭＯＳトラ
ンジスタＴ２や第３ＭＯＳトランジスタＴ３や第５ＭＯ
ＳトランジスタＴ５をＯＮさせるときには、低い電圧を
ゲートに印加する。更に、図１５の実施形態（第７の実
施形態）において、第７ＭＯＳトランジスタＴ７をＯＮ
させるときには、低い電圧をゲートに印加する。以上の
通り、ＮチャネルのＭＯＳトランジスタを使った場合に
比し、ＰチャネルのＭＯＳトランジスタを用いる場合
は、電圧関係や接続関係が一部異なるが、構成は実質的
に同一であり、また基本的な動作も同一であるので、図
１２及び図１５〜図１８については図面で示すのみで、
その構成や動作についての説明は省略する。
を行うとき、信号φＶPSの電圧と直流電圧ＶPDは、φＶ
PS＞ＶPD となっており、図２（第１の実施形態）と逆
である。また、キャパシタＣの出力電圧は初期値が高い
電圧で、積分によって降下する。また、第２ＭＯＳトラ
ンジスタＴ２や第３ＭＯＳトランジスタＴ３や第５ＭＯ
ＳトランジスタＴ５をＯＮさせるときには、低い電圧を
ゲートに印加する。更に、図１５の実施形態（第７の実
施形態）において、第７ＭＯＳトランジスタＴ７をＯＮ
させるときには、低い電圧をゲートに印加する。以上の
通り、ＮチャネルのＭＯＳトランジスタを使った場合に
比し、ＰチャネルのＭＯＳトランジスタを用いる場合
は、電圧関係や接続関係が一部異なるが、構成は実質的
に同一であり、また基本的な動作も同一であるので、図
１２及び図１５〜図１８については図面で示すのみで、
その構成や動作についての説明は省略する。
【００９９】第６の実施形態の画素を含む固体撮像装置
の全体構成を説明するためのブロック回路構成図を図１
１に示し、第７〜第１０の実施形態の画素を含む固体撮
像装置の全体構成を説明するためのブロック回路構成図
を図１３に示している。図１１及び図１３については、
図１及び図５と同一部分（同一の役割部分）に同一の符
号を付して説明を省略する。以下、図１３の構成につい
て簡単に説明する。列方向に配列された出力信号線６−
１、６−２、・・・、６−ｍに対してＰチャネルのＭＯ
ＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタ
Ｑ２が接続されている。ＭＯＳトランジスタＱ１のゲー
トは直流電圧線７に接続され、ドレインは出力信号線６
−１に接続され、ソースは直流電圧ＶPS’のライン８に
接続されている。一方、ＭＯＳトランジスタＱ２のドレ
インは出力信号線６−１に接続され、ソースは最終的な
信号線９に接続され、ゲートは水平走査回路３に接続さ
れている。ここで、ＭＯＳトランジスタＱ１は画素内の
ＰチャネルのＭＯＳトランジスタＴａと共に図１４
（ａ）に示すような増幅回路を構成している。尚、ＭＯ
ＳトランジスタＴａは、第７及び第８の実施形態では第
６ＭＯＳトランジスタＴ６に相当し、又、第９及び第１
０の実施形態では第４ＭＯＳトランジスタＴ４に相当す
る。
の全体構成を説明するためのブロック回路構成図を図１
１に示し、第７〜第１０の実施形態の画素を含む固体撮
像装置の全体構成を説明するためのブロック回路構成図
を図１３に示している。図１１及び図１３については、
図１及び図５と同一部分（同一の役割部分）に同一の符
号を付して説明を省略する。以下、図１３の構成につい
て簡単に説明する。列方向に配列された出力信号線６−
１、６−２、・・・、６−ｍに対してＰチャネルのＭＯ
ＳトランジスタＱ１とＰチャネルのＭＯＳトランジスタ
Ｑ２が接続されている。ＭＯＳトランジスタＱ１のゲー
トは直流電圧線７に接続され、ドレインは出力信号線６
−１に接続され、ソースは直流電圧ＶPS’のライン８に
接続されている。一方、ＭＯＳトランジスタＱ２のドレ
インは出力信号線６−１に接続され、ソースは最終的な
信号線９に接続され、ゲートは水平走査回路３に接続さ
れている。ここで、ＭＯＳトランジスタＱ１は画素内の
ＰチャネルのＭＯＳトランジスタＴａと共に図１４
（ａ）に示すような増幅回路を構成している。尚、ＭＯ
ＳトランジスタＴａは、第７及び第８の実施形態では第
６ＭＯＳトランジスタＴ６に相当し、又、第９及び第１
０の実施形態では第４ＭＯＳトランジスタＴ４に相当す
る。
【０１００】この場合、ＭＯＳトランジスタＱ１はＭＯ
ＳトランジスタＴａの負荷抵抗又は定電流源となってい
る。従って、このＭＯＳトランジスタＱ１のソースに接
続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａの
ドレインに接続される直流電圧ＶPD’との関係は、ＶP
D’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド
電圧（接地）である。ＭＯＳトランジスタＱ１のドレイ
ンはＭＯＳトランジスタＴａに接続され、ゲートには直
流電圧が印加されている。ＰチャネルのＭＯＳトランジ
スタＱ２は水平走査回路３によって制御され、増幅回路
の出力を最終的な信号線９へ導出する。第７〜第１０の
実施形態のように、画素内に設けられた第５ＭＯＳトラ
ンジスタＴ５を考慮すると、図１４（ａ）の回路は図１
４（ｂ）のように表わされる。
ＳトランジスタＴａの負荷抵抗又は定電流源となってい
る。従って、このＭＯＳトランジスタＱ１のソースに接
続される直流電圧ＶPS’と、ＭＯＳトランジスタＴａの
ドレインに接続される直流電圧ＶPD’との関係は、ＶP
D’＜ＶPS’であり、直流電圧ＶPD’は例えばグランド
電圧（接地）である。ＭＯＳトランジスタＱ１のドレイ
ンはＭＯＳトランジスタＴａに接続され、ゲートには直
流電圧が印加されている。ＰチャネルのＭＯＳトランジ
スタＱ２は水平走査回路３によって制御され、増幅回路
の出力を最終的な信号線９へ導出する。第７〜第１０の
実施形態のように、画素内に設けられた第５ＭＯＳトラ
ンジスタＴ５を考慮すると、図１４（ａ）の回路は図１
４（ｂ）のように表わされる。
【０１０１】＜第１〜第１０の実施形態の画素を用いた
画像データの補正方法＞上述した第１〜第１０の実施形
態のような回路構成の画素が設けられた固体撮像装置が
デジタルカメラなどの画像入力装置に使用されたときの
実施例を、図面を参照して説明する。
画像データの補正方法＞上述した第１〜第１０の実施形
態のような回路構成の画素が設けられた固体撮像装置が
デジタルカメラなどの画像入力装置に使用されたときの
実施例を、図面を参照して説明する。
【０１０２】図１９に示す画像入力装置は、対物レンズ
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号（以下、「画像デー
タ」と呼ぶ。）が入力されて一時記憶されるメモリ５３
と、補正データを記憶するためのメモリ５４と、メモリ
５３から送出される画像データからメモリ５４から記憶
される補正データを補正演算する補正演算回路５５と、
補正演算回路５５で補正データ分補正演算された画像デ
ータを演算処理して外部に出力する処理部５６とを有す
る。尚、固体撮像装置５２は、第１又は第６の実施形態
（図２、図１２）のような回路構成の画素が設けられた
第１例（図１、図１１）のような固体撮像装置、或い
は、第２〜第５、第７〜第１０の実施形態（図７〜図１
０、図１５〜図１８）のような回路構成の画素が設けら
れた第２例のような固体撮像装置（図５、図１３）のい
ずれかの固体撮像装置である。
５１と、該対物レンズ５１を通して入射される光の光量
に応じて電気信号を出力する固体撮像装置５２と、撮像
時の固体撮像装置５２の電気信号（以下、「画像デー
タ」と呼ぶ。）が入力されて一時記憶されるメモリ５３
と、補正データを記憶するためのメモリ５４と、メモリ
５３から送出される画像データからメモリ５４から記憶
される補正データを補正演算する補正演算回路５５と、
補正演算回路５５で補正データ分補正演算された画像デ
ータを演算処理して外部に出力する処理部５６とを有す
る。尚、固体撮像装置５２は、第１又は第６の実施形態
（図２、図１２）のような回路構成の画素が設けられた
第１例（図１、図１１）のような固体撮像装置、或い
は、第２〜第５、第７〜第１０の実施形態（図７〜図１
０、図１５〜図１８）のような回路構成の画素が設けら
れた第２例のような固体撮像装置（図５、図１３）のい
ずれかの固体撮像装置である。
【０１０３】このような構成の画像入力装置は、まず、
撮像開始時に、例えばシャッター（不図示）を閉じて対
物レンズ５１から固体撮像装置５２に外部の光が入射し
ない暗状態にする。そして、このとき、各画素が各実施
形態で説明したように、この暗状態で補正データを検出
し、メモリ５４に出力する。このメモリ５４では、各画
素毎にその補正データを記憶する。
撮像開始時に、例えばシャッター（不図示）を閉じて対
物レンズ５１から固体撮像装置５２に外部の光が入射し
ない暗状態にする。そして、このとき、各画素が各実施
形態で説明したように、この暗状態で補正データを検出
し、メモリ５４に出力する。このメモリ５４では、各画
素毎にその補正データを記憶する。
【０１０４】このようにして固体撮像装置５２内の全画
素の補正データをメモリ５４に記憶させると、シャッタ
ーを開いて撮像動作を開始する。撮像動作が始まると、
固体撮像装置５２から各画素毎に画像データがメモリ５
３に出力される。この画像データ５３を一旦メモリ５３
に記憶した後、補正演算回路５５にこの画像データを各
画素毎に送出する。このとき、同時にメモリ５４より補
正データが補正演算回路５５に送出される。このよう
に、補正演算回路５５に送出された画像データ及び補正
データは、補正演算回路５５によって画像データからこ
の画像データを出力した同一画素の補正データが各画素
毎に補正演算される。この補正データが補正演算された
画像データが処理部５６に送出されて、演算処理された
後、外部に出力される。尚、上記各メモリ５３，５４と
しては、フレームメモリを用いる必要はなく、ラインメ
モリであればよいので、固体撮像装置内に組み込むこと
も容易である。又、画像入力装置は、メモリ５３を省略
して固体撮像装置５２から出力される画像データを直接
補正演算回路５５に送出するような構造にしても良い。
素の補正データをメモリ５４に記憶させると、シャッタ
ーを開いて撮像動作を開始する。撮像動作が始まると、
固体撮像装置５２から各画素毎に画像データがメモリ５
３に出力される。この画像データ５３を一旦メモリ５３
に記憶した後、補正演算回路５５にこの画像データを各
画素毎に送出する。このとき、同時にメモリ５４より補
正データが補正演算回路５５に送出される。このよう
に、補正演算回路５５に送出された画像データ及び補正
データは、補正演算回路５５によって画像データからこ
の画像データを出力した同一画素の補正データが各画素
毎に補正演算される。この補正データが補正演算された
画像データが処理部５６に送出されて、演算処理された
後、外部に出力される。尚、上記各メモリ５３，５４と
しては、フレームメモリを用いる必要はなく、ラインメ
モリであればよいので、固体撮像装置内に組み込むこと
も容易である。又、画像入力装置は、メモリ５３を省略
して固体撮像装置５２から出力される画像データを直接
補正演算回路５５に送出するような構造にしても良い。
【０１０５】
【発明の効果】以上説明したように、本発明の固体撮像
装置によれば、常光の下で、各画素の感度のバラツキを
検出することができる。よって、被写体の撮像時に各画
素毎の出力を補正するための補正データを獲得するため
に、従来のように一様光を照射する必要が無くなる。
又、フォトダイオードなどの光電変換素子で発生した電
気信号を対数変換して出力するか、線形的に変換して出
力するかを自由に選択できる。従って、例えば、輝度範
囲の広い被写体の撮像には対数変換に切り換えて使用
し、低輝度の被写体や輝度範囲の狭い被写体の撮像に
は、線形変換に切り換えて使用するという使い分けがで
きる。そして、そのことによって、低輝度から高輝度ま
での幅広い被写体を高精度に撮像できる。更に、能動素
子をＭＯＳトランジスタで構成することにより高集積化
が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デ
ジタル・システム・プロセッサ、メモリ）等とともにワ
ンチップ上に形成することができる。
装置によれば、常光の下で、各画素の感度のバラツキを
検出することができる。よって、被写体の撮像時に各画
素毎の出力を補正するための補正データを獲得するため
に、従来のように一様光を照射する必要が無くなる。
又、フォトダイオードなどの光電変換素子で発生した電
気信号を対数変換して出力するか、線形的に変換して出
力するかを自由に選択できる。従って、例えば、輝度範
囲の広い被写体の撮像には対数変換に切り換えて使用
し、低輝度の被写体や輝度範囲の狭い被写体の撮像に
は、線形変換に切り換えて使用するという使い分けがで
きる。そして、そのことによって、低輝度から高輝度ま
での幅広い被写体を高精度に撮像できる。更に、能動素
子をＭＯＳトランジスタで構成することにより高集積化
が容易となり、周辺の処理回路（Ａ／Ｄコンバータ、デ
ジタル・システム・プロセッサ、メモリ）等とともにワ
ンチップ上に形成することができる。
【図１】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。
の全体の構成を説明するためのブロック回路図。
【図２】本発明の第１の実施形態の１画素の構成を示す
回路図。
回路図。
【図３】本発明で使用する画素の構成及びポテンシャル
の関係を表した図。
の関係を表した図。
【図４】本発明で使用する画素のポテンシャルの関係を
表した図。
表した図。
【図５】本発明の一実施形態である二次元固体撮像装置
の全体の構成を説明するためのブロック回路図。
の全体の構成を説明するためのブロック回路図。
【図６】図５の一部の回路図。
【図７】本発明の第２の実施形態の１画素の構成を示す
回路図。
回路図。
【図８】本発明の第３の実施形態の１画素の構成を示す
回路図。
回路図。
【図９】本発明の第４の実施形態の１画素の構成を示す
回路図。
回路図。
【図１０】本発明の第５の実施形態の１画素の構成を示
す回路図。
す回路図。
【図１１】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。
【図１２】本発明の第６の実施形態の１画素の構成を示
す回路図。
す回路図。
【図１３】画素内の能動素子をＰチャネルのＭＯＳトラ
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。
ンジスタで構成した実施形態の場合の本発明の二次元固
体撮像装置の全体の構成を説明するためのブロック回路
図。
【図１４】図１３の一部の回路図。
【図１５】本発明の第７の実施形態の１画素の構成を示
す回路図。
す回路図。
【図１６】本発明の第８の実施形態の１画素の構成を示
す回路図。
す回路図。
【図１７】本発明の第９の実施形態の１画素の構成を示
す回路図。
す回路図。
【図１８】本発明の第１０の実施形態の１画素の構成を
示す回路図。
示す回路図。
【図１９】各実施形態の画素を用いた個体撮像装置を備
えた画像入力装置の内部構造を示すブロック図。
えた画像入力装置の内部構造を示すブロック図。
【図２０】従来例の１画素の構成を示す回路図。
Ｇ11〜Ｇｍｎ 画素 ２ 垂直走査回路 ３ 水平走査回路 ４−１〜４−ｎ 行選択線 ６−１〜６−ｍ 出力信号線 ７ 直流電圧線 ８ ライン ９ 信号線 １０ Ｐ型半導体基板 １１ Ｎ型ウェル層 １２ Ｐ型拡散層 １３，１４ Ｎ型拡散層 １５ 酸化膜 １６ ポリシリコン ５１ 対物レンズ ５２ 固体撮像装置 ５３，５４ メモリ ５５ 補正演算回路 ５６ 処理部 ＰＤ フォトダイオード Ｔ１〜Ｔ７ 第１〜第７ＭＯＳトランジスタ Ｃ キャパシタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA02 AA06 AB01 BA14 CA03 FA06 FA50 5C024 AA01 BA00 CA01 CA14 CA15 DA00 FA01 FA11 GA01 GA04 GA31 HA24 5F049 MA03 NA20 NB05 RA01 RA08 UA01 UA05 UA13 UA14 UA17
Claims (24)
- 【請求項１】 入射した光量に応じた電気信号を発生す
る感光素子を有するとともに該電気信号を自然対数的に
変換する光電変換手段と、該光電変換手段の出力信号を
出力信号線へ導出する導出路とを備えた複数の画素を有
する固体撮像装置において、 前記光電変換手段内に電荷を注入することによって、各
画素の前記光電変換手段の感度のバラツキを検出する検
出手段を有することを特徴とする固体撮像装置。 - 【請求項２】 前記画素が、マトリクス状に配設される
ことを特徴とする請求項１に記載の固体撮像装置。 - 【請求項３】 前記光電変換手段から出力される電気信
号を積分する積分回路を有し、該積分回路で積分した信
号を前記導出路を介して前記出力信号線へ導出すること
を特徴とする請求項１又は請求項２に記載の固体撮像装
置。 - 【請求項４】 前記積分した信号を前記出力信号線へ出
力した後に、前記積分回路の電荷を放出するリセット手
段を有することを特徴とする請求項３に記載の固体撮像
装置。 - 【請求項５】 前記リセット手段が、第１電極と第２電
極と制御電極とを備え、前記積分回路に第１電極が接続
されたトランジスタで構成され、 該トランジスタの制御電極に印加する電圧のレベルを変
化して該トランジスタを導通させたとき、前記積分回路
に蓄積された電荷が放出されることを特徴とする請求項
４に記載の固体撮像装置。 - 【請求項６】 前記各画素が、前記光電変換手段の出力
信号を増幅する増幅用トランジスタを有しており、該増
幅用トランジスタの出力信号を前記導出路を介して前記
出力信号線へ出力することを特徴とする請求項１〜請求
項５のいずれかに記載の固体撮像装置。 - 【請求項７】 前記出力信号線に接続された負荷抵抗又
は定電流源を有し、前記負荷抵抗又は定電流源の総数が
全画素数より少ないことを特徴とする請求項６に記載の
固体撮像装置。 - 【請求項８】 前記負荷抵抗又は定電流源は、前記出力
信号線に接続された第１電極と、直流電圧に接続された
第２電極と、直流電圧に接続された制御電極とを有する
抵抗用トランジスタであることを特徴とする請求項７に
記載の固体撮像装置。 - 【請求項９】 前記増幅用トランジスタがＮチャネルの
ＭＯＳトランジスタであり、前記増幅用トランジスタの
第１電極に印加される直流電圧が、前記抵抗用トランジ
スタの第２電極に接続される直流電圧よりも高電位であ
ることを特徴とする請求項８に記載の固体撮像装置。 - 【請求項１０】 前記増幅用トランジスタがＰチャネル
のＭＯＳトランジスタであり、前記増幅用トランジスタ
の第１電極に印加される直流電圧が、前記抵抗用トラン
ジスタの第２電極に接続される直流電圧よりも低電位で
あることを特徴とする請求項８に記載の固体撮像装置。 - 【請求項１１】 前記導出路は、全画素の中から所定の
ものを順次選択し、選択された画素の出力信号を出力信
号線に導出するスイッチを含むことを特徴とする請求項
１〜請求項１０のいずれかに記載の固体撮像装置。 - 【請求項１２】 前記光電変換手段が、 第１電極に直流電圧が印加された光電変換素子と、 第１電極と第２電極と制御電極とを備え、第１電極が光
電変換素子の第２電極に接続され、光電変換素子からの
出力電流が流れ込む第１のトランジスタと、 第１電極と第２電極と制御電極とを備え、第１電極に直
流電圧が印加されるとともに制御電極が前記第１のトラ
ンジスタの第１電極に接続され、第２電極から電気信号
を出力する第２のトランジスタとから構成され、 前記第１のトランジスタの制御電極に直流電圧を印加す
るための第１のスイッチ手段と、 前記第１のトランジスタの制御電極と前記第２のトラン
ジスタの制御電極との間に設けられた第２のスイッチ手
段と、を有し、 前記各画素の感度のバラツキを検出するとき、前記第１
のスイッチ手段をＯＮするとともに、前記第２のスイッ
チ手段をＯＦＦすることによって、前記第１のトランジ
スタの制御電極に一定の直流電圧を印加するとともに、
前記第１のトランジスタの制御電極と前記第２のトラン
ジスタの制御電極とを切断状態にし、 前記各画素に撮像動作をさせるとき、前記第１のスイッ
チ手段をＯＦＦするとともに、前記第２のスイッチ手段
をＯＮすることによって、前記第１のトランジスタの制
御電極と前記第２のトランジスタの制御電極を接続状態
にすることを特徴とする請求項１〜請求項１１のいずれ
かに記載の固体撮像装置。 - 【請求項１３】 前記第１のスイッチ手段が、第１電極
と第２電極と制御電極とを備え、第１電極が前記第１の
トランジスタの制御電極に接続されるとともに第２電極
に直流電圧が印加された第３のトランジスタであり、 前記第２のスイッチ手段が、第１電極と第２電極と制御
電極とを備え、第１電極が前記第１のトランジスタの制
御電極に接続されるとともに第２電極が前記第２のトラ
ンジスタの制御電極に接続された第４のトランジスタで
あり、 前記各画素の感度のバラツキを検出するとき、前記第３
のトランジスタの制御電極に信号を与えて前記第３のト
ランジスタをＯＮするとともに、前記第４のトランジス
タをＯＦＦすることによって、前記第１のトランジスタ
の制御電極に一定の直流電圧を印加するとともに、前記
第１のトランジスタの制御電極と前記第２のトランジス
タの制御電極とを切断状態にし、 前記各画素に撮像動作をさせるとき、前記第３のトラン
ジスタをＯＦＦするとともに、前記第４のトランジスタ
の制御電極に信号を与えて前記第４のトランジスタをＯ
Ｎすることによって、前記第１のトランジスタの制御電
極と前記第２のトランジスタの制御電極を接続状態にす
ることを特徴とする請求項１２に記載の固体撮像装置。 - 【請求項１４】 前記各画素が撮像動作を行うときの前
記光電変換手段の動作状態を、前記電気信号を線形的に
変換する第１状態と、前記電気信号を自然対数的に変換
する第２状態とに切換可能としたことを特徴とする請求
項１〜請求項１３のいずれかに記載の固体撮像装置。 - 【請求項１５】 前記各画素が撮像動作を行うとき、前
記第１のトランジスタの第１電極と第２電極の電位差を
変化させることによって、前記光電変換手段の動作を、
前記電気信号を線形的に変換する第１状態と、前記電気
信号を自然対数的に変換する第２状態とに切り換えるこ
とができることを特徴とする請求項１２又は請求項１３
に記載の固体撮像装置。 - 【請求項１６】 各画素の光電変換手段の感度のバラツ
キを検出するとき、前記感光素子を暗状態に保つことを
特徴とする請求項１〜請求項１５のいずれかに記載の固
体撮像装置。 - 【請求項１７】 複数の画素を備えた固体撮像装置にお
いて、 各画素が、 フォトダイオードと、 該フォトダイオードの一方の電極に第１電極が接続され
た第１ＭＯＳトランジスタと、 前記第１ＭＯＳトランジスタのゲート電極に第１電極が
接続され、第２電極に直流電圧が印加される第２ＭＯＳ
トランジスタと、 前記第１ＭＯＳトランジスタのゲート電極に第１電極が
接続され、第２電極が前記第１ＭＯＳトランジスタの第
１電極に接続された第３ＭＯＳトランジスタと、 該第１ＭＯＳトランジスタの第１電極にゲート電極が接
続された第４ＭＯＳトランジスタと、を有し、 前記各画素の感度のバラツキを検出するとき、前記第２
ＭＯＳトランジスタのゲート電極に信号を与えて前記第
２ＭＯＳトランジスタをＯＮするとともに、前記第３Ｍ
ＯＳトランジスタをＯＦＦすることによって、前記第１
ＭＯＳトランジスタのゲート電極に一定の直流電圧を印
加するとともに、前記第１ＭＯＳトランジスタのゲート
電極と前記第４ＭＯＳトランジスタのゲート電極とを切
断状態にし、 前記各画素に撮像動作をさせるとき、前記第２ＭＯＳト
ランジスタをＯＦＦするとともに、前記第３ＭＯＳトラ
ンジスタのゲート電極に信号を与えて前記第３ＭＯＳト
ランジスタをＯＮすることによって、前記第１ＭＯＳト
ランジスタのゲート電極と前記第４ＭＯＳトランジスタ
のゲート電極を接続状態にすることを特徴とする固体撮
像装置。 - 【請求項１８】 前記画素に撮像動作をさせる場合に
おいて、 前記フォトダイオードから出力される電気信号を自然対
数的に変換して前記第４ＭＯＳトランジスタの第２電極
から出力させるときは、前記第１ＭＯＳトランジスタを
閾値以下のサブスレッショルド領域で動作させ、 一方、前記フォトダイオードから出力される電気信号を
線形的に変換して前記第４ＭＯＳトランジスタの第２電
極から出力させるときは、前記第１ＭＯＳトランジスタ
の第２電極と前記フォトダイオードの他方の電極の電位
を接近させることにより前記第１ＭＯＳトランジスタを
不作動状態とするとともに、電気信号を出力した後、前
記第２ＭＯＳトランジスタのゲート電極に入力する電圧
のレベルを切り換えることによって前記第２ＭＯＳトラ
ンジスタを導通させて、前記第１ＭＯＳトランジスタの
第１電極及びゲート電極に蓄積された電荷を放出してリ
セットすることを特徴とする請求項１７に記載の固体撮
像装置。 - 【請求項１９】 前記画素が、第１電極が前記第４ＭＯ
Ｓトランジスタの第２電極に接続され、第２電極が出力
信号線に接続され、ゲート電極が行選択線に接続された
第５ＭＯＳトランジスタを有することを特徴とする請求
項１７又は請求項１８に記載の固体撮像装置。 - 【請求項２０】 前記画素が、第１電極に直流電圧が印
加され、ゲート電極が前記第４ＭＯＳトランジスタの第
２電極に接続されるとともに、前記第４ＭＯＳトランジ
スタの第２電極から出力される出力信号を増幅する第６
ＭＯＳトランジスタを有することを特徴とする請求項１
７〜請求項１９のいずれかに記載の固体撮像装置。 - 【請求項２１】 前記画素が、前記第４ＭＯＳトランジ
スタの第２電極に一端が接続される信号線に接続される
とともに、前記第４ＭＯＳトランジスタの第１電極にリ
セット電圧が与えられたときに前記第４ＭＯＳトランジ
スタを介してリセットされるキャパシタを有することを
特徴とする請求項１９又は請求項２０に記載の固体撮像
装置。 - 【請求項２２】 前記第４ＭＯＳトランジスタの第１電
極に直流電圧が印加されるとともに、 前記画素が、 前記第４ＭＯＳトランジスタの第２電極に第１電極が接
続され第２電極に直流電圧が接続された第７ＭＯＳトラ
ンジスタと、 前記第４ＭＯＳトランジスタの第２電極に一端が接続さ
れる信号線に接続されるとともに、前記第７ＭＯＳトラ
ンジスタのゲート電極にリセット電圧が与えられたとき
に前記第７ＭＯＳトランジスタを介してリセットされる
キャパシタと、 を有することを特徴とする請求項１９又は請求項２０に
記載の固体撮像装置。 - 【請求項２３】 前記画素に対し前記出力信号線を介し
て接続された負荷抵抗又は定電流源を成すＭＯＳトラン
ジスタを備えていることを特徴とする請求項１７〜請求
項２２のいずれかに記載の固体撮像装置。 - 【請求項２４】 各画素の光電変換手段の感度のバラツ
キを検出するとき、前記感光素子を暗状態に保つことを
特徴とする請求項１７〜請求項２３のいずれかに記載の
固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20741199A JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
| US09/620,498 US7164443B1 (en) | 1999-07-22 | 2000-07-20 | Image-sensing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20741199A JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001036822A true JP2001036822A (ja) | 2001-02-09 |
| JP4300635B2 JP4300635B2 (ja) | 2009-07-22 |
Family
ID=16539308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20741199A Expired - Fee Related JP4300635B2 (ja) | 1999-07-22 | 1999-07-22 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7164443B1 (ja) |
| JP (1) | JP4300635B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091736A1 (fr) * | 2001-04-27 | 2002-11-14 | Honda Giken Kogyo Kabushiki Kaisha | Unite de correction de sortie d'un capteur d'image |
| GB2418058A (en) * | 2004-09-10 | 2006-03-15 | Bosch Gmbh Robert | Battery Pack |
| KR100649513B1 (ko) | 2004-04-12 | 2006-11-27 | 산요덴키가부시키가이샤 | 유기 ｅｌ 패널용 화소 회로 및 그 구동 방법 |
| US8223240B2 (en) | 2007-06-07 | 2012-07-17 | Konica Minolta Holdings, Inc. | Image pickup device and image pickup apparatus |
| US8945748B2 (en) | 2004-09-10 | 2015-02-03 | Robert Bosch Gmbh | Battery pack |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8416468B2 (en) * | 1999-09-17 | 2013-04-09 | Silverbrook Research Pty Ltd | Sensing device for subsampling imaged coded data |
| AU2003900746A0 (en) * | 2003-02-17 | 2003-03-06 | Silverbrook Research Pty Ltd | Methods, systems and apparatus (NPS041) |
| JP2001298663A (ja) * | 2000-04-12 | 2001-10-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| TW550944B (en) * | 2001-03-09 | 2003-09-01 | Honda Motor Co Ltd | Photosensitive circuit |
| JP4581792B2 (ja) * | 2004-07-05 | 2010-11-17 | コニカミノルタホールディングス株式会社 | 固体撮像装置及びこれを備えたカメラ |
| KR100744118B1 (ko) * | 2005-12-13 | 2007-08-01 | 삼성전자주식회사 | 이미지 센서의 포화 레벨 검출 회로, 이미지 센서의 포화레벨 검출 방법 및 포화 레벨 검출 회로를 구비하는 이미지센서 |
| US8026968B2 (en) * | 2008-04-11 | 2011-09-27 | Aptina Imaging Corporation | Method and apparatus providing dynamic boosted control signal for a pixel |
| KR20130049076A (ko) * | 2011-11-03 | 2013-05-13 | 삼성디스플레이 주식회사 | 광검출 화소, 광검출 장치, 및 그 구동방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530350A (ja) * | 1991-07-18 | 1993-02-05 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH05219443A (ja) * | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH06326929A (ja) * | 1993-05-14 | 1994-11-25 | Hitachi Ltd | 画像入力装置 |
| JPH09326480A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | 固体撮像素子及びその駆動方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973833A (en) | 1988-09-28 | 1990-11-27 | Minolta Camera Kabushiki Kaisha | Image sensor including logarithmic converters |
| US5063449A (en) * | 1988-11-18 | 1991-11-05 | Kabushiki Kaisha Toshiba | Solid-state image sensor employing a gate and diode for bias charge injection |
| US5241575A (en) * | 1989-12-21 | 1993-08-31 | Minolta Camera Kabushiki Kaisha | Solid-state image sensing device providing a logarithmically proportional output signal |
| US5289286A (en) * | 1991-07-18 | 1994-02-22 | Minolta Camera Kabushiki Kaisha | Solid state sensor having logarithmic photovoltaic response, with pixel uniformity correction and white balance circuitry therefor |
| JP2747410B2 (ja) * | 1993-05-21 | 1998-05-06 | 富士通株式会社 | 固体撮像素子 |
| US5953060A (en) * | 1995-10-31 | 1999-09-14 | Imec Vzw | Method for reducing fixed pattern noise in solid state imaging devices |
| US20010045508A1 (en) * | 1998-09-21 | 2001-11-29 | Bart Dierickx | Pixel structure for imaging devices |
| JPH10257392A (ja) * | 1997-03-14 | 1998-09-25 | Matsushita Electron Corp | 物理量分布検知半導体装置およびその駆動方法ならびにその製造方法 |
| JP4156717B2 (ja) * | 1998-01-13 | 2008-09-24 | 三菱電機株式会社 | 半導体装置 |
| US6133862A (en) * | 1998-07-31 | 2000-10-17 | Intel Corporation | Method and apparatus to reduce row reset noise in photodiode |
| US6323479B1 (en) * | 1998-09-16 | 2001-11-27 | Dalsa, Inc. | Sensor pixel with linear and logarithmic response |
-
1999
- 1999-07-22 JP JP20741199A patent/JP4300635B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-20 US US09/620,498 patent/US7164443B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530350A (ja) * | 1991-07-18 | 1993-02-05 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH05219443A (ja) * | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| JPH06326929A (ja) * | 1993-05-14 | 1994-11-25 | Hitachi Ltd | 画像入力装置 |
| JPH09326480A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | 固体撮像素子及びその駆動方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091736A1 (fr) * | 2001-04-27 | 2002-11-14 | Honda Giken Kogyo Kabushiki Kaisha | Unite de correction de sortie d'un capteur d'image |
| US7932947B2 (en) | 2001-04-27 | 2011-04-26 | Honda Giken Kogyo Kabushiki Kaisha | Output-compensating device and method of an image sensor |
| KR100649513B1 (ko) | 2004-04-12 | 2006-11-27 | 산요덴키가부시키가이샤 | 유기 ｅｌ 패널용 화소 회로 및 그 구동 방법 |
| GB2418058A (en) * | 2004-09-10 | 2006-03-15 | Bosch Gmbh Robert | Battery Pack |
| GB2418058B (en) * | 2004-09-10 | 2006-08-16 | Bosch Gmbh Robert | Battery pack |
| US8945748B2 (en) | 2004-09-10 | 2015-02-03 | Robert Bosch Gmbh | Battery pack |
| US8223240B2 (en) | 2007-06-07 | 2012-07-17 | Konica Minolta Holdings, Inc. | Image pickup device and image pickup apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US7164443B1 (en) | 2007-01-16 |
| JP4300635B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3493405B2 (ja) | 固体撮像装置 | |
| US10044947B2 (en) | Electronic apparatus and driving method therefor | |
| US7446805B2 (en) | CMOS active pixel with hard and soft reset | |
| US7030921B2 (en) | Solid-state image-sensing device | |
| US8089035B2 (en) | CMOS image sensor with high sensitivity wide dynamic range pixel for high resolution applications | |
| US20030117386A1 (en) | Solid state imaging apparatus and method for driving the same | |
| US6836291B1 (en) | Image pickup device with integral amplification | |
| JP4770618B2 (ja) | 固体撮像装置 | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| US6831691B1 (en) | Solid-state image pickup device | |
| JP3664035B2 (ja) | 固体撮像装置 | |
| US6999122B1 (en) | Solid-state logarithmic image sensing device | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| JP3882594B2 (ja) | 固体撮像装置 | |
| JP4320693B2 (ja) | 固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 | |
| JP4345145B2 (ja) | 固体撮像装置 | |
| JP2001036059A (ja) | 固体撮像装置 | |
| JP2001218113A (ja) | 固体撮像装置 | |
| US20010015404A1 (en) | Solid-state image-sensing device | |
| JP2001218111A (ja) | 固体撮像装置 | |
| JP4352571B2 (ja) | 固体撮像装置 | |
| JP2001245214A (ja) | 固体撮像装置 | |
| JP2001094877A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |