TWI592917B - 畫素感測裝置及控制方法 - Google Patents

畫素感測裝置及控制方法 Download PDF

Info

Publication number
TWI592917B
TWI592917B TW105121615A TW105121615A TWI592917B TW I592917 B TWI592917 B TW I592917B TW 105121615 A TW105121615 A TW 105121615A TW 105121615 A TW105121615 A TW 105121615A TW I592917 B TWI592917 B TW I592917B
Authority
TW
Taiwan
Prior art keywords
voltage
signal
transistor
control
terminal
Prior art date
Application number
TW105121615A
Other languages
English (en)
Other versions
TW201802783A (zh
Inventor
陳雅鈴
李建亞
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105121615A priority Critical patent/TWI592917B/zh
Priority to CN201610720385.8A priority patent/CN106375687B/zh
Application granted granted Critical
Publication of TWI592917B publication Critical patent/TWI592917B/zh
Publication of TW201802783A publication Critical patent/TW201802783A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Description

畫素感測裝置及控制方法
本發明係有關於一種感測裝置及其控制方法，且特別是有關於一種畫素感測裝置及其控制方法。
一般主動畫素感測器內包含多個電晶體與電容，以感測光源並相應地產生電流。然而，由於製程的影響或長時間操作後，每一主動畫素感測器內之多個電晶體的臨界電壓(Vth)會不相同，在此狀態下，即使給予每一主動畫素感測器相同的照光量，每一主動畫素感測器所產生的電流仍然會有差異，導致讀取到的電流有所誤差。
由此可見，上述現有的方式，顯然仍存在不便與缺陷，而有待改進。為了解決上述問題，相關領域莫不費盡心思來謀求解決之道，但長久以來仍未發展出適當的解決方案。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要/ 關鍵元件或界定本發明的範圍。
本發明內容之一目的是在提供一種畫素感測裝置及其控制方法，藉以改善先前技術的問題。
為達上述目的，本發明內容之一技術態樣係關於一種畫素感測裝置，此畫素感測裝置包含第一電晶體、第一電容、光電二極體、第一重置單元、第二重置單元、傳遞單元、控制單元、讀取單元、第一電容以及第二電容。第一電晶體包含第一端、控制端及第二端。第一電晶體用以輸出一電流。第一電容耦接於第一電晶體之控制端與第二端之間。光電二極體包含陽極端及陰極端，此光電二極體用以感測光源以輸出信號電壓。第一重置單元耦接於光電二極體之陰極端，用以根據第一重置信號以重置陰極端之電壓。第二重置單元耦接於第一電晶體之控制端，用以根據第二重置信號以對控制端輸出重置電壓。傳遞單元耦接於陰極端與控制端之間，此傳遞單元用以根據傳遞信號以將陰極端之信號電壓傳遞至控制端，並透過第一電容耦合信號電壓至第二端。控制單元耦接於第一電晶體之第一端，用以根據控制信號以提供電源供應電壓至第一端。讀取單元耦接於第一電晶體之第二端，用以根據讀取信號以讀取電流。第二電容耦接於控制單元與讀取單元之間。
為達上述目的，本發明內容之另一技術態樣係關於一種控制方法，此控制方法用以控制畫素感測裝置。畫素感測裝置包含電晶體、電容及光電二極體，電晶體包含第一端、控制端及第二端，光電二極體包含陽極端及陰極端，電容耦接於控制端與第二端之間。此控制方法包含以下步驟：於補償期 間，根據第一重置信號以重置陰極端之電壓；於補償期間根據第二重置信號以對控制端寫入重置電壓；於一資料寫入期間，根據傳遞信號以將光電二極體之陰極端輸出的信號電壓傳遞至控制端，並透過電容耦合信號電壓至第二端；於讀取期間，根據控制信號以提供電源供應電壓至第一端，其中電晶體於讀取期間根據控制端與第二端之間的電壓以輸出電流；以及於讀取期間，根據讀取信號以讀取電流。
因此，根據本發明之技術內容，本發明實施例藉由提供一種畫素感測裝置及控制方法，藉以改善畫素感測裝置因其內電晶體的臨界電壓(Vth)不同而導致讀取到的電流有所誤差之問題。
在參閱下文實施方式後，本發明所屬技術領域中具有通常知識者當可輕易瞭解本發明之基本精神及其他發明目的，以及本發明所採用之技術手段與實施態樣。
110‧‧‧第一重置單元
120‧‧‧第二重置單元
130‧‧‧傳遞單元
140‧‧‧控制單元
150‧‧‧讀取單元
500‧‧‧積分單元
900‧‧‧方法
910~970‧‧‧步驟
C1~C3‧‧‧電容
D‧‧‧第一端
EM‧‧‧控制信號
G‧‧‧控制端
IOUT‧‧‧電流
N‧‧‧陰極端
PD‧‧‧光電二極體
P1~P5‧‧‧期間
Reset1~Reset2‧‧‧重置信號
S‧‧‧第二端
Select‧‧‧讀取信號
SW‧‧‧開關
T1~T6‧‧‧電晶體
TX‧‧‧傳遞信號
VDD‧‧‧電源供應電壓
Vref‧‧‧參考電壓
Vrst‧‧‧重置電壓
Vsig‧‧‧信號電壓
Vss‧‧‧電壓
Vth‧‧‧臨界電壓
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係依照本發明一實施例繪示一種畫素感測裝置的示意圖。
第2圖係依照本發明實施例繪示一種控制波形示意圖。
第3圖係依照本發明第1圖所示之實施例繪示畫素感測裝置的詳細電路示意圖。
第4圖係依照本發明第3圖所示之實施例繪示畫素感測裝 置的操作示意圖。
第5圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。
第6圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。
第7圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。
第8圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。
第9圖係繪示依照本發明另一實施方式的一種控制方法之流程圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本發明相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術 詞彙之含義與本發明所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
另外，關於本文中所使用之「耦接」，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖係依照本發明一實施例繪示一種畫素感測裝置的示意圖。如圖所示，畫素感測裝置包含第一電晶體T1、第一電容C1、第二電容C2、光電二極體PD、第一重置單元110、第二重置單元120、傳遞單元130、控制單元140及讀取單元150。第一電晶體T1包含第一端D、控制端G及第二端S。光電二極體PD包含陽極端及陰極端N。
於連接關係上，第一重置單元110耦接於光電二極體PD之陰極端N，並可接收電源供應電壓VDD及第一重置信號Reset1。傳遞單元130耦接於光電二極體PD之陰極端N與第一電晶體T1之控制端G之間，並可接收傳遞信號TX。第二重置單元120耦接於第一電晶體T1之控制端G，並可接收重置電壓Vrst及第二重置信號Reset2。第一電容C1耦接於第一電晶體T1之控制端G與第二端S之間。控制單元140耦接於第一電晶體T1之第一端D，並可接收電源供應電壓VDD及控制信號EM。讀取單元150耦接於第一電晶體T1之第二端S與外部的積分單元500之間，並可接收讀取信號Select。第二電容C2耦接於控制單元140與讀取單元150之間。
為使本發明實施例之畫素感測裝置的操作方式易於理解，請一併參閱第2圖，其係依照本發明實施例繪示一種控制波形示意圖。如圖第1圖及第2圖所示，光電二極體PD用以感測光源以輸出信號電壓。第一重置單元110用以於補償期間P2根據第一重置信號Reset1以重置陰極端N之電壓。第二重置單元120用以於補償期間P2根據第二重置信號Reset2以對控制端G寫入重置電壓Vrst，以使第二端S漸趨於重置電壓Vrst扣掉電晶體T1之臨界電壓。積分期間P3為光電二極體PD曝光積分時間。
此外，傳遞單元130用以於資料寫入期間P4根據傳遞信號TX以將陰極端N之信號電壓傳遞至控制端G，並透過第一電容C1耦合信號電壓至第二端S。於讀取期間P5，控制單元140用以根據控制信號EM以提供電源供應電壓VDD至第一端D，第一電晶體T1根據控制端G與第二端S之間的電壓以輸出電流，讀取單元150用以根據讀取信號Select以讀取上述電流。
如此一來，由於本案之畫素感測裝置於上述期間內，對第一電晶體T1進行重置以及補償，使第一電晶體T1輸出之電流與其本身之臨界電壓無關，因此，得以有效改善畫素感測裝置因其內電晶體的臨界電壓(Vth)不同而導致讀取到的電流有所誤差之問題。
請一併參閱第1圖與第2圖，舉例而言，第一重置單元110在補償期間P2根據高位準之第一重置信號Reset1以重置陰極端N之電壓。隨後，第二重置單元120在補償期間P2 根據高位準之第二重置信號Reset2以對控制端G寫入重置電壓Vrst，以於第二端S形成第一電壓差(Vrst-Vth)。
接著，光電二極體PD感測光源以於其陰極端N產生信號電壓Vsig，傳遞單元130在資料寫入期間P4根據高位準的傳遞信號TX以將陰極端N之信號電壓Vsig傳遞至控制端G，並透過第一電容C1耦合信號電壓Vsig至第二端S，以於第二端s形成第一電壓差(Vrst-Vth)與第二電壓差(Vsig-Vrst)*a之電壓和((Vrst-Vth)+(Vsig-Vrst)*a)。然後，在讀取期間P5，控制單元140用以根據高位準之控制信號EM以提供電源供應電壓VDD至第一端D，此時，第一電晶體T1即可根據上述電壓和((Vrst-Vth)+(Vsig-Vrst)*a)以輸出電流IOUT，上述參數a為第一電容C1之電容值與第一電容C1及第二電容C2之電容值和的比例，其關係式如下：
依據上述操作而產生之電流IOUT將與臨界電壓Vth無關，說明如後。
首先，電晶體之電流公式如下：
於讀取期間P5，第一電晶體T1之控制端G與第二端S之間的電壓VGS為Vsig-((Vrst-Vth)+(Vsig-Vrst)*a)，將上述電壓VGS帶入公式1，得到第一電晶體T1之電流IOUT如下：
將上述公式2進行整理後，得到以下公式：
由公式3可知，即使主動畫素感測器內採用之電晶體基於製程的影響或長時間操作後，而導致臨界電壓Vth不同，本案之畫素感測裝置的讀取單元150輸出之電流IOUT確實與第一電晶體T1的臨界電壓Vth無關，因此，得以有效改善先前技術中基於臨界電壓Vth不同而導致讀取到的電流有所誤差之問題。
請參閱第2圖，補償期間P2與積分期間P3部分重疊。因此，本案之畫素感測裝置在上述重疊時段內可同時執行補償與積分操作，以增進畫素感測裝置之執行效率。
請一併參閱第1圖與第2圖，控制單元140於初始期間P1根據控制信號EM以對第一端D寫入電源供應電壓VDD，讀取單元150於初始期間P1根據讀取信號Select對第二端S寫入參考電壓Vref。在一實施例中，初始期間P1與讀取期間P5部分重疊。在另一實施例中，請參閱第2圖，初始期間P1與讀取期間P5可為同一期間，亦即本案之畫素感測裝置可同時執行初始化與讀取電流操作，以增進畫素感測裝置之執行效率。
第3圖係依照本發明第1圖所示之實施例繪示畫素感測裝置的詳細電路示意圖。如圖所示，第一重置單元110包含第二電晶體T2，此第二電晶體T2包含第一端、控制端及第二端，第二電晶體T2之第一端用以接收電源供應電壓VDD，第二電晶體T2之控制端用以接收第一重置信號Reset1，第二電晶體T2之第二端耦接於光電二極體PD之陰極端N。此外，第二重置單元120包含第三電晶體T3，此第三電晶體T3包含 第一端、控制端及第二端，第三電晶體T3之第一端用以接收重置電壓Vrst，第三電晶體T3之控制端用以接收第二重置信號Reset2，第三電晶體T3之第二端耦接於第一電晶體T1之控制端G。再者，傳遞單元130包含第四電晶體T4，此第四電晶體T4包含第一端、控制端及第二端，第四電晶體T4之第一端耦接於光電二極體PD之陰極端N，第四電晶體T4之控制端用以接收傳遞信號TX，第四電晶體T4之第二端耦接於第一電晶體T1之控制端G。
此外，控制單元140包含第五電晶體T5，此第五電晶體T5包含第一端、控制端及第二端，第五電晶體T5之第一端用以接收電源供應電壓VDD，第五電晶體T5之控制端用以接收控制信號EM。第五電晶體T5之第二端耦接於第一電晶體T1之第一端D。另一方面，讀取單元150包含第六電晶體T6，此第六電晶體T6包含第一端、控制端及第二端，第六電晶體T6之第一端耦接於第一電晶體T1之第二端S，第六電晶體T6之控制端用以接收讀取信號Select，第六電晶體T6之第二端耦接於外部的積分單元500之反相輸入端。另外，第二電容C2耦接於第五電晶體T5之第一端與第一電晶體T1之第二端S之間，並耦接到第六電晶體T6之第一端。此外，積分單元500包含放大器、第三電容C3與開關SW。第三電容C3耦接於放大器的反相輸入端與輸出端之間。開關SW亦耦接於放大器的反相輸入端與輸出端之間。放大器的反相輸入端耦接於第六電晶體T6之第二端，放大器的非反相輸入端用以接收參考電壓Vref。
第4圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。請一併參閱第2圖與第4圖，於初始期間P1，讀取信號Select為高準位信號，第六電晶體T6根據讀取信號Select而導通，同時，積分單元500的放大器之反相輸入端與非反相輸入端等電位而均為參考電壓Vref，因此，第六電晶體T6會將反相輸入端之參考電壓Vref寫入第一電晶體T1之第二端S。此外，控制信號EM為高準位信號，第五電晶體T5根據控制信號EM而導通，以提供電源供應電壓VDD至第一端D。再者，其餘信號皆為低位準信號，因此，第二電晶體T2、第三電晶體T3、第四電晶體T4皆未被導通。於此期間，光電二極體PD可用以感測光源而於其陰極端N產生信號電壓，然而，由於第二電晶體T2與第四電晶體T4皆未被導通，因此，光電二極體PD之陰極端N會向接地端VSS放電，且光電二極體PD不會傳遞信號電壓至第一電晶體T1之控制端G。再者，第三電晶體T3未被導通，因此，重置電壓Vrst不會傳遞至第一電晶體T1之控制端G，據此，第一電晶體T1依據控制端G與第二端S之電壓差而未導通。
第5圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。請一併參閱第2圖與第5圖，於補償期間P2，第一重置信號Reset1為高準位信號，第二電晶體T2根據第一重置信號Reset1而導通，以將電源供應電壓VDD寫入光電二極體PD之陰極端N。此外，控制信號EM依舊為高準位信號，第五電晶體T5根據控制信號EM而導通，以提供電源供應電壓VDD至第一端D。再者，其餘信號皆為低位準信號， 因此，第三電晶體T3、第四電晶體T4及第六電晶體T6皆未被導通。於此期間，由於第四電晶體T4皆未被導通，因此，光電二極體PD不會傳遞信號電壓至第一電晶體T1之控制端G。再者，第三電晶體T3未被導通，因此，重置電壓Vrst不會傳遞至第一電晶體T1之控制端G，據此，第一電晶體T1依據控制端G與第二端S之電壓差而未導通。此外，第六電晶體T6未被導通，因此，積分單元500的反相端不會收到電壓，且其開關SW短路，據此，積分單元500不會進行積分以讀出任何信號。
第6圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。請一併參閱第2圖與第6圖，於補償期間P2，第二重置信號Reset2為高準位信號，第三電晶體T3根據第二重置信號Reset2而導通，以對第一電晶體T1之控制端G寫入重置電壓Vrst，以於第二端S形成第一電壓差(Vrst-Vth)。此外，控制信號EM依舊為高準位信號，第五電晶體T5根據控制信號EM而導通，以提供電源供應電壓VDD至第一端D。再者，其餘信號皆為低位準信號，因此，第二電晶體T2、第四電晶體T4及第六電晶體T6皆未被導通。於此期間，光電二極體PD可用以感測光源而於其陰極端N產生信號電壓，然而，由於第二電晶體T2與第四電晶體T4皆未被導通，因此，光電二極體PD之陰極端N會向接地端VSS放電。此外，第六電晶體T6未被導通，因此，積分單元500的反相端不會收到電壓，且其開關SW短路，據此，積分單元500不會進行積分以讀出任何信號。
第7圖係依照本發明第3圖所示之實施例繪示畫 素感測裝置的操作示意圖。請一併參閱第2圖與第7圖，於資料寫入期間P4，光電二極體PD感測光源以於其陰極端N產生信號電壓Vsig，傳遞信號TX為高位準信號，第四電晶體T4根據傳遞信號TX而導通，以將光電二極體PD之陰極端N的信號電壓Vsig傳遞至第一電晶體T1的控制端G，並透過第一電容C1耦合信號電壓Vsig至第二端S，以於第一電晶體T1的第二端S形成第一電壓差(Vrst-Vth)與第二電壓差(Vsig-Vrst)*a之電壓和((Vrst-Vth)+(Vsig-Vrst)*a)。再者，其餘信號皆為低位準信號，因此，第二電晶體T2、第三電晶體T3、第五電晶體T5、第六電晶體T6皆未被導通。此外，第六電晶體T6未被導通，因此，積分單元500的反相端不會收到電壓，且其開關SW短路，據此，積分單元500不會進行積分以讀出任何信號。
第8圖係依照本發明第3圖所示之實施例繪示畫素感測裝置的操作示意圖。請一併參閱第2圖與第8圖，於讀取期間P5，控制信號EM為高位準信號，第五電晶體T5根據控制信號EM而導通，以提供電源供應電壓VDD至第一電晶體T1的第一端D，此時，第一電晶體T1即可根據控制端G的電壓Vsig與第二端S的電壓和((Vrst-Vth)+(Vsig-Vrst)*a)以輸出電流IOUT，依據上述操作而產生之電流IOUT將與臨界電壓Vth無關。再者，讀取信號Select為高準位信號，第六電晶體T6根據讀取信號Select而導通，以讀取電流IOUT。上述第一電晶體T1第二端S之電壓和的參數a為第一電容C1之電容值與第一電容C1及第二電容C2之電容值和的比例，其關係式如下：
依據上述操作而產生之電流IOUT將與臨界電壓Vth無關，說明如後。
首先，電晶體之電流公式如下：
於讀取期間P5，第一電晶體T1之控制端G與第二端S之間的電壓VGS為Vsig-((Vrst-Vth)+(Vsig-Vrst)*a)，將上述電壓VGS帶入公式1，得到第一電晶體T1之電流IOUT如下：
將上述公式2進行整理後，得到以下公式：
由公式3可知，即使主動畫素感測器內採用之電晶體基於製程的影響或長時間操作後，而導致臨界電壓Vth不同，本案之畫素感測裝置的第六電晶體T6輸出之電流IOUT確實與第一電晶體T1的臨界電壓Vth無關，因此，得以有效改善先前技術中基於臨界電壓Vth不同而導致讀取到的電流有所誤差之問題。此外，其餘信號皆為低位準信號，因此，第二電晶體T2、第三電晶體T3、第四電晶體T4皆未被導通。於此期間，積分單元500之開關SW斷路，且由第六電晶體T6接收到電流IOUT並對其進行積分操作，以將相應於光電二極體PD感測到的光源強度之電流IOUT讀出到外部電路。此外，光電二極體PD於此時依然可用以感測光源而於其陰極端N產生信號電壓，然而，由於第二電晶體T2與第四電晶體T4皆未被導通，因此，光電二極體PD之陰極端N會向接地端VSS放電。
第9圖係繪示依照本發明另一實施方式的一種控 制方法之流程圖。如圖所示，此控制方法900可用以控制如第1圖所示之畫素感測裝置，其包含以下步驟：步驟910：於初始期間，根據讀取信號以對第二端寫入參考電壓；步驟920：於初始期間，根據控制信號以對第一端寫入電源供應電壓；步驟930：於補償期間，根據第一重置信號以重置陰極端之電壓；步驟940：於補償期間根據第二重置信號以對控制端寫入重置電壓；步驟950：於積分期間，光電二極體曝光而於光電二極體之陰極端產生信號電壓；步驟960：於資料寫入期間，根據傳遞信號以將光電二極體之陰極端輸出的信號電壓傳遞至控制端，並透過電容耦合信號電壓至第二端；步驟970：於讀取期間，根據控制信號以提供電源供應電壓至第一端，其中電晶體於讀取期間根據其控制端與第二端之間的電壓以輸出電流；以及步驟980：於讀取期間，根據讀取信號以讀取電流。
為使本發明實施例之控制方法900易於理解，請一併參閱第1圖、第2圖及第9圖。在步驟910中，於初始期間P1，藉由讀取單元150根據讀取信號Select以對電晶體T1之第二端S寫入參考電壓Vref。在步驟920中，於初始期間P1，藉 由控制單元140根據控制信號EM以對電晶體T1之第一端D寫入電源供應電壓VDD。在步驟930中，於補償期間P2，藉由第一重置單元110根據第一重置信號Reset1以重置光電二極體PD的陰極端N之電壓。在步驟940中，於補償期間P2，藉由第二重置單元120根據第二重置信號Reset2以對電晶體T1之控制端G寫入重置電壓Vrst，以使電晶體T1之第二端S漸趨於第一電壓差(Vrst-Vth)。在步驟950中，於積分期間P3，光電二極體PD曝光積分並於陰極端N產生信號電壓。在一實施例中，請參閱第2圖，補償期間P2與積分期間P3部分重疊。
在步驟960中，於資料寫入期間P4，藉由傳遞單元130根據傳遞信號TX以將光電二極體PD之陰極端N輸出的信號電壓Vsig傳遞至控制端G，並透過電容C1耦合信號電壓Vsig至第二端S，以於第二端S形成第一電壓差(Vrst-Vth)與第二電壓差(Vsig-Vrst)*a之電壓和((Vrst-Vth)+(Vsig-Vrst)*a)。在步驟970中，於讀取期間P5，藉由控制單元140根據控制信號EM以提供電源供應電壓VDD至第一端D，此外，於讀取期間P5，電晶體T1根據控制端G的電壓Vsig與第二端S的電壓和((Vrst-Vth)+(Vsig-Vrst)*a)以輸出電流，依據上述操作而產生之電流將與臨界電壓Vth無關。於步驟980中，於讀取期間P5，藉由讀取單元150根據讀取信號Select以讀取電流。上述第一電晶體T1第二端S之電壓和的參數a為第一電容C1之電容值與第一電容C1及第二電容C2之電容值和的比例，其關係式如下：
依據上述操作而產生之電流IOUT將與臨界電壓Vth無關，說明如後。
首先，電晶體之電流公式如下：
於讀取期間P5，第一電晶體T1之控制端G與第二端S之間的電壓VGS為Vsig-((Vrst-Vth)+(Vsig-Vrst)*a)，將上述電壓VGS帶入公式1，得到第一電晶體T1之電流IOUT如下：
將上述公式2進行整理後，得到以下公式：
由公式3可知，即使控制方法900所控制之畫素感測裝置內採用之電晶體基於製程的影響或長時間操作後，而導致臨界電壓Vth不同，經由本案控制方法900對畫素感測裝置之控制，使得畫素感測裝置的第六電晶體T6輸出之電流IOUT確實與第一電晶體T1的臨界電壓Vth無關，因此，得以有效改善先前技術中基於臨界電壓Vth不同而導致讀取到的電流有所誤差之問題。
所屬技術領域中具有通常知識者當可明白，控制方法900中之各步驟依其執行之功能予以命名，僅係為了讓本案之技術更加明顯易懂，並非用以限定該等步驟。將各步驟予以整合成同一步驟或分拆成多個步驟，或者將任一步驟更換到另一步驟中執行，皆仍屬於本揭示內容之實施方式。
由上述本發明實施方式可知，應用本發明具有下列優點。本發明實施例藉由提供一種畫素感測裝置及控制方 法，藉以改善畫素感測裝置因其內電晶體的臨界電壓不同而導致讀取到的電流有所誤差之問題。
雖然上文實施方式中揭露了本發明的具體實施例，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不悖離本發明之原理與精神的情形下，當可對其進行各種更動與修飾，因此本發明之保護範圍當以附隨申請專利範圍所界定者為準。
110‧‧‧第一重置單元
120‧‧‧第二重置單元
130‧‧‧傳遞單元
140‧‧‧控制單元
150‧‧‧讀取單元
500‧‧‧積分單元
C1~C3‧‧‧電容
D‧‧‧第一端
EM‧‧‧控制信號
G‧‧‧控制端
PD‧‧‧光電二極體
Reset1~Reset2‧‧‧重置信號
S‧‧‧第二端
Select‧‧‧讀取信號
SW‧‧‧開關
T1‧‧‧電晶體
TX‧‧‧傳遞信號
VDD‧‧‧電源供應電壓
Vref‧‧‧參考電壓
Vrst‧‧‧重置電壓
N‧‧‧陰極端
Vss‧‧‧電壓
IOUT‧‧‧電流

Claims (13)

  1. 一種畫素感測裝置，包含：一第一電晶體，包含一第一端、一控制端及一第二端，用以輸出一電流；一第一電容，耦接於該第一電晶體之該控制端與該第二端之間；一光電二極體，包含一陽極端及一陰極端，用以感測一光源以輸出一信號電壓；一第一重置單元，耦接於該光電二極體之該陰極端，用以根據一第一重置信號以重置該陰極端之電壓；一第二重置單元，耦接於該第一電晶體之該控制端，用以根據一第二重置信號以對該控制端輸出一重置電壓；一傳遞單元，耦接於該陰極端與該控制端之間，用以根據一傳遞信號以將該陰極端之該信號電壓傳遞至該控制端，並透過該第一電容耦合該信號電壓至該第二端；一控制單元，耦接於該第一電晶體之該第一端，用以根據一控制信號以提供一電源供應電壓至該第一端；一讀取單元，耦接於該第一電晶體之該第二端，用以根據一讀取信號以讀取該電流；以及一第二電容，耦接於該控制單元與該讀取單元之間，其中該第一電容和該第二電容耦接於一共同連接點，該共同連接點耦接該第一電晶體之該第二端。
  2. 如請求項1所述之畫素感測裝置，其中該控 制單元根據該控制信號以對該第一端寫入該電源供應電壓，且該讀取單元根據該讀取信號對該第二端寫入一參考電壓。
  3. 如請求項1所述之畫素感測裝置，其中該第一重置單元包含：一第二電晶體，包含：一第一端，用以接收該電源供應電壓；一控制端，用以接收該第一重置信號；以及一第二端，耦接於該陰極端。
  4. 如請求項1所述之畫素感測裝置，其中該第二重置單元包含：一第三電晶體，包含：一第一端，用以接收該重置電壓；一控制端，用以接收該第二重置信號；以及一第二端，耦接於該第一電晶體之該控制端。
  5. 如請求項1所述之畫素感測裝置，其中該傳遞單元包含：一第四電晶體，包含：一第一端，耦接於該陰極端；一控制端，用以接收該傳遞信號；以及一第二端，耦接於該第一電晶體之該控制端。
  6. 如請求項1所述之畫素感測裝置，其中該控制單元包含：一第五電晶體，包含：一第一端，用以接收該電源供應電壓；一控制端，用以接收該控制信號；以及一第二端，耦接於該第一電晶體之該第一端。
  7. 如請求項1所述之畫素感測裝置，其中該讀取單元包含：一第六電晶體，包含：一第一端，耦接於該第一電晶體之該第二端；一控制端，用以接收該讀取信號；以及一第二端。
  8. 一種控制方法，用以控制如請求項1所述之畫素感測裝置，其中該控制方法包含：於一補償期間，根據一第一重置信號以重置該陰極端之電壓；於該補償期間根據一第二重置信號以對該控制端寫入一重置電壓；於一資料寫入期間，根據一傳遞信號以將該光電二極體之該陰極端輸出的一信號電壓傳遞至該控制端，並透過該第一電容耦合該信號電壓至該第二端，以於該第一電容和該第二電容的該共同連接點上形成一第二電壓差； 於一讀取期間，根據一控制信號以提供一電源供應電壓至該第一端，其中該電晶體於該讀取期間根據該控制端與該第二端之間的電壓以輸出一電流；以及於該讀取期間，根據一讀取信號以讀取該電流。
  9. 如請求項8所述之控制方法，更包含：於該補償期間前之一初始期間，根據該控制信號以對該第一端寫入該電源供應電壓。
  10. 如請求項8所述之控制方法，更包含：於該初始期間，根據該讀取信號以對該第二端寫入一參考電壓。
  11. 如請求項8所述之控制方法，其中於該補償期間根據該第二重置信號以對該控制端寫入該重置電壓的步驟，包含：於該補償期間提供該重置電壓至該控制端，以於該第二端形成一第一電壓差，其中該第一電壓差為該重置電壓與一臨界電壓之電壓差。
  12. 如請求項11所述之控制方法，其中於該資料寫入期間，根據該傳遞信號以將該光電二極體之該陰極端輸出的該信號電壓傳遞至該控制端，並透過該第一電容耦合該信號電壓至該第二端的步驟，更包含： 於該資料寫入期間透過該第一電容耦合該信號電壓至該第二端，以於該第二端形成該第一電壓差與該第二電壓差之一電壓和，該第二電壓差為該信號電壓與該重置電壓之電壓差。
  13. 如請求項12所述之控制方法，其中該電晶體於該讀取期間根據該控制端與該第二端之間的電壓以輸出該電流的步驟，包含：該第一電晶體於該讀取期間根據該電壓和以輸出該電流。
TW105121615A 2016-07-07 2016-07-07 畫素感測裝置及控制方法 TWI592917B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105121615A TWI592917B (zh) 2016-07-07 2016-07-07 畫素感測裝置及控制方法
CN201610720385.8A CN106375687B (zh) 2016-07-07 2016-08-25 像素感测装置及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105121615A TWI592917B (zh) 2016-07-07 2016-07-07 畫素感測裝置及控制方法

Publications (2)

Publication Number Publication Date
TWI592917B true TWI592917B (zh) 2017-07-21
TW201802783A TW201802783A (zh) 2018-01-16

Family

ID=57879241

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121615A TWI592917B (zh) 2016-07-07 2016-07-07 畫素感測裝置及控制方法

Country Status (2)

Country Link
CN (1) CN106375687B (zh)
TW (1) TWI592917B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109215580B (zh) * 2018-09-18 2020-05-05 昆山国显光电有限公司 像素电路结构及其驱动方法
TWI745014B (zh) * 2020-08-07 2021-11-01 友達光電股份有限公司 光感測電路與觸控顯示器
CN113469076B (zh) * 2020-08-17 2023-04-21 友达光电股份有限公司 指纹感测装置及包含其的显示设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140991C (zh) * 2001-02-05 2004-03-03 凌阳科技股份有限公司 将重置晶体管电压源与其他电路电压源分离的主动像素感测器
CN1791184A (zh) * 2004-12-14 2006-06-21 原相科技股份有限公司 简化晶体管结构的主动式像素传感器及图像传感模块
JP4762030B2 (ja) * 2006-03-31 2011-08-31 三洋電機株式会社 光検出装置
US20150070588A1 (en) * 2013-09-12 2015-03-12 Himax Imaging, Inc. Imaging processing circuit for generating and storing updated pixel signal in storage capacitor before next operating cycle
CN109215555B (zh) * 2015-05-07 2022-02-08 北京大学深圳研究生院 一种光电传感器和显示面板
TWI569248B (zh) * 2016-02-18 2017-02-01 友達光電股份有限公司 畫素電路以及驅動方法

Also Published As

Publication number Publication date
TW201802783A (zh) 2018-01-16
CN106375687B (zh) 2019-05-10
CN106375687A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI539344B (zh) 光感應電路
CN101924555B (zh) A/d转换器、固态图像捕捉装置和电子信息设备
TWI592917B (zh) 畫素感測裝置及控制方法
TWI452520B (zh) 感測裝置及其驅動方法
CN107078738B (zh) 输入装置
US8525953B2 (en) Display device
TWI745014B (zh) 光感測電路與觸控顯示器
CN103901336A (zh) 一种集成电路芯片内部参考电压的校准方法、装置
JP2010056965A (ja) 固体撮像装置
WO2020062885A1 (en) Acoustic wave signal reading circuits, control methods, and acoustic wave signal reading apparatuses
US20180216993A1 (en) Radiation imaging apparatus having function of detecting start of radiation irradiation and radiation imaging system
CN106228926B (zh) 一种液晶模组检测电压补偿电路、检测单元、系统及方法
CN110824328B (zh) 一种光电转换电路、其驱动方法及探测基板
CN103267579A (zh) 一种红外焦平面读出电路的行控制电路的检测电路
TWI441566B (zh) 主動式ｘ光感測電路及其感測方法
WO2018133404A1 (zh) 像素电路及其驱动方法、显示装置
US9236012B2 (en) Sensing apparatus of display panel
TWI570425B (zh) Ｘ光感測面板
CN105824185B (zh) X光感测面板
US10496224B2 (en) Touch sensing circuit, touch panel and display device
US20130207691A1 (en) Method for performing a tri-state comparison of two input signals in a window comparator circuit, and window comparator circuit for implementing the method
US20150236699A1 (en) Input buffer circuit, method, and integrated circuit
TWI602001B (zh) 壓電感應器讀取電路
TWI692712B (zh) 電容感應取樣電路及其感應取樣方法
US20200042814A1 (en) Detection method and fingerprint sensing device