CN109479106B - 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法 - Google Patents

比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法 Download PDF

Info

Publication number
CN109479106B
CN109479106B CN201780046031.2A CN201780046031A CN109479106B CN 109479106 B CN109479106 B CN 109479106B CN 201780046031 A CN201780046031 A CN 201780046031A CN 109479106 B CN109479106 B CN 109479106B
Authority
CN
China
Prior art keywords
signal
circuit
voltage
transistor
differential input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780046031.2A
Other languages
English (en)
Other versions
CN109479106A (zh
Inventor
榊原雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202110788716.2A priority Critical patent/CN113660437A/zh
Publication of CN109479106A publication Critical patent/CN109479106A/zh
Application granted granted Critical
Publication of CN109479106B publication Critical patent/CN109479106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明涉及可以在提高比较器的判定速度的同时降低功耗的比较器、AD转换器、固体摄像装置、电子设备和比较器控制方法。比较器电路设置有：差分输入电路，其在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；正反馈电路，其在低于第一电源电压的第二电源电压下工作，并且加快当表示输入信号与参考信号之间的电压比较结果的比较结果信号基于来自差分输入电路的输出信号被反转时的转换速度；以及电压转换电路，其将来自差分输入电路的输出信号转换为与第二电源电压对应的信号。比较电路被配置成差分输入电路的源电压低于0V。本发明可以应用于例如针对固体摄像装置中的各像素布置的ADC等。

Description

比较器、AD转换器、固体摄像装置、电子设备和比较器的控制 方法
技术领域
本发明涉及比较器、AD转换器、固体摄像装置、电子设备和比较器的控制方法，更特别地，涉及在增强比较器的判定速度的同时分别能够降低功耗的比较器、AD转换器、固体摄像装置、电子设备和比较器的控制方法。
背景技术
在例如通过利用固体摄像装置的信号读出系统在诸如像素等有限区域内执行AD转换的情况下，最佳区域效率系统是包括比较器和位于比较器的后级中的数字电路的积分型(斜坡型)AD转换系统。
人们提出了作为一种技术的非专利文献1，其通过使用积分型AD转换系统而尝试在有限区域内实现AD转换。例如，非专利文献1的系统采用这样的电路构造：其中后级中的数字电路为一个DRAM电路，并且斜坡信号多次输入到比较器。例如，在8位AD转换的情况下，将相同的斜坡信号重复输入到比较器八次。然后，重复执行八次用于在来自比较器的输出在DRAM中反转的时间点存储0或1的代码的操作以及用于输出感兴趣的代码的操作。在相对于整个表面结束比较的时间点，将感兴趣的代码读出到外部。
引用列表
非专利文献
非专利文献1：D.Yang,B.Fowler,and A.El Gamal,“A Nyquist rate pixellevel ADC for CMOS image sensors(用于CMOS图像传感器的奈奎斯特速率像素级ADC),”in Proc.IEEE 1998 Custom Integrated circuits Conf.,Santa Clara,CA,May 1998,pp.237-240.
发明内容
技术问题
在AD转换器布置在像素中的情况下，与存在相对自由度的情况不同，在如对于每个像素列布置AD转换器的列并行等的区域中，电路的容纳区域存在限制。因此，难以制造充分满足要求的比较器。例如，在某些情况下，当尝试增强性能时，比较的判定速度会降低，或者功耗会增加。
本发明是鉴于这种情况做出的，并且本发明在增强比较器的判定速度的同时能够降低功耗。
解决问题的技术方案
本发明的一个方面的比较器包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压。
在本发明的第一方面中，差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号。正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度。电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号。在这种情况下，所述差分输入电路的源电压是低于0V的电压。
本发明的第二方面的AD转换器包括比较器和数据存储部。所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，其中，所述差分输入电路的源电压是低于0V的电压。所述数据存储部存储当所述比较结果信号被反转时的时间码。
在本发明的第二方面中，差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号。正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度。电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号。此外，所述差分输入电路的源电压是低于0V的电压。数据存储部存储当所述比较结果信号被反转时的时间码。
根据本发明的第三方面的固体摄像装置包括AD转换器和像素电路。所述AD转换器包括比较器和数据存储部。所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，其中，所述差分输入电路的源电压是低于0V的电压。所述数据存储部存储当所述比较结果信号被反转时的时间码。所述像素电路将通过接收入射到像素的光并接着对所述光进行光电转换而产生的电荷信号作为所述输入信号输出到所述差分输入电路。
根据本发明的第四方面的电子设备包括固体摄像装置，所述固体摄像装置包括AD转换器和像素电路。所述AD转换器包括比较器和数据存储部。所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，其中，所述差分输入电路的源电压是低于0V的电压。所述数据存储部存储当所述比较结果信号被反转时的时间码。所述像素电路将通过接收入射到像素的光并接着对所述光进行光电转换而产生的电荷信号作为所述输入信号输出到所述差分输入电路。
在本发明的第三方面和第四方面中的各者中，差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号。正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度。电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号。所述差分输入电路的源电压是低于0V的电压。数据存储部存储当所述比较结果信号被反转时的时间码。在像素电路中，通过接收和光电转换入射在像素上的光而产生的电荷信号作为输入信号输出到差分输入电路。
本发明的第五方面的比较器的控制方法，所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作；和电压转换电路，所述差分输入电路的源电压低于0V，所述方法包括：
当输入信号的电压高于参考信号的电压时，所述差分输入电路输出信号；
所述电压转换电路将来自所述差分输入电路的输出信号转换为与所述第二电源电压对应的信号；并且
所述正反馈电路加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于通过所述电压转换电路中的转换而获得的来自差分输入电路的所述输出信号被反转时的转换速度。
在本发明的第五方面中，比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作；和电压转换电路，所述差分输入电路的源电压被配置成低于0V。在所述差分输入电路中，当输入信号的电压高于参考信号的电压时输出信号。在所述电压转换电路，将来自所述差分输入电路的输出信号转换为与所述第二电源电压对应的信号。在所述正反馈电路中，加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于通过所述电压转换电路中的转换而获得的来自差分输入电路的所述输出信号被反转时的转换速度。
比较器、AD转换器、固体摄像装置、电子设备和比较器的控制方法可以是独立的装置，或者可以是包含在其他装置中的模块。
本发明的有利效果
根据本发明的第一至第五方面，能够在增强比较器的判定速度的同时降低功耗。
应当注意，这里描述的效果不一定受限，并且还可以提供本发明中描述的任何效果。
附图说明
图1是描绘根据本发明的固体摄像装置的示意性构造的图。
图2是描绘像素的详细构造示例的框图。
图3是描绘比较电路的第一构造的电路图。
图4是表示在比较电路的操作期间内的信号转换的曲线图。
图5是说明像素电路的详细构造的电路图。
图6是说明比较电路的第一构造和像素的操作的时序图。
图7是描绘比较电路的第二构造的电路图。
图8是描绘比较电路的第三构造的电路图。
图9是描绘比较电路的第四构造的电路图。
图10是描绘比较电路的第五构造的电路图。
图11是描绘比较电路的第六构造的电路图。
图12是说明比较电路的第六构造和像素的操作的时序图。
图13是描绘在像素共用的情况下的比较电路的构造示例的电路图。
图14是通过层叠两片半导体基板来配置固体摄像装置的概念图。
图15是描绘在通过使用两片半导体基板来配置固体摄像装置的情况下的电路构造示例的电路图。
图16是描绘在通过层叠三片半导体基板来配置固体摄像装置的情况下的电路构造示例的电路图。
图17是描绘在由三片半导体基板配置固体摄像装置的情况下的电路构造示例的电路图。
图18是描绘根据本发明的作为电子设备的摄像装置的构造示例的框图。
具体实施方式
在下文中，将描述用于实施本发明的模式(下文中称为实施例)。应当注意，将按以下顺序给出描述。
1.固体摄像装置的示意性构造示例
2.像素的详细构造示例
3.比较电路的第一构造示例
4.比较电路的第二构造示例
5.比较电路的第三构造示例
6.比较电路的第四构造示例
7.比较电路的第五构造示例
8.比较电路的第六构造示例
9.像素共用的构造示例
10.多个基板的构造1
11.多个基板的构造2
12.电子设备的应用示例
<1.固体摄像装置的示意性构造示例>
图1描绘了根据本发明的固体摄像装置的示意性构造。
图1的固体摄像装置1具有像素阵列部22，其中像素21以二维阵列布置在使用例如硅(Si)作为半导体的半导体基板11上。像素阵列部22还设置有用于将在时间码生成部26中产生的时间码传送到每个像素21的时间码传送部23。然后，在半导体基板11上的像素阵列部22的外围中形成像素驱动电路24、D/A转换器(DAC)25、时间码生成部26、垂直驱动电路27、输出部28和时序产生电路29。
如稍后将参照图2所述，以二维阵列布置的每个像素21设置有像素电路41和ADC42。像素21响应于像素内的光接收元件(例如，光电二极管)接收的光量而产生电荷信号，并将电荷信号转换成转而被输出的数字像素信号SIG。
像素驱动电路24驱动像素21内的像素电路41(图2)。DAC 25产生作为斜坡信号的参考信号(参考电压信号)REF，其中电平(电压)随时间单调减小，并且DAC 25将参考信号REF供应给每个像素21。时间码生成部26产生当模拟像素信号SIG被转换(AD转换)成数字信号时使用的时间码，并将时间码供应给相应的时间码传送部23。在像素阵列部22中设置多个时间码生成部26。时间码传送部23在像素阵列部22内以与时间码生成部26的数量对应的数量设置。换句话说，时间码生成部26和传送在时间码生成部26中产生的时间码的时间码传送部23呈现一一对应的关系。
垂直驱动电路27执行如下的控制：其中基于从时序产生电路29供应过来的时序信号，以预定顺序将在像素21中产生的数字像素信号SIG输出到输出部28。将从像素21输出的数字像素信号SIG从输出部28输出到固体摄像装置1的外部。输出部28根据需要执行预定的数字信号处理，例如校正黑电平的黑电平校正处理或相关双采样(CDS：correlated doublesampling)处理，其后将得到的数字像素信号输出到外部。
时序产生电路29包括产生各种时序信号的时序发生器等，并将产生的各种时序信号供应给像素驱动电路24、DAC 25和垂直驱动电路27等。
固体摄像装置1以如上所述的方式配置。注意，尽管在图1中，如上所述，已经以这样的方式给出了描述：构成固体摄像装置1的所有电路都形成在一片半导体基板11上，但是如稍后所述，可以采用这样的构造：构成固体摄像装置1的电路彼此分开布置在多片半导体基板11上。
<2.像素的详细构造示例>
图2是描绘像素21的详细构造的框图。
像素21包括像素电路41和AD转换器(ADC)42。
像素电路41将响应于所接收的光量的电荷信号作为模拟像素信号SIG输出到ADC42。ADC 42将从像素电路41供应过来的模拟像素信号转换为数字信号。
ADC 42包括比较电路51和数据存储部52。
比较电路51将像素信号SIG与从DAC 25供应过来的参考信号REF进行比较，并输出输出信号VCO作为表示比较结果的比较结果信号。当参考信号REF和像素信号SIG变得彼此相同(电压)时，比较电路51使输出信号VCO反转。
尽管比较电路51包括差分输入电路61、电压转换电路62和正反馈(PFB：positivefeedback)电路63，但是稍后将参照图3描述其细节。
输出信号VCO从比较电路51输入到数据存储部52。除此之外，表示写入像素信号的操作的WR信号、表示读出像素信号的操作的RD信号和在读出像素信号的操作中控制像素21的读取时序的WORD信号全部从垂直驱动电路27供应给数据存储部52。此外，在时间码生成部26中产生的时间码也通过时间码传送部23供应给数据存储部52。
数据存储部52包括：锁存控制电路71，其基于WR信号和RD信号分别控制针对时间码的写入操作和读取操作；以及锁存存储部72，其存储时间码。
在时间码的写入操作中，在从比较电路51输入高(Hi)的输出信号VCO的同时，锁存控制电路71使锁存存储部72存储从时间码传送部23供应过来并且每单位时间更新的时间码。然后，当参考信号REF和像素信号SIG变得彼此相同(电压)，并且从比较电路51供应过来的输出信号VCO被反转为低(Lo)时，停止供应过来的时间码的写入(更新)，并且使锁存存储部72保持最近存储在锁存存储部72中的时间码。存储在锁存存储部72中的时间码表示当像素信号SIG和参考信号REF彼此相等时的时刻。因此，时间码表示指示像素信号SIG是此时的参考电压的数据，即，光量的数字化值。
在扫描参考信号REF结束并且在像素阵列部22内的所有像素21的锁存存储部72中存储时间码之后，像素21的操作从写入操作变为读取操作。
在读出时间码的操作中，当得到像素21自身的读取时序时，锁存控制电路71基于WORD信号将存储在锁存存储部72中的时间码(数字像素信号SIG)输出到时间码传送部23，其中，根据WORD信号来控制读取时序。时间码传送部23在列方向上(在垂直方向上)连续传送供应过来的时间码，并将时间码供应给输出部28。
在下文中，为了区分感兴趣的时间码与在写入时间码的操作中写入到锁存存储部72的时间码，数字化像素数据也将被称为AD转换像素数据，所述数字化像素数据是当在读出时间码的操作中从锁存存储部72读出的输出信号VCO反转时的反转后的时间码，并且数字化像素数据表示像素信号SIG是此时的参考电压。
<3.比较电路的第一构造示例>
图3是描绘构成比较电路51的差分输入电路61、电压转换电路62和正反馈电路63的详细构造的电路图。
差分输入电路61将从像素21内的像素电路41输出的像素信号SIG与从DAC 25输出的参考信号REF进行比较，并在像素信号SIG高于参考信号REF时输出预定信号(电流)。
差分输入电路61包括用作差分对的晶体管81和82、构成电流镜的晶体管83和84、作为用于供应响应输入偏置电流Vb的电流IB的恒流源的晶体管85、以及用于从差分输入电路61输出输出信号HVO的晶体管86。
晶体管81、82和85中的各者包括负沟道MOS(NMOS)晶体管，并且晶体管83、84和86中的各者包括正沟道MOS(PMOS)晶体管。
从DAC 25输出的参考信号REF被输入到用作差分对的晶体管81和82中的晶体管81的栅极，并且从像素21内的像素电路41输出的像素信号SIG被输入到晶体管82的栅极。晶体管81和82的源极连接到晶体管85的漏极，并且晶体管85的源极接地(GND)。
晶体管81的漏极连接到构成电流镜电路的晶体管83和84的栅极及晶体管83的漏极，并且晶体管82的漏极连接到晶体管84的漏极和晶体管86的栅极。晶体管83、84和86的源极连接到第一电源电压VDDH。
电压转换电路62例如包括NMOS型晶体管91。晶体管91的漏极连接到差分输入电路61中的晶体管86的漏极，晶体管91的源极连接到正反馈电路63内的预定连接点，并且晶体管91的栅极连接到偏置电压VBIAS。
构成差分输入电路61的晶体管81至86是在高达第一电源电压VDDH的高电压下工作的电路，而正反馈电路63是在低于第一电源电压VDDH的第二电源电压VDDL下工作的电路。这里，第一电源电压VDDH例如设定为2.9[V]，并且第二电源电压VDDL例如设定为1.1[V]。电压转换电路62将从差分输入电路61输入的输出电压HVO转换为正反馈电路63可以工作的低电压信号(转换信号)LVI，并将得到的信号LVI输出到正反馈电路63。
只要偏置电压VBIAS是被转换为在低电压下工作的正反馈电路63中的晶体管101至105不被破坏的电压的电压就足够了。例如，偏置电压VBIAS可以设定为与正反馈电路63的第二电源电压VDDL相同的电压(VBIAS＝VDDL)。
正反馈电路63输出比较结果信号，该比较结果信号在像素信号SIG高于参考信号REF时基于转换信号LVI反转的，利用该转换信号LVI，来自差分输入电路61的输出信号HVO被转换成对应于第二电源电压VDDL的信号。此外，正反馈电路63加速在作为比较结果信号输出的输出信号VCO被反转时的转换速度。
正反馈电路63包括五个晶体管101至105。这里，晶体管101、102和104中的各者包括PMOS晶体管，并且晶体管103和105中的各者包括NMOS晶体管。
作为电压转换电路62的输出端子的晶体管91的源极连接到晶体管102和103的漏极以及晶体管104和105的栅极。晶体管101和104的源极连接到第二电源电压VDDL，晶体管101的漏极连接到晶体管102的源极，并且晶体管102的栅极连接到作为正反馈电路的输出端子的晶体管104和105的漏极。晶体管103和105的源极分别连接到GND。初始化信号INI2被供应给晶体管101的栅极，并且初始化信号INI1被供应给晶体管103的栅极。
晶体管104和105构成反相器电路，并且晶体管104和105的漏极之间的连接点变为输出端子，比较电路51从该输出端子输出输出信号VCO。
现在将给出关于以如上所述的方式配置的比较电路51的操作的描述。图4表示在比较电路51的操作期间内每个信号的转换。应当注意，在图4中，“G86”表示晶体管86的栅极电位。
首先，将参考信号REF的电压设定为高于每个像素21的像素信号SIG的电压，并且将每个初始化信号INI1和INI2设定为Hi，从而使比较电路51初始化。
更具体地，将参考信号REF施加到晶体管81的栅极，并且将像素信号SIG施加到晶体管82的栅极。当参考信号REF的电压高于像素信号SIG的电压时，使从变为电流源的晶体管85输出的电流几乎都流入经由晶体管81而二极管连接的晶体管83中。具有与晶体管83公用的栅极的晶体管84的沟道电阻变得足够低，以便晶体管86的栅极大致保持在第一电源电压VDDH电平，从而截止晶体管86。因此，即使电压转换电路62的晶体管91导通，作为充电电路的正反馈电路63也不会用电对转换信号LVI进行充电。另一方面，供应作为初始化信号INI1和INI2的Hi信号，晶体管103导通，以便正反馈电路63对转换信号LVI进行放电。此外，由于晶体管101被截止，所以正反馈电路63不通过晶体管102对转换信号LVI进行充电。结果，转换信号LVI被放电到GND电平，并且正反馈电路63通过使用构成反相器的晶体管104和105输出处于Hi的输出信号VCO，从而使比较电路51初始化。
在初始化之后，将初始化信号INI1和INI2中的各者设定为Lo，从而开始扫描参考信号REF。
在参考信号REF的电压高于像素信号SIG的电压的一段时间内，晶体管86截止以被切断，并且由于输出信号VCO变为处于Hi的信号，所以晶体管102也截止以被切断。晶体管103也被截止，这是因为初始化信号INI1被设定在Lo。转换信号LVI在保持高阻抗状态的同时保持GND，因此输出处于Hi的输出信号VCO。
当参考信号REF的电压变为低于像素信号SIG的电压时，来自作为电流源的晶体管85的输出电流不会流过晶体管81。结果，晶体管83和84的每个栅极电位上升，因此晶体管84的沟道电阻变高。然后，通过晶体管82流向晶体管84的电流引起电压降以降低栅极电位，从而导通晶体管91。从晶体管86输出的输出信号HVO通过电压转换电路62中的晶体管91转换成转换信号LVI，然后供应给正反馈电路63。作为充电电路的正反馈电路63用电对转换信号LVI进行充电，以使电位从GND电压接近第二电源电压VDDL。
然后，当转换信号LVI的电压超过由晶体管104和105构成的反相器的阈值电压时，输出信号VCO变为Lo，并且晶体管102导通。因为处于Lo的初始化信号INI2被施加到晶体管101上，所以晶体管101也导通，并且正反馈电路63通过晶体管101和102快速地对转换信号LVI进行充电，以便立即将电位增大到第二电源电压VDDL。
由于偏置电压VBIAS被施加到电压转换电路62的晶体管91的栅极，所以如果转换信号LVI的电压达到从偏置电压VBIAS减去晶体管阈值的电压，则电压转换电路62的晶体管91被截止。即使晶体管86保持导通状态，晶体管86也不会进一步对转换信号LVI进行充电，因此，电压转换电路62也用作电压钳位电路。
由晶体管102的导通产生的转换信号LVI的充电是如下的正反馈操作：开始时，转换信号LVI的电压首先上升到反相器的阈值，并且加速感兴趣的移动。由于在固体摄像装置1中并行且同时操作的电路的数量是巨大的，所以在作为差分输入电路61的电流源的晶体管85中，每一个电路的电流被设定为非常小的电流。此外，由于在时间码被切换的单位时间内改变的电压是AD转换的LSB步骤，所以参考信号REF被非常慢地扫描。因此，晶体管86的栅极电位的变化也很慢，并且由晶体管86的栅极电位驱动的晶体管86的输出电流的变化也很慢。然而，正反馈从后级施加到由晶体管86的输出电流充电的转换信号LVI，使得输出信号VCO可以足够快地转换。优选地，输出信号VCO的转变时间是时间码的单位时间的一部分，并且作为典型示例，该转变时间等于或小于1ns。仅通过向电流源的晶体管85设定小电流(例如，0.1uA)，本发明的比较电路51可以获得该输出转变时间。
<像素电路的详细构造示例>
将参照图5给出关于像素电路41的详细构造的描述。
图5是描绘将像素电路41的细节添加到图3所示的比较电路51的构造的电路图。
像素电路41包括作为光电转换元件的光电二极管(PD)121、放电晶体管122、传输晶体管123、复位晶体管124和浮动扩散层(FD)125。
放电晶体管122用于调整曝光时间段。具体地，如果当希望在任意时刻开始曝光时间段时放电晶体管122接通，则在此之前累积在光电二极管121中的电荷被排出。因此，当放电晶体管122截止时，开始曝光时间段。
传输晶体管123将在光电二极管121中产生的电荷传输到FD 125。复位晶体管124使FD 125中保持的电荷复位。FD 125连接到差分输入电路61中的晶体管82的栅极。结果，晶体管82还用作像素电路41的放大晶体管。
复位晶体管124的源极连接到差分输入电路61中的晶体管82的栅极和FD 125，并且复位晶体管124的漏极连接到晶体管82的漏极。因此，不存在用于使FD 125中的电荷复位的固定复位电压。这是因为，通过控制差分输入电路61的电路状态，可以通过使用参考信号REF来任意设定用于使FD 125复位的复位电压。
<像素部的时序图>
将参照图6的时序图给出关于图5所示的像素21的操作的描述。
首先，在t1时刻处，将参考信号REF从待机电压Vstb设定为用于使FD 125中的电荷复位的复位电压Vrst，以接通复位晶体管124，从而使FD 125中的电荷复位。
接下来，在t2时刻处，将供应给正反馈电路63中的晶体管101的栅极的初始化信号INI2设定为Hi，并且紧接在该设定操作之后，将供应给晶体管103的栅极的初始化信号INI1设定为Hi，并且将正反馈电路63设定为初始状态。
此外，在t2时刻处，使参考信号REF上升到预定电压Vu，并且开始参考信号REF与像素信号SIG之间的比较(参考信号REF的扫描)。在该时间点，由于参考信号REF大于像素信号SIG，所以输出信号VCO为Hi。
在判定参考信号REF和像素信号SIG变为电压彼此相同的t3时刻处，将输出信号VCO反转(转换成Low)。当输出信号VCO反转时，如上所述，正反馈电路63加速输出信号VCO的反转。此外，在数据存储部52中，输出信号VCO被反转时的时间点处的时间数据(N位的DATA[1]至DATA[N])被锁存存储(latch-stored)。
在结束用于信号写入的时间段并且开始用于信号读取的时间段的t4时刻处，将供应给比较电路51中的晶体管81的栅极的参考信号REF的电压减小到晶体管81截止的电平(待机电压Vstb)。结果，抑制了用于信号读取的时间段的比较电路51的消耗电流。
在t5时刻处，用于控制读取时序的WORD信号变为Hi，并且已经锁存存储的时间数据(N位的DATA[1]至DATA[N])从数据存储部52的锁存控制电路71输出。这里获取的时间数据变为复位电平下的P相数据，其中，在复位电平下执行相关双采样(CDS)处理。
在t6时刻处，使参考信号REF上升到预定电压Vu，并且将供应给晶体管101的栅极的初始化信号INI2设定为Hi。紧接在该设定操作之后，将供应给晶体管103的栅极的初始化信号INI1也设定为Hi，因此，正反馈电路63再次被设定为初始状态。
在t7时刻处，像素电路41的传输晶体管123通过处于Hi的传输信号TX接通，并且光电二极管121中产生的电荷被传输到FD 125。
其后，在跟随初始化信号INI2转变到Low初始化信号INI1也返回到Low之后，开始参考信号REF与像素信号SIG之间的比较(参考信号REF的扫描)。在该时间点处，由于参考信号REF大于像素信号SIG，所以输出信号VCO为Hi。
然后，在判定参考信号REF和像素信号SIG变为电压彼此相同的t8时刻处，将输出信号VCO反转(转换成Low)。当输出信号VCO反转时，正反馈电路63加速输出信号VCO的反转。此外，在数据存储部52中，输出信号VCO反转时的时间点处的时间数据(N位的DATA[1]至DATA[N])被锁存存储。
在结束用于信号写入的时间段并且开始用于信号读取的时间段的t9时刻处，将供应给比较电路51中的晶体管81的栅极的参考信号REF的电压减小到晶体管81截止的电平(待机电压Vstb)。结果，抑制了用于信号读取的时间段的比较电路51的消耗电流。
在t10时刻处，用于控制读取时序的WORD信号变为Hi，并且已经锁存存储的时间数据(N位的DATA[1]至DATA[N])从数据存储部52的锁存控制电路71输出。这里获取的时间数据变为信号电平下的D相数据，其中，在信号电平下执行CDS处理。在t11时刻处，状态与在上述t1时刻时的状态相同，并且执行下一次1-V(1次垂直扫描的时间段)的驱动。
根据上述像素21的驱动，首先，在获得复位电平下的P相数据之后，将复位电平下的P相数据读出到输出部28。接下来，获取信号电平下的D相数据并将其读出到输出部28。输出部28将P相数据保持在其内部帧存储器中，并结合稍后供应过来的D相数据执行P相数据的CDS处理。应当注意，可以选择任意方法作为执行CDS处理的方法。例如，数据存储部52可以在其中保持P相数据，并且可以同时输出P相数据和D相数据或者交替地输出P相数据和D相数据，因此，输出部28可以执行CDS处理。
通过执行上述操作，对于固体摄像装置1的像素阵列部22中的像素21，可以执行用于同时复位所有像素并同时曝光所有像素的全局快门操作。由于可以同时曝光和读出所有像素，所以不需要保持部，该保持部通常设定在像素中并且用于在读出电荷的同时保持电荷。此外，利用像素21的构造，也不需要选择晶体管等，而选择晶体管对于列并行读取型固体摄像装置是必需的并且选择晶体管选择输出像素信号SIG的像素。
利用参照图6描述的像素21的驱动，通常控制放电晶体管122以使其截止。然而，如图6中的虚线所示，在放电信号OFG在期望时刻被设定为Hi以暂时接通放电晶体管122之后，放电晶体管122截止，以便也可以设定用于曝光的任意时间段。
<4.比较电路的第二构造示例>
图7是描绘比较电路51的第二构造的电路图。顺便提及地，图7还描绘了像素电路41的详细电路以及比较电路51的第二构造。这同样也适用于稍后将描述的图8至图11。
除了在正反馈电路63中添加了两个晶体管161和162之外，比较电路51的第二构造类似于图5所示的第一构造。
在第二构造中，用2输入的NOR电路代替第一构造中的正反馈电路63的反相器电路。作为第二输入的控制信号TEST_VCO(其不是作为第一输入的转换信号LVI)被供应给包括PMOS晶体管的晶体管161的栅极和包括NMOS晶体管的晶体管162的栅极中的各者。
晶体管161的源极连接到第二电源电压VDDL，并且晶体管161的漏极连接到晶体管104的源极。晶体管162的漏极连接到比较电路51的输出端子，并且晶体管162的源极连接到GND。
在如上所述配置的第二构造的比较电路51中，当作为第二输入的控制信号TEST_VCO被设定为Hi时，不管差分输入电路61的状态如何，输出信号VCO可以被设定为Lo。
当偏置电压VBIAS被控制设定为Lo电平以截止晶体管91并因此将初始化信号INI1和INI2中的各者设定为Hi时，不管差分输入电路61的状态如何，输出信号VCO变为Hi。因此，输出信号VCO的强制Hi输出和上述控制信号TEST_VCO的强制Lo输出相互组合，从而使输出信号VCO能够设定为任意值，而与差分输入电路61的状态以及差分输入电路61的前级中的像素电路41和DAC 25的状态无关。通过使用该功能，例如，像素21的后级中的电路可以仅通过使用电信号输入来测试，而不依赖于固体摄像装置1的光输入。
此外，例如，当像素信号SIG的电压因超过预期的高亮度(例如，在固体摄像装置1的视角内成像的太阳图像)而低于参考信号REF的最终电压时，比较的时间段结束，而比较电路51的输出信号VCO保持在Hi。结果，由输出信号VCO控制的数据存储部52可能无法固定该值，并且AD转换功能丢失。为了防止这种情况的发生，Hi脉冲的控制信号TEST_VCO被输入到参考信号REF的扫描的最后，从而使得尚未被反转为Lo的输出信号VCO被强制反转。由于数据存储部52在强制反转之前锁存存储了时间码，所以在采用图7的构造的情况下，ADC 42用作钳位一定水平或更高水平的亮度输入的输出值的AD转换器。
<5.比较电路的第三构造示例>
图8是描绘比较电路51的第三构造的电路图。
比较电路51的第三构造与图7所示的第二构造的不同之处在于，在差分输入电路61中，作为恒流源的晶体管85的源极未连接到GND，而是连接到低于0[V]的负偏置电压VSS。在组成元件方面，类似于图7的第二构造的组成元件。例如，负偏置电压VSS被设定为-1.8[V]。
在比较电路51的第三构造中，晶体管85的源极电位被设定为低于0V的电位，从而扩展了比较电路51的操作范围。此外，跟随晶体管85的源极电位被设定为负，像素电路41内的光电二极管121和FD 125的基板电压侧分别被设定为负偏置电压VSS。结果，可以增加每个像素21(像素电路41)的饱和电荷量。
<6.比较电路的第四构造示例>
图9是描绘比较电路51的第四构造的电路图。
在比较电路51的第四构造中，图8所示的差分输入电路61的晶体管83、84和86变为晶体管83’、84’和86’。其他组成元件类似于图7的第二构造中的组成元件。
在图8所示的第三构造中，第一电源电压VDDH例如被设定为大致2.9[V]，并且差分输入电路61的晶体管83、84和86中的各者包括具有大的膜厚的高压系统晶体管。
相反，在图9的第四构造中，晶体管83’、84’和86’中的各者包括具有小的膜厚的低压系统晶体管，低压系统晶体管使用等于或小于2V的低电压驱动。更具体地，跟随晶体管85的源极电位降低到负偏置电压VSS(-1.8[V])，2.9[V]的第一电源电压VDDH降低到1.1[V]的第一电源电压VDDH，从而使差分输入电路61的晶体管83、84和86能够变为低压系统晶体管83’、84’和86’。比较电路51的整个电位差处于从-1.8[V]到1.1[V]的2.9[V]的范围内，并且与第一构造和第二构造各者没有不同，在第一构造和第二构造各者中，比较电路51的整个电位差处于从0[V]到2.9[V]的2.9[V]的范围内。
在第四构造中，均具有大的膜厚的高压系统晶体管83、84和86变为均具有小的膜厚的低压系统晶体管83’、84’和86’，从而能够减小比较电路51的电路区域。
尽管第二电源电压VDDL可以保持在与第一构造至第三构造各者的情况相同的1.1[V]，但是正反馈电路63可以使用低于差分输入电路61的第一电源电压VDDH’的电压操作。因此，随着第一电源电压VDDH到第一电源电压VDDH’的减小，第二电源电压VDDL可以减小到低于第一电源电压VDDH’的电压。结果，可以进一步促进节电。例如，第二电源电压VDDL’可以设定为大致0.6[V]。跟随第二电源电压VDDL’的减小，偏置电压VBIAS也减小。
<7.比较电路的第五构造示例>
图10是描绘比较电路51的第五构造的电路图。
将比较电路51的第五实施例与图9的第四构造进行比较，在正反馈电路63中省略了晶体管161和162，并且2输入的NOR电路返回到反相器电路。此外，作为PMOS晶体管的晶体管163被新添加到正反馈电路63。晶体管163的源极连接到第二电源电压VDDL’，并且其漏极连同晶体管102和103的漏极以及晶体管104和105的栅极连接到晶体管91的源极。作为输入到NOR电路的控制信号TEST_VCO的反相信号的控制信号xTEST_VCO被供应给晶体管163的栅极。其他组成元件类似于图9的第四构造中的组成元件。
在图10的比较电路51的第五构造中，通过将处于Lo的控制信号xTEST_VCO供应给晶体管163的栅极，实现了不管差分输入电路61的状态如何均能使比较电路51的输出信号VCO被强制设定为Lo输出的测试功能。
换句话说，在图10的比较电路51的第五构造中，通过使用与图9所示的第四构造中的方法不同的方法来实现测试功能。当处于Lo的控制信号xTEST_VCO被供应给晶体管163的栅极并且初始化信号INI1被设定为Lo时，比较电路51输出处于Lo的输出信号VCO。相反，当处于Hi的控制信号xTEST_VCO被供应给晶体管163的栅极并且初始化信号INI1被设定为Hi时，比较电路51输出处于Hi的输出信号VCO。
根据图10的比较电路51的第五构造，可以实现如下的测试功能：其中晶体管的数量比图9所示的第四构造中的晶体管的数量少1个。
此外，根据图10的比较电路51的第五构造，可以防止发生可能由将正反馈电路63的第二电源电压VDDL减小到第二电源电压VDDL’而引起的故障。
<8.比较电路的第六构造示例>
图11是描绘比较电路51的第六构造的电路图。
将比较电路51的第六构造与图10的第五构造进行比较，差分输入电路61的构造与第五构造中的构造不同。具体地，在晶体管81与83’之间添加晶体管165，并且在晶体管82与84’之间添加晶体管166。
晶体管165和166中的各者包括NMOS晶体管，并且控制信号Vh被供应给晶体管165和166的各栅极。晶体管165的源极连接到晶体管81的漏极，并且晶体管165的漏极连接到晶体管83’的漏极。晶体管166的源极连接到晶体管82的漏极，并且晶体管166的漏极连接到晶体管84’的漏极。
由于在图10所示的第五构造中晶体管83’、84’和86’各者直接连接到晶体管81或82，所以负偏置电压VSS仅可以减小到低压系统晶体管83’、84’和86’可以承受的电压。
那么，图11的比较电路51以这样的方式配置：晶体管165插入晶体管81与83’之间，并且晶体管166插入晶体管82与84’之间，以便晶体管81与83’之间的一部分以及晶体管82与84’之间的一部分可以根据需要彼此分开。结果，例如，负偏置电压VSS可以减小到高压系统晶体管可以承受的电压。
根据图11的比较电路51的第六构造，第一电源电压VDDH’可以减小到1.1[V]，并且负偏置电压VSS可以减小到高压系统晶体管可以承受的电压。因此，可以在确保每个像素21(像素电路41)的饱和电荷量的同时降低功耗。此外，由于使用低压系统晶体管83’、84’和86’，所以可以减小电路区域，并且可以抑制成本。
<时序图>
图12是说明图11所示的比较电路51的第六构造中的像素21(像素电路41)的操作的时序图。
图12的时序图中的从t31到t41的时间段对应于图6的时序图中的从t1到t11的时间段。
在图12的时序图中，添加了用于测试功能的控制信号xTEST_VCO和供应给作为击穿电压弛豫晶体管(relaxation transistor)的晶体管165和166的各栅极的控制信号Vh。由于除了控制信号xTEST_VCO和控制信号Vh的操作之外的操作与图6的时序图中的操作相同，所以这里省略相同操作的描述。
如图12所示，对于参考信号REF减小到待机电压Vstd的时间段，控制信号Vh被设定为Lo，并且以这样的方式控制比较电路51：防止高电位差施加到晶体管83’、84’和86’。相反，对于参考信号REF被设定为复位电压Vrst或电压Vu的时间段，控制信号Vh被设定为Hi。同时，控制信号Vh的Hi电压由差分输入电路61的第一电源电压VDDH’和负偏置电压VSS确定。例如，如上所述，在第一电源电压VDDH’设定为1.1[V]并且负偏置电压VSS设定为-1.8[V]的情况下，Hi控制信号Vh的电压可以设定为0[V]。
<9.像素共用的构造示例>
尽管到目前为止描述的比较电路51采用一个像素21内布置一个ADC 42的构造，但是也可以采用多个像素21共用一个ADC 42的构造。
图13是描绘在执行其中多个像素21共用一个ADC 42的像素共用的情况下的比较电路51的构造示例的电路图。
图13描绘了在例如像素21A、像素21B、像素21C和像素21D这四个像素21共用一个ADC 42的情况下的比较电路51的构造示例。
在图13中，构成比较电路51的差分输入电路61、电压转换电路62和正反馈电路63的各自构造类似于图11所示的第六构造。
在图13中，四个像素21A至21D分别包括像素电路41A至41D。像素电路41A至41D中的各者包括光电二极管121q、放电晶体管122q和传输晶体管123q。另一方面，复位晶体管174和FD 175由四个像素21A至21D共用。
应当注意，尽管图11所示的第六构造可以用作图13中的比较电路51的电路构造，但是也可以采用第一构造至第五构造中的任何构造。
<10.多个基板构造1>
尽管到目前为止以固体摄像装置1形成在一片半导体基板11上的方式给出了描述，但是电路可以彼此分开地形成在多片半导体基板上，从而构成固体摄像装置1。
图14描绘了通过层叠诸如上基板11A和下基板11C这两片半导体基板11来构成固体摄像装置1的概念图。
包括光电二极管121的像素电路41至少形成在上基板11A上。存储时间码的数据存储部52和时间码传送部23至少形成在下基板11C上。上基板11A和下基板11C例如通过诸如Cu-Cu等的金属结合而彼此接合。
图15描绘了分别形成在上基板11A和下基板11C上的电路的构造示例。
像素电路41以及ADC42的差分输入电路61的晶体管81、82、85、165和166形成在上基板11A上。除了晶体管81、82、85、165和166之外的ADC42的电路以及时间码传送部23形成在下基板11C上。
<11.多个基板构造2>
尽管在图14和图15中已经给出了关于通过使用两片半导体基板11来构成固体摄像装置1的示例的描述，但是也可以通过使用三片半导体基板11来构成固体摄像装置1。
图16描绘了通过层叠诸如上基板11A、中间基板11B和下基板11C这三片半导体基板11来构成固体摄像装置1的概念图。
包括光电二极管121的像素电路41及比较电路51的电路的至少一部分形成在上基板11A上。存储时间码的数据存储部52和时间码传送部23至少形成在下基板11C上。未布置在上基板11A上的比较电路51的剩余电路形成在中间基板11B上。上基板11A和中间基板11B、以及中间基板11B和下基板11C例如通过诸如Cu-Cu等的金属结合而彼此接合。
图17描绘了在通过使用三片半导体基板11形成固体摄像装置1的情况下的半导体基板11的电路的布置示例。
在图17的示例中，布置在上基板11A上的电路与图15所示的上基板11A的电路相同，比较电路51的剩余电路布置在中间基板11B上，并且数据存储部52和时间码转移部23布置在下基板11C上。
<12.电子设备的应用示例>
本发明绝不限于应用于固体摄像装置。更具体地，本发明还可以应用于以下全部电子设备，在各电子设备中，固体摄像装置用于图像拍摄部(光电转换部)，例如，诸如数码照相机或摄像机等的摄像装置、具有成像功能的移动终端设备、或在图像读取部中使用固体摄像装置的复印机。固体摄像装置可以具有形成为一个芯片的形式，或者可以具有含成像功能的模块状形式，在该模块状形式中，摄像部及信号处理部或光学系统被集体封装。
图18是描绘根据本发明的作为电子设备的摄像装置的构造示例的框图。
图18的摄像装置800包括：包括透镜组等的光学部801；采用图1的固体摄像装置1的构造的固体摄像装置(摄像设备)802；及作为相机信号处理电路的数字信号处理(DSP)电路803。此外，摄像装置800还包括帧存储器804、显示部805、记录部806、操作部807和电源部808。DSP电路803、帧存储器804、显示部805、记录部806、操作部807和电源部808通过总线809相互连接。
光学部801获取来自被摄体的入射光(图像光)，以将入射光成像在固体摄像装置802的成像表面上。固体摄像装置802将由光学部801在成像表面上成像的入射光的光量转换为以像素为单位的电信号，并将得到的电信号作为像素信号输出。图1的固体摄像装置1可以用作感兴趣的固体摄像装置802，即，以下固体摄像装置可以用作固体摄像装置802，其具有比较电路51，在该比较电路中，在像素信号进行AD转换时的判定速度增强的同时功耗降低。
显示部805例如包括诸如液晶面板或有机电致发光(EL：electro luminescence)面板的面板型显示设备，并显示在固体摄像装置802中拍摄的运动图像或静止图像。记录部806将与在固体摄像装置802中成像的运动图像或静止图像相关联的数据记录在诸如硬盘或半导体存储器等的记录介质中。
操作部807在用户操作下针对摄像装置800具有的各种功能发出操作指令。电源部808适当地将用作DSP电路803、帧存储器804、显示部805、记录部806和操作部807的操作电源的各种电源供应给这些要供应的对象。
如上所述，采用上述比较电路51的第一构造至第六构造中的任何一者的固体摄像装置1用作固体摄像装置802，从而可以在加速AD转换的判定速度的同时降低功耗。因此，即使在诸如用于摄像机数码相机的相机模块、用于诸如便携式电话等的移动设备的相机模块的摄像装置800中，也能够实现高速成像和低功耗。
尽管在上面的描述中，比较电路51和ADC 42已经被描述为包含在固体摄像装置1中的部件，但是彼此独立分布的产品(比较器、AD转换器)也可以分别用作比较电路51和ADC42。
此外，本发明绝不限于固体摄像装置，并且还可以应用于具有其他半导体集成电路的全部半导体装置。
本发明的实施例绝不限于上述实施例，并且在不脱离本发明的主旨的情况下可以进行各种改变。
例如，在上述的每个电路构造中，即使在晶体管(NMOS晶体管和PMOS晶体管)的极性彼此替换的电路构造中，也可以实现固体摄像装置。在这种情况下，输入到晶体管的控制信号变为电平(Hi和Lo)被反转的信号。
尽管在上述的每个实施例中，参考信号REF是电平(电压)随着时间而单调减小的斜坡信号，但是参考信号REF也可以为电平(电压)随着时间而单调增大的斜坡信号。
在上述的每个实施例中，在共用ADC 42的情况下，已经描述了四个像素21共用ADC42的示例。然而，进行共用的像素21的数量不限于四个，并且可以采用其他数量(例如，八个)的像素21。
除此之外，可以采用通过组合上述多个实施例的全部或一部分而获得的实施例。还可以采用通过适当组合在上述实施例中未描述的其他实施方式而获得的实施例。
应当注意，本说明书中描述的效果仅是示例而不是受限制的，并且还可以提供除了本说明书中描述的效果之外的效果。
应当注意，本发明还可采用以下构造。
(1)比较器，其包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压。
(2)根据上述(1)所述的比较器，其中，所述差分输入电路包括构成电流镜的第一晶体管和第二晶体管，并且所述第一晶体管和所述第二晶体管均包括低压系统晶体管。
(3)根据上述(2)所述的比较器，其中，所述低压系统晶体管由等于或低于2V的所述第一电源电压驱动。
(4)根据上述(2)或(3)所述的比较器，其中，所述差分输入电路还包括：
第三晶体管，所述参考信号输入到所述第三晶体管；
第四晶体管，所述输入信号输入到所述第四晶体管；以及
第五晶体管和第六晶体管，所述第五晶体管和所述第六晶体管导通或截止所述第一晶体管与所述第二晶体管和所述第三晶体管与所述第四晶体管之间的连接。
(5)根据上述(1)至(4)中任一项所述的比较器，其中，所述正反馈电路接收与来自所述差分输入电路的所述输出信号不同的控制信号的输入，并且基于所述控制信号使所述比较结果信号反转，而不论来自所述差分输入电路的所述输出信号如何。
(6)根据上述(5)所述的比较器，其中，所述正反馈电路具有：
反相器电路，所述反相器电路使来自所述差分输入电路的所述输出信号反相以产生所述比较结果信号；以及
晶体管，所述晶体管基于所述控制信号将所述第二电源电压供应给所述反相器电路。
(7)根据上述(5)所述的比较器，其中，所述正反馈电路具有NOR电路，所述NOR电路接收来自所述差分输入电路的所述输出信号和所述控制信号作为所述NOR电路的输入。
(8)AD转换器，其包括：
比较器，所述比较器包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号，
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度，以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压；和
数据存储部，所述数据存储部存储当所述比较结果信号被反转时的时间码。
(9)固体摄像装置，其包括：
AD转换器，所述AD转换器包括：
比较器，所述比较器包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号，
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度，以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压，和
数据存储部，所述数据存储部存储当所述比较结果信号被反转时的时间码；及
像素电路，所述像素电路将通过接收入射到像素的光并接着对所述光进行光电转换而产生的电荷信号作为所述输入信号输出到所述差分输入电路。
(10)根据上述(9)所述的固体摄像装置，其中，所述AD转换器是针对各像素布置的
(11)根据上述(9)所述的固体摄像装置，其中，所述AD转换器在多个所述像素之间共用。
(12)根据上述(9)或(10)所述的固体摄像装置，其中，所述固体摄像装置包括多个半导体基板。
(13)电子设备，其包括固体摄像装置，所述固体摄像装置包括：
AD转换器，所述AD转换器包括：
比较器，所述比较器包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号，
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度，以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压，和数据存储部，所述数据存储部存储当所述比较结果信号被反转时的时间码；及
像素电路，所述像素电路将通过接收入射到像素的光并接着对所述光进行光电转换而产生的电荷信号作为所述输入信号输出到所述差分输入电路。
(14)比较器的控制方法，所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作；和电压转换电路，所述差分输入电路的源电压低于0V，所述方法包括：
当输入信号的电压高于参考信号的电压时，所述差分输入电路输出信号；
所述电压转换电路将来自所述差分输入电路的输出信号转换为与所述第二电源电压对应的信号；以及
所述正反馈电路加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于通过所述电压转换电路中的转换而获得的来自差分输入电路的所述输出信号被反转时的转换速度。
附图标记列表
1 固体摄像装置 11 半导体基板 21 像素
22 像素阵列部 23 时间码传送部 26 时间码生成部
28 输出部 41 像素电路 42 ADC 51 比较电路
52 数据存储部 61 差分输入电路 62 电压转换电路
63 正反馈电路 71 锁存控制电路 72 锁存存储部
81至86、91 晶体管 101至105、161至163、165、166 晶体管
800 摄像装置 802 固体摄像装置。

Claims (14)

1.比较器，其包括：
差分输入电路，所述差分输入电路在第一电源电压下工作，并在输入信号的电压高于参考信号的电压时输出信号；
正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作，并且加快当表示所述输入信号与所述参考信号之间的电压比较结果的比较结果信号基于来自所述差分输入电路的输出信号被反转时的转换速度；以及
电压转换电路，所述电压转换电路将来自所述差分输入电路的所述输出信号转换为与所述第二电源电压对应的信号，
其中，所述差分输入电路的源电压是低于0V的电压。
2.根据权利要求1所述的比较器，
其中，所述差分输入电路包括构成电流镜的第一晶体管和第二晶体管，并且所述第一晶体管和所述第二晶体管均包括低压系统晶体管。
3.根据权利要求2所述的比较器，
其中，所述低压系统晶体管由等于或低于2V的所述第一电源电压驱动。
4.根据权利要求2所述的比较器，
其中，所述差分输入电路还包括：
第三晶体管，所述参考信号输入到所述第三晶体管；
第四晶体管，所述输入信号输入到所述第四晶体管；以及
第五晶体管和第六晶体管，所述第五晶体管导通或截止所述第一晶体管和所述第三晶体管之间的连接，所述第六晶体管导通或截止所述第二晶体管和所述第四晶体管之间的连接。
5.根据权利要求1-4中任一项所述的比较器，
其中，所述正反馈电路接收与来自所述差分输入电路的所述输出信号不同的控制信号的输入，并且基于所述控制信号使所述比较结果信号反转，而不论来自所述差分输入电路的所述输出信号如何。
6.根据权利要求5所述的比较器，
其中，所述反馈电路具有：
反相器电路，所述反相器电路使来自所述差分输入电路的所述输出信号反相以产生所述比较结果信号；以及
晶体管，所述晶体管基于所述控制信号将所述第二电源电压供应给所述反相器电路。
7.根据权利要求5所述的比较器，
其中，所述正反馈电路具有NOR电路，所述NOR电路接收来自所述差分输入电路的所述输出信号和所述控制信号作为所述NOR电路的输入。
8.AD转换器，其包括：
根据权利要求1-7中任一项所述的比较器；和
数据存储部，所述数据存储部存储当所述比较结果信号被反转时的时间码。
9.固体摄像装置，其包括：
根据权利要求8所述的AD转换器；及
像素电路，所述像素电路将通过接收入射到像素的光并接着对所述光进行光电转换而产生的电荷信号作为所述输入信号输出到所述差分输入电路。
10.根据权利要求9所述的固体摄像装置，
其中，所述AD转换器是针对各像素布置的。
11.根据权利要求9所述的固体摄像装置，
其中，所述AD转换器在多个所述像素之间共用。
12.根据权利要求9或10所述的固体摄像装置，
其中，所述固体摄像装置包括多个半导体基板。
13.电子设备，其包括
根据权利要求9-12中任一项所述的固体摄像装置。
14.比较器的控制方法，所述比较器包括：差分输入电路，所述差分输入电路在第一电源电压下工作；正反馈电路，所述正反馈电路在低于所述第一电源电压的第二电源电压下工作；和电压转换电路，所述差分输入电路的源电压低于0V，所述方法包括：
当输入信号的电压高于参考信号的电压时，所述差分输入电路输出信号；
所述电压转换电路将来自所述差分输入电路的输出信号转换为与所述第二电源电压对应的信号；以及
所述正反馈电路加快比较结果信号基于通过所述电压转换电路中的转换而获得的来自差分输入电路的所述输出信号被反转时的转换速度，其中，所述比较结果信号表示所述输入信号与所述参考信号之间的电压比较结果。
CN201780046031.2A 2016-08-22 2017-08-08 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法 Active CN109479106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110788716.2A CN113660437A (zh) 2016-08-22 2017-08-08 光检测装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-161892 2016-08-22
JP2016161892 2016-08-22
PCT/JP2017/028673 WO2018037901A1 (ja) 2016-08-22 2017-08-08 比較器、ａｄ変換器、固体撮像装置、電子機器、および、比較器の制御方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110788716.2A Division CN113660437A (zh) 2016-08-22 2017-08-08 光检测装置

Publications (2)

Publication Number Publication Date
CN109479106A CN109479106A (zh) 2019-03-15
CN109479106B true CN109479106B (zh) 2021-07-20

Family

ID=61245838

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110788716.2A Pending CN113660437A (zh) 2016-08-22 2017-08-08 光检测装置
CN201780046031.2A Active CN109479106B (zh) 2016-08-22 2017-08-08 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110788716.2A Pending CN113660437A (zh) 2016-08-22 2017-08-08 光检测装置

Country Status (5)

Country Link
US (1) US10707852B2 (zh)
EP (2) EP3503535B1 (zh)
JP (1) JP6874007B2 (zh)
CN (2) CN113660437A (zh)
WO (1) WO2018037901A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021184510A (ja) * 2018-08-31 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその駆動方法、並びに電子機器
CN109334261B (zh) * 2018-10-09 2023-12-29 杭州旗捷科技有限公司 指令生成电路、耗材芯片以及耗材
US10819351B1 (en) * 2019-05-28 2020-10-27 Texas Instruments Incorporated Gate driver circuit with a closed loop overdrive generator
EP3849173A1 (en) * 2020-01-13 2021-07-14 ams Sensors Belgium BVBA Pixel cell, image sensor and method for operating a pixel cell
JP7204695B2 (ja) * 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
JP7204694B2 (ja) * 2020-02-26 2023-01-16 キヤノン株式会社 比較器、ａｄ変換器、光電変換装置及び撮像システム
US11381771B1 (en) * 2020-12-18 2022-07-05 Omnivision Technologies, Inc. Comparator first stage clamp
JP2022146691A (ja) * 2021-03-22 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 比較器、ａｄ変換器、固体撮像装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806744B1 (en) * 2003-10-03 2004-10-19 National Semiconductor Corporation High speed low voltage differential to rail-to-rail single ended converter
CN1910818A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 高速比较器
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN105763192A (zh) * 2016-02-01 2016-07-13 东南大学 一种适用于高速模数转换器的低延时比较器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215331B1 (en) * 1998-02-02 2001-04-10 Agere Systems Inc. Method and apparatus for separately controlling the sensing and reset phases of a sense amp/regenerative latch
US7208980B2 (en) * 2005-01-21 2007-04-24 Broadcom Corporation Comparator with offset compensation
GB2451617A (en) * 2007-05-26 2009-02-11 Domestic Fire Appliances Ltd Imaging apparatus for a fire
JP5412639B2 (ja) 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
WO2010064338A1 (ja) * 2008-12-02 2010-06-10 パナソニック株式会社 比較器およびa/d変換器
KR101201893B1 (ko) * 2008-12-22 2012-11-16 한국전자통신연구원 고속 다단 전압 비교기
JP5254140B2 (ja) * 2009-07-14 2013-08-07 株式会社東芝 Ａ／ｄ変換器及びそれを備えた固体撮像装置
JP4945618B2 (ja) * 2009-09-18 2012-06-06 株式会社東芝 Ａ／ｄコンバータ
US9753884B2 (en) * 2009-09-30 2017-09-05 Microsoft Technology Licensing, Llc Radio-control board for software-defined radio platform
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
US8552797B2 (en) * 2011-08-04 2013-10-08 St-Ericsson Sa High accuracy RC calibradion circuit
JP2013046103A (ja) * 2011-08-22 2013-03-04 Hitachi Cable Ltd コンパレータ回路
JP2013085080A (ja) * 2011-10-07 2013-05-09 Renesas Electronics Corp 出力回路及びデータドライバ及び表示装置
US9200954B2 (en) * 2011-11-07 2015-12-01 The Johns Hopkins University Flexible readout and signal processing in a computational sensor array
JP2013143636A (ja) * 2012-01-10 2013-07-22 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
US9293080B2 (en) * 2012-09-19 2016-03-22 Sharp Kabushiki Kaisha Data line driving circuit, display device including same, and data line driving method
TWI659652B (zh) * 2013-08-05 2019-05-11 新力股份有限公司 攝像裝置、電子機器
JP2015139081A (ja) * 2014-01-22 2015-07-30 ソニー株式会社 イメージセンサ、駆動方法、及び、電子機器
CN103856305B (zh) * 2014-01-24 2017-05-03 浪潮电子信息产业股份有限公司 一种差分信号反转纠正电路及其方法
CN111432146B (zh) * 2015-02-23 2022-10-18 索尼公司 成像装置
US10805561B2 (en) * 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
CN204967797U (zh) * 2015-08-28 2016-01-13 西安启微迭仪半导体科技有限公司 一种模数转换器中开关电容比较器电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806744B1 (en) * 2003-10-03 2004-10-19 National Semiconductor Corporation High speed low voltage differential to rail-to-rail single ended converter
CN1910818A (zh) * 2004-01-13 2007-02-07 皇家飞利浦电子股份有限公司 高速比较器
CN105519096A (zh) * 2014-07-14 2016-04-20 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN105763192A (zh) * 2016-02-01 2016-07-13 东南大学 一种适用于高速模数转换器的低延时比较器

Also Published As

Publication number Publication date
EP3503535A4 (en) 2019-09-04
EP3503535B1 (en) 2022-02-23
EP3503535A1 (en) 2019-06-26
WO2018037901A1 (ja) 2018-03-01
EP4020979A1 (en) 2022-06-29
US20190207596A1 (en) 2019-07-04
CN113660437A (zh) 2021-11-16
JPWO2018037901A1 (ja) 2019-06-20
US10707852B2 (en) 2020-07-07
CN109479106A (zh) 2019-03-15
JP6874007B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
CN109479106B (zh) 比较器、ad转换器、固体摄像装置、电子设备和比较器的控制方法
US11018659B2 (en) Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit
US10237504B2 (en) Solid-state imaging device and camera system with columm parallel ADC
CN113194273B (zh) 固态摄像装置、用于驱动固态摄像装置的方法和电子设备
TWI719801B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
TW201507472A (zh) 攝像裝置、電子機器
US8035713B2 (en) Driving circuit, driving method, solid imaging device, and electronic apparatus
CN109714551B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
TW201511564A (zh) 轉換裝置、攝像裝置、電子機器、轉換方法
WO2022202017A1 (ja) 比較器、ａｄ変換器、固体撮像装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant