JPWO2018037901A1 - 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 - Google Patents
比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 Download PDFInfo
- Publication number
- JPWO2018037901A1 JPWO2018037901A1 JP2018535585A JP2018535585A JPWO2018037901A1 JP WO2018037901 A1 JPWO2018037901 A1 JP WO2018037901A1 JP 2018535585 A JP2018535585 A JP 2018535585A JP 2018535585 A JP2018535585 A JP 2018535585A JP WO2018037901 A1 JPWO2018037901 A1 JP WO2018037901A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- differential input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Abstract
Description
1.固体撮像装置の概略構成例
2.画素の詳細構成例
3.比較回路の第1構成例
4.比較回路の第2構成例
5.比較回路の第3構成例
6.比較回路の第4構成例
7.比較回路の第5構成例
8.比較回路の第6構成例
9.画素共有の構成例
10.複数基板構成1
11.複数基板構成2
12.電子機器への適用例
図1は、本開示に係る固体撮像装置の概略構成を示している。
図2は、画素21の詳細構成を示すブロック図である。
図3は、比較回路51を構成する差動入力回路61、電圧変換回路62、及び正帰還回路63の詳細構成を示す回路図である。
図5を参照して、画素回路41の詳細構成について説明する。
図6のタイミングチャートを参照して、図5に示した画素21の動作について説明する。
図7は、比較回路51の第2構成を示す回路図である。なお、図7においても、比較回路51の第2構成とともに画素回路41の詳細回路も併せて示してある。後述する図8乃至図11についても同様とする。
図8は、比較回路51の第3構成を示す回路図である。
図9は、比較回路51の第4構成を示す回路図である。
図10は、比較回路51の第5構成を示す回路図である。
図11は、比較回路51の第6構成を示す回路図である。
図12は、図11に示した比較回路51の第6構成における画素21(画素回路41)の動作を説明するタイミングチャートである。
これまでに説明した比較回路51は、1つの画素21内に1つのADC42が配置される構成とされていたが、複数の画素21で、1つのADC42を共有する構成とすることもできる。
これまでの説明では、固体撮像装置1が、1枚の半導体基板11上に形成されるものとして説明したが、複数枚の半導体基板11に回路を作り分けることで、固体撮像装置1を構成してもよい。
図14及び図15では固体撮像装置1を2枚の半導体基板11で構成した例について説明したが、3枚の半導体基板11で構成することもできる。
本開示は、固体撮像装置への適用に限られるものではない。即ち、本開示は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
(1)
第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と
を備え、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器。
(2)
前記差動入力回路は、カレントミラーを構成する第1トランジスタ及び第2トランジスタを含み、前記第1トランジスタ及び第2トランジスタは、低電圧系のトランジスタで構成される
前記(1)に記載の比較器。
(3)
前記低電圧系のトランジスタは、2V以下の前記第1の電源電圧で駆動される
前記(2)に記載の比較器。
(4)
前記差動入力回路は、
前記参照信号が入力される第3トランジスタと、
前記入力信号が入力される第4トランジスタと、
前記第1トランジスタ及び第2トランジスタと前記第3トランジスタ及び第4トランジスタとの間の接続をオンオフする第5トランジスタ及び第6トランジスタと
をさらに含む
前記(2)または(3)に記載の比較器。
(5)
前記正帰還回路は、前記差動入力回路の前記出力信号と異なる制御信号の入力を受け付け、前記差動入力回路の前記出力信号に関わらず、前記制御信号に基づいて前記比較結果信号を反転させる
前記(1)乃至(4)のいずれかに記載の比較器。
(6)
前記正帰還回路は、
前記差動入力回路の前記出力信号を反転して前記比較結果信号を生成するインバータ回路と、
前記制御信号に基づいて、前記第2の電源電圧を前記インバータ回路に供給するトランジスタと
を有する
前記(5)に記載の比較器。
(7)
前記正帰還回路は、前記差動入力回路の前記出力信号と前記制御信号を入力とするNOR回路を有する
前記(5)に記載の比較器。
(8)
第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器。
(9)
第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置。
(10)
前記AD変換器は、前記画素ごとに配置される
前記(9)に記載の固体撮像装置。
(11)
前記AD変換器は、複数の前記画素で共有される
前記(9)に記載の固体撮像装置。
(12)
複数の半導体基板で構成されている
前記(9)または(10)に記載の固体撮像装置。
(13)
第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置
を備える電子機器。
(14)
第1の電源電圧で動作する差動入力回路と、前記第1の電源電圧よりも低い第2の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、前記差動入力回路のソース電圧が0Vよりも低い電圧であるように構成された比較器の
前記差動入力回路が、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記差動入力回路の出力信号を、前記第2の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する
比較器の制御方法。
Claims (14)
- 第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路と
を備え、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるように構成された
比較器。 - 前記差動入力回路は、カレントミラーを構成する第1トランジスタ及び第2トランジスタを含み、前記第1トランジスタ及び第2トランジスタは、低電圧系のトランジスタで構成される
請求項1に記載の比較器。 - 前記低電圧系のトランジスタは、2V以下の前記第1の電源電圧で駆動される
請求項2に記載の比較器。 - 前記差動入力回路は、
前記参照信号が入力される第3トランジスタと、
前記入力信号が入力される第4トランジスタと、
前記第1トランジスタ及び第2トランジスタと前記第3トランジスタ及び第4トランジスタとの間の接続をオンオフする第5トランジスタ及び第6トランジスタと
をさらに含む
請求項2に記載の比較器。 - 前記正帰還回路は、前記差動入力回路の前記出力信号と異なる制御信号の入力を受け付け、前記差動入力回路の前記出力信号に関わらず、前記制御信号に基づいて前記比較結果信号を反転させる
請求項1に記載の比較器。 - 前記正帰還回路は、
前記差動入力回路の前記出力信号を反転して前記比較結果信号を生成するインバータ回路と、
前記制御信号に基づいて、前記第2の電源電圧を前記インバータ回路に供給するトランジスタと
を有する
請求項5に記載の比較器。 - 前記正帰還回路は、前記差動入力回路の前記出力信号と前記制御信号を入力とするNOR回路を有する
請求項5に記載の比較器。 - 第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器。 - 第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置。 - 前記AD変換器は、前記画素ごとに配置される
請求項9に記載の固体撮像装置。 - 前記AD変換器は、複数の前記画素で共有される
請求項9に記載の固体撮像装置。 - 複数の半導体基板で構成されている
請求項9に記載の固体撮像装置。 - 第1の電源電圧で動作し、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力する差動入力回路と、
前記第1の電源電圧よりも低い第2の電源電圧で動作し、前記差動入力回路からの出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する正帰還回路と、
前記差動入力回路の前記出力信号を、前記第2の電源電圧に対応する信号に変換する電圧変換回路を有し、
前記差動入力回路のソース電圧が0Vよりも低い電圧であるであるように構成された
比較器と、
前記比較結果信号が反転したときの時刻コードを記憶するデータ記憶部と
を備えるAD変換器と、
画素に入射された光を受光して光電変換することで生成された電荷信号を、前記入力信号として前記差動入力回路に出力する画素回路と
を備える固体撮像装置
を備える電子機器。 - 第1の電源電圧で動作する差動入力回路と、前記第1の電源電圧よりも低い第2の電源電圧で動作する正帰還回路と、電圧変換回路とを備え、前記差動入力回路のソース電圧が0Vよりも低い電圧であるように構成された比較器の
前記差動入力回路が、入力信号の電圧が参照信号の電圧よりも高いときに信号を出力し、
前記電圧変換回路が、前記差動入力回路の出力信号を、前記第2の電源電圧に対応する信号に変換し、
前記正帰還回路が、前記電圧変換回路により変換された前記差動入力回路の出力信号に基づいて、前記入力信号と前記参照信号の電圧の比較結果を表す比較結果信号が反転するときの遷移速度を高速化する
比較器の制御方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016161892 | 2016-08-22 | ||
JP2016161892 | 2016-08-22 | ||
PCT/JP2017/028673 WO2018037901A1 (ja) | 2016-08-22 | 2017-08-08 | 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018037901A1 true JPWO2018037901A1 (ja) | 2019-06-20 |
JP6874007B2 JP6874007B2 (ja) | 2021-05-19 |
Family
ID=61245838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018535585A Active JP6874007B2 (ja) | 2016-08-22 | 2017-08-08 | 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10707852B2 (ja) |
EP (2) | EP4020979A1 (ja) |
JP (1) | JP6874007B2 (ja) |
CN (2) | CN113660437A (ja) |
WO (1) | WO2018037901A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021184510A (ja) * | 2018-08-31 | 2021-12-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその駆動方法、並びに電子機器 |
CN109334261B (zh) * | 2018-10-09 | 2023-12-29 | 杭州旗捷科技有限公司 | 指令生成电路、耗材芯片以及耗材 |
US10819351B1 (en) * | 2019-05-28 | 2020-10-27 | Texas Instruments Incorporated | Gate driver circuit with a closed loop overdrive generator |
EP3849173A1 (en) * | 2020-01-13 | 2021-07-14 | ams Sensors Belgium BVBA | Pixel cell, image sensor and method for operating a pixel cell |
JP7204694B2 (ja) | 2020-02-26 | 2023-01-16 | キヤノン株式会社 | 比較器、ad変換器、光電変換装置及び撮像システム |
US11381771B1 (en) * | 2020-12-18 | 2022-07-05 | Omnivision Technologies, Inc. | Comparator first stage clamp |
JP2022146691A (ja) * | 2021-03-22 | 2022-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 比較器、ad変換器、固体撮像装置及び電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109937A (ja) * | 2008-10-31 | 2010-05-13 | Tokyo Institute Of Technology | 比較器及びアナログデジタル変換器 |
JP2013046103A (ja) * | 2011-08-22 | 2013-03-04 | Hitachi Cable Ltd | コンパレータ回路 |
JP2015139081A (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
WO2016009832A1 (ja) * | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6215331B1 (en) * | 1998-02-02 | 2001-04-10 | Agere Systems Inc. | Method and apparatus for separately controlling the sensing and reset phases of a sense amp/regenerative latch |
US6806744B1 (en) | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
JP2007520941A (ja) * | 2004-01-13 | 2007-07-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高速比較器 |
US7208980B2 (en) * | 2005-01-21 | 2007-04-24 | Broadcom Corporation | Comparator with offset compensation |
GB2451617A (en) * | 2007-05-26 | 2009-02-11 | Domestic Fire Appliances Ltd | Imaging apparatus for a fire |
WO2010064338A1 (ja) * | 2008-12-02 | 2010-06-10 | パナソニック株式会社 | 比較器およびa/d変換器 |
KR101201893B1 (ko) * | 2008-12-22 | 2012-11-16 | 한국전자통신연구원 | 고속 다단 전압 비교기 |
JP5254140B2 (ja) * | 2009-07-14 | 2013-08-07 | 株式会社東芝 | A/d変換器及びそれを備えた固体撮像装置 |
JP4945618B2 (ja) * | 2009-09-18 | 2012-06-06 | 株式会社東芝 | A/dコンバータ |
US9753884B2 (en) * | 2009-09-30 | 2017-09-05 | Microsoft Technology Licensing, Llc | Radio-control board for software-defined radio platform |
US8552797B2 (en) * | 2011-08-04 | 2013-10-08 | St-Ericsson Sa | High accuracy RC calibradion circuit |
JP2013085080A (ja) * | 2011-10-07 | 2013-05-09 | Renesas Electronics Corp | 出力回路及びデータドライバ及び表示装置 |
US9200954B2 (en) * | 2011-11-07 | 2015-12-01 | The Johns Hopkins University | Flexible readout and signal processing in a computational sensor array |
JP2013168880A (ja) * | 2012-02-16 | 2013-08-29 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
US9293080B2 (en) * | 2012-09-19 | 2016-03-22 | Sharp Kabushiki Kaisha | Data line driving circuit, display device including same, and data line driving method |
CN103856305B (zh) * | 2014-01-24 | 2017-05-03 | 浪潮电子信息产业股份有限公司 | 一种差分信号反转纠正电路及其方法 |
CN111432146B (zh) * | 2015-02-23 | 2022-10-18 | 索尼公司 | 成像装置 |
US10805561B2 (en) * | 2015-07-27 | 2020-10-13 | Sony Corporation | Solid-state image pickup device and control method therefor, and electronic apparatus |
CN204967797U (zh) * | 2015-08-28 | 2016-01-13 | 西安启微迭仪半导体科技有限公司 | 一种模数转换器中开关电容比较器电路 |
CN105763192B (zh) * | 2016-02-01 | 2019-06-25 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
-
2017
- 2017-08-08 EP EP22155893.5A patent/EP4020979A1/en active Pending
- 2017-08-08 CN CN202110788716.2A patent/CN113660437A/zh active Pending
- 2017-08-08 EP EP17843386.8A patent/EP3503535B1/en active Active
- 2017-08-08 US US16/325,296 patent/US10707852B2/en active Active
- 2017-08-08 CN CN201780046031.2A patent/CN109479106B/zh active Active
- 2017-08-08 WO PCT/JP2017/028673 patent/WO2018037901A1/ja active Application Filing
- 2017-08-08 JP JP2018535585A patent/JP6874007B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109937A (ja) * | 2008-10-31 | 2010-05-13 | Tokyo Institute Of Technology | 比較器及びアナログデジタル変換器 |
JP2013046103A (ja) * | 2011-08-22 | 2013-03-04 | Hitachi Cable Ltd | コンパレータ回路 |
JP2015139081A (ja) * | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
WO2016009832A1 (ja) * | 2014-07-14 | 2016-01-21 | ソニー株式会社 | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3503535B1 (en) | 2022-02-23 |
US10707852B2 (en) | 2020-07-07 |
CN109479106B (zh) | 2021-07-20 |
CN109479106A (zh) | 2019-03-15 |
US20190207596A1 (en) | 2019-07-04 |
EP3503535A1 (en) | 2019-06-26 |
CN113660437A (zh) | 2021-11-16 |
WO2018037901A1 (ja) | 2018-03-01 |
JP6874007B2 (ja) | 2021-05-19 |
EP3503535A4 (en) | 2019-09-04 |
EP4020979A1 (en) | 2022-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11018659B2 (en) | Comparator, AD converter, solid-state image pickup device, electronic device, method of controlling comparator, data writing circuit, data reading circuit, and data transferring circuit | |
JP6874007B2 (ja) | 比較器、ad変換器、固体撮像装置、電子機器、および、比較器の制御方法 | |
JP6760064B2 (ja) | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 | |
JP7005501B2 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
US7616146B2 (en) | A/D conversion circuit, control method thereof, solid-state imaging device, and imaging apparatus | |
US9479189B2 (en) | A/D converter, solid-state imaging device and camera system | |
US10805561B2 (en) | Solid-state image pickup device and control method therefor, and electronic apparatus | |
TW201507472A (zh) | 攝像裝置、電子機器 | |
US8035713B2 (en) | Driving circuit, driving method, solid imaging device, and electronic apparatus | |
TW201511564A (zh) | 轉換裝置、攝像裝置、電子機器、轉換方法 | |
WO2022202017A1 (ja) | 比較器、ad変換器、固体撮像装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6874007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |