CN101320974B - 模数转换电路、其控制方法、固态成像设备和成像装置 - Google Patents

模数转换电路、其控制方法、固态成像设备和成像装置 Download PDF

Info

Publication number
CN101320974B
CN101320974B CN2008101084899A CN200810108489A CN101320974B CN 101320974 B CN101320974 B CN 101320974B CN 2008101084899 A CN2008101084899 A CN 2008101084899A CN 200810108489 A CN200810108489 A CN 200810108489A CN 101320974 B CN101320974 B CN 101320974B
Authority
CN
China
Prior art keywords
input
signal
switch
operational amplifier
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101084899A
Other languages
English (en)
Other versions
CN101320974A (zh
Inventor
榊原雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101320974A publication Critical patent/CN101320974A/zh
Application granted granted Critical
Publication of CN101320974B publication Critical patent/CN101320974B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/0658Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种A/D转换电路包括:输入电容,输入信号和参考信号被顺序地施加于其;运算放大器;第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间;反馈电容,其被连接至所述运算放大器的第一输入端;第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间;第三开关,其有选择地施加预定的电压至所述反馈电容的另一端;第四开关,其在所述运算放大器的第一输入端和输出端之间有选择地导致短路;第五开关,其施加预定的电压至所述运算放大器的第二输入端;第六开关,其施加斜坡参考电压至所述运算放大器的第二输入端。

Description

模数转换电路、其控制方法、固态成像设备和成像装置
技术领域
本发明涉及模拟-数字(A/D)转换电路及其控制方法、固态成像设备,和成像装置。具体地,本发明涉及具有比较器的A/D转换电路及其控制方法、使用A/D转换电路的固态成像设备,和具有固态成像设备的成像装置。 
背景技术
在例如CMOS(互补型金属氧化物半导体)的固态成像设备中,可能难以同时实现电路部分的小面积占用和噪声减少。为减少CMOS图像传感器中的噪声,已知一种技术,在读出电路(列电路)中,其中为像素阵列部分的像素排列的每列来排列该读出电路(列电路)以从像素中读出信号,该技术通过使用开关(switched)电容电路基于电容比对窄噪声频带信号进行算术以放大信号,并且输入和转换放大后的信号来降噪(例如,参见JP-A-2005-269471)。 
通过仅并入在面积方面有优势的积分型A/D转换电路,使用信号放大电路,可能实现可以在降噪的同时进行A/D转换的读出电路。 
发明内容
在相关的技术中,在对于像素列阵部分的像素排列的每列而排列的读出电路中,电路部分被划分为信号放大部分和A/D转换部分。因为这个原因,即使每个电路的面积被优化,读出电路的总面积可能不会小于当信号放大电路和A/D转换电路被简单地相互合并时的面积。 
从开关电容电路组成的信号放大电路进行信号放大,并且组成A/D转换电路的比较器进行像素信号与至少一个参考直流电压的信号比较。即,从独立的功能电路组成读出电路。因为这个原因,读出电路的占用面积可能不会被减少。 
因此,需要用于可以减少读出电路(列电路)的占用面积的A/D转换电路、及其控制方法、使用A/D转换电路的固态成像设备,和具有固态成像设备的成像装置。
根据本发明的实施例,提供一种A/D转换电路。A/D转换电路包括:输入电容,输入信号和参考信号被顺序地施加于其一端;运算放大器;第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间,并且其在信号放大操作时被接通;反馈电容,其一端被连接至所述运算放大器的第一输入端;第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间,并且其当在所述输入电容中累积的电荷被传输至所述反馈电容时被接通;第三开关,当所述输入信号被施加于所述输入电容的所述一端时或在A/D转换操作时,其有选择地施加预定的电压至所述反馈电容的所述另一端;第四开关,当所述输入信号被施加至所述输入电容的所述一端时,其有选择地使在所述运算放大器的第一输入端和输出端之间短路;第五开关,当所述输入信号和所述参考信号被施加于所述输入电容的所述一端时,其施加预定的电压至所述运算放大器的第二输入端;以及第六开关,其在A/D转换操作时被接通以施加斜坡参考电压至所述运算放大器的第二输入端。 
在具有上述配置的A/D转换电路中,首先,第一开关、第三开关、第四开关和第五开关被接通以采样并在所述输入电容中保持输入信号。接着,第二开关被接通,并且第三开关和第四开关被断开以施加参考信号至输入电容的一端,以及传输在输入电容中所累积的电荷至反馈电容,从而进行信号放大操作。在信号放大操作后,第二开关、第一开关和第五开关被断开,并且第三开关和第六开关被接通以通过第六开关施加斜坡参考电压至运算放大器的第二输入端。从而进行A/D转换操作。 
根据本发明的实施例,通过使用A/D转换电路的电路元件在不同时间进行信号放大操作,电路元件可以被共同用于A/D转换和信号放大。因此,对比于信号放大电路被简单地与A/D转换电路合并的情况,可以减少该A/D转换电路的占用面积。
附图说明
图1是示出了应用了本发明的CMOS图像传感器的例子的系统配置图; 
图2是示出了单位像素(unit pixel)的例子的电路图; 
图3是示出了根据本发明的实施例的A/D转换电路的电路配置的电路图; 
图4是例示了当A/D转换电路进行信号放大时的操作的说明图(第一图); 
图5是例示了当A/D转换电路进行信号放大时的操作的说明图(第二图); 
图6是用来说明当A/D转换电路进行信号放大时的操作的时序图; 
图7是用来说明在A/D转换电路中积分算术的操作的时序图; 
图8是例示了当A/D转换电路进行A/D转换时的操作的说明图(第一图); 
图9是例示了当A/D转换电路进行A/D转换时的操作的说明图(第二图); 
图10是用来说明当A/D转换电路进行A/D转换时的操作的时序图; 
图11是示出了当通过积分算术的操作进行信号放大并且然后进行A/D转换时的时序关系的时序图;以及 
图12是示出了根据本发明的实施例的成像装置的例子的方框图。 
具体实施方式
在下文中,将参考附图详细描述本发明的实施例。 
图1是示出了应用了本发明的例如CMOS图像传感器的固态成像元件的例子的系统配置图。 
如图1所示,根据实施例的CMOS成像传感器10包括:像素阵列部分11,其中,以矩阵且以二维的方式排列每个都具有光电转换元件的单位像素(在下文中,也简称为“像素”)20;和外围电路。 
像素阵列部分11的外围电路包括例如垂直扫描电路12、列电路13、水平扫描电路14、输出电路15等等。这些电路被集成在相同芯片(半导体衬底)上作为像素阵列部分11。 
在像素阵列部分11的矩阵排列中,对于每列来配线(wire)垂直信号线111,并且对于每行来配线驱动控制线,例如传输控制线112、复位控制线113和选择控制线114(见图2)。 
垂直扫描电路12具有移位寄存器、地址解码器等等。垂直扫描电路12在电子快门行上进行电子快门操作以丢弃那一行中的像素20的信号,同时以行为基础在垂直方向(上/下方向)上对电子快门行和读出行来扫描像素阵列部分11的像素20。另外,垂直扫描电路12在读出行上进行读出操作以读出 那行中的像素20的信号。 
虽然没有示出,但垂直扫描电路12具有读出扫描系统和电子快门扫描系统,其中,读出扫描系统进行读出操作以读出在读出行中的像素20的信号,同时以行为基础顺序地扫描像素20,电子快门扫描系统在比读出扫描系统的读出扫描提早对应于快门速度的时间的时刻,在相同行(电子快门行)上进行电子快门操作。 
从根据电子快门扫描系统的快门扫描来复位在光电转换部分中不必要的电荷时、到由读出扫描系统的读出扫描读出像素20的信号时之间的时段变成像素20中信号电荷累积时段(曝光时段)。即,电子快门操作涉及复位(丢弃)在光电转换部分中所累积的信号电荷和在复位之后开始重新累积信号电荷的操作。 
例如对于在像素阵列部分11的像素排列中的每个像素列来排列列电路13。即,关于像素列一一对应地排列列电路13。列电路13是通过垂直扫描垂直扫描电路12,来读出将通过垂直信号线111从读出行(所选行)中的像素20输出的信号的读出电路。然后,列电路13对所读取的像素信号进行预定的信号处理并且同时在信号处理后临时地存储像素信号。 
更具体地,列电路13进行各种处理,包括对于通过垂直信号线111从所选行中的像素20输出的像素信号的降噪处理(例如,CDS(相关二重取样)处理),以减少对于该像素唯一的复位噪声或固定样式噪声,诸如在放大晶体管24(见图2)的阈值中的变化。 
列电路13还具有将模拟像素信号转换为数字像素信号的模拟-数字转换电路。本实施例的特征在于列电路13中使用的A/D转换电路的具体配置和操作,并且其细节将在以下描述。 
这里,对于像素阵列部分11的像素排列中的每列提供列电路13,但是可以对于每隔多个列提供单个列电路13。在这种情况下,单个列电路13可以被用在时分方式中的多个列中。 
水平扫描电路14具有移位寄存器、地址解码器等。水平扫描电路14通过顺序地输出水平选择脉冲 至 
Figure S2008101084899D00042
并顺序地驱动在列电路13的输出端处提供的水平选择开关(未示出),来顺序地驱动对应于像素阵列部分11的像素列而排列的列电路13,并向水平信号线16读出被临时存储在列电路13中的像素信号。 
输出电路15对通过水平信号线16传输的像素信号进行各种处理。例如,在输出电路15中,可以进行如黑色电平(black-level)调节、列变化修正、颜色处理等的信号处理。此外,可以仅进行缓冲处理。 
由定时控制电路(定时生成器)(未示出)生成用于垂直扫描电路12、列电路13、水平扫描电路14,输出电路15等的操作的参考的定时信号和控制信号。 
(像素电路) 
图2是示出了单位像素20的例子的电路图。 
根据本例子的单位像素20是一种像素电路,该像素电路除光电转换元件外还具有例如光电二极管21、四个晶体管、即传输晶体管22、复位晶体管23、放大晶体管24,和选择晶体管25。这里,N-沟道MOS晶体管用作晶体管22至25,但是本发明并不局限于此。 
传输晶体管22连接在光电二极管21的阴极和浮动扩散部分(在下文中,被称为“FD部分”)26之间。传输晶体管22当传输脉冲TRG施加于其门极(控制电极)时向FD部分26传输被光电转换并被累积在光电二极管21中的信号电荷(在本例中,电子)。FD部分26用作将信号电荷转换为电压信号的电荷电压转换部分。 
复位晶体管23具有连接至电源电压VDD的像素电源的漏极、和连接至FD部分26的源极。复位晶体管23当在信号电荷从光电二极管21传输至FD部分26之前复位脉冲RST施加于其门极时将FD部分26的电势复位为电源电压VDD。 
放大晶体管24具有连接至FD部分26的门极和连接至电源电压VDD的像素电源的漏极。放大晶体管24在被复位晶体管23复位后输出处于复位电平(reset level)的FD部分26的电势(P-相位信号),并且在传输晶体管22传输信号电荷后输出处于信号电平的FD部分26的电势(D-相位信号)。 
选择晶体管25具有例如连接至放大晶体管24的源极的漏极和连接至垂直信号线111的源极。当选择脉冲SEL施加于选择晶体管25的门极时,选择像素20,并且从放大晶体管24输出的信号被输出至垂直信号线111。选择晶体管25可以连接在像素电源和放大晶体管24的漏极之间。 
这里,本发明已经被应用于具有四个晶体管类型的单位像素20的CMOS 图像传感器,其中,四个晶体管类型的单位像素20具有传输晶体管22、复位晶体管23、放大晶体管24,和选择晶体管25。然而,本发明并不局限于此。 
具体地,可以省略选择晶体管25,并且可以切换电源电压VDD的电压值。假设如此,本发明可以被应用于具有三个晶体管类型的单位像素的CMOS图像传感器,其中,放大晶体管24也用作选择晶体管25。 
[A/D转换电路] 
接下来,将参考图3详细描述作为本实施例的特征的A/D转换电路。图3是示出了根据本发明的实施例的A/D转换电路的电路配置的电路图。 
(A/D转换电路的电路配置) 
根据本实施例的A/D转换电路30包括10个开关SW1至SW10、两个电容C1和C2,和一个运算放大器OP。通过垂直信号线111从在所选行中的每个像素20将像素信号施加至A/D转换电路30作为输入信号Vin。 
开关SW1根据控制信号Φin1而接通(闭合的)/断开(打开的)以有选择地加载输入信号Vin。开关SW2根据控制信号Φin2而接通/断开以有选择地加载参考信号Vref。电容C1是输入电容,并且其一端共同地连接至开关SW1和SW2的输出端。 
开关SW3(第一开关)的一端连接至输入电容C1的另一端,并且开关SW3的另一端连接至运算放大器OP的反转(inverting)(-)输入端(第一输入端)。开关SW3根据控制信号Φi而接通/断开以适当地连接开关SW3的另一端和运算放大器OP的反转输入端。开关SW4根据控制信号Φin3而接通/断开以有选择地施加共同信号(common signal)Vcom至开关SW3的输入端。 
电容C2是反馈电容,并且其一端连接至运算放大器OP的反转输入端。开关(第二开关)SW5的一端连接至反馈电容C2的另一端,并且开关SW5的另一端连接至运算放大器OP的输出端。开关SW5根据控制信号Φb而接通/断开以有选择地在运算放大器OP的反转输入端和输出端之间连接反馈电容C2。 
开关SW6(第三开关)根据控制信号Φbcom而接通/断开以有选择地施加例如共同信号Vcom的电压的预定电压至反馈电容C2的另一端。开关(第四开关)SW7根据控制信号Φs接通/断开以有选择地在运算放大器OP的反转输入端和输出端之间引起短路。
开关(第六开关)SW8根据控制信号Φgref而接通/断开以有选择地加载从参考电压生成源41施加的、具有斜坡(ramp)波形的参考电压Vsw,并且施加参考电压Vsw至运算放大器OP的非反转(+)输入端(第二输入端)。 
开关(第五开关)SW9根据控制信号Φgcom而接通/断开以有选择地加载共同信号Vcom并且施加共同信号Vcom至运算放大器OP的非反转输入端。开关SW10根据控制信号Φcpm而接通/断开以有选择地加载比较参考电压Vcmp并且施加比较参考电压Vcmp至运算放大器OP的非反转输入端。 
根据本实施例的具有上述配置的A/D转换电路30放大了输入信号Vin,并且然后进行A/D转换。即,A/D转换电路30具有信号放大功能,以及A/D转换功能。 
(A/D转换电路的电路操作) 
在下文中,将详细描述在信号放大时和在A/D转换时根据本实施例的A/D转换电路30的电路操作。 
<信号放大> 
首先,将参考图4和5的操作说明图以及图6的时序图来描述信号放大操作。在图4和图5中,开关SW4和SW8未被示出,因为它们与信号放大操作无关。 
参照图6的时序图,控制信号Φin1在时间t11变成高电平(在下文中,被称为“H”电平),并且开关SW1被接通。然后,输入信号Vin被输入至输入电容C1的一端,使得在输入电容C1中累积(采样和保持)在运算放大器OP的虚拟地线(反转输入端)处的电压与输入信号Vin之间的差分电压(differential voltage)作为电荷。 
此时,如图4中所示,因为控制信号Φi、Φbcom、Φs和Φgcom变成“H”电平,因此开关SW3、SW6、SW7和SW9也被接通。如果开关SW6和SW9接通,则反馈电容C2的两端处的电势变成共同信号Vcom的电压,并且在反馈电容C2中所累积的电荷被初始化为零。 
在时间t12,控制信号Φs变成低电平(在下文中,被称为“L”电平),并且在时间t13,控制信号Φbcom变成“L”电平,使得开关SW6和SW7被断开。然后,通过反馈电容C2将负反馈施加至运算放大器OP。因此,在运算放大器OP的反转输入端处的电势变成共同信号Vcom的电压。 
·传输阶段 
随后,在时间t14,控制信号Φb变成“H”电平,并且在时间t15,控制信号Φin1变成“L”电平。然后,在时间t16,控制信号Φin2变成“H”电平。因此,如图5中所示,开关SW2和SW5被接通,并且开关SW1被断开。 
如果开关SW2被接通,并且参考信号Vref被施加于输入电容C1的一端,则通过开关SW3传输在输入电容C1中累积的电荷至反馈电容C2。然后,由电容C1和C2的电容比C1/C2所表现的电压、输入电压差异、和共同信号Vcom,即(C1/C2)·(Vin-Vref)+Vcom出现在运算放大器OP的输出端。 
以这种方式,用电容C1和C2的电容比C1/C2来放大输入信号Vin。在反馈电容C2中累积生成运算放大器OP的输出电压的电荷,即(C1/C2)·(Vin-Vref)+Vcom。 
在此,关于信号输入,通过开关该开关SW1和SW2来顺序地输入输入信号Vin和参考信号Vref。替换地,取代开关该开关SW1和SW2,可以顺序地输入时变信号,即P-相位信号(复位电平)和D-相位信号(信号电平)。 
<积分算术> 
通过进行积分算术以重复对上述信号放大的积分操作期望的次数,可以进一步放大信号。将参考图7的时序图来描述积分算术操作。在此,将给出例子的描述,其中期望的次数、即积分的次数为N。积分的次数N可以是根据电路设计者而任意确定的。 
在图7的时序图中的时间t21到t26对应于在图6的时序图中的时间t11到t16。即,在反馈电容C2中累积在上述采样阶段和传输阶段期间的操作的信号方向之后生成电压的电荷。 
在时间t27,控制信号Φb变成“L”电平,并且开关SW5被断开。然后,反馈电容C2的另一端变成高阻抗状态。 
接下来,在时间t28,控制信号Φin2变成“L”电平,并且开关SW2被 断开。随后,在时间t29,控制信号Φs变成“H”电平,并且开关SW7被接通以引起运算放大器OP的反转输入端和输出端之间的短路。同时地,控制信号Φin1变成“H”电平,并且开关SW1被接通以加载输入信号Vin。如果运算放大器OP的反转输入端和输出端被短路,在输入电容C1中累积由短路电压(short voltage)和输入信号Vin的电压所确定的电荷。 
随后,在时间t30和t31,控制信号Φs和控制信号Φin1顺序地变成“L”电平,并且开关SW7和SW1被顺序地断开。接下来,在时间t32,控制信号Φb和Φin2变成“H”电平,并且开关SW5和SW2被接通。然后,通过在传输阶段期间的操作,在输入电容C1中累积的电荷被传输至反馈电容C2。 
如果这样,新传输至反馈电容C2的电荷与先前被传输至反馈电容C2的电荷合成。因此,运算放大器OP的输出电压变成2(C1/C2)·(Vin-Vref)+Vcom。通过重复积分算术运算N次,最终,从运算放大器OP输出电压N(C1/C2)·(Vin-Vref)+Vcom。 
在积分算术运算重复N次后,控制信号Φb变成“L”电平以断开开关SW5,并且控制信号Φbcom变成“H”电平以接通开关SW6。因此,在运算放大器OP的反转输入端处的电压变成电压N(C1/C2)·(Vin-Vref)+Vcom。 
以这种方式,为便于理解,如果C1=C2,对于用电容比C1/C2对输入信号Vin的信号放大,通过重复积分算术运算N次,输入信号Vin能够被放大N倍。 
这里,关注从像素20通过垂直信号线111输入至列电路13的随机噪声,在A/D转换电路30中,输入随机信号VinN被输入电容C1采样和保持N次并且被反馈电容C2添加。因此,噪声被分散N倍,并且从A/D转换电路30输出的VoutN变成大约√N·VinN。因此,即使输入信号Vin被放大N倍,随机噪声也不会变成约√N倍,从而获得具有良好S/N的像素信号。 
<A/D转换> 
接下来,将参考图8和9的操作说明图以及图10的时序图来描述A/D转换操作。在图9中,开关SW1至SW3、SW5、SW7和SW9和输入电容C1没有被示出,因为它们与A/D转换操作无关。 
参阅图10的时序图,在控制信号Φb变成“L”电平且开关SW5被断开的时间t41,用电容比C1/C2的信号放大操作转变为A/D转换操作以及运算 放大器OP作为比较器。 
在下文中,为便于理解,假设在运算放大器OP的反转输入端处的电压是(C1/C2)·(Vin-Vref)+Vcom。 
·比较阶段 
在信号放大后,在时间t41,开关SW5被断开。接着,在时间t42,控制信号Φi变成“L”电平,并且开关SW3被断开。顺序地,在时间t43,控制信号Φbcom和Φcmp变成“H”电平,并且开关SW6和SW10被接通。 
如果开关SW6被接通,共同信号Vcom的电压被施加于反馈电容C2的输出端(另一端)。此时,在反馈电容C2的输出端处的电压Vcom可能不同于初始化时的电压。电压Vcom被调整为比较器(运算放大器OP)的工作电压。 
此外,如果开关SW10被接通,比较参考电压Vcmp被施加于运算放大器OP的非反转输入端。因此,运算放大器OP作为比较器而操作以比较电压(C1/C2)·(Vin-Vref)与比较参考电压Vcmp。 
通过比较操作,如果(C1/C2)·(Vin-Vref)>Vcmp,用于信号放大的积分算术运算被中断。如果(C1/C2)·(Vin-Vref)≤Vcmp,流程返回采样阶段,并再次进行且积分算术运算(自适应积分运算)。 
·A/D转换阶段 
顺序地,在时间t44,控制信号Φgref变成“H”电平,并且开关SW8被接通,使得斜坡波形参考电压Vsw被施加于运算放大器OP的非反转输入端。需要参考电压Vsw用于A/D转换,且参考电压Vsw随预定斜率而临时改变。 
比较器(运算放大器OP)和计数器42组成了根据本实施例的A/D转换电路30,即,积分式A/D转换电路,其中,比较器设置参考电压Vsw作为比较参考电压,并且比较参考Vsw和输入电压(C1/C2)·(Vin-Vref),计数器42如图9所示,连接至比较器的输出端。 
在积分式A/D转换电路30中,计数器42与具有预定周期的时钟CK同步地进行计数操作,同时在参考电压被施加于运算放大器OP的非反转输入端时(时间t44)开始计数操作。计数器42当输入电压(C1/C2)·(Vin-Vref)超过参考电压Vsw时响应于运算放大器OP的输出(比较输出)而停止计数操作。 
即,作为比较器而操作的运算放大器OP,通过比较输入电压 (C1/C2)·(Vin-Vref)和斜坡式参考电压Vsw,将输入电压(C1/C2)·(Vin-Vref)转换为时间轴方向上的信息。 
然后,计数器42在从运算放大器OP中的比较操作的开始时间至结束时间的时段期间与时钟CK同步地进行计数操作,从而将时间轴方向上的信息转换为计数值(数字值)。结果,输入电压(C1/C2)·(Vin-Vref)被转换为数字值。 
<积分算术后的A/D转换> 
图11示出了当在积分算术运算的信号放大后进行A/D转换时的时序关系。 
图11的时序图中的时间t28至t32对应于图7的时序图中的时间t28至t32,并且图11的时序图中的时间t41至t44对应于图10的时序图中的时间t41至t44。 
即,在积分时段期间,进行基于图7的时序图的与上述积分算术运算相同的运算。此外,在A/D转换时段期间,进行基于图10的时序图的与上述A/D转换操作相同的操作。 
在电路操作的前面的描述中,用电容比C1/C2或积分算术初始地进行信号放大。可替换地,在用电容比C1/C2或积分算术进行信号放大之前,电路可以作为比较器而操作以确定输入信号Vin的幅度,并且可以用根据输入信号Vin的幅度的放大因子来进行信号放大。 
具体地,确定输入信号Vin的幅度,并且如果输入信号Vin等于或大于预定的阈值,则用比较低的放大因子来进行信号放大。同时,当输入信号Vin小于预定的阈值时,则用比较高的放大因子来进行信号放大。以此方式,能够根据输入信号Vin的幅度进行适当的信号放大。 
根据电容比C1/C2来确定用于信号放大的放大因子。因此,通过根据输入信号Vin的幅度来改变电容C1和C2中的至少一个的电容值,能够设置根据输入信号Vin的幅度的放大因子。 
<实施例的优点> 
如以上所述,除了需要用于积分式A/D转换的操作的运算放大器OP、反馈电容C2和开关SW6和SW8(见图9)之外,至少进一步提供输入电容C1和 开关SW3至SW4、SW7、SW9和SW10。此外,在适当时接通/断开开关SW3至SW4、SW7、SW9,和SW10的每个。通过该配置,在放大输入信号Vin后能够进行A/D转换。因此,可以实现具有信号放大功能的A/D转换电路30。 
如此,通过使用A/D转换电路30的电路元件在不同时刻执行信号放大操作,能够共同地使用电路元件用于A/D转换和信号放大。因此,与简单地与积分式A/D转换电路合并的信号放大电路相比,能够减少A/D转换电路的占用面积。 
如果输入信号Vin具有小的幅度,由于积分算术的效果,能够在输入相等的基础上减少输入信号Vin的噪声。因此,能够实现具有良好的S/N的积分式A/D转换电路。 
当输入信号Vin具有小的幅度时,因为由信号放大功能放大输入信号Vin,因此参考电压Vsw的临时斜率可能是粗糙的,并且因此,可以实现快速而且低功耗的A/D转换。当参考电压Vsw的临时斜率不是粗糙的时,由于积分算术的效果,可以改进当输入信号Vin具有小幅度时的分辨率。 
虽然在前面的实施例中已经描述了在列电路13内提供A/D转换电路30的情况,本发明也可以应用于在输出电路15内或在输出电路15的后面提供A/D转换电路30的情况。 
如果使用在列电路13之内提供的A/D转换电路,例如,当对于每个像素列排列列电路13时,可以减少用于每个像素列的A/D转换电路的占用面积。因此,非常有效地减少整个列电路部分的占用面积。 
根据本实施例的A/D转换电路30不局限地应用于固态成像设备、诸如CMOS图像传感器10,其中单位像素被排列成矩阵以根据作为物理量的可见光的量来检测信号电荷。A/D转换电路30可以用作具有信号放大功能的普通积分式A/D转换电路。 
通过将A/D转换电路应用于例如CMOS图像传感器10的固态成像设备,可以获得以下优点。即,当A/D转换电路30被应用于固态成像设备时,可以进行A/D转换同时改变用于每个像素的放大因子。在这种情况下,图3中所示的共同信号Vcom的电压被切换至比较参考电压Vcmp并且被设置为用于比较的阈值。 
在固态成像设备中,具有小幅度的像素信号(输入信号)变成在低照明度时的信号。因此,如从以上描述的优点中显而易见,在低照明度区域,能 够减少像素信号的噪声、能够实现快速和低功耗的A/D转换,并且可以改善分辨率。 
具有大幅度的像素信号变成在高照明度时的信号。高照明度区域是拍摄噪声(shot noise)占优势的区域,并且不需要高分辨率。因此,在高照明度时,通过使分辨率变粗糙,能够实现快速A/D转换操作。 
[修改] 
本发明不局限地应用于检测可见光的入射量的分布并且将其作为图像的固态成像设备。例如,本发明可以应用于将红外线或X射线、或粒子的入射量的分布作为图像的固态成像设备,或者在广义上的固态成像设备(物理量分布检测设备),诸如检测如压力或静电电容的物理量的分布并且将其作为图像的指纹检测传感器。 
固态成像设备可以由一块芯片或配备成像功能的模块组成,其中共同封装成像部分、信号处理部分和光学系统。 
本发明不局限地应用于固态成像设备,而是它可以被应用于成像装置。这里,成像装置意指诸如摄像机系统(例如,数字静态摄像机或视频摄影机)或便携式电话的具有成像功能的电子装置。此外,以上描述的被安装在电子设备上的模块式固态成像设备、即摄像机模块可以是成像装置。 
[成像装置] 
图12是示出了根据本发明的实施例的成像装置的例子的方框图。如图12中所示,根据本发明的实施例成像装置50包括具有透镜阵列51的光学系统、固态成像设备52、作为摄像机信号处理电路的DSP电路53、帧存储器54、显示设备55、记录设备56、操作系统57、电源系统58等等。DSP电路53、帧存储器54、显示设备55、记录设备56、操作系统57和电源系统58通过总线59相互连接。 
透镜阵列51将来自物体的入射光(图像光)聚焦在固态成像设备52的成像表面上。固态成像设备52以像素为基础地将由透镜阵列51在成像表面上聚焦的入射光的量转换为电信号,并且输出电信号作为像素信号。根据前述的实施例的CMOS图像传感器10被作为固态成像设备52。 
显示设备55由如液晶显示器或有机EL(电致发光)显示器的面板式显 示设备组成。显示设备55显示由固态成像设备52捕获的运动画面或静态画面。记录设备56在如视频磁带或DVD(数字通用盘)的记录介质中记录由固态成像设备52捕获的运动画面或静态画面。 
操作系统57根据用户的操作来发出成像装置的每个功能的操作指令。电源系统58向DSP电路53、帧存储器54、显示设备55、记录设备56和操作系统57的每个适当地提供功率以在其中流动操作电流。 
如上所述,在成像装置、例如视频摄影机、数字静态摄像机或诸如便携式电话的移动装置的摄像机模块中,使用根据前述的实施例的CMOS图像传感器10作为固态成像设备52。因此,在COMS图像传感器10中,可以减少在A/D转换电路中所提供的列电路的占用面积,并且因此,可以实现紧凑的成像装置。 
本领域技术人员将理解可以在所附权利要求和其同等物的范围内根据设计需求和其它因素进行各种修改、组合、子组合和变更。 

Claims (9)

1.一种A/D转换电路,包括:
输入电容,输入信号和参考信号被顺序地施加于其一端;
运算放大器;
第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间,并且其在信号放大操作时被接通;
反馈电容,其一端被连接至所述运算放大器的第一输入端;
第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间,并且其当在所述输入电容中累积的电荷被传输至所述反馈电容时被接通;
第三开关,当所述输入信号被施加于所述输入电容的所述一端时或在A/D转换操作时,其有选择地施加预定的电压至所述反馈电容的所述另一端;
第四开关,当所述输入信号被施加至所述输入电容的所述一端时,其有选择地使在所述运算放大器的第一输入端和输出端之间短路;
第五开关,当所述输入信号和所述参考信号被施加于所述输入电容的所述一端时,其施加预定的电压至所述运算放大器的第二输入端;以及
第六开关,其在A/D转换操作时被接通以施加斜坡参考电压至所述运算放大器的第二输入端。
2.一种A/D转换电路的控制方法,
其中所述A/D转换电路包括:
输入电容,输入信号和参考信号被顺序地施加于其一端,
运算放大器,
第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间,
反馈电容,其一端被连接至所述运算放大器的第一输入端,
第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间,
第三开关,其有选择地施加预定的电压至所述反馈电容的另一端,
第四开关,其被连接在所述运算放大器的第一输入端和输出端之间,
第五开关,当输入信号被施加于所述输入电容的一端时,其施加预定的电压至所述运算放大器的第二输入端,以及
第六开关,其施加斜坡参考电压至所述运算放大器的第二输入端,
所述控制方法包括步骤:
接通所述第一开关、所述第三开关、所述第四开关和所述第五开关,以对输入信号采样并在所述输入电容中保持所述输入信号;
接通所述第二开关并且断开所述第三开关以及所述第四开关,以施加参考信号至所述输入电容的一端并且传输在所述输入电容中所累积的电荷至所述反馈电容,从而进行信号放大操作;以及
在所述信号放大操作之后,断开所述第二开关、所述第一开关和所述第五开关,并且接通所述第三开关和所述第六开关以通过所述第六开关施加斜坡参考电压至所述运算放大器的第二输入端,从而进行A/D转换操作。
3.根据权利要求2所述的A/D转换电路的控制方法,
其中,所述信号放大操作被重复地进行预定的次数。
4.根据权利要求3所述的A/D转换电路的控制方法,
其中,在所述信号放大操作后,在所述运算放大器的第一输入端的电压与比较参考电压相比较,如果在所述第一输入端的电压大于所述比较参考电压,进行所述A/D转换操作,并且如果在所述第一输入端的电压等于或小于所述比较参考电压,重复地进行所述信号放大操作。
5.根据权利要求2所述的A/D转换电路的控制方法,
其中,在所述信号放大操作前,确定所述输入信号的幅度,并且根据所述输入电容与所述反馈电容之间的比率、所述电荷向所述反馈电容的重复传输、或它们的组合,来设置在根据所述输入信号的幅度进行所述信号放大操作时的放大因子。
6.一种固态成像设备,包括:
像素阵列部分,其中排列了每个都具有光电转换元件的单位像素;以及
A/D转换电路,其将从所述像素阵列部分的各个像素输出的像素信号转换成数字信号,
其中所述A/D转换电路包括
输入电容,像素信号和参考信号被顺序地施加于其一端,
运算放大器,
第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间,并且其在信号放大操作时被接通,
反馈电容,其一端被连接至所述运算放大器的第一输入端,
第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间,并当在所述输入电容中累积的电荷被传输至所述反馈电容时其被接通,
第三开关,当所述像素信号被施加于所述输入电容的所述一端时或在A/D转换操作时,其有选择地施加预定的电压至所述反馈电容的另一端,
第四开关,当所述像素信号被施加至所述输入电容的所述一端时,其有选择地使所述运算放大器的第一输入端和输出端之间短路,
第五开关,当所述像素信号和所述参考信号被施加于所述输入电容的所述一端时,其施加所述预定的电压至所述运算放大器的第二输入端,以及
第六开关,其在所述A/D转换操作时被接通以施加斜坡参考电压至所述运算放大器的第二输入端。
7.根据权利要求6所述的固态成像设备,
其中对于所述像素阵列部分的像素排列的每列或每隔多个列来提供所述A/D转换电路。
8.根据权利要求6所述的固态成像设备,
其中所述像素信号处于与由所述光电转换元件光电转换的电荷对应的信号电平,并且
当所述单位像素被复位时所述参考信号处于复位电平。
9.一种成像装置,包括:
固态成像设备,其包括像素阵列部分和A/D转换电路,其中,在所述像素阵列部分中排列了每个都具有光电转换元件的单位像素,所述A/D转换电路将从所述像素阵列部分的各个像素输出的像素信号转换为数字信号;以及
光学系统,其在所述固态成像设备的成像表面上聚焦入射光,
其中所述A/D转换电路包括
输入电容,像素信号和参考信号被顺序地施加于其一端,
运算放大器,
第一开关,其被连接在所述输入电容的另一端和所述运算放大器的第一输入端之间,并且其在信号放大操作时被接通,
反馈电容,其一端被连接至所述运算放大器的第一输入端,
第二开关,其被连接在所述反馈电容的另一端和所述运算放大器的输出端之间,并且当在所述输入电容中累积的电荷被传输至所述反馈电容时其被接通,
第三开关,当所述像素信号被施加于所述输入电容的所述一端时或在A/D转换操作时,其有选择地施加预定的电压至所述反馈电容的另一端,
第四开关,当所述像素信号被施加至所述输入电容的所述一端时,其有选择地使所述运算放大器的第一输入端和输出端之间短路,
第五开关,当所述像素信号和所述参考信号被施加于所述输入电容的所述一端时,其施加预定的电压至所述运算放大器的第二输入端,以及
第六开关,其在A/D转换操作时被接通以施加斜坡参考电压至所述运算放大器的第二输入端。
CN2008101084899A 2007-06-06 2008-06-06 模数转换电路、其控制方法、固态成像设备和成像装置 Expired - Fee Related CN101320974B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007149904A JP4353281B2 (ja) 2007-06-06 2007-06-06 A/d変換回路、a/d変換回路の制御方法、固体撮像装置および撮像装置
JP149904/07 2007-06-06

Publications (2)

Publication Number Publication Date
CN101320974A CN101320974A (zh) 2008-12-10
CN101320974B true CN101320974B (zh) 2012-02-01

Family

ID=40095381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101084899A Expired - Fee Related CN101320974B (zh) 2007-06-06 2008-06-06 模数转换电路、其控制方法、固态成像设备和成像装置

Country Status (5)

Country Link
US (1) US7616146B2 (zh)
JP (1) JP4353281B2 (zh)
KR (1) KR101450904B1 (zh)
CN (1) CN101320974B (zh)
TW (1) TW200915732A (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790969B1 (ko) * 2005-08-23 2008-01-02 삼성전자주식회사 화질 개선을 위하여 자동 교정된 램프 신호를 이용한이미지 센서 및 방법
US8044943B2 (en) * 2008-06-03 2011-10-25 Himax Technologies Limited Touch panel
JP5178458B2 (ja) * 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
TWI410849B (zh) * 2009-10-19 2013-10-01 Orise Technology Co Ltd 電容式觸控面板的感測電路
JP5127862B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 固体撮像装置
JP5645505B2 (ja) * 2010-06-29 2014-12-24 キヤノン株式会社 撮像装置及びその制御方法
CN102347758B (zh) * 2010-08-05 2014-10-15 中国人民解放军国防科学技术大学 一种斜率可配置的斜坡补偿与求和电路
JP5814539B2 (ja) 2010-11-17 2015-11-17 キヤノン株式会社 撮像装置
JP5704939B2 (ja) * 2011-01-31 2015-04-22 オリンパス株式会社 撮像装置
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
JP5887827B2 (ja) * 2011-10-20 2016-03-16 ソニー株式会社 固体撮像素子およびカメラシステム
JP2013153381A (ja) * 2012-01-26 2013-08-08 Hitachi Kokusai Electric Inc 撮像装置および撮像方法
JP2013153380A (ja) * 2012-01-26 2013-08-08 Hitachi Kokusai Electric Inc 撮像装置および撮像方法
JP6004664B2 (ja) * 2012-02-17 2016-10-12 キヤノン株式会社 光電変換装置、光電変換装置の駆動方法
JP6317568B2 (ja) * 2013-11-15 2018-04-25 キヤノン株式会社 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法
KR102148801B1 (ko) * 2014-03-17 2020-08-28 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
CN103957411A (zh) * 2014-04-08 2014-07-30 天津大学 基于cmos图像传感器的焦平面图像压缩装置
JP6338440B2 (ja) * 2014-05-02 2018-06-06 キヤノン株式会社 撮像装置の駆動方法、撮像装置、撮像システム
JP2015231051A (ja) 2014-06-03 2015-12-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
CN105637857B (zh) * 2014-07-02 2019-06-07 奥林巴斯株式会社 摄像元件、摄像装置、内窥镜以及内窥镜系统
CN104079845A (zh) * 2014-07-14 2014-10-01 昆山锐芯微电子有限公司 触发电路、计数器、cmos图像传感器及其读取电路
KR101659492B1 (ko) * 2014-11-10 2016-09-23 한신대학교 산학협력단 정전 용량 감지용 전하 전송 회로 및 이를 포함하는 지문인식장치
US9590592B2 (en) * 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits
JP2018078350A (ja) * 2015-03-19 2018-05-17 パナソニックIpマネジメント株式会社 Ad変換器、イメージセンサ、および撮像装置
WO2017003848A1 (en) * 2015-06-30 2017-01-05 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-tft pixel architecture for display integration
US9958993B2 (en) 2015-06-30 2018-05-01 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-TFT pixel architecture for display integration
KR20170010515A (ko) * 2015-07-20 2017-02-01 삼성전자주식회사 적분기 및 sar adc를 포함하는 반도체 장치
WO2017076747A1 (en) * 2015-11-06 2017-05-11 Cmosis Bvba Analog-to-digital conversion and method of analog-to-digital conversion
CN105631432B (zh) 2016-01-04 2020-12-08 京东方科技集团股份有限公司 指纹探测电路及驱动方法和显示装置
JP2018037921A (ja) * 2016-09-01 2018-03-08 ルネサスエレクトロニクス株式会社 撮像素子
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
KR101855648B1 (ko) * 2017-03-28 2018-05-09 주식회사 센소니아 향상된 지문 인식 센서 및 이에 포함되는 전하 누적 감지 회로
KR101886034B1 (ko) * 2017-06-09 2018-09-07 주식회사 센소니아 성능이 강화되는 지문 인식 시스템 및 이에 포함되는 누적 측정 회로
CN110710197B (zh) * 2017-07-20 2021-12-14 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和模拟数字转换器的控制方法
US10574922B2 (en) * 2018-03-12 2020-02-25 Semiconductor Components Industries, Llc Imaging systems with boosted control signals
FR3084545B1 (fr) * 2018-07-27 2021-05-14 Soc Fr De Detecteurs Infrarouges Sofradir Dispositif d’echantillonnage avec gestion de la consommation electrique
CN110149489A (zh) * 2019-05-23 2019-08-20 Oppo广东移动通信有限公司 采样方法、装置以及计算机存储介质和图像传感器
GB202014049D0 (en) 2020-09-07 2020-10-21 Touch Biometrix Ltd Biometric skin contact sensor and methods of operating a biometric skin contact sensor
GB202014008D0 (en) * 2020-09-07 2020-10-21 Touch Biometrix Ltd Biometric skin contact sensor and methods of operating a biometric skin contact sensor
GB202014011D0 (en) 2020-09-07 2020-10-21 Touch Biometrix Ltd Biometric skin contact sensor and methods of operating a biometric skin contact sensor
CN115855271B (zh) * 2023-02-22 2023-05-23 昆明钍晶科技有限公司 一种具有大电荷处理能力的读出电路及红外热成像仪

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001004681A (ja) * 1999-06-24 2001-01-12 Olympus Optical Co Ltd 電荷検出装置
CN1297287A (zh) * 1999-11-18 2001-05-30 合邦电子股份有限公司 数字模拟转换器的低动态误差取样/保持电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392043A (en) * 1993-10-04 1995-02-21 General Electric Company Double-rate sampled signal integrator
US6002352A (en) 1997-06-24 1999-12-14 International Business Machines Corporation Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder
JP3844699B2 (ja) 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
JP3795338B2 (ja) * 2001-02-27 2006-07-12 旭化成マイクロシステム株式会社 全差動型サンプリング回路及びデルタシグマ型変調器
JP3810318B2 (ja) * 2001-12-28 2006-08-16 有限会社ニューロソリューション アナログデジタル変換装置
JP2005027232A (ja) 2003-07-03 2005-01-27 Tadashi Sugiki Ad変換回路及び固体撮像装置
JP3962788B2 (ja) 2003-10-29 2007-08-22 国立大学法人静岡大学 A/d変換アレイ及びイメージセンサ
US7289055B2 (en) * 2004-02-05 2007-10-30 Sanyo Electric Co., Ltd. Analog-digital converter with gain adjustment for high-speed operation
US6967611B2 (en) * 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
JP4315032B2 (ja) 2004-03-22 2009-08-19 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US7126523B2 (en) * 2004-12-13 2006-10-24 Texas Instruments Incorporated Reducing errors and power consumption in a multi-stage analog to digital converter (ADC) using amplifier sharing techniques
JP2006173807A (ja) * 2004-12-13 2006-06-29 Sanyo Electric Co Ltd アナログデジタル変換器
US7417574B2 (en) * 2004-12-13 2008-08-26 Texas Instruments Incorporated Efficient amplifier sharing in a multi-stage analog to digital converter
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7265705B1 (en) * 2006-08-10 2007-09-04 National Semiconductor Corporation Opamp and capacitor sharing scheme for low-power pipeline ADC
US7319419B1 (en) * 2006-08-30 2008-01-15 Texas Instruments Incorporated Switched capacitor circuit with current source offset DAC and method
US7511648B2 (en) * 2007-04-23 2009-03-31 Texas Instruments Incorporated Integrating/SAR ADC and method with low integrator swing and low complexity
US7453389B1 (en) * 2007-08-28 2008-11-18 National Semiconductor Corporation Correlated double sampling ping-pong architecture with reduced DAC capacitors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001004681A (ja) * 1999-06-24 2001-01-12 Olympus Optical Co Ltd 電荷検出装置
CN1297287A (zh) * 1999-11-18 2001-05-30 合邦电子股份有限公司 数字模拟转换器的低动态误差取样/保持电路

Also Published As

Publication number Publication date
KR20080107295A (ko) 2008-12-10
TWI360953B (zh) 2012-03-21
TW200915732A (en) 2009-04-01
JP2008306325A (ja) 2008-12-18
KR101450904B1 (ko) 2014-10-14
US20080303705A1 (en) 2008-12-11
CN101320974A (zh) 2008-12-10
US7616146B2 (en) 2009-11-10
JP4353281B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101320974B (zh) 模数转换电路、其控制方法、固态成像设备和成像装置
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP4937380B2 (ja) Cmosイメージセンサー
US8085330B2 (en) Image pickup apparatus
CN101296305B (zh) 固态成像设备、其信号处理方法和成像装置
CN104079846B (zh) 比较器、固态摄像器件、电子设备及驱动方法
US9578268B2 (en) Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus
US8125550B2 (en) Correlation double sampling circuit for image sensor
CN104079841A (zh) 比较器、固态成像器件、电子装置及驱动方法
CN101540824A (zh) 关联双取样电路及其相关的影像感测器
JP2017212564A (ja) 撮像装置、および制御方法
JP5177198B2 (ja) 物理情報取得方法および物理情報取得装置
US20240259713A1 (en) Comparator and image sensor including the same
WO2010113722A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201

Termination date: 20150606

EXPY Termination of patent right or utility model